[go: up one dir, main page]

KR101902137B1 - 반도체 봉지용 수지 조성물, 반도체 장치 및 구조체 - Google Patents

반도체 봉지용 수지 조성물, 반도체 장치 및 구조체 Download PDF

Info

Publication number
KR101902137B1
KR101902137B1 KR1020177011101A KR20177011101A KR101902137B1 KR 101902137 B1 KR101902137 B1 KR 101902137B1 KR 1020177011101 A KR1020177011101 A KR 1020177011101A KR 20177011101 A KR20177011101 A KR 20177011101A KR 101902137 B1 KR101902137 B1 KR 101902137B1
Authority
KR
South Korea
Prior art keywords
group
resin composition
semiconductor
substrate
semiconductor encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020177011101A
Other languages
English (en)
Other versions
KR20170060117A (ko
Inventor
유스케 다나카
가즈히코 다케데
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20170060117A publication Critical patent/KR20170060117A/ko
Application granted granted Critical
Publication of KR101902137B1 publication Critical patent/KR101902137B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/4007—Curing agents not provided for by the groups C08G59/42 - C08G59/66
    • C08G59/4071—Curing agents not provided for by the groups C08G59/42 - C08G59/66 phosphorus containing compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/16—Solid spheres
    • C08K7/18—Solid spheres inorganic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명의 반도체 봉지용 수지 조성물은, (A) 에폭시 수지와, (B) 경화제와, (C) 무기 충전재를 함유하고, 상기 (C) 무기 충전재는 크리스토발라이트를 포함하며, 당해 반도체 봉지용 수지 조성물을 175℃에서, 3분 열처리한 후, 175℃에서, 4시간 열처리하여 얻어지는 경화물의, 유리 전이 온도 이상에서의 선팽창 계수 α2가 70ppm/K 이상 200ppm/K 이하이고, 상기 경화물의, 유리 전이 온도가 100℃ 이상 260℃ 이하이다.

Description

반도체 봉지용 수지 조성물, 반도체 장치 및 구조체{RESIN COMPOSITION FOR SEMICONDUCTOR ENCAPSULATION, SEMICONDUCTOR DEVICE AND STRUCTURE}
본 발명은, 반도체 봉지(封止)용 수지 조성물, 반도체 장치 및 구조체에 관한 것이다.
반도체 장치는, 예를 들면 기판 상에 탑재된 반도체 소자를, 봉지용 수지 조성물을 이용하여 봉지 성형함으로써 형성된다. 이와 같은 반도체 장치를 봉지하는 수지 조성물에 관한 기술로서, 봉지용 수지 조성물 중에 크리스토발라이트를 포함시키는 기술이 알려져 있다(특허문헌 1, 2 참조).
즉, 특허문헌 1에 있어서는, 경화 후의 봉지 수지로서의 열전도성 및 저흡수성을 부여할 목적으로서, 또, 특허문헌 2에 있어서는, 경화 후의 봉지 수지로서 내(耐)트래킹성이나 내습 특성을 부여할 목적으로서, 수지 조성물 중에 크리스토발라이트를 배합하고 있다.
특허문헌 1, 2에 있어서, 크리스토발라이트를 봉지용 수지 조성물에 적용하는 이유로서는 이하와 같이 생각된다. 즉, 크리스토발라이트는, 그 특이한 결정 구조에 의하여, 특히 가열 시에 있어서 현저한 팽창 특성을 발휘한다. 따라서, 열경화를 행할 때에, 이 크리스토발라이트가 현저하게 팽창하고, 경화물에 강성을 갖게 하여, 상기 특성을 실현할 수 있다고 생각된다.
일본 공개특허공보 평11-302506호 일본 공개특허공보 2013-112710호
그러나, 본 발명자들이 예의 검토한 결과, 이하의 것을 알게 되었다.
즉, 최근, 반도체 장치는 박형화의 요구가 높아지고 있는데, 이와 같은 박형의 반도체 장치에 대하여, 상기 특허문헌 1, 2에 기재되어 있는 크리스토발라이트를 포함하는 봉지용 수지 조성물을 적용한 경우에 있어서는, 봉지 수지가 강성을 지나치게 띠게 되어, 열시(熱時)에 있어서의 선팽창 계수가 낮아지는 경향이 있다. 결과적으로, 기판과의 열팽창 계수의 차를 발생시키게 되어, 반도체 장치 전체적으로 휨을 발생시킬 가능성이 있는 것을 알게 되었다.
따라서, 본 발명에 있어서는, 크리스토발라이트를 포함시키면서도, 얻어지는 반도체 장치로서의 휨을 억제할 수 있는 반도체 봉지용 수지 조성물을 제공하는 것을 과제로 한다.
본 발명에 의하면,
(A) 에폭시 수지와, (B) 경화제와, (C) 무기 충전재를 함유하는 반도체 봉지용 수지 조성물로서,
상기 (C) 무기 충전재는 크리스토발라이트를 포함하고,
상기 반도체 봉지용 수지 조성물을 175℃에서, 3분 열처리한 후, 175℃에서, 4시간 열처리하여 얻어지는 경화물의, 유리 전이 온도 이상에서의 선팽창 계수 α2가 70ppm/K 이상 200ppm/K 이하이며,
상기 경화물의, 유리 전이 온도가 100℃ 이상 260℃ 이하인, 반도체 봉지용 수지 조성물이 제공된다.
또, 본 발명에 의하면,
기재(基材)와,
상기 기재의 일면 상에 탑재된 반도체 소자와,
상술한 반도체 봉지용 수지 조성물의 경화물에 의하여 구성되고, 또한 상기 반도체 소자와, 상기 기재 중 상기 일면을 봉지하는 봉지 수지
를 구비하는 반도체 장치가 제공된다.
또, 본 발명에 의하면,
기재와,
상기 기재의 일면 상에 탑재된 복수의 반도체 소자와,
상술한 반도체 봉지용 수지 조성물의 경화물에 의하여 구성되고, 또한 상기 반도체 소자와, 상기 기재 중 상기 일면을 봉지하는 봉지 수지
를 구비하는 구조체가 제공된다.
본 발명의 반도체 봉지용 수지 조성물에 의하면, 얻어지는 반도체 장치로서의 휨을 억제할 수 있다.
상술한 목적, 및 기타 목적, 특징 및 이점은, 이하에 설명하는 적합한 실시형태, 및 그에 부수되는 이하의 도면에 의하여 더 명확해진다.
도 1은 반도체 장치의 일례를 나타내는 단면도이다.
도 2는 구조체의 일례를 나타내는 단면도이다.
이하, 실시형태에 대하여, 적절히 도면을 이용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 붙여, 적절히 설명을 생략한다.
[반도체 봉지용 수지 조성물]
먼저, 반도체 봉지용 수지 조성물에 대하여 설명한다.
본 실시형태의 반도체 봉지용 수지 조성물은, 기재 상에 탑재된 반도체 소자를 봉지하는 봉지 수지를 형성하기 위하여 이용된다. 반도체 봉지용 수지 조성물을 이용한 봉지 성형은, 특별히 한정되지 않지만, 예를 들면 트랜스퍼 성형법, 또는 압축 성형법에 의하여 행할 수 있다. 기재는, 예를 들면 인터포저 등의 유기 기판이다. 또, 반도체 소자는, 와이어 본딩 또는 플립 칩 접속 등에 의하여, 기재에 전기적으로 접속된다.
반도체 봉지용 수지 조성물을 이용한 봉지 성형에 의하여 반도체 소자를 봉지하여 얻어지는 반도체 장치로서는, 특별히 한정되지 않지만, 예를 들면 QFP(Quad Flat Package), SOP(Small Outline Package), BGA(Ball Grid Array), CSP(Chip Size Package), QFN(Quad Flat Non-leaded Package), SON(Small Outline Non-leaded Package), LF-BGA(Lead Flame BGA)를 들 수 있다. 또, BGA나 CSP에 대해서는, 반도체 소자의 상면이 봉지 수지로부터 노출된 익스포즈드 타입의 패키지여도 된다. 또, 본 실시형태에 관한 반도체 봉지용 수지 조성물은, 최근 이들 패키지의 성형에 많이 적용되는 MAP(Mold Array Package) 성형에 의하여 형성되는 구조체에도 관한 것이다. 이 경우, 기재 상에 탑재되는 복수의 반도체 소자를, 반도체 봉지용 수지 조성물을 이용하여 일괄적으로 봉지함으로써 상기 구조체가 얻어진다. 또한, 본 실시형태에 있어서의 반도체 장치의 휨을 억제하는 효과는, BGA나 CSP 중에서도, 봉지 수지의 두께가 기판의 두께보다 얇은 타입의 BGA나 CSP, 반도체 소자의 상면이 봉지 수지로부터 노출된 익스포즈드 타입의 BGA나 CSP 등의, 봉지 수지가 기판의 팽창 수축에 의한 변형을 억제하는 힘이 충분히 미치지 않는 패키지에 있어서 특히 현저해진다.
본 실시형태의 반도체 봉지용 수지 조성물은, 예를 들면 몰드 언더필 재료로서 이용할 수 있다. 몰드 언더필 재료는, 기판 상에 배치된 반도체 소자의 봉지과, 기판과 반도체 소자의 사이의 간극의 충전을 일괄적으로 행하는 재료이다. 이로써, 반도체 장치의 제조에 있어서의 공수(工數)의 삭감을 도모할 수 있다. 또, 본 실시형태에 관한 반도체 봉지용 수지 조성물을 기판과 반도체 소자의 사이에도 충전할 수 있는 점에서, 반도체 장치의 휨을 보다 효과적으로 억제하는 것도 가능해진다.
본 실시형태에 있어서는, 반도체 봉지용 수지 조성물을 이용하여 형성되는 반도체 장치의 일례로서, 유기 기판의 일면 상에 반도체 소자를 탑재한 반도체 패키지를 들 수 있다. 이 경우, 유기 기판 중 상기 일면과, 반도체 소자가 반도체 봉지용 수지 조성물에 의하여 봉지되게 된다. 즉, 편면 봉지형의 패키지가 된다. 또, 유기 기판의 상기 일면과는 반대인 타면에는, 예를 들면 외부 접속 단자로서 복수의 땜납 볼이 형성된다. 또한, 이와 같은 반도체 패키지에 있어서는, 반도체 소자의 상면이 봉지 수지에 의하여 봉지되어 있어도 되고, 봉지 수지로부터 노출되어 있어도 된다.
이와 같은 반도체 패키지에 있어서는, 예를 들면 봉지 수지의 두께를 0.4mm 이하로 하는 것이 바람직하고, 0.3mm 이하로 하는 것이 보다 바람직하다. 이로써, 반도체 패키지의 박형화를 도모할 수 있다. 또, 이와 같은 박형의 반도체 패키지이더라도, 본 실시형태에 관한 반도체 봉지용 수지 조성물을 이용함으로써, 패키지 휨의 발생을 억제하는 것이 가능해진다. 여기에서, 봉지 수지의 두께란, 유기 기판의 상기 일면의 법선 방향에 있어서의, 상기 일면을 기준으로 한 봉지 수지의 두께를 가리킨다. 또, 본 실시형태에 있어서는, 예를 들면 봉지 수지의 두께를, 유기 기판의 두께 이하로 할 수 있다. 이로써, 반도체 패키지를 보다 효율적으로 박형화할 수 있다.
본 실시형태의 반도체 봉지용 수지 조성물은, 예를 들면 분립체 또는 태블릿 형상이다. 이로써, 트랜스퍼 성형법이나 압축 성형법 등을 이용하여 봉지 성형을 행하는 것이 가능해진다. 반도체 봉지용 수지 조성물이 분립체라는 것은, 분말 형상 또는 과립 형상 중 어느 하나인 경우를 가리킨다. 또, 반도체 봉지용 수지 조성물이 태블릿 형상이라는 것은, 반도체 봉지용 수지 조성물의 분쇄물을 태블릿 형상으로 성형한 것인 경우를 가리킨다. 여기에서는, 반도체 봉지용 수지 조성물을, 예를 들면 B 스테이지화된 태블릿 형상으로 할 수 있다.
본 실시형태의 반도체 봉지용 수지 조성물은, 이하의 특성을 구비한다.
즉, 본 실시형태의 반도체 봉지용 수지 조성물을 175℃에서, 3분 열처리한 후, 175℃에서, 4시간 열처리하여 얻어지는 경화물의, 유리 전이 온도 이상에서의 선팽창 계수 α2가 70ppm/K 이상 200ppm/K 이하이다.
앞서 설명한 바와 같이, 최근, 특히 박형의 반도체 장치에 대하여, 휨의 발생을 억제하는 것에 대한 요구가 높아지고 있다. 또, 반도체 장치의 적용 범위를 확대하는 관점에서, 열시에 있어서의 휨을 억제하는 요구도 높다.
이와 같은 요구에 대하여, 본 발명자들이 예의 검토한 결과, 반도체 봉지용 수지 조성물의 경화물에 대하여, 상기 선팽창 계수 α2를 상기 특정 범위로 조정함으로써, 반도체 소자를 탑재하는 기판과의 열팽창 계수의 차를 완화시킬 수 있어, 반도체 장치 전체적으로 휨을 억제한다는 것을 발견했다.
또한, 이 경화물의 선팽창 계수 α2의 하한값으로서는 75ppm/K 이상이 보다 바람직하다. 또, 상한값으로서는, 보다 바람직하게는 180ppm/K 이하이며, 특히 바람직하게는 150ppm/K 이하이다.
이와 같은 수치 범위로 설정함으로써, 보다 휨이 발생하기 어려워진다.
또, 본 실시형태의 반도체 봉지용 수지 조성물을 175℃에서, 3분 열처리한 후, 175℃에서, 4시간 열처리함으로써 얻어지는 경화물의 유리 전이 온도의 하한값으로서는, 100℃ 이상이고, 바람직하게는 110℃ 이상이며, 보다 바람직하게는 115℃ 이상이고, 더 바람직하게는 120℃ 이상이며, 특히 바람직하게는 125℃ 이상이다. 유리 전이 온도를 상기 온도 이상으로 함으로써, 열시이더라도 반도체 소자를 안정적으로 봉지할 수 있다.
또, 본 실시형태에 있어서의 당해 경화물의 유리 전이 온도의 상한값은, 260℃ 이하이며, 또, 240℃ 이하로 해도 된다.
또한, 후술하는 경화물의 선팽창 계수 α1, α2 및 유리 전이 온도는, 예를 들면 열기계 분석 장치(세이코 덴시 고교 가부시키가이샤제, TMA100)를 이용하여, 측정 온도 범위 0℃~320℃, 승온 속도 5℃/분의 조건하에서 측정할 수 있다.
또, 본 실시형태의 반도체 봉지용 수지 조성물로서는 이하의 특성을 구비하는 것이 바람직하다.
즉, 반도체 봉지용 수지 조성물은, 예를 들면 175℃에서, 3분 열처리한 후, 175℃에서, 4시간 열처리함으로써 얻어지는 경화물의, 유리 전이 온도 이하에 있어서의 선팽창 계수 α1이, 10ppm/K 이상 40ppm/K 이하인 것이 바람직하고, 15ppm/K 이상 30ppm/K 이하인 것이 보다 바람직하다. 이로써, 비교적 저온 조건하에 있어서도 기판과 봉지 수지의 선팽창 계수의 차에 기인한 반도체 패키지에 있어서의 휨의 발생을 억제하는 것이 가능해진다.
또, 본 실시형태의 반도체 봉지용 수지 조성물을 175℃에서, 3분 열처리한 후, 175℃에서, 4시간 열처리함으로써 얻어지는 경화물의, 260℃에 있어서의 굽힘 탄성률 E(260)은 100MPa 이상인 것이 바람직하다. 260℃에 있어서의 굽힘 탄성률 E(260)을 이 수치 이상으로 함으로써, 안정적으로 반도체 장치의 휨을 제어할 수 있다.
또한, 260℃에 있어서의 굽힘 탄성률 E(260)의 상한값은 특별히 제한되지 않지만, 예를 들면 1GPa 이하이며, 800MPa 이하가 바람직하고, 보다 바람직하게는 600MPa 이하이다. 이와 같은 수치 이하로 함으로써, 봉지 수지로서의 적합한 유연성을 부여할 수 있고, 외부로부터의 응력이나, 열응력을 효과적으로 완화하여, 리플로 시의 내(耐)땜납 신뢰성 등을 향상시킬 수 있다.
또, 본 실시형태의 반도체 봉지용 수지 조성물은, 예를 들면 175℃에서, 3분 열처리한 후, 175℃에서, 4시간 열처리하여 얻어지는 경화물의, 25℃에 있어서의 굽힘 탄성률 E(25)가, 1.0GPa 이상인 것이 바람직하고, 3.0GPa 이상인 것이 보다 바람직하며, 5.0GPa 이상인 것이 특히 바람직하다. 25℃에 있어서의 굽힘 탄성률 E(25)를 상기 하한값 이상으로 함으로써, 실온에 있어서의 반도체 장치의 휨을 보다 효과적으로 억제하는 것이 가능해진다.
한편, 경화물의 25℃에 있어서의 굽힘 탄성률 E(25)는, 특별히 한정되지 않지만, 40GPa 이하인 것이 바람직하고, 30GPa 이하인 것이 보다 바람직하며, 20GPa 이하인 것이 특히 바람직하다. 경화물의 25℃에 있어서의 굽힘 탄성률 E(25)를 상기 상한값 이하로 함으로써, 외부로부터의 응력을 효과적으로 완화하여, 반도체 장치의 신뢰성 향상을 도모할 수 있다.
또한, 260℃ 및 25℃에서의 굽힘 탄성률의 측정은, JIS K 6911에 준거하여 행할 수 있다.
또, 본 실시형태의 반도체 봉지용 수지 조성물은, 175℃에서, 3분 열처리했을 때의 수축률 S1이, 0.5% 이상인 것이 바람직하고, 또 0.6% 이상으로 하는 것이 보다 바람직하다. 또, 이 수축률 S1의 상한값으로서는, 2.0% 이하가 바람직하고, 1.5% 이하가 보다 바람직하다.
이와 같이 반도체 봉지용 수지 조성물의 성형 시에 있어서의 수축률을 특정 범위로 함으로써, 유기 기판 등의 기재의 수축량과 수지 조성물의 경화 시의 수축량의 정합을 취할 수 있어 반도체 패키지의 휨이 억제된 형상으로 안정시킬 수 있다.
상기 수축률 S1은, 예를 들면 다음과 같이 측정할 수 있다. 먼저, 트랜스퍼 성형기를 이용하여, 금형 온도 175℃, 성형 압력 9.8MPa, 경화 시간 3분의 조건하에서 반도체 봉지용 수지 조성물을 금형 캐비티 내에 주입 성형하여 원반 형상의 시험편을 제작한다. 이어서, 당해 시험편을 25℃까지 냉각한다. 여기에서, 175℃에 있어서의 금형 캐비티의 내경 치수와, 25℃에 있어서의 시험편의 외형 치수로부터 이하와 같이 하여 수축률 S1(%)을 산출한다.
S1={(175℃에 있어서의 금형 캐비티의 내경 치수)-(25℃에 있어서의 시험편의 외경 치수)}/(175℃에 있어서의 금형 캐비티의 내경 치수)×100
계속해서, 본 실시형태의 반도체 봉지용 수지 조성물의 조성에 대하여 설명한다.
본 실시형태의 반도체 봉지용 수지 조성물은, (A) 에폭시 수지와, (B) 경화제와, (C) 무기 충전재를 함유하고, (C) 무기 충전재는 크리스토발라이트를 포함한다.
[(A) 에폭시 수지]
본 실시형태에 있어서의 (A) 에폭시 수지로서는, 1분자 내에 에폭시기를 2개 이상 갖는 모노머, 올리고머, 폴리머 전반을 이용할 수 있고, 그 분자량이나 분자 구조는 특별히 한정되지 않는다. 본 실시형태에 있어서는, (A) 에폭시 수지로서, 특히 비할로젠화 에폭시 수지를 채용하는 것이 바람직하다.
본 실시형태에 있어서, (A) 에폭시 수지는, 예를 들면 비페닐형 에폭시 수지; 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 테트라메틸비스페놀 F형 에폭시 수지 등의 비스페놀형 에폭시 수지; 스틸벤형 에폭시 수지; 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지 등의 다관능 에폭시 수지; 페닐렌 골격을 갖는 페놀아랄킬형 에폭시 수지, 비페닐렌 골격을 갖는 페놀아랄킬형 에폭시 수지 등의 페놀아랄킬형 에폭시 수지; 디히드록시나프탈렌형 에폭시 수지, 디히드록시나프탈렌의 2량체를 글리시딜에테르화하여 얻어지는 에폭시 수지 등의 나프톨형 에폭시 수지; 트리글리시딜이소시아누레이트, 모노알릴디글리시딜이소시아누레이트 등의 트리아진 핵 함유 에폭시 수지; 디시클로펜타디엔 변성 페놀형 에폭시 수지 등의 유교 환상 탄화 수소 화합물 변성 페놀형 에폭시 수지로부터 선택되는 1종류 또는 2종류 이상을 포함하는 것이다.
이들 중, 내습 신뢰성과 성형성의 밸런스를 향상시키는 관점에서는, 비스페놀형 에폭시 수지, 비페닐형 에폭시 수지, 노볼락형 에폭시 수지, 페놀아랄킬형 에폭시 수지, 및 트리페놀메탄형 에폭시 수지 중 적어도 하나를 포함하는 것이 보다 바람직하다. 또, 반도체 장치의 휨을 억제하는 관점에서는, 페놀아랄킬형 에폭시 수지 및 노볼락형 에폭시 수지 중 적어도 하나를 포함하는 것이 특히 바람직하다. 또한 유동성을 향상시키기 위해서는 비페닐형 에폭시 수지가 특히 바람직하고, 고온의 탄성률을 제어하기 위해서는 페놀아랄킬형 에폭시 수지가 특히 바람직하다.
(A) 에폭시 수지로서는, 예를 들면 하기 식 (1)로 나타내는 에폭시 수지, 하기 식 (2)로 나타내는 에폭시 수지, 하기 식 (3)으로 나타내는 에폭시 수지, 하기 식 (4)로 나타내는 에폭시 수지, 및 하기 식 (5)로 나타내는 에폭시 수지로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 것을 이용할 수 있다. 이들 중에서도, 하기 식 (1)로 나타내는 에폭시 수지, 및 하기 식 (4)로 나타내는 에폭시 수지로부터 선택되는 1종 이상을 포함하는 것이 보다 바람직한 양태의 하나로서 들 수 있다.
[화학식 1]
Figure 112017040055398-pct00001
(식 (1) 중, Ar1은 페닐렌기 또는 나프틸렌기를 나타내고, Ar1이 나프틸렌기인 경우, 글리시딜에테르기는 α위치, β위치 중 어느 쪽에 결합하고 있어도 된다. Ar2는 페닐렌기, 비페닐렌기 또는 나프틸렌기 중 어느 하나의 기를 나타낸다. Ra 및 Rb는, 각각 독립적으로 탄소수 1~10의 탄화 수소기를 나타낸다. g는 0~5의 정수이며, h는 0~8의 정수이다. n3은 중합도를 나타내고, 그 평균값은 1~3이다.)
[화학식 2]
Figure 112017040055398-pct00002
(식 (2) 중, 복수 존재하는 Rc는, 각각 독립적으로 수소 원자 또는 탄소수 1~4의 탄화 수소기를 나타낸다. n5는 중합도를 나타내고, 그 평균값은 0~4이다.)
[화학식 3]
Figure 112017040055398-pct00003
(식 (3) 중, 복수 존재하는 Rd 및 Re는, 각각 독립적으로 수소 원자 또는 탄소수 1~4의 탄화 수소기를 나타낸다. n6은 중합도를 나타내고, 그 평균값은 0~4이다.)
[화학식 4]
Figure 112017040055398-pct00004
(식 (4) 중, 복수 존재하는 Rf는, 각각 독립적으로 수소 원자 또는 탄소수 1~4의 탄화 수소기를 나타낸다. n7은 중합도를 나타내고, 그 평균값은 0~4이다.)
[화학식 5]
Figure 112017040055398-pct00005
(식 (5) 중, 복수 존재하는 Rg는, 각각 독립적으로 수소 원자 또는 탄소수 1~4의 탄화 수소기를 나타낸다. n8은 중합도를 나타내고, 그 평균값은 0~4이다.)
본 실시형태의 반도체 봉지용 수지 조성물 중에 있어서의 (A) 에폭시 수지의 함유량은, 수지 조성물의 전체에 대하여 8중량% 이상인 것이 바람직하고, 10중량% 이상인 것이 보다 바람직하며, 15중량% 이상으로 하는 것이 특히 바람직하다. (A) 에폭시 수지의 함유량을 상기 하한값 이상으로 함으로써, 봉지용 수지 조성물의 유동성을 향상시켜, 성형성의 추가적인 향상을 도모할 수 있다.
한편, 반도체 봉지용 수지 조성물 중에 있어서의 (A) 에폭시 수지의 함유량은, 수지 조성물의 전체에 대하여 50중량% 이하인 것이 바람직하고, 40중량% 이하인 것이 보다 바람직하다. (A) 에폭시 수지의 함유량을 상기 상한값 이하로 함으로써, 봉지용 수지 조성물을 이용하여 형성되는 봉지 수지를 구비하는 반도체 장치에 대하여, 내습 신뢰성이나 내(耐)리플로성을 향상시킬 수 있다.
[(B) 경화제]
본 실시형태에 있어서의 (B) 경화제는, 반도체 봉지용 수지 조성물에 일반적으로 사용되고 있는 것이면 특별히 제한은 없지만, 예를 들면, 페놀계 경화제, 아민계 경화제, 산무수물계 경화제, 머캅탄계 경화제를 들 수 있다. 이들 중에서도, 내연성, 내습성, 전기 특성, 경화성, 보존 안정성 등의 밸런스의 점에서 페놀계 경화제가 바람직하다.
<페놀계 경화제>
페놀계 경화제로서는, 반도체 봉지용 수지 조성물에 일반적으로 사용되고 있는 것이면 특별히 제한은 없지만, 예를 들면, 페놀 노볼락 수지, 크레졸 노볼락 수지를 비롯한 페놀, 크레졸, 레조신, 카테콜, 비스페놀 A, 비스페놀 F, 페닐페놀, 아미노페놀, α-나프톨, β-나프톨, 디히드록시나프탈렌 등의 페놀류와 포름알데히드나 케톤류를 산성 촉매하에서 축합 또는 공축합시켜 얻어지는 노볼락 수지, 상기한 페놀류와 디메톡시파라자일렌 또는 비스(메톡시메틸)비페닐로 합성되는 비페닐렌 골격을 갖는 페놀아랄킬 수지, 페닐렌 골격을 갖는 페놀아랄킬 수지 등의 페놀아랄킬 수지, 트리스페놀메탄 골격을 갖는 페놀 수지 등을 들 수 있으며, 이들을 단독으로 이용해도 되고 2종 이상을 조합하여 이용해도 된다.
<아민계 경화제>
아민계 경화제로서는, 디에틸렌트리아민(DETA)이나 트리에틸렌테트라민(TETA)이나 메타자일렌디아민(MXDA) 등의 지방족 폴리아민, 디아미노디페닐메탄(DDM)이나 m-페닐렌디아민(MPDA)이나 디아미노디페닐설폰(DDS) 등의 방향족 폴리아민 외에, 디시안디아마이드(DICY)나 유기산 디히드라지드 등을 포함하는 폴리아민 화합물 등을 들 수 있으며, 이들을 단독으로 이용해도 되고 2종 이상을 조합하여 이용해도 된다.
<산무수물계 경화제>
산무수물계 경화제로서는, 헥사하이드로 무수 프탈산(HHPA)이나 메틸테트라하이드로 무수 프탈산(MTHPA)이나 무수 말레산 등의 지환족 산무수물, 무수 트리멜리트산(TMA)이나 무수 피로멜리트산(PMDA)이나 벤조페논테트라카복실산(BTDA), 무수 프탈산 등의 방향족 산무수물 등을 들 수 있으며, 이들을 단독으로 이용해도 되고 2종 이상을 조합하여 이용해도 된다.
<머캅탄계 경화제>
머캅탄계 경화제로서는, 트리메틸올프로판트리스(3-머캅토부틸레이트), 트리메틸올에탄트리스(3-머캅토부틸레이트) 등을 들 수 있으며, 이들을 단독으로 이용해도 되고 2종 이상을 조합하여 이용해도 된다.
<기타 경화제>
기타 경화제로서는, 이소시아네이트 프리폴리머나 블록화 이소시아네이트 등의 이소시아네이트 화합물, 카복실산 함유 폴리에스테르 수지 등의 유기산류 등을 들 수 있으며, 이들을 단독으로 이용해도 되고 2종 이상을 조합하여 이용해도 된다.
또, 상기 중 상이한 계의 경화제의 2종 이상을 조합하여 이용해도 된다.
(B) 경화제가 페놀계 경화제인 경우, (A) 에폭시 수지와, (B) 경화제의 당량비, 즉, 에폭시 수지 중의 에폭시기 몰수/페놀계 경화제 중의 페놀성 수산기 몰수의 비는, 특별히 제한은 없지만, 성형성과 내리플로성이 우수한 에폭시 수지 조성물을 얻기 위하여, 0.5 이상 2 이하의 범위가 바람직하고, 0.6 이상 1.8 이하의 범위가 보다 바람직하며, 0.8 이상 1.5 이하의 범위가 가장 바람직하다.
[(C) 무기 충전재]
본 실시형태의 반도체 봉지용 수지 조성물은, (C) 무기 충전재를 포함하고, 이 (C) 무기 충전재의 적어도 일부에 크리스토발라이트를 포함한다.
본 실시형태에 이용할 수 있는 크리스토발라이트는, 특별히 형상은 제한되는 것은 아니며, 구 형상인 것, 파쇄 형상인 것, 어느 쪽이든 사용할 수 있다.
그 중에서도, 평균 입경이 20μm 이하인 크리스토발라이트를 이용하는 것이 바람직하고, 평균 입경이 15μm 이하인 크리스토발라이트를 이용하는 것이 보다 바람직하다.
이와 같은 입경의 크리스토발라이트를 이용함으로써, 수지 조성물 전체에 치우침 없이 크리스토발라이트를 분산시킬 수 있고, 수지 경화물로서 열전도성이나 내흡습성을 효율적으로 부여할 수 있다.
또한, 본 명세서에 있어서, "평균 입경"이란 체적 50% 평균 입자경(D50)을 가리키며, 예를 들면, (주)시마즈 세이사쿠쇼제 레이저 회절 산란식 입도 분포계 SALD-7000을 사용하여 측정할 수 있다.
본 실시형태의 반도체 봉지용 수지 조성물 중에 있어서의 크리스토발라이트의 함유량은, 수지 조성물의 전체에 대하여 5중량% 이상인 것이 바람직하고, 10중량% 이상인 것이 보다 바람직하며, 12중량% 이상으로 하는 것이 특히 바람직하다. 크리스토발라이트의 함유량을 상기 하한값 이상으로 함으로써, 수지 조성물을 이용하여 형성되는 봉지 수지를 구비하는 반도체 장치에 대하여, 내열성이나 내흡습성을 보다 더 향상시킬 수 있다.
한편, 반도체 봉지용 수지 조성물 중에 있어서의 크리스토발라이트의 함유량은, 수지 조성물의 전체에 대하여 60중량% 이하인 것이 바람직하고, 50중량% 이하인 것이 보다 바람직하다. 크리스토발라이트의 함유량을 상기 상한값 이하로 함으로써, 봉지용 수지 조성물의 높은 유동성을 확보할 수 있다.
또, 본 실시형태에 있어서, (C) 무기 충전재의 구성 재료로서는, 크리스토발라이트 이외의 다른 무기 충전재를 병용할 수 있다. 병용할 수 있는 무기 충전재의 종류는, 특별히 한정되지 않지만, 예를 들면 용융 실리카, 결정 실리카, 미분 실리카 등의 실리카, 알루미나, 질화 규소, 질화 알루미늄, 수산화 알루미늄, 수산화 마그네슘, 붕산 아연, 몰리브덴산 아연 등을 들 수 있으며, 이들 중 어느 1종 이상을 사용할 수 있다. 이들 중에서도, 범용성이 우수하다는 관점에서, 실리카를 이용하는 것이 보다 바람직하다. 또, (C) 무기 충전재로서, 수산화 알루미늄, 수산화 마그네슘, 붕산 아연, 몰리브덴산 아연 등의 난연성을 부여할 수 있는 성분을 포함시키는 것도 바람직한 양태라고 할 수 있다.
(C) 무기 충전재로서, 실리카를 병용하는 경우, 예를 들면 상이한 평균 입경(D50)의 구 형상 실리카를 2종 이상 병용할 수 있다. 이로써, 경화물의 선팽창 계수 α1, α2, 25℃에 있어서의 굽힘 탄성률 E(25)나, 260℃에 있어서의 굽힘 탄성률 E(260), 수축률 S1 등의 조정을 더 용이하게 할 수 있다. 이로 인하여, 반도체 장치의 휨의 억제에 기여하는 것도 가능해진다.
또, 본 실시형태에 있어서는, 실리카로서, 평균 입경 1μm 이하의 미분 실리카를 포함하는 것이, 반도체 봉지용 수지 조성물의 충전성을 향상시키는 관점이나, 반도체 장치의 휨을 억제하는 관점에서, 바람직한 양태의 하나로서 들 수 있다.
(C) 무기 충전제 전체의 함유량은, 수지 조성물의 전체에 대하여 30중량% 이상인 것이 바람직하고, 45중량% 이상인 것이 보다 바람직하며, 50중량% 이상인 것이 특히 바람직하다. (C) 무기 충전재의 함유량을 상기 하한값 이상으로 함으로써, 반도체 봉지용 수지 조성물을 이용하여 형성되는 봉지 수지의 저흡습성 및 저열팽창성을 향상시켜, 내습 신뢰성이나 내리플로성을 보다 효과적으로 향상시킬 수 있다. 한편, (C) 무기 충전재의 함유량은, 수지 조성물의 전체에 대하여 88중량% 이하인 것이 바람직하고, 85중량% 이하로 하는 것이 보다 바람직하며, 82중량% 이하로 하는 것이 특히 바람직하다. (C) 무기 충전재의 함유량을 상기 상한값 이하로 함으로써, 반도체 봉지용 수지 조성물의 유동성의 저하에 수반되는 성형성의 저하나, 고점도화에 기인한 본딩 와이어 변형 등을 억제하는 것이 가능해진다. 또한, (C) 무기 충전재의 상기 상한값에 대해서는, 상기에 한정되지 않고, 유기 기판의 선팽창 계수 등의 물성이나 두께 등에 맞추어 적절히 선택하는 것이 가능하다. 이와 같은 관점에서, (C) 무기 충전재의 함유량은, 유기 기판의 종류에 맞추어 80중량% 이하, 또는 70중량% 이하로 하는 것이 가능하다.
또, (C) 무기 충전재 전체의 함유량을 이와 같은 범위로 제어함으로써, 경화물의 선팽창 계수 α1, α2, 25℃에 있어서의 굽힘 탄성률 E(25)나, 260℃에 있어서의 굽힘 탄성률 E(260), 수축률 S1 등의 물성값을 원하는 범위로 하는 것이 보다 용이해진다. 이로 인하여, 반도체 장치의 휨의 억제에 기여하는 것도 가능해진다.
[(D) 경화 촉진제]
본 실시형태의 반도체 봉지용 수지 조성물은, 예를 들면 (D) 경화 촉진제를 더 포함할 수 있다. (D) 경화 촉진제는, (A) 에폭시 수지와, (B) 경화제의 가교 반응을 촉진시키는 것이면 되고, 일반적인 반도체 봉지용 수지 조성물에 사용하는 것을 이용할 수 있다.
본 실시형태에 있어서, (D) 경화 촉진제는, 예를 들면 유기 포스핀, 테트라 치환 포스포늄 화합물, 포스포베타인 화합물, 포스핀 화합물과 퀴논 화합물의 부가물, 포스포늄 화합물과 실란 화합물의 부가물 등의 인 원자 함유 화합물; 1,8-디아자비시클로(5,4,0)운데센-7, 벤질디메틸아민, 2-메틸이미다졸 등이 예시되는 아미딘이나 3급 아민, 상기 아미딘이나 아민의 4급 염 등의 질소 원자 함유 화합물로부터 선택되는 1종류 또는 2종류 이상을 포함할 수 있다. 이들 중에서도, 경화성을 향상시키는 관점에서는 인 원자 함유 화합물을 포함하는 것이 보다 바람직하다. 또, 성형성과 경화성의 밸런스를 향상시키는 관점에서는, 테트라 치환 포스포늄 화합물, 포스포베타인 화합물, 포스핀 화합물과 퀴논 화합물의 부가물, 포스포늄 화합물과 실란 화합물의 부가물 등의 잠복성을 갖는 것을 포함하는 것이 보다 바람직하다.
본 실시형태의 반도체 봉지용 수지 조성물에서 이용할 수 있는 유기 포스핀으로서는, 예를 들면 에틸포스핀, 페닐포스핀 등의 제1 포스핀; 디메틸포스핀, 디페닐포스핀 등의 제2 포스핀; 트리메틸포스핀, 트리에틸포스핀, 트리부틸포스핀, 트리페닐포스핀 등의 제3 포스핀을 들 수 있다.
본 실시형태의 반도체 봉지용 수지 조성물에서 이용할 수 있는 테트라 치환 포스포늄 화합물로서는, 예를 들면 하기 일반식 (6)으로 나타내는 화합물 등을 들 수 있다.
[화학식 6]
Figure 112017040055398-pct00006
(상기 일반식 (6)에 있어서, P는 인 원자를 나타낸다. R4, R5, R6 및 R7은 방향족기 또는 알킬기를 나타낸다. A는 히드록실기, 카복실기, 티올기로부터 선택되는 관능기 중 어느 하나를 방향환에 적어도 하나 갖는 방향족 유기산의 음이온을 나타낸다. AH는 히드록실기, 카복실기, 티올기로부터 선택되는 관능기 중 어느 하나를 방향환에 적어도 하나 갖는 방향족 유기산을 나타낸다. x, y는 1~3의 수, z는 0~3의 수이며, 또한 x=y이다.)
일반식 (6)으로 나타내는 화합물은, 예를 들면 이하와 같이 하여 얻어지지만 이에 한정되는 것은 아니다. 먼저, 테트라 치환 포스포늄할라이드와 방향족 유기산과 염기를 유기 용제에 섞어 균일하게 혼합하고, 그 용액계 내에 방향족 유기산 음이온을 발생시킨다. 이어서 물을 첨가하면, 일반식 (6)으로 나타내는 화합물을 침전시킬 수 있다. 일반식 (6)으로 나타내는 화합물에 있어서, 인 원자에 결합하는 R4, R5, R6 및 R7이 페닐기이고, 또한 AH는 히드록실기를 방향환에 갖는 화합물, 즉 페놀류이며, 또한 A는 그 페놀류의 음이온인 것이 바람직하다. 상기 페놀류로서는, 페놀, 크레졸, 레조신, 카테콜 등의 단환식 페놀류, 나프톨, 디히드록시나프탈렌, 안트라퀴놀 등의 축합 다환식 페놀류, 비스페놀 A, 비스페놀 F, 비스페놀 S 등의 비스페놀류, 페닐페놀, 비페놀 등의 다환식 페놀류 등이 예시된다.
본 실시형태의 반도체 봉지용 수지 조성물에서 이용할 수 있는 포스포베타인 화합물로서는, 예를 들면, 하기 일반식 (7)로 나타내는 화합물 등을 들 수 있다.
[화학식 7]
Figure 112017040055398-pct00007
(상기 일반식 (7)에 있어서, P는 인 원자를 나타낸다. R8은 탄소수 1~3의 알킬기, R9는 히드록실기를 나타낸다. f는 0~5의 수이며, g는 0~3의 수이다.)
일반식 (7)로 나타내는 화합물은, 예를 들면 이하와 같이 하여 얻어진다. 먼저, 제3 포스핀인 트리 방향족 치환 포스핀과 디아조늄염을 접촉시켜, 트리 방향족 치환 포스핀과 디아조늄염이 갖는 디아조늄기를 치환시키는 공정을 거쳐 얻어진다. 그러나 이에 한정되는 것은 아니다.
본 실시형태의 반도체 봉지용 수지 조성물에서 이용할 수 있는 포스핀 화합물과 퀴논 화합물의 부가물로서는, 예를 들면, 하기 일반식 (8)로 나타내는 화합물 등을 들 수 있다.
[화학식 8]
Figure 112017040055398-pct00008
(상기 일반식 (8)에 있어서, P는 인 원자를 나타낸다. R10, R11 및 R12는 탄소수 1~12의 알킬기 또는 탄소수 6~12의 아릴기를 나타내며, 서로 동일해도 되고 상이해도 된다. R13, R14 및 R15는 수소 원자 또는 탄소수 1~12의 탄화 수소기를 나타내며, 서로 동일해도 되고 상이해도 되며, R14와 R15가 결합하여 환상 구조로 되어 있어도 된다.)
포스핀 화합물과 퀴논 화합물의 부가물에 이용하는 포스핀 화합물로서는, 예를 들면 트리페닐포스핀, 트리스(알킬페닐)포스핀, 트리스(알콕시페닐)포스핀, 트리나프틸포스핀, 트리스(벤질)포스핀 등의 방향환에 무치환 또는 알킬기, 알콕실기 등의 치환기가 존재하는 것이 바람직하고, 알킬기, 알콕실기 등의 치환기로서는 1~6의 탄소수를 갖는 것을 들 수 있다. 입수 용이성의 관점에서는 트리페닐포스핀이 바람직하다.
또, 포스핀 화합물과 퀴논 화합물의 부가물에 이용하는 퀴논 화합물로서는, 벤조퀴논, 안트라퀴논류를 들 수 있으며, 그 중에서도 p-벤조퀴논이 보존 안정성의 점에서 바람직하다.
포스핀 화합물과 퀴논 화합물의 부가물의 제조 방법으로서는, 유기 제3 포스핀과 벤조퀴논류의 양자가 용해될 수 있는 용매 중에서 접촉, 혼합시킴으로써 부가물을 얻을 수 있다. 용매로서는 아세톤이나 메틸에틸케톤 등의 케톤류로 부가물에 대한 용해성이 낮은 것이 좋다. 그러나 이에 한정되는 것은 아니다.
일반식 (8)로 나타내는 화합물에 있어서, 인 원자에 결합하는 R10, R11 및 R12가 페닐기이고, 또한 R13, R14 및 R15가 수소 원자인 화합물, 즉 1,4-벤조퀴논과 트리페닐포스핀을 부가시킨 화합물이 봉지용 수지 조성물의 경화물의 열시 탄성률을 저하시키는 점에서 바람직하다.
본 실시형태의 반도체 봉지용 수지 조성물에서 이용할 수 있는 포스포늄 화합물과 실란 화합물의 부가물로서는, 예를 들면 하기 일반식 (9)로 나타내는 화합물 등을 들 수 있다.
[화학식 9]
Figure 112017040055398-pct00009
(상기 일반식 (9)에 있어서, P는 인 원자를 나타내고, Si는 규소 원자를 나타낸다. R16, R17, R18 및 R19는, 각각, 방향환 또는 복소환을 갖는 유기기, 혹은 지방족기를 나타내며, 서로 동일해도 되고 상이해도 된다. 식 중 R20은, 기 Y2 및 Y3과 결합하는 유기기이다. 식 중 R21은, 기 Y4 및 Y5와 결합하는 유기기이다. Y2 및 Y3은, 프로톤 공여성기가 프로톤을 방출하여 이루어지는 기를 나타내고, 동일 분자 내의 기 Y2 및 Y3이 규소 원자와 결합하여 킬레이트 구조를 형성하는 것이다. Y4 및 Y5는 프로톤 공여성기가 프로톤을 방출하여 이루어지는 기를 나타내고, 동일 분자 내의 기 Y4 및 Y5가 규소 원자와 결합하여 킬레이트 구조를 형성하는 것이다. R20, 및 R21은 서로 동일해도 되고 상이해도 되며, Y2, Y3, Y4 및 Y5는 서로 동일해도 되고 상이해도 된다. Z1은 방향환 또는 복소환을 갖는 유기기, 혹은 지방족기이다.)
일반식 (9)에 있어서, R16, R17, R18 및 R19로서는, 예를 들면, 페닐기, 메틸페닐기, 메톡시페닐기, 히드록시페닐기, 나프틸기, 히드록시나프틸기, 벤질기, 메틸기, 에틸기, n-부틸기, n-옥틸기 및 시클로헥실기 등을 들 수 있고, 이들 중에서도, 페닐기, 메틸페닐기, 메톡시페닐기, 히드록시페닐기, 히드록시나프틸기 등의 알킬기, 알콕시기, 수산기 등의 치환기를 갖는 방향족기 혹은 무치환의 방향족기가 보다 바람직하다.
또, 일반식 (9)에 있어서, R20은, Y2 및 Y3과 결합하는 유기기이다. 마찬가지로 R21은, 기 Y4 및 Y5와 결합하는 유기기이다. Y2 및 Y3은 프로톤 공여성기가 프로톤을 방출하여 이루어지는 기이고, 동일 분자 내의 기 Y2 및 Y3이 규소 원자와 결합하여 킬레이트 구조를 형성하는 것이다. 마찬가지로 Y4 및 Y5는 프로톤 공여성기가 프로톤을 방출하여 이루어지는 기이고, 동일 분자 내의 기 Y4 및 Y5가 규소 원자와 결합하여 킬레이트 구조를 형성하는 것이다. 기 R20 및 R21은 동일해도 되고 상이해도 되며, 기 Y2, Y3, Y4, 및 Y5는 서로 동일해도 되고 상이해도 된다. 이와 같은 일반식 (9) 중의 -Y2-R20-Y3-, 및 Y4-R21-Y5-로 나타내는 기는, 프로톤 공여체가, 프로톤을 2개 방출하여 이루어지는 기로 구성되는 것이며, 프로톤 공여체로서는, 분자 내에 카복실기, 또는 수산기를 적어도 2개 갖는 유기산이 바람직하고, 나아가서는 방향환을 구성하는 인접하는 탄소에 카복실기 또는 수산기를 적어도 2개 갖는 방향족 화합물이 바람직하며, 방향환을 구성하는 인접하는 탄소에 수산기를 적어도 2개 갖는 방향족 화합물이 보다 바람직하고, 예를 들면, 카테콜, 피로갈롤, 1,2-디히드록시나프탈렌, 2,3-디히드록시나프탈렌, 2,2'-비페놀, 1,1'-비-2-나프톨, 살리실산, 1-히드록시-2-나프토산, 3-히드록시-2-나프토산, 클로라닐산, 타닌산, 2-히드록시벤질알코올, 1,2-시클로헥산디올, 1,2-프로판디올 및 글리세린 등을 들 수 있는데, 이들 중에서도, 카테콜, 1,2-디히드록시나프탈렌, 2,3-디히드록시나프탈렌이 보다 바람직하다.
또, 일반식 (9) 중의 Z1은, 방향환 또는 복소환을 갖는 유기기 또는 지방족기를 나타내고, 이들의 구체적인 예로서는, 메틸기, 에틸기, 프로필기, 부틸기, 헥실기 및 옥틸기 등의 지방족 탄화 수소기나, 페닐기, 벤질기, 나프틸기 및 비페닐기 등의 방향족 탄화 수소기, 글리시딜옥시프로필기, 머캅토프로필기, 아미노프로필기 등의 글리시딜옥시기, 머캅토기, 아미노기를 갖는 알킬기 및 비닐기 등의 반응성 치환기 등을 들 수 있는데, 이들 중에서도, 메틸기, 에틸기, 페닐기, 나프틸기 및 비페닐기가 열안정성의 면에서, 보다 바람직하다.
포스포늄 화합물과 실란 화합물의 부가물의 제조 방법으로서는, 메탄올을 넣은 플라스크에, 페닐트리메톡시실란 등의 실란 화합물, 2,3-디히드록시나프탈렌 등의 프로톤 공여체를 첨가하여 용해시키고, 다음으로 실온 교반하에서 나트륨메톡사이드-메탄올 용액을 적하한다. 또한 거기에 미리 준비한 테트라페닐포스포늄 브로마이드 등의 테트라 치환 포스포늄할라이드를 메탄올에 용해시킨 용액을 실온 교반하에서 적하하면 결정이 석출된다. 석출된 결정을 여과, 수세, 진공 건조하면, 포스포늄 화합물과 실란 화합물의 부가물이 얻어진다. 그러나, 이에 한정되는 것은 아니다.
본 실시형태에 있어서, (D) 경화 촉진제의 함유량은, 반도체 봉지용 수지 조성물의 전체에 대하여 0.05중량% 이상인 것이 바람직하고, 0.15중량% 이상인 것이 보다 바람직하며, 0.25중량% 이상인 것이 특히 바람직하다. (D) 경화 촉진제의 함유량을 상기 하한값 이상으로 함으로써, 봉지 성형 시에 있어서의 경화성을 효과적으로 향상시킬 수 있다.
한편, (D) 경화 촉진제의 함유량은, 반도체 봉지용 수지 조성물의 전체에 대하여 2.0중량% 이하인 것이 바람직하고, 1.5중량% 이하인 것이 보다 바람직하다. (D) 경화 촉진제의 함유량을 상기 상한값 이하로 함으로써, 봉지 성형 시에 있어서의 유동성의 향상을 도모할 수 있다.
[(E) 커플링제]
본 실시형태의 반도체 봉지용 수지 조성물은, 예를 들면 (E) 커플링제를 포함할 수 있다. (E) 커플링제로서는, 예를 들면 에폭시실란, 머캅토실란, 아미노실란, 알킬실란, 우레이도실란, 비닐실란, 메타크릴실란 등의 각종 실란계 화합물, 티타늄계 화합물, 알루미늄킬레이트류, 알루미늄/지르코늄계 화합물 등의 공지의 커플링제를 이용할 수 있다. 이들을 예시하면, 비닐트리클로로실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 비닐트리스(β-메톡시에톡시)실란, γ-메타크릴옥시프로필트리메톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필트리에톡시실란, γ-글리시독시프로필메틸디메톡시실란, γ-메타크릴옥시프로필메틸디에톡시실란, γ-메타크릴옥시프로필트리에톡시실란, 비닐트리아세톡시실란, γ-머캅토프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, γ-아닐리노프로필트리메톡시실란, γ-아닐리노프로필메틸디메톡시실란, γ-[비스(β-히드록시에틸)]아미노프로필트리에톡시실란, N-β-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-β-(아미노에틸)-γ-아미노프로필트리에톡시실란, N-β-(아미노에틸)-γ-아미노프로필메틸디메톡시실란, 페닐아미노프로필트리메톡시실란, γ-(β-아미노에틸)아미노프로필디메톡시메틸실란, N-(트리메톡시실릴프로필)에틸렌디아민, N-(디메톡시메틸실릴이소프로필)에틸렌디아민, 메틸트리메톡시실란, 디메틸디메톡시실란, 메틸트리에톡시실란, N-β-(N-비닐벤질아미노에틸)-γ-아미노프로필트리메톡시실란, γ-클로로프로필트리메톡시실란, 헥사메틸디실란, 비닐트리메톡시실란, γ-머캅토프로필메틸디메톡시실란, 3-이소시아네이토프로필트리에톡시실란, 3-아크릴옥시프로필트리메톡시실란, 3-트리에톡시실릴-N-(1,3-디메틸-부틸리덴)프로필아민의 가수분해물 등의 실란계 커플링제, 이소프로필트리이소스테아로일타이타네이트, 이소프로필트리스(디옥틸피로포스페이트)타이타네이트, 이소프로필트리(N-아미노에틸-아미노에틸)타이타네이트, 테트라옥틸비스(디트리데실포스파이트)타이타네이트, 테트라(2,2-디알릴옥시메틸-1-부틸)비스(디트리데실)포스파이트타이타네이트, 비스(디옥틸피로포스페이트)옥시아세테이트타이타네이트, 비스(디옥틸피로포스페이트)에틸렌타이타네이트, 이소프로필트리옥탄오일타이타네이트, 이소프로필디메타크릴이소스테아로일타이타네이트, 이소프로필트리도데실벤젠설폰일타이타네이트, 이소프로필이소스테아로일디아크릴타이타네이트, 이소프로필트리(디옥틸포스페이트)타이타네이트, 이소프로필트리큐밀페닐타이타네이트, 테트라이소프로필비스(디옥틸포스파이트)타이타네이트 등의 타이타네이트계 커플링제를 들 수 있다. 이들은, 1종을 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다. 이들 중에서도, 에폭시실란, 머캅토실란, 아미노실란, 알킬실란, 우레이도실란 또는 비닐실란의 실란계 화합물이 보다 바람직하다. 또, 충전성이나 성형성을 보다 효과적으로 향상시키는 관점에서는, 페닐아미노프로필트리메톡시실란으로 대표되는 2급 아미노실란을 이용하는 것이 특히 바람직하다.
(E) 커플링제의 함유량은, 반도체 봉지용 수지 조성물의 전체에 대하여 0.1중량% 이상인 것이 바람직하고, 0.15중량% 이상인 것이 보다 바람직하다. (E) 커플링제의 함유량을 상기 하한값 이상으로 함으로써, (C) 무기 충전재의 분산성을 양호한 것으로 할 수 있다. 한편, (E) 커플링제의 함유량은, 반도체 봉지용 수지 조성물의 전체에 대하여 1중량% 이하인 것이 바람직하고, 0.5중량% 이하인 것이 보다 바람직하다. (E) 커플링제의 함유량을 상기 상한값 이하로 함으로써, 봉지 성형 시에 있어서의 수지 조성물의 유동성을 향상시켜, 충전성이나 성형성의 향상을 도모할 수 있다.
[(F) 기타 성분]
본 실시형태의 반도체 봉지용 수지 조성물에는, 또한 필요에 따라, 하이드로탈사이트 등의 이온 포착제; 카본 블랙, 벵갈라 등의 착색제; 카나우바 왁스 등의 천연 왁스, 몬탄산 에스테르 왁스 등의 합성 왁스, 스테아르산 아연 등의 고급 지방산 및 그 금속염류 혹은 파라핀 등의 이형제; 산화 방지제 등의 각종 첨가제를 적절히 배합해도 된다.
또, 본 실시형태의 봉지용 수지 조성물은, 예를 들면 저응력제를 포함할 수 있다. 저응력제는, 예를 들면 실리콘 오일, 실리콘 고무, 폴리이소프렌, 1,2-폴리부타디엔, 1,4-폴리부타디엔 등의 폴리부타디엔, 스티렌-부타디엔 고무, 아크릴로니트릴-부타디엔 고무, 폴리클로로프렌, 폴리(옥시프로필렌), 폴리(옥시테트라메틸렌)글라이콜, 폴리올레핀글라이콜, 폴리-ε-카프로락톤 등의 열가소성 엘라스토머, 폴리설파이드 고무, 및 불소 고무로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다. 이들 중에서도, 실리콘 고무, 실리콘 오일, 및 아크릴로니트릴-부타디엔 고무 중 적어도 한쪽을 포함하는 것이, 굽힘 탄성률이나 수축률을 원하는 범위로 제어하여, 얻어지는 반도체 패키지의 휨의 발생을 억제하는 관점에서, 특히 바람직한 양태로서 선택할 수 있다.
이 저응력제를 이용하는 경우, 저응력제 전체의 함유량은, 반도체 봉지용 수지 조성물의 전체에 대하여 0.05중량% 이상인 것이 바람직하고, 0.10중량% 이상인 것이 보다 바람직하다. 한편, 저응력제의 함유량은, 반도체 봉지용 수지 조성물의 전체에 대하여 1중량% 이하인 것이 바람직하고, 0.5중량% 이하인 것이 보다 바람직하다. 저응력제의 함유량을 이와 같은 범위로 제어함으로써, 얻어지는 반도체 패키지의 휨을 보다 확실하게 억제할 수 있다.
본 실시형태의 반도체 봉지용 수지 조성물은, 예를 들면 상술한 각 성분을, 공지의 수단으로 혼합하며, 또한 롤, 니더 또는 압출기 등의 혼련기로 용융 혼련하고, 냉각한 후에 분쇄한 것, 분쇄 후에 태블릿 형상으로 타정 성형한 것, 또 필요에 따라 적절히 분산도나 유동성 등을 조정한 것 등을 이용할 수 있다.
다음으로, 반도체 장치(100)에 대하여 설명한다.
도 1은, 반도체 장치(100)의 일례를 나타내는 단면도이다. 반도체 장치(100)는, 기재(10)와, 기재(10)의 일면 상에 탑재된 반도체 소자(20)와, 기재(10) 중 상기 일면 및 반도체 소자(20)를 봉지하는 봉지 수지(30)를 구비한 반도체 패키지이다. 즉, 반도체 장치(100)는, 기재(10) 중 상기 일면과는 반대인 타면이 봉지 수지(30)에 의하여 봉지되지 않는, 편면 봉지형의 반도체 패키지이다. 봉지 수지(30)는, 상술한 봉지용 수지 조성물의 경화물에 의하여 구성된다. 이로써, 반도체 장치(100)의 휨을 억제할 수 있다. 또한, 봉지 수지(30)는, 예를 들면 봉지용 수지 조성물을 트랜스퍼 성형법 또는 압축 성형법 등의 공지의 방법을 이용하여 봉지 성형함으로써 형성된다. 또, 본 실시형태에 있어서, 반도체 소자(20)의 상면은, 도 1에 나타내는 바와 같이 봉지 수지(30)에 의하여 봉지되어 있어도 되고, 봉지 수지(30)로부터 노출되어 있어도 된다.
도 1에 있어서는, 기재(10)가 유기 기판인 경우가 예시되어 있다. 이 경우, 기재(10) 중 반도체 소자(20)를 탑재하는 표면과는 반대측인 이면에는, 예를 들면 복수의 땜납 볼(12)이 마련된다. 또, 반도체 소자(20)는, 예를 들면 기재(10) 상에 플립 칩 실장된다. 이 경우, 반도체 소자(20)는, 예를 들면 복수의 범프(22)를 통하여 기판(10)에 전기적으로 접속된다. 한편, 반도체 소자(20)는, 본딩 와이어를 통하여 기재(10)에 전기적으로 접속되어 있어도 된다.
또한, 본 실시형태에서 이용할 수 있는 유기 기판으로서는, 종래 공지의 것을 채용할 수 있고, 예를 들면 유리 에폭시 기판(유리 섬유 강화 에폭시 수지로 이루어지는 기판), BT 기판(시아네이트 모노머 및 그 올리고머와 비스말레이미드로 이루어지는 BT 레진 사용 기판) 등으로 할 수 있다.
또, 이와 같은 유기 기판의 유리 전이 온도 이하에 있어서의 선팽창 계수 α1은 10ppm/K 이상인 것이 바람직하고, 15ppm/K 이상인 것이 보다 바람직하다. 또, 유기 기판의 유리 전이 온도 이하에 있어서의 선팽창 계수 α1은 60ppm/K 이하인 것이 바람직하고, 50ppm/K 이하인 것이 보다 바람직하다.
또, 이와 같은 유기 기판의 유리 전이 온도 이상에 있어서의 선팽창 계수 α2는 10ppm/K 이상인 것이 바람직하고, 15ppm/K 이상인 것이 보다 바람직하다. 또, 유기 기판의 유리 전이 온도 이상에 있어서의 선팽창 계수 α2는 60ppm/K 이하인 것이 바람직하고, 50ppm/K 이하인 것이 보다 바람직하다.
도 1에 나타내는 예에서는, 반도체 소자(20)가 기재(10) 상에 플립 칩 실장되어 있다. 본 예에 있어서, 반도체 소자(20)와 기재(10)의 사이의 간극은, 예를 들면 언더필(32)에 의하여 충전된다. 이 언더필(32)로서는, 예를 들면 필름 형상 또는 액상의 언더필 재료를 사용할 수 있다. 한편, 상술한 반도체 봉지용 수지 조성물을, 몰드 언더필 재료로서 이용할 수도 있다. 이 경우, 반도체 소자(20)의 봉지과, 기재(10)와 반도체 소자(20)의 사이의 간극의 충전이 일괄적으로 행해지게 된다.
본 실시형태에 있어서, 봉지 수지(30)의 두께는, 예를 들면 0.4mm 이하인 것이 바람직하고, 0.3mm 이하인 것이 보다 바람직하다. 또, 기재(10)의 두께는 0.8mm 이하인 것이 바람직하고, 0.4mm 이하인 것이 바람직하다. 이로써, 반도체 패키지의 박형화를 도모할 수 있다. 또, 이와 같은 박형의 반도체 패키지이더라도, 본 실시형태에 관한 반도체 봉지용 수지 조성물을 이용하여 봉지 수지(30)를 형성함으로써, 반도체 장치(100)의 휨을 억제하는 것이 가능해진다. 여기에서, 봉지 수지(30)의 두께란, 기재(10) 중 반도체 소자(20)를 탑재하는 일면의 법선 방향에 있어서의, 상기 일면을 기준으로 한 봉지 수지(30)의 두께를 가리킨다. 또, 본 실시형태에 있어서는, 예를 들면 봉지 수지(30)의 두께를, 기재(10)의 두께 이하로 할 수 있다. 이로써, 반도체 장치(100)를 보다 효율적으로 박형화할 수 있다.
다음으로, 구조체(102)에 대하여 설명한다.
도 2는, 구조체(102)의 일례를 나타내는 단면도이다. 구조체(102)는, MAP 성형에 의하여 형성된 성형품이다. 이로 인하여, 구조체(102)를 반도체 소자(20)마다 개편화(個片化)함으로써, 복수의 반도체 패키지가 얻어지게 된다.
구조체(102)는, 기재(10)와, 복수의 반도체 소자(20)와, 봉지 수지(30)를 구비하고 있다. 복수의 반도체 소자(20)는, 기재(10)의 일면 상에 배열되어 있다. 도 2에 있어서는, 각 반도체 소자(20)가, 기재(10)에 대하여 플립 칩 실장되는 경우가 예시되어 있다. 이 경우, 각 반도체 소자(20)는, 복수의 범프(22)를 통하여 기재(10)에 전기적으로 접속된다. 한편, 각 반도체 소자(20)는, 본딩 와이어를 통하여 기재(10)에 전기적으로 접속되어 있어도 된다. 또한, 기재(10) 및 반도체 소자(20)는, 반도체 장치(100)에 있어서 예시한 것과 동일한 것을 이용할 수 있다.
도 2에 나타내는 예에서는, 각 반도체 소자(20)와 기재(10)의 사이의 간극은, 예를 들면 언더필(32)에 의하여 충전된다. 언더필(32)로서는, 예를 들면 필름 형상 또는 액상의 언더필 재료를 사용할 수 있다. 한편, 상술한 반도체 봉지용 수지 조성물을, 몰드 언더필 재료로서 이용할 수도 있다. 이 경우, 반도체 소자(20)의 봉지과, 기재(10)와 반도체 소자(20)의 사이의 간극의 충전이 일괄적으로 행해진다.
봉지 수지(30)는, 복수의 반도체 소자(20)와, 기재(10) 중 상기 일면을 봉지하고 있다. 이 경우, 기재(10) 중 상기 일면과는 반대인 타면은, 봉지 수지(30)에 의하여 봉지되지 않는다. 또, 봉지 수지(30)는, 상술한 반도체 봉지용 수지 조성물의 경화물에 의하여 구성된다. 이로써, 구조체(102)나, 구조체(102)를 개편화하여 얻어지는 반도체 패키지의 휨을 억제할 수 있다. 봉지 수지(30)는, 예를 들면 반도체 봉지용 수지 조성물을 트랜스퍼 성형법 또는 압축 성형법 등의 공지의 방법을 이용하여 봉지 성형함으로써 형성된다. 또, 본 실시형태에 있어서, 각 반도체 소자(20)의 상면은, 도 2에 나타내는 바와 같이 봉지 수지(30)에 의하여 봉지되어 있어도 되고, 봉지 수지(30)로부터 노출되어 있어도 된다.
이상, 실시형태에 근거하여, 본 발명을 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니며, 본 발명의 요지를 변경하지 않는 범위에서 그 구성을 변경할 수도 있다.
실시예
이하, 실시예를 이용하여 본 발명을 상세하게 설명하지만, 본 발명은 이들 실시예의 기재에 한정되는 것은 아니다.
실시예 1~9, 비교예 1~2에서 이용한 성분에 대하여, 이하에 나타낸다.
(봉지용 수지 조성물의 조제)
먼저, 표 1에 따라 배합된 각 원재료를 상온에서 믹서를 이용하여 혼합한 후, 70~100℃에서 롤 혼련했다. 이어서, 얻어진 혼련물을 냉각한 후, 이를 분쇄하여 봉지용 수지 조성물을 얻었다. 표 1 중에 있어서의 각 성분의 상세는 하기와 같다. 또, 표 1 중의 단위는, 중량%이다.
(A) 에폭시 수지
에폭시 수지 1: 비페닐렌 골격을 갖는 페놀아랄킬형 에폭시 수지(닛폰 가야쿠(주)제, NC-3000)
에폭시 수지 2: 비페닐형 에폭시 수지(미쓰비시 가가쿠(주)제, YX4000)
에폭시 수지 3: 크레졸 노볼락형 에폭시 수지(DIC(주)제, N-660)
(B) 경화제
경화제 1: 비페닐렌 골격을 갖는 페놀아랄킬 수지(닛폰 가야쿠(주)제, GPH-65)
경화제 2: 페닐렌 골격 함유 페놀아랄킬 수지(메이와 가세이(주)제, MEH-7800)
경화제 3: 페놀 노볼락 수지(스미토모 베이클라이트(주)제, PR-HF-3)
(C) 무기 충전재
무기 충전재 1: 크리스토발라이트(도카이 미네랄(주)제, CR-1, 평균 입경(D50) 5μm)
무기 충전재 2: 구 형상 용융 실리카(덴키 가가쿠 고교(주)사제, 상품명 "FB560", 평균 입경(D50) 30μm)
무기 충전재 3: 구 형상 용융 실리카(미분)((주)아드마텍스제, SO-C2, 평균 입경(D50) 0.5μm)
무기 충전재 4: 구 형상 용융 실리카((주)아드마텍스제, SO-C5, 평균 입경(D50) 1.6μm)
무기 충전재 5: 수산화 알루미늄(스미토모 가가쿠(주)제, CL-303, 평균 입경(D50) 5.2μm)
또한, 본 실시예에 있어서의 평균 입경은 (주)시마즈 세이사쿠쇼제 레이저 회절 산란식 입도 분포계 샐드(SALD)-7000을 사용하여 측정했다.
(D) 경화 촉진제
경화 촉진제 1: 하기 식 (13)으로 나타내는 화합물
[화학식 10]
Figure 112017040055398-pct00010
[상기 식 (13)으로 나타내는 화합물의 합성 방법]
교반 장치에 장착된 세퍼러블 플라스크에 4,4'-비스페놀 S37.5g(0.15몰), 메탄올 100ml를 투입하여, 실온에서 교반 용해하고, 또한 교반하면서 미리 50ml의 메탄올에 수산화 나트륨 4.0g(0.1몰)을 용해한 용액을 첨가했다. 이어서 미리 150ml의 메탄올에 테트라페닐포스포늄 브로마이드 41.9g(0.1몰)을 용해한 용액을 첨가했다. 잠시 동안 교반을 계속하고, 300ml의 메탄올을 추가한 후, 플라스크 내의 용액을 대량의 물에 교반하면서 적하하여, 백색 침전을 얻었다. 침전을 여과, 건조하여, 백색 결정의 상기 식 (13)으로 나타내는 화합물을 얻었다.
경화 촉진제 2: 하기 식 (17)로 나타내는 1,4-벤조퀴논과 트리페닐포스핀을 부가시킨 화합물
[화학식 11]
Figure 112017040055398-pct00011
[상기 식 (17)로 나타내는 화합물의 합성 방법]
냉각관 및 교반 장치가 장착된 세퍼러블 플라스크에 벤조퀴논 6.49g(0.060mol), 트리페닐포스핀 17.3g(0.066mol) 및 아세톤 40ml를 투입하여, 교반하, 실온에서 반응시켰다. 석출한 결정을 아세톤으로 세정 후, 여과, 건조하여 암녹색 결정의 상기 식 (17)로 나타내는 화합물을 얻었다.
경화 촉진제 3: 트리페닐포스핀
(E) 커플링제
커플링제: 페닐아미노프로필트리메톡시실란(도레이·다우코닝(주)제, CF4083)
(F) 기타 성분
이형제: 몬탄산 에스테르 왁스(WE-4(클라리언트 재팬(주)제))
이온 캐처: 하이드로탈사이트(DHT-4H(교와 가가쿠 고교(주)제))
착색제: 카본 블랙(카본#5(미쓰비시 가가쿠(주)제))
저응력제 1: 실리콘 오일(도레이·다우코닝(주)제, FZ-3730)
저응력제 2: 아크릴로니트릴-부타디엔 고무(우베 고산(주)제, CTBN1008SP)
[평가 항목]
(수축률)
각 실시예 및 각 비교예의 각각에 대하여, 얻어진 봉지용 수지 조성물의 수축률을 다음과 같이 측정했다. 먼저, 트랜스퍼 성형기를 이용하여, 금형 온도 175℃, 성형 압력 9.8MPa, 경화 시간 3분의 조건하에서 봉지용 수지 조성물을 금형 캐비티 내에 주입 성형하여 원반 형상의 시험편을 제작했다. 이어서, 시험편을 25℃까지 냉각했다. 여기에서, 175℃에 있어서의 금형 캐비티의 내경 치수와, 25℃에 있어서의 시험편의 외형 치수로부터 이하와 같이 하여 수축률 S1(%)을 산출했다.
S1={(175℃에 있어서의 금형 캐비티의 내경 치수)-(25℃에 있어서의 시험편의 외경 치수)}/(175℃에 있어서의 금형 캐비티의 내경 치수)×100
결과를 표 1에 나타낸다.
(유리 전이 온도, 선팽창 계수(α1, α2))
각 실시예 및 각 비교예에 대하여, 얻어진 봉지용 수지 조성물의 경화물의 유리 전이 온도 및 선팽창 계수를, 다음과 같이 측정했다. 먼저, 트랜스퍼 성형기를 이용하여 금형 온도 175℃, 주입 압력 9.8MPa, 경화 시간 3분으로 봉지용 수지 조성물을 주입 성형하여, 15mm×4mm×4mm의 시험편을 얻었다. 이어서, 얻어진 시험편을 175℃에서, 4시간 후경화한 후, 열기계 분석 장치(세이코 덴시 고교(주)제, TMA100)를 이용하여, 측정 온도 범위 0℃~320℃, 승온 속도 5℃/분의 조건하에서 측정을 행했다. 이 측정 결과로부터, 유리 전이 온도, 유리 전이 온도 이하에 있어서의 선팽창 계수(α1), 유리 전이 온도 이상에 있어서의 선팽창 계수(α2)를 산출했다. 표 1 중, α1과 α2의 단위는 ppm/K이며, 유리 전이 온도의 단위는 ℃이다. 결과를 표 1에 나타낸다.
(굽힘 탄성률, 굽힘 강도)
각 실시예 및 각 비교예에 대하여, 얻어진 봉지용 수지 조성물의 경화물의 굽힘 탄성률 및 굽힘 강도를, 다음과 같이 측정했다. 먼저, 트랜스퍼 성형기를 이용하여 금형 온도 175℃, 주입 압력 9.8MPa, 경화 시간 3분으로 봉지용 수지 조성물을 주입 성형하여, 폭 10mm×두께 4mm×길이 80mm의 시험편을 얻었다. 이어서, 얻어진 시험편을 175℃에서, 4시간 후경화했다. 이어서, 시험편의, 25℃에 있어서의 굽힘 탄성률 E(25)와, 260℃에 있어서의 굽힘 탄성률 E(260)을 JIS K 6911에 준하여 측정했다. 굽힘 탄성률의 단위는 MPa이다. 결과를 표 1에 나타낸다.
(휨 억제의 평가)
각 실시예 및 각 비교예에 대하여, 다음과 같이 휨 억제의 평가를 행했다. 먼저, 다음 타입의 패키지(이하, PKG로 약기함)를 MAP 성형용 트랜스퍼 성형기를 이용하여 준비했다. 10×10×0.15mm의 Si 칩을 마운트한 기판에, PKG 사이즈가 14×14×0.48mm, 기판 두께가 0.28mm, 수지 두께가 0.20mm가 되도록 설계한 PKG를 이용했다. 또한, 본 평가에서의 기판으로서는, BT 기판을 이용하고 있으며, 이 유기 기판의 유리 전이 온도 이하에 있어서의 선팽창 계수 α1은 15ppm/K, 유리 전이 온도 이상에 있어서의 선팽창 계수 α2는 18ppm/K였다.
이어서, PKG의 휨을 측정했다. 휨의 측정은 섀도 무아레(Shadow moire)(아크로메트릭스(akrometrix)제)를 이용하고, 25℃에서 260℃로 승온하여, 25℃, 260℃에서의 PKG 휨을 측정함으로써 행했다. 그리고, 25℃, 260℃의 양 조건에 대하여, PKG 휨이 100μm 미만인 것을 ○로 하고, 100μm 이상인 것을 ×로 하여, 휨 억제 평가를 행했다. 결과를 표 1에 나타낸다.
[표 1]
Figure 112017040055398-pct00012
표 1에 나타내는 바와 같이, 각 실시예의 반도체 봉지용 수지 조성물은, 경화되었을 때에 비교적 높은 선팽창 계수 α2의 값을 나타낸다. 이 점에서, 반도체 패키지를 제작했던 때이더라도, 휨을 억제할 수 있는 것이었다.
이 출원은, 2014년 9월 24일에 출원된 일본 특허출원 특원2014-193942호를 기초로 하는 우선권을 주장하고, 그 개시의 모두를 여기에 원용한다.

Claims (14)

  1. (A) 에폭시 수지와, (B) 경화제와, (C) 무기 충전재를 함유하는 반도체 봉지(封止)용 수지 조성물로서,
    상기 (C) 무기 충전재는 크리스토발라이트를 포함하고,
    당해 반도체 봉지용 수지 조성물을 175℃에서, 3분 열처리한 후, 175℃에서, 4시간 열처리하여 얻어지는 경화물의, 유리 전이 온도 이상 320℃ 이하에서의 선팽창 계수 α2가 75ppm/K 이상 200ppm/K 이하이며,
    상기 경화물의, 유리 전이 온도가 100℃ 이상 260℃ 이하인, 반도체 봉지용 수지 조성물.
  2. 청구항 1에 있어서,
    상기 (C) 무기 충전재의 함유 비율이, 수지 조성물의 전체에 대하여 30중량% 이상 85중량% 이하인, 반도체 봉지용 수지 조성물.
  3. 청구항 1에 있어서,
    상기 경화물의, 260℃에 있어서의 굽힘 탄성률 E(260)이 100MPa 이상인, 반도체 봉지용 수지 조성물.
  4. 청구항 1에 있어서,
    상기 크리스토발라이트의 평균 입경이 20μm 이하인, 반도체 봉지용 수지 조성물.
  5. 청구항 1에 있어서,
    상기 (C) 무기 충전재는, 실리카를 더 포함하는, 반도체 봉지용 수지 조성물.
  6. 청구항 5에 있어서,
    상기 실리카는, 상이한 평균 입경의 구 형상 실리카를 2종 이상 병용한 것인, 반도체 봉지용 수지 조성물.
  7. 청구항 5에 있어서,
    상기 실리카는, 평균 입경 1μm 이하의 미분 실리카를 포함하는, 반도체 봉지용 수지 조성물.
  8. 청구항 1에 있어서,
    당해 반도체 봉지용 수지 조성물은, (D) 경화 촉진제를 더 포함하고,
    상기 (D) 경화 촉진제가, 하기 일반식 (6)~(9)로 나타내는 화합물로부터 선택되는 1종 이상인, 반도체 봉지용 수지 조성물.
    [화학식 1]
    Figure 112018043584030-pct00013

    (상기 일반식 (6)에 있어서, P는 인 원자를 나타낸다. R4, R5, R6 및 R7은 방향족기 또는 알킬기를 나타낸다. A는 히드록실기, 카복실기, 티올기로부터 선택되는 관능기 중 어느 하나를 방향환에 적어도 하나 갖는 방향족 유기산의 음이온을 나타낸다. AH는 히드록실기, 카복실기, 티올기로부터 선택되는 관능기 중 어느 하나를 방향환에 적어도 하나 갖는 방향족 유기산을 나타낸다. x, y는 1~3의 수, z는 0~3의 수이며, 또한 x=y이다.)
    [화학식 2]
    Figure 112018043584030-pct00014

    (상기 일반식 (7)에 있어서, P는 인 원자를 나타낸다. R8은 탄소수 1~3의 알킬기, R9는 히드록실기를 나타낸다. f는 0~5의 수이며, g는 0~3의 수이다.)
    [화학식 3]
    Figure 112018043584030-pct00015

    (상기 일반식 (8)에 있어서, P는 인 원자를 나타낸다. R10, R11 및 R12는 탄소수 1~12의 알킬기 또는 탄소수 6~12의 아릴기를 나타내고, 서로 동일해도 되고 상이해도 된다. R13, R14 및 R15는 수소 원자 또는 탄소수 1~12의 탄화 수소기를 나타내고, 서로 동일해도 되고 상이해도 되며, R14와 R15가 결합하여 환상 구조로 되어 있어도 된다.)
    [화학식 4]
    Figure 112018043584030-pct00016

    (상기 일반식 (9)에 있어서, P는 인 원자를 나타내고, Si는 규소 원자를 나타낸다. R16, R17, R18 및 R19는, 각각, 방향환 또는 복소환을 갖는 유기기, 혹은 지방족기를 나타내며, 서로 동일해도 되고 상이해도 된다. 식 중 R20은, 기 Y2 및 Y3과 결합하는 유기기이다. 식 중 R21은, 기 Y4 및 Y5와 결합하는 유기기이다. Y2 및 Y3은, 프로톤 공여성기가 프로톤을 방출하여 이루어지는 기를 나타내고, 동일 분자 내의 기 Y2 및 Y3이 규소 원자와 결합하여 킬레이트 구조를 형성하는 것이다. Y4 및 Y5는 프로톤 공여성기가 프로톤을 방출하여 이루어지는 기를 나타내고, 동일 분자 내의 기 Y4 및 Y5가 규소 원자와 결합하여 킬레이트 구조를 형성하는 것이다. R20, 및 R21은 서로 동일해도 되고 상이해도 되며, Y2, Y3, Y4 및 Y5는 서로 동일해도 되고 상이해도 된다. Z1은 방향환 또는 복소환을 갖는 유기기, 혹은 지방족기이다.)
  9. 청구항 1에 있어서,
    몰드 언더필 재료로서 이용되는 반도체 봉지용 수지 조성물.
  10. 청구항 1에 있어서,
    분립체 또는 태블릿 형상인 반도체 봉지용 수지 조성물.
  11. 기재와,
    상기 기재의 일면 상에 탑재된 반도체 소자와,
    청구항 1 내지 청구항 10 중 어느 한 항에 기재된 반도체 봉지용 수지 조성물의 경화물에 의하여 구성되고, 또한 상기 반도체 소자와, 상기 기재 중 상기 일면을 봉지하는 봉지 수지
    를 구비하는 반도체 장치.
  12. 청구항 11에 있어서,
    상기 봉지 수지의 두께는 0.4mm 이하인 반도체 장치.
  13. 청구항 11에 있어서,
    상기 기재는 유기 기판인, 반도체 장치.
  14. 기재와,
    상기 기재의 일면 상에 탑재된 복수의 반도체 소자와,
    청구항 1 내지 청구항 10 중 어느 한 항에 기재된 반도체 봉지용 수지 조성물의 경화물에 의하여 구성되고, 또한 상기 반도체 소자와, 상기 기재 중 상기 일면을 봉지하는 봉지 수지
    를 구비하는 구조체.
KR1020177011101A 2014-09-24 2015-09-17 반도체 봉지용 수지 조성물, 반도체 장치 및 구조체 Expired - Fee Related KR101902137B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-193942 2014-09-24
JP2014193942 2014-09-24
PCT/JP2015/076418 WO2016047539A1 (ja) 2014-09-24 2015-09-17 半導体封止用樹脂組成物、半導体装置および構造体

Publications (2)

Publication Number Publication Date
KR20170060117A KR20170060117A (ko) 2017-05-31
KR101902137B1 true KR101902137B1 (ko) 2018-09-27

Family

ID=55581066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177011101A Expired - Fee Related KR101902137B1 (ko) 2014-09-24 2015-09-17 반도체 봉지용 수지 조성물, 반도체 장치 및 구조체

Country Status (5)

Country Link
JP (1) JP6583278B2 (ko)
KR (1) KR101902137B1 (ko)
CN (1) CN106715580B (ko)
TW (1) TWI663202B (ko)
WO (1) WO2016047539A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160150602A (ko) * 2015-06-22 2016-12-30 아지노모토 가부시키가이샤 몰드 언드필용 수지 조성물
JP6922158B2 (ja) * 2016-04-20 2021-08-18 住友ベークライト株式会社 熱硬化性樹脂組成物、樹脂封止基板、および電子装置
JP6980986B2 (ja) * 2016-04-22 2021-12-15 住友ベークライト株式会社 半導体封止用樹脂組成物および半導体装置
MY173559A (en) * 2016-05-18 2020-02-04 Sumitomo Bakelite Co Thermosetting resin composition for lds, resin molded article, and three-dimensional molded interconnect device
JP7135278B2 (ja) * 2017-04-28 2022-09-13 住友ベークライト株式会社 封止用樹脂組成物及び電子装置の製造方法
JP7009790B2 (ja) * 2017-06-16 2022-01-26 住友ベークライト株式会社 半導体封止用樹脂組成物および半導体装置
KR102296725B1 (ko) * 2017-07-14 2021-08-31 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109727944B (zh) * 2017-10-31 2021-02-05 长鑫存储技术有限公司 一种集成封装半导体器件
JP7176669B1 (ja) * 2021-03-31 2022-11-22 住友ベークライト株式会社 封止用樹脂組成物およびこれを用いた電子装置
JP7205680B1 (ja) * 2021-05-28 2023-01-17 住友ベークライト株式会社 封止用樹脂組成物

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007262398A (ja) * 2006-03-01 2007-10-11 Hitachi Chem Co Ltd エポキシ樹脂組成物及び電子部品装置
JP2007324358A (ja) * 2006-05-31 2007-12-13 Shin Etsu Chem Co Ltd 樹脂封止された半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800277B2 (ja) * 1998-04-16 2006-07-26 株式会社龍森 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2001172472A (ja) * 1999-12-22 2001-06-26 Shin Etsu Chem Co Ltd エポキシ樹脂組成物及び半導体装置
JP4827192B2 (ja) * 2007-02-28 2011-11-30 信越化学工業株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置
JP5038007B2 (ja) * 2007-04-17 2012-10-03 電気化学工業株式会社 組成物、それを用いた金属ベース回路基板
JP5756054B2 (ja) * 2012-04-16 2015-07-29 信越化学工業株式会社 Ｌｅｄのリフレクター用熱硬化性樹脂組成物並びにこれを用いたｌｅｄ用リフレクター及び光半導体装置
JP6152321B2 (ja) * 2013-08-27 2017-06-21 京セラ株式会社 点火コイル注形用エポキシ樹脂組成物、点火コイルおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007262398A (ja) * 2006-03-01 2007-10-11 Hitachi Chem Co Ltd エポキシ樹脂組成物及び電子部品装置
JP2007324358A (ja) * 2006-05-31 2007-12-13 Shin Etsu Chem Co Ltd 樹脂封止された半導体装置

Also Published As

Publication number Publication date
KR20170060117A (ko) 2017-05-31
CN106715580B (zh) 2019-11-26
JP6583278B2 (ja) 2019-10-02
TWI663202B (zh) 2019-06-21
JPWO2016047539A1 (ja) 2017-07-06
WO2016047539A1 (ja) 2016-03-31
CN106715580A (zh) 2017-05-24
TW201627390A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
KR101902137B1 (ko) 반도체 봉지용 수지 조성물, 반도체 장치 및 구조체
JP6379640B2 (ja) 封止用樹脂組成物、半導体装置、および構造体
JP6766360B2 (ja) 樹脂組成物
KR20160030527A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2020158684A (ja) 封止用樹脂組成物および半導体装置
KR102511646B1 (ko) 밀봉용 수지 조성물, 전자 부품의 제조 방법, 및 전자 부품
KR101827667B1 (ko) 봉지용 수지 조성물 및 반도체 장치
JP7009790B2 (ja) 半導体封止用樹脂組成物および半導体装置
JP6322966B2 (ja) 封止用樹脂組成物及び電子部品装置
JP6686457B2 (ja) 封止用樹脂組成物および電子装置
JP2017088828A (ja) 半導体封止用樹脂組成物、半導体装置および構造体
KR102322072B1 (ko) 봉지용 수지 조성물 및 전자 부품 장치
KR102681999B1 (ko) 봉지용 수지 조성물
JP6750659B2 (ja) 封止用樹脂組成物、および半導体装置
CN107406580B (zh) 密封用树脂组合物、半导体装置和结构体
JP2024129417A (ja) 封止用樹脂組成物
JP6605190B2 (ja) 封止用樹脂組成物、および半導体装置
JP2016065136A (ja) 封止用樹脂組成物、半導体装置、および構造体
JP6375634B2 (ja) 封止用樹脂組成物、半導体装置、および構造体
JP2019065302A (ja) 封止用樹脂組成物、および半導体装置
JP2018115339A (ja) 封止用樹脂組成物及び電子部品装置
JP2008094970A (ja) 封止用エポキシ樹脂成形材料及び電子部品装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20170424

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180308

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180918

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180918

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210830

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220822

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240629