[go: up one dir, main page]

KR101888423B1 - 평판 표시장치 - Google Patents

평판 표시장치 Download PDF

Info

Publication number
KR101888423B1
KR101888423B1 KR1020110055876A KR20110055876A KR101888423B1 KR 101888423 B1 KR101888423 B1 KR 101888423B1 KR 1020110055876 A KR1020110055876 A KR 1020110055876A KR 20110055876 A KR20110055876 A KR 20110055876A KR 101888423 B1 KR101888423 B1 KR 101888423B1
Authority
KR
South Korea
Prior art keywords
lines
link
metal
link lines
metal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110055876A
Other languages
English (en)
Other versions
KR20120136743A (ko
Inventor
강성구
박성일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110055876A priority Critical patent/KR101888423B1/ko
Priority to TW100145844A priority patent/TWI449008B/zh
Priority to US13/330,328 priority patent/US9274389B2/en
Priority to CN201110451231.0A priority patent/CN102819995B/zh
Publication of KR20120136743A publication Critical patent/KR20120136743A/ko
Application granted granted Critical
Publication of KR101888423B1 publication Critical patent/KR101888423B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 네로우 베젤(narrow bezel) 설계가 용이하면서도 링크 라인 간의 저항편차를 최소화하여 화질을 향상시킬 수 있는 평판 표시장치에 관한 것으로, 다수의 화소들이 구비된 표시영역과; 상기 다수의 화소를 구동하기 위한 구동신호들을 출력하는 구동 집적회로와; 상기 구동신호들을 상기 표시영역으로 전송하며 서로 이웃한 라인끼리 다른 층에 형성되는 다수의 링크라인을 포함하며; 그리고 상기 다수의 링크라인 각각은 제 1 메탈라인과, 상기 제 1 메탈라인과 다른 층에 형성된 제 2 메탈라인과, 상기 제 1 및 제 2 메탈라인을 서로 연결하는 콘택부를 구비하는 것을 특징으로 한다.

Description

평판 표시장치{FLAT PANEL DISPLAY}
본 발명은 네로우 베젤(narrow bezel) 설계가 용이하면서도 인접한 링크라인 간의 저항편차를 최소화하여 화질을 향상시킬 수 있는 평판 표시장치에 관한 것이다.
최근, 디스플레이 소자 중, 우수한 화질과 경량, 박형, 저전력의 특징으로 인하여 디스플레이 장치로 평판 표시장치(Flat Panel Display)들이 많이 사용되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 유기발광다이오드 표시장치(Organic Light Emitting Diode Display) 등이 있으며, 이들 대부분이 상용화되어 시판되고 있다.
한편, 휴대용 단말기, 노트북 등에 적용되는 소형 평판 표시장치는 작은 크기에서 최대한 넓은 화상표시면적을 갖도록 하기 위해 화상표시면적을 제외한 나머지 영역(베젤 영역)을 좁게 하는 기술이 요구된다. 이에 따라, 소형 평판 표시장치는 중대형 평판 표시장치에서 개별적으로 구비되는 게이트 구동부 및 데이터 구동부가 하나의 집적회로로 구성된다. 즉, 소형 평판표시장치는 구동 IC에 게이트 구동부 및 데이터 구동부가 모두 집적되어 있다.
이에 따라, 구동 IC는 스캔 신호가 출력되는 게이트 출력단자들과, 데이터 신호가 출력되는 데이터 출력단자들을 포함한다. 이러한, 구동 IC는 다수의 게이트 링크라인과, 다수의 데이터 링크라인을 통해 화상표시부와 전기적으로 접속된다. 여기서, 다수의 게이트 링크라인은 게이트 출력단자들과 다수의 게이트 라인을 서로 연결하며, 다수의 데이터 링크라인은 데이터 출력단자들과 다수의 데이터 라인을 서로 연결한다.
한편, 종래기술에 따른 평판 표시장치는 베젤 영역을 좁게 하기 위해서 화상 표시부의 양측에 구비되는 게이트 링크라인들에 듀얼 링크(dual link) 구조를 적용하고 있다. 듀얼 링크 구조의 게이트 링크라인은 이웃한 게이트 링크라인이 서로 다른층에 형성되는 구조를 갖는다. 예를 들어, 홀수 번째 게이트 링크라인은 제 1 층에서 게이트 라인 메탈로 형성되며, 짝수 번째 게이트 링크라인은 제 1 층과 다른 층인 제 2 층에서 데이터 라인 메탈로 형성될 수 있다. 이와 같이, 듀얼 링크 구조가 적용된 평판 표시장치는 게이트 링크라인 간의 폭을 좁힐 수 있어 결과적으로는 베젤 영역의 폭을 좁게 설계할 수 있다.
하지만, 듀얼 링크 구조가 적용된 평판 표시장치는 다음과 같은 문제점이 있다. 즉, 홀수 번째 게이트 링크라인과 짝수 번째 게이트 링크라인은 서로 다른 층에 형성됨에 따라, 이들의 두께나 라인폭이 서로 상이하게 형성되는 공정편차가 수반된다. 이러한, 공정편차는 이웃한 게이트 링크라인 간의 저항편차를 크게 하며, 게이트 링크라인을 통해 전달되는 스캔 신호에 영향을 주어 화질을 떨어뜨리는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 네로우 베젤(narrow bezel) 설계가 용이하면서도 인접한 링크라인 간의 저항편차를 최소화하여 화질을 향상시킬 수 있는 평판 표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 평판 표시장치는 다수의 화소들이 구비된 표시영역과; 상기 다수의 화소를 구동하기 위한 구동신호들을 출력하는 구동 집적회로와; 상기 구동신호들을 상기 표시영역으로 전송하며 서로 이웃한 라인끼리 다른 층에 형성되는 다수의 링크라인을 포함하며; 상기 다수의 링크라인 각각은 제 1 메탈라인과, 상기 제 1 메탈라인과 다른 층에 형성된 제 2 메탈라인과, 상기 제 1 및 제 2 메탈라인을 서로 연결하는 콘택부를 구비하는 것을 특징으로 한다.
홀수 번째 링크라인에 구비된 제 1 메탈라인은 상기 구동 집적회로와 상기 콘택부를 서로 연결하고, 상기 홀수 번째 링크라인에 구비된 제 2 메탈라인은 상기 콘택부와 상기 표시영역을 서로 연결하며, 짝수 번째 링크라인에 구비된 제 2 메탈라인은 상기 구동 집적회로와 상기 콘택부를 서로 연결하고, 상기 짝수 번째 링크라인에 구비된 제 1 메탈라인은 상기 콘택부와 상기 표시영역을 서로 연결하는 것을 특징으로 한다.
상기 다수의 링크라인은 상기 구동 집적회로로부터 출력된 게이트 신호를 전송하는 다수의 게이트 링크라인인 것을 특징으로 한다.
상기 다수의 링크라인은 상기 구동 집적회로로부터 출력된 데이터 신호를 전송하는 다수의 데이터 링크라인인 것을 특징으로 한다.
상기 각 링크라인에 구비된 제 1 및 제 2 메탈라인의 길이는 서로 다르게 설정되고, 상기 각 링크라인별 제 1 및 제 2 메탈라인의 길이비는 동일하게 설정되는 것을 특징으로 한다.
n 번째 링크라인에 구비된 제 1 및 제 2 메탈라인의 단면적은 n-1 번째 링크라인에 구비된 제 1 및 제 2 메탈라인의 단면적보다 크게 설정되는 것을 특징으로 한다.
상기 콘택부는 상기 제 1 메탈라인과 연결된 제 1 메탈패드를 노출시키는 제 1 콘택홀과, 상기 제 2 메탈라인과 연결된 제 2 메탈패드를 노출시키는 제 2 콘택홀과, 상기 제 1 및 제 2 콘택홀을 덮는 콘택전극을 포함하는 것을 특징으로 한다.
상기 콘택전극은 ITO(Indium Tin Oxide) 재질로 이루어진 것을 특징으로 한다.
본 발명은 듀얼 링크 구조를 적용하여 네로우 베젤 설계가 용이해짐과 아울러 각 링크라인이 서로 다른층에 구비된 제 1 및 제 2 메탈라인과 이를 연결하는 콘택부를 구비하도록 하여 이웃한 링크라인 간의 저항편차를 최소화 한다. 이에 따라, 본 발명은 이웃한 링크라인 간의 저항편차로 인한 화질저하를 방지하여 표시품질을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 평판 표시장치의 구성도이다.
도 2는 도 1에 도시된 A-A'선에 따른 절단면도이다.
도 3은 도 1에 도시된 A-A'선과 B-B'선에 따른 절단면도이다.
도 4는 본 발명의 다른 실시 예에 따른 평판 표시장치의 구성도이다.
도 5a 및 도 5b는 실시 예에 따른 링크라인(2, 8)의 개략도이다.
도 6은 실시 예에 따른 콘택부(16)의 개략적인 평면도와 그의 단면도이다.
도 7a 및 도 7b는 본 발명의 효과를 설명하기 위한 시뮬레이션이다.
이하, 본 발명의 실시 예에 따른 평판 표시장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 평판 표시장치의 구성도이다.
도 1에 도시된 평판 표시장치는 기판(10)과, 표시영역(6)과, 구동 IC(4)와, 다수의 링크라인(2, 8)을 포함한다.
표시영역(6)에는 다수의 게이트 라인과 다수의 데이터 라인이 구비된다. 다수의 게이트 라인과 다수의 데이터 라인의 교차부에는 화소가 정의된다. 한편, 게이트 라인들의 일측에는 스캔 신호가 입력되는 게이트 패드가 구비되고, 데이터 라인들의 일측에는 데이터 신호가 입력되는 데이터 패드가 구비된다.
구동 IC(4)는 다수의 화소를 구동하기 위한 구동신호들을 출력한다. 즉, 구동 IC(4)에는 게이트 구동부 및 데이터 구동부가 모두 집적되어 있다. 이러한 구동 IC(4)는 다수의 게이트 라인을 구동하기 위해 스캔 신호를 출력하며, 다수의 데이터 라인을 구동하기 위해 데이터 신호를 출력한다.
다수의 링크라인(2, 8)은 다수의 게이트 링크라인(8)과, 다수의 데이터 링크라인(2)을 포함한다.
다수의 게이트 링크라인(8)은 구동 IC(4)로부터 출력된 스캔 신호를 다수의 게이트 라인에 전송한다. 이를 위해, 다수의 게이트 링크라인(8)의 일측은 구동 IC(4)의 스캔 신호 출력단과 접속되며, 다수의 게이트 링크라인(8)의 타측은 표시영역(6)의 게이트 패드와 접속된다.
다수의 데이터 링크라인(2)은 구동 IC(4)로부터 출력된 데이터 신호를 다수의 데이터 라인에 전송한다. 이를 위해, 다수의 데이터 링크라인(2)의 일측은 구동 IC(4)의 데이터 신호 출력단과 접속되며, 다수의 데이터 링크라인(2)의 타측은 표시영역(6)의 데이터 패드와 접속된다.
한편, 실시 예에 따른 다수의 링크라인(2, 8)들은 듀얼 링크 구조가 적용된다. 이러한 듀얼 링크 구조에 대해 구체적으로 설명하면 다음과 같다.
도 2는 도 1에 도시된 A-A'선에 따른 절단면도이다. 그리고 도 3은 도 1에 도시된 A-A'선과 B-B'선에 따른 절단면도이다.
도 2를 참조하면, 다수의 링크라인(2, 8)은 서로 이웃한 라인끼리 다른 층에 형성된다. 즉, 홀수 번째 링크라인(2, 8)과 짝수 번째 링크라인(2, 8)은 서로 다른 층에 형성된다. 예를 들어 홀수 번째 링크라인(2, 8)은 A-A' 단면도에 도시된 바와 같이 하층에 형성되고 짝수 번째 링크라인(2, 8)은 상층에 형성될 수 있다. 이에 따라, 실시 예는 링크라인(2, 8) 간의 폭을 좁게 형성할 수 있어, 이른바 네로우 베젤(narrow bezel) 설계가 용이한 장점이 있다.
한편, 듀얼 링크 구조가 적용된 링크라인(2, 8)들은 동일한 저항을 갖도록 하기 위해 상층에 형성되는 링크라인(2, 8)과 하층에 형성되는 링크라인(2, 8)의 폭과 높이를 갖도록 설계하게 된다. 하지만, 이러한 설계에도 불구하고 공정시 오차가 발생될 수 있는데, 공정시 오차가 발생되면 상층에 형성된 링크라인(2, 8)과 하층에 형성된 링크라인(2, 8)의 폭과 높이가 상이하게 된다. 그러면, 상층에 형성된 링크라인(2, 8)과 하층에 형성된 링크라인(2, 8) 간의 저항값이 달라지고, 화질저하가 발생되는 것이다.
실시 예는 이러한 문제점을 방지하기 위해 다수의 링크라인(2, 8)에 듀얼 링크 구조를 적용하되, 다수의 링크라인(2, 8) 각각이 복층 구조를 갖도록 형성한다.
구체적으로, 링크라인(2, 8)들 각각은 하층에 형성된 제 1 메탈라인(12)과, 상층에 형성된 제 2 메탈라인(14)을 포함하며, 제 1 메탈라인(12)과 제 2 메탈라인(14)은 콘택부(16)를 통해 서로 연결된다.
즉, 하층에 형성된 제 1 메탈라인(12)과, 상층에 형성된 제 2 메탈라인(14)과, 이들(12, 14)을 연결하는 콘택부(16)가 모여서 하나의 링크라인(2, 8)을 구성하게 되는 것이다.
이에 대해 도 3을 참조하여 다시 설명하면, A-A' 단면도에는 구동 IC(4)와 콘택부(16) 사이에 구비된 링크라인들(2, 8)이 도시되어 있고, B-B' 단면도에는 콘택부(16)와 표시영역(6) 사이에 구비된 링크라인들(2, 8)이 도시되어 있다.
A-A' 단면도에 따른 링크라인들(2, 8)은 앞서 언급한 바와 같이, 홀수 번째 링크라인들(2, 8)은 제 1 메탈라인(12)으로 형성되며, 짝수 번째 링크라인들(2, 8)은 제 2 메탈라인(14)으로 형성된다.
이러한, 링크라인(2, 8)들은 콘택부(16)를 통해 점핑되어서, B-B' 단면도에 도시된 바와 같이, 홀수 번째 링크라인(2, 8)들은 제 2 메탈라인(14)으로 형성되며, 짝수 번째 링크라인들(2, 8)은 제 1 메탈라인(14)으로 형성된다.
이와 같이, 실시 예는 링크라인들(2, 8) 각각이 복층 구조를 형성하면서도 이웃한 링크라인(2, 8) 간에 서로 다른층에 형성된다. 즉, 이웃한 링크라인(2, 8)에 구비된 제 1 및 제 2 메탈라인(12, 14)은 서로 교번되도록 배치되도록 하여서 라인 간의 폭을 좁게 한다.
예를 들어, 홀수 번째 링크라인(2, 8)에 구비된 제 1 메탈라인(12)은 구동 IC(4)와 콘택부(16)를 서로 연결하고, 홀수 번째 링크라인(2, 8)에 구비된 제 2 메탈라인(14)은 콘택부(16)와 표시영역(6)을 서로 연결한다. 그리고 짝수 번째 링크라인(2, 8)에 구비된 제 2 메탈라인(14)은 구동 IC(4)와 콘택부(16)를 서로 연결하고, 짝수 번째 링크라인(2, 8)에 구비된 제 1 메탈라인(12)은 콘택부(16)와 표시영역(6)을 서로 연결한다.
이에 따라, 구동 IC(4)로부터 제공된 구동신호들은 제 1 메탈라인(12)과, 콘택부(16)와 제 2 메탈라인(14)을 경유하여 표시영역(6)에 공급된다. 물론, 이와 반대로 구동 IC(4)로부터 제공된 구동신호들은 제 2 메탈라인(14)과 콘택부(16)와 제 1 메탈라인(12)을 경유하여 표시영역(6)에 공급되기도 한다.
이와 같이, 실시 예에 따른 링크라인(2, 8)은 듀얼 링크 구조를 적용하며, 라인들 각각이 복층 구조를 갖는다. 이러한 링크라인(2, 8)의 특징은 도 4에 도시된 바와 같이, 게이트 링크라인(8)뿐만 아니라 데이터 링크라인(2)에도 적용될 수 있다.
한편, 상술한 바와 같이 다수의 링크라인(2, 8)을 듀얼 링크 구조로 형성하되 다수의 링크라인(2, 8) 각각을 복층 구조로 형성하면 링크라인(2, 8) 간의 저항편차를 최소화할 수 있는데, 그 이유 및 방법을 설명하면 다음과 같다.
도 5a 및 도 5b는 실시 예에 따른 링크라인(2, 8)의 개략도이다. 구체적으로, 도 5a는 이상적인 형태의 링크라인(2, 8)을 나타낸 개략도이고, 도 5b는 실제와 가까운 형태의 링크라인(2, 8)을 나타낸 개략도이다.
도 5a를 참조하면, 링크라인(2, 8)들은 구동 IC(4)와 표시영역(6)을 연결하되, 모든 링크라인(2, 8)은 직선이고 그 길이가 동일하게 설정된다. 이때, 콘택부(16)는 제 1 및 제 2 메탈라인(12, 14)의 길이가 동일해지도록 각 링크라인(2, 8)의 중앙부에 위치한다고 가정하자.
예를 들어, 저항값이 동일해야 하는 제 1 및 제 2 메탈라인(12, 14) 간에 공정편차가 발생되어 제 1 메탈라인(12)의 저항은 증가하고 제 2 메탈라인(14)의 저항이 감소하였다면, 이러한 현상은 각 링크라인(2, 8)에 모두 동일하게 적용된다. 따라서, 실시 예가 적용된 링크라인(2, 8)은 이상적으로는 인접 링크라인(2, 8) 간의 저항편차가 “0”이 될 수 있다.
하지만, 도 1 및 도 2에 도시된 바와 같이, 실제 링크라인(2, 8)들은 그 길이가 모두 상이하므로, 설계를 달리해야 한다.
구체적으로, 실제 구현되는 따른 링크라인(2, 8)들은 도 5b에 도시된 바와 같이, 각 링크라인(2, 8)의 길이가 선형적으로 증가하게 된다.
실시 예는 인접한 링크 라인(2, 8)간의 저항편차를 최소화하기 위하여, 각 링크라인(2, 8)에 구비된 제 1 및 제 2 메탈라인(2, 8)의 길이를 서로 다르게 설정한다. 그리고 제 1 및 제 2 메탈라인(12, 14)의 길이의 비가 동일하도록 설정한다. 이때, 각 링크라인(2, 8)에 구비된 콘택부(16)들과 구동 IC(4) 간의 거리는 서로 상이하게 설정되는 것이 바람직하다.
이에 따라, 실시 예는 각 링크라인(2, 8) 별로 제 1 및 제 2 메탈라인(12, 14)의 길이는 다르지만 제 1 및 제 2 메탈라인(12, 14)의 길이비가 동일하므로, 다수의 링크라인(2, 8)의 저항값들이 급격하게 증가하지 않는다.
Figure 112011043564963-pat00001
Figure 112011043564963-pat00002
구체적으로, 수학식 1을 참조하면 링크라인(2, 8)의 저항은 고유저항과 길이에 비례하고, 단면적에 반비례한다.
따라서, 링크라인(2, 8)들의 저항값은 수학식 2와 같이, 제 1 메탈라인(12)에 따른 제 1 저항과 제 2 메탈라인(14)에 따른 제 2 저항의 합으로 계산된다. 여기서, 콘택부(16)의 저항은 고려하지 않기로 하자. 만약 고려된다 하더라도 콘택부(16)의 저항은 모든 링크라인(2, 8)에 적용되는 바, 저항편차에 영향을 미치지 않는다.
수학식 2에서 제 1 및 제 2 메탈라인(12, 14)의 고유저항과 단면적은 모든 링크라인(2, 8)들에 공통적으로 적용된다. 결과적으로, 링크라인(2, 8)의 저항값은 제 1 및 제 2 메탈라인(12, 14)의 길이에 따라 결정된다. 이때, 실시 예는 모든 링크라인(2, 8)에 구비된 제 1 및 제 2 메탈라인(12, 14)의 길이비가 동일하므로, 링크라인(2, 8)들의 저항값은 길이에 따라 선형적으로 증가하게 되는 것이다. 즉, 링크라인(2, 8)들의 길이는 첫 번째 링크라인(2, 8)부터 마지막 번째 링크라인(2, 8)까지 선형적으로 증가하게 되므로, 실시 예는 이웃한 링크라인(2, 8) 간에 급격한 저항값의 변화를 방지하여 가로선과 같은 화질불량을 방지할 수 있다.
한편, 가장 이상적으로는 모든 링크라인(2, 8)의 길이가 상이할지라도 그 저항값이 동일한 것이다. 따라서, 실시 예에 따른 링크라인(2, 8)은 상기와 같이 제 1 및 제 2 메탈라인(12, 14)의 길이비를 동일하게 설정하면서, 제 1 및 제 2 메탈라인(12, 14)의 단면적을 조절할 수 있을 것이다.
즉, n 번째 링크라인(2, 8)에 구비된 제 1 및 제 2 메탈라인(12, 14)의 단면적은 n-1 번째 링크라인(2, 8)에 구비된 제 1 및 제 2 메탈라인(12, 14)의 단면적보다 크게 설정되는 것이 바람직하다. 물론, 이러한 설정은 n 번째 링크라인(2, 8)의 길이가 n-1 번째 링크라인(2, 8)의 길이보다 긴 것을 전제로 하고, 모든 링크라인(2, 8)에 구비된 제 1 및 제 2 메탈라인(12, 14) 간의 길이비가 동일함을 전제로 한다.
이에 따라, 실시 예는 링크라인(2, 8)의 길이가 증가하여도 단면적이 그만큼 증가하므로 저항값은 거의 동일해지며 이웃한 링크라인(2, 8) 간의 저항편차를 더욱 줄일 수 있을 것이다.
한편, 실시 예는 제 1 및 제 2 메탈라인(12, 14)의 재질이 동일한 경우나, 다른 경우에 모두 적용될 수 있을 것이다.
예를 들어, 제 1 메탈라인(12)은 표시영역(6)의 게이트 라인 형성 공정시 동시에 형성될 수 있으며, 그 재질은 알루미늄(Al), 알루미늄네오듐(AlNd), 몰리브덴(Mo), 크롬(Cr), 구리(Cu) 중에서 어느 한 금속 또는 둘 이상의 금속이나 합금이 될 수 있다. 또한, 제 2 메탈라인(14)은 표시영역(6)의 데이터 라인 형성 공정시 동시에 형성될 수 있으며, 그 재질은 알루미늄(Al), 알루미늄네오듐(AlNd), 몰리브덴(Mo), 크롬(Cr), 구리(Cu) 중에서 어느 한 금속 또는 둘 이상의 금속이나 합금이 될 수 있다.
도 6은 실시 예에 따른 콘택부(16)의 개략적인 평면도와 그의 단면도이다.
도 6에 도시된 콘택부(16)는 기판(10) 상에 형성된 제 1 메탈패드(30)와, 제 1 메탈패드(30)를 포함한 기판(10) 전면에 형성된 게이트 절연층(18)과, 게이트 절연층(18) 상에 순차적으로 형성된 에치 스토퍼막(22) 및 제 2 메탈패드(32)와, 제 2 메탈패드(32)를 포함한 기판(10) 전면에 형성된 보호층(20)과, 보호층(20)과 게이트 절연층(18)을 관통하여 제 1 메탈패드(30)를 노출시키는 제 1 콘택홀(26)과, 보호층(20)을 관통하여 제 2 메탈패드(32)를 노출시키는 제 2 콘택홀(28)과, 제 1 및 제 2 콘택홀(26, 28)을 덮으며 형성되는 콘택전극(24)을 포함한다.
여기서, 제 1 메탈패드(30)는 제 1 메탈라인(12)으로부터 연장되어 형성되고, 제 2 메탈패드(32)는 제 2 메탈라인(14)으로부터 연장되어 형성된다.
에치 스토퍼막(22)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx)로 형성될 수 있으며, 제조방법에 따라 삭제될 수도 있다.
콘택전극(24)은 도전성 전극물질로서 ITO(Indium Tin Oxide) 재질로 이루어질 수 있으며, 이에 국한되지는 않는다.
한편, 도 6에 도시된 콘택부(16)의 적층 물질과 적층 순서는 제조방법에 따라 얼마든지 달라질 수 있을 것이다.
도 7a 및 도 7b는 본 발명의 효과를 설명하기 위한 시뮬레이션이다. 구체적으로, 도 7a는 종래기술에 따른 평판 표시장치의 시뮬레이션이고, 도 7b는 본 발명에 따른 평판 표시장치의 시뮬레이션이다.
도 7a를 참조하면, 종래기술에 따라 듀얼 링크 구조가 적용된 평판 표시장치는 이웃한 링크라인 간에 최대 저항편차가 13.3KΩ이고, 첫 번째 링크라인으로부터 마지막 번째 링크라인으로 갈수록 저항편차가 2.4KΩ 부터 13.3 KΩ까지 10.9 KΩ나 증가한 것을 알 수 있다.
도 7b를 참조하면, 본 발명에 따른 평판 표시장치는 이웃한 링크라인 간에 최대 저항편차가 3.9 KΩ이고, 첫 번째 링크라인으로부터 마지막 번째 링크라인으로 갈수록 저항편차가 2.1 KΩ 부터 3.9 KΩ까지 1.8 KΩ만 증가한 것을 알 수 있다.
이와 같이, 본 발명의 실시 예는 듀얼 링크 구조를 적용하여 네로우 베젤 설계가 용이해짐과 아울러 각 링크라인이 서로 다른층에 구비된 제 1 및 제 2 메탈라인과 이를 연결하는 콘택부를 구비하도록 하여 이웃한 링크라인 간의 저항편차를 최소화 한다. 이에 따라, 실시 예는 이웃한 링크라인 간의 저항편차로 인한 화질저하를 방지하여 표시품질을 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
2: 데이터 링크라인 8: 게이트 링크라인
12: 제 1 메탈라인 14: 제 2 메탈라인
16: 콘택부

Claims (8)

  1. 다수의 화소들이 구비된 표시영역과;
    상기 다수의 화소를 구동하기 위한 구동신호들을 출력하는 구동 집적회로와;
    상기 구동신호들을 상기 표시영역으로 전송하며 서로 이웃한 라인끼리 다른 층에 배치되는 다수의 링크라인을 포함하며;
    상기 다수의 링크라인 각각은 제 1 메탈라인과, 상기 제 1 메탈라인과 다른 층에 배치된 제 2 메탈라인과, 상기 제 1 및 제 2 메탈라인을 서로 연결하는 콘택부를 구비하며,
    홀수번째 및 짝수번째 링크라인 중 어느 하나의 링크 라인에 구비된 제 1 메탈라인은 상기 구동 집적회로와 상기 콘택부를 서로 연결하고, 상기 홀수번째 및 짝수번째 링크라인 중 어느 하나의 링크 라인에 구비된 제 2 메탈라인은 상기 콘택부와 상기 표시영역을 서로 연결하며,
    홀수번째 및 짝수번째 링크라인 중 나머지 하나의 링크 라인에 구비된 제 2 메탈라인은 상기 구동 집적회로와 상기 콘택부를 서로 연결하고, 상기 홀수번째 및 짝수번째 링크라인 중 나머지 하나의 링크 라인에 구비된 제 1 메탈라인은 상기 콘택부와 상기 표시영역을 서로 연결하는 평판 표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 다수의 링크라인은
    상기 구동 집적회로로부터 출력된 게이트 신호를 전송하는 다수의 게이트 링크라인인 평판 표시장치.
  4. 제 1 항에 있어서,
    상기 다수의 링크라인은
    상기 구동 집적회로로부터 출력된 데이터 신호를 전송하는 다수의 데이터 링크라인인 평판 표시장치.
  5. 제 1 항에 있어서,
    상기 각 링크라인에 구비된 제 1 및 제 2 메탈라인의 길이는 서로 다르게 설정되고, 상기 각 링크라인별 제 1 및 제 2 메탈라인의 길이비는 동일하게 설정되는 평판 표시장치.
  6. 제 5 항에 있어서,
    n 번째 링크라인에 구비된 제 1 및 제 2 메탈라인의 단면적은 n-1 번째 링크라인에 구비된 제 1 및 제 2 메탈라인의 단면적보다 크게 설정되는 평판 표시장치.
  7. 제 1 항에 있어서,
    상기 콘택부는
    상기 제 1 메탈라인과 연결된 제 1 메탈패드를 노출시키는 제 1 콘택홀과,
    상기 제 2 메탈라인과 연결된 제 2 메탈패드를 노출시키는 제 2 콘택홀과,
    상기 제 1 및 제 2 콘택홀을 덮는 콘택전극을 포함하는 평판 표시장치.
  8. 제 7 항에 있어서,
    상기 콘택전극은 ITO(Indium Tin Oxide) 재질로 이루어진 평판 표시장치.
KR1020110055876A 2011-06-10 2011-06-10 평판 표시장치 Active KR101888423B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110055876A KR101888423B1 (ko) 2011-06-10 2011-06-10 평판 표시장치
TW100145844A TWI449008B (zh) 2011-06-10 2011-12-12 平板顯示裝置及其製造方法
US13/330,328 US9274389B2 (en) 2011-06-10 2011-12-19 Flat display device having a plurality of link lines and method of fabricating the same
CN201110451231.0A CN102819995B (zh) 2011-06-10 2011-12-29 平板显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110055876A KR101888423B1 (ko) 2011-06-10 2011-06-10 평판 표시장치

Publications (2)

Publication Number Publication Date
KR20120136743A KR20120136743A (ko) 2012-12-20
KR101888423B1 true KR101888423B1 (ko) 2018-08-17

Family

ID=47292785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055876A Active KR101888423B1 (ko) 2011-06-10 2011-06-10 평판 표시장치

Country Status (4)

Country Link
US (1) US9274389B2 (ko)
KR (1) KR101888423B1 (ko)
CN (1) CN102819995B (ko)
TW (1) TWI449008B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404523B2 (en) 2019-10-04 2022-08-02 Samsung Display Co., Ltd. Display device
US11706955B2 (en) 2019-08-30 2023-07-18 Samsung Display Co., Ltd. Display device with signal lines on different layers connected over bending area
US12029082B2 (en) 2019-12-26 2024-07-02 Samsung Display Co., Ltd. Display device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087492B2 (en) * 2012-04-23 2015-07-21 Au Optronics Corporation Bus-line arrangement in a gate driver
TWI495400B (zh) * 2013-05-17 2015-08-01 Cando Corp 靜電防護裝置及具靜電防護之觸控裝置
KR102148428B1 (ko) 2013-08-06 2020-08-27 삼성디스플레이 주식회사 디스플레이 장치 및 이를 구비하는 전자장치
CN103439824A (zh) * 2013-08-30 2013-12-11 京东方科技集团股份有限公司 阵列基板、像素驱动方法及显示装置
CN103474435A (zh) * 2013-09-17 2013-12-25 京东方科技集团股份有限公司 阵列基板及其制作方法
KR102156341B1 (ko) 2013-11-21 2020-09-15 엘지디스플레이 주식회사 디스플레이 장치
KR102090159B1 (ko) 2013-11-22 2020-03-18 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102138690B1 (ko) * 2013-12-31 2020-07-28 엘지디스플레이 주식회사 유기전계발광 표시장치
KR102247134B1 (ko) * 2014-09-04 2021-05-06 엘지디스플레이 주식회사 협지 연결 단자를 갖는 협 베젤 평판 표시장치용 박막 트랜지스터 기판
CN105469732B (zh) * 2014-09-05 2019-02-05 联想(北京)有限公司 显示装置和电子设备
CN104656327B (zh) * 2015-02-11 2017-09-19 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN104700813B (zh) 2015-04-01 2017-10-03 上海中航光电子有限公司 阵列基板及其形成方法
US9818343B2 (en) * 2015-04-30 2017-11-14 Samsung Display Co., Ltd. Organic light emitting diode display and method for repairing the same
KR102373418B1 (ko) * 2015-08-31 2022-03-14 엘지디스플레이 주식회사 표시장치
KR102597681B1 (ko) 2016-09-19 2023-11-06 삼성디스플레이 주식회사 표시 장치
CN106526995B (zh) * 2016-10-31 2019-10-22 厦门天马微电子有限公司 一种阵列基板和显示面板
CN106292098B (zh) * 2016-11-03 2019-06-04 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
KR102743728B1 (ko) 2016-11-08 2024-12-19 삼성디스플레이 주식회사 표시 장치
KR102787595B1 (ko) 2017-01-10 2025-04-01 삼성디스플레이 주식회사 표시 장치
CN107564921B (zh) * 2017-09-01 2019-09-27 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
KR102377527B1 (ko) * 2017-09-01 2022-03-24 삼성디스플레이 주식회사 입력감지유닛 및 이를 구비한 표시장치
KR102352312B1 (ko) 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR102489595B1 (ko) * 2017-12-15 2023-01-17 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치
JP7057740B2 (ja) * 2018-08-30 2022-04-20 株式会社ジャパンディスプレイ 表示装置
KR102701049B1 (ko) 2019-07-08 2024-09-03 삼성디스플레이 주식회사 터치 센서 및 이를 구비한 표시 장치
CN111048560B (zh) * 2019-12-11 2022-05-17 云谷（固安）科技有限公司 显示装置
KR20210107200A (ko) 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치
KR102190251B1 (ko) * 2020-03-11 2020-12-14 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN111627965A (zh) * 2020-05-26 2020-09-04 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
KR20220014347A (ko) * 2020-07-23 2022-02-07 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN117043838A (zh) * 2022-03-08 2023-11-10 京东方科技集团股份有限公司 显示装置、显示面板及制备方法
US20230351934A1 (en) 2022-04-28 2023-11-02 E Ink Holdings Inc. Narrow border reflective display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008003118A (ja) * 2006-06-20 2008-01-10 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
GB2350204B (en) * 1999-05-21 2003-07-09 Lg Philips Lcd Co Ltd Liquid crystal display and fabrication method thereof
JP4042548B2 (ja) * 2002-11-29 2008-02-06 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101034717B1 (ko) * 2004-06-28 2011-05-17 엘지디스플레이 주식회사 라인 온 글래스형 액정 표시 장치
KR101116817B1 (ko) * 2004-06-30 2012-02-28 엘지디스플레이 주식회사 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
TWI271691B (en) * 2004-07-07 2007-01-21 Chi Mei Optoelectronics Corp Liquid crystal panel structure
EP2383607A1 (en) * 2006-07-19 2011-11-02 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel and television receiver
KR101448005B1 (ko) * 2007-05-17 2014-10-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20090058987A (ko) * 2007-12-05 2009-06-10 엘지디스플레이 주식회사 액정표시장치의 제조방법 및 액정표시장치의 필름 캐리어테이프 제조방법
CN101728344B (zh) 2008-10-10 2011-05-18 华映视讯（吴江）有限公司 可补偿走线信号传输时间延迟差异的信号连接线路
KR101373469B1 (ko) * 2009-11-27 2014-03-13 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101113476B1 (ko) * 2010-03-10 2012-03-02 삼성모바일디스플레이주식회사 액정표시장치
CN102314003B (zh) 2010-06-29 2015-07-29 上海天马微电子有限公司 液晶显示面板及其液晶显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008003118A (ja) * 2006-06-20 2008-01-10 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11706955B2 (en) 2019-08-30 2023-07-18 Samsung Display Co., Ltd. Display device with signal lines on different layers connected over bending area
US12274139B2 (en) 2019-08-30 2025-04-08 Samsung Display Co., Ltd. Display device with signal lines of different layers connected over bending area
US11404523B2 (en) 2019-10-04 2022-08-02 Samsung Display Co., Ltd. Display device
US12029082B2 (en) 2019-12-26 2024-07-02 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
TW201250646A (en) 2012-12-16
KR20120136743A (ko) 2012-12-20
US9274389B2 (en) 2016-03-01
US20120313905A1 (en) 2012-12-13
CN102819995B (zh) 2015-09-09
TWI449008B (zh) 2014-08-11
CN102819995A (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
KR101888423B1 (ko) 평판 표시장치
CN108255353B (zh) 内嵌式触控显示面板
CN114003143B (zh) 触控显示面板和触控显示装置
KR100713383B1 (ko) 어레이 기판 및 그것을 이용한 표시장치와 어레이 기판의 제조방법
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
US9190421B2 (en) Display device and fabrication method thereof
US7787095B2 (en) Thin film transistor array panel and method of manufacturing the same
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
WO2019223299A1 (zh) 阵列基板、显示面板、显示装置及制作阵列基板的方法
KR20170121392A (ko) 표시 장치
KR20090038670A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101993283B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판
CN100369258C (zh) 有源元件阵列基板
CN101676778A (zh) 互连线器件、图像显示设备和用于制造互连线器件的方法
CN110349973B (zh) 阵列基板及其制作方法、显示装置
KR101843872B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2018068183A1 (en) Display panel, display apparatus, and method of repairing a signal line thereof
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
KR101750431B1 (ko) 박막 트랜지스터 표시판
KR101740192B1 (ko) 유기발광표시패널
US9477344B2 (en) Panel
CN112820755A (zh) 显示装置
US11226694B2 (en) Touch display substrate, touch display method and touch display device
TWI457673B (zh) 訊號線結構
CN106125422B (zh) 显示设备

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110610

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160523

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110610

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170619

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180628

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180808

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180809

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210802

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240715

Start annual number: 7

End annual number: 7