[go: up one dir, main page]

KR101883331B1 - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR101883331B1
KR101883331B1 KR1020177014927A KR20177014927A KR101883331B1 KR 101883331 B1 KR101883331 B1 KR 101883331B1 KR 1020177014927 A KR1020177014927 A KR 1020177014927A KR 20177014927 A KR20177014927 A KR 20177014927A KR 101883331 B1 KR101883331 B1 KR 101883331B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
layer
light
crystal display
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020177014927A
Other languages
English (en)
Other versions
KR20170062558A (ko
Inventor
켄이치 와키모토
마사히코 하야카와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20170062558A publication Critical patent/KR20170062558A/ko
Application granted granted Critical
Publication of KR101883331B1 publication Critical patent/KR101883331B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/141—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 정지 화면 표시시에 재기입의 타이밍을 검지하는 수단을 가지는 저소비 전력형의 액정 표시 장치 및 그 구동 방법을 제공하는 것을 과제로 한다.
액정 표시 패널측으로부터 조사되는 광의 조도를 검출하는 광 센서를 액정 표시 패널의 단부 근방에 설치하고, 오프 전류가 매우 낮은 트랜지스터를 사용한 액정 표시 패널의 표시 영역의 화소와 모니터용 화소에 전위를 공급하여 정지 화면을 표시시키고, 적어도 모니터용 화소의 액정층을 투과한 광을 광 센서로 검출시키고, 그 조도의 변화율이 기정치에 이르렀을 때에, 액정 표시 패널의 표시 영역의 화소 및 모니터용 화소에 재차 전위를 공급하여, 정지 화면상을 유지시킨다.

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은, 정지 화면을 표시할 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.
복수의 화소가 매트릭스 형상으로 배치되고, 각 화소에 표시 소자, 및 이 표시 소자에 접속된 스위칭 트랜지스터가 설치된 액티브 매트릭스형의 표시 장치가 알려져 있다.
또한, 금속 산화물을 채널 형성 영역으로 하는 트랜지스터를 화소 전극의 각각에 접속하는 스위칭 소자에 이용하는 액티브 매트릭스형의 표시 장치가 주목을 끌고 있다(특허문헌 1 및 특허문헌 2).
액티브 매트릭스형의 표시 장치에 적용할 수 있는 표시 소자로서는, 예를 들면 액정 소자나, 전기 영동 방식 등을 이용한 전자 잉크를 그 예로 들 수 있다. 액정 소자를 적용한 액티브 매트릭스형의 액정 표시 장치는, 액정 소자의 풍부한 계조와 고속 동작의 특징을 살려, 동영상 또는 정지 화면의 표시 용도에 폭넓게 이용되고 있다.
또한, 전자 잉크의 대부분은 전력의 공급을 정지한 후에도 표시 화상이 유지되는 특성, 소위 메모리성을 가지는 표시 소자이기 때문에, 전자 잉크를 적용한 액티브 매트릭스형의 표시 장치는 소비 전력이 매우 적다는 특징을 가지고 있다.
일본국 특개 2007－123861호 공보 일본국 특개 2007－096055호 공보
종래의 액티브 매트릭스형의 표시 장치가 가지는 스위칭 트랜지스터에는, 오프 전류가 큰 실리콘계의 재료가 이용되고, 오프 상태라고 하더라도 화소에 기입한 신호가 트랜지스터를 통하여 누출되어 소실된다는 특징이 있었다. 따라서, 표시 소자가 메모리성을 가지지 않는 경우, 종래의 액티브 매트릭스형의 표시 장치에서는, 설령 동일 화상이어도 빈번하게 신호를 다시 기입해야 할 필요가 생겨, 소비 전력을 저감하는 것이 곤란했다.
또한, 메모리성을 가지는 표시 소자의 대부분은 동작이 늦고, 화소에 설치한 스위칭 트랜지스터가 고속으로 동작해도 그에 추종하지 못하고, 동영상의 표시나 계조의 풍부한 표현이 곤란했다.
본 발명은, 이러한 기술적 배경 하에서 이루어진 것으로, 동영상의 표시나 계조의 풍부한 표현이 가능하고, 정지 화면 표시시에는 화소에 대한 기입 횟수를 삭감할 수 있는 구성과 기입의 타이밍을 검지하는 수단을 겸비하는 저소비 전력형의 액정 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 양태는, 액정 표시 장치의 정지 화면의 표시 방법에 있어서, 표시를 유지하기 위한 화소 전위의 재기입을 광 센서로 판별된 타이밍에 행하는 것을 특징으로 하는 표시 장치 및 표시 장치의 구동 방법이다.
본 명세서에서 개시하는 본 발명의 일 양태는, 액정 표시 패널과, 액정 표시 패널의 구동 회로와 전기적으로 접속된 표시 제어 회로와, 표시 제어 회로와 전기적으로 접속된 백 라이트부와, 액정 표시 패널에 형성된 조도 모니터용의 표시를 행하는 모니터용 화소와, 표시 제어 회로와 전기적으로 접속된 광 센서를 가지고, 광 센서는 모니터용 화소의 액정층을 투과한 광을 검출할 수 있는 위치에 설치되어 있는 것을 특징으로 하는 표시 장치이다.
본 명세서에서 개시하는 본 발명의 일 양태는, 액정 표시 패널과, 액정 표시 패널의 구동 회로와 전기적으로 접속된 표시 제어 회로와, 액정 표시 패널에 형성된 조도 모니터용의 표시를 행하는 모니터용 화소와, 표시 제어 회로와 전기적으로 접속된 광 센서를 가지고, 광 센서는 모니터용 화소를 반사한 광을 검출할 수 있는 위치에 설치되어 있는 것을 특징으로 하는 표시 장치이다.
광 센서에는 가시광선의 파장 영역에 광감도를 가지는 것을 사용할 수 있고, 같은 파장 영역에 피크 감도를 가지고 있는 것이 바람직하다.
조도 모니터용의 표시를 행하는 모니터용 화소는, 표시 영역의 외측에 형성되고, 모니터용 화소를 투과 또는 반사한 광의 진행 방향으로 광 센서를 설치한다. 이 구성에 의해, 광 센서의 검출 감도를 향상시킬 수 있다. 이때, 광 센서에는 도광판을 통하여 광을 입사시켜도 좋다.
본 명세서에서 개시하는 본 발명의 다른 일 양태는, 액정 표시 패널의 표시 영역의 화소에 전위를 공급하여 정지 화면을 표시시키고, 액정 표시 패널의 모니터용 화소에 전위를 공급하여 정지 화면을 표시시키고, 적어도 모니터용 화소의 액정층을 투과한 백 라이트로부터의 광을 광 센서로 검출시키고, 광 센서로 검출된 광의 조도의 변화율이 기정치 이상에 이르렀을 때에, 액정 표시 패널의 표시 영역의 화소 및 모니터용 화소에 전위를 재차 공급하여, 정지 화면을 유지시키는 것을 특징으로 하는 표시 장치의 구동 방법이다.
또한, 본 명세서에서 개시하는 본 발명의 다른 일 양태는, 액정 표시 패널의 표시 영역의 화소에 전위를 공급하여 정지 화면을 표시시키고, 액정 표시 패널의 모니터용 화소에 전위를 공급하여 정지 화면을 표시시키고, 액정 표시 패널의 주위의 외광을 제 1 광 센서로 검출시키고, 적어도 모니터용 화소의 액정층을 투과하고, 또한 액정 표시 패널의 내부에서 반사된 외광을 제 2 광 센서로 검출시키고, 제 1 광 센서로 검출된 외광 조도의 변화율과 제 2 광 센서로 검출된 반사광 조도의 변화율과의 차분(差分)으로부터 액정 표시 패널의 화소 전위의 저하에 의한 반사광 조도의 변화율을 산출하여, 액정 표시 패널의 화소 전위의 저하에 의한 반사광 조도의 변화율이 기정치 이상에 이르렀을 때에, 액정 표시 패널의 표시 영역의 화소 및 모니터용 화소에 전위를 재차 공급하여, 정지 화면을 유지시키는 것을 특징으로 하는 표시 장치의 구동 방법이다.
상기 구동 방법에 있어서, 화소에 전위를 재기입할 때에는, 화소 전위를 단계적으로 높여 가, 급격하게 화질을 회복시키지 않고, 서서히 화질을 회복시키도록 하는 것이 바람직하다.
정지 화면 표시에 있어서, 화소에 대한 기입 횟수를 삭감할 수 있는 구성과 기입의 타이밍을 검지하는 수단을 겸비하는 저소비 전력형의 액정 표시 장치를 제공할 수 있다.
도 1은 액정 표시 장치를 설명한 블럭도.
도 2는 액정 표시 장치와 광 센서의 위치 관계를 나타낸 도면.
도 3은 액정 표시 장치의 화소의 등가 회로의 일례를 나타낸 도면.
도 4는 액정 표시 장치의 동작에 대하여 설명한 도면.
도 5는 액정 표시 장치의 동작에 대하여 설명한 도면.
도 6은 액정 표시 장치의 동작에 대하여 설명한 도면.
도 7은 액정 표시 장치를 설명한 사시도.
도 8은 액정 표시 장치의 화소부의 상면 구조도 및 단면 구조도.
도 9는 액정 표시 장치의 화소부의 단면 구조도.
도 10은 액정 표시 장치의 화소부의 단면 구조도.
도 11은 액정 표시 장치의 화소부의 상면 구조도 및 단면 구조도.
도 12는 액정 표시 장치에 적용할 수 있는 트랜지스터의 일 형태를 설명한 도면.
도 13은 액정 표시 장치에 적용할 수 있는 트랜지스터의 제작 방법의 일 형태를 설명한 도면.
도 14는 액정 표시 장치의 화소부의 일례를 나타내는 상면 구조도.
도 15는 액정 표시 장치의 화소부의 단면 구조도.
도 16은 액정 표시 장치의 화소부의 단면 구조도.
도 17은 표시 장치의 외관도 및 충방전 제어 회로의 블럭도.
이하에서는, 본 발명의 실시형태에 대하여 도면을 이용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되는 것은 아니고, 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은, 당업자라면 용이하게 이해할 수 있을 것이다. 또한, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
본 실시형태에서는, 정지 화면 모드와 동영상 모드를 가지는 액정 표시 장치에 대하여 도면을 이용하여 설명한다. 또한, 정지 화면 모드에서의 화소에 대한 재기입 동작의 타이밍을 결정하는 수단에 대해서도 설명한다.
먼저, 도 1에 나타낸 투과형 액정 표시 장치의 블럭도를 이용하여, 본 명세서에 관한 표시 장치(100)의 각 구성에 대하여 설명한다. 본 실시형태의 표시 장치(100)는 화상 처리 회로(110), 표시 패널(120), 및 백 라이트부(130)를 적어도 가진다. 단, 백 라이트부(130)를 제외하고, 반투과형 액정 표시 장치로 해도 좋다.
또한, 본 실시형태의 표시 장치(100)는, 접속된 외부 기기로부터 제어 신호, 화상 신호, 전원 전위가 공급되고 있다. 제어 신호로서는 스타트 펄스(SP), 및 클록 신호(CK), 화상 신호로서는 화상 신호(Data), 전원 전위로서는 고전원 전위(Vdd), 저전원 전위(Vss), 및 공통 전위(Vcom)가 공급된다.
또한, 고전원 전위(Vdd)는 기준 전위보다 높은 전위이고, 저전원 전위(Vss)는 기준 전위 이하의 전위를 말한다. 고전원 전위(Vdd) 및 저전원 전위(Vss)는 모두 박막 트랜지스터를 동작할 수 있을 정도의 전위인 것이 바람직하다. 또한, 고전원 전위(Vdd) 및 저전원 전위(Vss)를 아울러 전원 전압이라고 부르는 경우도 있다.
또한, 공통 전위(Vcom)는 화소 전극에 공급되는 화상 신호의 전위에 대하여 기준이 되는 전위이면 좋고, 일례로서는 그라운드 전위여도 좋다.
화상 신호(Data)는, 도트 반전 구동, 소스 라인 반전 구동, 게이트 라인 반전 구동, 프레임 반전 구동 등에 따라 적절히 반전시키고 표시 패널(120)에 입력되는 구성으로 하면 좋다. 또한, 화상 신호가 아날로그의 신호인 경우에는, A/D 컨버터 등을 통하여 디지털의 신호로 변환하여 표시 장치(100)에 공급하면 좋다. 이 구성으로 함으로써, 화상 신호의 차분 검출이 용이해진다.
다음에, 본 발명의 일 양태에 있어서의 화상 처리 회로 및 주변 장치에 대하여 도면을 이용하여 설명한다.
화상 처리 회로(110)는 기억 회로(111), 비교 회로(112), 및 표시 제어 회로(113)를 가진다. 화상 처리 회로(110)는 입력한 화상 신호(Data)로부터 표시 패널 신호와 백 라이트 신호를 생성한다. 표시 패널 신호는 표시 패널(120)을 제어하는 화상 신호이며, 백 라이트 신호는 백 라이트부(130)의 제어 신호이다.
기억 회로(111)는 복수의 프레임에 관한 화상 신호를 기억하기 위한 복수의 프레임 메모리를 가진다. 기억 회로(111)가 가지는 프레임 메모리의 수는 특별히 한정되는 것은 아니고, 복수의 프레임에 관한 화상 신호를 기억할 수 있는 소자이면 좋다. 또한, 프레임 메모리는 예를 들면 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등의 기억 소자를 이용하여 구성하면 좋다.
또한, 프레임 메모리는 프레임 기간마다 화상 신호를 기억하는 구성이면 좋다. 프레임 메모리의 화상 신호는 비교 회로(112) 및 표시 제어 회로(113)에 의해 선택적으로 판독되는 것이다. 또한, 도면 중의 프레임 메모리(111b)는 1 프레임 분의 메모리 영역을 개념적으로 도시하는 것이다.
비교 회로(112)는 기억 회로(111)에 기억된 연속하는 프레임의 화상 신호를 선택적으로 판독하고, 이 화상 신호간에서의 비교를 화소마다 행하여, 차분을 검출하기 위한 회로이다.
선택 회로(115)는, 예를 들면 트랜지스터로 형성되는 복수의 스위치를 형성하는 구성으로 한다. 비교 회로(112)가 검출한 화상 신호의 차분의 유무로부터 동영상 신호인지, 정지 화면 신호인지를 판단하여, 기억 회로(111) 내의 프레임 메모리로부터 화상 신호를 표시 제어 회로(113)에 출력하는지 여부를 선택하는 회로이다.
표시 제어 회로(113)는 표시 패널(120)에 선택 회로(115)에 의해 선택된 화상 신호, 및 제어 신호(구체적으로는 스타트 펄스(SP), 및 클록 신호(CK) 등의 제어 신호의 공급 또는 정지의 전환을 제어하기 위한 신호)를 공급하여, 백 라이트부(130)에 백 라이트 신호(구체적으로는 백 라이트 제어 회로에 백 라이트의 점등, 및 소등을 제어하기 위한 신호)를 공급하는 회로이다.
또한, 본 실시형태의 액정 표시 장치에 제공되는 소프트웨어에 의해 화상 소스가 동영상인지 정지 화면인지의 판단을 행하는 경우에는, 이들 기억 회로(111), 비교 회로(112), 선택 회로(115)의 동작은 필요로 하지 않는다. 또는, 이들 회로를 설치하지 않아도 좋다.
백 라이트부(130)는 백 라이트 제어 회로 및 발광부를 가진다. 발광부는 표시 장치(100)의 용도에 따라 선택하면 좋고, 예를 들면 풀 컬러의 화상을 표시하는 경우는, 빛의 삼원색을 포함하는 광원을 발광부에 이용한다. 본 실시형태에서는, 발광부에는, 예를 들면 백색의 발광 소자(예를 들면 LED)를 이용한다. 또한, 본 명세서에서는 백 라이트부(130)에 이용하는 발광부를 단지 백 라이트라고도 부른다.
또한, 백 라이트부(130)의 백 라이트 제어 회로에는, 표시 제어 회로(113)로부터 백 라이트를 제어하는 백 라이트 신호, 및 전원 전위가 공급된다.
표시 패널(120)은 화소부(122), 및 스위칭 소자(127)를 가진다. 본 실시형태에서는, 표시 패널(120)은 제 1 기판과 제 2 기판을 가지고, 제 1 기판에는 구동 회로부(121), 화소부(122), 및 스위칭 소자(127)가 설치되어 있다. 또한, 제 2 기판에는 공통 접속부(코먼 컨택트라고도 함), 및 공통 전극부(128)(코먼 전극부, 또는 대향 전극부라고도 함)가 형성되어 있다. 또한, 공통 접속부는 제 1 기판과 제 2 기판을 전기적으로 접속하는 것이며, 공통 접속부는 제 1 기판 위에 형성되어 있어도 좋다.
화소부(122)에는 복수의 게이트선(124), 및 신호선(125)이 설치되어 있고, 복수의 화소(123)가 게이트선(124) 및 신호선(125)에 둘러싸여 매트릭스 형상으로 형성되어 있다. 또한, 본 실시형태에 예시하는 표시 패널(120)에서는, 게이트선(124)은 게이트선 구동 회로(121A)로부터 연장하고, 신호선(125)은 신호선 구동 회로(121b)로부터 연장하고 있다.
또한, 화소(123)는 트랜지스터, 이 트랜지스터에 접속된 화소 전극, 용량 소자, 및 표시 소자를 가진다. 본 실시형태에서는 표시 소자에 액정 소자를 이용한다.
액정 소자의 일례로서는, 액정의 광학적 변조 작용에 의해 광의 투과 또는 비투과를 제어하는 소자가 있다. 그 소자는 한쌍의 전극과 액정층에 의해 구성되는 것이 가능하다. 또한, 액정의 광학적 변조 작용은 액정에 적용되는 전계(즉, 세로 방향의 전계)에 의해 제어된다.
구체적인 액정 소자의 일례로서는, 네마틱 액정, 콜레스테릭 액정, 스멕틱 액정, 디스코틱 액정, 서모트로픽 액정, 리오트로픽 액정, 저분자 액정, 고분자 분산형 액정, 강유전 액정, 반강유전 액정, 주쇄형 액정, 측쇄형 고분자 액정, 바나나형 액정 등을 들 수 있다. 또한, 액정의 구동 방법으로서는, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드, IPS(In Plane Switching) 모드, VA(Vertical Alignment) 모드, OCB(Optically Compensated Birefringence) 모드, ECB(Electrically Controlled Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, PNLC(Polymer Network Liquid Crystal) 모드, 게스트 호스트 모드 등이 있다.
구동 회로부(121)는 게이트선 구동 회로(121A), 신호선 구동 회로(121b)를 가진다. 게이트선 구동 회로(121A), 신호선 구동 회로(121b)는, 복수의 화소를 가지는 화소부(122)를 구동하기 위한 구동 회로이며, 시프트 레지스터 회로(시프트 레지스터라고도 함)를 가진다.
또한, 게이트선 구동 회로(121A), 및 신호선 구동 회로(121b)는 화소부(122) 또는 스위칭 소자(127)와 같은 기판에 형성되는 것이어도 좋고, 다른 기판에 형성되는 것이어도 좋다.
또한, 구동 회로부(121)에는, 표시 제어 회로(113)로 제어된 고전원 전위(Vdd), 저전원 전위(Vss), 스타트 펄스(SP), 클록 신호(CK), 화상 신호(Data)가 공급된다.
단자부(126)는 화상 처리 회로(110)가 가지는 표시 제어 회로(113)가 출력하는 소정의 신호(고전원 전위(Vdd), 저전원 전위(Vss), 스타트 펄스(SP), 클록 신호(CK), 화상 신호(Data), 공통 전위(Vcom) 등) 등을 구동 회로부(121)에 공급하는 입력 단자이다.
스위칭 소자(127)는 표시 제어 회로(113)가 출력하는 제어 신호에 따라, 공통 전위(Vcom)를 공통 전극부(128)에 공급한다. 스위칭 소자(127)로서는, 트랜지스터를 이용할 수 있다. 트랜지스터의 게이트 전극을 표시 제어 회로(113)에 접속하고, 소스 전극 또는 드레인 전극의 한쪽을, 단자부(126)를 통하여 공통 전위(Vcom)에 접속하고, 다른 한쪽을 공통 전극부(128)에 접속하면 좋다. 또한, 스위칭 소자(127)는 구동 회로부(121), 또는 화소부(122)와 같은 기판에 형성되는 것이어도 좋고, 다른 기판에 형성되는 것이어도 좋다.
공통 접속부는 스위칭 소자(127)의 소스 전극 또는 드레인 전극과 접속된 단자와 공통 전극부(128)를 전기적으로 접속한다.
또한, 공통 접속부의 구체적인 일례로서는, 금속의 도전 입자 또는 절연성 구체(球體)에 금속 박막이 피복된 도전 입자를 이용하여 전기적인 접속을 도모하면 좋다. 또한, 공통 접속부는 제 1 기판 및 제 2 기판에 복수 개소 형성되는 구성으로 해도 좋다.
공통 전극부(128)는 화소부(122)에 복수 설치된 화소 전극과 중첩하여 형성한다. 또한, 공통 전극부(128), 및 화소부(122)가 가지는 화소 전극은 다양한 개구 패턴을 가지는 형상으로 해도 좋다.
다음에, 화상 처리 회로(110)가 신호를 처리하는 순서에 대하여 설명한다.
본 실시형태에서는 프레임간의 차분의 크기에 의해, 표시 제어 회로(113) 및 선택 회로(115)의 동작을 결정한다. 이 비교 회로(112)가 몇 개의 화소에서 프레임간의 차분을 검출한 경우, 비교 회로(112)는 화상 신호가 정지 화면이 아니라고 판단하고, 차분을 검출한 연속하는 프레임을 가지는 기간의 화상 신호는 동영상이라고 판단한다.
한편, 비교 회로(112)에서의 화상 신호의 비교에 의해, 모든 화소에서 차분이 검출되지 않는 경우, 이 차분을 검출하지 않았던 프레임 기간의 화상 신호는 정지 화면이라고 판단한다.
여기서 동영상이란, 복수의 프레임으로 시분할한 복수의 화상을 고속으로 전환함으로써 사람의 눈에 움직이는 화상으로서 인식되는 화상을 말한다. 구체적으로는, 1초간에 60회(60 프레임) 이상 화상을 전환함으로써, 매끄러운 동영상으로서 사람이 인식할 수 있는 것이 된다. 또한, 정지 화면이란, 동영상과 같이 복수의 프레임 기간으로 시분할한 복수의 화상을 고속으로 전환으로서 동작시키지만, 연속하는 프레임, 예를 들면 n번째 프레임과 (n＋1)번째 프레임에서 변화하지 않는 화상 신호로 표시되는 화상을 말한다.
즉 비교 회로(112)는 연속하는 프레임의 화상 신호의 차분의 검출에 의해, 동영상을 표시하기 위한 화상 신호인지, 또는 정지 화면을 표시하기 위한 화상 신호인지의 판단을 하는 회로이다. 또한, 비교 회로(112)는 차분의 절대값의 크기에 따라, 차분의 검출의 판단을 하는 설정으로 하면 좋다.
비교 회로(112)가 연속하는 프레임간에 차분을 검출하지 않는 경우, 즉 화상이 정지 화면 시에는, 선택 회로(115)는 기억 회로(111) 내의 프레임 메모리로부터 표시 제어 회로(113)에의 출력을 정지한다. 화상 신호를 프레임 메모리로부터 표시 제어 회로(113)에 출력하지 않는 구성으로 함으로서, 표시 장치의 소비 전력을 줄일 수 있다.
또한, 본 실시형태에서는, 비교 회로(112)가 연속하는 프레임의 화상 신호에 차분을 검출함으로써 이 화상이 동영상 또는 정지 화면인 것의 판단을 행하는 구성에 대하여 나타냈지만, 표시 화상의 모드 전환 기능을 가지고 있어도 좋다. 모드 전환 기능은 이 표시 장치의 이용자가 수동 또는 외부 접속 기기를 이용하여 이 표시 장치의 동작 모드를 선택함으로써 동영상 모드 또는 정지 화면 모드를 전환할 수 있다.
표시 장치가 위 기능을 가지는 경우에, 선택 회로(115)는 모드 전환 회로로부터 입력되는 신호에 따라, 화상 신호를 표시 제어 회로(113)에 출력할 수도 있다.
예를 들면, 정지 화면 모드로 동작하고 있을 때, 모드 전환 회로로부터 선택 회로(115)에 모드 전환 신호가 입력된 것으로 한다. 그렇게 하면, 비교 회로(112)가 연속하는 프레임 기간에서의 화상 신호의 0차분을 검출하고 있지 않은 경우에도, 기억 회로(111)로부터 선택 회로(115)에 입력되는 화상 신호를 순차 표시 제어 회로(113)에 출력하는 동영상 모드로 전환할 수 있다. 또한, 동영상 표시 모드로 동작하고 있을 때에, 모드 전환 회로로부터 선택 회로(115)에 모드 전환 신호가 입력된 경우, 상기와는 반대의 동작으로 정지 화면 표시 모드로 전환할 수 있다. 그 결과, 본 실시형태의 표시 장치에서는, 동영상 중의 1 프레임이 정지 화면으로서 표시된다.
또한, 상술한 바와 같이, 본 실시형태의 표시 장치에 제공되는 소프트웨어에 의해 화상 소스의 형태(동영상인지, 정지 화면인지)의 판단을 행하는 경우에는, 기억 회로(111), 비교 회로(112), 선택 회로(115)는 상술한 동작을 행하지 않는다. 소프트웨어로 화상 소스의 형태가 판단되는 경우는, 화상 신호와 함께 화상 모드의 제어 신호가 표시 제어 회로(113)에 직접 입력되어 표시의 제어가 이루어진다.
또한, 화상 소스의 형태의 판단을 상기 회로(하드웨어)로 행할지, 소프트웨어로 행할지의 전환이 행해지는 기능을 표시 장치에 부가시켜도 좋다. 또한, 화상 소스의 형태의 판단을 소프트웨어만으로 행하는 기능으로 한 표시 장치에서는, 기억 회로(111), 비교 회로(112), 선택 회로(115)는 생략되어 있어도 좋다.
또한, 본 실시형태에 예시되는 표시 장치는, 이 표시 장치가 놓여져 있는 환경의 명도를 검출할 수 있는 광 센서(116)를 가지고 있어도 좋다. 광 센서(116)로 검출된 조도에 의해 표시 제어 회로(113)는 표시 패널(120)의 구동 방법을 바꿀 수 있다.
예를 들면, 광 센서(116)가 외광 부족, 즉 어두운 환경인 것을 검지하면, 광 센서(116)는 직접 또는 다른 회로를 통하여 표시 제어 회로(113)에 신호를 보내고, 표시 제어 회로(113)는 저소비 전력화와 인식성 향상을 위해 백 라이트의 조도의 제어를 행한다. 투과형 액정 표시 장치의 경우는, 밝은 장소보다 어두운 장소가 인식성이 높기 때문에, 어두운 장소에서는 휘도를 낮추도록 제어하는 것이 바람직하다. 또한, 반투과형 액정 표시 장치의 경우는, 소등하고 있던 백 라이트를 점등함으로써 표시의 인식성을 높이는 것이 바람직하다. 환경의 명암이 반대로 변화한 경우에는, 백 라이트에는 상기와 반대의 제어를 하는 것이 바람직하다.
다음에, 정지 화면 모드에서의 화소에 대한 신호의 재기입 동작(리프레시 동작)에 대하여 설명한다.
본 발명의 일 양태에서는, 표시 장치의 화소(123)에는 오프 전류가 저감된 트랜지스터를 이용한다. 트랜지스터가 오프 상태일 때, 오프 전류가 저감된 트랜지스터에 접속된 표시 소자, 및 용량 소자에 축적된 전하는, 오프 상태의 트랜지스터를 통하여 누출되기 어렵다. 따라서, 트랜지스터가 오프 상태가 되기 전에 기입된 상태를 장기간에 걸쳐 보유할 수 있다.
그러나, 극미량이어도 오프 전류가 흐르기 때문에, 트랜지스터가 완전한 불휘발형은 되지 않고, 따라서 표시를 유지하려면 필요에 따라 화소에 대한 기입을 반복하여 행해야 한다. 또한, 트랜지스터의 오프 전류에는 온도 의존성이 있어, 온도가 높아지면 오프 전류는 상승하게 된다. 이와 같이 표시 장치의 동작 환경에 의해, 트랜지스터의 오프 전류가 변화하면 화소가 일정한 전위를 보유할 수 있는 시간도 변화하여, 표시의 유지에 필요한 신호의 재기입(리프레시 동작)의 최적의 간격도 일정하지 않게 된다.
모든 환경 하에서 표시를 유지하는 수단으로서 리프레시 동작을 일정 시간의 간격으로 행함으로써 화소에 전위를 보유시킬 수 있다. 그러나, 그 간격은 상정되는 가장 어려운 동작 환경에 맞추어야 하고, 리프레시 동작의 간격을 고정하면 저소비 전력화가 불충분하게 된다. 보다 저소비 전력화를 높이기 위해서는, 동작 환경에 맞추어 리프레시 동작이 필요할 때에 행하는 것이 바람직하다.
그 방법으로서 실제의 표시 상태를 모니터하여, 그 변화를 검지함으로써 리프레시 동작의 타이밍을 결정하는 수단을 이용할 수 있다. 구체적으로는, 액정 표시 패널측으로부터 조사되는 광의 조도를 검출하는 광 센서(117)를 이용한다.
광 센서(117)는 직접 또는 다른 회로를 통하여 표시 제어 회로(113)에 접속되어 있고, 액정 표시 패널측으로부터 조사되는 광의 조도의 변화율이 기정치 이상에 달한 시점에서 표시 영역의 화소 및 후술하는 모니터용 화소의 리프레시 동작을 행한다. 또한, 본 실시형태에서의 광 센서란, 적어도 광전 변환 소자부를 가지는 것으로, 반드시 증폭이나 연산 등의 기능을 겸비할 필요는 없고, 이것들은 다른 회로에서 행하여도 좋다.
광 센서에는 가시광선에 감도를 가지는 수광 소자를 이용할 수 있다. 더욱 바람직하게는, 가시광선의 파장 영역에 대하여 피크 감도를 가지고 있는 것을 이용한다. 또한, 그 수광부를 액정 표시 패널측에서의 광이 입사되도록 설치한다.
도 2는 액정 표시 장치와 광 센서의 위치 관계를 나타낸 모식도이다. 또한, 트랜지스터나 편광판 등은 도시를 생략하고 있다. 도 2의 (A)는 투과형 액정 표시 장치의 일례를 나타낸 것이고, 트랜지스터가 형성된 제 1 기판(710)과 대향측의 제 2 기판(720)이 액정층(730)을 협지하여, 백 라이트부(740)를 제 1 기판(710)측에 구비하고 있다. 광 센서(750)는 제 2 기판(720)의 상방에 설치되고, 액정층(730)을 통과한 백 라이트광은 도면 중 화살표를 예로 하는 광로를 통하여 이 광 센서에 입사된다. 여기서, 광 센서(750)는 도 1의 광 센서(117)에 상당한다.
이때, 광 센서(750)에는 도광판(780)을 통하여 광을 입사시켜도 좋다. 도광판(780)을 이용함으로써 광 센서(750)를 임의의 위치에 설치할 수 있다(도 2의 (B) 참조). 또한, 광 센서는 하나에 한정하지 않고 복수이어도 좋고, 액정 표시 패널의 표시 영역의 외측이면 위치나 사이즈는 상관없다.
광 센서(750)의 하부에 점선들로 나타낸 액정층을 포함하는 영역(760)에는 광의 검출 감도 향상을 위해 모니터용 화소가 형성되어 있다. 이 광 센서는 이 모니터용 화소의 액정층(730)을 통과한 광을 주로 검출한다. 이 모니터용 화소는 표시 영역의 외측의 하우징(700)으로 덮이는 영역에 형성되어 있고, 또한 상부에 있는 광 센서(750)는 하우징(700)의 개구부(770)로부터는 직접광이 입사하지 않는 위치에 설치한다. 여기서, 모니터용 화소는 일 개소에 한정하지 않고, 광 센서의 위치와 수에 맞추면 좋다. 또한, 모니터용 화소의 크기나 화소수는 임의이며, 광 센서의 감도나 액정 표시 패널의 설계에 맞추어 실시자가 결정하면 좋다.
모니터용 화소에는, 전위를 공급하여 표시를 행하고, 광 센서를 이용하여 그 투과광의 경시 변화를 모니터한다. 예를 들면, 노멀리-화이트의 액정 장치에서는, 화소 전위의 저하에 따라 흑 표시로부터 백 표시로 변화하는 과정이 있고, 그 변화율이 기정치에 이른 시점을 리프레시 동작을 행하는 타이밍으로 할 수 있다. 노멀리-블랙의 액정 장치에서는, 화소 전위의 저하에 의해 백 표시로부터 흑 표시로 변화하는 과정이 있다. 물론, 이것들은 완전한 백 표시나 흑 표시일 필요는 없고, 중간조 상태(halftone state)에서 그 변화를 검출할 수 있으면 좋다. 또한, 모니터용 화소에 컬러 필터가 포함되어 있어도 좋다.
액정 소자가 노멀리-화이트인지 노멀리-블랙인지는 액정과 편광판의 관계로 결정된다. 예를 들면, 크로스 니콜(crossed Nicols) 상태로 배치된 편광판과 TN 액정의 조합에서는 노멀리-화이트가 되고, 같은 편광판과 IPS 액정 또는 VA 액정과의 조합에서는 노멀리-블랙이 된다.
도 2의 (C)는, 반투과형 액정 표시 장치의 일례를 나타낸 것이고, 외광 검출용의 광 센서를 제외하고는, 투과형 액정 표시 장치와 같은 구성을 이용할 수 있다. 트랜지스터가 형성된 제 1 기판(810)과 대향측의 제 2 기판(820)이 액정층(830)을 협지하여, 백 라이트부(840)를 제 1 기판(810)측에 구비하고 있다. 광 센서(850a)는 제 2 기판의 상측에 설치되고, 또한 리프레시 동작용으로 외광 검출용의 광 센서(850b)를 설치하고 있다. 여기서, 광 센서(850a)는 도 1의 광 센서(117)에 상당하고, 외광 검출용의 광 센서(850b)는 광 센서(116)를 겸해도 좋다.
또한, 모니터용 화소는 영역(860)에 형성되어 있고, 개구부(870)를 가지는 하우징(800)으로 전체가 덮여 있다. 또한, 반사형으로서 이용되는 경우도 모니터용 화소는 광 센서에 대하여 광의 검출 감도 향상의 효과를 부여한다. 여기서, 광 센서, 외광 검출용의 광 센서 및 모니터용 화소는 각각 하나에 한정하지 않고, 복수이어도 좋다.
백 라이트가 작동하여, 투과형으로서 이용되는 경우의 동작은 투과형 액정 표시 장치와 마찬가지이다. 한편, 반사형으로서 이용되는 경우는, 도면 중 화살표를 예로 하는 광로에서 액정층(830)을 투과하여 반사한 광이 광 센서(850a)에 입사된다. 이 반사광의 조도는 모두 외광의 조도에 의존한다.
즉, 광 센서(850a)로 검출되는 액정 표시 패널측으로부터의 반사광 조도의 경시 변화에는 화소의 전위 저하에 의한 것뿐만 아니라, 외광의 변화가 포함된다. 따라서, 외광 검출용의 광 센서(850b)에 의해 검출된 외광의 조도의 변화율과 광 센서(850a)에 의해 검출된 반사광의 조도의 변화율과의 차분으로부터 화소의 전위 저하에 의한 반사광 조도의 변화율을 추정하여, 리프레시 동작의 타이밍을 결정할 수 있다.
이들 리프레시 동작은, 사람이 화질의 열화를 용이하게 인식할 수 있는 표시 상태가 되기 전의 타이밍에서 행하면 좋다. 단, 본 실시형태에서의 액정 표시 장치는 화소 전위의 보유 시간이 매우 긴 것이고, 급격하게 화질의 열화가 일어나는 것은 아니다. 따라서, 실제로는 화질이 열화하더라도, 화질의 열화가 서서히 진행되기 때문에, 사람이 그것을 인식하지 못하는 경우가 있다. 이 때문에, 급격하게 화질을 회복시키는 리프레시 동작을 행하면 사람이 그것을 인식하여, 부자연스러운 표시 상태라고 느끼는 일이 있다. 이것을 막기 위해서는, 화소 전위를 단계적으로 올리는 리프레시 동작을 행하여, 사람이 화질의 변화에 대하여 인식이 곤란해지도록 서서히 화질을 회복시키면 좋다.
다음에, 화소에 공급하는 신호의 양태를 도 3에 나타낸 표시 장치의 등가 회로도, 및 도 4에 나타낸 타이밍 차트를 이용하여 설명한다.
도 3에 나타낸 바와 같이, 화소(123)는 트랜지스터(214), 표시 소자(215), 및 용량 소자(210)를 가진다. 또한, 본 실시형태에서는 표시 소자(215)에 액정 소자를 이용한다.
트랜지스터(214)는, 화소부에 설치된 복수의 게이트선(124) 중 1개와 게이트 전극이 접속되고, 소스 전극 또는 드레인 전극의 한쪽이 복수의 신호선(125) 중 1개와 접속되고, 다른 한쪽이 용량 소자(210)의 한쪽의 전극, 및 표시 소자(215)의 한쪽의 전극과 접속된다.
이러한 구성으로 함으로써, 용량 소자(210)는 표시 소자(215)에 가하는 전압을 보유할 수 있다. 또한, 용량 소자(210)를 형성하지 않는 구성으로 할 수도 있다. 또한, 용량 소자(210)의 다른 한쪽의 전극은 별도 형성한 용량선에 접속하는 구성으로 해도 좋다.
스위칭 소자(127)의 소스 전극 또는 드레인 전극의 한쪽은, 용량 소자(210)의 다른 한쪽의 전극 및 표시 소자(215)의 한쪽의 전극과 접속되고, 스위칭 소자(127)의 소스 전극 또는 드레인 전극의 다른 한쪽은, 공통 접속부를 통하여 단자(126b)에 접속된다. 또한, 스위칭 소자(127)의 게이트 전극은 단자(126A)에 접속된다.
도 4의 타이밍 차트에는, 표시 제어 회로(113)가 게이트선 구동 회로(121A)에 공급하는 클록 신호(GCK), 및 스타트 펄스(GSP)를 나타낸다. 또한, 표시 제어 회로(113)가 신호선 구동 회로(121b)에 공급하는 클록 신호(SCK), 및 스타트 펄스(SSP)를 나타낸다. 또한, 클록 신호의 출력의 타이밍을 설명하기 위하여, 도 4에서는 클록 신호의 파형을 단순한 직사각형파로 나타낸다.
또한, 도 4에 신호선(125)의 전위, 화소 전극의 전위, 단자(126A)의 전위, 단자(126b)의 전위, 및 공통 전극부의 전위를 나타낸다.
도 4의 기간(401)은 동영상을 표시하기 위한 화상 신호를 기입하는 기간에 상당한다. 기간(401)에서는 화상 신호, 공통 전위가 화소 회로부의 각 화소, 공통 전극부에 공급되도록 동작한다.
또한, 기간(402)은 정지 화면을 표시하는 기간에 상당한다. 기간(402)에서는, 화소 회로부의 각 화소에 대한 화상 신호, 공통 전극부에 대한 공통 전위를 정지하게 된다. 또한, 도 4에 나타낸 기간(402)에서는 구동 회로부의 동작을 정지하도록 각 신호를 공급하는 구성에 대하여 나타냈지만, 정지 화면을 유지하려면 필요에 따라 리프레시 동작에 의해 화상의 열화를 막는 구성으로 하는 것이 바람직하다. 본 실시형태에서는, 그 타이밍을 광 센서를 이용하여 결정하는 방법을 설명하고 있다.
기간(401)에서는 클록 신호(GCK)로서 상시 클록 신호가 공급되고, 스타트 펄스(GSP)로서, 수직 동기 주파수에 따른 펄스가 공급된다. 또한, 기간(401)에서는 클록 신호(SCK)로서 상시 클록 신호가 공급되고, 스타트 펄스(SSP)로서 1 게이트 선택 기간에 따른 펄스가 공급된다.
또한, 기간(401)에서는 각 행의 화소에 화상 신호(Data)가 신호선(125)을 통하여 공급되고, 게이트선(124)의 전위에 따라 화소 전극에 신호선(125)의 전위가 공급된다.
또한, 기간(401)에서는 표시 제어 회로가 스위칭 소자(127)의 게이트 전극이 접속된 단자(126A)에 스위칭 소자(127)를 도통 상태로 하는 전위를 공급하여, 단자(126b)를 통하여 공통 전극부에 공통 전위를 공급한다.
한편, 기간(402)에서는 클록 신호(GCK), 스타트 펄스(GSP), 클록 신호(SCK), 및 스타트 펄스(SSP)의 공급이 모두 정지한다. 또한, 기간(402)에서 신호선(125)에 공급되고 있던 화상 신호(Data) 또한 정지한다. 클록 신호(GCK) 및 스타트 펄스(GSP)의 공급이 모두 정지하는 기간(402)에서는, 화소의 트랜지스터(214)가 비도통 상태가 되고, 따라서 화소 전극이 부유 상태(플로팅)가 된다.
또한, 기간(402)에서는 표시 제어 회로가 스위칭 소자(127)의 게이트 전극이 접속된 단자(126A)에 스위칭 소자(127)를 비도통 상태로 하는 전위를 공급하여, 공통 전극부를 부유 상태로 한다.
기간(402)에서는 표시 소자(215)의 화소 전극 및 공통 전극부를 부유 상태로 하여, 새롭게 전위를 공급하는 일 없이, 정지 화면의 표시를 행할 수 있다.
또한, 게이트선 구동 회로(121A), 및 신호선 구동 회로(121b)에 공급하는 클록 신호, 및 스타트 펄스를 정지함으로써 저소비 전력화를 도모할 수 있다.
특히, 화소의 트랜지스터(214) 및 스위칭 소자(127)에 오프 전류가 저감된 트랜지스터를 이용함으로써, 표시 소자(215)의 양단자에 가하는 전압이 경시적으로 저하되는 현상을 억제할 수 있다.
다음에, 동영상으로부터 정지 화면으로 전환하는 기간(도 4 중의 기간(403)), 및 정지 화면으로부터 동영상으로 전환하는 기간(도 4 중의 기간(404))에서의 표시 제어 회로의 동작을, 도 5의 (A)와 도 5의 (B)를 이용하여 설명한다. 도 5의 (A)와 도 5의 (B)는 표시 제어 회로가 출력하는, 고전원 전위(Vdd), 클록 신호(여기에서는 GCK), 스타트 펄스 신호(여기에서는 GSP), 및 단자(126A)의 전위의 타이밍 차트이다.
동영상으로부터 정지 화면으로 전환하는 기간의 표시 제어 회로의 동작을 도 5의 (A)에 나타낸다. 표시 제어 회로는 스타트 펄스(GSP)의 공급을 정지한다(도 5의 (A)의 E1). 다음에, 스타트 펄스 신호(GSP) 공급의 정지 후, 펄스 출력이 시프트 레지스터의 최종단까지 달한 후에, 복수의 클록 신호(GCK)의 공급을 정지한다(도 5의 (A)의 E2). 다음에, 전원 전압의 고전원 전위(Vdd)를 저전원 전위(Vss)로 한다(도 5의 (A)의 E3). 다음에, 단자(126A)의 전위를, 스위칭 소자(127)가 비도통 상태가 되는 전위로 한다(도 5의 (A)의 E4).
이상의 순서로, 구동 회로부(121)의 오동작을 일으키는 일 없이, 구동 회로부(121)에 공급하는 신호를 정지할 수 있다. 동영상으로부터 정지 화면으로 전환할 때의 오동작은 노이즈를 일으키고, 노이즈는 정지 화면으로서 보유되게 된다. 따라서, 오동작이 적은 표시 제어 회로를 탑재한 표시 장치는 화질의 열화가 적은 정지 화면을 표시할 수 있다.
다음에, 정지 화면으로부터 동영상으로 전환하는 기간의 표시 제어 회로의 동작을 도 5의 (B)에 나타낸다. 표시 제어 회로는, 단자(126A)의 전위를 스위칭 소자(127)가 도통 상태가 되는 전위로 한다(도 5의 (B)의 S1). 다음에, 전원 전압을 저전원 전위(Vss)로부터 고전원 전위(Vdd)로 한다(도 5의 (B)의 S2). 다음에, 클록 신호를 공급하기 전에 하이의 전위를 부여한 후, 복수의 클록 신호(GCK)를 공급한다(도 5(B)의 S3). 다음에 스타트 펄스 신호(GSP)를 공급한다(도 5(B)의 S4).
이상의 순서로, 구동 회로의 오동작을 일으키는 일 없이 구동 회로부(121)에 구동 신호의 공급을 재개할 수 있다. 각 배선의 전위를 적절히 차례로 동영상 표시 시로 되돌림으로써, 오동작 없이 구동 회로부의 구동을 행할 수 있다.
또한, 동영상을 표시하는 기간(601), 및 정지 화면을 표시하는 기간(602)에서의, 프레임 기간마다의 화상 신호의 기입 빈도를 도 6에 모식적으로 나타낸다. 도 6 중의 「W」는 화상 신호의 기입 기간인 것을 나타내고, 「H」는 화상 신호를 보유하는 기간인 것을 나타낸다. 또한, 도 6 중의 기간(603)은 1 프레임 기간을 나타낸 것이지만, 다른 기간이어도 좋다.
이와 같이, 본 실시형태의 표시 장치의 구성에 있어서, 기간(602)에 표시되는 정지 화면의 화상 신호는 기간(604)에 기입되고, 기간(604)에 기입된 화상 신호는 기간(602) 동안은 보유된다.
이상에 의해, 본 실시형태에 예시한 표시 장치는 동영상 모드와 정지 화면 모드를 자동적으로 전환하고, 정지 화면을 표시하는 기간에서는 화상 신호의 기입 빈도를 저감할 수 있다. 그 결과, 정지 화면을 표시할 때의 저소비 전력화를 도모할 수 있다.
또한, 정지 화면의 표시에 있어서, 그 리프레시 동작의 타이밍을 시간의 설정이 아니라, 광 센서를 이용하여 실제의 표시 상태를 모니터함으로써 결정할 수 있다. 또한, 동작 환경에 맞춘 최적의 간격으로 리프레시 동작을 행함으로써, 더욱 저소비 전력화를 도모할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 2)
도 7에 액정 표시 모듈(1190)의 구성을 나타낸다. 액정 표시 모듈(1190)은, 백 라이트부(1130)와, 이 백 라이트부와 중첩되는 위치에 컬러 필터를 가지고, 액정 소자가 매트릭스 형상으로 형성된 표시 패널(1120)과, 표시 패널(1120)을 사이에 끼우는 편광판(1125a), 및 편광판(1125b)을 가진다. 백 라이트부(1130)는 면상으로 균일한 백색광을 발한다. 예를 들면, 도광판의 단부에 백색의 LED(1133)를 배치하고, 표시 패널(1120)과의 사이에 확산판(1134)을 설치한 것을 백 라이트부(1130)에 이용할 수 있다. 또한, 외부 입력 단자가 되는 FPC(Flexible Printed Circuit)(1126)는 표시 패널(1120)에 형성한 단자부와 전기적으로 접속되어 있다.
도 7에는, 3색의 광(1135)을 화살표(R, G, 및 B)로 모식적으로 나타낸다. 백 라이트부(1130)가 발하는 광이 표시 패널(1120)의 컬러 필터와 중첩되는 액정 소자에 의해 변조되고, 액정 표시 모듈(1190)로부터 관찰자에 이르러, 관찰자는 영상을 파악한다.
또한, 도 7에는, 외광(1139)이 표시 패널(1120) 위의 액정 소자를 투과하여 그 하부 전극에 의해 반사되는 양태도 모식적으로 나타낸다. 액정 소자를 투과하는 광의 강도는 화상 신호에 의해 변조되기 때문에, 관찰자는 외광(1139)의 반사광에 의해서도, 영상을 파악할 수 있다.
또한, 도 8의 (A)는 표시 영역의 평면도이며, 1 화소 분의 화소를 나타낸다. 도 8의 (B)는 도 8의 (A)의 선 Y1－Y2, 및 선 Z1－Z2에서의 단면도이다.
도 8의 (A)에서, 복수의 소스 배선층(소스 전극층 또는 드레인 전극층(1405a)을 포함함)이 서로 평행(도면 중 상하 방향으로 연장)하고, 또한 서로 이간한 상태로 배치되어 있다. 복수의 게이트 배선층(게이트 전극층(1401)을 포함함)은, 소스 배선층에 대력 직교하는 방향(도면 중 좌우 방향)으로 연장하고, 또한 서로 이간하도록 배치되어 있다. 용량 배선층(1408)은 복수의 게이트 배선층 각각 인접하는 위치에 배치되어 있고, 게이트 배선층에 대략 평행한 방향, 즉, 소스 배선층에 대략 직교하는 방향(도면 중 좌우 방향)으로 연장하고 있다.
도 8의(A)와 도 8의 (B)의 액정 표시 장치는, 반투과형 액정 표시 장치이며, 화소 영역은 반사 영역(1498) 및 투과 영역(1499)으로 구성되어 있다. 반사 영역(1498)에서는 투광성 도전층(1447) 위에 화소 전극층으로서 반사 전극층(1446)이 적층되고, 투과 영역(1499)에서는 화소 전극층으로서 투광성 도전층(1447)만이 형성되어 있다. 또한, 도 8의 (A)와 도 8의 (B)에서는, 층간막(1413) 위에, 투광성 도전층(1447), 반사 전극층(1446)의 순으로 적층하는 예를 나타냈지만, 층간막(1413) 위에, 반사 전극층(1446), 투광성 도전층(1447)의 순으로 적층하는 구조여도 좋다. 트랜지스터(1450) 위에는 절연막(1407, 1409), 및 층간막(1413)이 형성되고, 절연막(1407, 1409), 및 층간막(1413)에 형성된 개구(컨택트홀)에서 투광성 도전층(1447) 및 반사 전극층(1446)은 트랜지스터(1450)와 전기적으로 접속되어 있다. 투과 영역(1499)에서는 절연막(1409)과 층간막(1413)의 사이에 컬러 필터층으로서 기능하는 착색층(1416)을 형성한다.
도 8의 (B)에 나타낸 바와 같이, 제 2 기판(1442)에는 공통 전극층(1448)(대향 전극층이라고도 함)이 형성되고, 제 1 기판(1441) 위의 투광성 도전층(1447) 및 반사 전극층(1446)과 액정층(1444)을 통하여 대향하고 있다. 또한, 도 8의 (A)와 도 8의 (B)의 액정 표시 장치에서는, 투광성 도전층(1447) 및 반사 전극층(1446)과 액정층(1444)의 사이에 배향막(1460a)이 형성되고, 공통 전극층(1448)과 액정층(1444)의 사이에는 배향막(1460b)이 형성되어 있다. 배향막(1460a, 1460b)은 액정의 배향을 제어하는 기능을 가지는 절연층이며, 액정 재료에 따라서는 형성하지 않아도 좋다.
트랜지스터(1450)는, 보텀 게이트 구조의 역스태거형 트랜지스터를 이용한 일례이며, 게이트 전극층(1401), 게이트 절연층(1402), 반도체층(1403), 소스 전극층 또는 드레인 전극층(1405a), 및 소스 전극층 또는 드레인 전극층(1405b)을 포함한다. 또한, 게이트 전극층(1401)과 같은 공정으로 형성된 용량 배선층(1408), 게이트 절연층(1402), 및 소스 전극층 또는 드레인 전극층(1405a, 1405b)과 같은 공정으로 형성된 도전층(1449)이 적층하여, 용량을 형성하고 있다. 또한, 용량 배선층(1408)을 덮도록, 알루미늄(Al)이나 은(Ag) 등의 반사 도전막으로 형성되는 반사 전극층(1446)을 형성하는 것이 바람직하다.
본 실시형태에서의 반투과형 액정 표시 장치는, 트랜지스터(1450)의 온 오프 제어에 의해, 투과 영역(1499)에서의 동영상의 컬러 표시와, 반사 영역(1498)에서의 정지 화면의 모노크롬(흑백) 표시를 행한다.
투과 영역(1499)에서는, 제 1 기판(1441)측에 설치된 백 라이트로부터의 입사광에 의해 화상 표시를 행한다. 액정 표시 장치에 컬러 필터로서 기능하는 착색층(1416)을 형성하면, 투과 영역에서 백 라이트로부터의 광을 착색층(1416)에 투과시킴으로써 컬러 표시를 행할 수 있다. 예를 들면 풀 컬러 표시로 하는 경우, 컬러 필터는 적색(R), 녹색(G), 청색(B)을 나타내는 재료로 형성하면 좋고, 또한 옐로우, 시안, 마젠타 등을 나타내는 재료를 이용하여 형성해도 좋다.
도 8은, 절연막(1409)과 층간막(1413)과의 사이에 컬러 필터로서 기능하는 착색층(1416)을 형성한 예이다. 착색층(1416)은 컬러 필터로서 기능시키기 때문에, 그 착색된 유채색의 광만을 투과하는 재료로 형성된 투광성 수지층을 이용하면 좋다. 착색층(1416)은 포함시킨 착색 재료의 농도와 광의 투과율의 관계를 고려하여, 최적의 막두께를 적절히 제어하면 좋다. 유채색의 색에 의해 유채색의 투광성 수지층의 막두께가 다른 경우나, 트랜지스터에 기인하는 요철을 가지는 경우는, 가시광선 영역의 파장의 광을 투과하는(소위 무색 투명) 절연층을 적층하여, 층간막 표면을 평탄화해도 좋다.
착색층(1416)을 직접 제 1 기판(1441)측에 형성하는 경우, 보다 정밀한 형성 영역을 제어할 수 있고, 미세한 패턴의 화소에도 대응할 수 있다. 또한, 착색층(1416)은 층간막으로서 이용해도 좋다.
착색층(1416)은 감광성, 비감광성의 유기 수지를 이용하여, 도포법에 의해 형성하면 좋다.
한편, 반사 영역(1498)에 있어서는, 제 2 기판(1442)측으로부터 입사한 외광을 반사 전극층(1446)에 의해 반사함으로써 화상 표시를 행한다.
액정 표시 장치에 있어서, 반사 전극층(1446)에 요철을 형성하는 예를 도 9 및 도 10에 나타낸다. 도 9는 반사 영역(1498)에서, 층간막(1413) 표면을 요철 형상으로 함으로서 반사 전극층(1446)에 요철 형상을 형성하는 예이다. 층간막(1413) 표면의 요철 형상은, 선택적으로 에칭 가공을 행함으로써 형성하면 좋다. 예를 들면, 감광성의 유기 수지에 포토리소그래피 공정을 행하여 요철 형상을 가지는 층간막(1413)을 형성할 수 있다. 또한, 도 10은 반사 영역(1498)에 있어서, 층간막(1413) 위에 볼록 형상의 구조체를 형성하고, 반사 전극층(1446)에 요철 형상을 형성하는 예이다. 또한, 도 10은, 절연층(1480) 및 절연층(1482)의 적층에 의해 볼록 형상의 구조체를 형성하고 있다. 예를 들면, 절연층(1480)으로서는 산화 실리콘이나 질화 실리콘 등의 무기 절연층을 이용할 수 있고, 절연층(1482)로서는 폴리이미드 수지나 아크릴 수지 등의 유기 수지를 이용할 수 있다. 먼저, 스퍼터링법에 의해 산화 실리콘막을 층간막(1413) 위에 형성하고, 산화 실리콘막 위에 도포법에 의해 폴리이미드 수지막을 형성한다. 산화 실리콘막을 에칭 스토퍼로서 이용하여, 폴리이미드 수지막을 에칭 가공한다. 가공된 폴리이미드 수지층을 마스크로서 산화 실리콘막을 에칭 가공함으로써, 도 10에 나타낸 바와 같은 절연층(1480) 및 절연층(1482)의 적층으로 이루어지는 볼록 형상의 구조체를 형성할 수 있다.
도 9 및 도 10에 나타낸 바와 같이, 반사 전극층(1446) 표면에 요철을 가지면, 입사한 외광을 난반사시켜, 보다 양호한 화상 표시를 행할 수 있다. 따라서, 화상 표시에서의 시인성이 향상된다.
또한, 도 8, 도 9, 및 도 10에서는, 반사 영역(1498)에서 흑백 표시를 행하는 예를 나타냈지만, 반사 영역(1498)에서도 컬러 표시를 행할 수도 있다. 도 11에, 투과 영역(1499) 및 반사 영역(1498) 쌍방에 있어서, 풀 컬러 표시를 행하는 예를 나타낸다.
도 11에서는, 컬러 필터(1470)를 제 2 기판(1442)과 공통 전극층(1448)과의 사이에 형성하는 예이다. 반사 전극층(1446)과 시인측의 제 2 기판(1442)과의 사이에 컬러 필터(1470)를 형성함으로써, 반사 전극층(1446)에서 반사한 광은 컬러 필터(1470)를 투과하기 때문에, 컬러 표시를 행할 수 있다.
컬러 필터는 제 2 기판(1442)보다 외측(액정층(1444)과 반대측)에 설치해도 좋다.
또한, 도 9 및 도 10에 있어서도, 착색층(1416) 대신에 도 11의 (B)와 같이 컬러 필터(1470)를 형성함으로써, 반사 영역(1498)에서도 풀 컬러 표시를 행할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 3)
본 실시형태에서는, 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 트랜지스터의 예를 나타낸다. 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 트랜지스터의 구조는 특별히 한정되지 않고, 예를 들면 탑 게이트 구조, 또는 보텀 게이트 구조의 스태거형 및 플래너형 등을 이용할 수 있다. 또한, 트랜지스터는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조이어도, 2개 형성되는 더블 게이트 구조 혹은 3개 형성되는 트리플 게이트 구조이어도 좋다. 또한, 채널 형성 영역의 상하에 게이트 절연층을 통하여 배치된 2개의 게이트 전극층을 가지는 듀얼 게이트형이어도 좋다. 또한, 도 12의 (A) 내지 도 12의 (D)에 트랜지스터의 단면 구조의 일례를 이하에 나타낸다. 도 12의 (A) 내지 도 12의 (D)에 나타낸 트랜지스터는 산화물 반도체를 이용하는 것이다. 산화물 반도체를 이용하는 것의 메리트는 비교적 간단하고 저온의 프로세스로 높은 이동도와 낮은 오프 전류를 얻을 수 있는 것이지만, 물론, 다른 반도체를 이용해도 좋다.
도 12의 (A)에 나타낸 트랜지스터(2410)는 보텀 게이트 구조의 박막 트랜지스터의 하나이며, 역스태거형 박막 트랜지스터라고도 한다.
트랜지스터(2410)는 절연 표면을 가지는 기판(2400) 위에, 게이트 전극층(2401), 게이트 절연층(2402), 산화물 반도체층(2403), 소스 전극층(2405a), 및 드레인 전극층(2405b)을 포함한다. 또한, 트랜지스터(2410)를 덮어, 산화물 반도체층(2403)에 적층하는 절연층(2407)이 형성되어 있다. 절연층(2407) 위에는 보호 절연층(2409)이 더 형성되어 있다.
도 12의 (B)에 나타낸 트랜지스터(2420)는, 채널 보호형이라고 불리는 보텀 게이트 구조의 하나이며 역스태거형 박막 트랜지스터라고도 한다.
트랜지스터(2420)는 절연 표면을 가지는 기판(2400) 위에, 게이트 전극층(2401), 게이트 절연층(2402), 산화물 반도체층(2403), 산화물 반도체층(2403)의 채널 형성 영역을 덮는 채널 보호층으로서 기능하는 절연층(2427), 소스 전극층(2405a), 및 드레인 전극층(2405b)을 포함한다. 또한, 트랜지스터(2420)를 덮도록, 보호 절연층(2409)이 형성되어 있다.
도 12의 (C)에 나타낸 트랜지스터(2430)는 보텀 게이트형의 박막 트랜지스터이며, 절연 표면을 가지는 기판인 기판(2400) 위에, 게이트 전극층(2401), 게이트 절연층(2402), 소스 전극층(2405a), 드레인 전극층(2405b), 및 산화물 반도체층(2403)을 포함한다. 또한, 트랜지스터(2430)를 덮어, 산화물 반도체층(2403)에 접하는 절연층(2407)이 형성되어 있다. 절연층(2407) 위에는 보호 절연층(2409)이 더 형성되어 있다.
트랜지스터(2430)에 있어서, 게이트 절연층(2402)은 기판(2400) 및 게이트 전극층(2401) 위에 접하여 형성되고, 게이트 절연층(2402) 위에 소스 전극층(2405a), 드레인 전극층(2405b)이 접하여 형성되어 있다. 그리고, 게이트 절연층(2402), 및 소스 전극층(2405a), 드레인 전극층(2405b) 위에 산화물 반도체층(2403)이 형성되어 있다.
도 12의 (D)에 나타낸 트랜지스터(2440)는, 탑 게이트 구조의 박막 트랜지스터의 하나이다. 트랜지스터(2440)는 절연 표면을 가지는 기판(2400) 위에, 절연층(2437), 산화물 반도체층(2403), 소스 전극층(2405a), 및 드레인 전극층(2405b), 게이트 절연층(2402), 게이트 전극층(2401)을 포함하고, 소스 전극층(2405a), 드레인 전극층(2405b)에 각각 배선층(2436a), 배선층(2436b)이 접하여 형성되어 전기적으로 접속하고 있다.
본 실시형태에서는, 상술한 바와 같이, 트랜지스터를 구성하는 반도체층에 산화물 반도체층(2403)을 이용한다. 산화물 반도체층(2403)에 이용하는 산화물 반도체 재료로서는, 4원계 금속 산화물인 In－Sn－Ga－Zn－O계 금속 산화물이나, 3원계 금속 산화물인 In－Ga－Zn－O계 금속 산화물, In－Sn－Zn－O계 금속 산화물, In－Al－Zn－O계 금속 산화물, Sn－Ga－Zn－O계 금속 산화물, Al－Ga－Zn－O계 금속 산화물, Sn－Al－Zn－O계 금속 산화물이나, 2원계 금속 산화물인 In－Zn－O계 금속 산화물, Sn－Zn－O계 금속 산화물, Al－Zn－O계 금속 산화물, Zn－Mg－O계 금속 산화물, Sn－Mg－O계 금속 산화물, In－Mg－O계 금속 산화물이나, In－O계 금속 산화물, Sn－O계 금속 산화물, Zn－O계 금속 산화물 등을 이용할 수 있다. 또한, 상기 산화물 반도체에 Si를 포함해도 좋다. 여기서, 예를 들면, In－Ga－Zn－O계 산화물 반도체란, 적어도 In과 Ga와 Zn을 포함하는 산화물이며, 그 조성비에 특별히 제한은 없다. 또한, In과 Ga와 Zn 이외의 원소를 포함해도 좋다.
또한, 산화물 반도체층(2403)은 화학식 InMO3(ZnO)m(m＞0)으로 표기되는 박막을 이용할 수 있다. 여기서, M은, Ga, Al, Mn 및 Co로부터 선택된 하나, 또는 복수의 금속 원소를 나타낸다. 예를 들면, M으로서 Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
산화물 반도체층(2403)을 이용한 트랜지스터(2410, 2420, 2430, 2440)는 오프 상태에서의 전류값(오프 전류값)를 낮게 할 수 있다. 따라서, 화상 이미지 데이터 등의 전기 신호의 보유 시간을 길게 할 수 있고, 기입 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 줄일 수 있기 때문에, 소비 전력을 억제하는 효과를 얻는다.
또한, 산화물 반도체층(2403)을 이용한 트랜지스터(2410, 2420, 2430, 2440)는 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 따라서, 액정 표시 장치의 화소부에 이 트랜지스터를 이용함으로써, 고화질의 화상을 제공할 수 있다. 또한, 이 트랜지스터를 이용하여, 동일 기판 위에 구동 회로부와 화소부를 제작할 수 있기 때문에, 액정 표시 장치의 부품 수를 줄일 수 있다.
절연 표면을 가지는 기판(2400)에는 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리 기판을 이용할 수 있다.
보텀 게이트 구조의 트랜지스터(2410, 2420, 2430)에 있어서는, 베이스막이 되는 절연막을 기판과 게이트 전극층의 사이에 형성해도 좋다. 베이스막은 기판으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 또는 산화 질화 실리콘막으로부터 선택된 하나, 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
게이트 전극층(2401)의 재료는, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료, 또는 이것들을 주성분으로 하는 합금 재료를 이용하여, 단층으로 또는 적층하여 형성할 수 있다.
게이트 절연층(2402)은, 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여, 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 또는 산화 하프늄층을 단층으로, 또는 적층하여 형성할 수 있다. 예를 들면, 제 1 게이트 절연층으로서 플라즈마 CVD법에 의해 막두께 50 nm 이상 200 nm 이하의 질화 실리콘층(SiNy(y＞0))을 형성하고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로서 막두께 5 nm 이상 300 nm 이하의 산화 실리콘층(SiOx(x＞0))를 적층하여, 합계 막두께 200 nm의 게이트 절연층으로 한다.
소스 전극층(2405a), 드레인 전극층(2405b)에 이용하는 도전막으로서는, 예를 들면, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소, 또는 이들 원소를 포함하는 합금 등을 이용할 수 있다. 또한, Al, Cu 등의 금속층의 하측 또는 상측의 한쪽 또는 쌍방에 Ti, Mo, W 등의 고융점 금속층을 적층시킨 구성으로 해도 좋다. 또한, Al막에 발생하는 힐록이나 위스커의 발생을 방지하는 원소(Si, Nd 또는 Sc 등)가 첨가되어 있는 Al 재료를 이용함으로써 내열성을 향상시키는 것이 가능하게 된다.
또한, 소스 전극층(2405a), 드레인 전극층(2405b)에 접속하는 배선층(2436a), 배선층(2436b) 등의 도전막도 소스 전극층(2405a), 드레인 전극층(2405b)과 같은 재료를 이용할 수 있다.
또한, 소스 전극층(2405a), 드레인 전극층(2405b)(이것과 같은 층에서 형성되는 배선층을 포함함)이 되는 도전막으로서는 도전성의 금속 산화물로 형성해도 좋다. 도전성의 금속 산화물로서는 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 산화 주석 합금(In2O3―SnO2, ITO라고 약기함), 산화 인듐 산화 아연 합금(In2O3―ZnO) 또는 이들 금속 산화물 재료에 실리콘을 포함시킨 것을 이용할 수 있다.
절연층(2407, 2427, 2437)은, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막 등의 무기 절연막을 이용할 수 있다.
보호 절연층(2409)은 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 질화 산화 알루미늄막 등의 무기 절연막을 이용할 수 있다.
또한, 트랜지스터의 구조에 기인하는 표면 요철을 저감하기 위해 보호 절연층(2409) 위에 평탄화 절연막을 형성해도 좋다. 평탄화 절연막으로서는, 폴리이미드, 아크릴, 벤조시클로부텐 등의 유기 재료를 이용할 수 있다. 또한, 상기 유기 재료 외에, 저유전율 재료(low－k 재료) 등을 이용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성해도 좋다.
이와 같이, 본 실시형태에 있어서, 산화물 반도체층을 포함하는 트랜지스터를 이용함으로써, 고기능의 액정 표시 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 4)
본 실시형태는, 산화물 반도체층을 포함하는 트랜지스터, 및 제작 방법의 일례를 도 13을 이용하여 상세하게 설명한다.
도 13의 (A) 내지 도 13의 (E)에 트랜지스터의 단면 구조의 일례를 나타낸다. 도 13의 (A) 내지 도 13의 (E)에 나타낸 트랜지스터(2510)는 도 12의 (A)에 나타낸 트랜지스터(2410)와 같은 보텀 게이트 구조의 역스태거형 박막 트랜지스터이다.
본 실시형태의 반도체층에 이용하는 산화물 반도체는 도너가 되는 성질을 가지는 수소를 산화물 반도체로부터 극력 제거하여, 산화물 반도체의 주성분 이외의 불순물이 극력 포함되지 않도록 고순도화함으로써 i형(진성)의 산화물 반도체, 또는 i형(진성)에 한없이 가까운 산화물 반도체로 한 것이다. 즉, 불순물을 첨가하여 i형화하지 않고, 수소나 물 등의 불순물을 극력 제거한 것에 의해, 고순도화된 i형(진성 반도체) 또는 그에 가까워지는 것을 특징으로 하고 있다. 따라서, 트랜지스터(2510)가 가지는 산화물 반도체층은 고순도화되고 전기적으로 i형(진성)화한 산화물 반도체층이다.
또한, 고순도화된 산화물 반도체 중에는 캐리어가 매우 적고(제로에 가까움), 캐리어 농도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더욱 바람직하게는 1×1011/cm3 미만이다.
산화물 반도체 중에 캐리어가 매우 적기 때문에, 트랜지스터의 오프 전류를 줄일 수 있다. 오프 전류는 적으면 적을수록 바람직하다.
구체적으로는, 상술한 산화물 반도체층을 구비하는 트랜지스터는, 채널폭 1μm당의 오프 전류 밀도를 실온하에서 10 aA/μm(1×10－ 17 A/μm) 이하로 하는 것, 또한 1 aA/μm(1×10－ 18 A/μm) 이하, 또한 10 zA/μm(1×10－ 20 A/μm) 이하로 하는 것이 가능하다.
오프 상태에서의 전류값(오프 전류값)이 매우 작은 트랜지스터를 실시형태 1의 화소부에서의 트랜지스터로서 이용함으로써, 정지 화면 표시에서의 리프레시 동작 횟수를 적게 할 수 있다.
또한, 상술한 산화물 반도체층을 구비하는 트랜지스터(2510)는 온 전류의 온도 의존성을 거의 보이지 않고, 오프 전류도 매우 작은 영역에서밖에 추이(推移)하지 않는다.
이하, 도 13의 (A) 내지 도 13의 (E)를 이용하여 기판(2505) 위에 트랜지스터(2510)를 제작하는 공정을 설명한다.
먼저, 절연 표면을 가지는 기판(2505) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정과 에칭 공정으로 게이트 전극층(2511)을 형성한다. 또한, 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감할 수 있다.
절연 표면을 가지는 기판(2505)은 실시형태 3에 나타낸 기판(2400)과 같은 기판을 이용할 수 있다. 본 실시형태에서는 기판(2505)으로서 유리 기판을 이용한다.
베이스막이 되는 절연막을 기판(2505)과 게이트 전극층(2511)의 사이에 형성해도 좋다. 베이스막은 기판(2505)으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 또는 산화 질화 실리콘막으로부터 선택된 하나, 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
또한, 게이트 전극층(2511)의 재료는, 몰리브덴, 티탄, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이것들을 주성분으로 하는 합금 재료를 이용하여 단층 또는 적층으로 형성할 수 있다.
다음에, 게이트 전극층(2511) 위에 게이트 절연층(2507)을 형성한다. 게이트 절연층(2507)은 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여, 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 또는 산화 하프늄층을 이용하여, 이들의 단층 또는 적층으로 형성할 수 있다.
본 실시형태의 산화물 반도체는 불순물이 제거되어, i형화 또는 실질적으로 i형화된 산화물 반도체를 이용한다. 이러한 고순도화된 산화물 반도체는 계면 준위, 계면 전하에 대하여 매우 민감하기 때문에, 산화물 반도체층과 게이트 절연층과의 계면은 중요하다. 따라서 고순도화된 산화물 반도체에 접하는 게이트 절연층은 고품질화가 요구된다.
예를 들면, 마이크로파(예를 들면, 주파수 2.45 GHz)를 이용한 고밀도 플라즈마 CVD는 치밀하고 절연 내압이 높은 고품질의 절연층을 형성할 수 있으므로 바람직하다. 고순도화된 산화물 반도체와 고품질의 게이트 절연층이 밀접함으로써, 계면 준위를 저감하여 계면 특성을 양호한 것으로 할 수 있기 때문이다.
물론, 게이트 절연층으로서 양질의 절연층을 형성할 수 있는 것이라면, 스퍼터링법이나 플라즈마 CVD법 등 다른 성막 방법을 적용할 수 있다. 또한, 성막 후의 열처리에 의해 게이트 절연층의 막질, 산화물 반도체와의 계면 특성이 개질되는 절연층이어도 좋다. 어쨌든, 게이트 절연층으로서의 막질이 양호한 것은 물론, 산화물 반도체와의 계면 준위 밀도를 저감하여, 양호한 계면을 형성할 수 있는 것이면 좋다.
또한, 게이트 절연층(2507), 산화물 반도체막(2530)에 수소, 수산기 및 수분이 가능한 한 포함되지 않게 하기 위해, 산화물 반도체막(2530)의 성막의 전(前) 처리로서 스퍼터링 장치의 예비 가열실에서 게이트 전극층(2511)이 형성된 기판(2505), 또는 게이트 절연층(2507)까지가 형성된 기판(2505)을 예비 가열하여, 기판(2505)에 흡착된 수소, 수분 등의 불순물을 이탈시키고 배기하는 것이 바람직하다. 또한, 예비 가열실에 형성하는 배기 수단은 크라이오 펌프가 바람직하다. 또한, 이 예비 가열의 처리는 생략할 수도 있다. 또한, 이 예비 가열은 절연층(2516)의 성막 전에, 소스 전극층(2515a) 및 드레인 전극층(2515b)까지 형성한 기판(2505)에도 같은 처리를 행하여도 좋다.
다음에, 게이트 절연층(2507) 위에, 막두께 2 nm 이상 200 nm 이하, 바람직하게는 5 nm 이상 30 nm 이하의 산화물 반도체막(2530)을 형성한다(도 13의 (A) 참조).
또한, 산화물 반도체막(2530)을 스퍼터링법에 의해 성막하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 행하여, 게이트 절연층(2507)의 표면에 부착되어 있는 분상 물질(파티클, 먼지라고도 함)을 제거하는 것이 바람직하다. 역스퍼터링이란, 아르곤 분위기 하에서 기판측에 RF 전원을 이용하여 전압을 인가하여, 이온화한 아르곤을 기판에 충돌시켜 표면을 개질하는 방법이다. 또한, 아르곤 분위기 대신에 질소, 헬륨, 산소 등을 이용해도 좋다.
산화물 반도체막(2530)에 이용하는 산화물 반도체는 실시형태 3에 나타낸 4원계 금속 산화물이나, 3원계 금속 산화물이나, 2원계 금속 산화물이나, In－O계 금속 산화물, Sn－O계 금속 산화물, Zn－O계 금속 산화물 등의 산화물 반도체를 이용할 수 있다. 또한, 상기 산화물 반도체에 Si를 포함해도 좋다. 본 실시형태에서는, 산화물 반도체막(2530)으로서 In－Ga－Zn－O계 금속 산화물 타겟을 이용하여 스퍼터링법에 의해 성막한다. 이 단계에서의 단면도가 도 13의 (A)에 상당한다. 또한, 산화물 반도체막(2530)은 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스와 산소의 혼합 분위기 하에서 스퍼터링법에 의해 형성할 수 있다.
산화물 반도체막(2530)을 스퍼터링법으로 제작하기 위한 타겟으로서는, 예를 들면, 조성비로서 In2O3：Ga2O3：ZnO = 1：1：1［mol수비］의 금속 산화물을 이용할 수 있다. 또는, In2O3：Ga2O3：ZnO = 1：1：2［mol수비］의 금속 산화물을 이용해도 좋다. 산화물 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 금속 산화물 타겟을 이용함으로써, 성막한 산화물 반도체막은 치밀한 막이 된다.
산화물 반도체막(2530)을, 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
감압 상태로 보유된 성막실 내에 기판을 보유하여, 기판 온도를 100℃ 이상 600℃ 이하 바람직하게는 200℃ 이상 400℃ 이하로 한다. 기판을 가열하면서 성막함으로써, 성막한 산화물 반도체막에 포함되는 불순물 농도를 저감할 수 있다. 또한, 스퍼터링에 의한 막의 손상이 경감된다. 그리고, 성막실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 도입하여, 상기 타겟을 이용하여 기판(2505) 위에 산화물 반도체막(2530)을 성막한다. 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프, 예를 들면, 크라이오 펌프, 이온 펌프, 티탄 서블리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 분자 펌프에 콜드 트랩을 더한 것이어도 좋다. 크라이오 펌프를 이용하여 배기한 성막실은, 예를 들면, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물도) 등이 배기되기 때문에, 이 성막실에서 성막한 산화물 반도체막에 포함되는 불순물의 농도를 저감할 수 있다.
성막 조건의 일례로서는, 기판과 타겟 사이의 거리를 100 mm, 압력 0.6 Pa, 직류(DC) 전원 0.5 kW, 산소(산소 유량 비율 100%) 분위기 하의 조건이 적용된다. 또한, 펄스 직류 전원을 이용하면, 성막시에 발생하는 분상 물질(파티클, 먼지라고도 함)을 경감할 수 있어, 막두께 분포도 균일하게 되기 때문에 바람직하다.
다음에, 산화물 반도체막(2530)을 제 2 포토리소그래피 공정과 에칭 공정으로 섬 형상의 산화물 반도체층에 가공한다. 또한, 섬 형상의 산화물 반도체층을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감할 수 있다.
또한, 게이트 절연층(2507)에 컨택트홀을 형성하는 경우, 그 공정은 산화물 반도체막(2530)의 가공시에 동시에 행할 수 있다.
또한, 여기서의 산화물 반도체막(2530)의 에칭은 드라이 에칭이어도 웨트 에칭이어도 좋고, 양쪽 모두를 이용해도 좋다. 예를 들면, 산화물 반도체막(2530)의 웨트 에칭에 이용하는 에칭액으로서는, 인산, 초산 및 질산을 혼합한 용액 등을 이용할 수 있다. 또한, ITO－07N(칸토 화학사(KANTO CHEMICAL CO., INC.)제)를 이용해도 좋다.
다음에, 산화물 반도체층에 제 1 가열 처리를 행한다. 이 제 1 가열 처리에 의해 산화물 반도체층의 탈수화 또는 탈수소화를 행할 수 있다. 제 1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 또는 400℃ 이상 기판의 변형점 미만으로 한다. 여기에서는, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체층에 대하여 질소 분위기 하 450℃에서 1시간의 가열 처리를 행하여, 산화물 반도체층(2531)으로 한다(도 13의 (B) 참조).
또한, 가열 처리 장치는 전기로에 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치를 구비하고 있어도 좋다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는, 할로겐 램프, 매탈 핼라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용하여 가열 처리를 행하는 장치이다. 고온의 가스에는, 아르곤 등의 희가스, 또는 질소와 같이 가열 처리에 의해 피처리물과 반응하지 않는 불활성 기체가 이용된다.
예를 들면, 제 1 가열 처리로서 650℃∼700℃의 고온으로 가열한 불활성 가스 중에 기판을 이동시켜 넣고, 몇 분간 가열한 후, 기판을 이동시켜 고온으로 가열한 불활성 가스 중에서 내는 GRTA를 행하여도 좋다.
또한, 제 1 가열 처리에서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를 6 N(99.9999%) 이상, 바람직하게는 7 N(99.99999%) 이상, (즉 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)로 하는 것이 바람직하다.
또한, 제 1 가열 처리로 산화물 반도체층을 가열한 후, 같은 노에 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초건조 에어(이슬점이 ―40℃ 이하, 바람직하게는 ―60℃ 이하)를 도입해도 좋다. 가열 처리 장치에 도입하는 산소 가스 또는 N2O 가스의 순도는, 6 N 이상, 바람직하게는 7 N 이상, (즉, 산소 가스 또는 N2O 가스 중의 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)로 하는 것이 바람직하다. 특히 이들 가스에는, 물, 수소 등이 포함되지 않는 것이 바람직하다. 산소 가스 또는 N2O 가스의 작용에 의해, 탈수화 또는 탈수소화 처리에 의한 불순물의 배제 공정으로 이탈한 산화물 반도체를 구성하는 주성분 재료인 산소를 공급할 수 있다. 이 공정에 의해, 산화물 반도체층을 고순도화시키고 전기적으로 i형(진성)화할 수 있다.
또한, 산화물 반도체층의 제 1 가열 처리는 섬 형상의 산화물 반도체층으로 가공하기 전의 산화물 반도체막(2530)에 행할 수도 있다. 그 경우에는, 제 1 가열 처리 후에, 가열 장치로부터 기판을 취출하여, 포토리소그래피 공정을 행한다.
또한, 제 1 가열 처리는, 상기 이외에도, 산화물 반도체층 성막 후라면, 산화물 반도체층 위에 소스 전극층 및 드레인 전극층을 적층시킨 후, 혹은, 소스 전극층 및 드레인 전극층 위에 절연층을 형성한 후의 어느 타이밍에 행하여도 좋다.
또한, 게이트 절연층(2507)에 컨택트홀을 형성하는 경우, 그 공정은 산화물 반도체막(2530)에 제 1 가열 처리를 행하기 전이나 행한 후에 행하여도 좋다.
또한, 산화물 반도체를 2회로 나누어 성막하고, 2회로 나누어 가열 처리를 행하여 결정화한 산화물 반도체층을 이용해도 좋다. 이와 같은 공정을 행함으로써, 베이스 부재를 불문하고, 막 표면에 수직으로 c축 배향한 막두께의 두꺼운 결정 영역(단결정 영역)을 형성할 수 있다. 예를 들면, 3 nm 이상 15 nm 이하의 제 1 산화물 반도체막을 성막하여, 질소, 산소, 희가스, 또는 건조 공기의 분위기 하에서 450℃ 이상 850℃ 이하, 바람직하게는 550℃ 이상 750℃ 이하의 제 1 가열 처리를 행하여, 표면을 포함하는 영역에 결정 영역(판상 결정을 포함함)을 가지는 제 1 산화물 반도체막을 형성한다. 그리고, 제 1 산화물 반도체막보다 두꺼운 제 2 산화물 반도체막을 형성하여, 450℃ 이상 850℃ 이하, 바람직하게는 600℃ 이상 700℃ 이하의 제 2 가열 처리를 행한다. 이 공정에 의해, 제 1 산화물 반도체막이 종 결정이 되어, 제 2 산화물 반도체막 전체를 하부에서 상부를 향하여 결정 성장시킬 수 있고, 결과적으로 막두께가 두꺼운 결정 영역을 가지는 산화물 반도체층이 형성된다.
다음에, 게이트 절연층(2507), 및 산화물 반도체층(2531) 위에, 소스 전극층 및 드레인 전극층(이것과 같은 층에서 형성되는 배선을 포함함)이 되는 도전막을 형성한다. 소스 전극층, 및 드레인 전극층에 이용하는 도전막으로서는, 실시형태 3에 나타낸 소스 전극층(2405a), 드레인 전극층(2405b)에 이용하는 재료를 이용할 수 있다.
제 3 포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(2515a), 드레인 전극층(2515b)을 형성한 후, 레지스트 마스크를 제거한다(도 13의 (C) 참조).
제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에는, 자외선이나 KrF 레이저광이나 ArF 레이저광을 이용하면 좋다. 산화물 반도체층(2531) 위에서 서로 인접하는 소스 전극층의 하단부와 드레인 전극층의 하단부와의 간격폭에 의해 후에 형성되는 트랜지스터의 채널 길이(L)가 결정된다. 또한, 채널 길이(L) = 25 nm 미만인 경우에는, 수 nm∼수 10 nm으로 매우 파장이 짧은 초자외선(Extreme Ultraviolet)을 이용하여 제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광을 행하면 좋다. 초자외선에 의한 노광은 해상도가 높고 초점심도도 크다. 따라서, 후에 형성되는 트랜지스터의 채널 길이(L)를 10 nm 이상 1000 nm 이하로 하는 것도 가능하고, 회로의 동작 속도를 고속화할 수 있고, 또한, 오프 전류값이 매우 작기 때문에, 저소비 전력화도 도모할 수 있다.
또한, 포토리소그래피 공정에서 이용하는 포토마스크수 및 공정수를 줄이기 위해, 다계조 마스크에 의해 형성된 레지스트 마스크를 이용하여 에칭 공정을 행하여도 좋다. 투과한 광이 복수의 강도가 되는 다계조 마스크를 이용하여 형성한 레지스트 마스크는 복수의 막두께를 가지는 형상이 된다. 이 레지스트 마스크는 애싱을 행함으로써 형상을 변형할 수 있기 때문에, 1회의 포토리소그래피 공정에 의해 다른 패턴으로 가공하는 복수의 에칭 공정을 행할 수 있다. 따라서, 노광 마스크의 수를 줄일 수 있고, 대응하는 포토리소그래피 공정의 수도 줄일 수 있기 때문에, 공정의 간략화가 가능하게 된다.
또한, 도전막의 에칭 시에, 산화물 반도체층(2531)이 에칭되어 분단하는 일이 없도록 에칭 조건을 최적화하는 것이 바람직하다. 그러나, 도전막만을 에칭하여, 산화물 반도체층(2531)을 전혀 에칭하지 않는다는 에칭 조건을 얻는 것은 어렵다. 일부 경우에서는, 도전막의 에칭 시에 산화물 반도체층(2531)은 일부만이 에칭되어 홈부(오목부)를 가지는 산화물 반도체층이 될 수도 있다.
본 실시형태에서는, 도전막으로서 Ti막을 이용하고, 산화물 반도체층(2531)에는 In－Ga－Zn－O계 산화물 반도체를 이용하기 때문에, 에천트에는 과수 암모니아수(암모니아, 물, 과산화 수소수의 혼합액)를 이용하면 좋다.
다음에, 산화물 반도체층의 일부에 접하는 보호 절연막이 되는 절연층(2516)을 형성한다. 이 절연층(2516)을 형성하기 전에 N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행하여, 노출되어 있는 산화물 반도체층의 표면에 부착된 흡착수 등을 제거해도 좋다.
절연층(2516)은 적어도 1 nm 이상의 막두께로 하여, 스퍼터링법 등 절연층(2516)에 물, 수소 등의 불순물을 혼입시키지 않는 방법을 적절히 이용하여 형성할 수 있다. 절연층(2516)에 수소가 포함되면, 그 수소가 산화물 반도체층에 침입하는 현상이나, 수소가 산화물 반도체층 중의 산소를 추출하는 현상이 생기는 일이 있다. 이 경우, 산화물 반도체층의 백 채널측이 저저항화(n형화) 되어, 기생 채널이 형성되는 일이 있다. 따라서, 절연층(2516)은 수소 및 수소를 포함하는 불순물이 포함되지 않는 수단을 이용하여 성막하는 것이 중요하다.
본 실시형태에서는, 절연층(2516)으로서 막두께 200 nm의 산화 실리콘막을 스퍼터링법을 이용하여 성막한다. 성막시의 기판 온도는, 실온 이상 300℃ 이하로 하면 좋고, 본 실시형태에서는 100℃로 한다. 산화 실리콘막의 스퍼터링법에 따른 성막은 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스와 산소의 혼합 분위기 하에서 행할 수 있다. 또한, 타겟으로서 산화 실리콘 타겟 또는 실리콘 타겟을 이용할 수 있다. 예를 들면, 실리콘 타겟을 이용하여, 산소를 포함하는 분위기 하에서 스퍼터링법에 의해 산화 실리콘 막을 형성할 수 있다. 산화물 반도체층에 접하여 형성하는 절연층(2516)에는 수분이나, 수소 이온이나, OH－ 등의 불순물을 거의 포함하지 않고, 이것들이 외부로부터 침입하는 것을 차단하는 무기 절연막을 이용하는 것이 바람직하다. 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막 등을 이용할 수 있다.
산화물 반도체막(2530)의 성막시와 마찬가지로, 절연층(2516)의 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프(크라이오 펌프 등)를 이용하는 것이 바람직하다. 크라이오 펌프를 이용하여 배기한 성막실에서 성막한 절연층(2516)은 막중에 포함되는 불순물의 농도를 저감할 수 있다. 또한, 절연층(2516)의 성막실 내의 잔류 수분을 제거하기 위한 배기 수단으로서는, 터보 분자 펌프에 콜드 트랩을 더한 것이어도 좋다.
절연층(2516)을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
다음에, 불활성 가스 분위기 하, 또는 산소 가스 분위기 하에서 제 2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들면 250℃ 이상 350℃ 이하)를 행한다. 예를 들면, 질소 분위기 하에서 250℃, 1시간의 제 2 가열 처리를 행한다. 제 2 가열 처리를 행하면 산화물 반도체층의 일부(채널 형성 영역)는 절연층(2516)과 접한 상태로 승온된다.
이상의 공정을 거치는 것에 의해, 산화물 반도체막에 대하여 제 1 가열 처리를 행하여 수소, 물, 수산기 또는 수소화물(수소화합물이라고도 함) 등의 불순물과 동시에 감소한 산화물 반도체를 구성하는 주성분 재료의 하나인 산소를 공급할 수 있다. 따라서, 산화물 반도체층은 고순도화되고 전기적으로 i형(진성)화한다.
이상의 공정으로 트랜지스터(2510)가 형성된다(도 13의 (D) 참조).
또한, 산화물 절연층에 결함을 많이 포함하는 산화 실리콘층을 이용하면, 산화 실리콘층 형성 후의 가열 처리에 의해 산화물 반도체층 중에 포함되는 수소, 물, 수산기 또는 수소화물 등의 불순물을 산화 실리콘층 중으로 확산시킬 수 있다. 즉, 산화물 반도체층 중에 포함되는 이 불순물을 보다 저감시키는 효과를 얻는다.
절연층(2516) 위에 보호 절연층(2506)을 더 형성해도 좋다. 예를 들면, RF 스퍼터링법을 이용하여 질화 실리콘막을 형성한다. RF 스퍼터링법은 양산성이 좋기 때문에, 보호 절연층의 성막 방법으로서 바람직하다. 보호 절연층에는, 수분 등의 불순물을 거의 포함하지 않고, 또한 이러한 외부로부터의 침입을 막을 수 있는 무기 절연막인 질화 실리콘막, 질화 알루미늄막 등을 이용하면 좋다. 본 실시형태에서는, 보호 절연층(2506)에 질화 실리콘막을 이용한다(도 13의 (E) 참조).
보호 절연층(2506)에 이용하는 질화 실리콘막은, 절연층(2516)까지 형성된 기판(2505)을 100℃ 이상 400℃ 이하의 온도로 가열하여, 수소 및 물이 제거된 고순도 질소를 포함하는 스퍼터링 가스를 도입하고, 실리콘의 타겟을 이용하여 성막한다. 이 경우에도, 절연층(2516)과 마찬가지로, 처리실 내의 잔류 수분을 제거하면서 보호 절연층(2506)을 성막하는 것이 바람직하다.
보호 절연층의 형성 후, 대기중에서 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서의 가열 처리를 더 행하여도 좋다. 이 가열 처리는 일정 가열 온도를 보유하여 가열해도 좋고, 실온으로부터 가열 온도에의 승온과 가열 온도로부터 실온까지의 강온을 1 사이클로 하는 처리를 다수회 반복하여 행하여도 좋다.
이와 같이, 본 실시형태를 이용하여 제작한 고순도화된 산화물 반도체층을 포함하는 트랜지스터를 이용함으로써, 오프 상태에 있어서의 전류값(오프 전류값)을 보다 낮게 할 수 있다. 따라서, 표시 장치의 화소 전위의 보유 시간을 길게 할 수 있어, 리프레시 동작의 빈도를 보다 줄일 수 있기 때문에, 소비 전력을 억제하는 효과를 높게 할 수 있다.
또한, 고순도화된 산화물 반도체층을 포함하는 트랜지스터는, 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 따라서, 액정 표시 장치의 화소부에 이 트랜지스터를 이용함으로써, 고화질의 화상을 제공할 수 있다. 또한, 이 트랜지스터를 이용하여, 동일 기판 위에 구동 회로부를 제작할 수 있기 때문에, 액정 표시 장치의 부품 수를 줄일 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 5)
본 실시형태에서는, 반투과형 액정 표시 장치의 1 화소당의 반사광량과 투과광량을 향상시키는 화소 구성에 대하여, 도 14, 도 15, 및 도 16을 이용하여 설명한다.
도 14는 본 실시형태에 나타내는 화소의 평면 구성을 설명하기 위한 도면이다. 도 15의 (A)와 도 15의 (B)는 도 14에서의 일점 파선으로 나타낸 X1－X2부, 및 Y1－Y2부의 단면 구성을 나타낸다. 본 실시형태에 설명하는 화소는 기판(1800) 위에, 화소 전극부에는 투광성 도전층(1823), 절연막(1824) 반사 전극(1825)이 적층되어 있고, 절연막(1827), 절연막(1828), 및 유기 수지막(1822)에 형성된 컨택트홀(1855)에서, 투광성 도전층(1823)과 반사 전극(1825)이 트랜지스터(1851)의 드레인 전극(1857)에 접속되어 있다. 드레인 전극(1857)은 게이트 절연막(1829)을 통하여 용량 배선(1853)과 중첩하여, 보유 용량(1871)을 구성하고 있다(도 15의 (A) 참조).
트랜지스터(1851)의 게이트 전극(1858)은 배선(1852)에 접속되어 있고, 소스 전극(1856)은 배선(1854)에 접속되어 있다. 트랜지스터(1851)는 다른 실시형태에 설명한 트랜지스터를 이용할 수 있다.
반사 전극(1825)에 의해 외광을 반사함으로써, 화소 전극을 반사형 액정 표시 장치의 화소 전극으로서 기능시킬 수 있다. 반사 전극(1825)에는 복수의 개구부(1826)가 형성되어 있다. 개구부(1826)에는 반사 전극(1825)이 존재하지 않고, 구조체(1820) 및 투광성 도전층(1823)이 돌출되어 있다. 개구부(1826)로부터, 백 라이트의 광을 투과시킴으로써, 화소 전극을 투과형 액정 표시 장치의 화소 전극으로서 기능시킬 수 있다.
또한, 도 16은 도 15의 (B)와는 다른 예를 나타낸 단면도이며, 개구부(1826)에서, 구조체(1820) 및 투광성 도전층(1823)이 돌출하지 않은 구조를 가지는 본 발명의 일 양태이다. 도 15의 (B)에서는, 백 라이트 사출광구(1841)와 개구부(1826)는 거의 동일 사이즈인데 반하여, 도 16에서는, 백 라이트 사출광구(1841)의 사이즈와 개구부(1826)의 사이즈가 다르고, 백 라이트 입사광구(1842)로부터의 거리도 다르다. 따라서 도 16에서 보다 도 15의 (B)에서 투과 영역의 면적을 크게 할 수 있어, 도 15의 (B)가 바람직한 단면 형상이라고 할 수 있다.
개구부(1826)의 하층에는, 개구부(1826)와 중첩하여 구조체(1820)가 형성되어 있다. 도 15의 (B)는 도 14의 Y1－Y2부의 단면도이며, 화소 전극과 구조체(1820)의 구성을 나타낸다. 도 15의 (C)는 부위(1880)의 확대도이며, 도 15의 (D)는 부위(1881)의 확대도이다.
반사광(1832)은 반사 전극(1825)에 의해 반사된 외광을 나타낸다. 유기 수지막(1822)은 상면에 요철 형상의 만곡면을 가지고 있다. 반사 전극(1825)에 그 요철 형상의 만곡면을 반영시킴으로써, 반사 영역의 면적을 늘리고, 또한, 표시 영상 이외의 다른 물체가 비치는 일이 경감되기 때문에, 표시 영상의 시인성(視認性)을 높일 수 있다. 단면 형상에 있어서 만곡면을 가지는 반사 전극(1825)의 가장 굴곡하고 있다는 점에서, 서로 대향하는 2개의 경사면이 이루는 각도(θR)는, 90°이상, 바람직하게는 100°이상 120°이하로 하면 좋다(도 15의 (D) 참조).
구조체(1820)는, 개구부(1826)측에 백 라이트 사출광구(1841)를 가지고, 백 라이트(도시하지 않음)측에 백 라이트 입사광구(1842)를 가지고 있다. 또한, 구조체(1820)의 상부는 반사 전극(1825)의 표면보다 상방에 위치하고, 반사 전극의 단부보다 돌출한 형상을 하고 있다. 이 구조체(1820)의 상면과 반사 전극(1825)의 상단부와의 거리(H)는, 0.1μm 이상 3μm 이하, 바람직하게는 0.3μm 이상 2μm 이하로 한다. 또한, 백 라이트 사출광구(1841)의 면적보다 백 라이트 입사광구(1842)의 면적이 크게 형성되어 있다. 구조체(1820)의 측면(백 라이트 사출광구(1841)와 백 라이트 입사광구(1842) 이외의 면)에는, 반사층(1821)이 형성되어 있다. 구조체(1820)는, 산화 규소(SiOx), 질화 규소(SiNx), 산화 질화 규소(SiNO) 등의 투광성을 가지는 재료를 이용할 수 있다. 반사층(1821)은 알루미늄(Al)이나 은(Ag) 등의 광의 반사율이 높은 재료를 이용할 수 있다.
백 라이트로부터 발해진 투과광(1831)은 백 라이트 입사광구(1842)를 지나 구조체(1820)에 입사한다. 입사한 투과광(1831)의 일부는 그대로 백 라이트 사출광구(1841)로부터 사출되지만, 일부는 반사층(1821)에 의해 백 라이트 사출광구(1841)를 향해 반사되고, 일부는 더 반사하여 백 라이트 입사광구(1842)로 돌아오게 된다.
이때, 구조체(1820)의 백 라이트 사출광구(1841)와 백 라이트 입사광구(1842)를 지나는 구조체(1820)의 단면 형상을 보면, 좌우에 서로 대향하는 측면은 경사면으로 되어 있다. 각각의 측면이 이루는 각도(θT)를 90°미만, 바람직하게는 10°이상 60°이하로 함으로써, 백 라이트 입사광구(1842)로부터 입사한 투과광(1831)을 효율적으로 백 라이트 사출광구(1841)로 인도할 수 있다.
종래의 반투과형 액정 표시 장치에서는, 화소 전극부 중, 반사 전극으로서 기능하는 전극 면적을 SR, 투과 전극으로서 기능하는 전극 면적(개구부(1826)의 면적)을 ST로 한 경우, 양전극의 합계 면적의 비율이 100%(SR＋ST = 100%)가 된다. 본 실시형태에 나타낸 화소 구성을 가지는 반투과형 액정 표시 장치는, 투과 전극으로서 기능하는 전극 면적(ST)이 백 라이트 입사광구(1842)의 면적에 상당하기 때문에, 개구부(1826)의 면적을 크게 하거나, 또는, 백 라이트의 휘도를 높이거나 하지 않고, 투과광량을 향상시킬 수 있다. 즉, 외관상의 전극 면적(SR)와 전극 면적(ST)의 합계 면적의 비율을 100% 이상으로 할 수 있다.
본 실시형태를 이용함으로써, 소비 전력을 늘리지 않고 보다 밝고 표시 품질이 좋은 반투과형 액정 표시 장치를 얻을 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 6)
본 실시형태에 있어서는, 상기 실시형태에 설명한 액정 표시 장치를 구비하는 전자기기의 예에 대하여 설명한다.
또한, 본 형태는 본 발명의 일 양태에서의 표시 장치 및 그 구동 방법을 적용할 수 있는 일례를 설명하는 것으로, 본 발명의 일 양태는 정지 화면의 표시 기능을 가지는 그 외의 표시 장치에도 적용할 수 있다.
도 17의 (A)는 전자책(E－book이라고도 함)이며, 하우징(9630), 표시부(9631), 조작 키(9632), 태양전지(9633), 충방전 제어 회로(9634)를 가질 수 있다. 태양전지(9633)와 표시 패널을 자유롭게 개폐할 수 있게 장착하고, 태양전지로부터의 전력을 표시 패널, 백 라이트부, 또는 화상 처리 회로에 공급하는 전차책이다. 도 17의 (A)에 나타낸 전자책은 다양한 정보(정지 화면, 동영상, 텍스트 화상 등)를 표시하는 기능, 캘린더, 날짜 또는 시각 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 조작 또는 편집하는 기능, 다양한 소프트웨어(프로그램)에 의해 처리를 제어하는 기능 등을 가질 수 있다. 또한, 도 17의 (A)에서는 충방전 제어 회로(9634)의 일례로서 배터리(9635), DCDC 컨버터(이하, 컨버터(9636)라고 약기)를 가지는 구성에 대하여 나타낸다.
도 17의 (A)에 나타낸 구성으로 함으로서, 표시부(9631)로서 반투과형의 액정 표시 장치를 이용하는 경우, 비교적 밝은 상황하에서의 사용도 예상되고, 태양전지(9633)에 의한 발전, 및 배터리(9635)에서의 충전을 효율적으로 행할 수 있어 적합하다. 또한 태양전지(9633)는 하우징(9630)의 표면 및 이면에 효율적인 배터리(9635)의 충전을 행하는 구성으로 할 수 있기 때문에 적합하다. 또한 배터리(9635)로서는 리튬 이온 배터리를 이용하면, 소형화를 도모할 수 있다는 등의 이점이 있다.
또한, 도 17의 (A)에 나타낸 충방전 제어 회로(9634)의 구성, 및 동작에 대하여 도 17의 (B)에 블럭도를 참조하여 설명한다. 도 17의 (B)에는 태양전지(9633), 배터리(9635), 컨버터(9636), 컨버터(9637), 스위치(SW1 내지 SW3), 표시부(9631)에 대하여 나타내고, 배터리(9635), 컨버터(9636), 컨버터(9637), 스위치(SW1 내지 SW3)가 충방전 제어 회로(9634)에 대응하는 개소가 된다.
먼저, 외광을 이용하는 태양전지(9633)에 의해 발전이 되는 경우의 동작의 예에 대하여 설명한다. 태양전지로 발전한 전력은 배터리(9635)를 충전하기 위한 전압이 되도록 컨버터(9636)에서 승압 또는 강압이 이루어진다. 그리고, 표시부(9631)의 동작에 태양전지(9633)로부터의 전력이 이용되려면 스위치(SW1)를 온으로 하고, 컨버터(9637)로 표시부(9631)에 필요한 전압에 승압 또는 강압을 하게 된다. 또한, 표시부(9631)에서의 표시를 행하지 않을 때는, SW1을 오프로 하고, SW2를 온으로 하여 배터리(9635)의 충전을 행하는 구성으로 하면 좋다.
다음에 외광을 이용하는 태양전지(9633)에 의해 발전이 되지 않는 경우의 동작의 예에 대하여 설명한다. 배터리(9635)에 축전된 전력은 스위치(SW3)를 온으로 함으로써 컨버터(9637)에 의해 승압 또는 강압이 이루어진다. 그리고, 표시부(9631)의 동작에 배터리(9635)로부터의 전력이 이용되게 된다.
또한 태양전지(9633)에 대해서는, 충전 수단의 일례로서 나타냈지만, 다른 수단에 의한 배터리(9635)의 충전을 행하는 구성이어도 좋다. 또한, 다른 충전 수단을 조합하여 행하는 구성으로 해도 좋다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
본 출원은 전문이 참조로서 본 명세서에 통합되고, 2010년 1월 20일 일본 특허청에 출원된, 일련 번호가 2010-010473인 일본 특허 출원에 기초한다.
100：표시 장치 110：화상 처리 회로
111：기억 회로 111b：프레임 메모리
112：비교 회로 113：표시 제어 회로
115：선택 회로 116：광 센서
117：광 센서 120：표시 패널
121：구동 회로부 121A：게이트선 구동 회로
121B：신호선 구동 회로 122：화소부
123：화소 124：게이트선
125：신호선 126：단자부
126A, 126B：단자 127：스위칭 소자
128：공통 전극부 130：백 라이트부
210：용량 소자 214：트랜지스터
215：표시 소자 401：기간
402：기간 403：기간
404：기간 601：기간
602：기간 603：기간
604：기간 700：하우징
710, 720：기판 730：액정층
740：백 라이트부 750：광 센서
760：영역 770：개구부
780：도광판 800：하우징
810, 820：기판 830：액정층
840：백 라이트부 850a, 850b：광 센서
860：영역 870：개구부
1120：표시 패널 1125a, 1125b：편광판
1126：FPC(Flexible Printed Circuit)
1130：백 라이트부 1133：LED
1134：확산판 1135：광
1139：외광 1190：액정 표시 모듈
1401：게이트 전극층 1402：게이트 절연층
1403：반도체층
1405a, 1405b：소스 전극층 또는 드레인 전극층
1407：절연막 1408：용량 배선층
1409：절연막 1413：층간막
1416：착색층 1441：기판
1442：기판 1444：액정층
1446：반사 전극층 1447：투광성 도전층
1448：공통 전극층 1449：도전층
1450：트랜지스터 1460a, 1460b：배향막
1470：컬러 필터 1480, 1482：절연층
1498：반사 영역 1499：투과 영역
1800：기판 1820：구조체
1821：반사층 1822：유기 수지막
1823：투광성 도전층 1824：절연막
1825：반사 전극 1826：개구부
1827, 1828：절연막 1829：게이트 절연막
1831：투과광 1832：반사광
1841：백 라이트 사출광구 1842：백 라이트 입사광구
1851：트랜지스터 1852：배선
1853：용량 배선 1854：배선
1855：컨택트홀 1856：소스 전극
1857：드레인 전극 1858：게이트 전극
1871：보유 용량 1880, 1881：부위
2400：기판 2401：게이트 전극층
2402：게이트 절연층 2403：산화물 반도체층
2405a：소스 전극층 2405b：드레인 전극층
2407：절연층 2409：보호 절연층
2410, 2420：트랜지스터 2427：절연층
2430：트랜지스터 2436a, 2436b：배선층
2437：절연층 2440：트랜지스터
2505：기판 2506：보호 절연층
2507：게이트 절연층 2510：트랜지스터
2511：게이트 전극층 2515a：소스 전극층
2515b：드레인 전극층 2516：절연층
2530：산화물 반도체막 2531：산화물 반도체층
9630：하우징 9631：표시부
9632：조작 키 9633：태양전지
9634：충방전 제어 회로 9635：배터리
9636, 9637：컨버터

Claims (8)

  1. 표시 장치로서,
    액정 표시 패널;
    상기 액정 표시 패널의 액정층;
    상기 액정 표시 패널의 구동 회로에 전기적으로 접속된 표시 제어 회로; 및
    상기 표시 제어 회로와 전기적으로 접속되고, 상기 액정 표시 패널의 외측으로부터의 광과, 상기 액정층과 교차하는 광을 검출하기 위한 광 센서를 포함하고,
    상기 표시 제어 회로는, 상기 액정 표시 패널의 상기 외측으로부터의 상기 광의 조도의 변화율에 따라 리프레시 동작의 타이밍을 제어하기 위한 것이고,
    상기 액정 표시 패널의 상기 외측으로부터의 상기 광의 조도의 상기 변화율이 기정치에 이르렀을 때 리프레시 동작의 상기 타이밍을 제어하는, 표시 장치.
  2. 표시 장치로서,
    액정 표시 패널;
    상기 액정 표시 패널의 액정층;
    상기 액정 표시 패널의 구동 회로에 전기적으로 접속된 표시 제어 회로;
    상기 표시 제어 회로와 전기적으로 접속된 백라이트부; 및
    상기 표시 제어 회로와 전기적으로 접속되고, 상기 액정 표시 패널의 외측으로부터의 광과, 상기 백라이트부에 의해 방출되어 상기 액정층을 투과한 광을 검출하기 위한 광 센서를 포함하고,
    상기 표시 제어 회로는, 상기 액정 표시 패널의 상기 외측으로부터의 상기 광의 조도의 변화율에 따라 리프레시 동작의 타이밍을 제어하기 위한 것이고,
    상기 액정 표시 패널의 상기 외측으로부터의 상기 광의 조도의 상기 변화율이 기정치에 이르렀을 때 리프레시 동작의 상기 타이밍을 제어하는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 액정 표시 패널의 상기 외측으로부터의 광을 검출하는 제 2 광 센서를 더 포함하는, 표시 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 광 센서는 가시광선의 파장 영역에서 광에 대한 피크 감도를 가지는, 표시 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 액정층을 교차한 상기 광을 상기 광 센서로 인도하기 위한 도광판을 더 포함하는, 표시 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    산화물 반도체를 포함하는 반도체층을 포함하는 트랜지스터를 포함하는 화소를 더 포함하는, 표시 장치.
  7. 제 1 항 또는 제 2 항에 따른 표시 장치를 포함하는 전자기기.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 광 센서에 의해 검출된 광의 조도의 변화율은, 부분적으로는 상기 액정 표시 패널의 화소에서의 전위의 저하에 의한 것인, 표시 장치.
KR1020177014927A 2010-01-20 2010-12-21 표시 장치 및 표시 장치의 구동 방법 Expired - Fee Related KR101883331B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010010473 2010-01-20
JPJP-P-2010-010473 2010-01-20
PCT/JP2010/073661 WO2011089834A1 (en) 2010-01-20 2010-12-21 Display device and method for driving the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127020863A Division KR101744906B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 표시 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20170062558A KR20170062558A (ko) 2017-06-07
KR101883331B1 true KR101883331B1 (ko) 2018-08-30

Family

ID=44277286

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127020863A Expired - Fee Related KR101744906B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 표시 장치의 구동 방법
KR1020177014927A Expired - Fee Related KR101883331B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 표시 장치의 구동 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127020863A Expired - Fee Related KR101744906B1 (ko) 2010-01-20 2010-12-21 표시 장치 및 표시 장치의 구동 방법

Country Status (6)

Country Link
US (1) US20110175874A1 (ko)
JP (5) JP5600612B2 (ko)
KR (2) KR101744906B1 (ko)
CN (1) CN102713735B (ko)
TW (1) TWI518665B (ko)
WO (1) WO2011089834A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101744906B1 (ko) * 2010-01-20 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 구동 방법
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2013152432A (ja) * 2011-12-26 2013-08-08 Canon Inc 画像表示装置
JP2013195869A (ja) * 2012-03-22 2013-09-30 Japan Display West Co Ltd 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
TWI483032B (zh) 2012-07-09 2015-05-01 Acer Inc 顯示裝置
CN103578388B (zh) * 2012-07-25 2017-03-08 宏碁股份有限公司 显示装置及其高效充电方法
KR20150085035A (ko) 2012-11-15 2015-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
KR102038075B1 (ko) * 2012-12-14 2019-10-30 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102210524B1 (ko) * 2013-11-13 2021-02-03 삼성디스플레이 주식회사 표시패널
JP2015200734A (ja) * 2014-04-07 2015-11-12 キヤノン株式会社 画像表示装置、画像表示装置の制御方法、及び、プログラム
CN104241392B (zh) * 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
US10008182B2 (en) * 2014-09-12 2018-06-26 Samsung Electronics Co., Ltd. System-on-chip (SoC) devices, display drivers and SoC systems including the same
KR102297064B1 (ko) * 2014-09-12 2021-09-01 삼성전자주식회사 SoC 장치, 디스플레이 드라이버 및 이들을 포함하는 SoC 시스템
TWM494375U (zh) * 2014-10-08 2015-01-21 Integrated Solutions Technology Inc 整合實時時鐘或感光元件的顯示驅動電路及其顯示驅動晶片
WO2016087999A1 (ja) 2014-12-01 2016-06-09 株式会社半導体エネルギー研究所 表示装置、該表示装置を有する表示モジュール、及び該表示装置または該表示モジュールを有する電子機器
WO2016151429A1 (en) * 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
WO2017064593A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2017081575A1 (en) 2015-11-11 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US20170153695A1 (en) * 2015-11-30 2017-06-01 Semiconductor Energy Laboratory Co., Ltd. Display device, input/output device, data processing device, and driving method of data processing device
TWI743115B (zh) * 2016-05-17 2021-10-21 日商半導體能源硏究所股份有限公司 顯示裝置及其工作方法
CN105788554B (zh) * 2016-05-20 2019-02-12 武汉华星光电技术有限公司 显示屏驱动器、显示屏及终端
TWI709952B (zh) * 2016-07-01 2020-11-11 日商半導體能源研究所股份有限公司 電子裝置、電子裝置的驅動方法
US10650727B2 (en) * 2016-10-04 2020-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR102566717B1 (ko) * 2016-12-12 2023-08-14 삼성전자 주식회사 생체 센서를 구비한 전자 장치
CN106773338B (zh) * 2017-01-16 2020-02-18 京东方科技集团股份有限公司 一种液晶微波移相器
JP2019082630A (ja) * 2017-10-31 2019-05-30 株式会社ジャパンディスプレイ 表示装置
JP7055673B2 (ja) * 2018-03-15 2022-04-18 矢崎総業株式会社 車両用表示装置
CN110946442B (zh) * 2019-12-31 2021-06-22 南通中发展示器材有限公司 一种基于实物多维观察的可讲解海报展示架及其使用方法
WO2025047297A1 (ja) * 2023-08-30 2025-03-06 株式会社ジャパンディスプレイ 半導体装置、半導体装置の製造方法、表示装置、及び表示装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20080180385A1 (en) 2006-12-05 2008-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Display Device and Driving Method Thereof
JP2009229961A (ja) * 2008-03-25 2009-10-08 Seiko Epson Corp 液晶表示制御装置及び電子機器

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312633A (ja) * 1989-06-12 1991-01-21 Hitachi Ltd 液晶表示装置
US5070409A (en) * 1989-06-13 1991-12-03 Asahi Kogaku Kogyo Kabushiki Kaisha Liquid crystal display device with display holding device
JP3483291B2 (ja) * 1993-02-18 2004-01-06 キヤノン株式会社 液晶素子の駆動方法および駆動装置ならびにそれらを用いた表示装置
JPH0729526U (ja) * 1993-10-26 1995-06-02 株式会社デジタル 液晶表示装置
JPH1096890A (ja) * 1996-09-20 1998-04-14 Casio Comput Co Ltd 表示装置
JP3617896B2 (ja) * 1997-02-12 2005-02-09 株式会社東芝 液晶表示装置及び駆動方法
JPH10246879A (ja) * 1997-03-06 1998-09-14 Nec Corp 液晶表示装置およびその調整方法
JP2001075091A (ja) * 1999-07-07 2001-03-23 Matsushita Electric Ind Co Ltd 半透過型液晶表示装置
JP4781518B2 (ja) * 1999-11-11 2011-09-28 三星電子株式会社 反射透過複合形薄膜トランジスタ液晶表示装置
CN1220098C (zh) * 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
JP5093709B2 (ja) * 2001-08-22 2012-12-12 Ｎｌｔテクノロジー株式会社 液晶表示装置
US7573550B2 (en) * 2003-05-20 2009-08-11 Brilliant Film, Llc Devices for use in non-emissive displays
JP2004361618A (ja) * 2003-06-04 2004-12-24 Hitachi Displays Ltd 液晶表示装置
JP3974629B2 (ja) * 2003-11-19 2007-09-12 株式会社ナナオ 液晶表示装置の経年変化補償方法、液晶表示装置の経年変化補償装置、コンピュータプログラム及び液晶表示装置
KR101159785B1 (ko) * 2004-05-21 2012-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JP4590283B2 (ja) * 2004-05-21 2010-12-01 シャープ株式会社 バックライトユニット及びそれを備えた液晶表示装置
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US8154541B2 (en) * 2004-07-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US8194006B2 (en) * 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
JP4813857B2 (ja) * 2005-09-20 2011-11-09 株式会社 日立ディスプレイズ 共通電極印加電圧調整機能付き表示装置及びその調整方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
CN100468511C (zh) * 2005-12-21 2009-03-11 群康科技(深圳)有限公司 液晶显示器及其刷新频率调整方法
TWI308315B (en) * 2005-12-23 2009-04-01 Innolux Display Corp Liquid crystal display and method for adjusting it
TW200729141A (en) * 2006-01-20 2007-08-01 Asustek Comp Inc Display device capable of compensating luminance of environments
JP4997623B2 (ja) * 2006-03-01 2012-08-08 Ｎｌｔテクノロジー株式会社 液晶表示装置、該液晶表示装置に用いられる駆動制御回路及び駆動方法
JP2007317479A (ja) * 2006-05-25 2007-12-06 Epson Imaging Devices Corp 照明装置、電気光学装置及び電子機器
JP4915418B2 (ja) * 2006-09-29 2012-04-11 富士通株式会社 表示素子、それを備えた電子ペーパー、それを備えた電子端末機器及びそれを備えた表示システム並びに表示素子の画像処理方法
JP4866703B2 (ja) * 2006-10-20 2012-02-01 株式会社 日立ディスプレイズ 液晶表示装置
JP2008139430A (ja) * 2006-11-30 2008-06-19 Sharp Corp 液晶表示装置及びその駆動方法
KR20080061686A (ko) * 2006-12-28 2008-07-03 삼성전자주식회사 백라이트 어셈블리와 이의 구동 방법 그리고 이를 구비하는액정 표시 장치
JP5042077B2 (ja) * 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR20080101680A (ko) * 2007-05-18 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시장치, 전자 기기, 및 그의 구동방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP2009069327A (ja) * 2007-09-12 2009-04-02 Sharp Corp 映像表示装置
JP2011030093A (ja) * 2009-07-28 2011-02-10 Sanyo Electric Co Ltd ビデオカメラ
WO2011081010A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
WO2011081041A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101744906B1 (ko) * 2010-01-20 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20080180385A1 (en) 2006-12-05 2008-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Display Device and Driving Method Thereof
JP2009229961A (ja) * 2008-03-25 2009-10-08 Seiko Epson Corp 液晶表示制御装置及び電子機器

Also Published As

Publication number Publication date
KR101744906B1 (ko) 2017-06-20
TWI518665B (zh) 2016-01-21
JP2015194763A (ja) 2015-11-05
JP6009621B2 (ja) 2016-10-19
JP2014222365A (ja) 2014-11-27
WO2011089834A1 (en) 2011-07-28
US20110175874A1 (en) 2011-07-21
JP2011170342A (ja) 2011-09-01
CN102713735B (zh) 2015-07-01
KR20120127442A (ko) 2012-11-21
CN102713735A (zh) 2012-10-03
JP2017033001A (ja) 2017-02-09
JP5132834B2 (ja) 2013-01-30
KR20170062558A (ko) 2017-06-07
JP5764703B2 (ja) 2015-08-19
JP6284992B2 (ja) 2018-02-28
TW201137839A (en) 2011-11-01
JP5600612B2 (ja) 2014-10-01
JP2012212182A (ja) 2012-11-01

Similar Documents

Publication Publication Date Title
KR101883331B1 (ko) 표시 장치 및 표시 장치의 구동 방법
JP7681158B2 (ja) 液晶表示装置
TWI514354B (zh) 半導體裝置及半導體裝置之製造方法
TWI514057B (zh) 液晶顯示裝置及其製造方法
JP5922872B2 (ja) 液晶表示装置
KR20140015158A (ko) 액정 표시 장치 및 전자 기기
JP2025107401A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A16-div-PA0104

St.27 status event code: A-0-1-A10-A18-div-PA0104

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U12-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PC1903 Unpaid annual fee

Not in force date: 20210725

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210725

St.27 status event code: N-4-6-H10-H13-oth-PC1903