[go: up one dir, main page]

KR101882297B1 - 화소 및 이를 이용한 유기전계발광 표시장치 - Google Patents

화소 및 이를 이용한 유기전계발광 표시장치 Download PDF

Info

Publication number
KR101882297B1
KR101882297B1 KR1020120011161A KR20120011161A KR101882297B1 KR 101882297 B1 KR101882297 B1 KR 101882297B1 KR 1020120011161 A KR1020120011161 A KR 1020120011161A KR 20120011161 A KR20120011161 A KR 20120011161A KR 101882297 B1 KR101882297 B1 KR 101882297B1
Authority
KR
South Korea
Prior art keywords
transistor
node
voltage
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120011161A
Other languages
English (en)
Other versions
KR20130090088A (ko
Inventor
안정근
이왕조
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120011161A priority Critical patent/KR101882297B1/ko
Priority to US13/467,135 priority patent/US9058774B2/en
Priority to JP2012115638A priority patent/JP6043507B2/ja
Priority to CN201210303009.0A priority patent/CN103247253B/zh
Priority to TW101131470A priority patent/TWI619245B/zh
Priority to EP12182862.8A priority patent/EP2624244B1/en
Publication of KR20130090088A publication Critical patent/KR20130090088A/ko
Application granted granted Critical
Publication of KR101882297B1 publication Critical patent/KR101882297B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 제1 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드; 제1 전원과 상기 제1 노드 사이에 연결되며, 게이트 전극은 제2 노드에 접속되는 제1 트랜지스터; 주사 신호의 공급에 대응하여 데이터 신호를 상기 제2 노드로 공급하는 제2 트랜지스터; 소스 전극과 드레인 전극이 상호간 전기적으로 연결되며, 상기 제1 전원 및 상기 제2 노드 사이에 연결되는 제3 트랜지스터; 및 소스 전극과 드레인 전극이 상호간 전기적으로 연결되며, 상기 제2 노드와 상기 제1 노드 사이에 연결되는 제4 트랜지스터; 를 포함하는 화소 및 이를 이용한 유기전계발광 표시장치에 관한 것이다. 본 발명에 따르면, 종래에 사용되던 채널 도핑 마스크를 제조 공정에서 제거함으로써, 제조 시간 및 제조 비용이 절감되는 간략한 구조의 화소 및 이를 이용한 유기전계발광 표시장치를 제공할 수 있다.

Description

화소 및 이를 이용한 유기전계발광 표시장치{Pixel and Organic Light Emitting Display Using the same}
본 발명은 화소 및 이를 이용한 유기전계발광 표시장치에 관한 것으로, 보다 상세하게는 제조 시간 및 제조 비용이 절감되는 간략한 구조의 화소 및 이를 이용한 유기전계발광 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 표시장치들이 개발되고 있다. 이러한 표시장치로는 액정 표시장치(Liquid Crystal Display: LCD), 전계방출 표시장치(Field Emission Display: FED), 플라즈마 표시패널(Plasma Display Panel: PDP) 및 유기전계발광 표시장치(Organic Light Emitting Display: OLED) 등이 있다.
이 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
통상적으로, 유기전계발광 표시장치(OLED)는 유기발광소자를 구동하는 방식에 따라 패시브 매트릭스형 OLED(PMOLED)와 액티브 매트릭스형 OLED(AMOLED)로 분류된다.
액티브 매트릭스형 OLED(AMOLED)는 데이터 신호의 충전을 위한 스토리지 커패시터를 포함하게 되는데, 종래의 스토리지 커패시터의 경우 다결정 실리콘을 불순물로 도핑함으로써 MIM 커패시터(Metal-Insulator-Metal capacitor) 형태로 구현되었다.
그러나, 이 경우 반도체의 도핑을 위한 채널 도핑 마스크(channel doping mask)가 추가되어야 하므로, 제조 시간 및 제조 비용 등이 증가되는 문제가 발생되었다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 종래에 사용되던 채널 도핑 마스크를 제조 공정에서 제거함으로써, 제조 시간 및 제조 비용이 절감되는 간략한 구조의 화소 및 이를 이용한 유기전계발광 표시장치를 제공하기 위한 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 화소는, 제1 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드, 제1 전원과 상기 제1 노드 사이에 연결되며, 게이트 전극은 제2 노드에 접속되는 제1 트랜지스터, 주사 신호의 공급에 대응하여 데이터 신호를 상기 제2 노드로 공급하는 제2 트랜지스터, 소스 전극과 드레인 전극이 상호간 전기적으로 연결되며, 상기 제1 전원 및 상기 제2 노드 사이에 연결되는 제3 트랜지스터 및 소스 전극과 드레인 전극이 상호간 전기적으로 연결되며, 상기 제2 노드와 상기 제1 노드 사이에 연결되는 제4 트랜지스터를 포함한다.
또한, 상기 데이터 신호는, 제1 전압 또는 상기 제1 전압 보다 큰 전압 값으로 설정되는 제2 전압을 갖는 것을 특징으로 한다.
또한, 상기 제1 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제3 트랜지스터가 모스 커패시터로 동작하고, 상기 제2 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제4 트랜지스터가 모스 커패시터로 동작하는 것을 특징으로 한다.
또한, 상기 제1 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제3 트랜지스터가 강반전 상태(strong inversion mode)로 동작하고, 상기 제2 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제4 트랜지스터가 강반전 상태(strong inversion mode)로 동작하는 것을 특징으로 한다.
또한, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는, 기판 상에 형성되는 반도체층, 상기 반도체층 상에 형성되는 게이트 절연막, 상기 게이트 절연막 상에 형성되는 게이트 전극, 상기 게이트 전극 및 상기 게이트 절연막 상에 형성되는 층간 절연막 및 상기 층간 절연막 상에 형성되며, 상기 게이트 절연막 및 층간 절연막에 형성된 콘택홀을 통해 상기 반도체층과 전기적으로 연결된 소스 전극 및 드레인 전극을 포함한다.
또한, 상기 소스 전극과 상기 드레인 전극은, 상기 게이트 전극의 상측에서 하나의 판으로 형성되는 것을 특징으로 한다.
또한, 상기 콘택홀이 상기 판의 가장자리를 따라 다수개 형성됨으로써, 상기 소스 전극 및 드레인 전극과 상기 반도체층의 접촉 면적이 증대되는 것을 특징으로 한다.
또한, 상기 제1 내지 제4 트랜지스터는, PMOS 트랜지스터 또는 NMOS 트랜지스터인 것을 특징으로 한다.
본 발명의 유기전계발광 표시장치는, 주사선들, 데이터선들, 제1 전원 및 제2 전원과 접속되는 화소들을 포함하는 화소부, 상기 주사선들을 통해 각 화소에 주사 신호를 공급하는 주사 구동부 및 상기 데이터선들을 통해 각 화소에 데이터 신호를 공급하는 데이터 구동부를 포함하고, 상기 화소는, 제1 노드와 상기 제2 전원 사이에 연결되는 유기 발광 다이오드, 상기 제1 전원과 상기 제1 노드 사이에 연결되며, 게이트 전극은 제2 노드에 접속되는 제1 트랜지스터, 주사 신호의 공급에 대응하여 데이터 신호를 상기 제2 노드로 공급하는 제2 트랜지스터, 소스 전극과 드레인 전극이 상호간 전기적으로 연결되며, 상기 제1 전원 및 상기 제2 노드 사이에 연결되는 제3 트랜지스터 및 소스 전극과 드레인 전극이 상호간 전기적으로 연결되며, 상기 제2 노드와 상기 제1 노드 사이에 연결되는 제4 트랜지스터를 포함한다.
또한, 상기 데이터 신호는, 제1 전압 또는 상기 제1 전압 보다 큰 전압 값으로 설정되는 제2 전압을 갖는 것을 특징으로 한다.
또한, 상기 제1 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제3 트랜지스터가 모스 커패시터로 동작하고, 상기 제2 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제4 트랜지스터가 모스 커패시터로 동작하는 것을 특징으로 한다.
또한, 상기 제1 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제3 트랜지스터가 강반전 상태(strong inversion mode)로 동작하고, 상기 제2 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제4 트랜지스터가 강반전 상태(strong inversion mode)로 동작하는 것을 특징으로 한다.
또한, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는, 기판 상에 형성되는 반도체층, 상기 반도체층 상에 형성되는 게이트 절연막, 상기 게이트 절연막 상에 형성되는 게이트 전극, 상기 게이트 전극 및 상기 게이트 절연막 상에 형성되는 층간 절연막 및 상기 층간 절연막 상에 형성되며, 상기 게이트 절연막 및 층간 절연막에 형성된 콘택홀을 통해 상기 반도체층과 전기적으로 연결된 소스 전극 및 드레인 전극을 포함한다.
또한, 상기 소스 전극과 상기 드레인 전극은, 상기 게이트 전극의 상측에서 하나의 판으로 형성되는 것을 특징으로 한다.
또한, 상기 콘택홀이 상기 판의 가장자리를 따라 다수개 형성됨으로써, 상기 소스 전극 및 드레인 전극과 상기 반도체층의 접촉 면적이 증대되는 것을 특징으로 한다.
또한, 상기 제1 내지 제4 트랜지스터는, PMOS 트랜지스터 또는 NMOS 트랜지스터인 것을 특징으로 한다.
이상 살펴본 바와 같은 본 발명에 따르면, 종래에 사용되던 채널 도핑 마스크를 제조 공정에서 제거함으로써, 제조 시간 및 제조 비용이 절감되는 간략한 구조의 화소 및 이를 이용한 유기전계발광 표시장치를 제공할 수 있다.
도 1은 본 발명의 바람직한 실시예에 의한 유기전계발광 표시장치를 나타낸 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 화소를 나타낸 도면이다.
도 3은 도 2에 도시된 화소의 구동방법을 나타낸 파형도이다.
도 4는 본 발명의 다른 실시예에 의한 화소를 나타낸 도면이다.
도 5는 도 2에 도시된 화소의 단면을 나타낸 도면이다.
도 6는 도 5에 도시된 화소의 레이 아웃도이다.
도 7는 제3 트랜지스터와 제4 트랜지스터의 소스 전극 및 드레인 전극이 게이트 전극 상측에서 하나의 판으로 형성되는 경우의 화소 단면을 나타낸 도면이다.
도 8은 도 7에 도시된 화소의 레이 아웃도이다.
도 9는 컨택홀을 추가적으로 형성한 화소의 레이 아웃도이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시예들 및 이를 설명하기 위한 도면들을 참고하여 본 발명인 화소 및 이를 이용한 유기전계발광 표시장치에 대해 설명하도록 한다.
도 1은 본 발명의 바람직한 실시예에 의한 유기전계발광 표시장치를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 의한 유기전계발광 표시장치는 주사선들(S1 내지 Sn), 데이터선들(D1 내지 Dm), 제 1전원(ELVDD) 및 제 2전원(ELVSS)과 접속되는 화소들(10)를 포함하는 화소부(20)와, 주사선들(S1 내지 Sn)을 통해 각 화소(10)에 주사 신호를 공급하는 주사 구동부(30)와, 데이터선들(D1 내지 Dm)을 통해 데이터 신호를 각 화소(10)에 공급하는 데이터 구동부(40)를 포함하며, 주사 구동부(30) 및 데이터 구동부(40)를 제어하기 위한 타이밍 제어부(50)를 더 포함할 수 있다.
각 화소들(10)은 제 1전원(ELVDD) 및 제 2전원(ELVSS)과 연결된다.
제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받은 화소들(10) 각각은, 제 1전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2전원(ELVSS)까지 흐르는 전류에 의하여 데이터 신호에 대응하는 빛을 생성한다.
주사 구동부(30)는 타이밍 제어부(50)의 제어에 의해 주사 신호를 생성하고, 생성된 주사 신호를 주사선들(S1 내지 Sn)을 통해 각 화소(10)로 공급한다.
데이터 구동부(40)는 타이밍 제어부(50)의 제어에 의해 데이터 신호를 생성하고, 생성된 데이터 신호를 데이터선들(D1 내지 Dm)을 통해 각 화소(10)로 공급한다.
또한, 데이터 구동부(40)는 데이터 신호가 제1 전압(V1) 또는 제2 전압(V2)을 갖도록 동작할 수 있으며, 여기서 제2 전압(V2)은 제1 전압(V1)보다 큰 전압 값을 갖도록 설정될 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 화소를 나타낸 도면이다. 도 2에서는 설명의 편의성을 위하여 제 n주사선(Sn) 및 제 m데이터선(Dm)과 접속된 화소(10)를 도시하기로 한다.
특히, 여기서는 화소(10)를 구성하는 트랜지스터들(P1 내지 P4)이 PMOS 트랜지스터로 구성된 경우를 설명한다.
도 2을 참조하면, 본 발명의 바람직한 실시예에 의한 각 화소(10)는 유기 발광 다이오드(OLED)와, 데이터선(Dm) 및 주사선(Sn)에 접속되어 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소 회로(12)를 구비한다.
유기 발광 다이오드(OLED)의 애노드 전극은 화소 회로(12)에 접속되고, 캐소드 전극은 제 2전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소 회로(12)로부터 공급되는 전류에 대응하여 소정 휘도의 빛을 생성한다.
화소 회로(12)는 주사선(Sn)으로 주사 신호가 공급될 때 데이터선(Dm)으로 공급되는 데이터 신호에 대응되어, 제 1전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2전원(ELVSS)으로 흐르는 전류를 제어한다.
이를 위해, 화소 회로(12)는 제1 트랜지스터(P1), 제2 트랜지스터(P2), 제3 트랜지스터(P3), 제4 트랜지스터(P4)를 포함한다.
먼저, 유기 발광 다이오드(OLED)는 제1 노드(N1)와 제 2전원(ELVSS) 사이에 연결된다.
구체적으로, 유기 발광 다이오드(OLED)는 애노드 전극이 제1 노드(N1)에 연결되고, 캐소드 전극이 제 2전원(ELVSS)에 연결될 수 있다.
제1 트랜지스터(P1)는 구동 트랜지스터로서 게이트 전극에 공급되는 데이터 신호에 대응하는 전류를 생성하여 유기 발광 다이오드(OLED)로 공급한다.
이를 위하여, 제1 트랜지스터(P1)는 제 1전원(ELVDD)과 제1 노드(N1) 사이에 연결되며, 게이트 전극은 제2 노드(N2)에 연결된다.
구체적으로, 제1 트랜지스터(P1)는 소스 전극이 제 1전원(ELVDD)과 연결되고, 드레인 전극이 제1 노드(N1)에 연결될 수 있다.
제2 트랜지스터(P2)는 주사 신호의 공급에 대응하여 데이터 신호를 제2 노드(N2)로 공급할 수 있다.
즉, 제2 트랜지스터(P2)는 주사선(Sn)으로부터 주사 신호가 공급되는 경우 턴온되어, 데이터선(Dm)으로부터의 데이터 신호를 제1 트랜지스터(P1)의 게이트 전극에 공급할 수 있다.
이에 따라, 제1 트랜지스터(P1)는 자신의 게이트 전극에 공급되는 데이터 신호의 전압 레벨에 대응하는 전류를 생성하여 유기 발광 다이오드(OLED)로 공급할 수 있다.
구체적으로, 제2 트랜지스터(P2)는 게이트 전극이 주사선(Sn)에 연결되고, 소스 전극이 데이터선(Dm)에 연결되고, 드레인 전극이 제2 노드(N2)에 연결될 수 있다.
제3 트랜지스터(P3)는 일종의 모스(MOS, Metal Oxide Semiconductor) 커패시터로 동작할 수 있으며, 이를 위해 소스 전극과 드레인 전극이 전기적으로 연결된다.
구체적으로, 제3 트랜지스터(P3)는 소스 전극과 드레인 전극이 제 1전원(ELVDD)에 연결되며, 게이트 전극은 제2 노드(N2)에 연결될 수 있다.
이에 따라, 제3 트랜지스터(P3)의 소스 전극과 드레인 전극은 상호간 전기적으로 연결되며, 제1 트랜지스터(P1)의 소스 전극에 전기적으로 연결될 수 있다.
특히, 제3 트랜지스터(P3)는 반도체층에 채널이 형성될 만큼의 충분히 낮은 전압(예를 들어, 데이터 신호의 제1 전압(V1))이 게이트 전극에 공급되는 경우, 게이트 절연막을 사이에 둔 반도체층과 게이트 전극이 소정의 커패시턴스(capacitance)를 갖는 하나의 커패시터로 동작하게 된다.
제4 트랜지스터(P4)는 제3 트랜지스터(P3)와 동일하게 일종의 모스 커패시터로 동작할 수 있으며, 이를 위해 소스 전극과 드레인 전극이 전기적으로 연결된다.
구체적으로, 제4 트랜지스터(P4)는 소스 전극과 드레인 전극이 제2 노드(N2)에 연결되며, 게이트 전극은 제1 노드(N1)에 연결될 수 있다.
이에 따라, 제4 트랜지스터(P4)의 소스 전극과 드레인 전극은 상호간 전기적으로 연결되며, 제1 트랜지스터(P1)의 게이트 전극과 전기적으로 연결될 수 있다.
특히, 제4 트랜지스터(P4)는 반도체층에 채널이 형성될 만큼의 충분히 높은 전압(예를 들어, 데이터 신호의 제2 전압(V2))이 소스 전극 및 드레인 전극에 공급되는 경우, 게이트 절연막을 사이에 둔 반도체층과 게이트 전극이 소정의 커패시턴스를 갖는 하나의 커패시터로 동작하게 된다.
제1 노드(N1)는 유기 발광 다이오드(OLED)의 애노드 전극, 제1 트랜지스터(P1)의 드레인 전극, 제4 트랜지스터(P4)의 게이트 전극이 연결되는 접점으로 정의될 수 있다.
제2 노드(N2)는 제1 트랜지스터(P1)의 게이트 전극, 제2 트랜지스터(P2)의 드레인 전극, 제3 트랜지스터(P3)의 게이트 전극, 제4 트랜지스터(P4)의 소스 전극 및 드레인 전극이 연결되는 접점으로 정의될 수 있다.
제 1전원(ELVDD)은 고전위 전원으로서, 제1 트랜지스터(P1)의 소스 전극에 접속된다.
제 2전원(ELVSS)은 상기 제 1전원(ELVDD) 보다 낮은 레벨의 전압을 갖는 저전위 전원으로서, 유기 발광 다이오드(OLED)의 캐소드 전극에 접속된다.
도 3은 도 2에 도시된 화소의 구동방법을 나타낸 파형도이다. 이하, 도 2 및 도 3을 참조하여, 본 발명의 바람직한 실시예에 따른 화소(10)의 동작을 살펴보도록 하겠다.
먼저, 제1 기간(T1)에서는 로우 레벨의 전압을 갖는 주사 신호가 공급되며, 제1 전압(V1)을 갖는 데이터 신호가 공급된다.
주사 신호가 공급됨에 따라 제2 트랜지스터(P2)가 턴온되고, 턴온된 제2 트랜지스터(P2)에 의해 상기 데이터 신호가 제2 노드(N2)로 공급된다.
제2 노드(N2)로 공급된 데이터 신호는 충분히 낮은 전압인 제1 전압(V1)을 가지므로, 제3 트랜지스터(P3)의 게이트 전극에 제1 전압(V1)이 공급됨에 따라 제3 트랜지스터(P3)의 반도체층에는 채널이 형성되어 상기 제3 트랜지스터(P3)는 모스 커패시터로 동작하게 된다.
그러나, 제4 트랜지스터(P4)는 소스 전극 및 드레인 전극에 제1 전압(V1)이 공급됨에 따라 제4 트랜지스터(P4)의 반도체층에는 채널이 형성되지 않으므로, 모스 커패시터로 동작하지 않게 된다.
따라서, 모스 커패시터로 동작하는 제3 트랜지스터(P3)에는 제 1전원(ELVDD)과 제1 전압(V1)의 차에 해당하는 전압이 충전될 수 있으며, 이에 따라 다음 주사 신호가 공급될 때까지 제1 트랜지스터(P1)의 게이트-소스 전압은 일정하게 유지될 수 있다. 그러므로, 제1 트랜지스터(P1)는 해당 게이트-소스 전압에 대응하는 전류를 생성하여 유기 발광 다이오드(OLED)를 발광시킬 수 있다.
다음 제2 기간(T2))에서는 로우 레벨의 전압을 갖는 주사 신호가 공급되며, 제2 전압(V2)를 갖는 데이터 신호가 공급된다.
주사 신호가 공급됨에 따라 제2 트랜지스터(P2)가 턴온되고, 턴온된 제2 트랜지스터(P2)에 의해 상기 데이터 신호가 제2 노드(N2)로 공급된다.
제2 노드(N2)로 공급된 데이터 신호는 충분히 높은 전압인 제2 전압(V2)을 가지므로, 제3 트랜지스터(P3)의 게이트 전극에 제2 전압(V2)이 공급됨에 따라 제3 트랜지스터(P3)의 반도체층에는 채널이 형성되지 않으므로, 모스 커패시터로 동작하지 않게 된다.
그러나, 제4 트랜지스터(P4)의 소스 전극 및 드레인 전극에는 제2 전압(V2)이 공급됨에 따라 제4 트랜지스터(P4)의 반도체층에는 채널이 형성되어 상기 제4 트랜지스터(P4)는 모스 커패시터로 동작하게 된다.
따라서, 모스 커패시터로 동작하는 제4 트랜지스터(P4)에는 제2 전압(V2)과 제1 노드(N1)의 전압(유기 발광 다이오드(OLED)의 애노드 전극 전압)의 차에 해당하는 전압이 충전될 수 있으며, 이에 따라 다음 주사 신호가 공급될 때까지 제1 트랜지스터(P1)는 턴오프 상태가 되어 유기 발광 다이오드(OLED)의 발광을 중단시킬 수 있다.
즉, 제1 전압(V1)을 갖는 데이터 신호가 공급되는 제1 기간(T1)에서는 제3 트랜지스터(P3)가 모스 커패시터로 동작되나, 제2 전압(V2)을 갖는 데이터 신호가 공급되는 제2 기간(T2)에서는 제4 트랜지스터(P4)가 모스 커패시터로 동작될 수 있다.
또한, 제3 트랜지스터(P3)의 커패시터 특성으로 강화시키기 위하여 제1 전압(V1)을 갖는 데이터 신호가 공급되는 경우, 상기 제3 트랜지스터(P3)는 강반전 상태(strong inversion mode)로 동작되는 것이 바람직하며, 제4 트랜지스터(P4)의 커패시터 특성으로 강화시키기 위하여 제2 전압(V2)을 갖는 데이터 신호가 공급되는 경우, 상기 제4 트랜지스터(P4)는 강반전 상태로 동작하는 것이 바람직하다.
이를 위하여 데이터 신호의 제1 전압(V1)은 유기 발광 다이오드(OLED)의 애노드 전극 전압 이하의 전압 값으로 설정되고, 데이터 신호의 제2 전압(V2)은 제 1전원(ELVDD) 이상의 전압 값으로 설정될 수 있다.
도 4는 본 발명의 다른 실시예에 의한 화소를 나타낸 도면이다. 특히, 여기서는 화소(10)를 구성하는 트랜지스터들(P1 내지 P4)이 NMOS 트랜지스터로 구성된 경우를 설명한다.
이 경우 대부분의 구성이 도 2에 도시된 화소와 동일하나, 도 2에 도시된 화소에 비해 도전형이 반대로 구현됨에 따라 제3 트랜지스터(P3)와 제4 트랜지스터(P4)의 접속 관계가 바뀌게 된다.
즉, 제3 트랜지스터(P3)는 소스 전극과 드레인 전극이 제2 노드(N2)에 연결되며, 게이트 전극이 제 1전원(ELVDD)에 연결된다.
또한, 제4 트랜지스터(P4)는 소스 전극과 드레인 전극이 제1 노드(N1)에 연결되며, 게이트 전극이 제2 노드(N2)에 연결된다.
본 실시예에 의한 화소 동작을 간단히 살펴보면, 하이 레벨의 전압을 갖는 주사 신호가 공급되며 제1 전압(V1)을 갖는 데이터 신호가 공급된 경우, 턴온된 제2 트랜지스터(P2)에 의해 상기 데이터 신호가 제2 노드(N2)로 공급된다.
제2 노드(N2)로 공급된 데이터 신호는 충분히 낮은 전압인 제1 전압(V1)을 가지므로, 제3 트랜지스터(P3)의 소스 전극 및 드레인 전극에 제1 전압(V1)이 공급됨에 따라 제3 트랜지스터(P3)의 반도체층에는 채널이 형성되어 상기 제3 트랜지스터(P3)는 모스 커패시터로 동작하게 된다.
그러나, 제4 트랜지스터(P4)는 게이트 전극에 제1 전압(V1)이 공급됨에 따라 제4 트랜지스터(P4)의 반도체층에는 채널이 형성되지 않으므로, 모스 커패시터로 동작하지 않게 된다.
따라서, 모스 커패시터로 동작하는 제3 트랜지스터(P3)에는 제 1전원(ELVDD)과 제1 전압(V1)의 차에 해당하는 전압이 충전될 수 있으며, 이에 따라 다음 주사 신호가 공급될 때까지 제1 트랜지스터(P1)의 게이트-소스 전압은 일정하게 유지될 수 있다. 그러므로, 제1 트랜지스터(P1)는 소정 기간 동안 턴오프 상태가 되어 유기 발광 다이오드(OLED)의 발광을 중단시킬 수 있다.
하이 레벨의 전압을 갖는 주사 신호가 공급되며 제2 전압(V2)을 갖는 데이터 신호가 공급된 경우, 턴온된 제2 트랜지스터(P2)에 의해 상기 데이터 신호가 제2 노드(N2)로 공급된다.
제2 노드(N2)로 공급된 데이터 신호는 충분히 높은 전압인 제2 전압(V2)을 가지므로, 제3 트랜지스터(P3)의 소스 전극 및 드레인 전극에 제2 전압(V2)이 공급됨에 따라 제3 트랜지스터(P3)의 반도체층에는 채널이 형성되지 않으므로, 모스 커패시터로 동작하지 않게 된다.
그러나, 제4 트랜지스터(P4)의 게이트 전극에는 제2 전압(V2)이 공급됨에 따라 제4 트랜지스터(P4)의 반도체층에는 채널이 형성되어 상기 제4 트랜지스터(P4)는 모스 커패시터로 동작하게 된다.
따라서, 모스 커패시터로 동작하는 제4 트랜지스터(P4)에는 제2 전압(V2)과 제1 노드(N1)의 전압(유기 발광 다이오드(OLED)의 애노드 전극 전압)의 차에 해당하는 전압이 충전될 수 있으며, 이에 따라 다음 주사 신호가 공급될 때까지 제1 트랜지스터(P1)는 해당 게이트-소스 전압에 대응하는 전류를 생성하여 유기 발광 다이오드(OLED)를 발광시킬 수 있다.
또한, 제3 트랜지스터(P3)의 커패시터 특성으로 강화시키기 위하여 제1 전압(V1)을 갖는 데이터 신호가 공급되는 경우, 상기 제3 트랜지스터(P3)는 강반전 상태(strong inversion mode)로 동작되는 것이 바람직하며, 제4 트랜지스터(P4)의 커패시터 특성으로 강화시키기 위하여 제2 전압(V2)을 갖는 데이터 신호가 공급되는 경우, 상기 제4 트랜지스터(P4)는 강반전 상태로 동작하는 것이 바람직하다.
도 5는 도 2에 도시된 화소의 단면을 나타낸 도면이고, 도 6는 도 5에 도시된 화소의 레이 아웃도이다.
도 5 및 도 6을 참조하여, 화소(10)를 구성하는 제1 내지 제4 트랜지스터들(P1 내지 P4)의 구조에 대하여 자세히 살펴본다.
제1 내지 제4 트랜지스터들(P1 내지 P4)은 기판(100) 상에 형성되는데, 상기 기판(100)은 일례로 유리, 플라스틱, 실리콘 또는 합성수지와 같은 절연성을 띠는 재질로 이루어질 수 있으며, 유리 기판과 같은 투명 기판이 바람직하다.
먼저, 제3 트랜지스터(P3)의 구성을 대표적으로 살펴본다. 제3 트랜지스터(P3)는 반도체층(102), 게이트 절연막(103), 게이트 전극(104), 층간 절연막(105), 소스/드레인 전극(106a, 106b)으로 구성된다.
또한, 기판(100) 상에 버퍼층(101)이 형성될 수 있다. 버퍼층(101)은 기판(100)에 함유된 불순물에 의한 오염을 방지하기 위한 것으로, 실리콘 산화막(SiO2)이나 실리콘 질화막(SiNx)과 같은 절연막으로 형성된다.
반도체층(102)은 버퍼층(101) 상에 소정의 패턴으로 형성된다. 반도체층(102)은 버퍼층(101)상에 증착된 비정질 실리콘을 레이저 등을 이용하여 결정화한 폴리실리콘(LTPS: low temperature poly silicon)을 이용할 수 있다.
반도체층(102) 상에는 게이트 절연막(103)이 형성된다. 게이트 절연막(103)은 질화막, 산화막 예를 들어, 실리콘 산화막 또는 실리콘 질화막 중 하나로 이루어지며, 이들에 제한되지는 않는다.
게이트 전극(104)은 게이트 절연막(103) 상에 소정 패턴으로 형성된다. 게이트 전극(104) 상에는 층간 절연막(105)이 형성된다.
게이트 절연막(103)은 반도체층(102)과 게이트 전극(104) 사이를 절연시키고, 층간 절연막(105)은 게이트 전극(104)과 소스/드레인 전극(106a, 106b) 사이를 절연시킨다.
소스/드레인 전극(106a, 106b)은 층간 절연막(105) 상에 형성된다. 소스/드레인 전극(106a, 106b)은 게이트 절연막(103)과 층간 절연막(105)에 형성된 콘택홀(ch)을 통해 반도체층(102)의 양측과 각각 전기적으로 연결된다.
게이트 전극(104) 및 소스/드레인 전극(106a, 106b)은 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 알루미늄(Al) 등의 금속, 또는 이들 금속의 합금이나 적층 구조로 형성될 수 있으며, 이들에 제한되지는 않는다.
평탄화층(107)은 층간 절연막(105)과 소스/드레인 전극(106a, 106b) 상에 형성되며, 질화막, 산화막 중 하나로 이루어지나 이들에 제한되지는 않는다.
그리고 평탄화층(107)이 일부 제거된 부분에는 유기 발광 다이오드(OLED)의 애노드 전극(110)이 형성된다.
상기 유기 발광 다이오드(OLED)의 애노드 전극(110)은 제1 트랜지스터(P1)의 드레인 전극과 전기적으로 연결된다.
또한, 유기 발광 다이오드(OLED)의 애노드 전극(110) 상에 발광층(112)이 형성된다.
상기 발광층(112)은 정공 수송층, 유기 발광층, 전자 수송층이 적층된 구조로 형성되며, 정공 주입층과 전자 주입층을 더 포함할 수 있다.
또한, 상기 발광층(112) 상에는 유기 발광 다이오드(OLED)의 캐소드 전극(114)이 형성된다. 상기 유기 발광 다이오드(OLED)의 캐소드 전극(114)은 제2 전원(ELVSS)에 연결된다.
상술한 제3 트랜지스터(P3)의 구조는 나머지 트랜지스터들(P1, P2, P4)에도 동일하게 적용될 수 있으므로, 나머지 트랜지스터들(P1, P2, P4)의 설명은 생략한다.
도 7은 제3 트랜지스터와 제4 트랜지스터의 소스 전극 및 드레인 전극이 게이트 전극 상측에서 하나의 판으로 형성되는 경우의 화소 단면을 나타낸 도면이고, 도 8은 도 7에 도시된 화소의 레이 아웃도이다.
도 5및 도 6을 참조하면, 제3 트랜지스터(P3)와 제4 트랜지스터(P4)의 소스 전극(106a)과 드레인 전극(106b)은 게이트 전극(104)을 피해 연결될 수 있으나, 도 7 및 도 8을 참조하면 제3 트랜지스터(P3)와 제4 트랜지스터(P4)의 소스 전극(106a)과 드레인 전극(106b)은 각 게이트 전극(104)의 상측에서 하나의 판(130)으로 형성될 수 있다.
이에 따라, 소스 전극(106a)과 드레인 전극(106b)이 형성하는 판(130)과 게이트 금속(104) 사이에 형성되는 중첩 면적을 통해 추가적인 정전용량을 확보할 수 있게 된다.
도 9는 컨택홀을 추가적으로 형성한 화소의 레이 아웃도이다.
도 9를 참조하면, 이 때 제3 트랜지스터(P3)와 제4 트랜지스터(P4)의 소스/드레인 전극(106a, 106b)을 반도체층(102)과 연결시키는 컨택홀(ch)을 상기 판(130)의 가장자리를 따라 다수개 형성함으로써, 소스/드레인 전극(106a, 106b)과 반도체층(102)의 접촉 면적으로 증대시킬 수 있다.
소스/드레인 전극(106a, 106b)과 반도체층(102)의 접촉 면적이 증가됨에 따라 보다 안정적으로 데이터 신호를 유지할 수 있게 된다.
즉, 제3 트랜지스터(P3)와 같이 소스 전극(106a)과 드레인 전극(106b)이 형성하는 판(130)의 상, 하측 가장자리에 컨택홀(ch)를 형성함과 더불어, 좌, 우측 가장자리에도 추가적인 컨택홀(ch)을 형성할 수 있다.
또한, 제4 트랜지스터(P4)와 같이 좌측 가장자리에만 추가적인 컨택홀(ch)을 형성하여 소스/드레인 전극(106a, 106b)과 반도체층(102)의 접촉 면적으로 증대시킬 수 있게 된다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 화소 20: 화소부
30: 주사 구동부 40: 데이터 구동부
P1: 제1 트랜지스터 P2: 제2 트랜지스터
P3: 제3 트랜지스터 P4: 제4 트랜지스터

Claims (16)

  1. 제1 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드;
    제1 전원과 상기 제1 노드 사이에 연결되며, 게이트 전극은 제2 노드에 연결되는 제1 트랜지스터;
    주사 신호의 공급에 대응하여 데이터 신호를 상기 제2 노드로 공급하는 제2 트랜지스터;
    소스 전극과 드레인 전극이 상호간 전기적으로 연결되며, 상기 제1 전원 및 상기 제2 노드 사이에 연결되는 제3 트랜지스터; 및
    소스 전극과 드레인 전극이 상호간 전기적으로 연결되며, 상기 제2 노드와 상기 제1 노드 사이에 연결되는 제4 트랜지스터; 를 포함하는 화소.
  2. 제1항에 있어서, 상기 데이터 신호는,
    제1 전압 또는 상기 제1 전압 보다 큰 전압 값으로 설정되는 제2 전압을 갖는 것을 특징으로 하는 화소.
  3. 제2항에 있어서,
    상기 제1 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제3 트랜지스터가 모스 커패시터로 동작하고, 상기 제2 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제4 트랜지스터가 모스 커패시터로 동작하는 것을 특징으로 하는 화소.
  4. 제2항 또는 제3항에 있어서,
    상기 제1 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제3 트랜지스터가 강반전 상태(strong inversion mode)로 동작하고, 상기 제2 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제4 트랜지스터가 강반전 상태(strong inversion mode)로 동작하는 것을 특징으로 하는 화소.
  5. 제1항에 있어서, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는,
    기판 상에 형성되는 반도체층;
    상기 반도체층 상에 형성되는 게이트 절연막;
    상기 게이트 절연막 상에 형성되는 게이트 전극;
    상기 게이트 전극 및 상기 게이트 절연막 상에 형성되는 층간 절연막; 및
    상기 층간 절연막 상에 형성되며, 상기 게이트 절연막 및 층간 절연막에 형성된 콘택홀을 통해 상기 반도체층과 전기적으로 연결된 소스 전극 및 드레인 전극; 을 포함하는 화소.
  6. 제5항에 있어서, 상기 소스 전극과 상기 드레인 전극은,
    상기 게이트 전극의 상측에서 하나의 판으로 형성되는 것을 특징으로 하는 화소.
  7. 제6항에 있어서,
    상기 콘택홀이 상기 판의 가장자리를 따라 다수개 형성됨으로써, 상기 소스 전극 및 드레인 전극과 상기 반도체층의 접촉 면적이 증대되는 것을 특징으로 하는 화소.
  8. 제1항에 있어서, 상기 제1 내지 제4 트랜지스터는,
    PMOS 트랜지스터 또는 NMOS 트랜지스터인 것을 특징으로 하는 화소.
  9. 주사선들, 데이터선들, 제1 전원 및 제2 전원과 접속되는 화소들을 포함하는 화소부;
    상기 주사선들을 통해 각 화소에 주사 신호를 공급하는 주사 구동부; 및
    상기 데이터선들을 통해 각 화소에 데이터 신호를 공급하는 데이터 구동부; 를 포함하고,
    상기 화소는,
    제1 노드와 상기 제2 전원 사이에 연결되는 유기 발광 다이오드;
    상기 제1 전원과 상기 제1 노드 사이에 연결되며, 게이트 전극은 제2 노드에 연결되는 제1 트랜지스터;
    주사 신호의 공급에 대응하여 데이터 신호를 상기 제2 노드로 공급하는 제2 트랜지스터;
    소스 전극과 드레인 전극이 상호간 전기적으로 연결되며, 상기 제1 전원 및 상기 제2 노드 사이에 연결되는 제3 트랜지스터; 및
    소스 전극과 드레인 전극이 상호간 전기적으로 연결되며, 상기 제2 노드와 상기 제1 노드 사이에 연결되는 제4 트랜지스터; 를 포함하는 유기전계발광 표시장치.
  10. 제9항에 있어서, 상기 데이터 신호는,
    제1 전압 또는 상기 제1 전압 보다 큰 전압 값으로 설정되는 제2 전압을 갖는 것을 특징으로 하는 유기전계발광 표시장치.
  11. 제10항에 있어서,
    상기 제1 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제3 트랜지스터가 모스 커패시터로 동작하고, 상기 제2 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제4 트랜지스터가 모스 커패시터로 동작하는 것을 특징으로 하는 유기전계발광 표시장치.
  12. 제10항 또는 제11항에 있어서,
    상기 제1 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제3 트랜지스터가 강반전 상태(strong inversion mode)로 동작하고, 상기 제2 전압을 갖는 데이터 신호가 상기 제2 노드로 공급되는 경우 상기 제4 트랜지스터가 강반전 상태(strong inversion mode)로 동작하는 것을 특징으로 하는 유기전계발광 표시장치.
  13. 제9항에 있어서, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는,
    기판 상에 형성되는 반도체층;
    상기 반도체층 상에 형성되는 게이트 절연막;
    상기 게이트 절연막 상에 형성되는 게이트 전극;
    상기 게이트 전극 및 상기 게이트 절연막 상에 형성되는 층간 절연막; 및
    상기 층간 절연막 상에 형성되며, 상기 게이트 절연막 및 층간 절연막에 형성된 콘택홀을 통해 상기 반도체층과 전기적으로 연결된 소스 전극 및 드레인 전극; 을 포함하는 유기전계발광 표시장치.
  14. 제13항에 있어서, 상기 소스 전극과 상기 드레인 전극은,
    상기 게이트 전극의 상측에서 하나의 판으로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
  15. 제14항에 있어서,
    상기 콘택홀이 상기 판의 가장자리를 따라 다수개 형성됨으로써, 상기 소스 전극 및 드레인 전극과 상기 반도체층의 접촉 면적이 증대되는 것을 특징으로 하는 유기전계발광 표시장치.
  16. 제9항에 있어서, 상기 제1 내지 제4 트랜지스터는,
    PMOS 트랜지스터 또는 NMOS 트랜지스터인 것을 특징으로 하는 유기전계발광 표시장치.
KR1020120011161A 2012-02-03 2012-02-03 화소 및 이를 이용한 유기전계발광 표시장치 Active KR101882297B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120011161A KR101882297B1 (ko) 2012-02-03 2012-02-03 화소 및 이를 이용한 유기전계발광 표시장치
US13/467,135 US9058774B2 (en) 2012-02-03 2012-05-09 Pixel and organic light emitting display using the same
JP2012115638A JP6043507B2 (ja) 2012-02-03 2012-05-21 画素およびこれを用いた有機電界発光表示装置
CN201210303009.0A CN103247253B (zh) 2012-02-03 2012-08-23 像素以及使用该像素的有机发光显示器
TW101131470A TWI619245B (zh) 2012-02-03 2012-08-30 像素結構及使用其之有機發光顯示器
EP12182862.8A EP2624244B1 (en) 2012-02-03 2012-09-04 Pixel and organic light emitting display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120011161A KR101882297B1 (ko) 2012-02-03 2012-02-03 화소 및 이를 이용한 유기전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20130090088A KR20130090088A (ko) 2013-08-13
KR101882297B1 true KR101882297B1 (ko) 2018-07-30

Family

ID=47008290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120011161A Active KR101882297B1 (ko) 2012-02-03 2012-02-03 화소 및 이를 이용한 유기전계발광 표시장치

Country Status (6)

Country Link
US (1) US9058774B2 (ko)
EP (1) EP2624244B1 (ko)
JP (1) JP6043507B2 (ko)
KR (1) KR101882297B1 (ko)
CN (1) CN103247253B (ko)
TW (1) TWI619245B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015025978A (ja) * 2013-07-26 2015-02-05 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
KR102534116B1 (ko) * 2017-12-21 2023-05-19 삼성디스플레이 주식회사 Dc-dc 컨버터, 이를 포함하는 표시 장치
KR102500205B1 (ko) 2018-01-24 2023-02-15 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN114185214B (zh) * 2022-02-16 2022-05-03 北京京东方技术开发有限公司 阵列基板和显示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911978B1 (ko) * 2008-03-10 2009-08-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2009288592A (ja) 2008-05-30 2009-12-10 Sony Corp パネルおよび駆動制御方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP4344698B2 (ja) * 2002-12-25 2009-10-14 株式会社半導体エネルギー研究所 補正回路を備えたデジタル回路及びそれを有する電子機器
GB0318611D0 (en) 2003-08-08 2003-09-10 Koninkl Philips Electronics Nv Circuit for signal amplification and use of the same in active matrix devices
TWI288900B (en) * 2004-04-30 2007-10-21 Fujifilm Corp Active matrix type display device
US8576217B2 (en) * 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
JP4931367B2 (ja) * 2005-04-28 2012-05-16 シャープ株式会社 検出装置及びそれを備えた表示装置
KR20070019457A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
KR101211265B1 (ko) 2005-08-31 2012-12-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5656321B2 (ja) * 2005-10-18 2015-01-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール及び電子機器
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
KR100805597B1 (ko) * 2006-08-30 2008-02-20 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
JP4353237B2 (ja) 2006-11-17 2009-10-28 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
KR100867926B1 (ko) 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
KR100916903B1 (ko) * 2008-04-03 2009-09-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR100962961B1 (ko) * 2008-06-17 2010-06-10 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20100064620A (ko) 2008-12-05 2010-06-15 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US8648787B2 (en) 2009-02-16 2014-02-11 Himax Display, Inc. Pixel circuitry for display apparatus
JP5456372B2 (ja) * 2009-05-29 2014-03-26 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
KR101142729B1 (ko) * 2010-03-17 2012-05-03 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911978B1 (ko) * 2008-03-10 2009-08-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2009288592A (ja) 2008-05-30 2009-12-10 Sony Corp パネルおよび駆動制御方法

Also Published As

Publication number Publication date
US20130201087A1 (en) 2013-08-08
KR20130090088A (ko) 2013-08-13
EP2624244A1 (en) 2013-08-07
CN103247253A (zh) 2013-08-14
CN103247253B (zh) 2017-06-16
JP6043507B2 (ja) 2016-12-14
TWI619245B (zh) 2018-03-21
US9058774B2 (en) 2015-06-16
TW201334173A (zh) 2013-08-16
JP2013161081A (ja) 2013-08-19
EP2624244B1 (en) 2017-05-17

Similar Documents

Publication Publication Date Title
JP4838571B2 (ja) 発光表示装置およびその製造方法
KR101194861B1 (ko) 유기발광다이오드 표시소자
JP4170384B2 (ja) 自発光型表示装置
CN104867442B (zh) 一种像素电路及显示装置
KR101285537B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR20200064230A (ko) 유기 발광 표시 장치
US8368675B2 (en) Organic light emitting display device
US20110148937A1 (en) Pixel circuit, organic light emitting display, and method of controlling brightness thereof
CN100403377C (zh) 图像显示装置
KR20180004370A (ko) 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
CN101986378A (zh) 有源有机发光二极管显示器像素驱动电路及其驱动方法
CN100367325C (zh) 晶体管、制造其的方法、及包括其的发光显示器
CN102682704A (zh) 有源有机电致发光显示器的像素驱动电路及其驱动方法
CN103069477A (zh) 图像显示装置
US11037509B2 (en) Pixel driving circuit and display device having the same for eliminating improper image-displaying of OLED display resulting from drifting of threshold voltage of driving TFT
KR101882297B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
JP5899292B2 (ja) 画素駆動回路及びディスプレイ装置
KR100658257B1 (ko) 발광 표시장치
KR101137849B1 (ko) 발광 표시장치
CN202650489U (zh) 有源有机电致发光显示器的像素驱动电路
KR20090014484A (ko) 유기전계발광표시장치의 화소 회로
KR102594291B1 (ko) 유기발광 표시장치 및 그의 구동 방법
JP2001343931A (ja) 表示装置
EP3333837B1 (en) Pixel circuit and drive method therefor, and display panel

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120203

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120806

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170203

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120203

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180205

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180419

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180720

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180723

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210701

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220620

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240625

Start annual number: 7

End annual number: 7