[go: up one dir, main page]

KR101871544B1 - 가변 폭의 디지트를 갖는 맞물림 커패시터 - Google Patents

가변 폭의 디지트를 갖는 맞물림 커패시터 Download PDF

Info

Publication number
KR101871544B1
KR101871544B1 KR1020147007722A KR20147007722A KR101871544B1 KR 101871544 B1 KR101871544 B1 KR 101871544B1 KR 1020147007722 A KR1020147007722 A KR 1020147007722A KR 20147007722 A KR20147007722 A KR 20147007722A KR 101871544 B1 KR101871544 B1 KR 101871544B1
Authority
KR
South Korea
Prior art keywords
bar
digits
conductive
coupled
digit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020147007722A
Other languages
English (en)
Other versions
KR20140062493A (ko
Inventor
자오윈 디 우
파라그 우파디하야
쉬웬 지앙
Original Assignee
자일링크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자일링크스 인코포레이티드 filed Critical 자일링크스 인코포레이티드
Publication of KR20140062493A publication Critical patent/KR20140062493A/ko
Application granted granted Critical
Publication of KR101871544B1 publication Critical patent/KR101871544B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

가변 폭의 디지트를 갖는 맞물림 커패시터가 개시된다. 커패시터(100)의 일 실시예는 제 1 복수의 전도성 디지트(110) 및 제 1 복수의 전도성 디지트(110)와 연동 방식으로 배치된 제 2 복수의 전도성 디지트(110)를 포함하여, 맞물림 구조가 형성되도록 한다. 제 1 복수의 전도성 디지트(110) 및 제 2제 2 전도성 디지트(110)는 총괄하여 디지트 세트를 형성하고, 여기서 디지트 세트(110)의 제 1 디지트의 폭은 디지트 세트의 제 2 디지트에 대하여 불균일하다.

Description

가변 폭의 디지트를 갖는 맞물림 커패시터{INTERDIGITATED CAPACITOR HAVING DIGITS OF VARYING WIDTH}
본 발명의 실시예는 일반적으로 집적 회로에 관한 것으로, 보다 구체적으로 집적 회로 기술에서 이용하기 위한 맞물림 커패시터(interdigitated capacitor)에 관한 것이다.
커패시터와 같은 수동 전자 부품은 대개 집적 회로(integrated circuit; IC) 애플리케이션에 이용된다. 한 가지 특정한 유형의 커패시터는 맞물림 커패시터이다. 종래의 맞물림 커패시터는 복수의 맞물림 층들을 포함하고, 여기서 맞물림 층들의 각각의 쌍은 산화물 층(또는 산화물 영역)에 의해 분리된다. 각각의 맞물림 층은 실질적으로 서로 평행하게 배치된 2개의 바(bar)(또는 인터커넥트)를 포함한다. 복수의 "디지트(digit)"(즉, 긴 전도체)가 각각의 바에서 연장된다. 디지트는 총괄하여 연동(interlock) 구조 또는 맞물림 구조를 형성하도록 바를 따라 이격된다.
종래의 맞물림 커패시터는 몇 가지 문제점을 안고 있다. 예를 들어, 디지트의 길이가 길수록, 더 많은 전류 손실이 디지트에 발생하는 경향이 있다. 따라서, 디지트의 길이는 통상적으로 이와 같은 손실을 최소화하도록 선택된다. 예를 들어, 짧은 길이의 디지트를 갖는 다수의 맞물림 층들이 통상적으로 커패시터의 영역에 걸쳐 있다. 이것은 손실을 효과적으로 최소화하지만, 그 결과 커패시터의 커패시턴스 밀도는 낮아지게 된다. 결국, 맞물림 층들 각각은 필요한 커패시턴스 밀도를 제공하기 위해 2개의 전극들을 필요로 할 것이다. 이러한 전극들은 맞물림 구조 밖에 위치되고, 바 및 산화물 층의 영역의 공간을 소비한다. 따라서, 커패시터 영역은 성능을 극대화하는 방식으로 이용되지 않는다.
본 발명의 목적은 가변 폭의 디지트를 갖는 맞물림 커패시터를 제공하는 것이다.
가변 폭의 디지트를 갖는 맞물림 커패시터가 개시된다. 커패시터의 일 실시예는 제 1 복수의 전도성 디지트 및 제 1 복수의 전도성 디지트와 연동 방식으로 배치된 제 2 복수의 전도성 디지트를 포함하여, 맞물림 구조가 형성되도록 한다. 제 1 복수의 전도성 디지트 및 제 2 복수의 전도성 디지트는 총괄하여 디지트 세트를 형성하고, 여기서 디지트 세트의 제 1 디지트의 폭은 디지트 세트의 제 2 디지트에 대하여 불균일하다.
일부 실시예들에서, 맞물림 구조의 끝에 가장 가까이 배치되는 디지트 세트의 제 1 서브세트는 맞물림 구조의 중앙에 가장 가까이 배치되는 디지트 세트의 제 2 서브세트보다 넓은 폭을 가질 수 있다.
일부 실시예들에서, 맞물림 구조의 끝에 가장 가까이 배치되는 디지트 세트의 제 1 서브세트는 맞물림 구조의 중앙에 가장 가까이 배치되는 디지트 세트의 제 2 서브세트보다 3배 내지 5배 넓은 폭을 가질 수 있다.
일부 실시예들에서, 맞물림 구조의 끝에 가장 가까이 배치되는 디지트 세트의 제 1 정의된 수의 서브세트는 제 1 폭을 가질 수 있고, 디지트 세트의 나머지 디지트는 제 1 폭보다 좁은 제 2 폭을 가질 수 있다.
일부 실시예들에서, 디지트 세트의 각각의 디지트의 폭은 맞물림 구조의 끝에 배치된 디지트에서의 가장 넓은 폭에서부터 맞물림 구조의 중앙에 배치된 디지트에서의 가장 좁은 폭으로 점점 가늘어질 수 있단.
일부 실시예들에서, 디지트 세트의 디지트의 상대적인 폭은 맞물림 구조의 자성 H 필드 분포에 따라 결정될 수 있다.
일부 실시예들에서, 디지트 세트 중 특정한 세트의 폭은 디지트 세트 중 그 특정한 세트에 의해 운반되는 전류량에 비례할 수 있다.
일부 실시예들에서, 디지트 세트의 디지트 간의 간격은 실질적으로 그 크기가 균일할 수 있다.
일부 실시예들에서, 제 1 복수의 전도성 디지트 및 제 2 복수의 전도성 디지트는 구리, 도핑된 폴리실리콘, 알루미늄 또는 질화 티탄 중 적어도 하나로부터 형성될 수 있다.
일부 실시예들에서, 제 1 복수의 전도성 디지트는 제 1 물질로 형성될 수 있고, 제 2 복수의 전도성 디지트는 제 1 물질과는 상이한 제 2 물질로 형성될 수 있다.
일부 실시예들에서, 커패시터는 맞물림 구조에 결합된 적어도 하나의 바를 더 포함할 수 있고, 여기서 적어도 하나의 바는 적어도 하나의 급전점(feeding point)을 가질 수 있다.
일부 실시예들에서, 급전점에 가장 가까이 배치되는 디지트 세트의 제 1 서브세트는 나머지 디지트 세트보다 넓은 폭을 가질 수 있다.
커패시터를 형성하기 위한 방법의 실시예는, 제 1 복수의 전도성 디지트를 형성하는 단계 및 제 1 복수의 전도성 디지트와 연동 방식으로 배치된 제 2 복수의 전도성 디지트를 형성하는 단계를 포함하여, 맞물림 구조가 형성되도록 한다. 제 1 복수의 전도성 디지트 및 제 2 복수의 전도성 디지트는 총괄하여 디지트 세트를 형성할 수 있고, 여기서 디지트 세트의 제 1 디지트의 폭은 디지트 세트의 제 2 디지트에 대하여 불균일할 수 있다.
일부 실시예들에서, 맞물림 구조에 결합된 바의 급전점에 가장 가까이 배치되는 디지트 세트의 제 1 서브세트는 바의 급전점으로부터 가장 멀리 떨어져 배치되는 디지트 세트의 제 2 서브세트보다 넓은 폭을 가질 수 있다.
일부 실시예들에서, 맞물림 구조에 결합된 바의 급전점에 가장 가까이 배치되는 디지트 세트의 제 1 서브세트는 바의 급전점으로부터 가장 멀리 떨어져 배치되는 디지트 세트의 제 2 서브세트보다 3배 내지 5배 넓은 폭을 가질 수 있다.
일부 실시예들에서, 맞물림 구조에 결합된 바의 급전점에 가장 가까이 배치되는 디지트 세트의 제 1 정의된 수의 서브세트는 제 1 폭을 가질 수 있고, 디지트 세트의 나머지 디지트는 제 1 폭보다 좁은 제 2 폭을 가질 수 있다.
일부 실시예들에서, 디지트 세트의 각각의 디지트의 폭은 맞물림 구조에 결합된 바의 급전점 가까이에 배치된 디지트에서의 가장 넓은 폭에서부터 바의 급전점으로부터 가장 멀리 떨어져 배치된 디지트에서의 가장 좁은 폭으로 점점 가늘어질 수 있다.
일부 실시예들에서, 디지트 세트의 디지트의 상대적인 폭은 맞물림 구조의 자성 H 필드 분포에 따라 결정될 수 있고, 디지트 세트 중 특정한 세트의 폭은 디지트 세트 중 그 특정한 세트에 의해 운반되는 전류량에 비례할 수 있다.
일부 실시예들에서, 급전점을 갖는 적어도 하나의 바는 맞물림 구조에 결합될 수 있고, 급전점에 가장 가까이 배치되는 디지트 세트의 제 1 서브세트는 나머지 디지트 세트보다 넓은 폭을 가질 수 있다.
커패시터의 다른 실시예는 단일 맞물림 층을 포함할 수 있고, 이러한 단일 맞물림 층은 제 1 복수의 전도성 디지트 및 연동 방식으로 배치된 제 2 복수의 전도성 디지트를 포함할 수 있다. 제 1 복수의 전도성 디지트 및 제 2 복수의 전도성 디지트는 맞물림 구조가 형성되도록 배치될 수 있다.
본 발명에 따르면, 가변 폭의 디지트를 갖는 맞물림 커패시터를 제공하는 것이 가능하다.
첨부 도면들은 본 발명개시의 하나 이상의 양태들에 따른 예시적인 실시예들을 도시하지만, 첨부 도면들은 본 발명개시를 도시된 실시예들로 한정시키는 것이 아닌, 단지 설명과 이해를 위한 것으로서 받아들여져야 한다.
도 1은 맞물림 커패시터의 제 1 실시예를 나타내는 평면도이다.
도 2는 종래의 맞물림 커패시터에 대한 자성 H 필드 분포를 나타내는 그래프이다.
도 3은 맞물림 커패시터의 제 4 실시예를 나타내는 평면도이다.
도 4는 커패시터를 형성하는 방법의 하나의 실시예를 나타내는 흐름도이다.
도 5는 맞물림 커패시터의 제 2 실시예를 나타내는 평면도이다.
도 6은 맞물림 커패시터의 제 3 실시예를 나타내는 평면도이다.
가변 폭의 디지트를 갖는 맞물림 커패시터가 개시된다. 앞서 논의된 바와 같이, 맞물림 커패시터는 긴 전도체 또는 "디지트"를 이용하여 커패시터 같은 고역 통과 특성을 생성하는 특정한 유형의 커패시터이다. 맞물림 커패시터의 일 실시예는 복수의 디지트를 포함하고, 여기서 맞물림 구조의 끝에 가까이 위치된 복수의 디지트는 맞물림 구조의 중앙에 가까이 위치된 복수의 디지트보다 넓다. 추가의 실시예에서, 디지트의 폭은 맞물림 구조의 끝에서의 가장 넓은 점에서부터 맞물림 구조의 중앙에서의 가장 좁은 점으로 점점 가늘어진다. 아래에서 더욱 상세하게 논의되는 바와 같이, 이러한 배치는 맞물림 커패시터 구조가 바(bar) 및 산화물 층에 적용될 수 있도록 디지트가 연장될 수 있게 허용하여, 맞물림 커패시터의 커패시턴스 밀도를 증가시킬 수 있다.
도 1은 맞물림 커패시터(100)의 제 1 실시예를 나타내는 평면도이다. 특히, 도 1은 x 차원 및 z 차원에서의 맞물림 커패시터(100)를 나타낸다. 도 1은 반드시 실척도로 도시된 것은 아니고, 맞물림 커패시터(100)는 반드시 예시된 치수 또는 수량으로 한정되지 않는다는 것을 유념한다(예시된 치수 및 수량은 주로 독자의 이해를 용이하게 하기 위한 것이다).
예시된 바와 같이, 커패시터(100)는 제 1 바(106) 및 제 2 바(108)를 포함하고, 이들은 실질적으로 서로 평행하게 배치된다. 복수의 디지트(1101-110n)[이하에, 총괄하여 "디지트(110)"로 언급됨]가 제 1 바(106) 및 제 2 바(108) 각각으로부터 연장된다. 총괄하여, 디지트(110)는 연동 또는 맞물림 구조(104)를 형성한다. 전류가 제 1 바(106) 및 제 2 바(108) 상에 위치된 적어도 하나의 "급전점" 또는 전극(1121-1122)[이하에, 총괄하여 "전극(112)"으로 언급됨]을 통해 맞물림 구조에 제공된다. 일 실시예에서, 제 1 바(106) 및 제 2 바(108) 각각은 전류를 제공하기 위한 전극(대략적으로, 급전점)(112)를 포함한다. 바(106 및 108) 상에 위치된 급전점은 바에선 임의의 위치에(예컨대, 바의 양 극단에, 바의 중앙에, 그리고 양 극단과 바의 중앙 사이의 임의의 다른 위치에) 배치될 수 있다는 것을 유념해야 한다.
일 실시예에서, 디지트(110)는 다른 잠재적인 물질들 중에서, 구리, 도핑된 폴리실리콘, 알루미늄, 또는 질화 티탄과 같은 전도성 물질로 형성된다. 제 1 바(106)로부터 연장되는 디지트(110)의 조성은 제 2 바(108)로부터 연장되는 디지트의 조성과 상이할 수 있다. 디지트(110)와 바(106, 108) 사이의 간격은 일반적으로 이산화 규소와 같은 유전체 물질을 포함한다.
예시된 바와 같이, 디지트(110)의 폭은 디지트마다 불균일하다(예컨대, 적어도 2개 이상의 디지트는 상이한 폭을 갖는다). 예를 들어, 일 실시예에서, 맞물림 구조(104)의 끝에 가까이 위치되는 디지트(110)[예컨대, 디지트(1101, 1102, 110n-1, 및 110n)]는 맞물림 구조(104)의 중앙에 가까이 위치되는 디지트[예컨대, 디지트(110n-m-1 및 110n-m)]보다 넓다. 일 실시예에서, 특히, 맞물림 구조(104)의 끝에 가까이 위치되는 디지트(110)는 맞물림 구조(104)의 중앙에 가까이 위치되는 디지트보다 3배 내지 5배 넓다.
다른 실시예에서, 맞물림 구조(104)의 끝에 가까이 위치된 지정된 수의 디지트(110)는 맞물림 구조의 나머지 디지트(110)보다 넓다. 예를 들어, 맞물림 구조(104)의 끝에서부터 맞물림 구조(104)의 중앙으로 이동하면, 제 1 x개의 디지트(110)는 제 1 폭을 갖고, 나머지 디지트(110)는 제 1 폭보다 좁은 제 2 폭을 갖는다.
또 다른 실시예에서, 디지트(110)의 폭은 맞물림 구조(104)의 끝에서의 가장 넓은 폭(W1)에서부터 맞물림 구조(104)의 중앙에서의 가장 좁은 폭(W2)으로 점점 가늘어져셔, 맞물림 구조(104)의 중간 점(즉, 끝과 중앙 사이)에 존재하는 디지트(110)의 폭은 W1과 W2 사이의 폭을 갖도록 한다.
역시 또 다른 실시예에서, 디지트(110)의 상대적인 폭은 맞물림 구조(104)의 자성 H 필드 분포에 따라 결정된다. 도 2는 예를 들어 종래의 맞물림 커패시터에 대한 자성 H 필드 분포를 나타내는 그래프이다. 특히, 도 2는 전류 밀도의 크기(미터 당 킬로 암페어 단위) 대 맞물림 구조의 피딩 위치(feeding location)(즉, 전류가 주입되는 지점)로부터의 거리(마이크로미터 단위)를 보여준다. 예시된 바와 같이, 맞물림 구조의 끝에서부터 맞물림 구조의 중앙으로 이동함에 따라 전류 밀도는 감소한다. 대조적으로, 맞물림 구조에 걸친 전기장의 분포는 비교적 균일하다.
따라서, 일 실시예에서, 맞물림 구조(104)의 중앙에 가까운 디지트(110)[즉, 가장 적은 전류를 운반하는 디지트(110)]는 가장 좁게 [예컨대, 맞물림 커패시터(110)의 기계적 공차가 허용하는 만큼 좁게] 만들어진다. 맞물림 구조(104)의 중앙에서 밖으로 이동함에 따라, 디지트(110)는 더욱 많은 전류를 운반하기 때문에 이에 비례해서 넓게 만들어지고, 가장 넓은 디지트(110)는 맞물림 구조(104)의 끝에 가장 가까이 위치된 디지트(110)이다. 이러한 배치는 맞물림 커패시터(100)의 커패시턴스 밀도를 증가시킬 것이다.
다른 실시예에서, 가장 넓은 디지트(110)는 전극(112)에 가장 가까이 위치된다. 예를 들어, 도 1에 예시된 예시적인 실시예에서, 가장 넓은 디지트(1101 및 110n)는 또한 전극(112)에 가장 가까운 디지트이고, 전극은 제 1 바(106) 및 제 2 바(108)의 양단에 각각 배치되며, 가장 좁은 디지트는 전극(112)으로부터 가장 먼 디지트[예컨대, 디지트(110n-m-1 및 110n-m)]이다. 따라서, 가장 넓은 디지트(1101 및 110n)는 또한 제 1 바(106) 및 제 2 바(108)의 양단에 각각 배치된다.
추가의 예로서, 도 5는 맞물림 커패시터(500)의 제 2 실시예를 나타내는 평면도이고, 도 6은 맞물림 커패시터(600)의 제 3 실시예를 나타내는 평면도이다. 도 5에서, 전극(5121-5122)[이하에, 총괄하여 "전극(512)"으로 언급됨]이 제 1 바(506) 및 제 2 바(508)의 동일한 끝에 각각 위치된다(즉, 예시의 좌측 상에). 다시, 가장 넓은 디지트(5101 및 5102)는 또한 전극(512)에 가장 가까운 디지트이고, 가장 좁은 디지트는 전극(512)으로부터 가장 먼 디지트[예컨대, 디지트(510n)]이다. 따라서, 가장 넓은 디지트(5101 및 5102)는 또한 제 1 바(506) 및 제 2 바(508)의 동일한 끝에 각각 배치된다[즉, 디지트(5101-5102)는 서로 옆에 있게 된다].
도 6에서, 전극(6121-6122)[이하에, 총괄하여 "전극(612)"으로 언급됨]이 제 1 바(506) 및 제 2 바(508)의 거의 중앙에 각각 위치된다. 다시, 가장 넓은 디지트(610i)는 또한 전극(612)에 가장 가까운 디지트[이 경우에, 전극(612) 사이에 연장된 단일 디지트(610i)]이고, 가장 좁은 디지트는 전극(612)으로부터 가장 먼 디지트[예컨대, 디지트(6121 및 612n)]이다.
상기의 경우들 중 임의의 경우에, 디지트(110) 간의 간격(G)은 실질적으로 균일하게 유지된다. 즉, 디지트(110)의 폭은 변하지만, 디지트 간의 간격(G)의 크기는 실질적으로 변하지 않을 것이다.
도 1에 예시된 바와 같이, 맞물림 커패시터(100)는 다수의 층으로 형성될 수 있다. 가변 폭의 디지트(110)를 포함하는 맞물림 커패시터(110)의 구성은 [예컨대, 제 1 바(106) 및 제 2 바(108)의 영역에서] 커패시터(100)의 전극에 의해 소비되는 공간을 최소화하도록 디지트(110)가 연장될 수 있게 허용하여, 맞물림 커패시터의 커패시턴스 밀도를 증가시킬 수 있다. 가장 많은 전류를 운반하는 디지트(110)[즉, 맞물림 구조(104)의 끝에 가까운 디지트]의 폭이 증가되기 때문에, 이러한 넓은 디지트(110)는 손실의 증가를 보이지 않을 것이다. 더욱이, 맞물림 구조(104)의 중앙에 가까운 디지트(110)는 거의 전류를 운반하지 않기 때문에, 디지트(110)의 길이의 증가는 손실의 상당한 증가를 생성하지 않을 것이다. 따라서, 커패시터(100)의 양호도(quality factor)(즉, "Q 인자")(즉, 커패시터의 등가의 직렬 저항에 의해 분할되는 커패시터의 커패시티브 리액턴스)는 유지될 수 있다.
도 3은 맞물림 커패시터(300)의 제 4 실시예를 나타내는 평면도이다. 특히, 도 3은 x 차원 및 z 차원에서의 맞물림 커패시터(300)를 나타낸다. 도 3은 반드시 실척도로 도시된 것은 아니고, 맞물림 커패시터(300)는 반드시 예시된 치수 또는 수량으로 한정되지 않는다는 것을 유념한다(예시된 치수 및 수량은 주로 독자의 이해를 용이하게 하기 위한 것이다).
예시된 바와 같이, 커패시터(300)는 제 1 바(306) 및 제 2 바(308)를 포함하고, 이들은 실질적으로 서로 평행하게 배치된다. 복수의 디지트(3101-310n)[이하에, 총괄하여 "디지트(310)"로 언급됨]가 제 1 바(306) 및 제 2 바(308) 각각으로부터 연장된다. 총괄하여, 디지트(310)는 연동 또는 맞물림 구조(304)를 형성한다.
일 실시예에서, 디지트(310)는 다른 잠재적인 물질들 중에서, 구리, 도핑된 폴리실리콘, 알루미늄, 또는 질화 티탄과 같은 전도성 물질로 형성된다. 제 1 바(306)로부터 연장되는 디지트(310)의 조성은 제 2 바(308)로부터 연장되는 디지트의 조성과 상이할 수 있다. 디지트(310)와 바(306, 308) 사이의 간격은 일반적으로 이산화 규소와 같은 유전체 물질을 포함한다.
예시된 바와 같이, 디지트(310)의 폭은 디지트마다 불균일하다(예컨대, 적어도 2개 이상의 디지트는 상이한 폭을 갖는다). 일 실시예에서, 디지트(310)의 폭은 상기 논의된 방식들 중 임의의 방식으로 변경될 수 있다. 부가적으로, 디지트(310)의 길이는 디지트마다 불균일하다(예컨대, 적어도 2개 이상의 디지트는 상이한 길이를을 갖는다). 예를 들어, 디지트(310)의 길이는 가장 긴 길이(L1)에서부터 가장 짧은 길이(L2)로 변할 수 있다. 일 실시예에서, 디지트(310)의 길이는 디지트(310)의 폭을 변경하는 상기 논의된 기준 중 임의의 기준에 기초하여 변경될 수 있다.
도 4는 커패시터를 형성하는 방법(400)의 하나의 실시예를 나타내는 흐름도이다. 방법(400)은 예를 들어 도 1 및 도 3에 예시된 커패시터들과 같은 커패시터를 형성하기 위해서, 구현될 수 있다.
방법(400)은 단계(402)에서 시작된다. 단계(404)에서, 제 1 복수의 전도성 디지트가 형성되고, 이 단계에서 디지트의 폭은 디지트마다 다르다. 선택적으로, 디지트의 길이도 또한 디지트마다 다를 수 있다. 일 실시예에서, 디지트의 폭(및 선택적으로 길이)은 상기 논의된 기준들 중 임의의 기준에 따라 변경된다. 제 1 복수의 전도성 디지트는 제 1 바에 의해 접속되고, 디지트는 이격 방식(spaced-apart manner)으로 제 1 바에서부터 연장된다. 일 실시예에서, 제 1 복수의 전도성 디지트는 다른 잠재적인 물질들 중에서, 구리, 도핑된 폴리실리콘, 알루미늄, 또는 질화 티탄과 같은 전도성 물질로 형성된다. 제 1 복수의 전도성 디지트에서 디지트 간의 간격은 일반적으로 이산화 규소와 같은 유전체 물질을 포함한다.
단계(406)에서, 제 2 복수의 전도성 디지트가 형성되고, 이 단계에서 디지트의 폭은 디지트마다 다르다. 선택적으로, 디지트의 길이도 또한 디지트마다 다를 수 있다. 일 실시예에서, 디지트의 폭(및 선택적으로 길이)은 상기 논의된 기준들 중 임의의 기준에 따라 변경된다. 제 2 복수의 전도성 디지트는 제 2 바에 의해 접속되고, 디지트는 이격 방식으로 제 2 바에서부터 연장된다. 일 실시예에서, 제 2 복수의 전도성 디지트는 다른 잠재적인 물질들 중에서, 구리, 도핑된 폴리실리콘, 알루미늄, 또는 질화 티탄과 같은 전도성 물질로 형성된다. 제 2 복수의 전도성 디지트는 반드시 제 1 복수의 전도성 디지트와 같은 전도성 물질로 형성될 필요는 없다. 제 2 복수의 전도성 디지트에서 디지트 간의 간격은 일반적으로 이산화 규소와 같은 유전체 물질을 포함한다.
단계(408)에서, 제 1 복수의 전도성 디지트 및 제 2 복수의 전도성 디지트는 맞물림 구조를 형성하도록 배치된다. 이러한 맞물림 구조는 앞서 논의된 바와 같은 맞물림 커패시터의 주요 구조를 형성한다. 최종 맞물림 커패시터는 전극과 같은 추가적인 구성요소를 포함할 수 있다는 것을 기술 분야의 당업자는 이해할 것이다.
그리고 나서, 방법(400)은 단계(410)에서 종료한다.
전술한 것은 본 발명개시의 하나 이상의 양태들에 따른 예시적인 실시예들을 설명한 것이지만, 본 발명개시의 하나 이상의 양태들에 따른 이와 다른 실시예들 및 추가적인 실시예들이 본 발명개시의 범위로부터 이탈하지 않고서 고안될 수 있으며, 본 발명개시의 범위는 아래의 청구항들 및 이것의 등가물에 의해 결정된다. 단계들을 열거한 특허청구범위는 이 단계들의 임의적인 순서를 암시하지 않는다. 상표는 각 소유자의 재산이다.

Claims (15)

  1. 커패시터에 있어서,
    제 1 복수의 전도성 디지트들(digits);
    맞물림(interdigitated) 구조가 형성되도록 상기 제 1 복수의 전도성 디지트들과 연동 방식(interlocking manner)으로 배치된 제 2 복수의 전도성 디지트들; 및
    상기 맞물림 구조에 결합된 제 1 바(bar) 및 제 2 바 - 상기 제 1 바 및 상기 제 2 바 각각은 전류를 통과시키기(passing) 위한 전극을 포함함 -
    을 포함하고,
    상기 제 1 복수의 전도성 디지트들의 각 전도성 디지트는 상기 제 1 바의 단일 단부(single end)에서 결합되며, 상기 제 2 복수의 전도성 디지트들의 각 전도성 디지트는 상기 제 2 바의 단일 단부에서 결합되고,
    상기 제 1 바에 결합되며 상기 제 1 바의 전극에 가장 가까이 배치된 적어도 하나의 전도성 디지트는, 상기 제 1 바에 결합된 나머지 전도성 디지트들보다 넓은 폭을 가지고,
    상기 제 2 바에 결합되며 상기 제 2 바의 전극에 가장 가까이 배치된 적어도 하나의 전도성 디지트는, 상기 제 2 바에 결합된 나머지 전도성 디지트들보다 넓은 폭을 가지고,
    상기 제 1 및 제 2 복수의 전도성 디지트들의 전도성 디지트들 간의 간격(gap)은 크기가 균일한 것인, 커패시터.
  2. 제 1 항에 있어서,
    상기 제 1 바의 전극은 상기 제 1 바의 단부에 배치되며, 상기 제 2 바의 전극은 상기 제 2 바의 단부에 배치되는 것인, 커패시터.
  3. 제 2 항에 있어서,
    상기 제 1 바에 결합되며 상기 제 1 바의 전극에 가장 가까이 배치된 적어도 하나의 전도성 디지트의 폭 및 상기 제 2 바에 결합되며 상기 제 2 바의 전극에 가장 가까이 배치된 적어도 하나의 전도성 디지트의 폭은, 상기 제 1 및 제 2 바에 결합되며 각각의 바의 중앙에 가장 가까이 배치된 전도성 디지트들의 폭보다 3 내지 5배 넓은 것인, 커패시터.
  4. 제 2 항에 있어서,
    상기 제 1 바에 결합된 상기 적어도 하나의 전도성 디지트는 제 1 폭을 가지며, 상기 제 1 바에 결합된 나머지 전도성 디지트들은 상기 제 1 폭보다 좁은 제 2 폭을 가지는 것인, 커패시터.
  5. 제 1 항에 있어서,
    상기 제 1 바에 결합된 전도성 디지트들의 폭은 상기 제 1 바의 각 끝에서 상기 제 1 바의 중앙을 향해 갈수록 점진적으로 좁아지고,
    상기 제 2 바에 결합된 전도성 디지트들의 폭은 상기 제 2 바의 각 끝에서 상기 제 2 바의 중앙을 향해 갈수록 점진적으로 좁아지는 것인, 커패시터.
  6. 제 1 항에 있어서,
    상기 제 1 복수의 전도성 디지트들 및 상기 제 2 복수의 전도성 디지트들의 디지트들의 상대적인 폭들은 상기 맞물림 구조에 걸쳐 균일한 전기장을 제공하도록 결정되는 것인, 커패시터.
  7. 삭제
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 복수의 전도성 디지트들 및 상기 제 2 복수의 전도성 디지트들은 구리, 도핑된 폴리실리콘, 알루미늄 또는 질화 티탄 중 적어도 하나로 형성되는 것인, 커패시터.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 복수의 전도성 디지트들은 제 1 물질로 형성되고, 상기 제 2 복수의 전도성 디지트들은 상기 제 1 물질과는 상이한 제 2 물질로 형성되는 것인, 커패시터.
  10. 삭제
  11. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 바에 결합되며 상기 제 1 바의 전극에 가장 가까이 배치되는 전도성 디지트는, 상기 제 1 바에 결합되는 나머지 전도성 디지트들보다 넓은 폭을 가지며,
    상기 제 2 바에 결합되며 상기 제 2 바의 전극에 가장 가까이 배치되는 전도성 디지트는, 상기 제 2 바에 결합되는 나머지 전도성 디지트들보다 넓은 폭을 갖는 것인, 커패시터.
  12. 커패시터를 형성하기 위한 방법에 있어서,
    제 1 복수의 전도성 디지트들 형성하는 단계;
    맞물림 구조가 형성되도록 상기 제 1 복수의 전도성 디지트들과 연동 방식(interlocking manner)으로 배치된 제 2 복수의 전도성 디지트들을 형성하는 단계; 및
    상기 맞물림 구조에 결합되는 제 1 바(bar) 및 제 2 바 - 상기 제 1 바 및 상기 제 2 바 각각은 전류를 통과시키기(passing) 위한 전극을 포함함 - 를 형성하는 단계
    를 포함하고,
    상기 제 1 복수의 전도성 디지트들의 각 전도성 디지트는 상기 제 1 바의 단일 단부(single end)에서 결합되며, 상기 제 2 복수의 전도성 디지트들의 각 전도성 디지트는 상기 제 2 바의 단일 단부에서 결합되고,
    상기 제 1 바에 결합되며 상기 제 1 바의 전극에 가장 가까이 배치된 전도성 디지트들은, 상기 제 1 바에 결합된 나머지 전도성 디지트들보다 넓은 폭을 가지고,
    상기 제 2 바에 결합되며 상기 제 2 바의 전극에 가장 가까이에 배치된 전도성 디지트들은, 상기 제 2 바에 결합된 나머지 전도성 디지트들보다 넓은 폭을 가지고,
    상기 제 1 및 제 2 복수의 전도성 디지트들의 전도성 디지트들 간의 간격(gap)은 크기가 균일한 것인, 커패시터를 형성하기 위한 방법.
  13. 제 12 항에 있어서,
    상기 제 1 바의 전극은 상기 제 1 바의 단부에 배치되며, 상기 제 2 바의 전극은 상기 제 2 바의 단부에 배치되는 것인, 커패시터를 형성하기 위한 방법.
  14. 제 12 항에 있어서,
    상기 제 1 바에 결합된 전도성 디지트들의 폭은 상기 제 1 바의 각 끝에서 상기 제 1 바의 중앙을 향해 갈수록 점진적으로 좁아지고,
    상기 제 2 바에 결합된 전도성 디지트들의 폭은 상기 제 2 바의 각 끝에서 상기 제 2 바의 중앙을 향해 갈수록 점진적으로 좁아지는 것인, 커패시터를 형성하기 위한 방법.
  15. 제 12 항에 있어서,
    상기 제 1 복수의 전도성 디지트들 및 상기 제 2 복수의 전도성 디지트들의 전도성 디지트들의 상대적인 폭들은 상기 맞물림 구조의 자성 H 필드(magnetic H field) 분포에 따라 결정되는 것인, 커패시터를 형성하기 위한 방법.
KR1020147007722A 2011-09-09 2012-05-29 가변 폭의 디지트를 갖는 맞물림 커패시터 Active KR101871544B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/229,207 2011-09-09
US13/229,207 US8941974B2 (en) 2011-09-09 2011-09-09 Interdigitated capacitor having digits of varying width
PCT/US2012/039898 WO2013036306A1 (en) 2011-09-09 2012-05-29 Interdigitated capacitor having digits of varying width

Publications (2)

Publication Number Publication Date
KR20140062493A KR20140062493A (ko) 2014-05-23
KR101871544B1 true KR101871544B1 (ko) 2018-08-02

Family

ID=46319183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147007722A Active KR101871544B1 (ko) 2011-09-09 2012-05-29 가변 폭의 디지트를 갖는 맞물림 커패시터

Country Status (8)

Country Link
US (1) US8941974B2 (ko)
EP (1) EP2754189B1 (ko)
JP (1) JP6009567B2 (ko)
KR (1) KR101871544B1 (ko)
CN (1) CN103988328B (ko)
IN (1) IN2014CN02337A (ko)
TW (1) TWI533340B (ko)
WO (1) WO2013036306A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105683745A (zh) * 2013-08-29 2016-06-15 阿波赛尔公司 用于目标颗粒的分离、捕获和分子分析的方法和装置
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
JP6710161B2 (ja) * 2014-12-26 2020-06-17 京セラ株式会社 弾性波装置
US10409426B2 (en) * 2015-04-14 2019-09-10 Ford Global Technologies, Llc Motion based capacitive sensor system
US20160343796A1 (en) * 2015-05-22 2016-11-24 Mediatek Inc. Capacitor structure and method for forming the same
US9948313B1 (en) * 2016-12-19 2018-04-17 Silicon Laboratories Inc. Magnetically differential loop filter capacitor elements and methods related to same
US12119176B2 (en) * 2021-02-19 2024-10-15 Micron Technology, Inc. Supercapacitors and integrated assemblies containing supercapacitors
US12490444B2 (en) * 2022-05-10 2025-12-02 Qualcomm Incorporated Matching unit capacitor with multiple metal layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267503A (ja) * 2000-03-16 2001-09-28 Toshiba Corp キャパシタ及び集積回路
US20030183884A1 (en) * 2002-03-28 2003-10-02 Fujitsu Quantum Devices Limited Interdigital capacitor and method for adjusting the same
US20080239619A1 (en) * 2007-03-29 2008-10-02 Okamoto Kiyomi Capacitor structure

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1899176A (en) 1929-10-24 1933-02-28 Gen Electric High frquency condenser
GB1149569A (en) 1966-09-01 1969-04-23 Mini Of Technology Capacitors and methods for their manufacture
US3593319A (en) 1968-12-23 1971-07-13 Gen Electric Card-changeable capacitor read-only memory
GB1469944A (en) 1975-04-21 1977-04-06 Decca Ltd Planar capacitor
NL7609587A (nl) 1975-09-08 1977-03-10 Ncr Co Elektrisch afstembare mnos-capaciteit.
DE2548563A1 (de) 1975-10-30 1977-05-05 Licentia Gmbh Verfahren zum herstellen eines kondensators
US4249196A (en) 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
JPS5851552Y2 (ja) 1978-10-18 1983-11-24 株式会社日立ホームテック ガス瞬間湯沸器
JPS57106804A (en) 1980-12-25 1982-07-02 Fuji Electric Co Ltd Measuring device for thickness of film
US4427457A (en) 1981-04-07 1984-01-24 Oregon Graduate Center Method of making depthwise-oriented integrated circuit capacitors
US4409608A (en) 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
US4470096A (en) 1982-06-18 1984-09-04 Motorola Inc. Multilayer, fully-trimmable, film-type capacitor and method of adjustment
US4470099A (en) 1982-09-17 1984-09-04 Matsushita Electric Industrial Co., Ltd. Laminated capacitor
JPS5991718U (ja) 1982-12-11 1984-06-21 株式会社村田製作所 コンデンサアレイ
US4571543A (en) 1983-03-28 1986-02-18 Southwest Medical Products, Inc. Specific material detection and measuring device
DE3326957C2 (de) 1983-07-27 1986-07-31 Telefunken electronic GmbH, 7100 Heilbronn Integrierte Schaltung
JPH0682783B2 (ja) 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
JPS61259560A (ja) 1985-05-14 1986-11-17 Nec Corp 半導体集積回路
JPS61263251A (ja) 1985-05-17 1986-11-21 Nec Corp 半導体装置
US4827323A (en) 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
US4831431A (en) 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
JPS6370550A (ja) 1986-09-12 1988-03-30 Nec Corp 半導体集積回路装置
JPS6370550U (ko) 1986-10-27 1988-05-12
US4878151A (en) 1987-04-10 1989-10-31 National Semiconductor Corporation Anti-parallel capacitor
US4731696A (en) 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
JPH0196943A (ja) 1987-10-09 1989-04-14 Toshiba Corp 半導体集積回路装置
US4994688A (en) 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
JPH01298322A (ja) * 1988-05-27 1989-12-01 Fuji Photo Film Co Ltd 交叉くし形電極対
JPH01313917A (ja) 1988-06-13 1989-12-19 Taiyo Yuden Co Ltd 積層型電子部品
JPH038360Y2 (ko) 1988-10-26 1991-02-28
US4914546A (en) 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH02231755A (ja) 1989-03-03 1990-09-13 Mitsubishi Electric Corp Ｍｉｍ容量を備えたモノリシック集積回路
JPH02268439A (ja) 1989-04-10 1990-11-02 Hitachi Ltd 半導体集積回路装置
JPH02307275A (ja) 1989-05-23 1990-12-20 Seiko Epson Corp 半導体装置
US5089878A (en) 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
JPH0244129A (ja) 1989-06-21 1990-02-14 Mitsubishi Petrochem Co Ltd 温水式床暖房構造の施工方法
EP0412514A1 (en) 1989-08-08 1991-02-13 Nec Corporation Capacitance device
US5117114A (en) 1989-12-11 1992-05-26 The Regents Of The University Of California High resolution amorphous silicon radiation detectors
JPH03181165A (ja) * 1989-12-11 1991-08-07 Sharp Corp インターデジタルキャパシタ
US5021920A (en) 1990-03-30 1991-06-04 Texas Instruments Incorporated Multilevel integrated circuit capacitor and method of fabrication
JPH0831392B2 (ja) 1990-04-26 1996-03-27 株式会社村田製作所 積層コンデンサ
JP2504606B2 (ja) 1990-05-18 1996-06-05 株式会社東芝 半導体記憶装置およびその製造方法
JP2590618B2 (ja) 1990-05-31 1997-03-12 松下電器産業株式会社 画像表示装置
US5005103A (en) 1990-06-05 1991-04-02 Samsung Electronics Co., Ltd. Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby
JP2700959B2 (ja) 1991-02-25 1998-01-21 三菱電機株式会社 集積回路のキャパシタ
US5077225A (en) 1991-04-30 1991-12-31 Micron Technology, Inc. Process for fabricating a stacked capacitor within a monolithic integrated circuit using oxygen implantation
US5189594A (en) 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5166858A (en) 1991-10-30 1992-11-24 Xilinx, Inc. Capacitor formed in three conductive layers
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5275974A (en) 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5208725A (en) 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH07283076A (ja) 1994-04-15 1995-10-27 Nippon Telegr & Teleph Corp <Ntt> キャパシタ
AUPM596394A0 (en) 1994-05-31 1994-06-23 Dyksterhuis, Francis Henry Games and puzzles
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JPH09199973A (ja) * 1996-01-17 1997-07-31 Kazuhiko Yamanouchi 弾性表面波変換器
US5872697A (en) 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5939766A (en) 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits
US5712813A (en) 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density
US6064108A (en) 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6066537A (en) 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
JPH11274887A (ja) * 1998-03-26 1999-10-08 Masao Takeuchi 弾性表面波変換器
US6037621A (en) 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
US6677637B2 (en) 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
JP4446525B2 (ja) 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6417556B1 (en) 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6383858B1 (en) 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6303456B1 (en) 2000-02-25 2001-10-16 International Business Machines Corporation Method for making a finger capacitor with tuneable dielectric constant
US6538282B1 (en) * 2000-03-14 2003-03-25 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US6297524B1 (en) 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6747307B1 (en) 2000-04-04 2004-06-08 Koninklijke Philips Electronics N.V. Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6410954B1 (en) 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US6570210B1 (en) 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US7259945B2 (en) 2000-08-09 2007-08-21 Server Technology, Inc. Active arc-suppression circuit, system, and method of use
US6635916B2 (en) 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6625006B1 (en) 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6385033B1 (en) 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6653681B2 (en) 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
US6980414B1 (en) 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
DE10145462B4 (de) 2001-09-14 2006-01-26 Infineon Technologies Ag Schaltungsanordnung zur Verringerung einer Degradation eines Feldeffekt-Transistors
US6661079B1 (en) 2002-02-20 2003-12-09 National Semiconductor Corporation Semiconductor-based spiral capacitor
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
GB0207857D0 (en) 2002-04-05 2002-05-15 Zarlink Semiconductor Ltd Integrated circuit capacitors
DE10217565A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
DE10217567A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
US7271465B2 (en) 2002-04-24 2007-09-18 Qualcomm Inc. Integrated circuit with low-loss primary conductor strapped by lossy secondary conductor
TW541646B (en) 2002-07-11 2003-07-11 Acer Labs Inc Polar integrated capacitor and method of making same
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
DE10303738B4 (de) 2003-01-30 2007-12-27 Infineon Technologies Ag Speicherkondensator und Speicherzellenanordnung
GB2398169B (en) 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US6963122B1 (en) 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
US6819542B2 (en) 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US6765778B1 (en) 2003-04-04 2004-07-20 Freescale Semiconductor, Inc. Integrated vertical stack capacitor
US6880134B2 (en) 2003-04-09 2005-04-12 Freescale Semiconductor, Inc. Method for improving capacitor noise and mismatch constraints in a semiconductor device
US7013436B1 (en) 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
US6949781B2 (en) 2003-10-10 2005-09-27 Taiwan Semiconductor Manufacturing Co. Ltd. Metal-over-metal devices and the method for manufacturing same
US6972463B2 (en) 2003-10-20 2005-12-06 United Microelectronics Corp. Multi-finger transistor
US7259956B2 (en) 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
US7205854B2 (en) 2003-12-23 2007-04-17 Intel Corporation On-chip transistor degradation monitoring
US7282937B2 (en) 2003-12-31 2007-10-16 Intel Corporation On-chip frequency degradation compensation
US7050290B2 (en) 2004-01-30 2006-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
US6933869B1 (en) 2004-03-17 2005-08-23 Altera Corporation Integrated circuits with temperature-change and threshold-voltage drift compensation
US6903918B1 (en) 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
FR2870042B1 (fr) 2004-05-07 2006-09-29 St Microelectronics Sa Structure capacitive de circuit integre
US7154734B2 (en) 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
JP4343085B2 (ja) 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7009832B1 (en) 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching
US7202548B2 (en) 2005-09-13 2007-04-10 Via Technologies, Inc. Embedded capacitor with interdigitated structure
US7368902B2 (en) 2005-10-28 2008-05-06 International Business Machines Corporation Impedance calibration for source series terminated serial link transmitter
TWI296852B (en) 2005-12-07 2008-05-11 Winbond Electronics Corp Interdigitized capacitor
US7161228B1 (en) 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
US7645675B2 (en) 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US20070181973A1 (en) 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
TWI271754B (en) 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
KR100876881B1 (ko) 2006-02-24 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 패드부
US7274085B1 (en) 2006-03-09 2007-09-25 United Microelectronics Corp. Capacitor structure
WO2007143153A1 (en) 2006-06-02 2007-12-13 Kenet, Inc. Improved metal-insulator-metal capacitors
US8330251B2 (en) 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
JP5274857B2 (ja) * 2007-03-29 2013-08-28 パナソニック株式会社 キャパシタ構造
US7564264B1 (en) 2007-05-14 2009-07-21 Xilinx, Inc. Preventing transistor damage
US20090057826A1 (en) 2007-09-04 2009-03-05 Kim Sun-Oo Semiconductor Devices and Methods of Manufacture Thereof
US7944732B2 (en) 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US7956438B2 (en) 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US7994609B2 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US8207592B2 (en) 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US8362589B2 (en) 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US8255858B2 (en) * 2008-11-26 2012-08-28 Broadcom Corporation Method for adjusting capacitance of capacitors without affecting die area
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267503A (ja) * 2000-03-16 2001-09-28 Toshiba Corp キャパシタ及び集積回路
US20030183884A1 (en) * 2002-03-28 2003-10-02 Fujitsu Quantum Devices Limited Interdigital capacitor and method for adjusting the same
US20080239619A1 (en) * 2007-03-29 2008-10-02 Okamoto Kiyomi Capacitor structure

Also Published As

Publication number Publication date
KR20140062493A (ko) 2014-05-23
EP2754189A1 (en) 2014-07-16
CN103988328A (zh) 2014-08-13
CN103988328B (zh) 2016-12-21
US20130063861A1 (en) 2013-03-14
WO2013036306A1 (en) 2013-03-14
TWI533340B (zh) 2016-05-11
TW201312613A (zh) 2013-03-16
US8941974B2 (en) 2015-01-27
JP6009567B2 (ja) 2016-10-19
EP2754189B1 (en) 2020-12-16
IN2014CN02337A (ko) 2015-06-19
JP2014531751A (ja) 2014-11-27

Similar Documents

Publication Publication Date Title
KR101871544B1 (ko) 가변 폭의 디지트를 갖는 맞물림 커패시터
CN100385584C (zh) 叠层电容器
CN102832193B (zh) 具有缠绕的导体的集成电路电感器
US20020093780A1 (en) Highly efficient capacitor structures with enhanced matching properties
JP5275393B2 (ja) 積層型セラミックコンデンサ
US20060018081A1 (en) Laminated ceramic capacitor
US6970342B1 (en) Multilayer capacitor
CN101919013B (zh) 芯片电容器
KR101138682B1 (ko) 이상기 및 이를 구비한 반도체 장치
EP3044825B1 (en) Waveguide
US8253646B2 (en) Antenna
US20220140070A1 (en) Capacitor structure
JP5726609B2 (ja) 容量素子および半導体装置
JP2014175812A (ja) アンテナ装置
Wang et al. Group-cross symmetrical inductor (GCSI): A new inductor structure with higher self-resonance frequency and Q factor
US20140327500A1 (en) Filter and resonator
JP5831754B2 (ja) アンテナ装置
Shlykevich et al. High frequency properties of RF planar passive components
Nishad et al. An Electrical Model of Singly Wound Microstrip Inductors for UHF Band Applications
Maradei et al. High quality factor of CNT-based spiral inductors
JP5811349B2 (ja) アンテナ装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20140324

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170417

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180430

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180620

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180620

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210525

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240613

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20250610

Start annual number: 8

End annual number: 8