[go: up one dir, main page]

KR101788315B1 - 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법 - Google Patents

투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법 Download PDF

Info

Publication number
KR101788315B1
KR101788315B1 KR1020100053554A KR20100053554A KR101788315B1 KR 101788315 B1 KR101788315 B1 KR 101788315B1 KR 1020100053554 A KR1020100053554 A KR 1020100053554A KR 20100053554 A KR20100053554 A KR 20100053554A KR 101788315 B1 KR101788315 B1 KR 101788315B1
Authority
KR
South Korea
Prior art keywords
zinc oxide
surface layer
thin film
transparent conductive
forming
Prior art date
Application number
KR1020100053554A
Other languages
English (en)
Other versions
KR20110133900A (ko
Inventor
임영수
박문기
서경한
강종호
정만
이명현
서원선
Original Assignee
엘지디스플레이 주식회사
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사, 한국세라믹기술원 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100053554A priority Critical patent/KR101788315B1/ko
Publication of KR20110133900A publication Critical patent/KR20110133900A/ko
Application granted granted Critical
Publication of KR101788315B1 publication Critical patent/KR101788315B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/138—Manufacture of transparent electrodes, e.g. transparent conductive oxides [TCO] or indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명의 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법은 투명도전막으로 사용될 수 있는 산화아연계 박막에 있어 투명도전막 표면에 아연이 과잉으로 존재하는 나노 결정 상태의 표면층을 형성하여 불순물의 확산경로를 증가시키는 한편 산소를 흡수하여 내부로 침투하는 것을 차단함으로써 투명도전막의 내열내습 안정성을 향상시키는 것을 특징으로 한다.

Description

투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법{ZINC OXIDE THIN FILM FOR TRANSPARENT CONDUCTING LAYER, FLAT PANEL DISPLAY AND LIGHTING DEVICE USING THE ZINC OXIDE THIN FILM, AND METHOD OF FABRICATING THE SAME}
본 발명은 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 투명도전막으로 사용될 수 있는 산화아연(ZnO)계 박막에 있어 투명도전막의 내열내습 안정성을 향상시킨 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박형 평판 디스플레이(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판 디스플레이 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 투명한 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
상기한 액정표시장치를 포함한 대부분의 평판 디스플레이를 제조하기 위해서는 여러 번의 박막 증착(deposition)과 마스크공정, 즉 포토리소그래피(photolithography)공정을 거쳐야 한다.
상기 포토리소그래피공정은 일종의 사진식각공정의 하나로 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로, 다음과 같이 감광액 도포, 정렬 및 노광, 현상, 식각공정 등 복잡한 다수의 공정으로 이루어져 있다.
그리고, 상기 액정표시장치의 제조 과정에서 화소전극 및 공통전극을 형성할 때는 투명한 광학적 특성을 가지면서 전기전도도가 높은 물질로 이루어진 박막이 필요한데, 현재 산화인듐(indium oxide)을 기반으로 한 산화인듐주석(Indium Tin Oxide; ITO)과 산화인듐아연(Indium Zinc Oxide; IZO) 등의 투명전도성 산화물(Transparent Conducting Oxide; TCO)이 투명도전막의 재료로 널리 쓰이고 있다.
상기 TCO는 빛 투과성을 갖는 전기전도성 금속산화물의 총칭으로써 400nm ∼ 700nm 파장의 영역에서 80% 이상의 가시광 투과율과 10-3/Ωcm 이하의 전도성을 갖는 물질로 정의된다. 현재까지 TCO는 액정표시장치, 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 유기전계발광소자(Organic Light Emitting Diode; OLED) 등을 포함한 평판 디스플레이, 박막 태양전지를 포함하는 태양전지(solar cell) 및 발광 다이오드(Light Emitting Diode; LED), 유기 발광 다이오드(Organic Light Emitting Diode; OLED)와 같은 조명소자(lighting device)에서 중요한 물질로 사용되고 있다.
가장 널리 사용되고 있는 TCO 중의 하나로 ITO는 높은 가시광 투과도, 낮은 전기저항 등 여러 장점을 지니고 있다. 그러나, 인듐의 소비 증가에 따른 자원부족 현상이 대두되고 있으며 이에 따른 가격상승문제, 그리고 인듐의 독성으로 인한 환경문제까지 겹치면서 문제점을 보완할 수 있는 대체 물질개발이 요구되는 실정이다.
즉, 이러한 인듐은 고가의 재료이기 때문에 제조비용이 증가하게 되는 한편, 상기 인듐은 아연(Zn), 납(pb) 광석에 10ppm ~ 20ppm가량 함유된 희소금속으로서, 현재 인듐의 대부분은 중국 등의 소수국가에서 생산되고 있는데, 현재 이들 자원보유국에서 희소금속인 인듐의 수출을 억제하는 정책을 펴고 있기 때문에, 인듐의 가격이 더욱 상승하고 있는 실정이다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 저렴하고 흔한 산화아연계 박막으로 투명도전막을 형성하여 제조비용을 절감하도록 한 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 투명도전막으로 사용될 수 있는 산화아연계 박막에 있어 투명도전막의 내열내습 안정성을 향상시키도록 한 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 투명도전막용 산화아연계 박막은 기판 위에 배치되며, 3족 원소가 도핑된 산화아연계 도전물질로 이루어진 투명도전막 및 상기 투명도전막 위에 배치되며, 다수의 그레인으로 구성된 산화아연계 나노 결정 상태의 표면층을 포함하여 구성될 수 있다.
본 발명의 액정표시장치는 어레이 기판 위에 배치되며, 3족 원소가 도핑된 산화아연계 도전물질로 이루어진 화소전극과, 상기 화소전극 위에 배치되며, 다수의 그레인으로 구성된 산화아연계 나노 결정 상태의 표면층 및 상기 어레이 기판과 대향하여 합착하는 컬러필터 기판을 포함하여 구성될 수 있다.
이때, 본 발명의 투명도전막용 산화아연계 박막 및 액정표시장치는 상기 나노 결정의 그레인 경계에 의해 외부의 불순물의 확산경로가 증가하는 것을 특징으로 한다.
본 발명의 투명도전막용 산화아연계 박막의 제조방법은 기판 위에 3족 원소가 도핑된 산화아연계 도전물질로 투명도전막을 형성하는 단계 및 상기 투명도전막 위에 다수의 그레인으로 구성된 산화아연계 나노 결정 상태의 표면층을 형성하는 단계를 포함하여 구성될 수 있다.
본 발명의 액정표시장치의 제조방법은 어레이 기판 위에 3족 원소가 도핑된 산화아연계 도전물질로 화소전극을 형성하는 단계와, 상기 화소전극 위에 다수의 그레인으로 구성된 산화아연계 나노 결정 상태의 표면층을 형성하는 단계 및 상기 어레이 기판과 컬러필터 기판을 합착하는 단계를 포함하여 구성될 수 있다.
본 발명의 박막 태양전지의 제조방법은 다수의 셀 영역이 정의된 투명한 기판 위에 3족 원소가 도핑된 산화아연계 도전물질로 이루어진 투명전극을 형성하는 단계, 상기 투명전극 위에 다수의 그레인으로 구성된 산화아연계 나노 결정 상태의 표면층을 형성하는 단계, 상기 표면층이 형성된 상기 기판 위에 반도체층을 형성하는 단계, 상기 반도체층이 형성된 상기 기판 위에 금속전극 형성용 박막을 형성하는 단계 및 상기 반도체층과 상기 금속전극 형성용 박막에 홀을 형성하여 서로 이격되도록 금속전극을 형성하는 단계를 포함하여 구성될 수 있다.
이때, 본 발명의 투명도전막용 산화아연계 박막과, 액정표시장치 및 박막 태양전지의 제조방법은 상기 나노 결정의 그레인 경계에 의해 외부의 불순물의 확산경로가 증가하는 것을 특징으로 한다.
이때, 상기 표면층은 2nm ~ 20nm의 두께로 형성하는 것을 특징으로 한다.
상기 표면층은 스퍼터링을 이용하여 증착하는 것을 특징으로 한다.
스퍼터링 타겟으로는 금속아연을 사용하며, 스퍼터링 증착시 가스로는 비활성 기체와 산소의 혼합가스를 사용하는 것을 특징으로 한다.
상기 혼합가스 내의 산소분압은 0%초과 50%이내인 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법은 평판 디스플레이, 박막 태양전지를 포함하는 태양전지 및 발광 다이오드, 유기 발광 다이오드와 같은 조명소자에 사용되는 투명도전막을 저렴하고 흔한 산화아연계 박막으로 형성하기 때문에, 제조비용을 절감할 수 있고 희소금속인 인듐을 사용하지 않으므로 자원보유국에서의 수출억제책에 대해 적절히 대응할 수 있는 효과를 제공한다.
본 발명에 따른 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법은 상기 투명도전막 표면에 아연이 과잉으로 존재하는 나노 결정(nanocrystal) 상태의 표면층을 형성하여 불순물의 확산경로(diffusion path)를 증가시키는 한편 산소를 흡수하여 내부로 침투하는 것을 차단함으로써 투명도전막의 내열내습 안정성을 향상시키는 효과를 제공한다. 구체적으로, 본 발명을 적용하여 300℃에서 내열테스트 결과 1시간까지는 투명도전막의 특성저하가 거의 관찰되지 않았으며, 4시간 테스트에는 본 발명을 적용하지 않은 투명도전막 대비 7배로 우수한 비저항 값을 구현하였다. 또한, 본 발명을 적용하여 60℃ 및 90%의 상대습도 조건에서 수행한 내습테스트 결과, 10시간까지 투명도전막의 특성저하가 거의 관찰되지 않았으며, 본 발명을 적용하지 않은 투명도전막 대비 2배로 우수한 비저항 값을 구현하였다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 본 발명의 실시예에 따른 산화아연계 투명도전막의 구조를 개략적으로 나타내는 단면도.
도 3a 및 도 3b는 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 표면층을 적용함에 따라 내열내습 안정성이 향상되는 메커니즘(mechanism)을 설명하기 위한 단면도.
도 4a는 표면층이 없는 산화아연계 투명도전막의 단면을 나타내는 투과전자현미경(Transmission Electron Microscopy; TEM) 사진.
도 4b는 본 발명의 실시예에 따른 산화아연계 투명도전막의 단면을 나타내는 TEM 사진.
도 5는 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 산소분압(oxygen partial pressure)에 따른 투과율 및 면 저항을 나타내는 그래프.
도 6은 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 산소분압에 따른 내열 안전성(thermal stability) 테스트 결과를 나타내는 그래프.
도 7은 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 내열 안정성 테스트 후의 산소분압에 따른 캐리어 농도(carrier concentration) 변화를 나타내는 그래프.
도 8은 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 내열 안정성 테스트 후의 산소분압에 따른 홀 이동도(hall mobility) 변화를 나타내는 그래프.
도 9는 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 산소분압에 따른 내습 안전성 테스트 결과를 나타내는 그래프.
도 10은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 11a 내지 도 11e는 상기 도 10에 도시된 어레이 기판의 A-A'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 12는 본 발명의 실시예에 따른 박막 태양전지의 구조를 개략적으로 나타내는 단면도.
도 13a 내지 도 13f는 상기 도 12에 도시된 박막 태양전지의 제조공정을 순차적으로 나타내는 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
본 발명은 구성물질이 저렴하고 풍부한 자원으로 대중화 가능성이 높은 갈륨(gallium; Ga) 또는 알루미늄(aluminum; Al) 등 3족 원소가 도핑된 산화아연계 물질을 ITO의 대체물질로 사용하는 것을 특징으로 한다.
상기 산화아연은 투명한 도전물질이고, 상기 산화아연에 3족 원소의 도펀트가 포함됨에 따라 도전성이 향상되게 된다.
특히, 본 발명은 상기 산화아연계 투명도전막에 아연이 과잉으로 존재하는 나노 결정 상태의 표면층을 형성하여 상기 투명도전막의 내열내습 안정성을 향상시킨 것을 특징으로 한다.
도 2는 본 발명의 실시예에 따른 산화아연계 투명도전막의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 산화아연계 투명도전막(150)은 내열 및 내습 안정성을 향상시키기 위해 투명도전막(150) 위에 소정의 표면층(155)이 증착된 구조를 가지게 된다.
이때, 상기 본 발명의 실시예에 따른 산화아연계 투명도전막(150)은 아연과잉/산소결핍(Zn-rich/O-deficient)형 도전체인 산화아연계 물질에 갈륨 또는 알루미늄 등 3족 원소가 도핑 됨에 따라 전기전도도가 향상되게 된다.
그리고, 상기 표면층(155)의 두께로는 2nm ~ 20nm가 바람직하며, 이보다 두꺼울 경우에는 도핑이 되지 않은 산화아연 박막이 산화아연계 투명도전막(150) 위에 증착 되므로 전기전도도의 저하가 일어나기 때문이다.
여기서, 상기 산화아연을 투명전극으로 이용하기 위해서 박막의 형태로 증착하는 과정이 필요하며, 일반적으로 스퍼터링(sputtering), 전자빔 증착(e-beam evaporation), 열 증착(thermal evaporation), 펄스레이저 증착(Pulse Laser Deposition; PLD)과 같은 물리적 기상증착(Physical Vapor Deposition; PVD) 방법 및 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD), 유기금속 화학기상 증착(Metal Organic Chemical Vapour Deposition; MOCVD)과 같은 화학적 기상증착 방법이 있다.
이때, 상기 산화아연계 투명도전막(150)의 기판(110)으로는 투명성이 있는 유리기판에 제한되지 않으며, 그 비제한적인 예로는 실리콘과 같은 반도체, 스테인레스 스틸과 같은 금속 및 세라믹과 같은 무기물 기판이 될 수 있다. 또한, 폴리에틸렌테레프탈레이트(PET)나 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스테르계, 폴리카보네이트(PC), 폴리아릴레이트(PAR), 폴리이써설폰(PES), 폴리이미드(PI), 폴리노보넨, 폴리올레핀계 고분자 등의 유기물로 구성된 물질도 기판으로 사용될 수 있다.
상기 산화아연계 투명도전막(150)의 경우 초기의 우수한 비저항에도 불구하고 내열 및 내습 안정성이 취약하여 실제 적용에 한계가 있다. 즉, 산화아연계 투명도전막(150)의 전기전도도는 아연 침입형 결함(Zn interstitial) 또는 산소 공공형 결함(O vacancy)과 같은 점결함에 의존한다. 따라서, 고온 또는 다습한 조건에서는 외부 산소 및 수분의 영향에 의해 이러한 점결함의 밀도가 변하게 되는데, 산소 공공이 외부의 산소 또는 수분과 결합하여 소멸되면 비저항의 증가가 급격히 발생하여 투명도전막으로서 사용할 수 없게 된다.
본 발명은 이러한 산화아연계 투명도전막(150)의 내열 및 내습 안정성을 증진시키기 위하여 투명도전막(150) 표면에 별도의 표면층(155)을 적용하는 것을 특징으로 한다. 전술한 바와 같이 산화아연계 투명도전막(150)의 경우 아연과잉/산소결핍형 전도체로서 내열 및 내습조건에서 산소 공공이 대기중의 산소와 결합하면서 전도성이 떨어지게 된다. 본 발명에서는 이러한 현상을 억제하고자 산화아연계 투명도전막(150) 표면에 아연이 과잉으로 존재하는 나노 결정 상태의 표면층(155)을 형성함으로서 내열내습 조건에서 산소로부터 투명도전막(150)을 보호하여 전기적 물성의 저하를 최소화할 수 있게 된다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 표면층을 적용함에 따라 내열내습 안정성이 향상되는 메커니즘을 설명하기 위한 단면도이다.
또한, 도 4a는 표면층이 없는 산화아연계 투명도전막의 단면을 나타내는 투과전자현미경(Transmission Electron Microscopy; TEM) 사진을 나타내며, 도 4b는 본 발명의 실시예에 따른 투명도전막의 단면을 나타내는 TEM 사진을 나타낸다.
이때, 상기 도 4a 및 도 4b는 산화아연에 알루미늄과 갈륨이 도핑된 산화아연계 투명도전막(AGZO)을 예를 들어 나타내고 있으며, 기판 위에 컬럼 형태의 AGZO 결정이 약 130nm 두께로 성장되어 있음을 알 수 있다.
도 3a에 도시된 바와 같이, 산화아연계 투명도전막(150) 위에 표면층이 없는 경우에는 상기 투명도전막(150) 표면에 흡수된 외부의 산소와 수분 등의 불순물(160)이 컬럼(column)형태의 결정들 사이의 그레인 경계를 통해 투명도전막(150) 내부로 쉽게 확산(diffusion)되는 것을 알 수 있다(상기 도 4a 참조).
그러나, 도 3b에 도시된 바와 같이, 산화아연계 투명도전막(150) 위에 산화아연의 나노 결정으로 이루어진 표면층(155)이 존재하는 경우에는 상기 표면층(155) 내에 3차원으로 분포된 나노 결정의 그레인 경계에 의해 외부의 산소와 수분 등의 불순물(160)의 확산경로(diffusion path)가 실질적으로 증가하는 것을 알 수 있다(상기 도 4b 참조).
이는 상부 표면층(155)층에 존재하는 과잉 아연이 내열 또는 내습조건에서 대기중의 산소 또는 수분과 우선 반응함으로써 하부에 위치한 산화아연계 투명도전막(150)을 보호하는 역할을 하게 된다.
이와 같은 특징을 갖는 본 발명의 실시예에 따른 표면층은 스퍼터링을 이용하여 증착하는 경우 스퍼터링 타겟(target)으로는 금속아연을 사용하였으며, 이때 아연의 순도는 4N 이상인 것이 바람직하다.
이때, 스퍼터링 증착시 가스로는 산소와 아르곤의 혼합가스를 사용할 수 있으며, 이때 산소분압(oxygen partial pressure)은 0%초과 50%이내인 것이 바람직하다. 이보다 산소분압이 높을 경우에는 아연 과잉상태의 표면층이 형성되지 않아 내열 및 내습 안정성 향상 정도가 높지 않으며, 산소가 존재하지 않을 경우에는 금속상태의 아연박막이 증착되어 불투명해지기 때문이다. 다만, 본 발명에서 산소를 제외한 가스는 아르곤으로 한정되지 않으며, 질소 등의 비활성 또는 불활성 기체는 사용 가능하다.
도 5는 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 산소분압에 따른 투과율(transmittance) 및 면 저항(sheet resistance)을 나타내는 그래프로써, AGZO 박막 위에 표면층이 형성된 경우의 산화아연계 투명도전막의 투과율 및 면 저항을 예를 들어 나타내고 있다.
이때, 상기 도 5는 증착 가스로 산소와 아르곤의 혼합가스를 사용할 때 산소의 분압이 각각 0%, 20%, 40% 및 60%의 경우의 산화아연계 투명도전막의 투과율 및 면 저항을 표면층이 없는 경우(reference)와 비교하여 나타내고 있다.
도면에 도시된 바와 같이, 증착 가스로 아르곤 가스만 사용하는 경우(산소분압이 0%인 경우)에는 AGZO 박막 위에 금속 상태의 아연박막이 증착 되기 때문에 투과율이 50%이하로 감소되는 것을 알 수 있으며, 그 결과 투명도전막으로 사용할 수 없게 된다.
그리고, 산소분압이 20% ~ 60%로 증가하는 경우에는 상기 AGZO 박막의 투과율은 95%이상을 유지하며, 표면층의 증착 후에도 상기 AGZO 박막의 면 저항이 감소되지 않는 것을 알 수 있다.
도 6은 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 산소분압에 따른 내열 안전성(thermal stability) 테스트 결과를 나타내는 그래프이다.
이때, 30Ω/sq 이하의 면 저항을 갖는 산화아연계 투명도전막이 150nm 두께로 증착된 유리기판 상부에 DC 마그네트론(magnetron) 스퍼터링을 적용하여 표면층을 형성하였다. 상기 표면층 증착을 위한 타겟으로는 금속아연을 이용하였으며, 플라즈마 발생을 위한 가스로는 아르곤과 산소의 비율을 20:80, 40:60 및 60:40으로 조절하여 300V에서 30초간 표면층 증착을 수행하였다.
이와 같이 표면층이 증착된 본 발명의 실시예에 따른 산화아연계 투명도전막은 대기 중에서 300℃로 4시간까지 내열 안정성 시험을 수행하였으며, 비교예(reference)의 경우에는 산화아연계 투명도전막 위에 표면층을 형성하지 않은 것을 제외하고 상기 실시예의 경우와 동일한 내열 안전성 테스트를 수행하였다.
도면에 도시된 바와 같이, 표면층이 형성된 경우에도 초기 20분에서는 열적 어닐링 효과에 의해 면 저항이 감소하는 것을 알 수 있으며, 이는 AGZO 박막의 결정화도의 향상을 야기한다.
초기 상태이후의 비교예의 산화아연계 투명도전막의 면 저항은 내열 안전성 테스트 시간이 증가함에 따라 급격하게 증가(~ 588Ω/sq)하는데 비해, 산화아연 표면층이 증착된 본 발명의 실시예에 따른 산화아연계 투명도전막의 경우에는 면 저항의 증가가 상당히 지연되는(retarded) 것을 알 수 있다.
산소분압이 20%인 경우 비교예에 비해 4시간의 내열 안전성 테스트 후에 면 저항의 증가율이 약 7배정도 감소하는 것을 알 수 있다.
이와 같이 산화아연계 투명도전막의 내열 안정성은 표면층 증착시 아르곤과 산소의 비율에 의존을 하는데, 산소의 비율이 40%이하인 경우 60%인 경우에 비해 우수한 특성을 보인다. 금속아연 타겟을 이용하여 산소와 반응시켜 투명도전막 위에 산화아연 표면층 형성시, 산소의 농도가 낮은 경우에는 아연이 과잉인 상태의 산화아연 층의 형성이 가능하며, 이러한 과잉의 아연이 대기중의 산소와 우선적으로 반응하기 때문에 우수한 내열 안정성을 구현할 수 있다. 특히, 내열안정성 테스트 시간이 1시간 이하인 경우에는 산소분압이 40%이하의 경우 면 저항의 변화가 거의 없었으며, 고온에 의한 열화보다는 오히려 어닐링에 의한 물성 개선효과가 관찰되었다.
도 7은 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 열적 안정성 테스트 후의 산소분압에 따른 캐리어 농도(carrier concentration) 변화를 나타내는 그래프이다.
또한, 도 8은 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 열적 안정성 테스트 후의 산소분압에 따른 홀 이동도(hall mobility) 변화를 나타내는 그래프이다.
상기 도 7 및 도 8에 도시된 바와 같이, 4시간의 내열 안전성 테스트 후의 캐리어 농도 및 홀 이동도의 감소 모두 표면층의 증착에 의해 상당히 완화된(alleviated) 것을 알 수 있으며, 그 효과는 산소분압이 20%인 경우에 가장 크다.
도 9는 본 발명의 실시예에 따른 산화아연계 투명도전막에 있어서, 산소분압에 따른 내습 안전성 테스트 결과를 나타내는 그래프이다.
이때, 30Ω/sq 이하의 면 저항을 갖는 산화아연계 투명도전막이 150nm 두께로 증착된 유리기판 상부에 DC 마그네트론 스퍼터링을 적용하여 표면층을 형성하였다. 상기 표면층 증착을 위한 타겟으로는 금속아연을 이용하였으며, 플라즈마 발생을 위한 가스로는 아르곤과 산소의 비율을 20:80, 40:60 및 60:40으로 조절하여 300V에서 30초간 표면층 증착을 수행하였다.
이와 같이 표면층이 증착된 본 발명의 실시예에 따른 산화아연계 투명도전막은 대기 중에서 60℃의 온도 및 90%의 상대습도 조건에서 10일간 내습 안정성 시험을 수행하였으며, 비교예의 경우에는 산화아연계 투명도전막 위에 표면층을 형성하지 않은 것을 제외하고 상기 실시예의 경우와 동일한 내습 안전성 테스트를 수행하였다.
도면에 도시된 바와 같이, 내열 안정성 테스트 결과와 마찬가지로 표면층의 증착에 의해 투명도전막의 내습 안정성 역시 현저히 향상되었음을 확인할 수 있다.
즉, 표면층 증착시 산소분압이 20%인 경우에는 60℃ 및 90%의 상대습도 조건에서 10일간 내습 안정성 시험 후 약 29.5Ω/sq로 초기 값인 28Ω/sq과 거의 차이가 없음을 알 수 있다. 다만, 산소분압이 40%인 경우에는 내습 안정성이 이에 미치지 못하였으며, 60%인 경우에는 표면층이 존재하지 않는 비교예의 경우와 유사한 면 저항을 보인다. 따라서, 투명도전막의 내습 안정성 향상을 위해 표면층을 형성하는 경우 아연 과잉상태의 산화아연 층을 형성하는 것이 유리함을 확인할 수 있다.
상기와 같은 특징을 가진 본 발명의 실시예에 따른 표면층을 가진 산화아연계 투명도전막은 평판 디스플레이, 박막 태양전지를 포함하는 태양전지 및 발광 다이오드, 유기 발광 다이오드와 같은 조명소자의 투명전극에 이용될 수 있으며, 이하 예를 들어 상기 표면층을 가진 산화아연계 투명도전막을 이용한 액정표시장치 및 박막 태양전지를 도면을 참조하여 상세히 설명한다.
도 10은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
이때, 도면에는 도시하지 않았지만, 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극과 데이터패드전극이 형성되어 있으며, 외부의 구동회로부(driving circuit unit)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인과 데이터패드라인에 연결되며, 상기 게이트패드라인과 데이터패드라인은 상기 게이트패드라인과 데이터패드라인에 각각 전기적으로 접속된 게이트패드전극과 데이터패드전극을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 콘택홀(140)을 통해 상기 화소전극(118)에 전기적으로 접속한 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 전단에 위치한 게이트라인(116)의 일부는 게이트절연막(미도시)과 보호막(미도시)을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(Cst)를 액정 커패시터에 연결해서 사용해야 한다.
이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이와 같이 구성된 상기 본 발명의 실시예에 따른 액정표시장치는 상기 어레이 기판의 화소전극 및 컬러필터 기판의 공통전극을 산화아연계 박막으로 형성하는 경우 그 상부에 아연이 과잉으로 존재하는 나노 결정 상태의 표면층을 형성함으로써 상기 화소전극과 공통전극의 내열내습 안정성을 향상시킬 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 11a 내지 도 11e는 상기 도 10에 도시된 어레이 기판의 A-A'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
도 11a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)에 제 1 도전막으로 이루어진 게이트전극(121)과 게이트라인(미도시)을 형성한다.
이때, 본 발명의 실시예에 따른 상기 게이트전극(121)과 게이트라인은 상기 어레이 기판(110) 전면에 제 1 도전막을 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 11b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인이 형성된 어레이 기판(110) 전면에 게이트절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 어레이 기판(110)에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.
이때, 상기 액티브패턴(124)의 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125)이 남아있게 된다.
다음으로, 도 11c에 도시된 바와 같이, 상기 액티브패턴(124)이 형성된 어레이 기판(110) 전면에 제 2 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(124) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(미도시)을 형성한다. 이때, 상기 액티브패턴(124) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(125n)을 형성하게 된다.
이때, 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 크롬(Cr), 몰리브덴(Mo) 등과 같은 도전물질을 이용하여 단일층으로 형성할 수 있으며, 또한 전술한 게이트 배선과 동일하게 다층구조로 형성할 수 있다.
여기서 상기 본 발명의 실시예는 상기 액티브패턴(124)과 소오스전극(122) 및 드레인전극(123)을 2번의 마스크공정을 통해 형성한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 액티브패턴(124)과 소오스전극(122) 및 드레인전극(123)은 회절마스크를 이용함으로써 한번의 마스크공정을 통해 형성할 수 있다.
다음으로, 도 11d에 도시된 바와 같이, 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인이 형성된 어레이 기판(110) 전면에 보호막(115b)을 소정 두께로 형성한다. 이후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 상기 보호막(115b)을 선택적으로 패터닝함으로써 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.
그리고, 도 11e에 도시된 바와 같이, 상기 보호막(115b)이 형성된 어레이 기판(110) 전면에 제 3 도전막을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
이때, 상기 제 3 도전막은 상기 화소전극(118)을 형성하기 위해 예를 들어 갈륨 및/또는 알루미늄이 도핑된 산화아연계 투명도전막을 사용할 수 있으며, 상기 산화아연계 투명도전막은 인듐의 소비 증가에 따른 자원부족 현상 및 이에 따른 가격상승문제, 그리고 인듐의 독성으로 인한 환경문제를 보완할 수 있어 ITO의 대체 물질로 사용할 수 있다.
이후, 상기 산화아연계 투명도전막으로 이루어진 화소전극(118) 위에 아연이 과잉으로 존재하는 나노 결정 상태의 표면층(155)을 형성하게 되는데, 상기 표면층(155)은 산소, 수분 등의 불순물의 확산경로를 증가시키는 한편 산소를 흡수하여 내부로 침투하는 것을 차단함으로써 투명도전막의 내열내습 안정성을 향상시키는 역할을 하게 된다.
이때, 상기 표면층(155)은 스퍼터링을 이용하여 증착하는 경우 스퍼터링 타겟으로 금속아연을 사용할 수 있으며, 비활성 기체와 산소로 이루어진 플라즈마 내에서 2nm ~ 20nm의 두께를 가지도록 형성할 수 있다. 이때, 상기 플라즈마를 발생시키기 위한 챔버 내 산소분압은 20% ~ 40%인 것을 특징으로 한다.
이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
상기 본 발명의 실시예에 따른 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식을 사용한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다.
본 발명은 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치에도 적용 가능하며, 이 경우에는 횡전계를 발생시키기 위한 화소전극과 공통전극에 상기 본 발명의 실시예에 따른 산화아연계 투명도전막을 이용할 수 있다.
상기 본 발명의 실시예의 박막 트랜지스터는 게이트전극이 하부에 위치하는 하부 게이트방식의 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 게이트전극이 상부에 위치하는 상부 게이트방식의 박막 트랜지스터는 물론이고 에치스타퍼(etch stopper) 구조 및 코플라나(coplanar) 구조에도 적용 가능하다.
또한, 상기 본 발명의 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
한편, 태양전지(solar cell)는 태양광 에너지를 전기 에너지로 변화시키는 소자로서, p형 반도체와 n형 반도체의 접합(junction) 형태를 가지며 기본 구조는 다이오드(diode)와 동일하다.
이러한 태양전지의 동작 원리를 설명하면 다음과 같다.
대부분 태양전지는 대면적의 pn 접합 다이오드로 이루어져 있으며, 광전 에너지 변환(photovoltaic energy conversion)을 위해 태양전지가 기본적으로 갖춰야하는 조건은 p형 반도체 영역은 작은 전자밀도(electron density)와 큰 정공밀도(hole density)를 가지고 n형 반도체 영역은 큰 전자밀도와 작은 정공밀도를 가짐으로써, 반도체 구조 내에서 전자들이 비대칭적으로 존재해야 한다는 것이다. 따라서, 열적 평행 상태에서 p형 반도체와 n형 반도체의 접합으로 이루어진 다이오드에서는 캐리어(carrier)의 농도 구배에 의한 확산으로 전하(charge)의 불균형이 생기고, 이로 인해 전기장(electric field)이 형성되어 더 이상 캐리어의 확산이 일어나지 않게 된다. 이와 같은 다이오드에 그 물질의 전도대(conduction band)와 가전자대(valence band) 사이의 에너지 차이인 밴드 갭 에너지(band gap energy) 이상의 빛을 가했을 경우에 빛 에너지를 받은 전자들은 가전자대에서 전도대로 여기(excite)된다. 이때, 전도대로 여기된 전자들은 자유롭게 이동할 수 있게 되며, 가전자대에는 전자들이 빠져나간 자리에 정공이 생성된다. 이것을 과잉(excess) 캐리어라고 하며 상기 과잉 캐리어는 전도대 또는 가전자대 내에서 농도 차이에 의해 확산하게 된다. 이때, p형 반도체에서 여기된 전자들과 n형 반도체에서 만들어진 정공은 각각 소수 캐리어(minority carrier)라고 칭하며, 기존 접합 전의 p형 반도체 또는 n형 반도체 내의 캐리어(즉, p형 반도체의 정공 및 n형 반도체의 전자)는 소수 캐리어와 구분하여 다수 캐리어(majority carrier)라고 칭한다.
상기 다수 캐리어들은 전기장으로 생긴 에너지 장벽(energy barrier) 때문에 흐름의 방해를 받지만 p형 반도체의 소수 캐리어인 전자는 n형 반도체 쪽으로 각각 이동할 수 있다. 상기 소수 캐리어의 확산에 의해 pn 접합 다이오드 내부에 전압 차(potential drop)가 생기게 되며, 상기 pn 접합 다이오드의 양극단에 발생된 기전력을 외부 회로에 연결하면 태양전지로서 작용하게 된다.
상기와 같은 태양전지는 이에 사용되는 재료에 따라 크게 실리콘 계, 화합물 계, 유기물 계로 분류될 수 있다.
그리고, 실리콘 계 태양전지는 반도체의 상(phase)에 따라 세부적으로 단결정(single crystalline) 실리콘, 다결정(polycrystalline) 실리콘, 비정질(amorphous) 실리콘 태양전지로 분류된다.
또한, 태양전지는 반도체의 두께에 따라 벌크(bulk)형 태양전지와 박막 태양전지로 분류되는데, 박막 태양전지는 반도체층의 두께가 수 10㎛ 내지 수 ㎛ 이하의 태양전지이다.
박막 태양전지는 벌크형 태양전지에 비해 대면적화가 용이하다는 장점이 있으며, 이와 반대로 수광면 측의 투명전극의 저항 때문에 에너지 변환효율은 면적이 커질수록 감소하는 단점이 있다.
이러한 문제를 해결하기 위해 개발된 것이 집적형 박막 태양전지 구조이다. 이 구조는 투명전극이 띠 모양으로 복수로 분할되고, 그 위에 형성된 작은 단위 셀들이 서로 직렬로 연결된 구조로 되어 있기 때문에 투명전극의 저항에 의한 전력손실을 작게 할 수가 있다. 또한, 대면적으로 제작할 경우에도 변환효율의 저하를 줄일 수 있다.
도 12는 본 발명의 실시예에 따른 박막 태양전지의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 박막 태양전지(200)는 유리 기판이나 투명 플라스틱 기판(210) 상에 복수의 단위 셀이 직렬로 연결되어 모듈(module)화된 구조로 이루어진다.
따라서, 본 발명의 실시예에 따른 박막 태양전지(200)의 모듈은, 절연체인 기판(210)의 상부에 상호 절단(절연)된 띠 모양으로 형성된 투명전극(212)과 표면층(255), 상기 투명전극(212)과 표면층(255)을 덮어 띠 모양으로 형성된 단위 반도체층(213), 상기 반도체층(213)을 덮어 띠 모양으로 형성된 금속전극(214)으로 구성되며, 절연된 복수의 단위 셀들이 상호 직렬로 연결된 구조로 되어 있다. 그리고, 상기 박막 태양전지(200)의 전기적인 단락 방지 및 보호를 위해 수지(resin)로 된 보호층(미도시)이 금속전극(214) 위에 형성될 수 있다.
이때, 상기 투명전극(212)은 외부로부터 기판(210)을 통해 입사된 태양광의 투과를 위하여 예를 들어 갈륨 및/또는 알루미늄이 도핑된 산화아연계 투명도전막을 사용할 수 있으며, 상기 산화아연계 투명도전막은 인듐의 소비 증가에 따른 자원부족 현상 및 이에 따른 가격상승문제, 그리고 인듐의 독성으로 인한 환경문제를 보완할 수 있어 ITO의 대체 물질로 사용할 수 있다.
그리고, 상기 투명전극(212) 위에는 아연이 과잉으로 존재하는 나노 결정 상태의 표면층(255)이 형성되게 되는데, 상기 표면층(255)은 산소, 수분 등의 불순물의 확산경로를 증가시키는 한편 산소를 흡수하여 내부로 침투하는 것을 차단함으로써 투명도전막의 내열내습 안정성을 향상시키는 역할을 하게 된다.
이때, 상기 표면층(255)은 스퍼터링을 이용하여 증착하는 경우 스퍼터링 타겟으로 금속아연을 사용할 수 있으며, 비활성 기체와 산소로 이루어진 플라즈마 내에서 2nm ~ 20nm의 두께를 가지도록 형성할 수 있다. 이때, 상기 플라즈마를 발생시키기 위한 챔버 내 산소분압은 20% ~ 40%인 것을 특징으로 한다.
상기 반도체층(213)은 예를 들어 상기 표면층(255) 상에 형성된 p형 실리콘층과 상기 p형 실리콘층 상에 형성된 진성 실리콘층 및 상기 진성 실리콘층 상에 형성된 n형 실리콘층을 포함한 pin구조를 가질 수 있다.
이와 같이 상기 본 발명에 따른 박막 태양전지(200)는 기판(210)상에 적층되는 투명전극(212)과 표면층(255), 반도체층(213) 및 금속전극(214)으로 이루어지는 복수 단의 띠 모양의 태양전지 단위 셀을 직렬로 접속하는 구조를 가진다. 모듈의 전지들로의 분할은 다양한 이유들로 행해지는데, 주요한 이유는 결과적인 직렬 상호접속부가 감소된 전류(단일 전지의 전류와 동일한)로 고전압 출력을 제공하며 저전류가 그러한 전지들에서 사용되는 직렬의 상대적인 고저항 투과성(transparent) 전도체들의 효과를 감소시킨다는 것이다. 특히, 옴의 법칙에 의하여 전류의 감소는 직렬 저항들의 전력 손실을 감소시킨다.
그리고, 상기 본 발명에 따른 박막 태양전지(200)를 복수의 단위 셀로 구획하기 위해서 레이저 스크라이빙(laser scribing)법, 화학적 기화가공(chemical vaporization machining; CVM)법, 금속 침에 의한 기계적 스크라이빙(mechanical scribing)법 등이 사용될 수 있다.
도 13a 내지 도 13f는 상기 도 12에 도시된 박막 태양전지의 제조공정을 순차적으로 나타내는 단면도이다.
도 13a에 도시된 바와 같이, 다수의 셀영역이 정의된 투명한 기판(210)을 준비한다.
그리고, 상기 기판(210) 상에 투명전극 형성용 박막(250)과 상부층(250')을 형성한다. 이때, 상기 투명전극 형성용 박막(250)은 도전성이 있음과 동시에 태양광의 투과가 가능한 재료로 이루어지는 것이 바람직하며, 전술한 바와 같이 갈륨 및/또는 알루미늄이 도핑된 산화아연계 투명도전막을 사용할 수 있다.
그리고, 상부층(250')은 아연이 과잉으로 존재하는 나노 결정 상태로 상기 투명전극 형성용 박막(250) 위에 형성되어 산소, 수분 등의 불순물의 확산경로를 증가시키는 한편 산소를 흡수하여 내부로 침투하는 것을 차단함으로써 투명도전막의 내열내습 안정성을 향상시키는 역할을 하게 된다.
이때, 상기 상부층(250')은 스퍼터링을 이용하여 증착하는 경우 스퍼터링 타겟으로 금속아연을 사용할 수 있으며, 비활성 기체와 산소로 이루어진 플라즈마 내에서 2nm ~ 20nm의 두께를 가지도록 형성할 수 있다. 이때, 상기 플라즈마를 발생시키기 위한 챔버 내 산소분압은 20% ~ 40%인 것을 특징으로 한다.
다음으로, 도 13b에 도시된 바와 같이, 상기 기판(210)의 아래에서 레이저 조사 장치를 이용하여 상기 투명전극 형성용 박막 및 상부층의 소정 영역에 제 1 슬롯(H1)을 형성하여 각 셀의 투명전극(212)과 표면층(255)이 서로 이격되도록 패터닝한다.
즉, 상기 투명전극 형성용 박막 및 상부층의 소정 영역에 레이저를 조사하면, 투명전극 형성용 박막 및 상부층의 일부가 고체, 액체 및 기체로 차례로 상 변화를 겪고(또는, 액체를 거치지 않고 바로 기체로 승화하고) 이후 온도가 증가하여 기체의 압력을 견딜 수 없을 때 물질이 폭발적으로 날아감에 의해 제거됨으로써 레이저가 조사된 영역에 상기 기판(210)의 일부를 노출시키는 제 1 슬롯(H1)이 형성되고, 이로써 각 셀영역에는 서로 이격된 투명전극(212)과 표면층(255)이 형성된다.
다음으로, 도 13c에 도시된 바와 같이, 상기 투명전극(212)과 표면층(255)이 형성된 기판(210) 상에 반도체층 형성용 박막(230)을 형성한다. 상기 반도체층 형성용 박막(230)은 다양한 재료가 가능하지만, 일 예로서 비정질 실리콘이 있으며, 이와 같이 상기 반도체층 형성용 박막(230)이 비정질 실리콘을 재료로 하여 형성된 경우에 상기 반도체층 형성용 박막(230)은 표면층(255) 상에 형성된 p형 실리콘 박막, 상기 p형 실리콘 박막 상에 형성된 진성 실리콘 박막 및 상기 진성 실리콘 박막 상에 형성된 n형 실리콘 박막을 포함하는 pin구조를 가진다.
다음으로, 도 13d에 도시된 바와 같이, 상기 기판(210)의 아래에서 레이저 조사 장치를 이용하여 상기 반도체층 형성용 박막의 소정 영역에 제 2 슬롯(H2)을 형성하여 각 셀의 반도체층(213)이 서로 이격되도록 패터닝한다.
즉, 상기 반도체층 형성용 박막의 소정 영역에 레이저를 조사하면, 반도체층 형성용 박막의 일부가 고체, 액체 및 기체로 차례로 상 변화를 겪고(또는, 액체를 거치지 않고 바로 기체로 승화하고) 이후 온도가 증가하여 기체의 압력을 견딜 수 없을 때 물질이 폭발적으로 날아감에 의해 제거됨으로써 레이저가 조사된 영역에 상기 표면층(255)의 일부를 노출시키는 제 2 슬롯(H2)이 형성되고, 이로써 각 셀영역에는 서로 이격된 반도체층(213)이 형성된다.
다음으로, 도 13e에 도시된 바와 같이, 상기 반도체층(213)이 형성된 기판(210) 상에 금속전극 형성용 박막(240)을 형성한다. 상기 기판(210) 상에 형성된 금속전극 형성용 박막(240)은 상기 제 2 슬롯을 통해 각 셀영역의 투명전극(212)에 전기적으로 접속된다.
이때, 상기 금속전극 형성용 박막(240)은 도전성이 있는 금속으로 형성되는 것이 바람직하며, 태양광을 투과시키는 기능은 포함하지 않아도 된다.
다음으로, 도 13f에 도시된 바와 같이, 상기 기판(210)의 아래에서 레이저 조사 장치를 이용하여 반도체층(213)과 금속전극 형성용 박막의 소정 영역에 레이저를 조사하여 상기 반도체층(213)과 금속전극 형성용 박막에 제 3 슬롯(H3)을 형성하여 각 셀의 금속전극(214)이 서로 이격되도록 패터닝한다.
즉, 상기 반도체층(213)과 금속전극 형성용 박막의 소정 영역에 레이저를 조사하면, 반도체층(213)과 금속전극 형성용 박막의 일부가 고체, 액체 및 기체로 차례로 상 변화를 겪고(또는, 액체를 거치지 않고 바로 기체로 승화하고) 이후 온도가 증가하여 기체의 압력을 견딜 수 없을 때 물질이 폭발적으로 날아감에 의해 제거됨으로써 레이저가 조사된 영역에 상기 투명전극(212)의 일부를 노출시키는 제 3 슬롯(H3)이 형성되어 각 셀영역에는 서로 이격 되고 일측으로 인접한 셀영역 내의 투명전극(212)과 전기적으로 접속한 금속전극(214)이 형성되게 된다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110 : 기판 150 : 산화아연계 투명도전막
155,255 : 표면층

Claims (19)

  1. 기판 위에 3족 원소가 도핑된 산화아연계 도전물질로 투명도전막을 형성하는 단계; 및
    상기 투명도전막 위에 다수의 그레인으로 구성된 산화아연계 나노 결정 상태의 표면층을 형성하는 단계를 포함하고,
    스퍼터링을 이용하여 상기 표면층을 증착하되, 스퍼터링 타겟으로는 금속아연을 사용하며, 스퍼터링 증착 시 가스로는 비활성 기체와 산소의 혼합가스를 사용하되, 상기 혼합가스 내의 산소분압을 20~40%로 하여 표면층에 산화아연과 함께 아연이 존재하도록 하는, 산화아연계 박막의 제조방법.
  2. 제 1 항에 있어서, 상기 표면층은 2nm ~ 20nm의 두께로 형성하며,
    상기 나노 결정의 그레인 경계에 의해 외부의 불순물의 확산경로가 증가하는 산화아연계 박막의 제조방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 어레이 기판 위에 3족 원소가 도핑된 산화아연계 도전물질로 화소전극을 형성하는 단계;
    상기 화소전극 위에 다수의 그레인으로 구성된 산화아연계 나노 결정 상태의 표면층을 형성하는 단계; 및
    상기 어레이 기판과 컬러필터 기판을 합착하는 단계를 포함하고,
    스퍼터링을 이용하여 상기 표면층을 증착하되, 스퍼터링 타겟으로는 금속아연을 사용하며, 스퍼터링 증착 시 가스로는 비활성 기체와 산소의 혼합가스를 사용하되, 상기 혼합가스 내의 산소분압을 20~40%로 하여 표면층에 산화아연과 함께 아연이 존재하도록 하는, 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 표면층은 2nm ~ 20nm의 두께로 형성하며,
    상기 나노 결정의 그레인 경계에 의해 외부의 불순물의 확산경로가 증가하는 액정표시장치의 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 다수의 셀 영역이 정의된 투명한 기판 위에 3족 원소가 도핑된 산화아연계 도전물질로 이루어진 투명전극을 형성하는 단계;
    상기 투명전극 위에 다수의 그레인으로 구성된 산화아연계 나노 결정 상태의 표면층을 형성하는 단계;
    상기 표면층이 형성된 상기 기판 위에 반도체층을 형성하는 단계;
    상기 반도체층이 형성된 상기 기판 위에 금속전극 형성용 박막을 형성하는 단계; 및
    상기 반도체층과 상기 금속전극 형성용 박막에 홀을 형성하여 서로 이격되도록 금속전극을 형성하는 단계를 포함하고,
    스퍼터링을 이용하여 상기 표면층을 증착하되, 스퍼터링 타겟으로는 금속아연을 사용하며, 스퍼터링 증착 시 가스로는 비활성 기체와 산소의 혼합가스를 사용하되, 상기 혼합가스 내의 산소분압을 20~40%로 하여 표면층에 산화아연과 함께 아연이 존재하도록 하는, 박막 태양전지의 제조방법.
  12. 제 11 항에 있어서, 상기 표면층은 2nm ~ 20nm의 두께로 형성하며,
    상기 나노 결정의 그레인 경계에 의해 외부의 불순물의 확산경로가 증가하는 박막 태양전지의 제조방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 기판 위에 배치되며, 3족 원소가 도핑된 산화아연계 도전물질로 이루어진 투명도전막; 및
    상기 투명도전막 위에 배치되며, 다수의 그레인으로 구성된 산화아연계 나노 결정 상태의 표면층을 포함하고,
    상기 표면층에 산화아연과 함께 아연이 존재하는, 산화아연계 박막.
  17. 제 16 항에 있어서, 상기 표면층은 2nm ~ 20nm의 두께를 가지며,
    상기 나노 결정의 그레인 경계에 의해 외부의 불순물의 확산경로가 증가하는 산화아연계 박막.
  18. 어레이 기판 위에 배치되며, 3족 원소가 도핑된 산화아연계 도전물질로 이루어진 화소전극;
    상기 화소전극 위에 배치되며, 다수의 그레인으로 구성된 산화아연계 나노 결정 상태의 표면층; 및
    상기 어레이 기판과 대향하여 합착하는 컬러필터 기판을 포함하고,
    상기 표면층에 산화아연과 함께 아연이 존재하는, 액정표시장치.
  19. 제 18 항에 있어서, 상기 표면층은 2nm ~ 20nm의 두께를 가지며,
    상기 나노 결정의 그레인 경계에 의해 외부의 불순물의 확산경로가 증가하는 액정표시장치.
KR1020100053554A 2010-06-07 2010-06-07 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법 KR101788315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100053554A KR101788315B1 (ko) 2010-06-07 2010-06-07 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053554A KR101788315B1 (ko) 2010-06-07 2010-06-07 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110133900A KR20110133900A (ko) 2011-12-14
KR101788315B1 true KR101788315B1 (ko) 2017-10-20

Family

ID=45501389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053554A KR101788315B1 (ko) 2010-06-07 2010-06-07 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101788315B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150018728A (ko) 2013-08-09 2015-02-24 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103170A (ja) * 2008-10-21 2010-05-06 Mitsubishi Electric Corp 薄膜太陽電池の製造方法および薄膜太陽電池の製造装置
JP7042572B2 (ja) * 2017-08-14 2022-03-28 共同印刷株式会社 加熱式即席食品用易剥離性包装材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103170A (ja) * 2008-10-21 2010-05-06 Mitsubishi Electric Corp 薄膜太陽電池の製造方法および薄膜太陽電池の製造装置
JP7042572B2 (ja) * 2017-08-14 2022-03-28 共同印刷株式会社 加熱式即席食品用易剥離性包装材

Also Published As

Publication number Publication date
KR20110133900A (ko) 2011-12-14

Similar Documents

Publication Publication Date Title
JP7135168B2 (ja) 半導体装置
US7907224B2 (en) Image display device
KR102266301B1 (ko) 반도체 장치
JP6212192B2 (ja) 半導体装置
JP6301600B2 (ja) 半導体装置
JP2021179612A (ja) 表示装置
TWI575752B (zh) 電晶體的製造方法
EP2320468A1 (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device
US20140026952A1 (en) Transparent conductive oxide thin film substrate, method of fabricating the same, and organic light-emitting device and photovoltaic cell having the same
JP2019114809A (ja) 表示装置
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
KR20130141379A (ko) 반도체 장치
JP5298407B2 (ja) 反射型表示装置および反射型表示装置の製造方法
CN101097948A (zh) 透明导电膜、半导体器件以及有源矩阵型显示装置
US20120181503A1 (en) Method of Fabricating Silicon Quantum Dot Layer and Device Manufactured Using the Same
KR101788315B1 (ko) 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법
KR20150005598A (ko) 박막 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서
KR20090101571A (ko) 붕소가 추가도핑된 산화아연계 투명 전도막 및 그 제조방법
KR20190076844A (ko) 투명 전도성막의 제조방법
CN221615488U (zh) 一种太阳能电池、装置及系统
Iechi et al. Vertical‐type organic device using thin‐film ZnO transparent electrode

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100607

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150608

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100607

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170212

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170822

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170212

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20170822

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20170411

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20170929

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20170914

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20170822

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20170411

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20171013

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20171013

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200925

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210923

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220915

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240919

Start annual number: 8

End annual number: 8