[go: up one dir, main page]

KR101717983B1 - 전도성 투명기판 제조방법 및 전도성 투명기판 - Google Patents

전도성 투명기판 제조방법 및 전도성 투명기판 Download PDF

Info

Publication number
KR101717983B1
KR101717983B1 KR1020140083980A KR20140083980A KR101717983B1 KR 101717983 B1 KR101717983 B1 KR 101717983B1 KR 1020140083980 A KR1020140083980 A KR 1020140083980A KR 20140083980 A KR20140083980 A KR 20140083980A KR 101717983 B1 KR101717983 B1 KR 101717983B1
Authority
KR
South Korea
Prior art keywords
electrode
main
main electrode
electrodes
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140083980A
Other languages
English (en)
Other versions
KR20150005860A (ko
Inventor
정광춘
유지훈
성준기
김병훈
조남부
유명봉
Original Assignee
주식회사 잉크테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 잉크테크 filed Critical 주식회사 잉크테크
Publication of KR20150005860A publication Critical patent/KR20150005860A/ko
Application granted granted Critical
Publication of KR101717983B1 publication Critical patent/KR101717983B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/034—Organic insulating material consisting of one material containing halogen
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H10K30/83—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes comprising arrangements for extracting the current from the cell, e.g. metal finger grid systems to reduce the serial resistance of transparent electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nanotechnology (AREA)
  • Dispersion Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Insulated Conductors (AREA)
  • Structure Of Printed Boards (AREA)
  • Conductive Materials (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명은 전도성 투명기판 제조방법에 관한 것이며, 본 발명의 전도성 투명기판 제조방법은 기판 상에 상호 이격되도록 배열되는 복수개의 주전극을 형성하는 주전극 형성단계; 복수개의 주전극이 서로 전기적으로 단절되는 복수개의 그룹전극으로 그룹화되도록 둘 이상의 주전극을 전기적으로 연결하는 연결전극을 형성하는 연결전극 형성단계;를 포함하는 것을 특징으로 한다.
따라서, 본 발명에 의하면, 투과성이 우수한 전도성 투명기판을 높은 수율의 공정을 통하여 제작할 수 있는 전도성 투명기판 제조방법 및 전도성 투명기판이 제공된다.

Description

전도성 투명기판 제조방법 및 전도성 투명기판{METHOD FOR MAKING CONDUCTIVE TRANSPARENT SUBSTRATE AND CONDUCTIVE TRANSPARENT SUBSTRATE}
본 발명은 전도성 투명기판 제조방법 및 전도성 투명기판에 관한 것으로서, 보다 상세하게는 높은 효율의 생산공정으로 전도성 투명기판을 제조할 수 있는 전도성 투명기판 제조방법에 관한 것이다.
최근, 각종 가전기기와 통신기기가 디지털화되고 급속히 고성능화 됨에 따라 디스플레이 분야의 급속한 확대와 함께 저저항 및 고 투과율의 전도성 투명기판을 형성하는 기술이 주목되고 있다.
이러한 전도성 투명기판 재료는 투명하면서도 낮은 저항 값을 나타낼 뿐만 아니라, 기계적으로 안정 할 수 있도록 높은 유연성을 나타내어야 하고, 기판의 열 팽창 계수와 유사한 열 팽창 계수를 갖고 있어서 기기가 과열되거나 고온인 경우에도 단락되거나 면 저항의 변화가 크지 않아야 한다.
현재 전도성 투명기판 재료로 사용 가능한 소재로는 금속 산화물, 카본나노튜브(Carbon Nanotube, CNT), 그래핀, 고분자 전도체, 금속 나노 와이어 등이 알려져 있으며, 그 중 인듐주석 산화물(Indium Tin Oxide, ITO)을 진공방식으로 박막층을 형성하여 사용하는 방법이 대표적으로 사용되는 방법이나 세라믹 재료이기 때문에 기판의 굽힘이나 휨에 대한 저항이 낮아 쉽게 크랙이 형성되고 전파되어 전극의 특성이 열화 되는 문제와 주석 도판트의 치환을 통한 활성화의 어려움과 비정질이 가지는 결함으로 높은 면저항을 나타내는 문제점을 가지고 있다. 뿐만 아니라 ITO의 주 재료인 인듐 가격이 평판디스플레이, 모바일기기, 터치패널 시장의 급격한 확장으로 지속적으로 상승하고 있고 제한된 매장량으로 인해 투명 전도성 필름의 원가 경쟁력에서 문제점으로 작용하고 있다. 따라서 앞으로 치열하게 전개될 디스플레이 기술 경쟁에서 우위를 선점하기 위해선 ITO 전극의 문제점을 해결 할 수 있는 대체 재료 개발이 매우 중요하다.
고분자 전도체의 경우 폴리아세틸렌, 폴리피롤, 폴리페놀, 폴리아닐린, PEDOT:PSS 등의 물질을 사용하여 투명 전도성 필름을 제작하게 되는데 대부분 고분자 전도체가 용해도가 낮고 공정이 까다로울 뿐만 아니라 에너지 밴드갭이 3eV 이하로 색을 띄는 문제점을 가지고 있다. 투과율을 높이기 위해 박막으로 코팅할 경우 면저항이 높아져서 실제 투명전극으로 사용하기엔 높은 면저항이 문제가 된다. 또한 대부분의 고분자 전도체는 대기 안정성이 부족하여 대기 중에서 급격히 산화되어 전기 전도성이 떨어지기 때문에 안정성 확보가 중요한 문제 중 하나이다.
CNT, 그래핀, 금속 나노 와이어를 이용한 전도성 투명 필름에 대한 연구도 많이 이루어지고 있으나 저 저항의 전도성 투명 필름으로 사용하기에는 아직 해결할 문제점이 있어 아직 실용화 수준에 도달하지 못한 상태이다.
최근 이러한 문제점을 해결하기 위한 새로운 방법으로 전도도와 기계적인 강도가 우수한 금속을 사용한 메탈메쉬 형태의 전도성 투명필름 형성 방법에 대한 연구가 활발히 이루어지고 있다. 임프린팅 방법을 이용하여 미세한 음각의 홈을 형성 한 후 금속을 충전하는 방법, 레이저로 수지층 표면 또는 수지층과 기재를 동시에 직접 식각하여 미세 홈을 형성한 후 금속층을 충전하는 방법, 금속을 진공증착 또는 전면 코팅한 후 포토 에칭 공정을 이용하는 방법, 플렉소, 그라비아, 그라비아옵셋, 리버스옵셋, 잉크젯 프린팅 등의 직접 인쇄법을 이용하는 방법 등이 연구되고 있다.
그러나, 상기의 방법들에서는 미세선폭 구현성, 다수의 공정에 의한 생산성 문제, 투명전극 영역의 구조에 따라 피전사체를 제작 해야만하는 공정의 효율성 문제 등 여러가지 한계점을 가지고 있다.
이에, 종래기술에서 발생한 한계점을 극복한 전도성 투명 기판을 제조하기 위한 연구가 필요하다.
따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 투과성이 우수한 전도성 투명기판을 높은 수율의 공정을 통하여 제작할 수 있는 전도성 투명기판 제조방법 및 전도성 투명기판을 제공함에 있다.
상기 목적은, 본 발명에 따라, 기판 상에 상호 이격되도록 배열되는 복수개의 주전극을 형성하는 주전극 형성단계; 복수개의 주전극이 서로 전기적으로 단절되는 복수개의 그룹전극으로 그룹화되도록 둘 이상의 주전극을 전기적으로 연결하는 연결전극을 형성하는 연결전극 형성단계;를 포함하는 것을 특징으로 하는 전도성 투명기판 제조방법에 의해 달성된다.
또한, 상기 연결전극 형성단계에서는, 상기 상호 이격되어 전기적으로 단절된 상기 주전극을 전기적으로 연결되도록 상기 연결전극을 형성하되, 2개 이상의 상기 주전극이 그룹화되고, 상기 그룹화된 주전극 그룹 간에는 단절되도록 상기 연결전극 패턴을 인쇄 또는 연결전극층을 형성한 후 일부 영역을 제거 또는 일부영역을 절연시켜 형성할 수 있다.
또한, 상기 연결전극 형성단계는, 상기 기판 상에 전기적 전도성을 가지는 전도층을 적층하는 적층단계; 상기 연결전극이 형성되도록 상기 전도층을 패터닝하는 패터닝 단계;를 포함할 수 있다.
또한, 상기 연결전극 형성단계는, 상기 주전극의 일부를 제거하는 제거단계; 주전극의 단부를 연결하는 연결전극이 형성되도록 전도성 조성물을 인쇄하는 인쇄단계;를 포함할 수 있다.
또한, 상기 연결전극 형성단계는, 상기 주전극을 연결하는 연결전극을 형성하는 연결단계; 서로 다른 그룹에 포함되는 주전극 간을 전기적으로 분리시키기 위하여 주전극의 일부구간을 전기적으로 단락시키는 단락단계;를 포함할 수 있다.
또한, 상기 단락단계는, 단락이 필요한 주전극의 영역에 에칭액을 선택적으로 도포하여 상기 주전극을 에칭하는 단계; 상기 에칭액을 세정하는 단계;를 포함할 수 있다.
또한, 상기 단락단계는, 에칭액과 절연액을 혼합하는 단계; 단락이 필요한 주전극의 영역에 혼합액을 도포하여 주전극의 일부구간을 제거하는 동시에 제거된 구간에 절연부를 형성하는 단계;를 포함할 수 있다.
또한, 그룹전극 내에서의 전기적 전도성을 향상시키기 위하여 어느 하나의 그룹전극 내에 포함되어 이웃하는 주전극 간을 서로 연결하는 보조전극을 형성하는 보조전극 형성단계;를 더 포함할 수 있다.
또한, 상기 연결전극 형성단계 이후에 이웃하는 그룹전극 사이에 형성되는 보조전극을 제거하는 보조전극 제거단계;를 더 포함할 수 있다.
또한, 상기 주전극 형성단계는, 상기 기판 상에 홈을 형성하는 홈 형성단계; 상기 홈에 전도성 잉크 조성물을 충진하여 주전극을 형성하는 조성물 충진단계;를 포함할 수 있다.
또한, 상기 주전극 형성단계는, 이형필름 상에 전도성 잉크 조성물을 이용하여 상기 주전극 패턴을 인쇄하는 단계; 상기 주전극 패턴이 형성된 상기 이형필름 상에 절연성 수지를 도포하여 절연층을 형성하는 단계; 상기 절연층 상에 기재를 적층하여 기재층을 형성하는 단계; 상기 이형필름을 제거하는 단계;를 포함할 수 있다.
또한, 상기 전도성 잉크 조성물은 금속 착체 화합물, 금속 전구체, 금속 플레이트 또는 금속 나노입자, 탄소나노튜브(CNT), 그래핀 중 선택된 1종 이상을 포함하는 전도성 금속 조성물로 이루어질 수 있다.
또한, 상기 주전극은 직선형태, 물결 형태의 파형 및 삼각 파형 형태 중 선택되는 형태를 갖도록 형성되거나, 이들이 혼합된 형태를 갖도록 형성될 수 있다.
또한, 상기 주전극은 기설정된 주기로 반복되는 형태를 갖도록 형성될 수 있다.
또한, 상기 기판상에 서로 이웃하게 형성된 주전극들은 서로 다른 위상을 갖도록 형성될 수 있다.
또한, 상기 패터닝 단계에서는 레이저를 이용하여 상기 전도층을 식각할 수 있다.
또한, 상기 목적은, 본 발명에 따라 기판; 상기 기판 상에 상호 이격되도록 나란히 배열되는 복수개의 주전극; 복수개의 주전극이 서로 전기적으로 단절되는 복수개의 그룹전극으로 그룹화되도록 둘 이상의 주전극을 전기적으로 연결하는 연결전극;을 포함하는 것을 특징으로 하는 전도성 투명기판에 의해 달성된다.
또한, 동일 그룹전극에 속하는 주전극을 연결하는 보조전극을 더 포함할 수 있다.
또한, 상기 보조전극은 사선 형태일 수 있다.
본 발명에 따르면, 주전극을 먼저 형성한 후에 주전극을 연결하는 연결전극을 연결하여 고 투과율을 갖는 전도성 투명기판을 제작할 수 있는 전도성 투명기판 제조방법 및 전도성 투명기판이 제공된다.
또한, 설계에 따라 서로 연결되는 주전극의 개수를 제어하여 그룹전극을 구성함으로써 원하는 전기적 특성을 용이하게 구현할 수 있다.
또한, 설계에 따라 서로 인접하는 주전극들이 서로 다른 위상으로 배열됨으로써 육안에 의한 패턴 시인성 또는 모아레 현상과 같은 시인 특성을 향상시킬 수 있다.
금속 착체 화합물, 금속 전구체, 금속 플레이트, 금속 나노입자, 탄소나노튜브(CNT), 및 그래핀 중에서 선택된 1종 이상을 포함하는 전도성 잉크 조성물을 사용하여 전극을 형성할 수 있으며, 특히 금속 착체 화합물 및/또는 금속 전구체를 포함하는 전도성 잉크 조성물을 사용하여 전극을 형성하는 경우, 저항을 낮추고 우수한 기계적인 특성을 유지할 수 있다.
또한, 연결전극 상에 전도층을 적층하고, 이를 패터닝하는 방식으로 연결전극을 형성함으로써, 공정 수율을 향상시킬 수 있다.
또한, 연결전극을 인쇄한 후에, 연결전극을 전기적으로 연결하는 주전극을 단락시킴으로써 그룹전극 간 전기적으로 연결되는 것을 쉽게 방지할 수 있다.
이와 같이 본 발명에 따르면, 일정 간격으로 이격되어 있어 상호 전기적으로 단절된 주전극을 형성하고, 이를 전기적으로 연결하는 연결전극을 형성하되, 필요한 전기적인 특성만큼 주전극 끼리 전기적으로 연결되게 필요한 만큼 주전극을 그룹화하고 그룹화된 주전극 간에는 단절되도록 연결전극을 형성하는 경우, 이때 연결전극을 패터닝 또는 먼저 형성 후 필요한 만큼 일부 영역을 제거 또는 일부영역을 절연시켜 연결전극을 형성함으로써, 제조비용 절감, 공정의 효율성 향상, 고 투과율 특성을 갖는 전도성 투명 기판을 제조할 수 있게 된다.
도 1은 본 발명의 제1실시예에 따른 전도성 투명기판 제조방법의 공정을 개략적으로 도시한 것이고,
도 2는 도 1의 전도성 투명기판 제조방법의 주전극 형성단계에서 제작되는 주전극의 다양한 변형례를 도시한 것이고,
도 3은 도 1의 전도성 투명기판 제조방법의 패터닝 단계에서 형성되는 패턴의 다양한 변형례를 도시한 것이고,
도 4는 도 1의 전도성 투명기판 제조방법의 공정 중 기판의 단면을 촬영한 사진이고,
도 5는 도 1의 전도성 투명기판 제조방법의 주전극 형성단계(S110)에서 주전극들이 물결 형태의 파형 형태로 형성된 것을 개략적으로 도시한 것이고,
도 6은 도 1의 전도성 투명기판 제조방법의 주전극 형성단계(S110)에서 주전극들이 삼각 파형 형태로 형성된 것을 개략적으로 도시한 것이고,
도 7은 도 1의 전도성 투명기판 제조방법의 주전극 형성단계(S110)에서 주전극들이 물결 형태의 파형 형태 및 삼각 파형 형태가 혼합된 형태로 형성된 것을 개략적으로 도시한 것이고,
도 8은 본 발명의 제2실시예에 따른 전도성 투명기판 제조방법의 공정을 개략적으로 도시한 것이고,
도 9는 본 발명의 제3실시예에 따른 전도성 투명기판 제조방법의 공정을 개략적으로 도시한 것이고,
도 10는 본 발명의 제4실시예에 따른 전도성 투명기판 제조방법의 공정을 개략적으로 도시한 것이고,
도 11은 본 발명의 제5실시예에 따른 전도성 투명기판 제조방법의 공정을 개략적으로 도시한 것이고,
도 12는 본 발명의 제5실시예에 따른 전도성 투명기판 제조방법의 공정의 변형례를 개략적으로 도시한 것이다.
설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.
제1실시예
이하, 첨부한 도면을 참조하여 본 발명의 제1실시예에 따른 전도성 투명기판 제조방법(S100)에 대하여 상세하게 설명한다.
도 1은 본 발명의 제1실시예에 따른 전도성 투명기판 제조방법의 공정을 개략적으로 도시한 것이고, 도 2는 도 1의 전도성 투명기판 제조방법의 주전극 형성단계(S110)에서 제작되는 주전극의 다양한 변형례를 도시한 것이고, 도 3은 도 1의 전도성 투명기판 제조방법의 패터닝 단계에서 형성되는 패턴의 다양한 변형례를 도시한 것이고, 도 4는 도 1의 전도성 투명기판 제조방법의 공정 중 기판의 단면을 촬영한 사진이다.
도 1 내지 도 4를 참조하여서 설명하면, 본 발명의 제1실시예에 따른 전도성 투명기판 제조방법(S100)은 향상된 효율성으로 전도성 투명기판을 제작할 수 있는 방법에 관한 것으로서, 주전극 형성단계(S110)와 연결전극 형성단계(S120)를 포함한다.
상기 주전극 형성단계(S110)는 기판(10) 상에서 서로 나란하게 배열되는 복수개의 주전극(20)을 형성하는 단계로서, 홈 형성단계와 충진단계를 포함한다.
상기 홈 형성단계는 기판(10) 상에서 주전극(20)이 형성되는 경로를 따라 복수개의 미세 홈(10)을 형성하는 단계이다.
한편, 본 실시예에서 주전극(20)이 형성되는 기판(10)은 플라스틱 필름이나 유리재질, 알루미나, 산화알루미늄, 사파이어 중 어느 하나로 형성 될 수 있다. 기판(10)으로 이용가능한 플라스틱 필름으로는 폴리에틸렌나프탈레이트(Polyethylene Naphthalate, PEN), 폴리에틸렌테레프탈레이트(polyethylene terephthalate, PET), 폴리에틸렌(Polyethylene, PE), 폴리이미드(Polyimide, PI), 폴리카보네이트(Polycarbonate, PC)를 사용할 수 있으며, 이에 특별히 한정되는 것은 아니며, 해당 분야에서 알려진 다양한 재질의 필름을 사용할 수도 있다.
또한, 필요하다면 불투명한 재질의 플라스틱 필름, 유리 기판 등을 사용할 수 있다. 후술되는 홈 내에 충진되는 전도성 잉크 조성물의 열처리온도를 고려하여 기판(10)의 소재를 결정할 수 있다.
본 홈 형성단계에서는 임프린팅 공정을 통하여 UV경화수지 또는 열경화수지를 몰드로 임프린팅 하는 방법, 레이저로 직접 기재를 식각하는 방법, 포토리소그래피 방법 등을 이용하여 기판에 미세 홈을 형성할 수도 있으며, 이는 기술분야에서 널리 알려진 것이므로 자세한 설명은 생략한다. 또한, 기판(10) 상에 홈을 형성하는 방법은 상술한 공정에 제한되는 것은 아니고, 기술분야에서 알려진 다양한 기술이 사용될 수도 있다.
상기 충진단계에서는 기판(10)에 형성되는 미세홈 내부에 전기적으로 전도성을 갖는 잉크 조성물을 충진하여 주전극(20)을 형성한다.
본 충진단계에서 기판(10)의 미세 홈에 전도성 잉크 조성물을 충진하는 방법으로는 잉크젯 방법, 평판 스크린법, 스핀 코팅법, 롤 코팅법, 플로우(flow) 코팅법, 닥터 블레이드(doctor blade), 디스펜싱, 그라비아 프린팅법, 또는 플렉소 프린팅법 등이 있으나, 이에 한정되는 것은 아니다.
또한, 이때의 충진 횟수는 1회 또는 그 이상 충진 횟수를 반복하여 사용할 수도 있다. 상기 각각의 충진 방법에 따라 충진 특성이 차이를 보일 수 있으나 이는 각 충진 방법에 적합하도록 전도성 잉크 조성물의 성분을 조절하여 조성물의 레올로지를 충전 방법에 최적화하는 것이 필요하다. 전도성 잉크 조성물의 금속 함량, 용매의 함량 및 휘발온도, 점도, 칙소성의 특성에 따라 특성의 차이가 발생 할 수 있다.
또한, 전도성 잉크 조성물을 충진한 후에, 기판(10) 표면에 잔존하는 전도성 잉크 조성물을 에칭액으로 용해시켜 홈으로 재충진하는 방식으로 주전극(20)을 형성함으로써 전도성 잉크 조성물이 불필요하게 소진되는 것을 방지할 수도 있다.
상기의 방법에 의해 충진되는 주전극(20)의 두께는 홈 형성단계에서 음각되는 홈의 깊이와 동일하거나 홈의 깊이보다 낮은 것이 바람직하지만 이에 한정되는 것은 아니다.
또한, 본 발명에서 사용하는 전도성 잉크 조성물은 금속 착체 화합물, 금속 전구체, 금속 플레이트 또는 금속 나노입자, 탄소나노튜브(CNT), 그래핀 중 적어도 하나를 포함하는 전도성 금속 조성물이 사용될 수 있다.
또한, 금속 착체 화합물 또는 금속 전구체를 환원시켜 금속입자를 제조하여 혼합물로도 사용할 수 있다. 이들 혼합물 이외에 필요에 따라서 용매, 안정제, 분산제, 바인더 수지 (binder resin), 환원제, 계면활성제 (surfactant), 습윤제 (wetting agent), 칙소제 (thixotropic agent) 또는 레벨링제 (leveling agent), 증점제와 같은 첨가제 등을 포함시킬 수 있다.
따라서, 본 단계에 의하면, 기판(10) 상에는 복수개의 주전극(20)이 서로 이격된 상태로 나란하게 배열된다.
또한, 본 단계에서 형성되는 주전극(20)은 직선형태인 것으로 설명하였으나, 도 2에 도시된 바와 같이, 주전극(20)은 프리즘 형상이 반복되는 형태(도 2(b) 참조)가 될 수도 있고, 파형(波形)(도 2(a) 참조)이 될 수 있다.
또한, 주전극(20)은 기판상에 복수개가 서로 나란하게 배열되고, 각각의 주전극(20)들은 파형(波形)(도 2(a) 참조) 또는 프리즘 형상(도 2(b) 참조)이 일정한 주기로 반복되므로, 각각의 주전극(20)들은 모두 동일한 위상을 가지거나 또는 적어도 서로 이웃하는 주전극(20)들은 서로 다른 위상을 가지도록 형성될 수 있다.
도 5는 도 1의 전도성 투명기판 제조방법의 주전극 형성단계(S110)에서 주전극들이 물결 형태의 파형 형태로 형성된 것을 개략적으로 도시한 것이고, 도 6은 도 1의 전도성 투명기판 제조방법의 주전극 형성단계(S110)에서 주전극들이 삼각 파형 형태로 형성된 것을 개략적으로 도시한 것이고, 도 7은 도 1의 전도성 투명기판 제조방법의 주전극 형성단계(S110)에서 주전극들이 물결 형태의 파형 형태 및 삼각 파형 형태가 혼합된 형태로 형성된 것을 개략적으로 도시한 것이다.
도 5 내지 도 7를 참조하면, 서로 이웃하는 주전극(20)들은 물결 모양의 파형, 삼각 형태의 파형 또는 이들이 혼합된 형태로 마련되되, 각각이 서로 다른 위상, 예컨대, 어느 하나가 다른 하나보다 위상이 빠르거나 또는 늦도록 형성될 수 있다.
바람직하게는 서로 인접하는 주전극(20) 사이의 위상차가 1/2 주기가 되도록 형성될 수 있다. 이와 같이, 서로 인접하는 주전극(20) 사이의 위상차가 1/2 주기가 된다면, 서로 인접하는 주전극(20) 중 어느 하나의 주전극(20a)이 마루에 위치한다면 서로 인접하는 주전극(20) 중 다른 하나의 주전극(20b)은 골에 위치하므로 이격 간격을 최대로 할 수 있고, 서로 인접하는 주전극(20) 중 어느 하나의 주전극(20a)이 골에 위치한다면 서로 인접하는 주전극(20) 중 다른 하나의 주전극(20b)은 마루에 위치하므로 이격 간격을 최소로 할 수 있다.
물론, 서로 인접하는 주전극(20) 사이의 위상은 필요에 따라 달리 조절할 수 있으며, 상술한 내용에 제한되는 것은 아니다.
또한, 주전극(20)의 형태 또는 배열도 상술한 내용에 제한되지 않고 최종 제작되는 전도성 투명기판이 사용되는 사용처, 환경 등을 종합적으로 고려하여 주전극의 형태를 다양하게 설계할 수 있다.
또한, 기판(10)에 형성되는 주전극(20)의 선폭 및 이웃하는 주전극(20) 간의 간격은 구현하고자하는 투과율 및 저항 등을 종합적으로 하여 결정하는 것이 바람직하다.
한편, 상술한 본 실시예의 주전극 형성단계에서는 기판(10) 상에 미세홈을 형성하고, 미세홈 내에 전도성 조성물을 충진하는 공정에 의한 것이라고 설명하였으나, 이에 제한되지 않고, 그라비아 프린팅법, 플렉소 프린팅법, 옵셋 프린팅법, 리버스 옵셋 프린팅법, 디스펜싱, 스크린 프린팅법, 로터리 스크린 프린팅법 또는 잉크젯 프린팅법등으로 기판 표면 상에 직접 주전극을 인쇄하여 형성할 수 있다. 또는, 포토에칭방법에 의하여 기판(10) 상에 주전극(20)을 형성할 수도 있다. 또는, 이형 필름 상에 전극 패턴을 프린팅 한 후, 프린팅된 패턴 위에 UV경화수지를 도포하고, UV경화수지 층 위에 기재 적층 한 후, 이형 필름 제거하는 방식으로 기재 상에 주전극(20)을 형성할 수도 있다.
상기 연결전극 형성단계(S120)는 둘 이상의 주전극(20)을 전기적으로 연결하여 그룹전극(G)을 형성하기 위하여 주전극(20)을 전기적으로 연결하는 연결전극(30)을 형성하는 단계로서, 적층단계(S121)와 패터닝단계(S122)를 포함한다.
한편, 본 발명에서의 그룹전극(G)은 하나의 연결전극(30)에 의하여 서로 전기적으로 연결되는 복수개의 주전극(20)으로 구성되어, 필요한 전기적 특성을 발현할 수 있는 그룹을 의미한다.
상기 적층단계(S121)는 기판(10) 상에 전기적 전도성을 가지는 전도층(40)을 적층하는 단계이다.
본 단계는 기판(10)의 일부 영역에 전기적으로 우수한 전도특성을 가지는 전도층(40)을 적층하는 단계로서, 전도층(40)은 후술하는 패터닝단계(S122)에 의하여 연결전극(30)을 형성한다. 한편, 전도층(40)의 소재로는 상술한 주전극 형성단계(S110)에서 주전극(20)으로 이용되는 전도성 잉크 조성물이 동일하게 이용되므로 중복설명은 생략한다.
상기 패터닝단계(S122)는 전도층(40)을 패터닝하여 패턴(e)을 형성함으로써 연결전극(30)을 최종적으로 형성하는 단계이다.
본 단계에서는 그룹전극(G)을 형성하는 주전극(20)은 전도층(40)에 의하여 연결상태를 유지하되, 서로 다른 그룹전극(G)에 포함되는 주전극(20) 간의 전기적 연결은 차단될 수 있도록 전도층(40)을 패터닝한다.
예컨대, 연결전극(30)의 패턴 주위를 전기절연성 수지로 인쇄하고 열이나 자외선으로 이를 경화시켜 절연층을 형성함으로써, 연결전극(30)을 서로 다른 그룹전극(G)에 포함되는 주전극(20)과 전기적으로 단절시킬 수 있다.
다시 설명하면, 주전극(20)의 상측으로 전기절연성 수지가 인쇄된 면의 상측에 다시 연결전극(30)을 인쇄하여 서로 같은 그룹전극(G)에 포함되는 주전극(20)이 연결전극(30)을 통해 기판(10)과 전기적으로 연결되도록 연결전극(30)을 형성할 수 있다.
여기서, 전기절연성 수지 대신에 반응성 고저항체 잉크 조성물을 도포하거나 인쇄한 후 연결전극(30)을 인쇄할 수도 있다.
이때, 전도층(40)의 패터닝은 전도층(40)을 충분히 기화시키거나 분해할 수 있는 정도의 에너지를 가지는 레이저 빔을 사용하는 것으로 레이저 빔의 파장에 따라 다양한 크기의 선폭을 형성할 수 있다. 패턴(e)의 선폭은 일반적으로 레이저 빔으로 직접 패턴(e) 할 수 있는 최소 선폭까지 구현 가능하고, 레이저 장비에 따라서 최소 선폭이 서브마이크로미터까지 가능하고 최대 선폭은 수백 마이크론까지 가능하다.
한편, 본 패터닝 단계(S122)에 의하여 제작되는 패턴(e)은 도 1에서와 같이 직선 형일 수도 있으나, 도 3(a)에서와 같이 선단부가 상대적으로 큰 폭을 가지는 형태일 수도 있고, 도 3(b)에서와 같이 폭이 점점 감소하는 형태일 수도 있으며, 상기의 내용에 제한되는 것은 아니다.
또한, 레이저 빔의 출력 에너지를 조절하면 패턴(e)의 형상을 조절할 수 있다. 레이저 빔 사용시 빔의 모양을 패턴(e)에 유리하게 조절하기 위하여 광학회절소자나 마스크를 부분적으로 사용하여 패턴(e)을 형성할 수 있다.
본 발명에서 사용할 수 있는 레이저 매질은 Gas , Solid-state 등이 사용될 수 있고, 구체적으로 나열하면 Gas 매질로는 He-Ne, CO2, Ar,Excimer 등이 사용될 수 있고 Solid-state 매질로는 Nd:YAG, Nd:YVO4, Ytterbium fiber등이 사용 될 수 있다. 구현하고자 하는 선폭에 따라 레이저 빔의 파장은 1.06um, 532nm, 355nm, 266nm, 248nm 등의 파장을 선택하여 사용할 수 있다.
또한, 레이저를 조사하여 패턴(e)을 형성하면서 발생하는 전도층(40)의 부유물은 레이저를 조사함과 동시에 석션공정을 통하여 깨끗하게 제거할 수 있다. 경우에 따라서는 연결전극(30)을 형성한 후 별도의 세척 및 공기 분사(air blowing) 공정을 추가할 수 있다.
따라서, 상술한 연결전극 형성단계(S120)에 의하면, 복수개의 주전극(20)을 전기적으로 연결하여 그룹화함으로써 구현하고자 하는 정도의 전기적 특성을 갖는 그룹전극(G)이 형성된다. 한편, 이웃하는 그룹전극(G) 간은 전기적으로 분리되며, 하나의 그룹전극(G)이 미리 설계된 정도의 전기특성을 갖는 단일의 전극의 기능을 수행할 수 있다.
제2실시예
이하, 본 발명의 제2실시예에 따른 전도성 투명기판 제조방법(S200)에 대하여 상세하게 설명한다.
도 8은 본 발명의 제2실시예에 따른 전도성 투명기판 제조방법의 공정을 개략적으로 도시한 것이다.
도 8을 참조하여 설명하면, 본 발명의 제2실시예에 따른 전도성 투명기판 제조방법(S200)은 향상된 효율성으로 전도성 투명기판을 제작할 수 있는 공정에 관한 것으로서, 주전극 형성단계(S210)와 연결전극 형성단계(S220)를 포함한다.
다만, 본 실시예의 주전극 형성단계(S210)는 제1실시예에서 설명한 주전극 형성단계(S110) 공정과 동일한 것이므로 중복 설명은 생략한다.
상기 연결전극 형성단계(S220)는 둘 이상의 주전극(20)을 전기적으로 연결하여 그룹전극(G)을 형성하기 위하여 주전극(20)을 전기적으로 연결하는 연결전극(30)을 형성하는 단계로서, 제거단계(S221)와 인쇄단계(S222)를 포함한다.
상기 제거단계(S221)는 형성되는 주전극(20)의 단부를 제거하는 단계이다. 본 단계에서는 주전극(20)의 단부를 에칭하여 제거한다. 이때, 본 단계의 에칭공정은 기술분야에서 널리 알려진 일반적인 방법에 의하며, 이에 대한 자세한 설명은 생략한다.
상기 인쇄단계(S222)는 주전극(20)이 제거된 기판(10)의 영역 상에 연결전극(30)을 형성함으로써, 미리 설계된 전기적 특성을 갖도록 복수개의 주전극(20)을 서로 전기적으로 연결하여 그룹전극(G)을 구성하는 단계이다.
이때, 연결전극(30)은 제1실시예와는 달리 주전극(20)이 제거된 공간에 미세선폭을 갖는 형태로 인쇄되어 주전극(20)의 단부를 서로 연결하고, 이웃하는 연결전극(30)은 서로 이격되게 형성됨으로써 서로 전기적으로 분리된다.
본 인쇄단계(S222)에서 연결전극(30)을 인쇄하는 방법은 그라비아 인쇄법, 플렉소 인쇄법, 옵셋 인쇄법, 리버스 옵셋, 디스펜싱, 스크린 인쇄법, 로타리 스크린 인쇄법, 잉크젯 인쇄법으로 인쇄할 수 있으나, 이로 반드시 한정되는 것은 아니며, 다양한 방법으로 인쇄할 수 있다.
따라서, 본 실시예에 의하면, 별도의 전도층을 형성하는 공정없이 직접인쇄하므로 제1실시예의 공정에 비하여 보다 신속한 공정으로 전도성 투명기판을 제작할 수 있다.
제3실시예
이하, 본 발명의 제3실시예에 따른 전도성 투명기판 제조방법(S300)에 대하여 상세하게 설명한다.
도 9는 본 발명의 제3실시예에 따른 전도성 투명기판 제조방법의 공정을 개략적으로 도시한 것이다.
도 9를 참조하여 설명하면, 본 발명의 제3실시예에 따른 전도성 투명기판 제조방법(S300)은 향상된 효율성으로 전도성 투명기판을 제작할 수 있는 공정에 관한 것으로서, 주전극 형성단계(S310)와 연결전극 형성단계(S320)를 포함한다.
다만, 본 실시예의 주전극 형성단계(S310)는 제1실시예에서 설명한 주전극 형성단계(S110) 공정과 동일한 것이므로 중복 설명은 생략한다.
상기 연결전극 형성단계(S320)는 둘 이상의 주전극(20)을 전기적으로 연결하여 그룹전극(G)을 형성하기 위하여 주전극(20)을 전기적으로 연결하는 연결전극(30)을 형성하는 단계로서, 연결단계(S321)와 단락단계(S322)를 포함한다.
상기 연결단계(S321)에서는 미리 설계된 전기적 특성 값을 가질 수 있도록 복수개의 주전극(20)을 연결하는 연결전극(30)을 형성한다.
이때, 기판(10) 상에 형성되는 연결전극(30)은 미리 설계된 개수 만큼의 주전극(20)을 가로질러 이들을 서로 연결시키는 제1전극(31)과, 제1전극(31)으로부터 발생하는 전기신호를 외부로 전달하기 위한 제2전극(32)으로 구성된다.
따라서, 제1전극(31)에 의하여 다수개의 주전극이 통합됨으로써 그룹전극(G)을 형성하고, 그룹전극(G)으로부터 발생하는 전기신호는 제1전극(31)으로부터 제2전극(32)을 거쳐 외부로 보내진다.
상기 단락단계(S322)는 연결전극(30) 간의 전기적 연결을 차단하기 위하여, 주전극(20)의 일부구간을 단락시키는 단계이다.
상술한 연결단계(S321) 공정에 의하면 어느 하나의 그룹전극(G)에 연결되는 제2전극(32)은 이웃하는 그룹전극(G)에 포함되는 주전극(31)을 가로지르도록 형성되므로, 이웃하는 그룹전극(G) 간은 서로 전기적으로 연결되는 문제가 발생한다.
따라서, 이러한 문제를 해결하기 위하여 본 단계에서는 제2전극(32)과 인접한 영역의 주전극(20)을 단락시킨다. 다시 설명하면, 이웃하게 배열되는 연결전극(30)의 사이 영역의 주전극(20)을 모두 단락시킴으로써, 주전극(20)을 통하여 서로 다른 그룹을 연결하고 있는 연결전극(30) 끼리 전기적으로 연결되는 것을 원천적으로 차단한다.
본 실시예에서는 단락이 필요한 위치의 주전극(20)에 에칭액(etchant)을 선택적으로 도포하여 주전극을 에칭한 후에, 에칭액을 세정함으로써 단락이 필요한 위치의 주전극(20)을 제거한다. 이때, 에칭액의 선택적 도포는 마스크를 통하여 이루어질 수 있다.
따라서, 본 실시예에 의하면 연결전극(30)을 인쇄함과 동시에 에칭액의 선택적인 도포를 통하여 원하는 정도의 전기적 특성을 갖는 그룹전극을 형성하되, 그룹전극(G)간의 전기적 연결을 차단할 수 있다.
제4실시예
이하, 본 발명의 제4실시예에 따른 전도성 투명기판 제조방법(S400)에 대하여 상세하게 설명한다.
도 10은 본 발명의 제4실시예에 따른 전도성 투명기판 제조방법의 공정을 개략적으로 도시한 것이다.
도 10을 참조하여 설명하면, 본 발명의 제4실시예에 따른 전도성 투명기판 제조방법(S400)은 향상된 효율성으로 전도성 투명기판을 제작할 수 있는 공정에 관한 것으로서, 주전극 형성단계(410)와 연결전극 형성단계(S420)를 포함한다.
다만, 본 실시예의 주전극 형성단계(S410)는 제1실시예에서 설명한 주전극 형성단계(S110) 공정과 동일한 것이므로 중복 설명은 생략한다.
상기 연결전극 형성단계(S420)는 둘 이상의 주전극(20)을 전기적으로 연결하여 그룹전극(G)을 형성하기 위하여 주전극(20)을 전기적으로 연결하는 연결전극(30)을 형성하는 단계로서, 연결단계(S421)와 단락단계(S422)를 포함한다.
상기 연결단계(S421)에서는 미리 설계된 전기적 특성 값을 가질 수 있도록 복수개의 주전극(20)을 연결하는 연결전극(30)을 형성한다.
이때, 기판(10) 상에 형성되는 연결전극은 설정된 개수 만큼의 주전극(20)을 가로질러 이들을 서로 연결시키는 제1전극(31)과, 제1전극(31)으로부터 발생하는 전기신호를 외부로 전달하기 위한 제2전극(32)으로 구성된다.
따라서, 제1전극(31)에 의하여 다수개의 주전극(20)이 통합됨으로써 그룹전극(G)을 형성하고, 그룹전극(G)으로부터 발생하는 전기신호는 제1전극(31)과 제2전극(32)을 거쳐 외부로 보내진다.
상기 단락단계(S422)는 연결전극(30) 간의 전기적 연결을 차단하기 위하여, 주전극(20)의 일부구간을 단락시키는 단계이다.
상술한 연결단계 공정에 의하면, 어느 하나의 그룹전극(G)에 연결되는 제2전극(32)은 이웃하는 그룹전극(G)에 포함되는 주전극(31)을 가로지르도록 형성되므로, 이웃하는 그룹전극(G) 간은 서로 전기적으로 연결되는 문제가 발생한다.
따라서, 이러한 문제를 해결하기 위하여 본 단계에서는 제2전극(32)과 인접한 영역의 주전극(20)을 단락시킨다. 다시 설명하면, 이웃하게 배열되는 연결전극(30)의 사이 영역의 주전극(20)을 모두 단락시킴으로써, 주전극(20)을 통하여 서로 다른 그룹을 연결하고 있는 연결전극(30) 끼리 전기적으로 연결되는 것을 원천적으로 차단한다.
본 실시예에서는 단락이 필요한 위치의 주전극(20)에 에칭액(etchant)과 절연성 조성물을 동시에 혼합한 반응성 고 저항체 잉크 조성물을 도포한다. 주전극 (20) 상에 반응성 고 저항체 잉크 조성물이 도포되면, 반응성 고 저항체 잉크 조성물에 포함되는 에칭액이 주전극(20)과 반응하여 용해되고, 용해된 주전극(20)은 절연 조성물이 균일하게 혼합되어 용융되면 고저항의 절연층(50)을 형성한다. 따라서, 본 실시예에서는 단락이 필요한 주전극(20)의 구간에 절연층(50)을 형성함으로써 제3실시예에서와 같이 에칭액 만을 선택적으로 도포하는 경우에 비하여 절연 효과를 더욱 향상시킬 수 있다.
한편, 본 발명의 반응성 고 저항체 잉크 조성물은 본 출원인이 출원한 한국특허 공개 2006-0106087호에서 설명한 금속 에칭액 용액에 티탄늄 계열 또는 지르코늄 계열의 착제 화합물, 용매, 레벨링(levelling)제, 증점제, 기타 유기 금속착제 화합물, 필요하다면 유기 고분자 물질을 포함 시켜 사용할 수 있다. 여기서, 에칭액에 대해 구체적으로 설명하면, 하기 화학식1, 화학식2 또는 화학식 3에서 선택되는 하나 이상의 암모늄 화합물과 산화제를 포함하는 에칭액 조성물에, 티탄늄 계열 또는 지르코늄 계열의 착제 화합물, 용매, 레벨링(levelling)제, 증점제, 기타 유기 금속착제 화합물, 및 유기 고분자 물질 중에서 선택된 1종 이상을 포함시켜 고 저항체 잉크 조성물로 사용할 수 있다
Figure 112014063394958-pat00001
Figure 112014063394958-pat00002
Figure 112014063394958-pat00003
상기의 티탄늄 또는 지르코늄 계열의 착체 화합물로서는 이소프로필 티타네이트, 에틸 티타네이트, n-부틸 티타네이트, 폴리-N-부틸 티타네이트, 2-에틸헥실 티타네이트, n-프로필 티타네이트, 옥틸글리콜 티타네이트, 테트라 이소옥틸 티타네이트, 크실 티타네이트 모노머, 크실 티타네이트 폴리머, 티리에탄올아민 티타네이트, 티타늄 아세틸 아세토네이트, 에틸 아세토아세틱 에스테르 티타네이트, 이소스테로일 티타네이트, 티타늄 락테이트 킬레이트, 트리에탄올아민 지르코네이트, 지르코늄 락테이트, 지르코늄 글리코레이트, n-부틸 지르코네이트, n-프로필 지르코네이트 등을 사용 할 수 있다. 필요시 두 종 이상의 착체 화합물을 혼합하여 사용 할 수 있다.
상기의 유기고분자 물질로서 폴리 카보네이트, 폴리 아크릴레이트, 폴리메틸메타아크릴레이트, 셀룰로즈아세테이트, 폴리비닐클로라이드, 폴리우레탄, 폴리에스테르, 알키드 수지, 에폭시 수지, 페옥시 수지, 멜라민 수지, 페놀 수지, 페놀 변성 알키드 수지, 에폭시 변성 알키드 수지, 비닐 변성 알키드 수지, 실리콘 변성 알키드 수지, 아크릴 멜라민 수지, 폴리 이소시아네이트 수지, 에폭시 에스테르 수지 등을 예로 들 수 있으며 본 발명에 부합된다면 이에 한정되지는 않는다.
따라서, 본 실시예에 의하면 연결전극을 인쇄함과 동시에 반응성 고 저항체 잉크 조성물의 선택적인 도포를 통하여 원하는 정도의 전기적 특성을 갖는 그룹전극(G)을 형성하되, 그룹전극(G) 간의 전기적 연결을 차단할 수 있으며, 주전극(20) 상에 형성되는 절연층(50)을 통하여 절연효과가 더욱 향상된다.
제5실시예
이하, 본 발명의 제5실시예에 따른 전도성 투명기판 제조방법에 대하여 상세하게 설명한다.
도 11은 본 발명의 제5실시예에 따른 전도성 투명기판 제조방법의 공정을 개략적으로 도시한 것이고, 도 12는 본 발명의 제5실시예에 따른 전도성 투명기판 제조방법의 공정의 변형례를 개략적으로 도시한 것이다.
도 11 및 도 12를 참조하여 설명하면, 본 발명의 제5실시예에 따른 전도성 투명기판 제조방법(S500)은 향상된 효율성으로 전도성 투명기판을 제작할 수 있는 방법에 관한 것으로서, 주전극 형성단계(S510)와 연결전극 형성단계(S520)와 보조전극 형성단계(S530)를 포함한다.
다만, 본 실시예의 주전극 형성단계(S510)와 연결전극 형성단계(S520)는 제1 내지 제4실시예에서 설명한 공정과 동일한 것이므로 중복 설명은 생략한다.
상기 보조전극 형성단계(S530)는 주전극(20)의 인쇄 품질에 문제가 있는 경우에 설계된 전기적 특성을 발현하지 못하는 등의 불량을 대비하고 생산 수율향상 및 주전극(20)의 저항값을 균일하게 하기 위하여, 이웃하는 주전극(20)의 사이를 연결하는 보조전극(60)을 인쇄하는 단계이다.
즉, 보조전극(60)은 동일한 그룹전극 내에 포함되는 주전극(20) 간을 사선으로 연결하되, 이러한 보조전극(60)은 이웃하는 그룹전극(G) 간에는 형성되지 않는다.
한편, 도 11에 도시된 바와 같이, 보조전극(60)은 연결전극(30)을 형성하기 전에 모든 주전극(20) 사이에 형성되고(S531), 연결전극(30)을 형성하여 그룹전극(G)이 구성된 후에 필요없는 위치의 보조전극(60)은 제거되는 형태로 형성될 수 있다.
또는, 도 12에 도시된 바와 같이, 연결전극(30)을 형성하기 전에 동일한 그룹전극(G)에 포함되는 것으로 예정된 주전극(20)의 사이에만 보조전극(60)을 형성하고, 연결전극(30)을 형성한 이후에는 별도의 제거공정을 수행하지 않을 수도 있다.
따라서, 본 실시예에서는 주전극 형성단계(S510) 공정 중 주전극(20)에 의도하지 않게 단선구간이 발생하는 경우에는 연결전극(30)에 의하여 구성되는 그룹전극(G)으로부터 필요한 전기적 특성을 구현하기 어려우므로, 동일 그룹전극(G)에 포함되는 주전극(20)을 서로 연결하는 보조전극(60)을 형성하여 불량 발생을 방지하고, 선저항 편차를 감소시킨다.
한편, 앞서 설명한 제1 내지 제5실시예 및 도면에서, 3개의 주전극(20)이 그룹전극(G)을 형성하는 것으로 설명하였으나, 이에 제한되는 것은 아니고, 필요에 따라, 예컨대, 2개 또는 그 이상으로 다양한 개수의 주전극(20)이 그룹전극(G)을 형성할 수 있음은 물론이다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
10 : 기판 20 : 주전극
30 : 연결전극 40 : 전도층
50 : 절연층 60 : 보조전극
G : 그룹전극

Claims (19)

  1. 기판 상에 상호 이격되도록 배열되는 복수개의 주전극을 형성하는 주전극 형성단계;
    복수개의 주전극이 서로 전기적으로 단절되는 복수개의 그룹전극으로 그룹화되도록 둘 이상의 주전극을 전기적으로 연결하는 연결전극을 형성하는 연결전극 형성단계;를 포함하며,
    상기 연결전극 형성단계는,
    상기 주전극을 연결하는 연결전극을 형성하는 연결단계; 서로 다른 그룹에 포함되는 주전극 간을 전기적으로 분리시키기 위하여 주전극의 일부구간을 전기적으로 단락시키는 단락단계;를 포함하는 것을 특징으로 하는 전도성 투명기판 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 단락단계는,
    단락이 필요한 주전극의 영역에 에칭액을 선택적으로 도포하여 상기 주전극을 에칭하는 단계; 상기 에칭액을 세정하는 단계;를 포함하는 것을 특징으로 하는 전도성 투명기판 제조방법.
  7. 제1항에 있어서,
    상기 단락단계는,
    에칭액과 절연액을 혼합하는 단계; 단락이 필요한 주전극의 영역에 혼합액을 도포하여 주전극의 일부구간을 제거하는 동시에 제거된 구간에 절연부를 형성하는 단계;를 포함하는 것을 특징으로 하는 전도성 투명기판 제조방법.
  8. 제1항, 제6항 또는 제7항 중 어느 한 항에 있어서,
    그룹전극 내에서의 전기적 전도성을 향상시키기 위하여 어느 하나의 그룹전극 내에 포함되어 이웃하는 주전극 간을 서로 연결하는 보조전극을 형성하는 보조전극 형성단계;를 더 포함하는 것을 특징으로 하는 전도성 투명기판 제조방법.
  9. 제8항에 있어서,
    상기 연결전극 형성단계 이후에 이웃하는 그룹전극 사이에 형성되는 보조전극을 제거하는 보조전극 제거단계;를 더 포함하는 것을 특징으로 하는 전도성 투명기판 제조방법.
  10. 제1항에 있어서,
    상기 주전극 형성단계는,
    상기 기판 상에 홈을 형성하는 홈 형성단계; 상기 홈에 전도성 잉크 조성물을 충진하여 주전극을 형성하는 조성물 충진단계;를 포함하는 것을 특징으로 하는 전도성 투명기판 제조방법.
  11. 제1항에 있어서,
    상기 주전극 형성단계는,
    이형필름 상에 전도성 잉크 조성물을 이용하여 상기 주전극 패턴을 인쇄하는 단계; 상기 주전극 패턴이 형성된 상기 이형필름 상에 절연성 수지를 도포하여 절연층을 형성하는 단계; 상기 절연층 상에 기재를 적층하여 기재층을 형성하는 단계; 상기 이형필름을 제거하는 단계;를 포함하는 것을 특징으로 하는 전도성 투명기판 제조방법.
  12. 제10항 또는 제11항에 있어서,
    상기 전도성 잉크 조성물은 금속 착체 화합물, 금속 전구체, 금속 플레이트 또는 금속 나노입자, 탄소나노튜브(CNT), 그래핀 중 선택된 1종 이상을 포함하는 전도성 금속 조성물로 이루어지는 것을 특징으로 하는 전도성 투명기판 제조방법.
  13. 제1항, 제6항 또는 제7항 중 어느 한 항에 있어서,
    상기 주전극은 직선형태, 물결 형태의 파형 및 삼각 파형 형태 중 선택되는 형태를 갖도록 형성되거나, 이들이 혼합된 형태를 갖도록 형성되는 것을 특징으로 하는 전도성 투명기판 제조방법.
  14. 제 13항에 있어서,
    상기 주전극은 기설정된 주기로 반복되는 형태를 갖는 것을 특징으로 하는 전도성 투명기판 제조방법.
  15. 제 14항에 있어서,
    상기 기판상에 서로 이웃하게 형성된 주전극들은 서로 다른 위상을 갖는 것을 특징으로 하는 전도성 투명기판 제조방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020140083980A 2013-07-05 2014-07-04 전도성 투명기판 제조방법 및 전도성 투명기판 Active KR101717983B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130079247 2013-07-05
KR1020130079247 2013-07-05

Publications (2)

Publication Number Publication Date
KR20150005860A KR20150005860A (ko) 2015-01-15
KR101717983B1 true KR101717983B1 (ko) 2017-03-21

Family

ID=52144018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140083980A Active KR101717983B1 (ko) 2013-07-05 2014-07-04 전도성 투명기판 제조방법 및 전도성 투명기판

Country Status (5)

Country Link
US (1) US9788418B2 (ko)
JP (1) JP6535659B2 (ko)
KR (1) KR101717983B1 (ko)
CN (1) CN105474332B (ko)
WO (1) WO2015002515A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6377007B2 (ja) * 2015-04-20 2018-08-22 富士フイルム株式会社 導電性フィルム、配線、およびタッチパネルセンサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310972A (ja) 2004-04-20 2005-11-04 Bridgestone Corp 電磁波シールド性光透過窓材及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4067238B2 (ja) 1999-05-31 2008-03-26 オプトレックス株式会社 液晶表示パネルおよびその電極間短絡検査方法
KR100385644B1 (ko) * 2000-02-17 2003-05-28 아이티엠 주식회사 마스크를 이용한 배선전극용 박막형성 공정 및 레이저가공 공정을 갖는 터치패널 제조방법
KR100979910B1 (ko) * 2008-01-29 2010-09-06 (주)멜파스 분할 투명 전극 구조를 갖는 터치스크린 패널
KR100894710B1 (ko) * 2008-06-27 2009-04-24 (주) 월드비젼 윈도우 일체형 터치스크린 및 이의 제조방법
WO2010014683A2 (en) * 2008-08-01 2010-02-04 3M Innovative Properties Company Touch sensitive devices with composite electrodes
JP5129711B2 (ja) * 2008-09-30 2013-01-30 株式会社カネカ 透明導電膜の製造方法
TWI543048B (zh) * 2009-05-15 2016-07-21 晨星半導體股份有限公司 電容式觸控面板之感測結構及感測方法
CN101882039A (zh) * 2010-03-16 2010-11-10 敦泰科技有限公司 折叠方式布置电极链的电容式触摸屏
JP2011221842A (ja) * 2010-04-12 2011-11-04 Tdk Corp 透明電極シートおよびその製造方法
JP5667938B2 (ja) * 2010-09-30 2015-02-12 富士フイルム株式会社 静電容量方式タッチパネル
JP5740326B2 (ja) * 2011-03-08 2015-06-24 富士フイルム株式会社 マトリックス抵抗膜方式のタッチパネル
KR20130021648A (ko) * 2011-08-23 2013-03-06 삼성전기주식회사 터치패널
KR20130027747A (ko) * 2011-09-08 2013-03-18 삼성전기주식회사 터치패널
KR101284595B1 (ko) * 2011-12-23 2013-07-15 한국생산기술연구원 멀티 터치용 터치 스크린 패널 및 그 제조 방법
CN202584061U (zh) * 2012-01-06 2012-12-05 宸鸿科技(厦门)有限公司 触控面板
KR20150106428A (ko) * 2013-03-29 2015-09-21 쇼와 덴코 가부시키가이샤 투명 도전 기판의 제조 방법 및 투명 도전 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310972A (ja) 2004-04-20 2005-11-04 Bridgestone Corp 電磁波シールド性光透過窓材及びその製造方法

Also Published As

Publication number Publication date
CN105474332B (zh) 2018-02-16
US20160192477A1 (en) 2016-06-30
US9788418B2 (en) 2017-10-10
CN105474332A (zh) 2016-04-06
KR20150005860A (ko) 2015-01-15
JP2016531342A (ja) 2016-10-06
WO2015002515A1 (ko) 2015-01-08
JP6535659B2 (ja) 2019-06-26

Similar Documents

Publication Publication Date Title
Li et al. Printable transparent conductive films for flexible electronics
Jabari et al. 2D printing of graphene: a review
Hecht et al. Emerging transparent electrodes based on thin films of carbon nanotubes, graphene, and metallic nanostructures
CN104750311B (zh) 金属网格导电膜的制作方法、金属网格导电膜及触控面板
KR101328483B1 (ko) 금속 메쉬 구조를 갖는 투명 전극 박막 및 그 제조방법
KR101442727B1 (ko) 레이저 에칭을 이용한 패턴 형성 방법
KR101656452B1 (ko) 전도성 패턴 형성 방법 및 전도성 패턴
CN104662619A (zh) 利用热压焊接转移来制造柔性嵌入式电极膜的方法
GB2509985A (en) Method of forming patterns on coatings on opposite sides of a transparent substrate
KR101485858B1 (ko) 금속 나노 와이어 투명전극의 제조 방법 및 이에 의해 제조된 금속 나노 와이어 투명전극
KR101777016B1 (ko) 금속 그리드-은 나노와이어 복합 투명전극 및 고분자 나노섬유 마스크를 이용한 금속 그리드 제조방법
JP6352906B2 (ja) 第１の電極、活性層、および第２の電極を含むタイプのスタックを構成する方法
Yoon et al. Laser direct patterning of AgNW/CNT hybrid thin films
Wang et al. Parameter optimization in femtosecond pulsed laser etching of fluorine-doped tin oxide films
US20180307341A1 (en) Touch devices including nanoscale conductive films
Djuric et al. Miniature graphene-based supercapacitors fabricated by laser ablation
KR101717983B1 (ko) 전도성 투명기판 제조방법 및 전도성 투명기판
CN102616033A (zh) 一种快速制备高透光性导电图案的方法
JP2015029031A (ja) 配線基板、及び配線基板の製造方法
CN105632652B (zh) 一种高性能精细化透明导电电极的制备方法
KR100902561B1 (ko) 투명 전극 제조방법
CN106527836A (zh) 一种gf结构触摸屏及其制备方法
CN118073465A (zh) 柔性透明导电电极的制备方法及柔性透明导电电极
CN108257731B (zh) 叠加式金属网格型透明电极的激光定域去除制备方法
JP2013182871A (ja) 透明導電膜付き基材及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140704

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160126

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20161026

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160126

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20161026

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160412

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20161226

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20161124

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20161026

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160412

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170314

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170314

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20200225

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210302

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220302

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230220

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240222

Start annual number: 8

End annual number: 8