KR101716882B1 - Flexible semiconductor package with stress relief structure at interconnects using adhesive, and manufacturing method thereof - Google Patents
Flexible semiconductor package with stress relief structure at interconnects using adhesive, and manufacturing method thereof Download PDFInfo
- Publication number
- KR101716882B1 KR101716882B1 KR1020150127098A KR20150127098A KR101716882B1 KR 101716882 B1 KR101716882 B1 KR 101716882B1 KR 1020150127098 A KR1020150127098 A KR 1020150127098A KR 20150127098 A KR20150127098 A KR 20150127098A KR 101716882 B1 KR101716882 B1 KR 101716882B1
- Authority
- KR
- South Korea
- Prior art keywords
- flexible
- strip substrate
- flexible strip
- package
- semiconductor die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000000853 adhesive Substances 0.000 title claims description 21
- 230000001070 adhesive effect Effects 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 230000008569 process Effects 0.000 description 12
- 238000000465 moulding Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 229920006332 epoxy adhesive Polymers 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
- H01L23/4827—Materials
- H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명의 연성 패키지 제조 방법은, 연성 스트립 기판이 준비되는 단계, 상기 연성 스트립 기판의 상면 중 단위 패키지가 형성되는 패키지 영역에 복수의 접속 홈이 형성되는 단계, 상기 접속 홈에 솔더 페이스트가 도포되는 단계, 상기 연성 스트립 기판의 상면에 연성 반도체 다이가 본딩되는 다이 본딩 단계, 및 상기 연성 반도체 다이를 보호하는 몰드를 커버하는 다이 몰드 단계를 포함한다. 이와 같은 본 발명의 구성에 의하면, 스트레스가 집중되는 접속 영역에 체결력을 강화하여 크랙을 방지한다.According to another aspect of the present invention, there is provided a method of manufacturing a flexible package, including: preparing a flexible strip substrate; forming a plurality of connection grooves in a package region where unit packages are formed on an upper surface of the flexible strip substrate; A die bonding step in which a soft semiconductor die is bonded to an upper surface of the flexible strip substrate, and a die mold step covering a mold protecting the soft semiconductor die. According to the structure of the present invention as described above, the fastening force is strengthened in the connection region where stress is concentrated, thereby preventing cracks.
Description
본 발명은, 강성 접착제를 이용하여 접속 영역(interconnects)의 스트레스가 분산되는 연성 패키지 및 그 제조 방법에 관한 것으로, 더욱 자세하게는 기존의 딱딱한 반도체 패키지를 유연하게 가공 처리하여 스마트 밴드와 같이 유연 반도체 기기에 대응되도록 새로운 형태의 유연 반도체 패키지가 개발됨에 따라 유연성에 비례하여 일정 영역(가령, 접속 영역)에서 스트레스가 집중되는 새로운 문제점이 등장하게 되고, 이에 국부적으로 집중되는 접속 영역의 스트레스를 효과적으로 분산시킬 목적으로 기판에 접속 홈을 파서 접속 면적을 확대하고, 기판과 접촉되는 소자의 에지에 강력 접착제를 형성하여 소자를 단단히 잡아주며, 기판에 체결 홀을 형성하여 기판을 커버하는 몰드가 기판을 통과하여 그 배면까지 체결되도록 하는 연성 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a flexible package in which the stress of interconnects is dispersed using a rigid adhesive and a method of manufacturing the same. More particularly, the present invention relates to a flexible package, such as a smart band, A new type of flexible semiconductor package has been developed so that stress is concentrated in a certain area (for example, a connection area) in proportion to flexibility. Thus, stress on the connection area that is locally concentrated is effectively dispersed For this purpose, a connection groove is formed on a substrate to enlarge the connection area, and a strong adhesive is formed on the edge of the element to be in contact with the substrate to firmly hold the element. A fastening hole is formed in the substrate, A flexible package which is fastened to the back side thereof and a manufacturing thereof It relates to the law.
현재 반도체 산업은 그 응용 범위를 다양하게 넓혀가고 있다. 이에, 반도체 메모리 등과 같은 집적회로 소자에 대한 패키징 기술도 점점 고용량화, 박형화, 소형화 등에 대한 요구가 높아지고 있고, 이를 해결하기 위한 다양한 솔루션이 개발되고 있다. Currently, the semiconductor industry is broadening its application range. Accordingly, packaging technology for integrated circuit devices such as semiconductor memories is increasingly demanded for high capacity, thinning, miniaturization and the like, and various solutions for solving the problems are being developed.
특히, 최근에는 휘어짐이 가능한 유연한 집적회로 소자가 개발되고, 나아가 언급한 집적회로 소자를 구비하는 휘어짐이 가능한 유연한 집적회로 패키지가 개발되고 있다.In particular, in recent years, flexible integrated circuit devices capable of bending are developed, and flexible integrated circuit packages capable of flexing with the above-mentioned integrated circuit devices are being developed.
그러나 종래 유연한 집적회로 패키지는 다음과 같은 두 가지 문제점이 있다.However, conventional flexible integrated circuit packages have the following two problems.
첫째, 지금까지 유연 집적회로 패키지에 필수적으로 포함되는 연성 PCB는 곡률반경을 강화하고, 양방향에서 조절할 수 있는 적절한 수단이 없다. First, flexible PCBs, which are essentially included in flexible integrated circuit packages, enhance the radius of curvature and have no proper means to adjust in both directions.
가령, 밴드에 유연 집적회로 패키지를 장착할 때, 밴드는 자유자재로 굽어질 수 있어야 하고, 특히 방향에 관계없이 양쪽으로 휘어질 수 있어야 한다.For example, when mounting a flexible integrated circuit package on a band, the band must be able to bend freely, and be able to bend on both sides, regardless of direction.
둘째, 일부 유연 집적회로 패키지를 자유자재로 휘어지도록 구성하는 경우에도 특히 연성 PCB와 접속되는 유연 집적회로 소자의 가장자리에서 스트레스가 집중되기 때문에 해당 접속 영역의 접속부재가 균열되거나 분리되는 수율 저하의 원인이 된다. Secondly, even when some flexible integrated circuit packages are flexibly bent, the stress is concentrated at the edge of the flexible integrated circuit device connected to the flexible PCB, so that the connection member of the connection area is cracked or separated .
가령, 유연 기판, 유연 집적회로 소자, 유연성에 최적화된 전도성 접속부재, 절연부재, 유연 몰드를 가공 처리하여 유연 집적회로 패키지를 제조하게 되면, 특히 유연 기판과 유연 집적회로 소자를 연결하는 접속부재 중 가장장리에 배치되는 솔더 볼에서 유연 기판의 휘어짐과 동시에 크랙이 발생하여 전기적 기능을 상실하는 문제점이 있다.For example, when a flexible substrate, a flexible integrated circuit element, a conductive connecting member optimized for flexibility, an insulating member and a flexible mold are processed to manufacture a flexible integrated circuit package, There is a problem that cracks are generated at the same time as the warp of the flexible substrate in the solder ball disposed at the longest distance and the electrical function is lost.
따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 패키지의 두께를 최소화하여 곡률반경을 최적화하는 연성 패키지를 제공하는 것이다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art, and it is an object of the present invention to provide a flexible package that minimizes the thickness of a package to optimize a radius of curvature.
본 발명의 다른 목적은 곡률반경이 최적화되어 자유자재로 휘어지는 연성 패키지에서 스트레스가 국부적으로 집중되는 영역에 특히 강성 접착제를 이용하여 스트레스를 분산시키는 연성 패키지를 제공하는 것이다.It is another object of the present invention to provide a flexible package that distributes stress using a particularly rigid adhesive in a region where stress is localized locally in a flexible package that is flexed freely with optimized radius of curvature.
본 발명의 또 다른 목적은 연성 기판과 연성 몰드가 화학적으로 뿐만 아니라 물리적으로 연결되고, 몰드가 기판과 견고하게 결합되도록 하는 접속부재를 제공하는 연성 패키지를 제공하는 것이다.It is still another object of the present invention to provide a flexible package that provides a connecting member that allows the flexible substrate and the flexible mold to be physically connected as well as chemically and to firmly couple the mold to the substrate.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 연성 패키지는 양방향으로 휘어지는 연성 스트립 기판 상에 둘 이상의 연성 패키지가 일정한 간격을 가지고 이격 설치되는 단위 패키지에 있어서, 상기 단위 패키지는, 상기 연성 스트립 기판 상의 연성 반도체 다이, 상기 연성 스트립 기판과 상기 연성 반도체 다이를 결합하는 복수의 접속부재, 및 상기 연성 반도체 다이를 보호하는 연성 몰드를 포함하며, 상가 연성 스트립 기판은, 상기 접속부재와 대응되는 상면에 다수의 접속 홈이 형성된다.According to an aspect of the present invention, there is provided a unit package including two or more flexible packages spaced apart from each other at regular intervals on a flexible strip substrate bent in both directions, Comprising a flexible semiconductor die on the flexible strip substrate, a plurality of connecting members for coupling the flexible strip substrate and the flexible semiconductor die, and a flexible mold for protecting the flexible semiconductor die, wherein the flexible flexible strip substrate comprises: A plurality of connection grooves are formed on the upper surface corresponding to the member.
본 발명의 다른 특징에 의하면, 본 발명의 연성 패키지 제조 방법은 연성 스트립 기판이 준비되는 단계, 상기 연성 스트립 기판의 상면 중 단위 패키지가 형성되는 패키지 영역에 복수의 접속 홈이 형성되는 단계, 상기 접속 홈에 솔더 페이스트가 도포되는 단계, 상기 연성 스트립 기판의 상면에 연성 반도체 다이가 본딩되는 다이 본딩 단계, 및 상기 연성 반도체 다이를 보호하는 몰드를 커버하는 다이 몰드 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a flexible package, comprising: preparing a flexible strip substrate; forming a plurality of connection grooves in a package region in which a unit package is formed on an upper surface of the flexible strip substrate; A step of applying a solder paste to the groove, a die bonding step in which a soft semiconductor die is bonded to an upper surface of the flexible strip substrate, and a die mold step covering a mold protecting the soft semiconductor die.
위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.As described above, according to the configuration of the present invention, the following effects can be expected.
첫째, 접속 홈으로 인하여 연성 반도체 다이와 연성 스트립 기판 사이의 거리가 짧아지고, 전체 패키지의 두께가 얇아지며, 중립면이 낮아져서 곡률반경이 확대되는 효과가 기대된다.First, the distance between the flexible semiconductor die and the flexible strip substrate is shortened due to the connection groove, the thickness of the entire package is reduced, and the neutral plane is lowered, thereby increasing the radius of curvature.
둘째, 접속 홈에 솔더 볼 기타 접속부재가 삽입된 상태로 결합되기 때문에, 접속부재와 연성 스트립 기판 사이의 접촉 면적이 확대되어 체결력은 높아지고 스트레스는 완화되는 효과가 기대된다.Secondly, because the solder ball and other connecting members are inserted into the connecting groove, the contact area between the connecting member and the flexible strip substrate is enlarged, so that the fastening force is increased and the stress is alleviated.
셋째, 연성 스트립 기판과 결합되는 연성 반도체 다이의 에지에 강성 접착제가 형성됨으로써, 휘어지거나 굽어질 때 스트레스가 집중되는 위 결합 부위에 스트레스를 분산시키는 기능이 있어 불량을 현저히 저감하는 효과가 있다.Third, since the rigid adhesive is formed on the edge of the flexible semiconductor die coupled with the flexible strip substrate, stress is dispersed in the stomach-bonding region where stress is concentrated when the flexible semiconductor die is bent or curved, thereby significantly reducing defects.
넷째, 몰드 처리 시 연성 스트립 기판의 관통 홀로 몰드가 충진되고, 충진되는 몰드는 연성 스트립 기판과 연성 반도체 다이를 견고하게 결합하는 기능을 수행하여 휘어져서 발생되는 해당 부위의 크랙이나 균열의 문제가 원천적으로 해결될 수 있다.Fourth, the mold is filled with the through hole of the flexible strip substrate during the molding process, and the filled mold performs a function of firmly coupling the flexible strip substrate and the soft semiconductor die, so that cracks and cracks in the corresponding portions, . ≪ / RTI >
도 1a 및 도 1b는 본 발명에 의한 접속 홈을 이용하여 접속부재의 스트레스가 완화되는 연성 패키지의 구성을 나타내는 측단면도들.
도 2a 및 도 2b는 본 발명에 의한 강성 접착제를 이용하여 접속부재의 스트레스가 완화되는 연성 패키지의 구성을 나타내는 측단면도들.
도 3a 및 도 3b는 본 발명에 의한 체결부재를 이용하여 접속부재의 스트레스가 완화되는 연성 패키지의 구성을 나타내는 측단면도들.
도 4a 내지 도 4g는 본 발명에 의한 연성 패키지의 제조 방법을 나타내는 측단면도들.
도 5는 본 발명에 의한 연성 패키지의 제조 방법을 나타내는 순서도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1A and FIG. 1B are side cross-sectional views showing the structure of a flexible package in which stress of a connecting member is relieved by using a connecting groove according to the present invention.
2A and 2B are side cross-sectional views showing the structure of a flexible package in which the stress of the connecting member is relieved by using a rigid adhesive according to the present invention.
FIGS. 3A and 3B are side cross-sectional views showing the configuration of a flexible package in which the stress of the connecting member is relieved by using the fastening member according to the present invention. FIG.
4A to 4G are cross-sectional side views showing a method of manufacturing a flexible package according to the present invention.
5 is a flowchart showing a method of manufacturing a flexible package according to the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Brief Description of the Drawings The advantages and features of the present invention, and how to achieve them, will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of layers and regions in the figures may be exaggerated for clarity of illustration. Like reference numerals refer to like elements throughout the specification.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 반도체 소자 혹은 반도체 패키지의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.Embodiments described herein will be described with reference to plan views and cross-sectional views, which are ideal schematics of the present invention. Thus, the shape of the illustrations may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include changes in the shapes that are produced according to the manufacturing process. Thus, the regions illustrated in the figures have schematic attributes, and the shapes of the regions illustrated in the figures are intended to illustrate specific forms of semiconductor devices or areas of semiconductor packages and are not intended to limit the scope of the invention.
이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 스트립 타입 양방향성 연성 패키지의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, preferred embodiments of the strip-type bidirectional flexible package according to the present invention will be described in detail with reference to the accompanying drawings.
도 1a에는 본 발명에 의한 접속 홈을 이용하여 접속부재의 스트레스가 완화되는 연성 패키지의 구성이 측단면도로 도시되고, 도 1b는 그 사용상태도이다.FIG. 1A is a side sectional view showing a configuration of a flexible package in which stress of a connecting member is relieved by using a connecting groove according to the present invention, and FIG.
도 1a 및 도 1b를 참조하면, 스트립 타입 양방향성 연성 패키지(100)는 상하로 휘어지는 연성 스트립 기판(110), 및 소정 거리를 두고 연성 스트립 기판(110) 상에 이격되게 몰드 처리되는 복수의 단위 패키지(120)를 포함한다.1A and 1B, a strip type bidirectional
단위 패키지(120)는, 연성 스트립 기판(110) 상에 적층되는 연성 반도체 다이(122), 연성 스트립 기판(110)과 연성 반도체 다이(122)를 전기적으로 연결하는 접속부재(124), 및 연성 반도체 다이(122)를 보호하는 연성 몰드(126)를 포함한다.The
연성 스트립 기판(110)은, 절연 기재, 그리고 상기 절연 기재 상하면에 형성되는 접속 패드나 배선 패턴, 접속 패드 등을 전기적으로 연결하기 위하여 절연 기재 내에 형성되는 관통 전극이나 재배선 패턴을 포함할 수 있다.The
상기 절연 기재는 유연성을 가지는 FPCB를 포함할 수 있다. 가령, 자유자재로 휘어지는 유연 반도체 기판 및 유연 반도체 칩이 제공되고, 나아가 전술한 기판 및 반도체 칩을 포함하는 위아래로 굽어지는 유연 반도체 패키지가 개발됨에 따라, 절연 기재는 유연 FPCB를 이용하여 구성될 수 있다. 절연 기재는 휘어지거나 구부러질 수 있는 폴리머 재질로 형성될 수 있다. The insulating substrate may include an FPCB having flexibility. For example, as flexible semiconductor substrates and flexible semiconductor chips that flex freely, and flexible semiconductor packages that bend up and down including the above-described substrate and semiconductor chips have been developed, the insulating substrate can be constructed using flexible FPCB have. The insulating substrate may be formed of a polymer material that can be bent or bent.
연성 반도체 다이(122)는 연성 스트립 기판(110) 상에 집적되되, 휘어질 수 있도록 그 두께는 수십 마이크로미터 내지 수 나노미터의 두께를 가질 수 있다.The
연성 몰드(126)는, 휘어지거나 구부려지는 재질로 형성될 수 있다. 가령, 연성 몰드(126)는, 응력을 제공할 수 있는 물질을 포함하며, 폴리머 재질(polymer)이나 고무 재질(rubber)을 포함할 수 있다. 특히 폴리이미드(poly imide)를 포함할 수 있다.The
연성 스트립 기판(110)은, 접속부재(124)와 대응되는 상면에 다수의 접속 홈(104)이 형성됨으로써, 접속부재(124)는 접속 영역(interconnects)의 접속 홈(104)에 삽입된다. 접속 홈(104)에 솔더 볼(Should ball)이 삽입된 상태로 접속되면, 접속 홈(104)으로 인하여 솔더 볼이 연성 스트립 기판(110)과 접촉하는 면적이 1면에서 3면으로 확대되고, 접촉 면적이 증가함으로써, 체결력을 높아지고 특히 접속부재(124)에 집중되는 스트레스는 완화될 수 있다.The
접속부재(124)가 접속 홈(104)에 삽입됨으로써, 전체 연성 패키지(100)의 전체 높이는 작아지고, 연성 패키지(100)의 중립면이 낮아진다. 접속 홈(104)에는 솔더 페이스트(104a)가 도포되고, 접속부재(124)가 솔더 페이스트(104a)를 통해서 연성 스트립 기판(110)의 접속패드(124)와 물리적으로 전기적으로 연결될 수 있다.By inserting the connecting
이와 같이 접속 홈(104)을 통하여 다이 본딩 및 다이 몰딩하는 공정에 의하면, 언더 필(under fill) 공정을 생략되어 전체 공정 수가 단축되는 효과가 있다.According to the step of die bonding and die molding through the
일례로, 패키지의 높이를 최소화하여 곡률반경을 증진할 수 있다. 그러나 연성 반도체 다이(122)를 박막화하거나 연성 몰드(126)의 두께를 최소화하더라도 더 이상 단위 패키지(120)의 두께를 줄일 수 없는 한계가 발생한다. 이때 연성 스트립 기판(110)과 연성 반도체 다이(122) 사이의 공간을 생략하여 결과적으로 전체 연성 패키지(100)의 두께를 줄일 수 있다.For example, the radius of curvature can be increased by minimizing the height of the package. However, even if the
<제2실시예>≪ Embodiment 2 >
도 2a에는 본 발명에 의한 강성 접착제를 이용하여 접속부재의 스트레스가 완화되는 연성 패키지의 구성이 측단면도로 도시되고, 도 2b는 그 사용상태도이다.FIG. 2A is a side sectional view showing a structure of a flexible package in which the stress of the connecting member is relieved by using a rigid adhesive according to the present invention, and FIG.
도 2a 및 도 2b를 참조하면, 연성 스트립 기판(110) 상에 접속되는 연성 반도체 다이(122)의 에지에 연성 스트립 기판(110)과 연성 반도체 다이(122)를 연결하는 강성 접착제(130)가 형성된다. 강성 접착제(130)는 휘어짐이나 굽어짐으로 인하여 특히 스트레스가 집중될 수 있는 연성 반도체 다이(122)의 에지 영역에 강한 결합력을 제공함으로써 스트레스를 분산시키는 기능을 수행한다.2A and 2B, a
이러한 강성 접착제(130)에는 에폭시 접착제가 사용될 수 있다. 에폭시 접착제는 에폭시 레진, 경화제, 희석제, 혹은 솔벤트 등을 포함할 수 있다. 그 밖에 전도성에 따라 금속이 혼합될 수 있다. 에폭시 접착제보다 더 강력한 폴리이미드 접착제가 사용될 수 있다.For such
본 발명의 패키지 영역(P)은, 다수의 반도체 부품이 각각 분리 실장되도록, 독립적으로 몰드 처리되는 영역이고, 그 사이의 간격에 따라 전체 연성 패키지(100)의 곡률반경이 작아지거나 커질 수 있다. 본 발명은 그 간격이 최적화되고 곡률반경이 확대되며, 그로 인하여 연성 패키지(100)기 휘거나 굽어질 때 주로 발생되는 스트레스를 저감하기 위하여 강성 접착제(130)를 스트레스가 가장 크게 적용되는 연성 반도체 다이(122) 에지 영역에 이용하는 것을 내용으로 한다.The package region P of the present invention is an area which is independently subjected to a mold processing so that a plurality of semiconductor components are separately mounted and mounted, and the radius of curvature of the entire
<제3실시예>≪ Third Embodiment >
도 3a에는 본 발명에 의한 체결부재를 이용하여 접속부재의 스트레스가 완화되는 연성 패키지의 구성이 측단면도로 도시되고, 도 3b는 그 사용상태도이다.FIG. 3A is a side sectional view showing a configuration of a flexible package in which the stress of the connecting member is relieved by using the fastening member according to the present invention, and FIG.
도 3a 및 도 3b를 참조하면, 연성 스트립 기판(110)에 체결 홀(106)이 형성될 수 있다. 체결 홀(106)에 다이 몰딩 공정 시 처리 되는 몰드가 일부 충진 됨으로써, 체결 홀(106)을 연성 몰드(126)와 연성 스트립 기판(110)을 단단하게 고정하는 체결부재(140)의 기능을 수행한다.Referring to FIGS. 3A and 3B, a
가령, 전술한 강성 접착제(130)가 형성되는 연성 스트립 기판(110)의 외곽에는 연성 스트립 기판(110)을 통과하는 체결 홀(106)이 드릴링 됨으로써, 몰드 처리 시 체결 홀(106)에 몰드가 채워지고, 일부가 연성 스트립 기판(110)의 배면으로 돌출됨으로써 크랙을 방지하는 체결부재(140)가 완성될 수 있다.The
이하, 본 발명에 의한 연성 패키지의 제조 방법을 도 5 그리고 도 4a 내지 도 4g를 참조하여 설명한다.Hereinafter, a method for manufacturing a flexible package according to the present invention will be described with reference to FIGS. 5 and 4A to 4G.
도 4a를 참조하면, 롤 투 롤(roll-to-roll) 연속 공정에 적합하게 설계되는 연성 스트립 기판(110)을 준비한다.(S110) 이때 연성 스트립 기판(110)은, 일정한 간격으로 단위 패키지(도 1의 120 참조)가 이격 설치됨으로써, 복수의 단위 패키지(120)가 몰드 처리되는 패키지 영역(P)이 몰드 처리되지 않는 비패키지 영역 사이에 반복하여 배치될 수 있다.4A, a
도 4b를 참조하면, 연성 스트립 기판(110)의 상면 중 전술한 패키지 영역(P)에 복수의 접속 홈(104)을 형성한다.(S120) 복수의 접속 홈(104)은 리소그라피 공정이나 식각 공정을 통하여 형성될 수 있다. 혹은 레이저 공정을 통하여 형성될 수 있다. 4B, a plurality of
한편, 도 4c를 참조하면 접속 홈(104)을 형성하는 단계와 동시에 혹은 그 전후에 패키지 영역(P)의 내측 최 외곽에 체결부재(140)가 형성될 체결 홀(106)을 형성하는 공정을 실시할 수 있다.(S122) 레이저 공정을 통하여 천공할 수 있다.4C, a step of forming a
도 4d를 참조하면, 접속 홈(104)에 솔더 페이스트(104a)를 도포한다.(S130) 그리고 라미네이터 공정이 실시될 수 있다.4D, a
도 4e를 참조하면, 연성 스트립 기판(110)의 상면에 접속부재(124)를 이용하여 연성 반도체 다이(122)를 다이 본딩한다.(S140) 연성 스트립 기판(110) 상에 SIP 패키지를 구성하는 하나 이상의 칩이 수직으로 적층될 수 있다.4E, the flexible semiconductor die 122 is die-bonded to the upper surface of the
도 4f를 참조하면, 다이 본딩 후 다이 몰딩 전에 전술한 패키지 영역(P)에서 접속 홈(104) 내측에 연성 스트립 기판(110)과 연성 반도체 다이(122)를 연결하는 강성 접착제(130) 도포 공정이 실시될 수 있다.(S142)4F, a
도 4g를 참조하면, 연성 반도체 다이(122)를 보호하는 다이 몰딩한다.(S150) 패키지 영역(P)에 연성 몰드(126)를 커버하여 몰드 처리한다. 이때 몰드는 체결 홀(106)로 충진되어 연성 스트립 기판(110)의 배면까지 연결되는 제결부재(140)가 제공될 수 있다.Referring to FIG. 4G, the flexible semiconductor die 122 is die-molded to protect the flexible semiconductor die 122 (S150). The
이상에서 살펴본 바와 같이, 본 발명은 양방향으로 휘어지는 스트립 타입 연성 패키지에서 휘거나 굽어질 때 연성 반도체 다이와 연성 스트립 기판 사이의 접속 영역 중 특히 에지 영역에서 주로 스트레스가 집중되는 점을 고려하여 해당 영역에 강성 접착제 혹은 체결수단 등 체결력을 강화하여 크랙을 원천적으로 방지하는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.As described above, according to the present invention, when stress is concentrated mainly in the edge region, particularly in the connection region between the flexible semiconductor die and the flexible strip substrate when the flexible semiconductor package is bent or curved in the flexible package, It is understood that the technical idea is to construct a structure for strengthening the fastening force such as an adhesive or a fastening means to prevent cracks from occurring. Many other modifications will be possible to those skilled in the art, within the scope of the basic technical idea of the present invention.
100: 연성 패키지 104: 접속 홈
106: 체결 홀 110: 연성 스트립 기판
120: 단위 패키지 122: 연성 반도체 다이
124: 접속부재 126: 연성 몰드
130: 강성 접착제 140: 체결부재100: flexible package 104: connection groove
106: fastening hole 110: flexible strip substrate
120: unit package 122: flexible semiconductor die
124: connecting member 126: soft mold
130: rigid adhesive 140: fastening member
Claims (10)
상기 단위 패키지는, 상기 연성 스트립 기판 상의 연성 반도체 다이, 상기 연성 스트립 기판과 상기 연성 반도체 다이를 결합하는 복수의 접속부재, 및 상기 연성 반도체 다이를 보호하는 연성 몰드를 포함하며,
상기 연성 몰드는 상기 연성 반도체 다이의 측면을 보호하지만, 상기 각 단위 패키지 사이에는 존재하지 않음으로써, 복수의 상기 단위 패키지가 몰드 처리되는 패키지 영역이 몰드 처리되지 않는 비패키지 영역 사이에 반복하여 배치되는 연속 연성 패키지를 구성하고,
상가 연성 스트립 기판은, 상기 접속부재와 대응되는 상면에 다수의 접속 홈이 형성됨으로써, 상기 연속 연성 패키지가 휘어지더라도 상기 접속부재가 상기 접속 홈에 삽입된 상태로 접속되면, 상기 접속 홈으로 인하여 상기 접속부재가 상기 연성 스트립 기판과 접촉하는 면적이 일면에서 삼면으로 확대되고, 전체 접촉 면적이 증가함으로써, 상기 연성 스트립 기판과 상기 연성 패키지 사이의 체결력은 높아지고 스트레스는 완화되며,
상기 연성 패키지가 굽어질 때 가장자리에 스트레스가 집중되는 것을 방지하기 위하여 상기 연성 스트립 기판 상에 접속되는 상기 연성 반도체 다이의 에지에 상기 연성 스트립 기판과 상기 연성 반도체 다이를 연결하는 강성 접착제가 형성되는 것을 특징으로 하는 연성 패키지.Wherein at least two unit packages are spaced apart from each other at regular intervals on a flexible strip substrate which is bent in both directions so that the smart device is bent freely when the portable device is mounted on a wearable smart device,
The unit package comprising a flexible semiconductor die on the flexible strip substrate, a plurality of connection members for coupling the flexible strip substrate and the flexible semiconductor die, and a soft mold for protecting the flexible semiconductor die,
The soft mold protects the side surface of the soft semiconductor die but does not exist between the unit packages so that a plurality of the unit packages are repeatedly disposed between the non- A continuous flexible package is constructed,
The flexible flexible strip substrate has a plurality of connection grooves formed on an upper surface thereof corresponding to the connection member, so that even if the continuous flexible package is bent, when the connection member is connected in a state of being inserted into the connection groove, The area of contact of the connecting member with the flexible strip substrate is enlarged to three sides from one side and the total contact area is increased so that the fastening force between the flexible strip substrate and the flexible package is increased and the stress is alleviated,
A rigid adhesive for connecting the flexible strip substrate and the soft semiconductor die is formed on an edge of the soft semiconductor die connected on the flexible strip substrate to prevent stress from concentrating on the edge when the flexible package is bent Features a flexible package.
상기 접속 홈에는 솔더 페이스트가 도포되고, 상기 접속부재는 상기 솔더 페이스트를 통해 상기 연성 스트립 기판의 접속패드와 결합하는 솔더 볼인 것을 특징으로 하는 연성 패키지.The method according to claim 1,
Wherein the connection groove is coated with a solder paste, and the connection member is a solder ball which is coupled to the connection pad of the flexible strip substrate through the solder paste.
상기 강성 접착제는, 폴리이미드 접착제를 포함하는 것을 특징으로 하는 연성 패키지.The method according to claim 1,
Wherein the rigid adhesive includes a polyimide adhesive.
상기 강성 접착제가 형성되는 상기 연성 스트립 기판의 외곽에 상기 연성 스트립 기판을 통과하는 체결 홀이 형성됨으로써, 몰드 처리 시 상기 체결 홀에 상기 몰드가 채워지고, 상기 몰드의 일부가 상기 연성 스트립 기판의 배면으로 돌출됨으로써 체결부재가 제공되는 것을 특징으로 하는 연성 패키지.The method according to claim 6,
The mold is filled in the fastening hole at the time of mold processing by forming a fastening hole passing through the flexible strip substrate on the outer periphery of the flexible strip substrate on which the rigid adhesive is formed, So that a fastening member is provided.
상기 연성 스트립 기판의 상면 중 단위 패키지가 형성되는 패키지 영역에 복수의 접속 홈이 형성되는 단계;
상기 접속 홈에 솔더 페이스트가 도포되는 단계;
상기 연성 스트립 기판의 상면에 연성 반도체 다이가 본딩되는 다이 본딩 단계;
상기 연성 스트립 기판과 연결되는 상기 연성 반도체 다이 가장자리에 강성 접착제를 형성하는 단계; 및
상기 연성 반도체 다이를 보호하는 연성 몰드를 커버하는 다이 몰드 단계를 포함하여 구성되고,
양방향으로 휘어지는 상기 연성 스트립 기판 상에 둘 이상의 상기 단위 패키지가 일정한 간격을 가지고 이격 설치됨으로써, 웨어러블 스마트 기기에 장착될 때, 휴대 시 상기 스마트 기기가 방향에 관계없이 자유자재로 굽어지고,
상기 단위 패키지는, 상기 연성 스트립 기판 상의 연성 반도체 다이, 상기 연성 스트립 기판과 상기 연성 반도체 다이를 결합하는 복수의 접속부재, 및 상기 연성 반도체 다이를 보호하는 상기 연성 몰드를 포함하며,
상기 연성 몰드는 상기 연성 반도체 다이의 측면을 보호하지만, 상기 각 단위 패키지 사이에는 존재하지 않음으로써, 복수의 상기 단위 패키지가 몰드 처리되는 패키지 영역이 몰드 처리되지 않는 비패키지 영역 사이에 반복하여 배치되는 연속 연성 패키지를 구성하고,
상가 연성 스트립 기판은, 상기 접속부재와 대응되는 상면에 다수의 접속 홈이 형성됨으로써, 상기 연속 연성 패키지가 휘어지더라도 상기 접속부재가 상기 접속 홈에 삽입된 상태로 접속되면, 상기 접속 홈으로 인하여 상기 접속부재가 상기 연성 스트립 기판과 접촉하는 면적이 일면에서 삼면으로 확대되고, 전체 접촉 면적이 증가함으로써, 상기 연성 스트립 기판과 상기 연성 패키지 사이의 체결력은 높아지고 스트레스는 완화되며,
상기 연속 연성 패키지가 굽어질 때 가장자리에 스트레스가 집중되는 것을 방지하기 위하여 상기 연성 스트립 기판 상에 접속되는 상기 연성 반도체 다이의 에지에 상기 강성 접착제가 상기 연성 스트립 기판과 상기 연성 반도체 다이를 연결하는 것을 특징으로 하는 연성 패키지 제조 방법.Preparing a flexible strip substrate;
Forming a plurality of connection grooves in a package region in which a unit package is formed on an upper surface of the flexible strip substrate;
Applying a solder paste to the connection groove;
A die bonding step in which a soft semiconductor die is bonded to an upper surface of the flexible strip substrate;
Forming a rigid adhesive on the edge of the soft semiconductor die connected to the flexible strip substrate; And
And a die mold step covering the soft mold protecting the soft semiconductor die,
Wherein at least two unit packages are spaced apart from each other at regular intervals on the flexible strip substrate which is bent in both directions so that when mounted on a wearable smart device, the smart device flexes freely,
The unit package comprising a flexible semiconductor die on the flexible strip substrate, a plurality of connection members for coupling the flexible strip substrate and the flexible semiconductor die, and the flexible mold for protecting the flexible semiconductor die,
The soft mold protects the side surface of the soft semiconductor die but does not exist between the unit packages so that a plurality of the unit packages are repeatedly disposed between the non- A continuous flexible package is constructed,
The flexible flexible strip substrate has a plurality of connection grooves formed on an upper surface thereof corresponding to the connection member, so that even if the continuous flexible package is bent, when the connection member is connected in a state of being inserted into the connection groove, The area of contact of the connecting member with the flexible strip substrate is enlarged to three sides from one side and the total contact area is increased so that the fastening force between the flexible strip substrate and the flexible package is increased and the stress is alleviated,
The rigid adhesive bonds the flexible strip substrate and the soft semiconductor die to the edge of the soft semiconductor die connected on the flexible strip substrate to prevent stress from concentrating on the edges when the continuous soft package bends Wherein the flexible package is manufactured by the method.
상기 접속 홈 형성 단계 전후에, 상기 패키지 영역의 내측 최 외곽에 상기 연성 스트립 기판을 통과하는 체결 홀이 형성되는 단계를 더 포함하여 구성됨을 특징으로 하는 연성 패키지 제조 방법.9. The method of claim 8,
Further comprising the step of forming a fastening hole passing through the flexible strip substrate at the outermost inner side of the package region before and after the connecting groove forming step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150127098A KR101716882B1 (en) | 2015-09-08 | 2015-09-08 | Flexible semiconductor package with stress relief structure at interconnects using adhesive, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150127098A KR101716882B1 (en) | 2015-09-08 | 2015-09-08 | Flexible semiconductor package with stress relief structure at interconnects using adhesive, and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101716882B1 true KR101716882B1 (en) | 2017-03-15 |
Family
ID=58403054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150127098A Expired - Fee Related KR101716882B1 (en) | 2015-09-08 | 2015-09-08 | Flexible semiconductor package with stress relief structure at interconnects using adhesive, and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101716882B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11348901B1 (en) | 2020-11-30 | 2022-05-31 | Sandisk Technologies Llc | Interfacial tilt-resistant bonded assembly and methods for forming the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111438A (en) * | 1993-10-08 | 1995-04-25 | Hitachi Ltd | Surface acoustic wave device and manufacturing method thereof |
| JP2004071857A (en) * | 2002-08-07 | 2004-03-04 | Sharp Corp | Structure of substrate connection part, electronic component having the structure and liquid crystal display device |
| KR20040029473A (en) * | 2001-09-12 | 2004-04-06 | 니기소 가부시키가이샤 | Circuit device mounting method and press |
| KR20040069172A (en) * | 2003-01-28 | 2004-08-04 | 엘지전자 주식회사 | Method for manufacturing flip-chip package |
| KR20150010209A (en) | 2013-07-18 | 2015-01-28 | 하나 마이크론(주) | Method of manufacturing flexible integrated circuit device package |
-
2015
- 2015-09-08 KR KR1020150127098A patent/KR101716882B1/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111438A (en) * | 1993-10-08 | 1995-04-25 | Hitachi Ltd | Surface acoustic wave device and manufacturing method thereof |
| KR20040029473A (en) * | 2001-09-12 | 2004-04-06 | 니기소 가부시키가이샤 | Circuit device mounting method and press |
| JP2004071857A (en) * | 2002-08-07 | 2004-03-04 | Sharp Corp | Structure of substrate connection part, electronic component having the structure and liquid crystal display device |
| KR20040069172A (en) * | 2003-01-28 | 2004-08-04 | 엘지전자 주식회사 | Method for manufacturing flip-chip package |
| KR20150010209A (en) | 2013-07-18 | 2015-01-28 | 하나 마이크론(주) | Method of manufacturing flexible integrated circuit device package |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11348901B1 (en) | 2020-11-30 | 2022-05-31 | Sandisk Technologies Llc | Interfacial tilt-resistant bonded assembly and methods for forming the same |
| WO2022115128A1 (en) * | 2020-11-30 | 2022-06-02 | Sandisk Technologies Llc | Interfacial tilt-resistant bonded assembly and methods for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10431556B2 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
| US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
| US7361972B2 (en) | Chip packaging structure for improving reliability | |
| US8123965B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
| US20080157397A1 (en) | Flip-chip packages and methods of manufacturing the same | |
| US20110001233A1 (en) | Semiconductor device mounted structure and semiconductor device mounting method | |
| US8811031B2 (en) | Multichip module and method for manufacturing the same | |
| US20030173679A1 (en) | Stacked dice standoffs | |
| US20170033039A1 (en) | Semiconductor package and method of manufacturing the same | |
| US20090261465A1 (en) | Semiconductor device and its manufacturing method | |
| US10032652B2 (en) | Semiconductor package having improved package-on-package interconnection | |
| JP2002270717A (en) | Semiconductor device | |
| JP2016225462A (en) | Semiconductor device | |
| US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
| US20060197229A1 (en) | Semiconductor device | |
| US20210111093A1 (en) | Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules | |
| US7821139B2 (en) | Flip-chip assembly and method of manufacturing the same | |
| KR101716882B1 (en) | Flexible semiconductor package with stress relief structure at interconnects using adhesive, and manufacturing method thereof | |
| KR20130101192A (en) | Semiconductor package having pcb multi-substrate and method for manufacturing same | |
| US11670574B2 (en) | Semiconductor device | |
| US8050049B2 (en) | Semiconductor device | |
| US7732934B2 (en) | Semiconductor device having conductive adhesive layer and method of fabricating the same | |
| JP4942452B2 (en) | Circuit equipment | |
| JP2002289735A (en) | Semiconductor device | |
| JP5078631B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20150908 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20160713 Patent event code: PE09021S01D |
|
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20161213 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20170309 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20170310 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20200909 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210105 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220906 Start annual number: 6 End annual number: 6 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20231220 |