KR101716196B1

KR101716196B1 - 전계효과 트랜지스터

Info

Publication number: KR101716196B1
Application number: KR1020117019541A
Authority: KR
Inventors: 히로카즈 구와바라; 마사아키 이케다; 가즈오 다키미야
Original assignee: 니폰 가야꾸 가부시끼가이샤
Priority date: 2009-02-27
Filing date: 2010-02-25
Publication date: 2017-03-14
Anticipated expiration: 2030-02-25
Also published as: WO2010098372A1; EP2402348B1; JP5477978B2; US20110303910A1; CN102333780B; EP2402348A1; CN102333780A; KR20110133025A; JPWO2010098372A1; EP2402348A4; US9796727B2

Abstract

아래 화학식 (1)로 나타내는 복소환식 화합물 및 상기 화합물을 포함하는 반도체층을 가지는 전계효과 트랜지스터(화학식에서, X¹ 및 X² 각각은 독립적으로 유황 원자 또는 셀렌 원자를 나타내고, R¹ 및 R² 각각은 독립적으로 C5-C16 알킬기를 나타낸다).

Description

전계효과 트랜지스터{FIELD EFFECT TRANSISTOR}

본 발명은 전계효과 트랜지스터에 관한 것이다. 자세하게는, 본 발명은 특정한 유기 복소환식(heterocyclic) 화합물에 의해 형성되는 반도체층을 가지는 것을 특징으로 하는 전계효과 트랜지스터에 관한 것이다.

전계효과 트랜지스터는 일반적으로 기판 위에 반도체층(반도체막), 소스 전극, 드레인 전극 및 이들 전극에 대하여 절연체층을 개재시켜서 설치되는 게이트 전극 등을 가지는 소자이다. 전계효과 트랜지스터는 논리회로소자로서 집적 회로에 사용되는 것 이외에 스위칭 소자 등에도 폭넓게 이용되고 있다. 반도체층은 통상적으로 반도체재료에 의해 형성된다. 현재 실리콘을 주로 포함하는 무기계의 반도체재료가 전계효과 트랜지스터에 사용되고 있다. 특히 유리 등의 기판 상에 비정질 실리콘으로 형성되는 반도체층을 가지는 박막 트랜지스터는 디스플레이 등에 이용되고 있다. 이러한 무기의 반도체재료를 이용하는 경우, 전계효과 트랜지스터의 제조시에 고온이나 진공으로 처리할 필요가 있다. 따라서, 제조에 고액인 설비투자와 많은 에너지를 필요로 하기 때문에 제조비용이 대단히 높게 된다. 이외에도, 전계효과 트랜지스터의 제조 동안에 이들 재료들은 고온에 노출되기 때문에, 기판으로서 필름이나 플라스틱과 같은 내열성이 충분하지 않은 재료를 이용할 수 없다. 따라서, 예를 들면 접어 구부리는 것 등이 가능한 유연성을 가지는 소재를 기판으로서 이용할 수 없기에, 그 응용범위가 제한되어 있다.

한편, 유기 반도체재료를 이용한 전계효과 트랜지스터의 연구와 개발이 활발히 실행되고 있다. 유기재료의 사용은 고온에서의 처리를 필요로 하지 않는 저온 공정에 의한 제조를 가능하게 되고, 이용할 수 있는 기판재료의 범위가 확대된다. 그 결과, 종래보다 유연하고, 경량이고 또한 깨지기 어려운 전계효과 트랜지스터의 제조가 실현 가능하다. 또한 전계효과 트랜지스터의 제조 공정에서, 반도체재료를 용해한 용액의 도포방법과 잉크젯 등에 의한 인쇄방법을 몇몇 경우에 채용할 수 있다. 따라서, 대면적의 전계효과 트랜지스터를 저비용으로 제조할 수 있다. 게다가, 유기 반도체 재료용으로서 다양의 화합물들을 선택할 수 있기 때문에, 그 특성을 기반으로 한 새로운 기능의 개발이 기대되어 왔다.

유기 화합물을 반도체재료로서 이용하는 것에 대해 지금까지 다양한 검토가 이루어졌다. 예를 들면, 펜타센(pentacene), 티오펜(thiophene), 또는 이것들의 소중합체(oligomer) 또는 폴리머로 된 반도체재료들이 정공 수송(hole transport) 특성을 가지는 재료로서 이미 공지되어 있다(특허문헌 1 및 2 참조). 펜타센은 5개의 직쇄-축합 벤젠환(linearly-fused benzene ring)을 가지는 아센계의 방향족 탄화수소(an acene-type aromatic hydrocarbon)이다. 반도체재료로서 펜타센을 사용하는 전계효과 트랜지스터는, 현재 실용화되어 있는 비정질 실리콘에 필적하는 전하의 이동도(캐리어 이동도)를 가지는 것으로 보고되었다. 그러나, 펜타센을 이용한 전계효과 트랜지스터는 환경에 의한 열화가 일어나고 안정성에 문제가 있다. 또한 티오펜 화합물을 이용했을 경우에 있어서도 같은 문제점이 있다. 따라서, 이들 중 어느 것도 실용성의 높은 재료라고는 말하기 어렵다. 이러한 상항에서, 대기중에서 높은 안정성을 가지는 디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜(dinaphtho[2,3-b:2',3'-f]thieno[3,2-b]thiophene:DNTT)이 개발되어 주목을 받고 있다(특허문헌 3 및 비특허문헌 1 참조).

그러나 이들 화합물에서도 유기 EL 등의 디스플레이의 응용에 이용하기 위해서는 높은 캐리어 이동도가 필요하고, 또한 인쇄 등의 도포방법으로 전계효과 트랜지스터를 제조하기 위해서는 용해성의 향상이 필요하며, 이는 시장에서의 강한 요구를 반영한다. 게다가, 내구성의 관점에서도, 고품질 및 고성능 유기반도체재료의 개발이 필요하다. 특허문헌 3, 4 및 5와 같은 치환기(substituent group)를 가지는 DNTT 유도체에 대한 선행기술에 따라서, 특정 치환기의 예는 메틸기, 헥실기, 알콕실기, 치환된 에티닐기(substituted ethynyl group)를 포함하고, 실시예에서 DNTT유도체의 치환기로서 메틸기로 치환된 에티닐기만이 기술되고, 각각은 현 상황에서 치환기가 없는 DNTT와 동등하거나 또는 이보다 열악한 반도체특성을 보이고 있다.

일본국 특개2001-94107호 공보 일본국 특개평6-177380호 공보 WO 2008/050726 공보 일본국 특개2008-10541호 공보 KR 2008100982 공보

J.Am. Chem. Soc., Vol.129, 2224-2225(2007)

본 발명의 목적은 우수한 캐리어 이동도와 같은 실용적인 반도체로서의 특성을 가지는 유기 화합물과; 유기 화합물로 구성되는 반도체재료와, 그리고 유기 화합물로 이루어진 반도체층을 가지는 전계효과 트랜지스터 및 그 제조 방법을 제공하는 것이다.

본 발명자는 상기 문제점을 해결하기 위한 관점으로 검토한 결과, C5 내지 C16의 알킬기를 가지는 디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜(DNTT)이, 상기의 문제점과 관련해 종래의 유기반도체재료와 비교해서 우수한 특성을 가진다는 것을 발견하였다. 본 발명자는 또한, 복소환식 화합물이 사용되면, 소자의 제조 기간 동안에 기판이나 절연막의 상태에 영향을 주는 일이 없이(또는 기판처리의 유무에 관계없이) 반도체특성이 대단히 향상된 전계효과 트랜지스터 소자를 생산하고, 또한 이외에도, 소자의 제조기간 동안에 열처리를 실행하는 것으로 그 효과가 현저히 향상하는 것을 발견하였다. 본 발명은 이들 발견을 기반으로 완성되었다.

그러므로, 본 발명의 한 실시예에 따라서 다음의 항목이 제공된다.

(1) 하기 화학식 (1)로 나타내는 복소환식 화합물;

X¹ 및 X² 각각은 독립적으로 유황 원자 또는 셀렌 원자를 나타내고, R¹ 및 R² 각각은 독립적으로 C5-C16 알킬기를 나타낸다.

(2) 상기 항목 (1)에 따른 복소환식 화합물; 식 (1)의 R¹ 및 R² 각각은 독립적으로 직쇄(linear)의 C5-C16 알킬기를 나타낸다.

(3) 상기 항목 (1)에 따른 복소환식 화합물; 식 (1)의 R¹ 및 R² 각각은 독립적으로 분기쇄(branched)의 C5-C16 알킬기를 나타낸다.

(4) 상기 항목 (1) 내지 (3) 중 어느 하나에 따른 복소환식 화합물; 식 (1)의 R¹ 및 R² 각각은 독립적으로 C6-C14 알킬기를 나타낸다.

(5) 상기 항목 (1) 내지 (4) 중 어느 하나에 따른 복소환식 화합물; 식 (1)의 X¹ 및 X² 각각은 유황 원자를 나타낸다.

(6) 하기 화학식 (1)로 나타내는 복소환식 화합물의 제조할 때 식 (B)로 나타내는 중간체 화합물의 제조 방법으로서, 식 (A)로 나타내는 화합물과, 부틸리튬(butyllithium)과 같은 알킬 금속 시약을 첨가하고, 또한 디메틸설파이드(dimethyl disulfide), 또는 셀렌 및 요드화 메틸을 첨가하는 것을 포함한다;

X는 유황 원자 또는 셀렌 원자를 나타내고, R은 C5-C16 알킬기를 나타낸다.

(7) 항목 (1)에 따른 하기 화학식 (1)에서 나타내는 복소환식 화합물의 제조 방법으로서, 하기 식 (B)에서 나타내는 중간체 화합물과 서로 반응시켜 식 (C)에 나타내는 화합물을 얻은 후에, 식 (C)로 나타내는 화합물과 옥소(iodine)를 반응시키는 것을 포함한다;

(8) 항목 (1) 내지 (5) 중 어느 하나에 따른 하나 이상의 복소환식 화합물을 포함하는 유기반도체재료.

(9) 항목 (1) 내지 (5) 중 어느 하나에 따른 복소환식 화합물을 포함하는, 반도체소자에 제조에 사용되는 잉크.

(10) 하기 화학식 (1)에서 나타내는 적어도 하나의 복소환식 화합물을 포함하는 반도체층을 가지는 전계효과 트랜지스터:

(11) 항목 (10)에 따른 전계효과 트랜지스터. 전계효과 트랜지스터는 보텀 콘택(bottom contact)형이다.

(12) 항목 (10)에 따른 전계효과 트랜지스터. 전계효과 트랜지스터는 탑 콘택(top contact)형이다.

(13) 항목 (10) 내지 (12) 중 하나에 따른 전계효과 트랜지스터로서, 게이트 전극, 게이트 절연막, 소오스 전극 및 드레인 전극을 더 포함하고, 상기 게이트 절연막은 유기 절연막이다.

(14) 하기 화학식 (1)에서 나타내는 적어도 하나의 복소환식 화합물을 포함하는 반도체층을 기판 위에 형성하는 단계를 포함하는 전계효과 트랜지스터의 제조 방법:

(15) 항목 (14)에 따른 전계효과 트랜지스터를 제조하기 위한 방법으로서, 반도체층은 진공증착방법에 의해 형성된다.

(16) 항목 (14)에 따른 전계효과 트랜지스터를 제조하기 위한 방법. 유기용제에 용해된 항목 (1)에 따른 화학식 (1)에서 나타내는 복소환식 화합물을 도포함으로써 반도체층이 형성된다.

(17) 항목 (14) 내지 (16) 중 하나에 따른 전계효과 트랜지스터를 제조하기 위한 방법으로서, 반도체를 제조하기 전에 반도체층이 열처리된다.

(18) 항목 (1)에 따른 화학식 (1)로 나타내는 복소환식 화합물의 미립자.

(19) 항목 (18)에 따른 미립자로서, 평균 입경이 5nm 이상 및 50㎛ 이하이다.

(20) 항목 (18) 또는 (19)에 따른 미립자를 제조하기 위한 방법으로서, 유기용제에 용해된 복소환식 화합물 용액을 냉각시키거나 또는 용액을 용제와 혼합함으로써 미립자가 석출된다.

(21) 항목 (18) 또는 (19)에 따른 미립자를 제조하기 위한 방법으로서, 상기 유기용체에 용해된 복소환식 화합물 용액을 극성용제(polar solvent)에 혼합함으로써 미립자가 석출된다.

(22) 항목 (20)에 따른 미립자를 제조하기 위한 방법으로서, 상기 복소환식 화합물을 용해시키는 유기용제의 비등점이 100℃ 이상이다.

(23) 복소환식 화합물의 미립자의 분산체. 항목 (18) 또는 (19)에 따른 미립자가 용제에 분산된다.

(24) 항목 (23)에 따른 분산체의 제조 방법으로서, 기계적 응력(mechanical stress)에 의해 항목 (18) 또는 (19)에 따른 미립자를 용제에 분산시키는 단계를 포함한다.

(25) 항목 (18) 또는 (19)에 따른 미립자 또는 항목 (23)에 따른 분산체를 포함하는 반도체소자 제조용 잉크.

(26) 항목 (14)에 따른 전계효과 트랜지스터를 제조하기 위한 방법으로서, 항목 (25)에 따른 반도체소자의 제조시에 잉크를 도포함으로써 반도체층이 형성된다.

(27) 항목 (26)에 따른 전계효과 트랜지스터를 제조하기 위한 방법으로서, 반도체층을 형성하기 전에 반도체층을 열처리한다.

상기 화학식 (1)에 있어서, 상기에서 설명한 바와 같이 특정 C5-C16 알킬기를 가지는 R¹ 및 R²를 가지는 디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜(DNTT)이 종래의 유기반도체재료와 비교해 우수한 특성을 가진다. 상세히 설명하면, 복소환식 화합물을 가지는 소자의 제조 동안에 기판의 상태에 영향을 주는 일이 없이(또는 기판처리의 유무에 관계없이), 소자의 제조 동안에 열처리를 수행함으로써 현저히 향상된 캐리어 이동도 등을 가지는 유기 전계효과 트랜지스터가 제공된다. 또한, 도포 형태의 막 형성 공정에 의해 마찬가지로 우수한 특성을 가지는 전계효과 트랜지스터를 얻을 수 있다.

도 1은 본 발명의 실시예들에 따른 전계효과 트랜지스터의 구조를 설명하는 개략도.
도 2는 본 발명의 한 실시예에 따른 전계효과 트랜지스터를 제조하기 위한 단계들을 설명하는 개략도.
도 3은 본 발명에 따른 예 1에서 생산되는 전계효과 트랜지스터의 개략도.

본 발명을 상세히 설명한다.

본 발명은 특정한 반도체재료로서 유기 화합물가지는 유기 전계효과 트랜지스터에 관한 것이다. 특히, 반도체재료로서 화학식 (1)에서 나타내는 화합물로 형성되는 반도체층을 가지는 유기 전계효과 트랜지스터에 관한 것이다. 먼저, 상기 화학식 (1)의 화합물에 대해서 설명한다.

화학식 (1)에서, X¹ 및 X² 각각은 독립적으로 유황 원자 또는 셀렌 원자를 나타내고, R¹ 및 R² 각각은 독립적으로 C5-C16 알킬기를 나타낸다.

X¹ 및 X² 각각은 독립적으로 유황 원자 또는 셀렌 원자이지만, 유황 원자가 바람직하다. 게다가, X¹ 및 X² 각각은 동일한 것이 보다 바람직하고, 유황으로 동일한 것이 더욱 바람직하다.

R¹ 및 R²의 알킬기의 예는 직쇄, 분기쇄 또는 환상의 알킬기를 들 수 있고, 그 탄소수는 5∼16이며, 바람직하게는 6∼14이며, 보다 바람직하게는 8∼12이며, 더 바람직하게는 10이다.

직쇄 알킬기의 예들은, n-펜틸,(n-pentyl) n-헥실(n-hexyl), n-헵틸(n-heptyl), 옥틸(octyl), 노닐(nonyl), 데실(decyl), 운데실(unecyl), 도데실(dodecyl), 트리데실(tridecyl), 테트라데실(tetradecyl), 펜타데실(pentadecyl), 헥사데실(hexadecyl)을 포함한다.

분기쇄 알킬기의 예들은, i-헥실(i-hexyl), i-데실(i-decyl)과 같은 C5-C16의 포화 분쇄 알킬기(C5-C16 saturated branched alkyl group)를 포함한다.

환상 알킬기의 예들은, 시클로헥실(cyclohexyl), 시클로펜틸(cyclopentyl), 아다맨틸(adamantyl), 또는 노르보닐(norbornyl)과 같은 C5-C16의 시클로알킬기를 포함한다.

C5-C16 알킬기로서는 불포화보다 포화 알킬기가 바람직하고, 치환기를 가지는 것보다 무치환의 것이 바람직하다.

C6-C14의 포화 직쇄 알킬기가 바람직하고, C8-C12의 포화 직쇄 알킬기가 더 바람직하고, 옥틸, 데실 또는 도데실이 특히 바람직하고, 데실이 가장 바람직하다.

R¹ 및 R² 각각은 독립적으로 상기에서 설명한 알킬기를 나타내고, 동일하거나 또는 다를 수 있으며, 동일할 경우가 보다 바람직하다.

상기의 X1¹, X², R¹ 및 R²의 바람직한 예들로서 언급된 원자 또는 기들의 조합을 가지는 화합물이 바람직하고, 보다 바람직한 예들로서 언급된 원자 또는 기들의 조합을 가지는 화합물이 보다 바람직하고, 더 바람직한 예들로서 언급된 원자 또는 기들의 조합을 가지는 화합물이 특히 바람직하다.

화학식 (1)로 나타내는 화합물은, 특허문헌 3 및 비특허문헌 1 또는 다른 문헌에 기술된 공지의 방법들에 합성할 수 있다. 예를 들면, 다음 방법 1에서 나타내는 바와 같이, 하기 화학식 (A)에서 나타내는 2-알킬-6-나프토알데히드(2-alkyl-6-naphthoaldyde)로부터 하기 화학식 (B)의 2-알킬-7-메틸티오-6-나프토알데히드(2-alkyl-7-methylthio-6-naphthoaldehyde)를 얻고, 이는 화학식 (C)의 1,2-비스(2-알킬-7-메틸티오-6-나프틸)에틸렌(1,2-bis(2-alkyl-7-methylthio-6-naphthyl)ethylene)으로 축합된다. 더욱이, 폐환반응(고리닫기 반응: ring-closing reaction)에 의해 하기 화학식 (D)의 목적 화합물 2,9-알킬디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜(2,9-alhyldinaphtho[2,3-b:2',3'-f]thieno[3,2-b]thiophene)을 생산할 수 있다. 상세히 설명하면, 화합물 (A)와 디메틸설파이드를 반응시킴으로써 화합물 (B)가 생산되고, 그런 다음에 맥머리 커플링(McMurry coupling)에 의해 축합물 (C)가 생산된다. 더욱이, 클로로포름(chloroform)중에서 옥소를 이용해서 폐환반응을 수행하여 목적물 (D)를 생산한다.

한정하는 것은 아니지만, 화학식 (1)로 나타내는 화합물의 정제 방법은 재결정화(recrystallization), 칼럼크로마토그래피(column chromatography) 및 진공 승화정제(vacuum sublimation purification)와 같은 공지의 방법을 포함한다. 필요하다면, 이들 방법의 조합을 이용할 수 있다.

표 1에 화학식 (1)로 나타나는 화합물의 예들이 도시되어 있다. 여기에서, "n"은 정수를 나타내고, "i"는 iso를 나타내고, "s"는 ISO, s는 세컨더리(secondary)를 나타내고, "t"는 터셔리(tertiary)를 나타내고, "cy"는 시클로를 나타낸다.

[표 1]

본 발명의 전계효과 트랜지스터(이하 FET라 부름)는, 반도체에 접하는 2개의 전극, 즉 소오스 전극과 드레인 전극을 가지고, 상기 전극들 간에 흐르는 전류는, 게이트 전극이라고 불리는 다른 전극에 인가되는 전압에 의해 제어된다.

일반적으로, 전계효과 트랜지스터는 게이트 전극이 절연막으로 절연되어 있는 구조, 즉 금속-절연체-반도체(Metal-Insulator-Semiconductor; MIS)를 가진다. 절연막으로서 금속 산화막을 가지는 구조를 MOS구조라고 부른다. 다른 구조는, 쇼트기 장벽(Schottky barrier)을 통해 형성되는 게이트 전극를 가지는 다른 구조, 즉 MES구조를 포함한다. 유기반도체재료를 이용한 FET는 일반적으로 MIS구조를 가진다.

이하, 도면을 참조하여, 발명에 의한 유기 전계효과 트랜지스터를 상세히 설명한다. 그러나, 본 발명은 이들 구조에는 한정되지 않는다.

도 1은, 본 발명의 다수 실시예들에 따른 전계효과 트랜지스터(소자)를 설명하는 개략도를 보여준다. 각 실시예에서, 참조번호 1은 소오스 전극을 나타내고, 참조번호 2는 반도체층을 나타내고, 참조번호 3은 드레인 전극을 나타내고, 참조번호 4는 절연체층을 나타내고, 참조번호 5는 게이트 전극을 나타내고, 참조번호 6은 기판을 나타낸다. 각 층이나 전극의 배치는 소자의 용도에 의해 적절히 선택할 수 있다. 기판에 평행하게 전류가 흐르므로, A∼D 각각은 수평(horizontal) FET라고 부른다. A는 보텀 콘택구조라고 부르고, B는 탑 콘택구조라고 부른다. 이외에도, C는 반도체 상에 소오스와 드레인 전극들과 절연층과 게이트 전극을 가지는 유기 단결정 FET의 제조에 이용되는 구조를 설명한다. D는 탑&보텀 콘택형 트랜지스터라고 부르는 구조를 설명한다. E는 세로형의 구조를 가지는 FET, 즉 정전유도 트랜지스터(SIT)의 개략도이다. SIT에서, 전류의 흐름이 이차원 방향으로 확산되기 때문에 한번에 대량의 캐리어들이 이동할 수 있다. 이외에도, 소오스 전극과 드레인 전극들이 수직으로 배열되기 때문에, 전극들 간의 거리를 작게 할 수 있어서 고속 응답이 달성된다. 따라서, 대량의 전류를 인가하거나 또는 고속 스위칭을 수행하는데 SIT를 사용할 수 있다. 도 1의 E에 기판이 도시되어 있지 않다. 그러나, 도 1E에서 참조번호 1 및 3으로 각각 표시되는 소오스 및 드레인 전극의 외측에 기판이 제공된다.

각 실시예에서 있어서의 각 구성 요소에 대해서 설명한다.

기판(6)은, 그 위에 형성되는 각 층이 박리되지 않게 유지할 수 있는 것이 필요하다. 기판(6)에 사용될 수 있는 예들은 수지판(resin board), 필름 종이(film paper), 유리, 석영, 세라믹과 같은 절연성 재료와; 금속이나 합금과 같은 도전성기판 위에 코팅 또는 다른 공정으로 형성된 절연층을 가지는 재료와; 수지와 무기재료의 다양한 조합으로 구성되는 재료를 포함한다. 사용할 수 있는 수지 필름의 예는, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에테르 술폰(polyether sulfone), 폴리아미드(polyamide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로스 트리아세테이트(cellulose triacetate), 및 폴리에테르 이미드(polyether imide)를 포함한다. 수지 필름이나 종이를 이용하면, 소자는 가요성을 가질 수 있게 되어, 개선된 유연성과, 경량성과 실용성을 가지게 된다. 기판의 두께는 통상적으로 1㎛ 내지 10mm이며, 바람직하게는 5㎛ 내지 5mm이다.

소오스 전극(1)과, 드레인 전극(3)과, 게이트 전극(5)에는 도전성을 가지는 재료가 이용된다. 재료의 예는, 백금, 금, 은, 알루미늄, 크롬, 텅스텐, 탄탈, 니켈, 코발트, 구리, 철, 납, 주석, 티타늄, 인듐, 팔라듐, 몰리브덴, 마그네슘, 칼슘, 바륨, 리튬, 칼륨, 나트륨과 같은 금속 및 이들을 포함하는 합금과; InO₂, ZnO₂, SnO₂, 또는 ITO와 같은 도전성 산화물과; 폴리아닐린(polyaniline), 폴리피롤(polypyrrole), 폴리티오펜(polythiophene), 폴리아세틸렌(polyacetylene), 폴리파라피넬린(polyparaphenylene), 비닐렌(vinylene) 또는 폴리디아세틸렌(polydiacetylene)과 같은 도전성 고분자화합물과; 실리콘, 게르마늄 및 갈륨 비소와 같은 반도체와; 카본 블랙(carbon black), 풀러렌(fullerene), 카본 나노튜브(carbon nanotube) 또는 그래파이트(graphite)와 같은 탄소재료를 포함한다. 또한, 도전성 고분자화합물이나 반도체는 도펀트(dopant)를 가질 수 있다. 도펀트의 예는, 염산, 황산과 같은 무기산과; 술폰산과 같은 산성 작용기(acidic functional group)를 가지는 유기산과; PF₅, AsF₅, FeCl₃와 같은 루이스 산(Lewis acid)과; 옥소와 같은 할로겐 원자와; 리튬, 나트륨 또는 칼륨과 같은 금속원자를 포함한다. 붕소, 인, 비소 등은 실리콘과 같은 무기반도체용의 도펀트로서 통상적으로 사용된다. 또한, 상기의 도펀트에 분산된 카본블랙이나 금속입자를 가지는 도전성의 복합 재료도 사용할 수 있다.

소오스 및 드레인 전극은 반도체와 직접 접촉하여 전자나 정공과 같은 전하를 반도체 내에 주입하는 역할을 가진다. 접촉 저항을 낮추고 전하의 주입을 쉽게 하는 위해서, 반도체의 HOMO 준위나 LUMO 준위와 전극과의 일함수를 정합시키는 것이 중요하다. 오믹장치(ohmic device)를 생산하기 위한 접촉 저항을 낮추기 위하여, 산화 몰리브덴이나 산화 텅스텐이나, 헥사플루오르벤젠시올(hexafluorobenzenethiol)로 티올계 화합물(thiol compound)과 같은 재료로 금속전극을 도핑하거나 표면 수정(surface-modified)을 수행하는 것도 중요하다.

소오스와 드레인 전극 간의 거리(채널길이(channel length))는 소자의 특성을 결정하는 중요한 요인이다. 채널길이는 보통 0.1㎛∼300㎛, 바람직하게는 0.5㎛∼100㎛이다. 채널길이가 짧으면 인출할 수 있는 전류량은 늘어나지만, 반대로 누설전류가 발생한다. 따라서, 적정한 채널길이가 필요하다. 소오스와 드레인 전극 간의 폭(채널 폭)은 보통 10㎛∼10000㎛, 바람직하게는 100㎛∼5000㎛이다. 또한 채널 폭은, 빗살형(comb-like) 전극의 구조로 더 연장될 수 있다. 채널 폭은 필요한 전류량와 장치의 구조에 따라서 적절히 결정할 수 있다.

소오스 및 드레인 전극의 각각의 구조(형태)에 대해서 설명한다. 소오스와 드레인 전극의 구조는 동일하거나 다를 수 있다. 보텀 콘택구조를 사용하는 경우에, 일반적으로는 리소그래피 공정을 이용해서 각 전극을 직방체(rectangular parallelepiped)로 형성하는 것이 바람직하다. 전극의 길이는 상기에서 설명한 채널 폭과 동일할 수 있다. 전극의 폭은 특별히 제한이 되지 않는다. 그러나, 소자의 면적을 줄이기 위하여, 전기적 특성이 안정화될 수 있도록 전극의 폭을 가능한 짧게 제공하는 것이 바람직하다. 전극의 폭은 보통 0.1㎛∼1000㎛이고, 바람직하게는 0.5㎛∼100㎛이다. 전극의 두께는 보통 0.1㎛∼1000nm이며, 바람직하게는 1nm∼500nm이며, 보다 바람직하게는 5nm∼200nm이다. 전극(1,3,5)들 각각에는 배선이 연결된다. 배선은 전극과 거의 같은 재료에 의해 제작된다.

절연층(4)로서, 절연성을 가지는 재료가 이용된다. 예를 들면, 폴리파라크실릴렌(polyparaxylylene), 폴리아크릴레이트(polyacrylate), 폴리메틸메타아크릴레이트(polymethylmethacrylate), 폴리스티렌(polystyrene), 폴리비닐 페놀(polyvinyl phenol), 폴리아미드(polyamide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 폴리에스테르(polyester), 폴리비닐 알코올(polyvinyl alcohol), 폴리비닐 아세테이트(polyvinyl acetate), 폴리우레탄(polyurethane), 폴리술폰(polysulfone), 에폭시 수지(epoxy resin), 또는 페놀 수지(phenol resin)과 같은 폴리머 및 이들의 공중합체; 플루오린 함유 아크릴수지(fluorine-containing resin)와 플루오린 함유 이미드와 같은 축합계 플루오린 폴리머(condensed fluorine polymer)와, 플루오린 함유 에테르 폴리머(fluorine-containing ether polymer), 플루오린 함유 환상 에테르 폴리머와 같은 플루오린 수지; 이산화규소, 산화 알루미늄, 산화 티탄늄 또는 산화 탄탈과 같은 금속산화물; SrTiO₃ 또는 BaTiO₃와 같은 강유전성 금속산화물; 질화규소 또는 질화 알루미늄 과 같은 질화물; 황화물; 불화물과 같은 유전체; 또는 이들 유전체의 분산 입자를 포함하는 폴리머 등을 사용할 수 있다. 절연층(4)의 막 두께는 재료에 따라 다르지만, 보통 0.1nm∼100㎛, 바람직하게는 0.5nm∼50㎛, 보다 바람직하게는 1nm∼10㎛이다.

본 발명에서는 반도체층(2)의 재료로서, 상기 화학식 (1)에서 나타내는 화합물이 이용된다. 상기 화합물은 혼합물일 수 있지만, 상기 반도체층에는 식 (1)로 나타내는 화합물을 보통 50중량% 이상, 바람직하게는 80중량% 이상, 더 바람직하게는 95중량% 이상 포함하는 것이 바람직하다.

전계효과 트랜지스터의 특성을 개선하거나 다른 특성을 부여하기 위해서, 필요에 따라서 다른 종류의 유기 반도체재료나 각종 첨가제를 혼합할 수 있다. 또한 반도체층(2)는 다층구조를 가질 수 있다.

본 발명의 전계효과 트랜지스터에 있어서, 화학식 (1)로 나타내는 적어도 하나의 복소환식 화합물을 반도체재료로서 이용한다. 실질적으로 화학식 (1)로 나타내는 복소환식 화합물만을 반도체재료로서 사용하는 것이 바람직하다. 그리고, 화학식 (1)로 나타내는 복수의 복소환식 화합물의 혼합물보다도, 단일의 복소환식 화합물을 반도체재료로서 이용하는 것이 특히 바람직하다. 그러나 상기한 바와 같은 트랜지스터의 특성을 개선하기 위해서, 도펀트와 같은 첨가제를 첨가할 수 있다.

상기 첨가제는, 반도체재료의 총량에 대하여, 보통 0.01중량%∼10중량%, 바람직하게는 0.05중량%∼5중량%, 보다 바람직하게는 0.1중량%∼3중량%의 범위 내에서 첨가하는 것이 좋다.

반도체층이 다층구조를 가질 수 있다 하더라도, 단층 구조인 것이 보다 바람직하다.

반도체층(2)의 막 두께는, 필요한 기능을 잃어버리지 않는 한은 얇게 하는 것이 바람직하다. A , B 및 D에 나타내는 것 수평 전계효과 트랜지스터에 있어서, 소정 이상의 막 두께가 있으면 소자의 특성은 막 두께에 의존하지 않는 한편, 많은 경우에서 막 두께가 두꺼워지면 누설 전류가 증가하기 때문이다. 필요한 기능을 수행하기 위해서, 반도체층의 막 두께는 통상 1nm∼10㎛, 바람직하게는 5nm∼5㎛, 보다 바람직하게는 10nm∼3㎛이다.

본 발명의 전계효과 트랜지스터에서, 예를 들면 필요에 따라 기판과 절연층 사이이나, 절연층과 반도체층 사이나, 또는 소자의 외면에 다른 층을 형성할 수 있다. 예를 들면, 반도체층 위에 직접 또는 다른 층을 통하여 보호층을 형성하는 경우에, 습도 등에 의해 야기되는 외기의 영향을 작게 할 수 있다. 게다가, 전기적 특성을 안정화할 수 있고, 또한 예컨대 소자의 ON/OFF 비율을 증가시킬 수 있는 이점도 있다.

보호층의 재료로서는 특별히 한정되지 않는다. 예를 들면, 에폭시 수지, 폴리메틸 메타크릴레이트를 포함하는 아크릴수지, 폴리우레탄, 폴리이미드, 폴리비닐 알코올, 플루오린수지, 폴리올레핀(polyolefin)과 같은 수지로 이루어지는 막; 산화 규소 또는 산화 알루미늄과 같은 무기산화물로 이루어지는 막, 질화 규소와 같은 질화물로 이루어지는 막; 또는 유전체로 이루어지는 막 등이 바람직하게 이용된다. 특히, 낮은 산소나 수분의 투과율 또는 낮은 흡수율(吸水率)을 가지는 수지(폴리머)가 바람직하다. 최근, 유기 EL 디스플레이용으로 개발되어 있는 보호재료도 사용이 가능하다. 보호층의 막 두께는, 그 목적에 따라서 임의적으로 선택할 수 있고, 통상적으로 보통 100nm∼1mm이다.

또한 반도체층이 적층되는 기판 또는 절연층 상에 미리 표면처리를 수행함으로써 성막성(film formability)과 소자의 특성을 향상시킬 수 있다. 특히, 유기반도체재료는 분자의 배향과 같은 막의 상태에 따라서 특성이 변할 수 있다. 예를 들면, 기판표면의 친수성/소수성을 조정함으로써, 기판 위에 형성되는 막의 특성을 개선할 수 있다. 특히, 유기반도체재료는 분자의 배향과 같은 막의 상태에 따라서 특성이 크게 바뀔 수 있다. 기판 등의 표면처리는 기판 등과 후에 기판 위에 형성되는 반도체층 사이의 계면부분의 분자배향을 수정하고 또한 기판이나 절연층 상의 트랩부위(trap site)의 수를 줄일 수 있어서, 캐리어 이동도와 같은 특성이 개선될 수 있다.

트랩 부위는 미처리 기판에 존재하는 예를 들면 하드록시기(hydroxy group)와 같은 관능기를 나타낸다. 이러한 관능기가 존재하는 경우에, 전자가 관능기에 끌리기 때문에, 그 결과 캐리어 이동도가 저하한다. 따라서, 캐리어 이동도와 같은 특성을 개선함에 있어서 트랩 부위의 숫자를 줄이는 것이 가장 효율적이다.

상기와 같은 특성개선을 위한 기판처리의 예는, 예를 들면, 헥사메틸디실라잔(hexamethyldisilazane), 시클로헥센(cyclohexene), 옥틸트리클로로실란(octyltrichlorosilane), 옥타데실트리클로로실란(octadecyltrichlorosilane) 등에 의한 소수성처리(hydrophobing treatment); 염산, 황산, 아세트산 등에 의한 산처리; 수산화나트륨, 수산화칼륨, 수산화 칼슘, 암모니아 등에 의한 알칼리 처리; 오존 처리;플루오르화 처리; 산소나 아르곤 등에 의한 플라즈마 처리; 랭뮤어-블로젯(Langmuir-Blodgett) 막의 형성; 기타의 절연체나 반도체의 박막의 형성; 기계적 처리; 코로나 방전 등과 같은 전기적 처리; 및 섬유 등에 의한 러빙(rubbing) 처리; 등을 들 수 있다.

그러나 본 발명의 화합물을 이용한 전계효과 트랜지스터는, 기판이나 절연층 상의 재질에 의한 영향이 작다고 하는 특징이 있다. 이러한 특징은, 보다 비용이 드는 표면의 처리나 조정 등을 생략할 수 있어서, 보다 폭넓은 재료를 사용할 수 있게 되어, 범용성이나 비용의 저감이 이루어진다.

이들 실시예들에 있어서, 절연층이나 반도체층과 같은 층들을 형성하는 방법으로서, 예를 들면 진공증착방법, 스퍼터링방법, 도포방법, 인쇄방법, 졸 겔법법 등이 적절히 채용할 수 있다.

이어서, 본 발명의 전계효과 트랜지스터의 제조 방법을, 도 1의 실시예 A에 도시된 보텀 콘택형 전계효과 트랜지스터(FET)를 예로서, 도 2를 참조하여 이하에 설명한다.

이 제조 방법은 상기에서 설명한 다른 형태의 전계효과 트랜지스터에도 유사하게 적용할 수 있다.

(기판 및 기판처리)

본 발명의 전계효과 트랜지스터는, 기판(6) 상에 필요한 다양한 층과 전극을 제공함으로써 제작된다(도 2 (1) 참조). 기판으로서는 상기에서 설명한 것을 사용할 수 있다. 이 기판 위에 상기에서 설명한 표면처리를 적용할 수 있다. 기판(6)의 두께는, 필요한 기능을 방해하지 않는 범위에서 얇은 것이 바람직하다. 두께는 재료에 따라 다르지만, 보통 1㎛∼10mm이며, 바람직하게는 5㎛∼5mm이다. 또한, 필요하다면, 기판이 전극의 기능을 가질 수 있다.

(게이트 전극의 형성)

기판(6) 위로 게이트 전극(5)를 형성한다(도 2 (2) 참조). 전극재료로서, 상기에서 설명한 것이 이용된다. 전극막을 형성하기 위한 다양한 방법을 사용할 수 있다. 예를 들면 진공증착방법, 스퍼터링방법, 도포방법, 열전사방법, 인쇄방법, 졸-겔방법 등을 채용할 수 있다. 원하는 형상을 만들기 위하여 막 형성 동안에 또는 막 형성 후에 필요에 따라 패터닝(patterning)을 실행하는 것이 바람직하다. 다양한 형태의 패터닝방법을 사용할 수 있다. 예를 들면, 포토레지스트의 패터닝과 에칭을 조합 포토리소그래피방법을 채용할 수 수 있다. 다르게는, 잉크젯 인쇄, 스크린 인쇄, 오프-셋 인쇄, 철판인쇄(relief printing)와 같은 인쇄방법; 마이크로-콘택 프린팅과 같은 소프트 리소그래피; 및 이들 방법의 조합으로 패터닝을 수행할 수 있다. 게이트 전극(5)의 막 두께는, 재료에 따라 다르지만, 보통 0.1nm∼10㎛이며, 바람직하게는 0.5nm∼5㎛이며, 보다 바람직하게는 1nm∼3㎛이다. 또한, 게이트 전극이 기판으로서 기능하는 경우에, 막 두께는 상기의 막 두께보다 클 수 있다.

(절연층의 형성)

게이트 전극(5) 위에 절연층(4)를 형성한다(도 2 (3) 참조). 절연체재료로서, 상기에서 설명한 것 등이 이용된다. 절연층(4)는 다양한 방법으로 형성할 수 있다. 방법의 예는, 스핀 코팅, 스프레이 코팅, 딥 코팅, 캐스트 코팅(cast coating), 바 코팅(bar coating) 또는 블레이드 코팅(blade coating)과 같은 도포방법; 스크린 인쇄, 오프-셋 인쇄 또는 잉크젯과 같은 인쇄방법; 진공증착방법, 분자선 에피택셜 성장방법, 이온 클러스터 빔방법(ion cluster ion method), 이온 플레이팅방법(ion plating method), 스퍼터링방법, 대기압 플라즈마방법 또는 CVD방법과 같은 드라이-프로세스방법을 포함할 수 있다. 다른 예들은, 졸-겔방법과 알루미늄 상의 알루마이트(alumite), 실리콘 상의 이산화 규소와 같이 금속 상에 산화물 막을 형성하는 방법을 포함한다.

절연층과 반도체층이 접촉하는 부분에서, 두 층들 간의 계면에서 반도체를 구성하는 분자, 예를 들면 화학식 (1)로 나타내는 복소환식 화합물의 분자를 적절히 배향시키기 위해여 절연층에 소정의 표면처리를 실행할 수도 있다. 표면처리의 방법은 기판의 표면처리와 같은 것을 이용할 수 있다. 절연층(4)의 막 두께는, 기능이 손상되지 않는 범위 내에서 얇은 것이 바람직하다. 막 두께는 보통 0.1nm∼100㎛이며, 바람직하게는 0.5nm∼50㎛이며, 보다 바람직하게는 5nm∼10㎛이다.

(소오스 전극 및 드레인 전극의 형성)

소오스 전극(1)과 드레인 전극(3)의 형성 방법은 게이트 전극(5)를 형성하는데 사용되는 것과 동일한 방법으로 형성할 수 있다(도 2 (4) 참조).

(반도체층의 형성)

상기에서 설명한 바와 같이, 반도체재료로서 화학식 (1)로 나타내는 복소환식 화합물의 일종 또는 복수 종의 혼합물을 총량에서 보통 50중량% 이상 포함하는 유기재료가 사용된다. 반도체층은 다양한 방법들에 의해 형성되는데, 방법들은 스퍼터링방법, CVD방법, 분자선 에피택셜 성장방법 및 진공증착방법과 같은 진공 프로세스에 의한 형성방법; 딥 코트방법, 다이 코터(die coater)방법, 롤 코터방법, 바 코터방법 및 스핀코트방법과 같은 도포방법, 잉크젯방법, 스크린 인쇄방법, 오프-셋방법, 마이크로-콘택 인쇄방법과 같은 용액 프로세스에 의한 형성방법으로 대별된다.

또한, 본원발명의 화학식 (1)로 나타내는 복소환식 화합물을 반도체재료로 사용하여 반도체층을 형성할 경우에는, 진공 프로세스를 통해 유기 반도체층을 형성하는 것이 바람직하고, 진공층착방법이 더 바람직하다. 용액 프로세스를 통해 막을 형성할 수 있기 때문에, 비용이 저렴한 인쇄방법을 채용하는 것도 가능하다.

진공 프로세스를 통해 유기재료를 막을 형성하여 유기 반도체층을 생산하는 방법을 설명한다.

본 발명에서, 상기 진공증착방법을 채용하는 것이 바람직하다. 본 방법에서, 진공하에서 유기재료를 도가니 또는 금속 보트(boat)에서 가열하고, 증발한 유기재료가 기판(절연층, 소오스 전극 및 드레인 전극의 노출된 부위) 상에 접착(증착)되도록 한다. 이때, 진공도는 보통 1.0×10^-1Pa 이하, 바람직하게는 1.0×10^-3Pa 이하다. 이외에도, 증착시의 기판온도에 따라서 유기 반도체막 및 이를 이용한 전계효과 트랜지스터의 특성이 변화될 수가 있기 때문에, 기판온도를 신중하게 선택할 필요가 있다. 증착시의 기판온도는 통상 0∼200℃이며, 바람직하게는 10∼150℃이며, 보다 바람직하게는 15∼120℃이며, 더 바람직하게는 25 ∼ 100℃이며, 특히 바람직하게는 40∼80℃이다.

게다가, 증착 속도는, 보통 0.001nm/초∼10nm/초이며, 바람직하게는 0.01nm/초∼1nm/초이다. 유기재료로 이루어지는 유기 반도체층의 두께는, 보통 1nm∼10㎛, 바람직하게는 5nm∼5㎛, 보다 바람직하게는 10nm∼3㎛이다.

반도체층을 형성하기 위한 유기재료를 가열하고 증발시키고, 재료를 기판 상에 증착하는 증착방법은, 아르곤과 같은 가속된 이온을 타겟 재료에 충돌시켜 재료의 원자들이 튀어나오게 하여 원자들을 기판 상에 증착시키는 스퍼터링방법으로 대체할 수 있다.

본 발명의 반도체재료는 상대적으로 낮은 분자량을 가지는 유기 화합물이기 때문에, 이러한 진공 프로세스를 이용하는 것이 바람직하다. 이러한 진공 프로세스는 다소 고가인 설비를 필요로 하지만, 훌륭한 성막성을 가지는 균일한 막을 쉽게 생산할 수 있다는 장점이 있다.

대신에, 용액 프로세스 또는 도포방법을 본 발명에 사용하는 것이 바람직할 수 있다. 이 방법에 대해서 설명한다. 본 발명에 있어서, 화학식 (1)로 나타내는 복소환식 화합물을 포함하는 반도체재료를 유기용매에 용해할 수 있고, 용액 프로세스를 통해 실용적인 반도체특성을 얻을 수 있다. 도포방법에 의한 제조 방법의 장점은, 제조 동안에 진공이나 고온 환경을 필요로 하지 않기 때문에, 대면적의 전계효과 트랜지스터를 저비용으로 생산할 수 있다는 것이다.

먼저, 화학식 (1)의 복소환식 화합물을 용매에 용해하여 반도체소자 생산에 사용하기 위한 잉크를 준비한다. 이때, 화합물이 용해될 수 있고 또한 막이 기판 상에 형성될 수 있다면, 용매는 특별히 한정되지 않는다. 용매로서 유기용매가 바람직하고, 사용할 수 있는 용매의 예는, 클로로포름, 염화 메틸렌(methylene chloride) 또는 디클로로에탄(dichloroethane)과 같은 할로게노 탄화수소계(halogeno hydrocarbon) 용매; 메탄올, 에탄올, 이소프로필 알코올 또는 부탄올과 같은 알코올계 용매; 옥타플루오르펜타놀(octafluoropentanol), 또는 펜타플루오르프로판올(pentafluoropropanol)과 같은 불화 알코올계 용매; 아세트산 에틸(ethyl acetate), 아세트산 부틸(butyl acetate), 벤조산 에틸(ethyl benzoate) 또는 탄산 디에틸(diethyl carbonate)와 같은 플루오르-알코올계(fluoro-alcohol) 용매; 톨루엔, 헥실벤젠(hexylbenzene), 크실렌, 메시틸렌(mesitylene), 클로로벤젠(chlorobenzene), 디클로로벤젠(dichlorobenzene), 메톡시벤젠(methoxybenzene), 클로로나프탈렌(chloronaphthalene), 메틸나프탈렌(methylnaphthalene) 또는 테트라하이드로나프탈렌(tetrahydronaphthalene)과 같은 방향족 탄화수소(aromatic hydorcarbon)계 용매; 아세톤, 메틸 에틸케톤, 메틸 이소부틸케톤(methyl isobutylketone), 시클로펜타논(cyclopentanone) 또는 시클로헥사논(cyclohexanone)과 같은 케톤계 용매; 디메틸포름아미드(dimethylformamide), 디메틸아세트아미드(dimethylacetamide), N-메틸피롤리돈(N-methylpyrrolidone)과 같은 아미드계 용매; 테트라히드로푸란(tetrahydorfuran), 디이소부틸에테르(diisobutylether) 또는 디페닐 에테르(diphenyl ether)와 같은 에테르계 용매; 옥탄, 데칸, 테칼린(decalin), 시클로헥산과 같은 탄화수소계 용매를 포함한다. 이들을 단독으로 사용하거나 혼합하여 사용할 수 있다.

또한 반도체층의 성막성을 개선하거나 후술하는 도핑을 위해, 첨가제나 다른 반도체재료를 혼합할 수 있다.

이들 첨가제의 주요 예로서, 고분자화합물(예를 들면 유기계 합성고분자화합물, 유기계 천연고분자화합물 또는 무기계 고분자화합물)등이 있지만, 구체적으로는 합성수지, 플라스틱, 폴리염화비닐, 폴리에틸렌, 페놀수지, 아크릴수지, 아미드수지, 에스테르수지, 나일론, 비닐론, 폴리에틸렌 테레프탈레이트, 합성고무, 폴리이소프렌, 아크릴고무, 아크릴로니트릴고무, 우레탄고무 등을 들 수 있다.

전기 특성의 관점에서 보면, 이들 고분자화합물은 도전성 고분자화합물(conductive polymer material), 반도체성 고분자화합물(semiconductor polymer material), 절연성 고분자화합물(insulating polymer material)로 대별된다.

도전성 고분자화합물은, 고분자화합물의 분자 중에 발달한 π 전자 골격(developed π electron skeleton)을 가지고서 전기 전도성을 나타내는 고분자화합물이다. 도전성 고분자화합물의 구체예는, 폴리아세틸렌 고분자(polyacethylene polymer), 폴리디아세틸렌(polydiacetylene) 고분자, 폴리파라페닐렌(polyparaphenylene) 고분자, 폴리아닐린(polyaniline) 고분자, 폴리트리페닐아민(polytriphenylamine) 고분자, 폴리티오펜(polythiophene) 고분자, 폴리피롤(polypyrrole) 고분자, 폴리파라페닐렌 비닐렌(polyparaphenylene vinylene) 고분자, 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene) 고분자, 폴리에틸렌 디옥시티오펜과 폴리스티렌 술폰산의 혼합물(일반 명칭, PEDOT-PSS), 핵산(nucleic acid), 이들의 유도체를 들 수 있고, 이들 중 대부분이 도핑에 의해 도전성이 향상된다. 이들 도전성 고분자화합물 중에서도, 폴리아세틸렌 고분자, 폴리파라페닐렌 고분자, 폴리아닐린 고분자, 폴리트리페닐아민 고분자, 폴리티오펜 고분자, 폴리피롤 고분자, 폴라파라페닐렌 비닐렌 고분자가 보다 바람직하다.

반도체성 고분자화합물은 반도체성을 나타내는 고분자화합물이다. 반도체성 고분자화합물의 구체예는, 폴리아세틸렌 고분자, 폴리디아세틸렌 고분자, 폴리파라페닐렌 고분자, 폴리아닐린 고분자, 폴리트리페닐렌아민 고분자, 폴리티오펜 고분자, 폴리피롤 고분자, 폴리파라페닐렌 비닐렌 고분자, 폴리에틸렌 디옥시티오펜 고분자, 핵산 및 이들의 유도체를 들 수 있다. 이들 반도체성 고분자화합물 중에서도, 폴리아세틸렌 고분자, 폴리아닐린 고분자, 폴리트리페닐아민 고분자, 폴리티오펜 고분자, 폴리피롤 고분자, 폴라파라페닐렌 비닐렌 고분자가 바람직하다. 반도체성 고분자화합물은 도핑에 의해 도전성을 보이고, 몇몇 경우에 있어서 그 도핑량에 따라의해 도전성을 가질 것도 있다.

절연성 고분자화합물은 절연성을 나타내는 고분자화합물이다. 상기의 도전성 또는 반도체성 고분자재료 이외의 다른 고분자재료의 대부분이 절연성 고분자재료다. 그 구체예는, 아크릴계 고분자, 폴리에틸렌계 고분자, 폴리메타아크릴레이트계 고분자, 폴리스티렌계 고분자, 폴리에틸렌테레프탈레이트계 고분자, 나일론계 고분자, 포리아미드계 고분자, 폴리에스테르계 고분자, 비닐론계 고분자, 폴리이소프렌계 고분자, 셀룰로오스계 고분자, 공중합계 고분자 및 이들의 유도체 등을 들 수 있다.

잉크에서, 화학식 (1)의 복소환식 화합물 또는 이들의 혼합물의 총량의 농도는, 용매의 종류나 제작하는 반도체층의 막 두께에 따라 다르지만, 보통 0.001% 내지 50% 정도, 바람직하게는 0.01% 내지 20% 정도이다.

잉크를 사용하기 위해, 화학식 (1)의 복소환식 화합물 등을 포함하는 반도체재료 등을 상기의 용매에 용해시키고, 필요에 따라 용매 가열처리를 수행한다. 또한 불순물과 같은 고형분을 제거하기 위해 용액을 필터 등을 이용해서 여과하여 반도체소자의 제조를 위한 잉크를 생산한다. 이러한 잉크의 사용은 반도체층의 성막성을 향상시키는데, 이는 반도체층을 제조에 바람직하다.

이어서 본 발명의 미립자를 설명한다. 본 발명의 미립자는 통상, 평균 입경이 5nm 이상 50㎛ 이하이고, 바람직하게는 10nm 이상 10㎛ 이하이고, 더 바람직하게는 20nm 이상 5㎛ 이하이다. 미립자가 지나치게 작은 평균 입경을 가지면 2차응집(secondary aggregation)을 영향을 쉽게 받는 반면, 지나치게 큰 평균 입경을 가지면 분산의 안정성이 저하할 수 있다.

이어서 미립자의 제조 방법에 대해서 설명한다.본 발명의 복소환식 화합물을 용제에 용해시켜 용액을 생산한다. 상기 용액을 냉각하거나 또는 용액을 별도로 준비한 용제와 혼합함으로써 석출시키는 것에 의해 본 발명의 복소환식 화합물의 미립자를 얻을 수 있다.

본 발명의 화합물을 용해시키는 용제는, 화합물이 용해될 수 있으면 특히 한정되는 것이 아니다. 용제는 유기용제가 바람직하다. 구체적으로는, 클로로포름, 염화 메틸렌, 디클로로에탄과 같은 할로게노(halogeno) 탄화수소계 용매; 메탄올, 에탄올, 이소프로필 알코올, 부탄올과 같은 알코올계 용매; 옥타플루오르펜타놀(octafluoropentanol), 또는 펜타플루오르프로판올(pentafluoropropanol)과 같은 불화 알코올계 용매; 아세트산 에틸, 아세트산 부틸, 벤조산 에틸, 탄산 디에틸과 같은 에스테르계 용매; 톨루엔, 헥실벤젠, 크실렌, 메시틸렌, 클로로벤젠, 브로모벤젠(bromobenzene), 디클로로벤젠, 클로로톨루엔(chlorotoluene), 메톡시벤젠, 클로로나프탈렌, 메틸나프탈렌 또는 테트라하이드로나프탈렌과 같은 방향족 탄화수소계 용매; 아세톤, 메틸 에틸 케톤, 메틸 이소부틸 케톤, 시클로펜타논 또는 시클로헥사논과 같은 케톤계 용매; 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈과 같은 아미드계 용매; 테트라히드로푸란, 디이소부틸 에테르 또는 디페닐 에테르와 같은 에테르계 용매; 옥탄, 데칸, 테칼린, 시클로헥산, 디클로로에탄 또는 클로로헥산과 같은 탄화수소계 용매를 포함한다. 이들을 단독으로 사용하거나 혼합하여 사용할 수 있다.

상기 석출은 상기에서 설명한 용제에 용해하거나, 또는 동일하거나 다를 수 있는, 별도로 준비한 용제와 혼합함으로써 이루어진다. 특히 용해시키는 용제로서는 100℃ 이상의 비등점을 가지는 용제를 이용하여, 가열하여 용해시키고, 별도로 준비한 용제와 혼합함으로써 석출을 수행하는 것이 바람직하다. 이때, 본 발명의 복소환식 화합물을 용해시키는 용제는 100℃ 이상의 비등점을 가지는 것이 바람직하고, 특히 탄화수소계의 용제가 더욱 바람직하다. 용제의 예는, 톨루엔, 헥실벤젠, 크실렌, 메시틸렌, 클로로벤젠, 디클로로벤젠, 메톡시벤젠, 클로로나프탈렌, 메틸나프탈렌 또는 테트라히드로나프탈렌과 같은 방향족 탄화수소계 용매; 옥탄, 데칸, 데칼린 또는 시클로헥산과 같은 탄화수소계 용매를 포함한다. 톨루엔, 크실렌, 디클로로벤젠, 메틸나프탈렌 또는 테트라히드로나프탈렌과 같은 방향족 탄화수소계 용매가 바람직하다. 이들 용제는 비등점이 높고, 가열함으로써 상온과 용해도차이를 얻기 쉽기 때문에, 보다 효과적으로 활용할 수 있다.

별도로 준비한 용제는 상기에서 나열된 용제일 수 있고, 바람직하게는 극성용제(polar sovent)이고, 극성 용제의 예는, 메탄올, 에탄올, 이소프로필 알코올, 부탄올과 같은 알코올계 용매; 옥타플루오르펜타놀 또는 펜타플루오르프로판올과 같은 불화 알코올계 용매; 아세트산 에틸, 아세트산 부틸, 벤조산 에틸 또는 탄산 디 에틸과 같은 에스테르계 용매; 아세톤, 메틸 에틸 케톤, 메틸 이소부틸 케톤, 시클로펜타논 또는 시클로헥사논과 같은 케톤계 용매; 디메틸포름아미드, 디메틸 아세트아미드 또는 N-메틸피롤리돈과 같은 아미드계 용매를 포함한다. 에탄올, 이소프로필 알코올 또는 부탄올과 같은 알코올계 용제가 취급면을 고려할 때 특히 바람직하다.

다르게는, 상기에서 설명한 용제에 본 발명의 복소환식 화합물을 가열해서 용해시켜 용액을 형성하고, 이 용액을 냉각함으로써 미립자를 석출시킬 수 있다. 이때, 높은 비등점을 가지는 용제를 이용하고, 가열함으로써 상온과 용해도 차이를 쉽게 생산함으로서 보다 효과적으로 석출시킬 수 있다. 또한 급격하게 냉각함으로써 미립자를 형성하기 쉽다. 냉각방법은 특별히 제한하는 것은 아니지만, 용액이 든 용기를 외부에서 냉각하는 것이나, 용액의 스프레이 분무를 통한 열의 증발에 의한 급냉 등을 들 수 있다.

또한, 솔벤트 밀링(solvent milling)과, 솔트 밀링(salt milling), 액시드 패스팅(acid pasting), 액시드 슬러링(acid slurrying) 등과 같은, 안료의 미립자를 형성하는 방법을 적절히 사용할 수 있다.

이들 미립자들은 용제에 분산되어 분산체를 형성하고, 이 분산체는 반도체소자 제조에 사용되는 잉크일 수 있다. 이때, 사용하는 용제는 상기의 본 발명의 복소환식 화합물을 용해시키는 항목에서 설명한 용제일 수 있다. 분산체로서 아무런 처리없이 미립자를 석출하기 위한 용제를 사용하는 것이 바람직할 수 있다. 분산체의 제조 방법도 특별히 제한되는 것은 아니다. 통상적으로 분산체를 제조하는 방법으로서 공지의 방법을 이용할 수 있고, 특히 기계적인 응력을 이용한 분산방법이 바람직하다. 예를 들면, 니더(kneader, 아트리터(attritor), 롤밀(roll mill), 비드밀(bead mill), 페인트 쉐이커(paint shaker), 디스퍼져(disperser) 등을 사용하는 분산방법을 들 수 있다. 제조 동안에 분산제나 분산 보조제 등을 필요에 따라서 적절히 첨가함으로써 안정된 분산체를 얻을 수 있다. 반도체소자 제조용 잉크로서 이용하기 위해, 상기에서 설명한 재료와 마찬가지로 첨가제나 다른 반도체재료 등을 혼합할 수 있다.

상기에서 설명한 바와 같이 반도체소자 제조용 잉크를 준비할 수 있고, 기판(절연체층, 소오스 전극 및 드레인 전극의 노출부)에 도포한다. 잉크를 도포하는 방법은, 캐스팅(casting), 스핀 코팅, 딥 코팅, 블레이드 코팅, 와이어 바 코팅(wire bar coating), 스프레이 코팅과 같은 코팅법과; 잉크젯 인쇄, 스크린 인쇄, 오프-셋 프린팅, 철판인쇄와 같은 인쇄법과; 마이크로-콘트 프린팅방법과 같은 소프트 리소그래피방법과; 이들의 조합을 포함한다.

게다가, 도포방법과 유사한 방법으로서, 수면에 상기의 잉크를 적하하여 반도체층의 단분자막(monomolecular film)을 생산한 다음 이 단분자막을 기판에 전사(transferring)하여 적층하는 랭뮤어 프로젝트방법(Langmuir project method); 또는 액정이나 용융 상태의 재료를 2장의 기판 사이에 끼우거나(sandwiching) 또는 모관현상을 이용해 2장의 기판 사이에 도입하는 방법을 채용할 수 있다.

이 방법에 의해 제작되는 유기반도체층의 막 두께는, 기능을 손상하지 않는 범위 내에서 가능한 얇은 것이 바람직하다. 막 두께가 두꺼워지면 누설 전류가 커진다. 유기반도체층의 막 두께는 보통 1nm∼10㎛, 바람직하게는 5nm∼5㎛, 보다 바람직하게는 10nm∼3㎛이다.

이와 같이 형성된 반도체층(도 2 (5) 참조)은 후처리에 의해 특성을 더 개선할 수 있다. 예를 들면, 열처리에 의해 반도체특성의 향상되고 안정화될 수 있다. 그 이유는, 열처리를 통해 막 형성 동안에 생성된 응력이 완화되고, 핀홀의 숫자가 줄어들고, 그리고 막의 정렬/배향(alignment/orientation)을 제어할 수 있기 때문인 것으로 여겨지고 있다. 본 발명의 전계효과 트랜지스터의 제조시에 상기 열처리를 실행하는 것이 특성 향상에 효과적이다. 상기 열처리는 반도체층을 형성한 후에 기판을 가열함으로써 수행한다. 열처리의 온도는 특별히 제한은 없지만 통상, 실온으로부터 약 200℃, 바람직하게는 80℃ 내지 180℃、 더 바람직하게는 120℃ 내지 150℃이다. 이때 열처리 시간에 대해서는 특별히 제한은 없지만 보통 1 내지 24시간, 바람직하게는 2분 내지 약 3시간이다. 이때의 분위기는 대기중이라도 좋지만, 질소나 아르곤과 같은 불활성 분위기일 수 있다.

또한, 반도체층의 다른 후처리방법으로서, 산화나 환원으로 특성의 변화를 유발하는, 산소나 수소와 같은 산화성 또는 환원성의 기체로 하는 처리나, 또는 산화성 혹은 환원성의 액체으로 하는 처리를 들 수 있다. 대다수의 경우에 있어서, 이 방법은 막의 캐리어 밀도를 증가시키거나 또는 감소시키는데 사용된다.

또한, 소위 도핑이라 하는 방법에 따라서, 미량의 원소, 원자단, 분자, 고분자를 반도체층에 첨가함으로써 반도체층의 특성을 변화시킬 수 있다. 예를 들면, 산소와, 수소와 그리고 염산, 황산 및 술폰산과 같은 산; PF₅, AsF₅, FeCl₃와 같은 루이스 산; 옥소와 같은 할로겐 원자; 나트륨, 칼륨과 같은 금속원자 등을 도핑에 채용할 수 있다. 이러한 도핑은, 이러한 가스를 반도체층과 접촉시키거나, 반도체층을 용액에 담그거나, 또는 반도체층에 전기 화학적인 도핑처리를 하는 것에 의해 수행될 수 있다. 이들 도핑은 반도체층의 제작후에만 이루지는 것이 아니다. 반도체재료의 합성시에 도펀트를 첨가할 수 있다. 반도체소자 제조용 잉크를 이용해서 반도체층을 형성하는 경우에, 도펀트를 잉크에 첨가할 수 있다. 또한 예를 들면 특허문헌 2에 개시된 전구체 박막을 형성하는 공정단계에서 도펀트를 첨가할 수 있다. 또한, 증착 동안에 반도체층을 형성하는 재료에 도핑에 이용하는 재료를 첨가하여 동시 증착(co-deposition)하거나, 도핑재료를 포함하는 환경하에서 반도체층을 제작할 때의 주위 분위기에 도핑을 위한 재료를 혼합하여 반도체층을 형성할 수 있다. 또한, 진공중에서 이온을 가속하여 막에 충돌시킴으로써 도핑을 수행할 수 있다.

이들 도핑방법은, 캐리어 밀도의 증가 또는 감소에 의한 전기 전도도의 변화, 캐리어의 극성의 변화(p-형, n-형), 페르미 준위의 변화를 일으킨다. 이러한 도핑은, 특히 실리콘 등과 같은 무기재료를 이용한 반도체소자에 통상적으로 사용된다.

(보호층)

유기반도체층 위에 보호층(7)을 형성하면, 외기의 영향을 최소화할 수 있고 또한, 유기 전계효과 트랜지스터의 전기적 특성을 안정화할 수 있다고 하는 이점이 있다(도 2 (6) 참조). 보호층(7)의 재료는 상기의 것이 사용된다.

보호층(7)의 막 두께는, 그 목적에 따라서 적절히 결정될 수 있지만, 보통 100nm∼1mm이다.

보호층을 형성함에 있어서 다양한 방법을 채용할 수 있다. 예컨대, 보호층이 수지로 이루어지는 경우에, 수지용액을 도포한 후 이를 건조시켜서 수지막을 형성하는 방법; 수지 모노머(monomer)를 도포하거나 증착한 뒤 모노머를 중합하는 방법 등을 채용할 수 있다. 이외에도, 막 형성 후에, 가교(crosslinking) 처리를 수행할 수 있다. 보호층이 무기물로 이루어질 경우, 스퍼터링방법, 증착방법과 같은 진공 프로세스에서의 형성방법이나, 졸-겔방법과 같은 용액 프로세스에 의한 형성방법도 이용할 수 있다.

본 발명의 전계효과 트랜지스터에 있어서, 필요에 따라 보호층을 유기반도체층 위뿐만 아니라 각 층들 사이에 제공할 수 있다. 이들 보호층들은 유기 전계효과 트랜지스터의 전기적 특성의 안정화에 도움이 될 수 있다.

본 발명에서, 유기재료를 반도체재료로서 이용하기 때문에, 비교적 저온 프로세스에서의 제조가 가능하다. 따라서, 고온에 노출되는 조건하에서는 사용할 수 없었던 플라스틱 플레이트, 플라스틱 필름과 같은 유연한 재질도 기판으로서 이용할 수 있다. 따라서, 경량에 훌륭한 가요성을 가지는, 파손되기 어려운 소자의 제조가 가능하게 되고, 디스플레이의 액티브 매트릭스의 스위칭소자로서 이용할 수 있다. 디스플레이의 예를 들면, 액정 디스플레이, 고분자 분산형 액정 디스플레이, 전기영동형 디스플레이, EL 디스플레이, 일렉트로크로믹(electrochromic)형 디스플레이, 입자 회전형 디스플레이 등을 들 수 있다.

본 발명의 전계효과 트랜지스터는, 메모리 회로소자, 신호 드라이버 회로소자, 신호 처리 회로소자와 같은 디지털 소자나 아날로그 소자로서도 이용할 수 있다. 또한 이들을 조합하여 IC카드나 IC태그를 제작하는데 사용할 수 있다. 게다가, 본 발명의 전계효과 트랜지스터는 화학물질과 같은 외부자극에 의해 그 특성에 변화를 일으킬 수 있기 때문에, FET센서로서의 이용도 가능하다.

전계효과 트랜지스터의 동작 특성은, 반도체층의 캐리어 이동도, 전도도, 절연층의 정전용량, 소자의 구조(소오스 전극과 드레인 전극 간 거리 및 이들 전극의 폭, 절연층의 막 두께)에 의해 정해진다. 전계효과 트랜지스터에 이용하는 반도체재료로서는, 반도체층을 형성했을 경우의 캐리어 이동도가 높으면 높을수록 바람직하다. 본 발명의 화학식 (1)의 복소환식 화합물은 훌륭한 성막성을 가진다. 이외에도, 펜타센(pentacene)유도체는 대기중에서 불안정하여 취급하기가 어렵고, 대기에 포함되는 수분에 의해 분해가 된다고 하더라도, 본 발명의 화학식 (1)로 나타내는 복소환식 화합물을 반도체재료로서 이용할 경우에, 반도체층의 형성후에 높은 안정성과 긴 수명을 가진다. 또한 상기 화합물은 산소나 물을 포함하는 대기중에서 안정적이고 또한 다양한 종료의 용제에서도 안정적이기 때문에, 미립자화, 분산 또는 잉크의 제조공정은 낮은 비용으로 안정적으로 수행될 수 있다. 이외에도, 잉크의 보존 안정성을 이룰 수 있다는 것이 상기 화합물의 장점이다. 화학식 (1)로 나타내는 복소환식 화합물에 의해 형성된 반도체층을 가지는 트랜지스터는 낮은 문턱전압(threshold voltage)을 가진다. 따라서, 이러한 트랜지스터를 실제 사용하는 경우에, 구동 전압이 낮아져, 소비 전력이 종래의 것보다도 낮아져 많은 에너지를 절약할 수 있다. 따라서, 예를 들면 긴 작동시간을 필요로 하는, 충전형의 배터리를 가지는 휴대형 디스플레이에 상기 트랜지스터를 효율적으로 사용할 수 있다. 이외에도, 감소된 문턱전압은 에너지 소비를 줄이고 또한 전극에서 반도체 막으로 전하의 주입장벽(electric charge injection barrier)을 낮추기 때문에, 반도체소자 및 이를 가지는 반도체장치 자체의 내구성이 향상되는 것을 기대할 수 있다.

[실시예]

이하, 실시예를 참조하여 본 발명을 상세히 설명한다. 그러나, 본 발명은 이들 예에 한정되는 것이 아니다. 실시예들 중에서, 부(parts)는 특별히 지정하지 않는 한 "질량부(parts by mass)"를, %는 질량%(% by mass)를, 「화합물 No.」는 표 1에서 「화합물의 No.」를 각각 나타낸다.

온도는, 특별히 지정하지 않는 한 반응계(reaction system)의 내부온도를 나타낸다.

합성 예들에서 얻을 수 있었던 화합물들은 필요에 따라서 MS(mass spectrometary), 최대흡수 측정값(measurements of maximum absorption: λ max),및 mp(melting point)의 측정을 실행하여 그 구조식을 결정했다. 사용한 측정 기기는 아래와 같다.

MS 스펙트럼: Shimadzu QP-5050A

흡수 스펙트럼: Shimadzu UV-3150

합성예 1

메틸 6-옥티닐-2-나프토에이트(methyl 6-octhynyl-2-naphtoate)의 합성(100)

환류관(reflux tube)과 적하 깔대기(dripping funnel)를 가지는 50mL 3-네크(neck) 플라스크를 질소 치환하고, DM(8ml)를 첨가하여 10분간 버블링(bubbling) 하였다. 3-네크 플라스크에 메틸 6-브로모-나프토에이트(methyl 6-bromo-2-naphthoate)(1g, 3.8mmol)와 Pd(pph₃)₄(218mg, 0.12mmol), NEt₃(1.58ml, 11.3mmol) 및 CuI(36mg, 0.19mmol)를 넣어서 교반하였다. 적하 깔대기에 톨루엔(8ml)과 1-옥틴(1-octyne)(0.56ml, 3.8mmol)을 넣어 10분간 Ar가스로 버블링하고 나서 천천히 적하하였다. 실온에서 27.5시간 동안 교반 후에 원료가 여전히 남아 있기 때문에, 1-옥틴(0.28ml, 1.9mmol)을 더 첨가하였다. 4시간 후 물과 2NHCl을 더해 pH7이 되도록 해서 반응이 중단되었다. 염화 메틸렌으로 추출한 후, 유기상(organic phase)을 무수 마그네슘으로 건조하고 여과한 다음 , 여과 후 로타리 증발기(evaporator)로 용매를 증류해 제거했다. 생산된 반응 혼합물을 염화 메틸렌 용매를 이동상(moving phase)으로 사용하여 실리카 겔 칼럼 크로마토그래피(silica gel column chromatography)(직경 3cm×16cm)로 분리 및 정제하여 오렌지색 고체의 메틸 6-옥티닐나프탈렌카르복실레이트(methyl 6-octynylnaphthalenecarboxylate)(1.02g, 3.46mmol, 92%)를 얻었다.

염화 메틸렌의 재결정 샘플을 측정에 이용하였다.

메틸 6-옥티닐-2-나프토에이트(methyl 6-octhynyl-2-naphtoate): 오렌지(orange); ¹H NMR(270 MHz, CDCl₃)δ0.92(t, 3H, J=6.48 Hz), δ1.34~1.65 (m, 8H),δ2.46 (t, 2H, J =6.8Hz)δ3.98(s,3H, CO₂CH₃)δ7.51 (dd, 1H, J=8.19, 1.32 Hz, ArH)δ7.80(d, 1H, J=8.75, ArH)δ7.86 (d, 1H, J=8.47 Hz, ArH)δ7.92 (s, 1H, ArH)δ8.05 (dd, 1H, J= 8.58, 1.49 Hz)EI-MS, m/z=294(M⁺)

합성예 2

메틸 6-옥틸-2-나프토에이트(methyl 6-octhyl-2-naphtoate)의 합성(101)

50ml 3-네크 플라스크에, 메틸 6-옥티닐-2-나프트에이트(100)(118mg, 0.4mmol)를 넣어 Ar 가스로 치환했다. 그런 다음, 10% Pd/C(107mg, 0.52mmol)와 톨루엔(25ml)을 첨가하여 용해하였다. 아스피레이터(aspirator)를 사용하여, H₂ 가스치환을 실온에서 2시간 동안 교반하면서 3회 수행하였다. 반응 종료 후, 헥산을 이용하여 셀라이트(celite)로 여과를 수행하였고 또한 용매를 증류해 제거하여 백색 고체의 6-옥틸-나프탈렌 메틸 카르복실레이트(6-octyl-naphthalene methyl carboxylate)(107mg, 0.36mmol, 90%)를 얻었다.

메틸 6-옥틸-2-나프토에이트(methyl 6-octhyl-2-naphtoate): 백색(white); ¹H NMR(270MHz, CDCl₃)δ0.87(t, 3H, J=6.90 Hz), δ1.27~1.71(m, 8H), δ2.79(t, 2H, J=7.75Hz)δ3.98(s, 3H, CO₂CH₃)δ7.40(dd, 1H, J=7.99, 1.66Hz, ArH)δ7.65 (s, 1H, ArH)δ7.81(d, 1H, J=8.2, ArH)δ7.87(d, 1H, J=8.84Hz, ArH)δ8.03(dd, 1H, J= 8.60, 1.75 Hz) EI-MS, m/z=298(M⁺)

합성예 3

2-히드록시메틸-6-옥틸나프탈렌(2-hydroxymethyl-6-octylnaphthalene)의 합성(102)

50ml 3-네크 플라스크에, 무수 THF(20ml)와 LAH(38mg, 1mmol)를 첨가하였다. 플라스크를 얼음물에서 냉각하면서 6-옥틸-나프탈렌 메틸 카르복실레이트(101)(298mg, 1mmol)의 무수 THF(5ml)용액을 천천히 적하했다. 실온에서 1시간 동안 교반한 후에, 얼음(30∼40ml)이 든 비이커에 반응물을 공급하고 2 NHCl을 첨가하였다. 유기상과 수상(water phase)을 분리하고나서, 염화 메틸렌으로 추출해 유기상을 무수 마그네슘으로 건조했다. 여과 후, 로타리 증발기로 용매를 증류해 제거하여 백색의 2-히드록시메틸-6-옥틸나프탈렌(270mg, 1mmol, 100%)을 얻었다.

2-히드록시메틸-6-옥틸나프탈렌: 백색; 1HNMR (270MHz, CDCl₃)δ0.87(t, 3H, J=6.53Hz), δ1.26~1.72(m, 8H), δ2.76(t, 2H, J=7.71Hz)δ4.85 (s, 2H, CH₂OH)δ7.35 (dd, 1H, J=8.53, 1.20Hz, ArH)δ7.46(dd, 1H, J=8.49, 1.67Hz, ArH)δ7.61(s, 1H, ArH)δ7.77 (3H, ArH) EI-MS, m/z=270(M⁺)

합성예 4

6-옥틸-2-나프탈데히드(6-octyl-2-naphthaldehyde)의 합성(103)

100ml 3-네크 플라스크에, 2-히드록시메틸-6-옥틸나프탈렌(102)(858mg, 3.18mmol)을 넣어 CCl₄(51 ml)용액에 용해하였다. MnO₂(5.46mg, 64mmol)를 첨가하여 20시간 동안 환류하였다. 실온까지 냉각한 후에 불용성 고체를 여과로 제거했다. 로터리 증발기를 사용해 여과된 액체로부터 용매를 증류해 제거했다. 생산된 반응 혼합물을 이동상으로서 메틸렌 용매를 사용하는 실리카 겔 칼럼 크로마토그래피(직경 3cm×5cm)로 분리 정제하여 황색 오일의 6-옥틸-2-나프탈데히드(820 mg, 3.06 mmol, 94%)를 얻었다.

6-옥틸-2-나프탈데히드: 황색 오일; ¹H NMR (270MHz, CDCl₃)δ8.88(t, 3H, J=6.61Hz), δ1.27~1.74(m, 12H), δ2.81(t, 2H, J=7.64Hz)δ7.45(dd, 1H, J=8.08, 1.66Hz, ArH)δ7.68(s, 1H, ArH)δ7.87(d, 1H, J=8.52 Hz, ArH)δ7.93(dd, 2H, J =8.39, 1.19Hz, ArH)δ8.31(s, 1H, ArH)δ10.14 (s, 1H, CHO)EI-MS, m/z=268(M⁺)

합성예 5

3-메틸티오-6-옥틸-2-나프탈데히드(3-Methylthio-6-octyl-2-naphthaldehyde )의 합성(104)

적하 깔대기를 가지는 100ml 3-네크 플라스크를 가열하여 건조한 후 그 분위기를 질소분위기로 바꾼다. 플라스크에, N,N,N'-트리메틸디아민(0.93ml, 7.3mmol)과 무수 THF(32ml)를 첨가해 -30℃에서 냉각하였다. 이것에 부틸리튬의 헥산용액(1.65M, 4.4ml, 7.3mmol)을 첨가해 15분간 교반하였다. 이어서 6-옥틸-2-나프탈데히드(103)(1.2g, 4.5mmol)의 무수 THF(30 ml)용액을 5분간 -30℃에서 적하해 30분간 교반하였다. 또한, 부틸리튬의 헥산용액(1.65M, 8.1ml, 22mmol)을 첨가해 -30℃에서 25시간 동안 교반하였다. -30℃에서 디메틸 다이설파이드(dimethyl disulfide)(1.35ml, 15mmol)를 첨가하고 실온에서 24시간 교반한 후, 2 N의 염산을 첨가해 24시간 동안 교반하였다. 반응용액을 염화 메틸렌으로 추출한 후, 유기상을 무수 마그네슘으로 건조하고 여과하고, 그런 다음 로타리 증발기로 용매를 증류해 제거하였다. 생산한 반응 혼합물을 9:1 비율의 헥산:아세트산 혼합용매를 이동상으로 사용하는 실리카 겔 칼럼 크로마토그래피로 정제하여 황색 고체의 3-메틸 티오-6-옥틸-2-나프탈데히드(815mg, 2.6mmol, 58%)를 얻었다.

3-메틸티오-6-옥틸-2-나프탈데히드: 황색; ¹H NMR(400MHz, CDCl₃)δ0.88(t, 3H, J=6.87Hz), δ1.27~1.71(m, 12H), δ2.59(s, 3H, SMe)δ2.78(t, 2H, J=7.68 Hz)δ7.35(dd, 1H, J=8.46, 1.77Hz, ArH)δ7.55(s, 1H, ArH)δ7.57(s, 1H, ArH)δ7.84(d, 1H, J=8.35Hz, ArH)δ8.29(s, 1H)EI-MS, m/z=314(M⁺)

합성예 6

1,2-디(3-메틸티오-6-옥틸-2-나프틸)에틸렌(1,2-Di(3-methylthio-6-octyl-2-naphthyl)ethylene)의 합성(105)

적하 깔대기와 환류관을 가지는 500ml의 3-네크 플라스크를 질소로 치환하고, THF(300ml)를 공급하였다. 플라스크를 얼음욕으로 냉각하면서 TiCl₄(5.6ml, 51mmol)를 첨가했다. 또한 Zn(3.3g, 51mmol)을 더 첨가해 2시간 동안 환류했다. 그런 다음, 3-메틸티오-6-옥틸-2-나프탈데히드(104)(5.3mg, 17mmol)의 무수 THF(100ml)용액을 천천히 적하하고, 적하 깔대기에 무수 THF(10ml)를 더 첨가하였다. 그런 다음, 28.5시간 동안 환류를 했다. 실온까지 냉각한 후, 포화탄산나트륨 수용액과 클로로포름을 첨가해 반응계의 색이 완전히 변화되었다. 그런 다음, 불용성 고체를 셀라이트를 통한 여과로 제거하였다. 최종 여과된 용액을 클로로포름으로 추출한 후, 유기상을 무수 마그네슘으로 건조하여 여과하고, 그런 다음 로타리 증발기로 용매를 증류해 제거하였다. 생산한 황색 고체로부터, CH₂Cl₂ 용매를 이동상으로 사용하는 실리카 겔 칼럼 크로마토그래피로 원점(original point)에서의 성분을 제거하여 황색 고체의 1,2-디(3-메틸티오-6-옥틸-2-나프틸)에틸렌(105)(4.2g, 7.0mmol, 83%)을 얻었다.

1,2-디(3-메틸티오-6-옥틸-2-나프틸)에틸렌: 황색고체; ¹H NMR(400MHz, CDCl₃)δ0.88(t, 6H, J=6.86Hz), δ1.25~1.72(m, 24H)δ2.59(s, 6H, SMe)δ2.76(t, 4H, J=7.57Hz)δ7.28(dd, 2H, J=8.3, 1.66 Hz, ArH)δ7.52(s, 2H, ArH)δ7.59(s, 2H, ArH)δ7.64(s, 2H, ArH)δ7.76(d, 2H, J=8.33Hz, ArH)δ8.06(s, 2H, ArH)EI-MS, m/z=596(M⁺)

합성예 7

6,6'-디옥틸디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜(6,6'-Dioctyldinaphtho[2,3-b:2',3'-f]thieno[3,2-b]thiophen)의 합성(10)

50ml 가지형 플라스크에, 1,2-디(3-메틸티오-6-옥틸-2-나프틸)에틸렌(105)(314mg, 0.53mmol)과 옥소(4.0g, 16mmol)와, CHCl₃(22ml)를 첨가하고, 환류 관으로 24시간 동안 환류하였다. 실온까지 냉각한 후, 포화 황산수소 나트륨 수용액을 더해 색이 완전히 변화시킨다. 그런 다음, CHCl₃로 추출한 후, 유기상을 무수 마그네슘으로 건조하고 여과하였다. 그럼 다음, 로타리 증발기로 용매를 증류하여 제거하였다. 후속하여, CHCl₃로 재결정화를 수행하여 황색 고체(92mg, 0.16mmol, 31%)를 얻었다.

클로로포름으로 재결정화를 수행하여 황색 고체 (10)(7 mg, 0.012 mmol, 15%)를 얻었다.

6,6'-디옥틸디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜: 황색 고체; ¹H NMR(270MHz, CD₂Cl₂)δ0.88(t, 6H, J=7.67Hz), δ1.29~1.66(m, 24H)δ2.85(t, 4H)δ7.43(dd, 2H, J=8.9, 1.39Hz, ArH)δ7.74(s, 2H, ArH)δ8.0(d, 2H, J=8.17Hz, ArH)δ8.36(s, 2H, ArH)δ8.38(s, 2H, ArH)EI-MS, m/z=368(M⁺)EI-MS, m/z=564(M⁺)

열분석(흡열 피크): 122, 240, 319 및 336℃(TG-DTA사용, 질소)

합성예 8

상기에서 설명한 것과 동일한 방식으로 화합물 No.(6), (12), (14) 및 (106)을 합성했다.

6,6'-디헥실디나프토[2,3-b"2',3'-f]티에노[3,2-b]티오펜(6,6'-Dihexyldinaphtho[2,3-b:2',3'-f]thieno[3,2-b]thiophen(6)

황색 고체(수율 34%)

¹H NMR (270MHz, CDCl₃)δ0.90 (t, 6H, J=6.0 Hz), δ1.24~1.75(m, 16H), δ2.83(t, 4H, J=7.6 Hz)δ7.39(dd, 2H, J=9.7, 1.6Hz, ArH)δ7.70(s, 2H, ArH)δ7.6(d, 2H, J=8.8Hz, ArH)δ8.32(s, 2H, ArH)δ8.34(s, 2H, ArH)EI-MS, m/z=508(M⁺)

열분석(흡열 피크): 134, 252, 343℃(TG-DTA사용, 질소)

6,6'-디데실디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜(6,6'-Didecyldinaphtho[2,3-b:2',3'-f]thieno[3,2-b]thiophen(12)

황색 고체(수율 43%)

¹H NMR(400 MHz, CDCl₃)δ0.90(t, 6H, J=8.4 Hz), δ1.21~1.74(m, 32H),δ2.79(t, 4H, J=7.9 Hz)δ7.53(dd, 2H,, ArH)δ7.38(s, 2H, ArH)δ7.95(d, 2H, J=8.7Hz, ArH)δ8.32(s, 2H, ArH)δ8.34(s, 2H, ArH)EI-MS, m/z=620(M⁺)

열분석(흡열 피크): 117, 219, 298℃(TG-DTA사용, 질소)

6,6'-디도데실디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜(6,6'-Didodecyldinaphtho[2,3-b:2',3'-f]thieno[3,2-b]thiophen(14)

열분석(흡열 피크): 121, 210, 280, 287℃(TG-DTA사용, 질소)

6,6'-디부틸디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜(6,6'-Dibutyldinaphtho[2,3-b:2',3'-f]thieno[3,2-b]thiophen(106)

열분석(흡열 피크): 293, 375℃(TG-DTA사용, 질소)

또한 화합물No.106 은 실시예 1과 그 이후 비교 화합물(ref.2)에 대응한다.

합성예 9

또한, 합성 예7까지 나타낸 것도 동일한 방식으로 화합물 No.9를 합성했다.

6,6'-비스(5"-메틸헥실)-디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜(6,6'-Bis(5"-methylhexyl)-dinaphtho[2,3-b:2',3'-f]thieno[3,2-b]thiophene(9)

황색 고체(수율 32%) EI-MS, m/z=536(M⁺)

열분석(흡열 피크): 275, 324, 338℃(TG-DTA사용, 질소)

실시예 1: 용해도 측정

60℃에서 톨루엔에 대한 용해도(g/L)를 표 2에 정리했다.

[표 2]

상기에 도시한 바와 같이, 알킬기의 도입은 유기 용제에서 용해도를 향상시켜, 도포 프로세스에 대응하는 조건들이 향상했다.

실시예 2(탑콘택형 전계효과 트랜지스터)

헥사메틸렌디실라잔(hexamethylenedisilazane)으로 처리한 300nm의 SiO₂ 열산화을 가지는 n-도핑 실리콘 웨이퍼(면저항 0.02Ω 이하)를 진공증착 장치 내에 위치시키고, 장치 내의 진공도가 5.0×10^-3Pa 이하가 될때 까지 배기했다. 저항가열 증착법(resistive heating vapor deposition method)을 통해, 약 60℃의 기판온도에서 화합물 No.10을 전극 상에 50nm의 두께에 증착하여 반도체층(2)을 형성하였다. 전극형성용 새도우 마스크를 기판에 부착하고, 기판을 진공증착 장치 내에 설치시켰다. 장치 내의 진공도가 1.0×10^-4Pa 이하가 될때 까지 배기하고, 저항가열 증착법을 통해, 금(金) 전극, 즉 소오스 전극(1) 및 드레인 전극(3)을 40nm의 두께로 증착하고, TC(탑콘트)형태인 본 발명의 전계효과 트랜지스터를 생산하였다.

본 실시예에의 전계효과 트랜지스터에서, n-도핑 실리콘 웨이퍼의 열산화막은 절연층(4)으로서 역할하고 또한 n-도핑 실리콘 웨이퍼는 기판(6)뿐만 아니라 게이트 전극(5)으로서 역할한다(도 3 참조).

생산한 전계효과 트랜지스터를 프로버(prober)에 설치해 반도체 파라메타 애널라이저 4155C(Agilent사제)를 이용해서 반도체특성을 측정하였다. 반도체특성은 게이트 전압을 10V에서부터 -100V까지 20V 단계로 주사하고, 또한 드레인 전압을 10V에서부터 -100V까지 주사하여 드레인 전류-드레인 전압을 측정했다. 그 결과, 전류포화가 관측되었다. 구한 전압-전류곡선으로부터, 본 소자는 캐리어 이동도가 3.1cm²/Vs이고 문턱전압이 -10V인 p-형 반도체라는 것이 판명되었다.

실시예 3

실시예 2에서 이용한 화합물 No.10이 다양한 화합물로 대체되었다는 것을 제외하고는, 실시예 2에서와 동일한 방법으로 TC형의 전계효과 트랜지스터를 생산하였다. 표 3에 결과들이 나타나 있다.

[표 3]

실시예 2와 마찬가지로 진공 프로세스를 이용하여, 다양한 전계효과 트랜지스터를 생산하였다. 그 특성은 통상의 유기물을 반도체로하고 증착법을 이용한 전계효과 트랜지스터로서는 대단히 높다. 산업적 응용에 적합한 진공증착방법으로 명백하게 높은 이동도를 달성하였고 또한 그 수준은 공업적으로는 실현성이 낮은 단결정을 이용한 전계효과 트랜지스터의 이동도에 필적하였다. 본원의 전계효과 트랜지스터는 고성능이기 때문에, 사용할 수 있는 응용의 폭이 넓어지는 등 공업적일 가치가 대단히 높아졌다.

실시예 4(기판처리에 의한 전계효과 트랜지스터의 특성변화)

200nm의 SiO₂ 열산화막을 가지는 n-도핑 전계효과 트랜지스터의 표면 측정을 각각 OTS-8(옥틸트리클로록실란(octyltrichlorosilane)), OTS-18(옥타데실옥타데실실란(octaedcyloctadecylsilane)), HMDS(헥사메틸렌디실라잔(hexamethylenedisilazane))으로 실시했다. 이 기판들과 순수기판(bare substrate)에 실시예 2와 마찬가지로 증착을 수행하여 TC형의 전계효과 트랜지스터를 생산하였다. 동일한 방식으로 측정한 캐리어 이동도의 결과를 다음의 표에 나타낸다.

[표 4]

실험 결과로부터 명확하게 알 수 있듯이, 알킬기로 치환되지 않은 화합물의 이동도는 표면처리를 수행하지 않고 있는 기판을 이용하면 낮다고 하더라도, 표면처리를 통해 이동도가 향상한다(OTS계이면 0.2 내지 10배 이상). 반면에, 본 발명의 장쇄(長鎖)(long linear) 알킬기로 치환된 화합물은 표면처리를 수행하지 않고 있는 기판상에서도 높은 이동도를 나타낸다. 특히, OTS-18을 사용한 No.12의 화합물은 유기 트랜지스터용 증착 방법으로 형성된 막을 가지는 전계효과 트랜지스터로서 최고인 이동도 5.4를 가지고, 더욱이 기판의 표면처리를 수행하지 않은 소자에 서도 대단히 높은 이동도 3.8을 나타낸다. 이는, 기판(절연막)의 상태에 상관없이 대단히 높은 반도체 특성을 나타내는 것이 가능해서, 제조시에 비용의 저감이나 다양한 절연막에 넓은 대응이 가능한 것을 나타낸다. 따라서, 공업적으로 유리한 것이 명확하다.

실시예 5

300nm의 SiO₂ 열산화막을 가지는 n-도핑 실리콘 웨이퍼(면저항: 0.02Ω·cm 이하) 위에 레지스트를 도포하고, 패터닝을 위해 노광을 하고, 여기에 크롬을 1nm, 추가적으로 금을 40nm 증착했다. 이어서 레지스트를 박리하여 소오스 전극(1)과 드레인 전극(3)을 형성하였다. 이들 전극을 형성한 실리콘 웨이퍼를 진공증착 장치 내에 위치시키고, 장치 내의 진공도가 5.0×10^-3Pa 이하가 될 때까지 배기했다. 저항가열 증착법을 통해, 약 60℃의 기판온도에서 화합물 No.10을 50nm의 두께로 상기 전극에 증착하여 반도체층(2)을 형성하였다. 따라서, BC(보텀 콘택)형인 본 발명의 전계효과 트랜지스터를 얻었다. 본 실시예의 전계효과 트랜지스터에서는, 열산화막을 가지는 n-도핑 실리콘 웨이퍼의 상기 열산화막은 절연층(4)의 기능을 가지고 또한 n-도핑 실리콘 웨이퍼가 기판(6)과 게이트 전극(5)의 기능을 겸비한다(도 3을 참조). 실시예 2와 마찬가지로 반도체특성을 측정하였다. 그 결과, 전류포화가 관측되었다. 얻은 전압-전류곡선으로부터, 본 소자는 0.68cm²/Vs의 캐리어 이동도를 가지는 p형 반도체인 것으로 판명되었다.

실시예 6

실시예 5에서 생산한 BC형의 전계효과 트랜지스터를 대기중에서 150℃로 1시간 동안 가열처리한 후, 동일한 방식으로 반도체특성을 측정하였다. 그 결과, 전류포화가 관측되었다. 얻은 전압-전류곡선으로부터, 본 소자는 1.00cm²/Vs의 캐리어 이동도를 가지는 p형 반도체인 것으로 판명되었다.

실시예 7

실시예 5에서 이용한 화합물 No.10 대신에 다양한 화합물들이 사용된 것을 제외하고는, 실시예 5 및 6과 같은 방식으로 BC형의 전계효과 트랜지스터를 얻었다. 결과를 표 5에 나타낸다.

[표 5]

본원의 전계효과 트랜지스터는 보통 특성이 나빠지는 경향이 있는 보텀 콘택형 구조를 가지더라도 실용에 적합한 높은 이동도를 나타내는 것으로 밝혀졌다. 게다가, 내열성이 높고 또한 가열에 의해 이동도가 향상된다. 반면에, C4 알킬쇄를 가지는 화합물(ref.2)이나 알킬기가 없는 화합물(ref.1)의 경우 어닐링 후의 이동도가 감소하였다. 다양한 소자의 제조시에는 열공정이 존재하기 때문에, 화합물은 이 열을 견뎌낼 필요가 있다. 장쇄 알킬기를 가지는 화합물은 소자의 제조 동안에 훌륭한 내열성을 가진다는 것을 결과로부터 알았다.

실시예 8

300nm의 SiO₂ 열산화막을 n-도핑 실리콘 웨이퍼(면저항: 0.02Ω·cm 이하) 위에 레지스트를 도포하고, 패터닝을 위해 노광을 수행하고, 여기에 크롬을 1nm, 부가적으로 금을 40nm 증착하였다. 이어서 레지스트를 박리하여 소오스 전극(1) 및 드레인 전극(3)을 형성하였다. 화합물 No.14를 1,2-디클로로벤젠에 0.5%가 되도록 용액을 조제하고, 100℃로 가열하여 반도체소자 제조용 잉크를 얻었다. 전극들을 가지는 실리콘 웨이퍼를 100℃로 가열하고, 전극들 간의 공간을 반도체소자 제조용 잉크를 캐스트 코팅(cast coat)하여 반도체층(2)을 형성하였다. 따라서, BC(보텀 콘택)형인 본 발명의 전계효과 트랜지스터를 얻었다. 본 실시예의 전계효과 트랜지스터에서, 열산화막을 가지는 n-도핑 실리콘 웨이퍼의 상기 열산화막은 절연층(4)으로 역할하고 또한 n-도핑 실리콘 웨이퍼는 기판(6)뿐만 아니라 게이트 전극(5)으로서 역할한다(도 3을 참조). 실시예 1과 마찬가지로 반도체특성을 측정하였다. 그 결과, 전류포화가 관측되었다. 얻은 전압-전류곡선으로부터, 본 소자는 0.04cm²/Vs의 캐리어 이동도를 가지는 p형 반도체인 것으로 판명되었다. 그러므로, 반도체 성능이 향상되었다. 그러나, 비교 화합물 ref.1 및 ref.2를 사용하는 경우, 각각이 용제 용해성이 지극히 낮기 때문에 막형성이 이루어지지 않았다. 따라서, 도포법에 의한 반도체층을 얻을 수 없었다.

이상에서 설명한 바와 같이, 용액 공정을 이용하여 전계효과 트랜지스터를 얻을 수 있었다. 따라서, 비용을 저감할 수 있는 잠재성을 가지는 프린팅방법으로 유기 반도체소자를 생산할 수 있다는 것이 명백하다.

실시예 9

헥사메틸렌디실라잔(HMDS)으로 처리한 200nm의 SiO₂ 열산화막을 가지는 실리콘 웨이퍼의 유기 반도체 박막을 형성하는 채널 영역을 마스크를 이용해서 UV 조사를 실행하여 HMDS를 제거해 친액(親液)(lyophilic) 영역을 형성하였다. 그 친액영역에 화합물 No.10의 1-클로로나프탈렌 용액(200℃)을 드롭 캐스팅으로 도포하고, 60℃에서 건조해 반도체박막(2)을 형성하였다. 이어서, 이 기판에 전극 형성을 위한 새도우 마스크를 부착하고, 진공증착 장치 내에 위치시켰다. 장치 내의 진공도가 1.0×10^-4Pa 이하가 될 때까지 배기하고, 저항 가열 증착법으로 금 전극, 즉 소오스 전극(1) 및 드레인 전극(3)을 50nm의 두께로 증착하여, 본 발명의 TC(탑-콘 택)형 전계효과 트랜지스터를 생산하였다. 실시예 1과 마찬가지로 반도체특성을 측정하였다. 측정 결과, 포화 전류가 관측되었다. 구한 전압-전류곡선으로부터, 본 소자는 0.17cm²/Vs의 캐리어 이동도를 가지는 p-형 반도체인 것으로 판명되었다. 따라서, 반도체성능을 확인했다. 그러나, 비교 화합물 ref.1 또는 ref.2를 사용하는 경우, 모두 용제 용해성이 지극히 낮아서, 막 형성이 이루어지지 않았다. 그 결과 도포방법으로 반도체층을 생산할 수 없었다.

상기에서 설명한 것과 같이, 도포형의 유기 전계효과 트랜지스터를 자기형성 공정(self forming process)으로 생산할 수 있었고, 실용에 적합한 캐리어 이동도를 나타내는 소자를 제작할 수 있었다. 이에 의해, 다양한 소자 제작 프로세스에 대응하는 적응성이 이루어져, 광범위한 프로세스와 어플리케이션을 사용할 수 있다. 따라서, 산업적인 장점이 있다는 것이 명확하다.

실시예 10

화합물 No.12(R¹ 및 R²,각각은 C₁₀H₂₁)의 황색고체(93.1mg)를 대기중에서 가열하면서 톨루엔 95ml에 용해하여 무색의 용액을 얻었다. 상기 용액을, 강하게 교반하면서 2-프로판올(600ml, 실온) 상에 적하하여 본 발명의 미립자를 얻었다. 그런 다음, 한 번 농축하고, 2-프로판올을 30ml 첨가하였다. 계속하여, 분산체를 증발기로 더 농축하여 화합물 No.12 의 1.02% 분산체(2-프로판올 용매)를 얻었다. 이 용액을 실리콘 기판 위에 스핀코트 하여, 2㎛~3㎛의 평균 입경을 가지는 판상입자(plate particles)들을 광학현미경으로 관찰하였다. 2주간이 지나도 이 분산액에서 상분리 등이 발생하지 않았다.

실시예 11

화합물 No.12(R¹ 및 R², 각각 C₁₀H₂₁)의 황색고체(93.1mg)를 대기중에서 가열하면서 톨루엔 95ml에 용해하고 무색의 용액을 얻었다. 상기 용액을 2-프로판올(300ml)에 주사기에서 주입하여 미립자를 얻었다. 그런 다음, 한 번 농축하고, 2-프로판올을 30ml 첨가하였다. 계속하여, 분산체를 증발기로 더 농축하여 화합물 No.12의 2.0% 분산체(2-프로판올 용매)를 얻었다. 이 용액을 실리콘 기판 위에 스핀코팅하고, 200nm의 평균 입경을 가지는 판상입자들을 전자현미경으로 측정하였다.

실시예 12

실시예 11에서 준비한 화합물 No.12의 2.0% 분산체(2-프로판올 용매) 11.2ml에 테트랄린(tetralin)(11.4ml)을 첨가하고, 증발기로 농축하여 화합물 No.12의 2.0% 분산체(테트랄린 용매, 비등점: 207℃)를 얻었다.

실시예 13

실시예 12에서 준비한 화합물 No.12의 2.0% 분산체(테트랄린 용매) 3ml와 2-프로판올(3ml) 및, 지르코니아 비드(zirconia beads)(30㎛, 4.8g)를 혼합하고, 교반 장치(7000rpm, 30분간, 얼음 냉온)로 교반하여 화합물 No.12의 1.0% 분산체(테트랄린과 2-프로판올 1:1 용매)를 얻었다.

실시예 14

화합물 No.12(R¹ 및 R², 각각 C₁₀H₂₁)의 황색 고체(93.1mg)와 폴리스티렌(알드리히(Aldrich)사제, MW=350,000, 93.1mg)을 톨루엔 95ml에 용해하여, 실시예 10과 동일한 방식으로 화합물 No.12의 1.0% 분산체(PS 함량:1.0%, 2-프로판올 용매)를 얻었다.

실시예 15

실시예 5에서, BC(보텀-콘택)형인 본 발명의 전계효과 트랜지스터를 증착을 통해 반도체층(2)을 형성함으로써 생산되었다. 반면에, 이 실시예에서는 실시예 10에서 설명한 화합물 No.12의 1.02% 분산체인 반도체 디바이스 제작용 잉크(2-프로판올 용매)를 스핀 코팅으로 제막하여 반도체층(2)을 형성하였다. 실시예 2에서와 마찬가지로 반도체특성을 측정하였다. 그 결과 포화 전류가 관측되었다. 구한 전압-전류곡선으로부터, 본 소자는 3.93×10^-2cm²/Vs의 캐리어 이동도와, 1.10×10⁶ON/OFF 비율과, -16.7V의 문턱전압을 가지는 p-형 반도체인 것으로 판명되었다.

실시예 16

실시예 15와 마찬가지로, 실시예 12에서 생산한 화합물 No.12의 2.0% 분산체인 반도체 소자 제작용 잉크(테트랄린 용매, 비등점: 207℃)를 스핀 코팅하여 반도체층(2)을 형성하였고, 스핀 코팅으로 형성한 막을 140℃에서 5분간 가열 처리하였다. 따라서, 실리콘 기판 상에 화합물 No.12가 용해하여 투명한 박막을 형성하였다. 실시예 2와 마찬가지로 반도체특성을 측정하였다. 그 결과, 포화 전류가 관측되었다. 구한 전압-전류곡선으로부터, 본 소자는 1.84×10^-2cm²/Vs의 캐리어 이동도를 가지는 p-형 반도체인 것으로 판명되었다.

실시예 17(유기 절연막을 이용한 탑-콘택형 전계효과 트랜지스터)

세정한 ITO 유리기판(15Ω/□) 상에 폴리이미드 수지 용액(CT4112: 교세라 케미칼사제)의 막을 스핀 코팅(4000rpm×10min)으로 형성하였다. 질소 분위기 하에서, 온도를 단계적으로 상승시켜 200℃에서 1시간동안 가열하여 ITO 기판 상에 유기 절연막을 형성하였다. 이 기판을 진공 증착 장치 내에 위치시키고, 장치 내의 진공도가 5.0×10^-3Pa 이하가 될 때까지 배기했다. 약 60℃의 온도 하에서 저항가열 증착법으로 유기 절연막을 가지는 유리기판 상에 화합물 No.12를 50nm의 두께로 증착하여 반도체층을 형성하였다. 이어서, 상기 기판에 전극 제조용 새도우 마스크를 부착하여 진공증착 장치 내에 위치시키고, 장치 내의 진공도가 1.0×10^-4Pa 이하가 될 때까지 배기하였다. 그리고 저항가열 증착법으로 금 전극, 즉 소오스 전극(1)과 및 드레인 전극(3)을 40nm의 두께로 증착하여 TC(탑-콘택)형인 본 발명의 전계효과 트랜지스터를 생산하였다.

또한 본 실시예에의 전계효과 트랜지스터에서는, 폴리이미드 수지가 절연층(4)의 기능을 가지고, 유리기판(6) 상의 ITO막이 게이트 전극(5)의 기능을 한다(도 3 참조).

생산한 전계효과 트랜지스터를 프로버에 위치시키고, 반도체 파라메타 애널라이저 4155C(애질런트사제)를 이용해서 반도체특성을 측정하였다. 반도체특성은 -60V의 드레인 전압에서 40V 내지 -80V의 게이트 전압을 주사하면서 측정하였다. 그 결과, 구한 전압-전류곡선으로부터, 본 소자는 3.9cm²/Vs의 캐리어 이동도와, -8V의 문턱전압을 가지는 것으로 판명되었다.

그 결과, 본원의 화합물을 이용한 유기 절연막을 가지는 전계효과 트랜지스터는 대단히 양호한 특성을 가지고, 플렉시블 기판 등에 대한 응용의 가능성을 확인할 수 있었다.

실시예 1에 설명한 것 같이, 도포 프로세스에 응용할 수 있는 No.12와 같은 화합물을 이용하여, 대기중에서 실시예 10∼11에 나타낸 것 같은 분산액을 용이하게 얻을 수 있다. 또한, 실시예 12에 설명한 것과 같이, 분산액을 2-프로판올로 준비하여, 높은 비등점을 가지는 용매로 변경하는 것이 크게 용이할 수 있다. 또한, 높은 비등점을 가지는 한 번 변경된 용매를 가지는 분산액(예를 들면 실시예 12)과 필요에 따라 실시예 13에 도시된 장치를 사용하여, 2종류의 다양한 용매 조성을 가지는 분산액뿐만 아니라 다수의 용매의 조합으로 구성된 용매를 실시예 13과 동일한 방식으로 준비할 수 있다. 또한, 폴리스티렌을 포함하는 다양한 폴리머들을 쉽게 용해할 수 있는 톨루엔과 같은 방향족계의 용매를 사용하여, 실시예 14에 나타낸 바와 같이, 다양한 폴리머들 또는 화합물들이 첨가된 분산액을 준비할 수 있다.

도 1 내지 도 3에서 동일 요소에는 동일한 번호를 병기하였다.
1 : 소오스 전극
2 : 반도체층
3 : 드레인 전극
4 : 절연층
5 : 게이트 전극
6 : 기판
7 : 보호층

Claims

아래 화학식 (1)로 나타내는 복소환식 화합물:

화학식에서, X¹ 및 X² 각각은 독립적으로 유황 원자 또는 셀렌 원자를 나타내고, R¹ 및 R² 각각은 독립적으로 C5-C16 알킬기를 나타내는 것을 특징으로 하는 복소환식 화합물.
청구항 1에 있어서,
상기 화학식 (1)의 R¹ 및 R² 각각은 독립적으로 직쇄(linear)의 C5-C16 알킬기를 나타내는 것을 특징으로 하는 복소환식 화합물.
청구항 1에 있어서,
상기 화학식 (1)의 R¹ 및 R² 각각은 독립적으로 분기쇄(branched)의 C5-C16 알킬기를 나타내는 것을 특징으로 하는 복소환식 화합물.
청구항 4은(는) 설정등록료 납부시 포기되었습니다.

청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
상기 화학식 (1)의 R¹ 및 R² 각각은 독립적으로 C6-C14 알킬기를 나타내는 것을 특징으로 하는 복소환식 화합물.
청구항 5은(는) 설정등록료 납부시 포기되었습니다.

청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
상기 화학식 (1)의 X¹ 및 X² 각각은 유황 원자를 나타내는 것을 특징으로 하는 복소환식 화합물.
청구항 6은(는) 설정등록료 납부시 포기되었습니다.

아래 화학식 (1)로 나타내는 복소환식 화합물의 제조할 때 화학식 (B)로 나타내는 중간체 화합물의 제조 방법으로서, 상기 제조 방법은 화학식 (A)로 나타내는 화합물과, 부틸리튬(butyllithium)과 같은 알킬 금속 시약을 첨가하는 단계와;
디메틸설파이드(dimethyl disulfide), 또는 셀렌 및 요드화 메틸을 첨가하는 단계를 포함하고:

화학식 (1)에서 X¹ 및 X² 각각은 독립적으로 유황 원자 또는 셀렌 원자를 나타내고, R¹ 및 R² 각각은 독립적으로 C5-C16 알킬기를 나타내며,

화학식 (A)와 (B)에서 X는 유황 원자 또는 셀렌 원자를 나타내고, R은 C5-C16 알킬기를 나타내는 것을 특징으로 하는 중간체 화합물 제조 방법.
청구항 1에 기재된 아래 화학식 (1)로 나타내는 복소환식 화합물의 제조 방법으로서, 상기 제조 방법은, 아래 식 (B)로 나타내는 중간체 화합물과 서로 반응시켜 아래 화학식 (C)로 나타내는 화합물을 얻는 단계와;
상기 화학식 (C)로 나타내는 화합물과 옥소(iodine)를 반응시키는 단계를 포함하고:

상기 화학식 (1)에서, X¹ 및 X² 각각은 독립적으로 유황 원자 또는 셀렌 원자를 나타내고, R¹ 및 R² 각각은 독립적으로 C5-C16 알킬기를 나타내고,

상기 화학식 (B)에서, X는 유황 원자 또는 셀렌 원자를 나타내고, R은 C5-C16 알킬기를 나타내고,

상기 화학식 (C)에서, X¹ 및 X² 각각은 독립적으로 유황 원자 또는 셀렌 원자를 나타내고, R¹ 및 R² 각각은 독립적으로 C5-C16 알킬기를 나타내는 것을 특징으로 하는 복소환식 화합물의 제조 방법.
청구항 1 내지 청구항 3 중 어느 한 항에 기재한 하나 이상의 복소환식 화합물을 포함하는 유기반도체재료.
청구항 1 내지 청구항 3 중 어느 한 항에 기재한 복소환식 화합물을 포함하는, 반도체소자에 제조에 사용하는 잉크.
아래 화학식 (1)로 나타내는 적어도 하나의 복소환식 화합물을 포함하는 반도체층을 가지는 전계효과 트랜지스터:

화학식 (1)에서, X¹ 및 X² 각각은 독립적으로 유황 원자 또는 셀렌 원자를 나타내고, R¹ 및 R² 각각은 독립적으로 C5-C16 알킬기를 나타내는 것을 특징으로 하는 전계효과 트랜지스터.
청구항 11은(는) 설정등록료 납부시 포기되었습니다.

청구항 10에 있어서,
상기 전계효과 트랜지스터는 보텀 콘택(bottom-contact)형인 것을 특징으로 하는 전계효과 트랜지스터.
청구항 12은(는) 설정등록료 납부시 포기되었습니다.

청구항 10에 있어서,
상기 전계효과 트랜지스터는 탑 콘택(top-contact)형인 것을 특징으로 하는 전계효과 트랜지스터.
청구항 13은(는) 설정등록료 납부시 포기되었습니다.

청구항 10 내지 청구항 12 중 어느 한 항에 있어서,
게이트 전극, 게이트 절연막, 소오스 전극 및 드레인 전극을 더 포함하고, 상기 게이트 절연막은 유기 절연막인 것을 특징으로 하는 전계효과 트랜지스터.
아래 화학식 (1)로 나타내는 적어도 하나의 복소환식 화합물을 포함하는 반도체층을 기판 위에 형성하는 단계를 포함하는 전계효과 트랜지스터의 제조 방법:

화학식에서, X¹ 및 X² 각각은 독립적으로 유황 원자 또는 셀렌 원자를 나타내고, R¹ 및 R² 각각은 독립적으로 C5-C16 알킬기를 나타내는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법.
청구항 15은(는) 설정등록료 납부시 포기되었습니다.

청구항 14에 있어서,
상기 반도체층을 진공증착방법으로 형성하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법.
청구항 16은(는) 설정등록료 납부시 포기되었습니다.

청구항 14에 있어서,
유기용제에 용해된 청구항 1에 따른 화학식 (1)에서 나타내는 복소환식 화합물을 도포함으로써 상기 반도체층이 형성되는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법.
청구항 17은(는) 설정등록료 납부시 포기되었습니다.

청구항 14 내지 청구항 16 중 어느 한 항에 있어서,
반도체층이 형성된 후 열처리하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법.
청구항 1에 기재된 화학식 (1)로 나타내는 복소환식 화합물의 미립자.
청구항 18에 있어서,
평균 입경이 5nm 이상 및 50㎛ 이하인 것을 특징으로 하는 미립자.
청구항 20은(는) 설정등록료 납부시 포기되었습니다.

청구항 18 또는 청구항 19에 기재된 미립자를 제조하기 위한 방법으로서, 유기용제에 용해된 복소환식 화합물 용액을 냉각시키거나 또는 용액을 용제와 혼합함으로써 미립자가 석출되는 것을 특징으로 하는 미립자를 제조하기 위한 방법.
청구항 21은(는) 설정등록료 납부시 포기되었습니다.

청구항 18 또는 청구항 19에 기재된 미립자를 제조하기 위한 방법으로서, 유기용제에 용해된 복소환식 화합물 용액을 극성용제(polar solvent)에 혼합함으로써 미립자가 석출되는 것을 특징으로 하는 미립자를 제조하기 위한 방법.
청구항 22은(는) 설정등록료 납부시 포기되었습니다.

청구항 20에 있어서,
상기 복소환식 화합물을 용해시키는 유기용제의 비등점이 100℃ 이상인 것을 특징으로 하는 미립자를 제조하기 위한 방법.
청구항 18 또는 청구항 19에 기재된 미립자가 용제에 분산되는 것을 특징으로 하는 복소환식 화합물의 미립자의 분산체.
청구항 24은(는) 설정등록료 납부시 포기되었습니다.

청구항 23에 기재된 분산체의 제조 방법으로서, 방법은 기계적 응력(mechanical stress)에 의해 상기 미립자를 용제에 분산시키는 단계를 포함하는 것을 특징으로 하는 분산체의 제조 방법.
청구항 25은(는) 설정등록료 납부시 포기되었습니다.

청구항 18 또는 청구항 19에 기재된 미립자를 포함하는 반도체소자 제조용 잉크.
청구항 26은(는) 설정등록료 납부시 포기되었습니다.

청구항 23에 기재된 분산체를 포함하는 반도체소자 제조용 잉크.
청구항 27은(는) 설정등록료 납부시 포기되었습니다.

청구항 25에 기재된 반도체소자 제조용 잉크를 도포함으로써 반도체층이 형성되는 것을 특징으로 하는 전계효과 트랜지스터를 제조하기 위한 방법.
청구항 28은(는) 설정등록료 납부시 포기되었습니다.

청구항 27에 있어서,
반도체층이 형성된 후 열처리하는 것을 특징으로 하는 전계효과 트랜지스터를 제조하기 위한 방법.