[go: up one dir, main page]

KR101708272B1 - 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR101708272B1
KR101708272B1 KR1020090102998A KR20090102998A KR101708272B1 KR 101708272 B1 KR101708272 B1 KR 101708272B1 KR 1020090102998 A KR1020090102998 A KR 1020090102998A KR 20090102998 A KR20090102998 A KR 20090102998A KR 101708272 B1 KR101708272 B1 KR 101708272B1
Authority
KR
South Korea
Prior art keywords
molding
mold
plate
molding plate
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090102998A
Other languages
English (en)
Other versions
KR20110046140A (ko
Inventor
최영신
정기권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090102998A priority Critical patent/KR101708272B1/ko
Priority to US12/853,545 priority patent/US8647110B2/en
Priority to JP2010223932A priority patent/JP5718608B2/ja
Priority to TW99135456A priority patent/TW201120984A/zh
Publication of KR20110046140A publication Critical patent/KR20110046140A/ko
Priority to US14/169,258 priority patent/US9028736B2/en
Application granted granted Critical
Publication of KR101708272B1 publication Critical patent/KR101708272B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/46—Means for plasticising or homogenising the moulding material or forcing it into the mould
    • B29C45/56—Means for plasticising or homogenising the moulding material or forcing it into the mould using mould parts movable during or after injection, e.g. injection-compression moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법이 제공된다. 상기 반도체 패키지의 제조 장치는 반도체 칩이 실장된 배선 기판의 몰딩 공간을 가지는 금형, 그리고 상기 몰딩 공간을 가변시키도록 상기 몰딩 공간 내에 이동 가능하게 제공되는 몰딩 플레이트를 포함한다.
Figure R1020090102998
금형, 몰딩 플레이트, 유동 균형(flow balance), 보이드(void)

Description

반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법{APPARATUS AND METHOD OF FORMING SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지의 제조 장치 및 제조 방법에 관한 것으로, 더욱 상세하게는 몰딩막을 가지는 반도체 패키지의 제조 장치 및 제조 방법에 관한 것이다.
통상, 반도체 패키지는 반도체 칩을 외부 환경으로부터 보호하며, 전자 시스템에 물리적으로 결합하고 전기적으로 접속시키는 기능을 가진다. 이러한 패키지 기술은 반도체 소자의 성능과 최종 제품의 가격, 성능, 신뢰성 등을 좌우할 만큼 그 중요성이 커지고 있다. 일반적인 반도체 패키지의 방법은 인쇄 회로 기판 등에 반도체 칩을 실장하고, 인쇄 회로 기판과 반도체 칩을 전기적으로 연결한 다음, 성형 수지로 이 전기적 연결부 등을 밀봉하는 것이다. 최근에는 경박단소화의 경향에 따라, 반도체 패키지의 두께가 점차적으로 얇아지고 있다.
본 발명의 목적은 신뢰성이 향상된 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따른 반도체 패키지의 제조 장치는 반도체 칩이 실장된 배선 기판의 몰딩 공간을 가지는 금형; 및 상기 몰딩 공간을 가변시키도록 상기 몰딩 공간 내에 이동 가능하게 제공되는 몰딩 플레이트를 포함한다.
본 발명의 일 실시예에 따르면, 상기 배선 기판과 상기 몰딩 플레이트 사이의 거리가 조절되도록 상기 몰딩 플레이트를 이동시키는 이동 유닛을 더 포함할 수 있다.
본 발명의 실시예에 따른 상기 금형은 하부 금형; 및 상기 하부 금형 상에 배치되는 상부 금형을 포함하고, 상기 몰딩 플레이트는 상기 상부 금형 내부의 상기 몰딩 공간에 상하 방향으로 이동 가능하게 제공될 수 있다.
본 발명의 일 실시예에 따르면, 용융된 몰딩 물질을 가압하여 상기 몰딩 공간에 공급하는 가압 부재를 더 포함하되, 상기 몰딩 플레이트는 상기 가압 부재의 압력에 따라 상하 방향으로 이동될 수 있다.
본 발명의 다른 실시예에 따르면, 용융된 몰딩 물질을 가압하여 상기 몰딩 공간에 공급하는 가압 부재를 더 포함하되, 상기 몰딩 플레이트는 상기 가압 부재가 공급하는 상기 몰딩 물질의 양에 따라 상하 방향으로 이동될 수 있다.
본 발명의 실시예에 따른 반도체 패키지의 제조 방법은 반도체 칩들이 실장된 배선 기판을 금형의 몰딩 공간에 배치하는 것, 상기 금형의 상기 몰딩 공간에 몰딩 물질을 공급하여 상기 반도체 칩들을 몰딩하는 것을 포함하되, 상기 몰딩 공 간에는 상기 몰딩 공간을 가변시키도록 몰딩 플레이트가 이동 가능하게 제공될 수 있다.
본 발명의 실시예에 따른 상기 금형은 상하 방향으로 정합되는 하부 금형과 상부 금형을 포함하고, 상기 몰딩 물질은 상기 상부 및 하부 금형 사이에 배치된 배선 기판과 상기 상부 금형에 제공된 상기 몰딩 플레이트 사이의 상기 몰딩 공간으로 공급될 수 있다.
본 발명의 실시예에 따른 상기 반도체 칩들은 접속 단자들을 포함하되, 상기 접속 단자들은 상기 배선 기판에 접촉하여 상기 배선 기판 및 상기 반도체 칩들 사이에 배치되며, 상기 반도체 칩들을 몰딩하는 것은 상기 몰딩 플레이트를 하강시켜 상기 반도체 칩들과 상기 배선 기판 사이에 상기 몰딩 물질을 공급하고, 상기 몰딩 플레이트를 상승시켜 상기 몰딩 물질을 추가적으로 공급하는 것을 포함할 수 있다.
본 발명의 실시예에 따른 상기 반도체 칩들은 플립 칩들(flip chip)을 포함하되, 상기 플립 칩들과 상기 배선 기판 사이에 공급되는 몰딩 물질은, 상기 플립 칩들과 상기 몰딩 플레이트 사이에 공급되는 몰딩 물질과 동일할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 반도체 칩들을 몰딩하는 것은 상기 몰딩 플레이트를 상승시켜 상기 반도체 칩들 상에 상기 몰딩 물질을 공급하고, 상기 몰딩 플레이트를 하강시켜 상기 반도체 칩들 상에 공급된 상기 몰딩 물질의 일부를 회수하는 것을 포함할 수 있다.
본 발명의 실시예에 따르면, 반도체 패키지의 제조 장치는 금형 내부의 몰딩 공간에서 이동 가능한 몰딩 플레이트를 가진다. 몰딩 플레이트를 이용하여 몰딩 물질이 공급되는 공간을 가변시켜 몰딩 물질의 유동 균형(flow balance)를 유지함으로써, 반도체 패키지의 크랙 등을 유발하는 보이드(void)를 최소화할 수 있다. 이에 따라, 반도체 패키지의 신뢰성이 향상될 수 있다.
이하에서는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 제공되는 것이다.
본 발명의 실시예들에서 제 1, 제 2 등의 용어가 각각의 구성요소를 기술하기 위하여 설명되었지만, 각각의 구성요소는 이 같은 용어들에 의하여 한정되어서는 안 된다. 이러한 용어들은 단지 소정의 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다.
도면들에 있어서, 각각의 구성요소는 명확성을 기하기 위하여 과장되게 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
한편, 설명의 간략함을 위해 아래에서는 본 발명의 기술적 사상이 적용될 수 있는 몇가지 실시예들을 예시적으로 설명하고, 다양한 변형된 실시예들에 대한 설명은 생략한다. 하지만, 이 분야에 종사하는 통상의 지식을 가진 자는, 상술한 설명 및 예시될 실시예들에 기초하여, 본 발명의 기술적 사상을 다양한 경우들에 대하여 변형하여 적용할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 반도체 패키지의 제조 장치(1)의 블록도이다. 도 1을 참조하면, 반도체 패키지의 제조 장치(1)는 로딩부(10), 반입부(20), 몰딩부(40), 반출부(50) 및 언로딩부(70)를 포함한다.
반도체 칩이 실장된 배선 기판(미도시)은 로딩부(10)를 통해 반도체 패키지의 제조 장치(1)에 로딩될 수 있다. 배선 기판은 반입부(20)에 제공된 정렬부(30)에서 정렬되고, 반입부(20)에 의해 몰딩부(40)로 전달될 수 있다. 몰딩부(40)는 반도체 칩이 실장된 배선 기판을 성형 수지로 밀봉하는 몰딩 공정을 진행한다. 몰딩부(40)에서 몰딩 공정을 거친 반도체 패키지는 반출부(50)에 제공된 게이트 브레이크부(60)에서 몰딩 수지 주입구와 같은 나머지 수지가 제거되고, 반출부(50)에 의해 언로딩부(70)로 전달될 수 있다. 언로딩부(70)는 반도체 패키지를 반도체 패키지의 제조 장치(1)의 외부로 언로딩할 수 있다. 여기서, 정렬부(30)는 반입부(20)와 별개로 제공될 수 있고, 게이트 브레이크부(60)도 반출부(50)와 별개로 제공될 수 있다.
도 2는 도 1의 몰딩부(40)의 개략적 사시도이다. 도 2를 참조하면, 몰딩 부(40)는 금형(100)과, 용융된 몰딩 물질을 가압하여 금형(100)에 공급하는 가압 부재(200)를 포함한다.
금형(100)은 상하 방향으로 정합되어 몰딩 공간(102)을 형성하는 하부 금형(110)과 상부 금형(120)을 가진다. 하부 금형(110)과 상부 금형(120)의 내측에는 몰딩 물질의 이동 경로인 런너(runner, 104), 그리고 런너(104)와 몰딩 공간(102)의 연결 부분인 게이트(gate, 106)가 형성된다.
상부 금형(120)의 중앙에는 포트(108)가 형성되고, 포트(108)에는 런너(104)가 연결된다. 포트(108)에는 몰딩 물질(300)이 공급된다. 몰딩 물질(300)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound: EMC)를 포함할 수 있다. 몰딩 물질(300)은 고형(固形) 상태일 수 있으며, 고형의 몰딩 물질(300)은 포트(108) 내에서 고온으로 가열되어 일정한 점도를 갖는 용융 상태로 변화될 수 있다. 이와 달리, 몰딩 물질은 용융 상태로 포트(108)에 공급될 수도 있다.
가압 부재(200)는 플런저(210)와, 플런저(210)에 가압력을 제공하는 압력 수단(220)을 가진다. 플런저(210)는, 예를 들어 로드(rod) 형상을 가질 수 있으며, 플런저(210)의 일단은 상부 금형(120)의 포트(108)에 반출입된다. 압력 수단(200)은, 예를 들어 실린더를 포함할 수 있으며, 플런저(210)의 타단이 결합된다. 실린더는 유압 실린더, 또는 공압 실린더를 포함할 수 있다.
플런저(210)는 실린더에 제공되는 유압 또는 공압에 의해 상하 방향으로 이동하면서, 포트(108) 내의 용융 상태의 몰딩 물질을 가압한다. 플러저(210)에 의해 가압된 몰딩 물질은 포트(108)에 연결된 런너(104)와, 런너(104)의 단부에 연결된 게이트(106)를 경유하여 몰딩 공간(102)으로 충전된다. 몰딩 공간(102) 내에는 반도체 칩이 실장된 배선 기판이 수용되고, 반도체 칩은 몰딩 공간(102)에 충전되는 몰딩 물질에 의해 밀봉된다.
도 3은 도 2의 금형(100)의 내부 구조를 설명하기 위한 도면이다.
도 3을 참조하면, 금형(100)은 하부 금형(110)과 상부 금형(120)을 포함한다. 상부 금형(120)은 하부 금형(110)의 상부에 배치되며, 하부 금형(110)과 상부 금형(120)은 상하 방향으로 정합 또는 분리될 수 있다.
하부 금형(110)은 플랫(flat)한 평판 형상으로 제공될 수 있으며, 하부 금형(110)의 상면에는 반도체 칩(410)이 실장된 배선 기판(420)이 놓일 수 있다. 상부 금형(120)은 하부가 개방된 형상을 가진다. 구체적으로, 상부 금형(120)은 상판(122)과, 상판(122)의 가장자리로부터 아래로 연장된 측판(124)을 가진다. 상판(122)과 측판(124)으로 둘러싸인 상부 금형(120)의 내부 공간은 상부 금형(120)과 하부 금형(110)의 정합에 의해 몰딩 공간(102)을 형성한다. 하부 금형(110)과 접촉하는 측판(124)의 저면에는 에어 벤트(126)가 형성된다. 에어 벤트(126)는, 몰딩 공간(102) 내의 몰딩 물질(300) 충전시, 몰딩 공간(102) 내의 공기를 배기한다.
하부 금형(110) 상에는 반도체 칩들(410)이 실장된 배선 기판(420)이 놓일 수 있다. 반도체 칩들(410)은 다양한 종류의 반도체 메모리 소자일 수 있다. 반도체 칩들(410)은 접속 단자(412)를 포함한다. 접속 단자들(412)은 반도체 칩들(410)에 포함된 본딩 패드들에 각각 결합된다. 접속 단자들(412)은 플립 칩(flip chip) 에서 사용되는 솔더 범프(solder bump)일 수 있다.
상부 금형(120)의 내부 공간, 즉 몰딩 공간(102)에는 몰딩 플레이트(130)가 배치된다. 몰딩 플레이트(130)는 하부 금형(110)과 상부 금형(120) 사이의 몰딩 물질이 공급되는 공간을 정의한다. 몰딩 플레이트(130)는 몰딩 물질이 공급되는 공간이 가변되도록 이동 유닛(140)에 의해 상하 방향으로 이동할 수 있다.
몰딩 플레이트(130)의 측면과, 상부 금형(120)의 측판(124)의 내측면에는 세라믹 재질의 코팅 막(131, 125)이 각각 형성될 수 있다. 코팅 막(131, 125)은 몰딩 플레이트(130)와 측판(124) 사이를 실링(sealing)하여, 몰딩 물질이 몰딩 플레이트(130)와 측판(124) 사이로 유출되는 것을 방지한다. 이와 달리, 몰딩 플레이트(130)와 측판(124) 사이의 실링을 위해, 도 4에 도시된 바와 같이, 실링용 필름(128)이 사용될 수 있다. 실링용 필름(128)은 몰딩 플레이트(130)의 저면과 상부 금형(120)의 측판(124)의 내측면 상에 제공될 수 있다.
몰딩 플레이트(130)를 이동시키는 이동 유닛(140)은 이동 로드(141), 지지판(142), 그리고 구동 부재(143)를 포함한다. 이동 로드(141)는 복수 개 제공될 수 있다. 이동 로드들(141)은 상부 금형(120)의 상판(122)을 수직하게 관통하도록 설치된다. 이동 로드들(141)의 하단은 몰딩 플레이트(130)의 상면에 결합되고, 이동 로드들(141)의 상단은 지지판(142)에 결합된다. 지지판(142)은 상부 금형(120)의 상부에 수평하게 배치된다. 구동 부재(143)는 실린더로 구비될 수 있으며, 지지판(142)의 상부에 배치된다. 실린더는 로드(143-1)가 수직 방향을 향하도록 배치되며, 로드(143-1)의 끝단이 지지판(142)으로부터 이격되도록 배치된다.
지지판(142)과 상부 금형(120) 사이에는 탄성 부재(144)가 제공될 수 있다. 탄성 부재(144)는 지지판(144)을 위쪽으로 밀어올리도록 탄성 복원력을 작용시킨다. 탄성 부재(144)는 코일 스프링을 포함하며, 코일 스프링은 이동 로드들(141)을 둘러싸도록 배치될 수 있다.
초기 상태에서, 구동 부재(143)의 로드(143-1)는 위쪽으로 후퇴되어 지지판(142)으로부터 이격되므로, 지지판(142)과 이동 로드들(141)은 탄성 부재(144)에 의해 승강되고, 결과적으로 이동 로드들(141)이 결합된 몰딩 플레이트(130)가 승강된다. 이 상태에서, 구동 부재(143)의 로드(143-1)가 전진하여 지지판(142)을 아래 방향으로 밀어주면, 탄성 부재(144)는 압축되고, 이동 로드들(141)과 몰딩 플레이트(130)는 하강한다. 다시, 구동 부재(143)의 로드(143-1)가 후퇴하면, 몰딩 플레이트(130)는 탄성 부재(144)의 복원력에 의해 초기 위치로 복귀할 수 있다. 그리고 몰딩 플레이트(130)의 높이는 구동 부재(143)의 로드(143-1)의 돌출 길이 조절에 의해 가변될 수 있다.
상기와 같은 방법으로, 이동 유닛(140)은 몰딩 플레이트(130)를 상하 이동(승강 또는 하강)시킬 수 있으며, 몰딩 플레이트(130)의 상하 이동에 의해 몰딩 공간(102)으로 충전되는 몰딩 물질의 압력을 제어할 수 있다. 즉, 반도체 칩들(410)의 상부면 위를 흐르는 몰딩 물질의 압력과 반도체 칩들(410)의 하부면 아래(배선 기판(420)과 반도체 칩들(410) 사이)를 흐르는 몰딩 물질의 압력을 제어할 수 있다. 몰딩 플레이트(130)가 하강하면, 몰딩 플레이트(130)와 반도체 칩들(410) 사이의 간격이 좁아져 반도체 칩들(410)의 상부면 위를 흐르는 몰딩 물질의 압력이 증 가할 수 있다. 몰딩 플레이트(130)가 상승하면, 몰딩 플레이트(130)와 반도체 칩들(410) 사이의 간격이 넓어져 반도체 칩들(410)의 상부면 위를 흐르는 몰딩 물질의 압력이 감소한다.
한편, 몰딩 플레이트(130)의 높이는 플런저(210)의 압력에 따라 가변될 수 있다. 즉, 플런저(210)의 압력이 높아지면, 감지부(150)가 플런저(210)의 압력 상승을 센싱(sensing)한다. 센싱된 검출 신호는 제어부(160)로 전달된다. 제어부(160)는 검출 신호에 대응하는 제어 신호를 발생시켜, 몰딩 플레이트(130)가 승강되도록 구동 부재(143)의 동작을 제어한다. 반면, 플런저(210)의 압력이 낮아지면, 감지부(150)가 플런저(210)의 압력 하강을 센싱(sensing)한다. 센싱된 검출 신호는 제어부(160)로 전달된다. 제어부(160)는 검출 신호에 대응하는 제어 신호를 발생시켜, 몰딩 플레이트(130)가 하강되도록 구동 부재(143)의 동작을 제어한다.
또한, 몰딩 플레이트(130)의 높이는 플런저(210)에 의해 공급되는 몰딩 물질의 양에 따라 가변될 수 있다. 몰딩 물질의 공급량은 플런저(210)의 이동 거리에 의해 측정될 수 있다. 플런저(210)에 의한 몰딩 물질의 공급량이 증가하면(플런저의 전진 이동 거리가 크면), 감지부(150)가 플런저(210)의 전진 이동 거리를 센싱(sensing)한다. 센싱된 검출 신호는 제어부(160)로 전달된다. 제어부(160)는 검출 신호에 대응하는 제어 신호를 발생시켜, 몰딩 플레이트(130)가 승강되도록 구동 부재(143)의 동작을 제어한다. 플런저(210)에 의한 몰딩 물질의 공급량이 감소하면(플런저의 전진 이동 거리가 작으면), 감지부(150)가 플런저(210)의 전진 이동 거리를 센싱(sensing)한다. 센싱된 검출 신호는 제어부(160)로 전달된다. 제어부(160)는 검출 신호에 대응하는 제어 신호를 발생시켜, 몰딩 플레이트(130)가 하강되도록 구동 부재(143)의 동작을 제어한다.
몰딩 물질은 몰딩 공간(102)에 추가적으로 공급되거나, 몰딩 공간(102)에 공급된 몰딩 물질이 일부 회수될 수 있다. 즉, 몰딩 공간(102)에 몰딩 물질을 공급한 후, 몰딩 플레이트(130)를 상승시켜 몰딩 공간(102)에 추가적으로 몰딩 물질을 더 공급할 수 있다. 또는, 몰딩 공간(102)에 몰딩 물질을 공급한 후, 몰딩 플레이트(130)를 하강시켜 몰딩 공간(102)에 공급된 몰딩 물질의 일부를 회수할 수 있다.
도 5a 내지 5c는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 도면들이다.
도 5a를 참조하면, 접속 단자(412)를 포함하는 반도체 칩들(410)이 실장된 배선 기판(420)이 준비된다. 반도체 칩들(410)은 다양한 형태의 반도체 메모리 소자일 수 있다. 반도체 칩들(410)은 본딩 패드들(bonding pad)을 포함하며, 접속 단자(412)는 본딩 패드들에 결합된다. 접속 단자(412)는 반도체 칩들(410)과 배선 기판(420)을 전기적으로 연결한다. 반도체 칩들(410)은 플립 칩(flip chip)의 형태로 배선 기판(420)에 실장될 수 있다.
반도체 칩들(410)이 실장된 배선 기판(420)이 하부 금형(110) 및 상부 금형(120) 사이에 배치된다. 몰딩 플레이트(130)를 하강시켜 반도체 칩들(410)과 배 선 기판(420) 사이에 몰딩 물질을 공급한다. 몰딩 플레이트(130)는 반도체 칩들(410)로부터 일정 거리 이격되도록 하강된다. 몰딩 플레이트(130)를 하강시키지 않는 경우, 반도체 칩들(410)과 배선 기판(420) 사이에는 접속 단자(412)가 배치되므로, 보이드(void)가 발생할 수 있다. 보이드(void)가 발생하게 되면, 보이드(void)는 열에 의한 응력을 발생시키고 반도체 패키지에 크랙(crack)을 유발하게 되어 신뢰성을 저하시킬 수 있다.
즉, 몰딩 플레이트(130)를 하강시키지 않으면, 반도체 칩들(410)과 몰딩 플레이트(130) 사이의 제 1 유체 압력과 반도체 칩들(410)과 배선 기판(420) 사이의 제 2 유체 압력이 서로 균형을 이루지 못할 수 있다. 이 경우, 제 1 유체 압력이 제 2 유체 압력보다 작으므로, 몰딩 물질은 반도체 칩들(410)과 몰딩 플레이트(130) 사이의 공간을 대부분 흐르게 되고, 반도체 칩들(410)과 배선 기판(420) 사이에 몰딩 물질이 충진되지 않을 수 있다. 여기서, 유체 압력이란 몰딩 물질의 흐름과 직각을 이루는 면에 작용하는 압력을 의미할 수 있다.
본 발명의 일 실시예에 따르면, 몰딩 플레이트(130)가 하강되어, 몰딩 플레이트(130)와 반도체 칩들(410) 사이의 제 1 유체 압력과 반도체 칩들(410)과 배선 기판(420) 사이의 제 2 유체 압력이 서로 균형을 이룰 수 있다. 따라서, 반도체 칩들(410)과 배선 기판(420) 사이에 배치된 접속 단자들(412) 사이에 형성된 공간에 몰딩 물질이 용이하게 충전될 수 있다.
도 5b를 참조하면, 도 5a와 다르게, 반도체 칩들(410)과 배선 기판(420) 사이에 몰딩 물질을 공급하는 것은 몰딩 플레이트(130)를 반도체 칩들(410)에 접촉시 킨 상태에서 수행할 수 있다. 즉, 몰딩 플레이트(130)를 하강시켜, 반도체 칩들(410)과 접촉시킬 수 있다. 이 경우, 몰딩 물질은 반도체 칩들(410)과 배선 기판(420) 사이를 흐르게 되고, 접속 단자들(412) 사이에 형성된 공간에 충진될 수 있다. 따라서, 접속 단자들(412) 사이에 보이드(void)가 형성되는 것을 최소화할 수 있다.
도 5c를 참조하면, 몰딩 플레이트(130)를 상승시켜 몰딩 물질을 추가적으로 공급한다. 몰딩 플레이트(130)는 반도체 칩들(410) 상에 형성되는 몰딩막의 두께를 고려하여 위치를 설정할 수 있다. 몰딩 플레이트(130)는 플런저(210)의 압력에 따라 그 높이가 변화할 수 있다. 즉, 플런저(210)의 압력을 센싱하여 몰딩 플레이트(130)의 높이를 제어할 수 있다. 또는, 몰딩 플레이트(130)는 플런저(210)가 공급하는 몰딩 물질의 양에 따라 그 높이가 변화할 수 있다. 몰딩 물질의 공급이 완료되면, 몰딩 물질을 경화시킨 후, 반도체 칩들(410)을 절단하여 반도체 패키징을 완성할 수 있다.
통상적으로, 플립-칩(flip-chip)을 패키징하는 경우, 플립-칩을 인쇄 회로 기판에 실장하고, 솔더 범프들을 전기적으로 절연시키는 언더필(underfill) 공정을 수행한 후, 플립-칩 및 인쇄 회로 기판을 몰딩하는 공정을 진행한다. 언더필 공정과 몰딩 공정은 서로 다른 물질로 수행될 수 있다. 언더필 공정은 에폭시 수지(epoxy resin)를 이용하여 수행될 수 있다.
반면, 본 발명의 실시예에 따른 반도체 패키지의 제조 장치를 이용하여 하 나의 몰딩 물질로 반도체 패키지 공정을 진행할 수 있다. 또한, 몰딩 플레이트(130)를 하강시키고 몰딩 물질을 일차적으로 공급함으로써, 반도체 칩들(410)의 접속 단자들(412) 사이에 보이드(void)가 형성되지 않을 수 있다.
도 6a 내지 6b는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 도면들이다.
도 6a를 참조하면, 반도체 칩들(410')이 실장된 배선 기판(420)이 준비된다. 반도체 칩들(410')은 다양한 형태의 반도체 메모리 소자일 수 있다. 반도체 칩들(410')이 실장된 배선 기판(420)이 하부 금형(110) 및 상부 금형(120) 사이에 배치된다.
몰딩 플레이트(130)를 상승시킨 상태에서 몰딩 공간(102)에 몰딩 물질을 공급한다. 반도체 칩들(410') 상부면 위에 몰딩 물질(336)을 공급할 때, 몰딩 플레이트(130)를 상승시키지 않으면, 몰딩 물질의 이동 속도가 균형을 이루지 못하여 보이드(void)가 생길 수 있다. 즉, 반도체 칩들(410') 사이의 공간을 흐르는 몰딩 물질의 이동 속도가 반도체 칩들(410') 바로 위를 흐르는 몰딩 물질의 이동 속도보다 빠를 수 있다. 또는, 배선 기판(420)의 중앙 부분은 반도체 칩들(410')이 밀집되어 있어 이동 속도가 느릴 수 있다. 보이드(void)가 발생하게 되면, 보이드(void)는 열에 의한 응력을 발생시키고 반도체 패키지에 크랙(crack)을 유발하게 되어 신뢰성을 저하시킬 수 있다.
따라서, 몰딩 플레이트(130)가 상승하여, 반도체 칩들(410')과 몰딩 플레이 트(130) 사이의 이격 거리를 충분히 확보하여 몰딩 물질의 이동 속도의 균형을 맞출 수 있다. 본 발명의 다른 실시예에 따르면, 반도체 칩들(410') 상에 형성되는 몰딩막에 보이드(void)가 생성되는 것을 최소화할 수 있다.
도 6b를 참조하면, 몰딩 플레이트(130)를 하강시켜 몰딩 물질의 일부를 회수할 수 있다. 즉, 몰딩 플레이트(130)를 하강시켜 반도체 칩들(410') 상에 형성되는 몰딩막의 두께를 감소시킬 수 있다. 몰딩 플레이트(130)는 플런저(210)의 압력에 따라 그 높이가 변화할 수 있다. 즉, 플런저(210)의 압력을 센싱하여 몰딩 플레이트(130)의 높이를 낮출 수 있다. 또는, 몰딩 플레이트(130)는 플런저(210)가 공급하는 몰딩 물질을 회수함에 따라 그 높이가 낮아질 수 있다. 몰딩 물질의 공급이 완료되면, 몰딩 물질을 경화시킨 후, 반도체 칩들(410')을 절단하여 반도체 패키징을 완성할 수 있다.
도 7a 내지 7b는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 도면들이다.
도 7a를 참조하면, 반도체 칩들(410")이 실장된 배선 기판(420)이 준비된다. 반도체 칩들(410")은 다양한 형태의 반도체 메모리 소자일 수 있다. 반도체 칩들(410")은 복수 개의 반도체 칩들을 적층하여 형성될 수 있다. 즉, 반도체 칩들(410")은 멀티 칩 패키지(Multi-Chip Package)일 수 있다. 반도체 칩들(410")은 배선 기판(420) 상의 접착층(411"), 접착층(411") 상의 제 1 반도체 칩(412"), 제 1 반도체 칩(412") 상의 절연막(413"), 절연막(413") 상의 제 2 반도체 칩(414"), 그리고 제 1 및 제 2 반도체 칩(412", 414")과 배선 기판(420)을 전기적으로 연결하는 와이어(415")를 포함할 수 있다.
상기 반도체 칩들(410")이 실장된 배선 기판(420)이 하부 금형(110) 및 상부 금형(120) 사이에 배치된다. 몰딩 플레이트(130)를 상승시켜 반도체 칩들(410")에 몰딩 물질을 공급한다. 반도체 칩들(410") 상부면 위에 몰딩 물질을 공급할 때, 몰딩 플레이트(130)를 상승시키지 않으면, 몰딩 물질의 이동 속도가 균형을 이루지 못하여 보이드(void)가 생길 수 있다. 즉, 반도체 칩들(410") 사이의 공간을 흐르는 몰딩 물질의 이동 속도가 반도체 칩들(410") 바로 위를 흐르는 몰딩 물질의 이동 속도보다 빠를 수 있다. 또는, 배선 기판(420)의 중앙 부분은 반도체 칩들(410")이 밀집되어 있어 이동 속도가 느릴 수 있다. 보이드(void)가 발생하게 되면, 보이드(void)는 열에 의한 응력을 발생시키고 반도체 패키지에 크랙(crack)을 유발하게 되어 신뢰성을 저하시킬 수 있다.
따라서, 몰딩 플레이트(130)가 상승하여, 반도체 칩들(410")과 몰딩 플레이트(130) 사이의 이격 거리를 충분히 확보하여 몰딩 물질의 이동 속도의 균형을 맞출 수 있다. 본 발명의 또 다른 실시예에 따르면, 반도체 칩들(410") 상에 보이드(void)가 생성되는 것을 최소화할 수 있다.
도 7b를 참조하면, 몰딩 플레이트(130)를 하강시켜 몰딩 물질의 일부를 회수할 수 있다. 즉, 몰딩 플레이트(130)를 하강시켜 반도체 칩들(410") 상에 형성되는 몰딩막의 두께를 감소시킬 수 있다. 멀티 칩 패키지의 경우, 복수 개의 반도체 칩들을 적층하므로, 전체 두께를 감소시키기 위하여 몰딩막의 두께를 감소시키는 것이 바람직하다. 몰딩 플레이트(130)는 플런저(210)의 압력에 따라 그 높이가 변화할 수 있다. 즉, 플런저(210)의 압력을 센싱하여 몰딩 플레이트(130)의 높이를 낮출 수 있다. 또는, 몰딩 플레이트(130)는 플런저(210)가 공급하는 몰딩 물질을 회수함에 따라 그 높이가 낮아질 수 있다. 몰딩 물질의 공급이 완료되면, 몰딩 물질을 경화시킨 후, 반도체 칩들(410")을 절단하여 반도체 패키징을 완성할 수 있다.
도 8은 도 2의 금형 구조의 또 다른 예를 설명하기 위한 도면이다.
도 8을 참조하면, 금형은 하부 금형(110')과 상부 금형(120')을 포함한다. 상부 금형(120')은 하부 금형(110')의 상부에 배치되며, 하부 금형(110')과 상부 금형(120')은 상하 방향으로 정합 또는 분리될 수 있다.
하부 금형(110')은 플랫(flat)한 평판 형상으로 제공될 수 있으며, 하부 금형(110')의 상면에는 반도체 칩(430)이 실장된 배선 기판(420')이 놓일 수 있다. 상부 금형(120')은 하부가 개방된 형상을 가진다. 구체적으로, 상부 금형(120')은 상판(122')과, 상판(122')의 가장자리로부터 아래로 연장된 측판(124')을 가진다. 상판(122')과 측판(124')으로 둘러싸인 상부 금형(120')의 내부 공간은 상부 금형(120')과 하부 금형(110')의 정합에 의해 몰딩 공간을 형성한다. 하부 금형(110')과 접촉하는 측판(124')의 저면에는 에어 벤트(126')가 형성된다. 에어 벤트(126')는, 몰딩 공간 내의 몰딩 물질(300') 충전시, 몰딩 공간(102') 내의 공기를 배기한다.
하부 금형(110') 상에는 반도체 칩들(430)이 실장된 배선 기판(420')이 놓일 수 있다. 반도체 칩들(430)은 다양한 종류의 반도체 메모리 소자일 수 있다. 반도체 칩들(430)은 접속 단자(432)를 포함한다. 접속 단자들(432)은 반도체 칩들(430)에 포함된 본딩 패드들에 각각 결합된다. 접속 단자들(432)은 플립 칩(flip chip)에서 사용되는 솔더 범프(solder bump)일 수 있다.
상부 금형(120')의 내부 공간, 즉 몰딩 공간에는 몰딩 플레이트(130')가 배치된다. 몰딩 플레이트(130')는 하부 금형(110')과 상부 금형(120') 사이의 몰딩 물질이 공급되는 공간을 정의한다. 몰딩 플레이트(130')는 몰딩 물질이 공급되는 공간이 가변되도록 상하 방향으로 이동할 수 있다.
몰딩 플레이트(130')의 측면과, 상부 금형(120')의 측판(124')의 내측면에는 세라믹 재질의 코팅 막(131', 125')이 각각 형성될 수 있다. 코팅 막(131', 125')은 몰딩 플레이트(130')와 측판(124') 사이를 실링(sealing)하여, 몰딩 물질이 몰딩 플레이트(130')와 측판(124') 사이로 유출되는 것을 방지한다.
이동 로드(141')는 복수 개 제공될 수 있으며, 이동 로드들(141')은 상부 금형(120')의 상판(122')을 수직하게 관통하도록 설치된다. 이동 로드들(141')의 하단은 몰딩 플레이트(130')의 상면에 결합되고, 이동 로드들(141')의 상단은 지지판(142')에 결합된다. 지지판(142')은 상부 금형(120')의 상부에 수평하게 배치된다. 몰딩 플레이트(130')와 상부 금형(120')의 상판(122') 사이에는 탄성 부재(144')가 제공될 수 있다. 탄성 부재(144')는 몰딩 플레이트(130')를 아래쪽으로 밀어내리도록 탄성 복원력을 작용시킨다. 탄성 부재(144')는 코일 스프링을 포함하 며, 코일 스프링은 이동 로드들(141')을 둘러싸도록 배치될 수 있다.
초기 상태에서, 몰딩 플레이트(130')는 탄성 부재(144')에 의해 기설정된 높이만큼 아래로 하강된다. 기설정된 높이라함은, 몰딩 플레이트(130') 하부 공간으로 공급되는 몰딩 물질의 유동 균형(flow balance)을 유지하여 보이드(void)의 생성을 최소화할 수 있는 높이를 말한다. 몰딩 물질은 플런저(210')의 가압력에 의해 몰딩 플레이트(130')의 하부 공간으로 충전된다. 이후 플런저(210')의 가압력을 증가시키면, 몰딩 물질은 지속적으로 공급되고, 몰딩 물질의 공급 압력에 연동하여 몰딩 플레이트(130')가 상승된다. 몰딩 플레이트(130')의 상승 높이는 플런저(210')의 가압력 조절에 의해 조정될 수 있다. 몰딩 물질을 경화시킨 후, 반도체 칩들(430)을 절단하여 반도체 패키징을 완성할 수 있다.
도 10은 본 발명의 실시예들에 따른 반도체 기억 소자를 포함하는 전자 시스템의 블록도이다.
도 10을 참조하면, 본 발명의 실시예에 따른 전자 시스템(500)은 컨트롤러(510), 입출력 장치(520, I/O), 기억 장치(530, memory device), 인터페이스(540) 및 버스(550, bus)를 포함할 수 있다. 컨트롤러(510), 입출력 장치(520), 기억 장치(530) 및/또는 인터페이스(540)는 버스(550)를 통하여 서로 결합 될 수 있다. 버스(550)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(510)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(520)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 기억 장치(530)는 데이터 및/또는 명령어 등을 저장할 수 있다. 기억 장치(530)는 상술된 실시예들에 개시된 반도체 패키지의 제조 장치를 이용하여 제조된 반도체 메모리 소자 또는 반도체 패키지의 제조방법에 따라 형성된 반도체 메모리 소자를 포함할 수 있다. 인터페이스(540)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(540)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(540)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 도시하지 않았지만, 전자 시스템(500)은 컨트롤러(510)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다.
전자 시스템(500)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 11은 본 발명의 실시예에 따른 반도체 기억 소자를 포함하는 메모리 카드를 나타내는 블록도이다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 메모리 카드(600)는 기억 장치(610)를 포함한다. 기억 장치(610)는 상술된 실시예들에 개시된 반도체 패키지 의 제조 장치를 이용하여 형성된 반도체 메모리 소자 또는 반도체 패키지의 제조방법에 따라 형성된 반도체 메모리 소자를 포함할 수 있다. 메모리 카드(600)는 호스트(Host)와 기억 장치(610) 간의 데이터 교환을 제어하는 메모리 컨트롤러(620)를 포함할 수 있다.
메모리 컨트롤러(620)는 메모리 카드의 전반적인 동작을 제어하는 플로세싱 유닛(622)을 포함할 수 있다. 또한, 메모리 컨트롤러(620)는 프로세싱 유닛(622)의 동작 메모리로써 사용되는 에스램(621, SRAM)을 포함할 수 있다. 이에 더하여, 메모리 컨트롤러(620)는 호스트 인터페이스(623), 메모리 인터페이스(625)를 더 포함할 수 있다. 호스트 인터페이스(623)는 메모리 카드(600)와 호스트(Host)간의 데이터 교환 프로토콜을 구비할 수 있다. 메모리 인터페이스(625)는 메모리 컨트롤러(620)와 기억 장치(610)를 접속시킬 수 있다. 더 나아가서, 메모리 컨트롤러(620)는 에러 정정 블록(624, Ecc)를 더 포함할 수 있다. 에러 정정 블록(624)은 기억 장치(610)로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도시하지 않았지만, 메모리 카드(600)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 롬 장치(ROM device)를 더 포함할 수도 있다. 메모리 카드(600)는 휴대용 데이터 저장 카드로 사용될 수 있다. 이와는 달리, 메모리 카드(600)는 컴퓨터시스템의 하드디스크를 대체할 수 있는 고상 디스트(SSD, Solid State Disk)로도 구현될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으 로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
이하에 설명된 도면들은 단지 예시의 목적을 위한 것이고, 본 발명의 범위를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예에 따른 반도체 패키지의 제조 장치의 블록도이다.
도 2는 도 1의 몰딩부의 개략적 사시도이다.
도 3은 도 2의 금형의 내부 구조를 설명하기 위한 도면이다.
도 4는 도 2의 금형 구조의 다른 예를 설명하기 위한 도면이다.
도 5a 내지 5c는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 도면들이다.
도 6a 및 6b는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 도면들이다.
도 7a 및 7b는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 도면들이다.
도 8은 도 2의 금형 구조의 또 다른 예를 설명하기 위한 도면이다.
도 9는 도 8의 금형의 동작 상태를 설명하기 위한 도면이다.
도 10은 본 발명의 실시예들에 따른 반도체 기억 소자를 포함하는 전자 시스템의 블록도이다.
도 11은 본 발명의 실시예에 따른 반도체 기억 소자를 포함하는 메모리 카드를 나타내는 블록도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110: 하부 금형 120: 상부 금형
130: 몰딩 플레이트 140: 이동 유닛
200: 가압 부재 300: 몰딩 물질
410: 반도체 칩 420: 배선 기판

Claims (12)

  1. 제1 금형 및 상기 제1 금형 상의 제2 금형을 포함하는 금형, 상기 제2 금형은 상기 제1 금형을 향하는 내측면 및 상기 내측면과 대향되는 외측면을 가지고, 상기 제1 금형 및 상기 제2 금형은 그들 사이에 배선 기판을 수용하도록 구성되며, 상기 배선 기판은 그 상면 상에 실장된 반도체칩을 포함하고;
    상기 제1 금형 및 상기 제2 금형 사이에 제공되는 몰딩 플레이트; 및
    상기 제2 금형의 상기 외측면 상에 배치되며, 상기 몰딩 플레이트를 이동시키는 이동 유닛을 포함하되,
    상기 제1 금형, 상기 제2 금형, 및 상기 몰딩 플레이트는 몰딩 공간을 정의하고,
    상기 몰딩 플레이트는 상기 반도체칩으로부터 멀어지거나 가까워지게 이동하여, 상기 몰딩 공간의 부피를 가변시키도록 구성된 반도체 패키지의 제조 장치.
  2. 청구항 1에 있어서,
    상기 이동 유닛은:
    상기 제2 금형의 상기 외측면 상에 배치되는 지지판; 및
    상기 지지판 상에 배치된 구동 부재를 포함하는 반도체 패키지의 제조 장치.
  3. 청구항 1에 있어서,
    상기 제2 금형의 상기 외측면 상에 배치되는 탄성 부재를 더 포함하되,
    상기 탄성 부재는 상기 몰딩 플레이트가 상기 반도체칩을 향하여 이동하도록 상기 몰딩 플레이트에 물리적 힘을 제공하게 구성되는 반도체 패키지의 제조 장치.
  4. 청구항 1에 있어서,
    용융된 몰딩 물질을 가압하여 상기 몰딩 공간에 공급하는 가압 부재;
    상기 가압 부재에서 검출되는 압력 변화 또는 상기 가압 부재의 이동 거리를 센싱하는 감지부; 및
    상기 감지부로부터 센싱된 검출신호로부터 제어신호를 발생시켜, 상기 이동 유닛의 이동을 조절하는 제어부를 더 포함하는 반도체 패키지의 제조 장치.
  5. 삭제
  6. 반도체 칩들이 실장된 배선 기판 및 몰딩 플레이트를 금형의 캐비티 내에 배치하는 것, 상기 금형은 제1 금형 및 상기 제1 금형 상의 제2 금형을 포함하고, 상기 캐비티는 상기 제1 금형 및 상기 제2 금형에 의해 정의되고; 및
    상기 캐비티 내의 몰딩 공간에 몰딩 물질을 공급하여 상기 반도체 칩들을 몰딩하는 것을 포함하되,
    상기 몰딩 공간은 상기 배선 기판, 상기 제2 금형, 및 상기 몰딩 플레이트에 의해 정의되고,
    상기 몰딩 물질은 상기 몰딩 플레이트와 직접 접촉하며, 그리고
    상기 몰딩 물질이 유입되는 동안 상기 몰딩 공간을 가변시키도록 상기 몰딩 플레이트가 상기 캐비티 내에서 이동 가능하게 제공되는 반도체 패키지의 제조 방법.
  7. 청구항 6에 있어서,
    상기 몰딩 플레이트를 이동시키는 것은 상기 제2 금형의 외측면 상에 배치된 이동 유닛에 의해 수행되며, 상기 외측면은 상기 캐비티와 대향되는 반도체 패키지의 제조방법.
  8. 청구항 7에 있어서,
    상기 반도체 칩들은 접속 단자들을 포함하되, 상기 접속 단자들은 상기 배선 기판에 접촉하여 상기 배선 기판 및 상기 반도체 칩들 사이에 배치되며,
    상기 반도체 칩들을 몰딩하는 것은:
    상기 몰딩 플레이트를 하강시켜 상기 반도체 칩들과 상기 배선 기판 사이에 상기 몰딩 물질을 공급하고, 상기 몰딩 플레이트를 상승시켜 상기 몰딩 물질을 추가적으로 공급하는 것을 포함하는 반도체 패키지의 제조 방법.
  9. 삭제
  10. 청구항 6에 있어서,
    상기 반도체 칩들을 몰딩하는 것은:
    상기 몰딩 플레이트를 상승시켜 상기 반도체 칩들 상에 상기 몰딩 물질을 공급하는 것; 및
    상기 몰딩 물질을 공급한 후, 상기 몰딩 플레이트를 하강시켜 상기 반도체 칩들 상에 공급된 상기 몰딩 물질의 두께를 감소시키는 것을 포함하는 반도체 패키지의 제조 방법.
  11. 청구항 6에 있어서,
    상기 몰딩 물질을 공급하는 것은 상기 몰딩 플레이트를 상기 반도체칩에 접촉시킨 상태에서 수행되는 반도체 패키지의 제조 방법.
  12. 금형의 캐비티 내에 반도체칩이 실장된 배선 기판을 제공하는 것;
    상기 캐비티 내에 제공된 몰딩 플레이트를 상기 배선 기판으로부터 제1 거리에 배치시키는 것, 상기 몰딩 플레이트는 상기 배선 기판과 가까워지거나 멀어지게 이동하도록 구성되고;
    상기 몰딩 플레이트를 상기 제1 거리에 배치시킨 후, 몰딩 물질을 상기 몰딩 플레이트 및 상기 배선 기판 사이의 공간에 유입시키는 것; 및
    상기 몰딩 물질이 상기 공간 내에 유입된 후, 상기 몰딩 플레이트를 상기 배선 기판으로부터 제2 거리에 배치시키는 것을 포함하되,
    상기 몰딩 물질은 상기 몰딩 플레이트와 직접 접촉하고,
    상기 제2 거리는 상기 제1 거리와 다르고,
    상기 몰딩 플레이트를 상기 제2 거리에 배치시키는 것은 상기 금형의 외측면 상에 제공된 이동 유닛에 의해 수행되며, 그리고 상기 금형의 상기 외측면은 상기 금형의 상기 캐비티와 대향되는 반도체 패키지의 제조방법.
KR1020090102998A 2009-10-28 2009-10-28 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법 Expired - Fee Related KR101708272B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090102998A KR101708272B1 (ko) 2009-10-28 2009-10-28 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법
US12/853,545 US8647110B2 (en) 2009-10-28 2010-08-10 Apparatuses and methods for fabricating semiconductor packages
JP2010223932A JP5718608B2 (ja) 2009-10-28 2010-10-01 半導体パッケージの製造装置及び半導体パッケージの製造方法
TW99135456A TW201120984A (en) 2009-10-28 2010-10-18 Apparatuses and methods for fabricating semiconductor packages
US14/169,258 US9028736B2 (en) 2009-10-28 2014-01-31 Apparatuses and methods for fabricating semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090102998A KR101708272B1 (ko) 2009-10-28 2009-10-28 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110046140A KR20110046140A (ko) 2011-05-04
KR101708272B1 true KR101708272B1 (ko) 2017-02-21

Family

ID=43898647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090102998A Expired - Fee Related KR101708272B1 (ko) 2009-10-28 2009-10-28 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법

Country Status (4)

Country Link
US (2) US8647110B2 (ko)
JP (1) JP5718608B2 (ko)
KR (1) KR101708272B1 (ko)
TW (1) TW201120984A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140275915A1 (en) 2013-03-13 2014-09-18 Medtronic, Inc. Implantable medical device including a molded planar transformer
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
JP6415822B2 (ja) * 2014-02-10 2018-10-31 アサヒ・エンジニアリング株式会社 樹脂成形するための装置及び方法
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
KR20170055787A (ko) * 2015-11-12 2017-05-22 삼성전자주식회사 반도체 패키지 제조용 몰딩 장치 및 이를 이용한 반도체 패키지의 몰딩 방법
US10943800B2 (en) * 2017-04-18 2021-03-09 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of forming package body
KR102200744B1 (ko) * 2017-06-14 2021-01-11 주식회사 케이씨텍 기판 처리 장치 및 이에 사용되는 기판 캐리어
JP6861609B2 (ja) * 2017-10-30 2021-04-21 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
CN109834910B (zh) * 2019-04-02 2020-12-08 江西瑞溢新材料科技有限公司 一种注塑封装设备
TWI822159B (zh) * 2022-06-30 2023-11-11 萬潤科技股份有限公司 壓合裝置及壓合設備

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6000924A (en) 1996-01-24 1999-12-14 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
JP2002176067A (ja) * 2000-12-11 2002-06-21 Apic Yamada Corp 樹脂封止方法及び樹脂封止装置
JP2005150350A (ja) 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
US6929977B2 (en) 2002-09-27 2005-08-16 Towa Corporation Method of introducing resin for electronic component and apparatus used therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPS61193814A (ja) * 1985-02-25 1986-08-28 Hitachi Ltd 成形装置
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP3525858B2 (ja) 2000-04-25 2004-05-10 松下電工株式会社 フリップチップ実装体の樹脂封止方法、この方法に使用する樹脂封止用印刷マスクおよび半導体装置
JP2002009096A (ja) * 2000-06-20 2002-01-11 Apic Yamada Corp 樹脂封止方法及び樹脂封止装置
US6770236B2 (en) 2000-08-22 2004-08-03 Apic Yamada Corp. Method of resin molding
JP3394516B2 (ja) * 2000-10-06 2003-04-07 エヌイーシーセミコンダクターズ九州株式会社 樹脂封止金型
JP3839323B2 (ja) 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004006482A (ja) * 2002-05-31 2004-01-08 Renesas Technology Corp 半導体装置およびその製造方法
JP4243177B2 (ja) 2003-12-22 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
US7520052B2 (en) * 2005-06-27 2009-04-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device
KR20070010312A (ko) 2005-07-18 2007-01-24 삼성전자주식회사 복수 개의 홀이 형성된 기판을 갖는 플립 칩 패키지
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
US8048358B2 (en) * 2006-04-18 2011-11-01 Texas Instruments Incorporated Pop semiconductor device manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6000924A (en) 1996-01-24 1999-12-14 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
JP2002176067A (ja) * 2000-12-11 2002-06-21 Apic Yamada Corp 樹脂封止方法及び樹脂封止装置
US6929977B2 (en) 2002-09-27 2005-08-16 Towa Corporation Method of introducing resin for electronic component and apparatus used therefor
JP2005150350A (ja) 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US9028736B2 (en) 2015-05-12
US20140145369A1 (en) 2014-05-29
JP2011097048A (ja) 2011-05-12
TW201120984A (en) 2011-06-16
JP5718608B2 (ja) 2015-05-13
KR20110046140A (ko) 2011-05-04
US20110097430A1 (en) 2011-04-28
US8647110B2 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
KR101708272B1 (ko) 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법
US10950521B2 (en) Thermal interface material layer and package-on-package device including the same
US7901987B2 (en) Package-on-package system with internal stacking module interposer
KR101686553B1 (ko) 반도체 패키지 및 패키지 온 패키지
CN102541120B (zh) 半导体器件以及控制其温度的方法
US9899337B2 (en) Semiconductor package and manufacturing method thereof
US9391009B2 (en) Semiconductor packages including heat exhaust part
KR101939240B1 (ko) 반도체 패키지
US9640513B2 (en) Semiconductor package and method of fabricating the same
KR20150055894A (ko) 반도체 장치 및 이의 제조 방법
KR20160048300A (ko) 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 그의 구조
WO2007083352A1 (ja) 半導体装置およびその製造方法
US11569145B2 (en) Semiconductor package with thermal interface material for improving package reliability
KR20150108669A (ko) 반도체 패키지
KR20140130922A (ko) 반도체 패키지 및 그 제조 방법
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
KR20120040536A (ko) 반도체 패키지 및 그 제조 방법
TW201205693A (en) Packaging method for semiconductor element
US20140327156A1 (en) Semiconductor package and method of manufacturing the same
KR101255925B1 (ko) 반도체 패키지 및 그 제조방법
KR101007780B1 (ko) 반도체 칩 본딩방법 및 장치
US20240260281A1 (en) Molded memory assemblies for a system in package semiconductor device assembly
CN113211686B (zh) 树脂成型装置及树脂成型品的制造方法
KR20120126370A (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
CN112151514B (en) Semiconductor device including vertically stacked semiconductor die

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200215

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200215