[go: up one dir, main page]

KR101708069B1 - 포토 다이오드 및 포토 다이오드 어레이 - Google Patents

포토 다이오드 및 포토 다이오드 어레이 Download PDF

Info

Publication number
KR101708069B1
KR101708069B1 KR1020117017486A KR20117017486A KR101708069B1 KR 101708069 B1 KR101708069 B1 KR 101708069B1 KR 1020117017486 A KR1020117017486 A KR 1020117017486A KR 20117017486 A KR20117017486 A KR 20117017486A KR 101708069 B1 KR101708069 B1 KR 101708069B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light
photodiode array
type semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020117017486A
Other languages
English (en)
Other versions
KR20110136789A (ko
Inventor
가즈히사 야마무라
아키라 사카모토
데루마사 나가노
요시타카 이시카와
사토시 가와이
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42665435&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101708069(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20110136789A publication Critical patent/KR20110136789A/ko
Application granted granted Critical
Publication of KR101708069B1 publication Critical patent/KR101708069B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/184—Infrared image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/703—Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

포토 다이오드 어레이(PDA1)는 복수의 광검출 채널(CH)이 n형 반도체층(32)을 가지는 기판(S)을 구비한다. 포토 다이오드 어레이(PDA1)는 n형 반도체층(32) 상에 형성된 p－형 반도체층(33)과, 광검출 채널(CH)마다 마련됨과 아울러 신호 도선(23)에 일단부 접속되는 저항(24)과, 복수의 광검출 채널(CH)의 사이에 형성되는 n형의 분리부(40)를 구비한다. p－형 반도체층(33)은 n형 반도체층(32)과의 계면에서 pn 접합을 구성하고, 피검출광의 입사에 의해서 생긴 캐리어를 애벌런치 증배시키는 증배 영역(AM)을 광검출 채널에 대응하여 복수 개 가진다. n형 반도체층(32)의 표면에는 불규칙한 요철(10)이 형성되어 있고, 당해 표면은 광학적으로 노출되어 있다.

Description

포토 다이오드 및 포토 다이오드 어레이{PHOTODIODE AND PHOTODIODE ARRAY}
본 발명은 포토 다이오드 및 포토 다이오드 어레이에 관한 것이다.
근적외 파장 대역에 높은 분광 감도 특성을 가지는 포토 다이오드로서, 화합물 반도체를 이용한 포토 다이오드가 알려져 있다(예를 들면, 특허 문헌 1 참조). 특허 문헌 1에 기재된 포토 다이오드에서는 InGaAsN, InGaAsNSb, 및 InGaAsNP 중 어느 하나로 이루어진 제1 수광층과, 제1 수광층의 흡수단보다 장파장의 흡수단을 가지고, 양자 우물(quantum well) 구조로 이루어진 제2 수광층을 구비하고 있다.
[특허 문헌 1] 일본국 특개 2008-153311호 공보
그렇지만, 이와 같은 화합물 반도체를 이용한 포토 다이오드는 아직도 고가이고, 제조 공정도 복잡한 것이 되어 버렸다. 이 때문에, 염가이고 또한 제조가 용이한 실리콘 포토 다이오드로서, 근적외 파장 대역에 충분한 분광 감도를 가지고 있는 것의 실용화가 요구되고 있다. 실리콘 포토 다이오드는 일반적으로, 분광 감도 특성인 장파장 측에서의 한계는 1100nm 정도이지만, 1000nm 이상의 파장 대역에서의 분광 감도 특성은 충분한 것은 아니었다.
본 발명은 실리콘 포토 다이오드 및 실리콘 포토 다이오드 어레이로서, 근적외 파장 대역에 충분한 분광 감도 특성을 가지고 있는 포토 다이오드 및 포토 다이오드 어레이를 제공하는 것을 목적으로 한다.
본 발명에 관한 포토 다이오드 어레이는, 피검출광을 입사시키는 복수의 광검출 채널이 제1 도전형의 반도체층을 가지는 실리콘 기판에 형성되어 이루어진 포토 다이오드 어레이로서, 제1 도전형의 반도체층 상에 형성되고, 당해 반도체층과의 계면에서 pn 접합을 구성함과 아울러, 피검출광의 입사에 의해서 생긴 캐리어를 애벌런치 증배시키는 복수의 증배 영역을, 당해 각 증배 영역과 각 광검출 채널이 서로 대응하도록 가지는 제2 도전형의 에피택셜(epitaxial) 반도체층과, 2개의 단부를 가지고 광검출 채널마다 마련되어, 한쪽 단부를 통하여 에피택셜 반도체층과 전기적으로 접속됨과 아울러 다른 쪽 단부를 통하여 신호 도선에 접속되는 복수의 저항을 구비하고, 제1 도전형의 반도체층에 있어서 적어도 각 광검출 채널에 대응하는 표면에 불규칙한 요철이 형성되어 있고, 제1 도전형의 반도체층에 있어서 적어도 각 광검출 채널에 대응하는 표면은, 광학적으로 노출되어 있다.
본 발명에 관한 포토 다이오드 어레이에서는, pn 접합은 제1 도전형의 반도체층과 당해 반도체층 상에 형성된 에피택셜 반도체층에 의해서 구성되어 있다. 증배 영역은 pn 접합이 실현되어 있는 에피택셜 반도체층에 형성되고, 각 광검출 채널에 대응하는 증배 영역은 이 에피택셜 반도체층에 있다. 따라서 상기 포토 다이오드 어레이는, 가이거 모드로 동작시켰을 때 에지 브레이크다운(edge breakedown)이 발생하는 pn 접합의 단부(에지)를 가지지 않아, 가이드 링을 마련할 필요가 없다. 이 때문에, 상기 포토 다이오드 어레이는 그 개구율을 높게 하는 것이 가능해진다.
그리고 본 발명에서는 제1 도전형의 반도체층에서 적어도 각 광검출 채널에 대응하는 표면에 불규칙한 요철이 형성되어 있다. 이 때문에, 포토 다이오드 어레이에 입사한 광은 불규칙한 요철이 형성된 표면에서 반사, 산란, 또는 확산되고, 실리콘 기판 내를 긴 거리 진행한다. 이것에 의해, 포토 다이오드 어레이에 입사한 광은 그 대부분이 포토 다이오드 어레이(실리콘 기판)를 투과하는 일 없이, 광검출 채널에서 흡수된다. 따라서 상기 포토 다이오드 어레이에서는, 포토 다이오드 어레이에 입사한 광의 주행거리가 길어지고, 광이 흡수되는 거리도 길어지기 때문에, 적색 ~ 근적외 파장 대역에서의 분광 감도 특성이 향상된다.
또, 본 발명에서는, 제1 도전형의 반도체층의 상기 표면에 불규칙한 요철이 형성되어 있다. 이 때문에, 불규칙한 요철이 형성된 상기 표면측에서 광에 의하지 않고 발생하는 불요 캐리어가 재결합되어, 암전류를 저감할 수 있다. 제1 도전형의 상기 반도체층은 어큐뮬레이션층으로서 기능하고, 제1 도전형의 반도체층의 상기 표면 부근에서 광에 의해 발생한 캐리어가 이 표면에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 캐리어가 상기 증배 영역에 효율적으로 이동하여, 포토 다이오드 어레이의 광검출 감도를 향상시킬 수 있다.
본 발명에 관한 포토 다이오드 어레이는, 피검출광을 입사시키는 복수의 광검출 채널이 제1 도전형의 반도체층을 가지는 실리콘 기판에 형성되어 이루어지는 포토 다이오드 어레이로서 제1 도전형의 반도체층 상에 형성되고, 피검출광의 입사에 의해서 생긴 캐리어를 애벌런치 증배시키는 복수의 증배 영역을, 당해 각 증배 영역과 각 광검출 채널이 서로 대응하도록 가지는 제1 도전형의 에피택셜 반도체층과, 제1 도전형의 에피택셜 반도체층 안에 형성되어 당해 에피택셜 반도체층과의 계면에서 pn 접합을 구성하는 제2 도전형의 반도체 영역과, 2개의 단부를 가지고 광검출 채널마다 마련되어, 한쪽 단부를 통하여 에피택셜 반도체층 안의 제2 도전형의 반도체 영역과 전기적으로 접속됨과 아울러 다른 쪽 단부를 통하여 신호 도선에 접속되는 복수의 저항을 구비하고 제1 도전형의 반도체층에 있어서 적어도 각 광검출 채널에 대응하는 표면에 불규칙한 요철이 형성되어 있고, 제1 도전형의 반도체층에 있어서 적어도 각 광검출 채널에 대응하는 표면은, 광학적으로 노출되어 있다.
본 발명에 관한 포토 다이오드 어레이에서는, pn 접합은 제1 도전형의 에피택셜 반도체층과 당해 반도체층 안에 형성된 제2 도전형의 반도체 영역에 의해서 구성되어 있다. 증배 영역은 pn 접합이 실현되어 있는 에피택셜 반도체층에 형성되고, 각 광검출 채널에 대응하는 증배 영역은 이 에피택셜 반도체층에 있다. 따라서 상기 포토 다이오드 어레이는 가이거 모드로 동작시켰을 때에 에지 브레이크다운이 발생하는 pn 접합의 단부(에지)를 가지지 않아, 가이드 링을 마련할 필요가 없다. 이 때문에, 상기 포토 다이오드 어레이는 그 개구율을 높게 하는 것이 가능해진다.
그리고 본 발명에 의하면, 상술한 바와 같이 포토 다이오드 어레이에 입사한 광의 주행거리가 길어지고, 광이 흡수되는 거리도 길어지기 때문에, 적색 ~ 근적외 파장 대역에서의 분광 감도 특성이 향상된다. 또, 제1 도전형의 상기 반도체층이 어큐뮬레이션층으로서 기능하고, 본 발명에서는 암전류를 저감할 수 있음과 더불어, 포토 다이오드의 광검출 감도를 향상시킬 수 있다.
바람직하게는, 제1 도전형의 반도체층에서 복수의 광검출 채널의 사이에 대응하는 표면은 불규칙한 요철이 추가로 형성되어 있음과 아울러, 광학적으로 노출하여 있다. 이 경우, 복수의 광검출 채널의 사이에 입사한 광도 불규칙한 요철이 형성된 표면에서 반사, 산란, 또는 확산되어, 어느 하나의 광검출 채널에서 흡수된다. 따라서 광검출 채널의 사이에서 검출 감도가 저하하는 일은 없고, 광검출 감도가 보다 한층 향상된다.
본 발명에 관한 포토 다이오드 어레이에 있어서, 실리콘 기판은 복수의 광검출 채널이 형성되어 있는 부분이 이 부분의 주변 부분을 남기고 박화되어 있어도 괜찮다. 이 경우, 표면 입사형 및 이면(裏面) 입사형의 포토 다이오드 어레이를 얻을 수 있다.
본 발명에 관한 포토 다이오드 어레이에서는, 제1 도전형의 반도체층의 두께가 불규칙한 요철의 고저차(高低差)보다도 큰 것이 바람직하다. 이 경우, 상술한 바와 같이, 제1 도전형의 반도체층에 의한 어큐뮬레이션층으로서의 작용 효과를 확보할 수 있다.
본 발명에 관한 포토 다이오드는 제1 도전형의 반도체로 이루어지고, 서로 대향하는 제1 주면 및 제2 주면을 가짐과 아울러 제1 주면측에 제2 도전형의 반도체 영역이 형성된 실리콘 기판을 구비하고, 실리콘 기판에는 제2 주면측에 실리콘 기판보다도 높은 불순물 농도를 가지는 제1 도전형의 어큐뮬레이션층이 형성되어 있음과 아울러, 제2 주면에 있어서 적어도 제2 도전형의 반도체 영역에 대향하는 영역에 불규칙한 요철이 형성되고 있고, 실리콘 기판의 제2 주면에 있어서 제2 도전형의 반도체 영역에 대향하는 영역은 광학적으로 노출되어 있다.
본 발명에 관한 포토 다이오드에서는 상술한 바와 같이, 포토 다이오드에 입사한 광의 주행거리가 길어지고, 광이 흡수되는 거리도 길어지기 때문에, 적색 ~ 근적외 파장 대역에서의 분광 감도 특성이 향상된다. 또, 실리콘 기판의 제2 주면측에 형성되는 제1 도전형의 어큐뮬레이션층에 의해, 암전류를 저감할 수 있음과 아울러, 포토 다이오드의 광검출 감도를 향상시킬 수 있다.
바람직하게는, 실리콘 기판은 제2 도전형의 반도체 영역에 대응하는 부분이 그 부분의 주변 부분을 남기고 제2 주면측보다 박화되어 있다. 이 경우, 실리콘 기판의 제1 주면 및 제2 주면측을 각각 광입사면으로 한 포토 다이오드를 얻을 수 있다.
바람직하게는, 제1 도전형의 어큐뮬레이션층의 두께가, 불규칙한 상기 요철의 고저차보다도 크다. 이 경우, 상술한 바와 같이, 어큐뮬레이션층에 의한 작용 효과를 확보할 수 있다.
본 발명에 의하면, 실리콘 포토 다이오드 및 실리콘 포토 다이오드 어레이로서, 근적외 파장 대역에 충분한 분광 감도 특성을 가지고 있는 포토 다이오드 및 포토 다이오드 어레이를 제공할 수 있다.
도 1은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 2는 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 3은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 4는 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 5는 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 6은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 7은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 8은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 9는 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 10은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 11은 제1 실시 형태에 관한 포토 다이오드의 구성을 나타내는 도면이다.
도 12는 실시예 1 및 비교예 1에 있어서의, 파장에 대한 분광 감도의 변화를 나타내는 그래프이다.
도 13은 실시예 1 및 비교예 1에 있어서의, 파장에 대한 온도 계수의 변화를 나타내는 그래프이다.
도 14는 제2 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 15는 제2 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 16은 제2 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 17은 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 18은 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 19는 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 20은 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 21은 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 22는 제4 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 23은 제4 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 24는 제4 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 25는 제5 실시 형태에 관한 포토 다이오드 어레이를 개략적으로 나타내는 평면도이다.
도 26은 도 25에 있어서의 XXVI-XXVI선을 따른 단면 구성을 개략적으로 나타내는 도면이다.
도 27은 각 광검출 채널과 신호 도선 및 저항의 접속 관계를 개략적으로 설명하기 위한 도면이다.
도 28은 제5 실시 형태에 관한 포토 다이오드 어레이의 제1 변형예의 단면 구성을 개략적으로 나타내는 도면이다.
도 29는 제5 실시 형태에 관한 포토 다이오드 어레이의 제2 변형예의 단면 구성을 개략적으로 나타내는 도면이다.
도 30은 제6 실시 형태에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다.
도 31은 제7 실시 형태에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다.
도 32는 제8 실시 형태에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다.
도 33은 도 26에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다.
도 34는 도 28에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다.
도 35는 도 29에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다.
도 36은 도 30에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다.
도 37은 도 31에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다.
도 38은 도 32에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다.
도 39는 포토 다이오드 어레이의 실장 구조의 일례를 개략적으로 나타내는 도면이다.
도 40은 포토 다이오드 어레이의 실장 구조의 일례를 개략적으로 나타내는 도면이다.
이하, 첨부 도면을 참조하여, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명한다. 또한, 설명에서 동일 요소 또는 동일 기능을 가지는 요소에는 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
(제1 실시 형태)
도 1 ~ 도 10을 참조하여, 제1 실시 형태에 관한 포토 다이오드의 제조 방법에 대해서 설명한다. 도 1 ~ 도 10은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
우선, 실리콘(Si) 결정으로 이루어지고, 서로 대향하는 제1 주면(1a) 및 제2 주면(1b)를 가지는 n-형 반도체 기판(1)을 준비한다(도 1 참조). n-형 반도체 기판(1)의 두께는 300㎛ 정도이며, 비저항은 1kΩ·cm 정도이다. 본 실시 형태에서는, 「고불순물 농도」란 예를 들면, 불순물 농도가 1×1017cm-3 정도 이상의 것으로서 「＋」를 도전형에 부여하여 나타낸다. 「저불순물 농도」란 예를 들면, 불순물 농도가 1×1015cm-3 정도 이하로서, 「-」를 도전형에 부여하여 나타낸다. n형 불순물로서는 안티몬(Sb)이나 비소(As) 등이 있고, p형 불순물로서는 붕소(B) 등이 있다.
다음으로, n-형 반도체 기판(1)의 제1 주면(1a) 측에, p＋형 반도체 영역(3) 및 n＋형 반도체 영역(5)을 형성한다(도 2 참조). p＋형 반도체 영역(3)은 중앙부가 개구된 마스크 등을 이용하여, n-형 반도체 기판(1) 내에서 제1 주면(1a) 측으로부터 p형 불순물을 고농도로 확산시킴으로써 형성한다. n＋형 반도체 영역(5)은 주변부 영역이 개구된 다른 마스크 등을 이용하여, p＋형 반도체 영역(3)을 둘러싸도록, n-형 반도체 기판(1) 내에서 제1 주면(1a) 측으로부터 n형 불순물을 n-형 반도체 기판(1)보다도 고농도로 확산시킴으로써 형성한다. p＋형 반도체 영역(3)의 두께는 예를 들면 0.55㎛정도이며, 시트 저항은 예를 들면 44Ω/sq. 이다. n＋형 반도체 영역(5)의 두께는 예를 들면 1.5㎛정도이며, 시트 저항은 예를 들면 12Ω/sq. 이다.
다음으로, n-형 반도체 기판(1)의 제1 주면(1a) 측에 절연층(7)을 형성한다(도 3 참조). 절연층(7)은 SiO2로 이루어지고, n-형 반도체 기판(1)를 열산화함으로써 형성된다. 절연층(7)의 두께는 예를 들면 0.1㎛ 정도이다. 그리고 p＋형 반도체 영역(3) 상의 절연층(7)에 컨택트홀(H1)을 형성하고, n＋형 반도체 영역(5) 상의 절연층(7)에 컨택트홀(H2)을 형성한다. 절연층(7) 대신에, SiN으로 이루어진 반사방지(AR)층을 형성할 수도 있다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b) 상 및 절연층(7) 상에, 패시베이션층(passivation layer; 9)을 형성한다(도 4 참조). 패시베이션층(9)은 SiN로 이루어지고, 예를 들면 플라즈마 CVD법에 의해 형성된다. 패시베이션층(9)의 두께는 예를 들면 0.1㎛이다. 그리고 n-형 반도체 기판(1)의 두께가 소망한 두께가 되도록, n-형 반도체 기판(1)을 제2 주면(1b)측으로부터 연마한다(도 5 참조). 이것에 의해, n-형 반도체 기판(1)의 제2 주면(1b) 상에 형성된 패시베이션층(9)이 제거되어, n-형 반도체 기판(1)이 노출된다. 여기에서는, 연마에 의해 노출된 면도 제2 주면(1b)으로 한다. 소망한 두께는 예를 들면 270㎛이다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b)에 펄스 레이저 광(PL)을 조사하여, 불규칙한 요철(10)을 형성한다(도 6 참조). 여기에서는, 도 7에 도시된 바와 같이, n-형 반도체 기판(1)을 챔버(C) 내에 배치하고, 챔버(C)의 외측에 배치된 펄스 레이저 발생 장치(PLD)로부터 펄스 레이저 광(PL)을 n-형 반도체 기판(1)에 조사한다. 챔버(C)는 가스 도입부(GIN) 및 가스 배출부(GOUT)를 가지고 있다. 불활성 가스(예를 들면, 질소 가스나 아르곤 가스 등)를 가스 도입부(GIN)로부터 도입하여 가스 배출부(GOUT)로부터 배출함으로써, 챔버(C) 내에 불활성 가스류(Gf)가 형성되어 있다. 펄스 레이저 광(PL)을 조사한 때에 발생하는 먼지 등이 불활성 가스류(Gf)에 의해 챔버(C) 밖으로 배출되어, n-형 반도체 기판(1)으로의 가공층이나 먼지 등의 부착을 방지하고 있다.
본 실시 형태에서는 펄스 레이저 발생 장치(PLD)로서 피코초 ~ 펨토초 펄스 레이저 발생 장치를 이용하여, 제2 주면(1b)의 전면에 걸쳐서 피코초 ~ 펨토초 펄스 레이저 광을 조사하고 있다. 제2 주면(1b)은 피코초 ~ 펨토초 펄스 레이저 광에 손상되어, 도 8에 도시된 바와 같이, 불규칙한 요철(10)이 제2 주면(1b)의 전면에 형성된다. 불규칙한 요철(10)은 제1 주면(1a)에 직교하는 방향에 대해서 교차하는 면을 가지고 있다. 요철(10)의 고저차는 예를 들면 0.5 ~ 10㎛ 정도이고, 요철(10)에서의 볼록부의 간격은 0.5 ~ 10㎛ 정도이다. 피코초 ~ 펨토초 펄스 레이저 광의 펄스 시간폭은 예를 들면 50fs ~ 2ps 정도이며, 강도는 예를 들면 4 ~ 16GW 정도이고, 펄스 에너지는 예를 들면 200 ~ 800μJ／pulse 정도이다. 보다 일반적으로는, 피크 강도는 3×1011 ~ ~ 2.5×1013(W／cm2), 플루엔스(fluence)는 0.1 ~ 1.3(J／cm2) 정도이다. 도 8은 제2 주면(1b)에 형성된 불규칙한 요철(10)을 관찰한 SEM 화상이다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b) 측에, 어큐뮬레이션층(11)을 형성한다(도 9 참조). 여기에서는, n-형 반도체 기판(1) 내에서 제2 주면(1b)측으로부터 n형 불순물을 n-형 반도체 기판(1)보다도 높은 불순물 농도가 되도록 이온 주입 또는 확산시킴으로써, 어큐뮬레이션층(11)을 형성한다. 어큐뮬레이션층(11)의 두께는 예를 들면 1㎛ 정도이다.
다음으로, n-형 반도체 기판(1)을 열처리(어닐)한다. 여기에서는, n-형 반도체 기판(1)을, N2가스 분위기 하에서, 800 ~ 1000℃ 정도의 범위에서, 0.5 ~ 1시간 정도에 걸쳐서 가열한다.
다음으로, 절연층(7) 상에 형성된 패시베이션층(9)을 제거한 후, 전극(13, 15)을 형성한다(도 10 참조). 전극(13)은 컨택트홀(H1) 내에 형성되고, 전극(15)은 컨택트홀(H2) 내에 형성된다. 전극(13, 15)은 각각 알루미늄(Al) 등으로 이루어지고, 두께는 예를 들면 1㎛ 정도이다. 이것에 의해, 포토 다이오드(PD1)가 완성된다.
포토 다이오드(PD1)는 도 10에 도시된 바와 같이, n-형 반도체 기판(1)을 구비하고 있다. n-형 반도체 기판(1)의 제1 주면(1a) 측에는 p＋형 반도체 영역(3) 및 n＋형 반도체 영역(5)이 형성되어 있고, n-형 반도체 기판(1)과 p＋형 반도체 영역(3) 간에는 pn 접합이 형성되어 있다. 전극(13)은 컨택트홀(H1)을 통하여, p＋형 반도체 영역(3)에 전기적으로 접촉 및 접속되어 있다. 전극(15)은 컨택트홀(H2)을 통하여, n＋형 반도체 영역(5)에 전기적으로 접촉 및 접속되고 있다.
n-형 반도체 기판(1)의 제2 주면(1b)에는 불규칙한 요철(10)이 형성되어 있다. n-형 반도체 기판(1)의 제2 주면(1b) 측에는 어큐뮬레이션층(11)이 형성되어 있고, 제2 주면(1b)은 광학적으로 노출되어 있다. 제2 주면(1b)이 광학적으로 노출되어 있다는 것은, 제2 주면(1b)이 공기 등의 분위기 가스와 접하여 있을 뿐만 아니라, 제2 주면(1b) 상에 광학적으로 투명한 막이 형성되어 있는 경우도 포함한다.
포토 다이오드(PD1)에서는 제2 주면(1b)에 불규칙한 요철(10)이 형성되어 있다. 이 때문에, 포토 다이오드(PD1)에 입사한 광(L)은 도 11에 도시된 바와 같이, 요철(10)에서 반사, 산란, 또는 확산되어, n-형 반도체 기판(1) 내를 장거리 진행한다.
통상, Si의 굴절률 n=3.5에 대해서, 공기의 굴절률 n=1.0이다. 포토 다이오드에서는 광 입사면에 수직인 방향으로부터 광이 입사한 경우, 포토 다이오드(실리콘 기판) 내에서 흡수되지 않은 광은, 광 입사면의 이면에서 반사하는 광 성분과 포토 다이오드를 투과하는 광 성분으로 나누어진다. 포토 다이오드를 투과한 광은 포토 다이오드의 감도에는 기여하지 않는다. 광 입사면의 이면에서 반사한 광 성분은 포토 다이오드 내에서 흡수되면 광 전류가 된다. 흡수되지 않은 광 성분은 광 입사면에서 광 입사면의 이면에 도달한 광 성분과 마찬가지로 반사 또는 투과된다.
포토 다이오드(PD1)에서는 광 입사면(제1 주면(1a))에 수직인 방향으로부터 광(L)이 입사된 경우, 제2 주면(1b)에 형성된 불규칙한 요철(10)에 도달하면, 요철(10)로부터의 출사 방향에 대해서 16.6˚이상의 각도에서 도달한 광 성분은 요철(10)에서 전반사된다. 요철(10)이 불규칙하게 형성되어 있기 때문에, 출사 방향에 대해서 다양한 각도를 가지고 있고, 전반사한 광 성분은 다양한 방향으로 확산한다. 이 때문에, 전반사한 광 성분은 n-형 반도체 기판(1) 내부에서 흡수되는 광 성분이 있으면, 제1 주면(1a)이나 측면에 도달하는 광 성분도 있다.
제1 주면(1a)이나 측면에 도달하는 광 성분은 요철(10)에서의 확산에 의해 다양한 방향으로 나아가기 때문에, 제1 주면(1a)이나 측면에 도달한 광 성분이 제1 주면(1a)이나 측면에서 전반사될 가능성은 지극히 높다. 제1 주면(1a)이나 측면에서 전반사한 광 성분은, 다른 면에서의 전반사를 반복하여 그 주행거리가 더욱 길어진다. 포토 다이오드(PD1)에 입사한 광(L)은 n-형 반도체 기판(1)의 내부를 장거리 진행하는 도중에, n-형 반도체 기판(1)에서 흡수되어 광 전류로서 검출된다.
포토 다이오드(PD1)에 입사한 광(L)은 그 대부분이 포토 다이오드(PD1)를 투과하는 일 없이 주행거리가 길어져서, n-형 반도체 기판(1)에서 흡수된다. 따라서 포토 다이오드(PD1)에서는 근적외 파장 대역에서의 분광 감도 특성이 향상된다.
제2 주면(1b)에 규칙적인 요철을 형성한 경우, 제1 주면(1a)이나 측면에 도달하는 광 성분은 요철에서 확산되고 있지만, 동일한 방향으로 진행한다. 따라서 제1 주면(1a)이나 측면에 도달한 광 성분이 제1 주면(1a)이나 측면에서 전반사될 가능성은 낮다. 이 때문에, 제1 주면(1a)이나 측면, 또한 제2 주면(1b)에서 투과하는 광 성분이 증가하여, 포토 다이오드에 입사한 광의 주행거리는 짧다. 그 결과, 근적외 파장 대역에서의 분광 감도 특성을 향상하는 것이 곤란해진다.
여기서, 제1 실시 형태에 의한 근적외 파장 대역에서의 분광 감도 특성의 향상 효과를 확인하기 위한 실험을 행하였다.
상술한 구성을 구비한 포토 다이오드(실시예 1로 칭함)와, n-형 반도체 기판의 제2 주면에 불규칙한 요철을 형성하고 있지 않은 포토 다이오드(비교예 1로 칭함)를 제작하여, 각각의 분광 감도 특성을 조사하였다. 실시예 1과 비교예 1은 펄스 레이저 광의 조사에 의한 불규칙한 요철을 형성한 점을 제외하고, 동일한 구성으로 되어 있다. n-형 반도체 기판(1)의 사이즈는 6.5mm×6.5mm로 설정하였다. p＋형 반도체 영역(3), 즉 광 감응 영역의 사이즈는 5. 8mm×5. 8mm로 설정하였다. 포토 다이오드에 인가하는 바이어스 전압(VR)은 0V로 설정하였다.
결과를 도 12에 나타낸다. 도 12에 있어서, 실시예 1의 분광 감도 특성은 T1으로 나타내고, 비교예 1의 분광 감도 특성은 특성 T2로 나타내고 있다. 도 12에 있어서, 세로축은 분광 감도(mA／W)를 나타내고, 가로축은 광의 파장(nm)을 나타내고 있다. 일점 쇄선으로 나타나고 있는 특성은 양자 효율(QE)이 100％가 되는 분광 감도 특성을 나타내고, 파선으로 나타나고 있는 특성은 양자 효율이 50％가 되는 분광 감도 특성을 나타내고 있다.
도 12로부터 알 수 있듯이, 예를 들면 1064nm에서, 비교예 1에서는 분광 감도가 0.2A／W(QE=25％)인 것에 대하여, 실시예 1에서는 분광 감도가 0.6A／W(QE=72％)로 되어 있어, 근적외 파장 대역에서의 분광 감도가 큰폭으로 향상되어 있다.
실시예 1 및 비교예 1에 있어서의, 분광 감도의 온도 특성에 대해서도 확인하였다. 여기에서는, 분위기 온도를 25℃에서 60℃로 상승시켜 분광 감도 특성을 조사하고, 25℃에서의 분광 감도에 대한 60℃에서의 분광 감도의 비율(온도 계수)을 구하였다. 결과를 도 13에 나타낸다. 도 13에 있어서, 실시예 1의 온도 계수의 특성은 T3로 도시되고, 비교예 1의 온도 계수의 특성은 특성 T4로 도시되어 있다. 도 13에 있어서, 세로축은 온도 계수(％／℃)를 나타내고, 가로축은 광의 파장(nm)을 나타내고 있다.
도 13으로부터 알 수 있듯이, 예를 들면 1064nm에서, 비교예 1에서는 온도 계수가 0.7％／℃인 것에 대하여, 실시예 1에서는 온도 계수가 0.2％／℃가 되어 있어, 온도 의존성이 낮다. 일반적으로, 온도가 상승하면 흡수 계수의 증대와 밴드 갭 에너지의 감소에 의해, 분광 감도가 높아진다. 실시예 1에서는 실온 상태에서도 분광 감도가 충분히 높기 때문에, 온도 상승에 의한 분광 감도의 변화가 비교예 1에 비하여 작아져 있다.
포토 다이오드(PD1)에서는 n-형 반도체 기판(1)의 제2 주면(1b) 측에 어큐뮬레이션층(11)이 형성되어 있다. 이것에 의해, 제2 주면(1b) 측에서 광에 의하지 않고 발생하는 불필요한 캐리어가 재결합되어, 암전류를 저감할 수 있다. 어큐뮬레이션층(11)은 제2 주면(1b) 부근에서 광에 의해 발생한 캐리어가 당해 제2 주면(1b)에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 캐리어는 pn 접합부에 효율적으로 이동하여, 포토 다이오드(PD1)의 광검출 감도를 더욱 향상시킬 수 있다.
제1 실시 형태에서는 어큐뮬레이션층(11)을 형성한 후에 n-형 반도체 기판(1)을 열처리하고 있다. 이것에 의해, n-형 반도체 기판(1)의 결정성이 회복되어, 암전류의 증가 등의 불편을 방지할 수 있다.
제1 실시 형태에서는, n-형 반도체 기판(1)을 열처리한 후에, 전극(13, 15)을 형성하고 있다. 이것에 의해, 전극(13, 15)에 비교적 융점이 낮은 금속을 이용하는 경우에서도, 열처리에 의해 전극(13, 15)이 용융(溶融)하는 일은 없다. 따라서 열처리의 영향을 받지 않고, 전극(13, 15)을 적절히 형성할 수 있다.
제1 실시 형태에서는 피코초 ~ 펨토초 펄스 레이저 광을 조사하여, 불규칙한 요철(10)을 형성하고 있다. 이것에 의해, 불규칙한 요철(10)을 적절하고, 또한 용이하게 형성할 수 있다.
(제2 실시 형태)
도 14 ~ 도 16을 참조하여, 제2 실시 형태에 관한 포토 다이오드의 제조 방법에 대해서 설명한다. 도 14 ~ 도 16은 제2 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
제2 실시 형태의 제조 방법은 n-형 반도체 기판(1)을 제2 주면(1b) 측으로부터 연마할 때까지는, 제1 실시 형태의 제조 방법과 같으므로, 여기까지의 공정 설명을 생략한다. n-형 반도체 기판(1)을 제2 주면(1b)측으로부터 연마하고, n-형 반도체 기판(1)을 소망한 두께로 한 후, n-형 반도체 기판(1)의 제2 주면(1b) 측에, 어큐뮬레이션층(11)을 형성한다(도 14 참조). 어큐뮬레이션층(11)의 형성은 제1 실시 형태와 마찬가지로 하여 실행한다. 어큐뮬레이션층(11)의 두께는 예를 들면 1㎛정도이다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b)에 펄스 레이저 광(PL)을 조사하여, 불규칙한 요철(10)을 형성한다(도 15 참조). 불규칙한 요철(10)의 형성은 제1 실시 형태와 마찬가지로 하여 실행한다.
다음으로, 제1 실시 형태와 마찬가지로 n-형 반도체 기판(1)을 열처리한다. 그리고 절연층(7) 상에 형성된 패시베이션층(9)을 제거한 후, 전극(13, 15)을 형성한다(도 16 참조). 이것에 의해, 포토 다이오드(PD2)가 완성된다.
제2 실시 형태에 있어서도, 제1 실시 형태와 마찬가지로 포토 다이오드(PD2)에 입사한 광의 주행거리가 길어지고, 광이 흡수되는 거리도 길어진다. 이것에 의해, 포토 다이오드(PD2)에서도 적색 ~ 근적외 파장 대역에서의 분광 감도 특성을 향상시킬 수 있다.
제2 실시 형태에서는 어큐뮬레이션층(11)의 두께가 불규칙한 요철(10)의 고저차보다도 크다. 이 때문에, 어큐뮬레이션층(11)을 형성한 후에, 펄스 레이저 광을 조사하여, 불규칙한 요철(10)을 형성하더라도, 어큐뮬레이션층(11)이 확실하게 남는다. 따라서 어큐뮬레이션층(11)에 의한 작용 효과를 확보할 수 있다.
(제3 실시 형태)
도 17 ~ 도 21을 참조하여, 제3 실시 형태에 관한 포토 다이오드의 제조 방법에 대해서 설명한다. 도 17 ~ 도 21은 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
제3 실시 형태의 제조 방법은, 패시베이션층(9)을 형성할 때까지는 제1 실시 형태의 제조 방법과 같으므로, 여기까지의 공정 설명을 생략한다. 패시베이션층(9)을 형성한 후, n-형 반도체 기판(1)에서의 p＋형 반도체 영역(3)에 대응하는 부분을 당해 부분의 주변 부분을 남기고 제2 주면(1b) 측으로부터 박화(薄化)한다(도 17 참조). n-형 반도체 기판(1)의 박화는, 예를 들면 수산화 칼륨 용액이나 TMAH(수산화 테트라 메틸 암모늄 용액) 등을 이용한 알칼리 에칭에 의한 이방성 에칭에 의해 행해진다. n-형 반도체 기판(1)의 박화된 부분의 두께는 예를 들면, 100㎛정도이고, 주변 부분의 두께는 예를 들면, 300㎛정도이다.
다음으로, n-형 반도체 기판(1)의 주변 부분의 두께가 소망한 두께가 되도록, n-형 반도체 기판(1)을 제2 주면(1b) 측으로부터 연마한다(도 18 참조). 소망한 두께는 예를 들면, 270㎛이다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b)에 펄스 레이저 광(PL)을 조사하여 불규칙한 요철(10)을 형성한다(도 19 참조). 불규칙한 요철(10)의 형성은 제1 실시 형태와 마찬가지로 하여 실행한다.
다음으로, n-형 반도체 기판(1)의 박화되어 있는 부분인 제2 주면(1b) 측에, 어큐뮬레이션층(11)을 형성한다(도 20 참조). 어큐뮬레이션층(11)의 형성은 제1 실시 형태와 마찬가지로 하여 실행한다. 어큐뮬레이션층(11)의 두께는 예를 들면, 3㎛정도이다.
다음으로, 제1 실시 형태와 마찬가지로 n-형 반도체 기판(1)을 열처리한 후, 절연층(7) 상에 형성된 패시베이션층(9)을 제거하여 전극(13, 15)을 형성한다(도 21 참조). 이것에 의해, 포토 다이오드(PD3)가 완성된다.
제3 실시 형태에 있어서도, 제1 및 제2 실시 형태와 마찬가지로, 포토 다이오드(PD3)에 입사한 광의 주행거리가 길어지고, 광이 흡수되는 거리도 길어진다. 이것에 의해, 포토 다이오드(PD3)에서도 적색 ~ 근적외 파장 대역에서의 분광 감도 특성을 향상시킬 수 있다.
제3 실시 형태에서는, 불규칙한 요철(10)을 형성하기 전에 n-형 반도체 기판(1)에서의 p＋형 반도체 영역(3)에 대응하는 부분을, 당해 부분의 주변 부분을 남기고 제2 주면(1b) 측으로부터 박화하고 있다. 이것에 의해, n-형 반도체 기판(1)의 제1 주면(1a) 및 제2 주면(1b) 측을 각각 광 입사면으로 한 포토 다이오드(PD3)를 얻을 수 있다.
(제4 실시 형태)
도 22 ~ 도 24를 참조하여, 제4 실시 형태에 관한 포토 다이오드의 제조 방법에 대해서 설명한다. 도 22 ~ 도 24는 제4 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
제4 실시 형태의 제조 방법은, n-형 반도체 기판(1)을 박화할 때까지는 제3 실시 형태의 제조 방법과 같으므로, 여기까지의 공정 설명을 생략한다. n-형 반도체 기판(1)을 제2 주면(1b) 측으로부터 연마하고, n-형 반도체 기판(1)을 소망한 두께로 한 후, n-형 반도체 기판(1)의 박화되어 있는 부분인 제2 주면(1b) 측에, 어큐뮬레이션층(11)을 형성한다(도 22 참조). 어큐뮬레이션층(11)의 형성은 제1 실시 형태와 마찬가지로 하여 행한다. 어큐뮬레이션층(11)의 두께는 예를 들면, 3㎛정도이다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b)에 펄스 레이저 광(PL)를 조사하여 불규칙한 요철(10)을 형성한다(도 23 참조). 불규칙한 요철(10)의 형성은 제1 실시 형태와 마찬가지로 하여 행한다.
다음으로, 제1 실시 형태와 마찬가지로, n-형 반도체 기판(1)을 열처리한다. 그리고 절연층(7) 상에 형성된 패시베이션층(9)을 제거한 후, 전극(13, 15)을 형성한다(도 24 참조). 이것에 의해, 포토 다이오드(PD4)가 완성된다.
제4 실시 형태에 있어서도, 제1 ~ 제3 실시 형태와 마찬가지로, 포토 다이오드(PD4)에 입사한 광의 주행거리가 길어지고, 광이 흡수되는 거리도 길어진다. 이것에 의해, 포토 다이오드(PD4)에서도 적색 ~ 근적외 파장 대역에서의 분광 감도 특성을 향상시킬 수 있다.
제4 실시 형태에서는, 어큐뮬레이션층(11)을 형성하기 전에, n-형 반도체 기판(1)에서의 p＋형 반도체 영역(3)에 대응하는 부분을, 당해 부분의 주변 부분을 남기고 제2 주면(1b) 측으로부터 박화하고 있다. 이것에 의해, n-형 반도체 기판(1)의 제1 주면(1a) 및 제2 주면(1b) 측을 각각 광 입사면으로 한 포토 다이오드(PD4)를 얻을 수 있다.
(제5 실시 형태)
도 25 및 도 26을 참조하여, 제5 실시 형태에 관한 포토 다이오드 어레이(PDA1)의 구성에 대해서 설명한다. 도 25는 제5 실시 형태에 관한 포토 다이오드 어레이(PDA1)를 개략적으로 나타내는 평면도이다. 도 26은 도 25에 도시된 포토 다이오드 어레이(PDA1)의 XXVI－XXVI선을 따른 단면 구성을 나타내는 도면이다.
포토 다이오드 어레이(PDA1)는 기판(22) 상에 복수의 반도체층 및 절연층이 적층되어 이루어진다. 도 25에 도시된 바와 같이 포토 다이오드 어레이(PDA1)은 피검출광을 입사시키는 복수의 광검출 채널(CH)이 매트릭스 모양(본 실시 형태에서는 4×4)로 형성되어 이루지는 포톤 카운팅용 멀티 채널 애벌런치 포토 다이오드이다. 포토 다이오드 어레이(PDA1)의 상면 측에는 신호 도선(23), 저항(24), 및 전극 패드(25)가 마련되어 있다. 기판(22)은 예를 들면, 한 변이 1mm 정도의 정방형상이다. 각 광검출 채널(CH)은 예를 들면, 정방형상이다.
신호 도선(23)은 읽기부(23a)와, 접속부(23b)와, 채널 외주부(23c)로 이루어진다. 읽기부(23a)는 각 광검출 채널(CH)로부터 출력된 신호를 운반한다. 접속부(23b)는 각 저항(24)과 읽기부(23a)를 접속한다. 각 채널 외주부(23c)는 광검출 채널(CH)의 외주를 둘러싸도록 배선된다. 읽기부(23a)는 당해 읽기부(23a)를 사이에 두고 인접하는 2개의 열에 배치된 광검출 채널(CH) 각각과 접속되어 있고, 그 일단에서 전극 패드(25)와 접속되어 있다. 본 실시 형태에서는 포토 다이오드가 4×4의 매트릭스 모양으로 배치되어 있기 때문에, 포토 다이오드 어레이(PDA1) 상에는 2개의 읽기부(23a)가 배선되어 있고, 이것들은 전극 패드(25)에 대해서 양쪽 모두 접속된다. 신호 도선(23)은 예를 들면, 알루미늄(Al)으로 이루어진다.
저항(24)은 한쪽 단부(24a) 및 채널 외주부(23c)를 통하여 광검출 채널(CH)마다 마련되어 있고, 다른쪽 단부(24b) 및 접속부(23b)를 통하여 읽기부(23a)에 접속된다. 동일한 읽기부(23a)에 접속되는 복수(본 실시 형태에서는 8개)의 저항(24)은 당해 읽기부(23a)에 대해서 접속된다. 저항(24)은 예를 들면, 폴리 실리콘(Poly－Si)으로 이루어진다.
다음으로, 도 26을 참조하여 포토 다이오드 어레이(PDA1)의 단면 구성에 대해서 설명한다. 도 26에 도시된 바와 같이, 포토 다이오드 어레이(PDA1)은 도전형이 n형(제1 도전형)인 반도체층을 가지는 기판(22)과, 기판(22) 상에 형성된 도전형이 p형(제2 도전형)인 p－형 반도체층(33)과, p－형 반도체층(33) 상에 형성된 도전형이 p형인 p＋형 반도체 영역(34)과, 보호막(36)과, p－형 반도체층(33)에 형성된 도전형이 n형(제1 도전형)인 분리부(40)와, 보호막(36) 상에 형성된 상기 신호 도선(23) 및 저항(24)을 구비한다. 피검출광은 도 26의 상면측으로부터 또는 하측면으로부터 입사된다.
기판(22)은 기판 부재(S)와, 기판 부재(S) 상에 형성된 절연막(31)과, 절연막(31) 상에 형성된 n＋형 반도체층(32)을 가진다. 기판 부재(S)는 Si(실리콘)로 이루어진다. 절연막(31)은 예를 들면. SiO2(산화 실리콘)로 이루어진다. n＋형 반도체층(32)은 Si로 이루어지고, 불순물 농도가 높은 도전형이 n형인 반도체층이다. n＋형 반도체층(32)의 두께는 예를 들면 1㎛ ~ 12㎛이다.
p－형 반도체층(33)은 불순물 농도가 낮은 도전형이 p형인 에피택셜 반도체층이다. p－형 반도체층(33)은 기판(22)과의 계면에서 pn 접합을 구성한다. p－형 반도체층(33)은 피검출광의 입사에 의해서 생긴 캐리어를 애벌런치 증배하는 증배 영역(AM)을 각 광검출 채널(CH)에 대응하여 복수 개 가진다. p－형 반도체층(33)의 두께는 예를 들면, 3㎛ ~ 5㎛이다. p－형 반도체층(33)은 Si로 이루어진다. 따라서 n＋형 반도체층(32)와 p－형 반도체층(33)은, 실리콘 기판을 구성하고 있다.
p＋형 반도체 영역(34)은 각 광검출 채널(CH)의 증배 영역(AM)에 대응하고, p－형 반도체층(33) 상에 형성되어 있다. 즉, 반도체층의 적층 방향(이하, 간단하게 적층 방향이라고 함)에서 p＋형 반도체 영역(34)의 아래쪽에 위치하는 p－형 반도체층(33)의 기판(22)과의 계면 근방의 영역이 증배 영역(AM)이다. p＋형 반도체 영역(34)은 Si로 이루어진다.
분리부(40)는 복수의 광검출 채널(CH)의 사이에 형성되고, 각 광검출 채널(CH)을 분리한다. 즉, 분리부(40)는 각 광검출 채널(CH)과 1대 1로 대응하여 p－형 반도체층(33)에 증배 영역(AM)이 형성되도록 형성된다. 분리부(40)는 각 증배 영역(AM)의 주위를 완전하게 둘러싸도록 기판(22) 상에서 2차원 격자 모양으로 형성된다. 분리부(40)는 적층 방향에서 p－형 반도체층(33)의 상면측으로부터 하면측까지 관통하여 형성되어 있다. 분리부(40)의 불순물은 예를 들면, P로 이루어지고, 불순물 농도가 높은 도전형이 n형인 반도체층이다. 분리부(40)를 확산에 의해 형성하면, 긴 열처리 시간이 필요하다. 이 때문에, n＋형 반도체층(32)의 불순물이 에피택셜 반도체층으로 확산되어, pn 접합의 계면이 솟아오르는 것을 생각할 수 있다. 이 솟아오름 방지를 위해, 분리부(40)에 해당하는 영역의 중앙 부근을 트랜치 에칭한 후, 불순물의 확산을 실행하여 분리부(40)를 형성할 수도 있다. 상세는 다른 실시 형태에서 설명되지만, 트랜치 구(溝)에는 광검출 채널이 흡수하는 파장 대역의 광을 흡수 또는 반사하는 물질로 채우는 것에 의해 차광부를 형성할 수도 있다. 이 경우, 경사 증배에 의한 발광이 인접하는 광검출 채널에 영향을 미쳐 발생하는 누화(cross talk)를 방지할 수 있다.
p－형 반도체층(33), p＋형 반도체 영역(34), 및 분리부(40)는 포토 다이오드 어레이(PDA1)의 상면 측에 있어서 평면을 형성하고, 그것들 위에는 보호막(36)이 형성되어 있다. 보호막(36)은 예를 들면, SiO2로 이루어진 절연층에 의해서 형성된다.
보호막(36) 상에는 신호 도선(23) 및 저항(24)이 형성되어 있다. 신호 도선(23)의 읽기부(23a) 및 저항(24)은 분리부(40)의 위쪽에 형성되어 있다.
신호 도선(23)이 애노드로서 기능하고, 캐소드로서, 도시는 생략하지만, 기판(22)의 하면측(절연막(31)을 가지지 않는 측)의 전면에 투명 전극층(예를 들면 ITO(Indium Tin Oxide)로 이루어진 층)을 구비하여도 좋다. 또는, 캐소드로서 전극부가 표면측으로 인출하도록 형성되어도 좋다.
여기서, 도 27을 참조하여, 각 광검출 채널(CH), 신호 도선(23) 및 저항(24) 간의 접속 관계를 설명한다. 도 27는 각 광검출 채널(CH), 신호 도선(23) 및 저항(24)간의 접속 관계를 개략적으로 설명하기 위한 도면이다. 도 27에 도시된 바와 같이, 각 광검출 채널(CH)의 p＋형 반도체 영역(34)과 신호 도선(23)(채널 외주부(23c))은 직접 접속되어 있다. 이것에 의해, 신호 도선(23)(채널 외주부(23c))과 p－형 반도체층(33)은 전기적으로 접속된다. p－형 반도체층(33)과 저항(24)의 일단부(24a)는 신호 도선(23)(채널 외주부(23c))을 통하여 접속되고, 저항(24)은 다른 일단부(24b)가 각각 접속부(23b)를 통하여 읽기부(23a)에 대해서 접속된다.
기판(22)은 복수의 광검출 채널(CH)이 형성된 영역이 기판 부재(S) 측으로부터 박화되고, 기판 부재(S)에 있어서 복수의 광검출 채널(CH)이 형성된 영역에 대응하는 부분이 제거되어 있다. 박화된 영역의 주위에는 기판 부재(S)가 프레임부로서 존재하고 있다. 또한, 상기 프레임부도 제거되어, 기판(22)은 전영역이 박화된, 즉 기판 부재(S) 전체가 제거된 구성을 가져도 좋다. 기판 부재(S)의 제거는 에칭(예를 들면, 드라이 에칭 등)이나, 연마 등에 의해 실행할 수 있다. 드라이 에칭에 의해 기판 부재(S)를 제거하는 경우, 절연막(31)은 에칭 스탑층으로서도 기능한다. 기판 부재(S)가 제거됨으로써 노출되는 절연막(31)은 후술하는 것처럼 하여 제거된다.
n＋형 반도체층(32)의 표면에는 복수의 광검출 채널(CH)이 형성된 영역 전체에 걸쳐서, 불규칙한 요철(10)이 형성되어 있다. n＋형 반도체층(32)의 표면에서 불규칙한 요철(10)이 형성된 영역은, 광학적으로 노출되어 있다. n＋형 반도체층(32)의 표면이 광학적으로 노출되어 있다는 것은, n＋형 반도체층(32)의 표면이 공기 등의 분위기 가스와 접하고 있을 뿐 아니라, n＋형 반도체층(32)의 표면 상에 광학적으로 투명한 막이 형성되어 있는 경우도 포함한다. 불규칙한 요철(10)은 각 광검출 채널(CH)에 대향하고 있는 영역에만 형성되어 있을 수도 있다.
불규칙한 요철(10)은 기판 부재(S)가 제거됨으로써 노출되어 있는 절연막(31)에, 상술한 실시 형태와 마찬가지로 펄스 레이저 광을 조사함으로써 형성된다. 즉, 노출되어 있는 절연막(31)에 펄스 레이저 광이 조사되면, 절연막(31)이 제거됨과 아울러, n＋형 반도체층(32)의 표면이 펄스 레이저 광으로 손상되어, 불규칙한 요철(10)이 형성된다. 불규칙한 요철(10)은 n＋형 반도체층(32)의 표면에 직교 하는 방향에 대해서 교차하는 면을 가지고 있다. 요철(10)의 고저차는 예를 들면, 0.5 ~ 10㎛ 정도이며, 요철(10)에서 볼록부의 간격은 0.5 ~ 10㎛ 정도이다. 피코초 ~ 펨토초 펄스 레이저 광의 펄스 시간폭은 예를 들면 50fs ~ 2ps 정도이며, 강도는 예를 들면 4 ~ 16GW 정도이며, 펄스 에너지는 예를 들면 200 ~ 800μJ／pulse 정도이다. 보다 일반적으로는, 피크 강도는 3×1011 ~ 2.5×1013(W／cm2), 플루언스(fluence)는 0.1 ~ 1.3(J／cm2) 정도이다.
펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성한 후에, 기판(22)을 열처리(어닐)하는 것이 바람직하다. 예를 들면, 기판(22)을 N2가스 분위기하에서 800 ~ 1000℃ 정도의 범위에서, 0.5 ~ 1.0 시간 정도에 걸쳐서 가열한다. 상기 열처리에 의해, n＋형 반도체층(32)의 결정성이 회복되어 암전류 증가 등의 불편을 방지할 수 있다.
이와 같이 구성된 포토 다이오드 어레이(PDA1)를 포톤 카운팅에 이용하는 경우, 가이거 모드(Geiger mode)라고 불리는 동작 조건하에서 동작시킨다. 가이거 모드 동작시에는, 각 광검출 채널(CH)에 브레이크다운 전압보다도 높은 역전압(예를 들면 50V 이상)이 인가된다. 이 상태에서 상면측으로부터 각 광검출 채널(CH)에 피검출광이 입사되면, 피검출광이 각 광검출 채널(CH)에서 흡수되어 캐리어가 발생한다. 발생한 캐리어는 각 광검출 채널(CH) 내의 전계에 따라서 가속하면서 이동하고, 각 증배 영역(AM)에서 증배된다. 그리고 증배된 캐리어는 저항(24)을 통하여 신호 도선(23)에 의해 외부로 취출되고, 그 출력 신호의 파고값(波高値)에 기초하여 검출된다. 포톤을 검출한 채널에서는 모두 동량(同量)의 출력을 얻을 수 있으므로, 모든 채널로부터의 총출력을 검출함으로써 포토 다이오드 어레이(PDA1) 중 몇 개의 광검출 채널(CH)로부터 출력이 있었는지가 카운트된다. 따라서 포토 다이오드 어레이(PDA1)에서는 피검출광의 1회 조사에 의해서, 포톤 카운팅이 이루어진다.
그런데 포토 다이오드 어레이(PDA1)에서는 n＋형 반도체층(32)의 표면에 불규칙한 요철(10)이 형성되어 있다. 이 때문에, 포토 다이오드 어레이(PDA1)에 입사한 광은 요철(10)에서 반사, 산란, 또는 확산되어, 포토 다이오드 어레이(PDA1) 내를 장거리 진행한다.
예를 들면, 포토 다이오드 어레이(PDA1)를 표면 입사형 포토 다이오드 어레이로서 이용하여, 보호막(36) 측으로부터 포토 다이오드 어레이(PDA1)에 광이 입사한 경우, n＋형 반도체층(32)의 표면에 형성된 불규칙한 요철(10)에 도달하면, 요철(10)로부터의 출사 방향에 대해서 16.6°이상의 각도에서 도달된 광 성분은 요철(10)에서 전반사된다. 요철(10)은 불규칙하게 형성되어 있으므로, 출사 방향에 대해서 다양한 각도를 가지고 있고, 전반사한 광 성분은 다양한 방향으로 확산한다. 이 때문에, 전반사한 광 성분은 각 광검출 채널(CH)에서 흡수되는 광 성분이 있으면, 보호막(36) 측의 표면이나 n＋형 반도체층(32)의 측면에 도달하는 광 성분도 있다.
보호막(36) 측의 표면이나 n＋형 반도체층(32)의 측면에 도달하는 광 성분은, 요철(10)에서의 확산에 의해 다양한 방향으로 진행한다. 이 때문에, 보호막(36) 측의 표면이나 n＋형 반도체층(32)의 측면에 도달한 광 성분이 보호막(36) 측의 표면이나 n＋형 반도체층(32)의 측면에서 전반사할 가능성은 매우 높다. 보호막(36) 측의 표면이나 n＋형 반도체층(32)의 측면에서 전반사한 광 성분은, 다른 면에서의 전반사를 반복하여 그 주행거리가 더욱 길어진다. 포토 다이오드 어레이(PDA1)에 입사한 광은, 포토 다이오드 어레이(PDA1)의 내부를 장거리 진행하는 도중에, 각 광검출 채널(CH)에서 흡수되어 광 전류로서 검출된다.
포토 다이오드 어레이(PDA1)를 이면 입사형 포토 다이오드 어레이로서 이용하여, n＋형 반도체층(32)의 표면측으로부터 포토 다이오드 어레이(PDA1)에 광이 입사된 경우, 입사한 광은 요철(10)에 의해 산란되어 포토 다이오드 어레이(PDA1) 내를 다양한 방향으로 진행한다. 보호막(36) 측의 표면이나 n＋형 반도체층(32)의 측면에 도달하는 광 성분은, 요철(10)에서의 확산에 의해 다양한 방향으로 진행한다. 이 때문에, 보호막(36) 측의 표면이나 n＋형 반도체층(32)의 측면에 도달한 광 성분이 각면에서 전반사할 가능성은 매우 높다. 보호막(36) 측의 표면이나 n＋형 반도체층(32)의 측면에서 전반사한 광 성분은, 다른 면에서의 전반사나 요철(10)에서의 반사, 산란, 또는 확산을 반복하여, 그 주행거리가 더욱 길어진다. 포토 다이오드 어레이(PDA1)에 입사한 광은 요철(10)에서 반사, 산란, 또는 확산되어, 포토 다이오드 어레이(PDA1) 내를 장거리 진행하고, 각 광검출 채널(CH)에서 흡수되어 광 전류로서 검출된다.
포토 다이오드 어레이(PDA1)에 입사한 광(L)은 그 대부분이 포토 다이오드 어레이(PDA1)를 투과하는 일 없이, 주행거리가 길어져서, 각 광검출 채널(CH)에서 흡수된다. 따라서 포토 다이오드 어레이(PDA1)에서는 적색 ~ 근적외 파장 대역에서의 분광 감도 특성이 향상된다.
제5 실시 형태에서는, n＋형 반도체층(32)의 표면에 불규칙한 요철(10)이 형성되어 있다. 이 때문에, 불규칙한 요철(10)이 형성된 상기 표면 측에서 광에 의하지 않고 발생하는 불요 캐리어가 재결합되어, 암전류를 저감할 수 있다. n＋형 반도체층(32)은 어큐뮬레이션층으로서 기능하고, n＋형 반도체층(32)의 상기 표면 부근에서 광에 의해 발생한 캐리어가 그 표면에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 캐리어는 증배 영역(AM)에 효율적으로 이동하여, 포토 다이오드 어레이(PDA1)의 광검출 감도를 향상시킬 수 있다.
제5 실시 형태에서는, n＋형 반도체층(32)에 있어서 복수의 광검출 채널(CH) 사이에 대응하는 표면도 불규칙한 요철(10)이 형성되어 있음과 아울러, 광학적으로 노출되어 있다. 이 때문에, 복수의 광검출 채널(CH) 사이에 입사한 광도, 불규칙한 요철(10)에서 반사, 산란, 또는 확산되어, 어느 하나의 광검출 채널(CH)에서 흡수된다. 따라서 광검출 채널(CH) 사이에서 검출 감도가 저하하는 일은 없어, 포토 다이오드 어레이(PDA1)의 광검출 감도가 보다 한층 향상된다. 그런데, 제5 실시 형태에서는, 복수의 광검출 채널(CH)이 형성되어 있지만, 각 광검출 채널(CH)은 광의 입사 위치를 검출하는 것은 아니고, 출력으로서 각 광검출 채널(CH)의 출력의 합을 취한다. 이 때문에, 각 광검출 채널(CH) 사이의 누화는 문제가 되지 않고, 입사한 광은 어느 하나의 광검출 채널(CH)에서 검출되면 좋다.
제5 실시 형태에서는, n＋형 반도체층(32)의 두께가 불규칙한 요철(10)의 고저차보다도 크다. 이 때문에, n＋형 반도체층(32)에 의한 어큐뮬레이션층으로서의 작용 효과를 확실하게 확보할 수 있다.
포토 다이오드 어레이(PDA1)에서는, pn 접합은 기판(22)의 n＋형 반도체층(32)과, 당해 기판(22)의 n＋형 반도체층(32) 상에 형성된 에피택셜 반도체층인 p－형 반도체층(33)에 의해서 구성되어 있다. 증배 영역(AM)은 pn 접합이 실현되어 있는 p－형 반도체층(33)에 형성되고, 각 증배 영역(AM)의 각 광검출 채널(CH)에 대한 대응은 광검출 채널(CH) 사이에 형성된 분리부(40)에 의해서 실현되어 있다. pn 접합면은 n＋형 반도체층(32)과 p－형 반도체층(33)의 계면과, 분리부(40)와 p－형 반도체층(33)의 계면으로 구성되어 있다. 이 때문에, 고농도 불순물 영역이 볼록해져서, 전계가 높아지는 영역이 존재하지 않는다. 따라서 포토 다이오드 어레이(PDA1)는 가이거 모드로 동작시켰을 때에 에지 브레이크다운이 발생하는 pn 접합의 단부(에지)를 갖지 않다. 이 때문에, 포토 다이오드 어레이(PDA1)에서는 각 광검출 채널(CH)의 pn 접합에 대해서 가이드 링을 마련할 필요가 없다. 이것에 의해, 포토 다이오드 어레이(PDA1)는 그 개구율을 현격하게 높게 하는 것이 가능해진다.
개구율을 높게 함으로써, 포토 다이오드 어레이(PDA1)에서는 검출 효율을 크게 하는 일도 가능해진다.
각 광검출 채널(CH) 간은 분리부(40)에 의해서 분리되고 있기 때문에, 누화를 양호하게 억제하는 것이 가능해진다.
가이거 모드로 동작시켜, 포톤이 입사된 광검출 채널과 입사되지 않은 채널 간의 전압차가 커진 경우에도, 광검출 채널(CH) 간에는 분리부(40)가 형성되어 있기 때문에, 충분히 채널 간을 분리할 수 있다.
포토 다이오드 어레이(PDA1)에서는 신호 도선(23)의 읽기부(23a)가 분리부(40)의 위쪽에 형성되어 있으므로, 신호 도선(23)이 증배 영역(AM) 위쪽, 즉 광검출면 상을 가로지는 것이 억제된다. 이 때문에, 개구율은 보다 한층 향상된다. 또한, 암전류의 억제에도 효과적이라고 생각할 수 있다. 포토 다이오드 어레이(PDA1)에서는 저항(24)도 분리부(40)의 위쪽에 형성되어 있기 때문에, 개구율은 더 더욱 향상된다.
n형의 반도체 기판을 이용하고, 그 위에 p형의 에피택셜 반도체층을 형성한 경우, n형의 반도체 기판에서 발생한 홀의 일부가 지연되어 증배 영역으로 들어가는 애프터 펄스가 되어 버린다고 하는 문제가 발생하는 것을, 본원 발명자는 애프터 펄스의 파장 의존성으로부터 찾아냈다. 이러한 문제에 대해, 포토 다이오드 어레이(PDA1)에서는 복수의 광검출 채널(CH)이 형성된 영역에 있어서, 기판 부재(S)가 제거되어 있으므로, 애프터 펄스를 억제하는 것이 가능해진다.
제5 실시 형태에 있어서 분리부(40)에는 다양한 변형을 적용할 수 있다. 도 28은 제5 실시 형태에 관한 포토 다이오드 어레이(PDA1)의 제1 변형예의 단면 구성을 개략적으로 나타내는 도면이다. 제1 변형예에 관한 포토 다이오드 어레이에서는 복수(본 변형예에서는 2개)의 분리부(40)가 광검출 채널(CH)의 사이에 형성되어 있다.
도 29는 본 실시 형태에 관한 포토 다이오드 어레이(PDA1)의 제2 변형예의 단면 구성을 개략적으로 나타내는 도면이다. 제2 변형예에 관한 포토 다이오드 어레이에서는, 분리부(40)가 적층 방향에서 p－형 반도체층(33) 상면측으로부터 하면측까지 관통하는 일 없이 상면(피검출광 입사면) 근방에서만 형성되어 있다.
상기 실시 형태에서는, 에피택셜 반도체층을 제2 도전형으로 했지만, 에피택셜 반도체층을 제1 도전형으로 하고, 당해 반도체층 안에 제2 도전형의 반도체 영역을 마련하고, 제1 도전형의 에피택셜 반도체층과 제2 도전형의 반도체 영역으로 pn 접합을 구성할 수도 있다.
포토 다이오드 어레이(PDA1)는 도 39 및 도 40에 도시된 바와 같이, 기판(WB)에 실장된다. 도 39에서는, 포토 다이오드 어레이(PDA1)는 접착 등에 의해 기판(WB)에 고정되어 있고, 기판(WB)에 형성된 배선과 와이어 본딩에 의해 전기적으로 접속되어 있다. 도 40에서는, 포토 다이오드 어레이(PDA1)는 범프(bump)에 의해 기판(WB)에 고정되어 있음과 아울러, 기판(WB)에 형성된 배선에 전기적으로 접속되어 있다. 포토 다이오드 어레이(PDA1)와 기판(WB)을 범프에 의해 접속하는 경우, 포토 다이오드 어레이(PDA1)와 기판(WB)의 사이에 언더 필 수지를 충전하는 것이 바람직하다. 이 경우에는, 포토 다이오드 어레이(PDA1)와 기판(WB)의 접속 강도를 확보할 수 있다.
도 39에 있어서, 포토 다이오드 어레이(PDA1)를 이면 입사형 포토 다이오드 어레이로서 이용하는 경우, 기판(WB)은 광학적으로 투명한 것이 바람직하다. 동일하게 도 40에 있어서, 포토 다이오드 어레이(PDA1)를 표면 입사형 포토 다이오드 어레이로서 이용하는 경우도, 기판(WB)은 광학적으로 투명한 것이 바람직하다. 이때, 충전되는 언더 필 수지도 광학적으로 투명한 것이 바람직하다.
(제6 실시 형태)
도 30을 참조하여, 제6 실시 형태에 관한 포토 다이오드 어레이(PDA2)의 구성에 대해서 설명한다. 도 30은 제6 실시 형태에 관한 포토 다이오드 어레이(PDA2)의 단면 구성을 개략적으로 나타내는 도면이다. 제6 실시 형태에 관한 포토 다이오드 어레이(PDA2)는 분리부(40)가 차광부를 가지고 있는 점에서 제5 실시 형태에 관한 포토 다이오드 어레이(PDA1)와 다르다.
도 30에 도시된 바와 같이, 분리부(40)는 광검출 채널(CH)에 의해서 검출되는 피검출광의 파장 대역(가시부터 근적외)의 광을 흡수하는 물질로 이루어진 차광부(42)를 포함한다. 차광부(42)는 p－형 반도체층(33)의 상면 측에서 하면 측을 향하여 신장된 심(芯)과 같이 분리부(40) 내에 매립되어 형성되어 있다. 차광부(42)는 예를 들면 포토레지스트 내에 흑색의 염료나 절연 처리한 카본 블랙 등의 안료를 혼입시킨 흑색 포토레지스트 또는 텅스텐 등의 금속으로 이루어진다. 단, 차광부(42)를 구성하는 물질이 절연 물질이 아닌 경우(예를 들면, 텅스텐 등의 금속)에는, SiO2 등의 절연막으로 당해 차광부(42)를 피막할 필요가 있다. 제5 실시 형태에서도 설명하고 있지만, 분리부(40)를 확산에 의해 형성하면, 긴 열처리 시간이 필요하기 때문에, n＋형 반도체층(32)의 불순물이 에피택셜 반도체층에 확산되어, pn 접합의 계면이 솟아오르는 것을 생각할 수 있다. 이 솟아오름 방지를 위해, 분리부(40)에 해당하는 영역의 중앙 부근을 트랜치 에칭한 후, 불순물의 확산을 실행하여 분리부(40)를 형성할 수도 있다. 도 30에서 도시된 것과 같이, 불순물 확산을 실행한 후는, n＋형 반도체층(32)과 분리부(40)가 연결된 모양이 된다. 남은 트랜치 구에는, 상술한 바와 같이 광검출 채널이 흡수하는 파장 대역의 광을 흡수하는 물질(후술하는 것과 같이, 광검출 채널이 흡수하는 파장 대역의 광을 반사하는 물질이여도 좋음)로 메우는 것에 의한 차광부를 형성할 수도 있다. 이것에 의해, 경사 증배에 의한 발광이 인접하는 광검출 채널에 영향을 미쳐 발생하는 누화를 방지할 수 있다.
제6 실시 형태에 있어서도, 제5 실시 형태와 마찬가지로, 포토 다이오드 어레이(PDA2)에 입사한 광의 주행거리가 길어지고, 광이 흡수되는 거리도 길어진다. 이것에 의해, 포토 다이오드 어레이(PDA2)에서도 적색 ~ 근적외 파장 대역에서의 분광 감도 특성을 향상시킬 수 있다. 또, 암전류를 저감할 수 있음과 아울러, 포토 다이오드 어레이(PDA2)의 광검출 감도를 향상시킬 수 있다.
포토 다이오드 어레이(PDA2)에서도, 포토 다이오드 어레이(PDA1)와 마찬가지로, 가이거 모드로 동작시켰을 때에 에지 브레이크다운이 발생하는 pn 접합의 단부(에지)를 갖지 않는다. 이 때문에, 포토 다이오드 어레이(PDA2)에서도 각 광검출 채널(CH)의 pn 접합에 대해서 가이드 링을 마련할 필요가 없다. 이것에 의해, 포토 다이오드 어레이(PDA2)는 그 개구율을 높게 하는 것이 가능해진다.
개구율을 높게 함으로써, 포토 다이오드 어레이(PDA2)에서는 검출 효율을 크게 하는 일도 가능해진다.
각 광검출 채널(CH) 사이는 분리부(40)에 의해서 분리되어 있기 때문에, 누화를 양호하게 억제하는 것이 가능해진다.
포토 다이오드 어레이(PDA2)에서도, 신호 도선(23)의 읽기부(23a)가 분리부(40)의 위쪽에 형성되어 있기 때문에, 개구율은 보다 한층 향상된다. 또한 암전류의 억제에도 효과적이라고 생각할 수 있다.
각 분리부(40)는 광검출 채널(CH)에 의해서 검출되는 피검출광의 파장 대역의 광을 흡수하는 물질로 이루어진 차광부(42)를 포함한다. 따라서 피검출광은 차광부에서 흡수되기 때문에, 누화의 발생을 양호하게 억제하는 것이 가능해진다. 차광부(42)는 경사 증배에 의해서 발생하는 광이 인접하는 광검출 채널(CH)에 영향을 주지 않도록, 광검출 채널(CH)에 의해서 검출되는 피검출광의 파장 대역, 특히 경사 증배에 의해서 발생하는 가시 ~ 근적외 파장 대역의 광을 흡수하는 물질로 이루어진다. 이 때문에, 누화의 발생을 양호하게 억제하는 것이 가능해진다.
차광부(42)는 가시에서부터 근적외의 광을 흡수하는 물질에 한정하지 않고, 가시에서부터 근적외의 광을 반사하는 물질이어도 괜찮다. 이 경우에도, 피검출광은 차광부에서 반사되기 때문에, 누화의 발생을 양호하게 억제하는 것이 가능해진다. 차광부(42)는 경사 증배에 의해서 발생하는 광이 인접하는 광검출 채널(CH)에 영향을 주지 않도록, 광검출 채널(CH)에 의해서 검출되는 피검출광의 파장 대역, 특히 경사 증배에 의해서 발생하는 가시 ~ 근적외 파장 대역의 광을 반사하는 물질로 이루어진다. 이 때문에, 누화의 발생을 양호하게 억제하는 것이 가능해진다.
차광부(42)는 가시에서부터 근적외의 광을 흡수 또는 반사하는 물질에 한정하지 않고, 광검출 채널(CH)에 의해서 검출되는 피검출광의 파장 대역의 광을 흡수 또는 반사하는 물질이면 좋다. 단, 차광부(42)는 경사 증배에 의해서 발생하는 광이 인접하는 광검출 채널(CH)에 영향을 주지 않도록, 광검출 채널(CH)에 의해서 검출되는 피검출광의 파장 대역, 특히 경사 증배에 의해서 발생하는 가시 ~ 근적외 파장 대역의 광을 흡수 또는 반사하는 물질로 이루어지는 것이 바람직하다.
차광부(42)는 분리부(40) 보다도 낮은 굴절률의 물질로 이루어져 있을 수도 있다. 이 경우에도, 광은 차광부에서 반사되기 때문에, 누화의 발생을 양호하게 억제하는 것이 가능해진다.
(제7 실시 형태)
도 31을 참조하여, 제7 실시 형태에 관한 포토 다이오드 어레이(PDA3)의 구성에 대해서 설명한다. 도 31은 제7 실시 형태에 관한 포토 다이오드 어레이(PDA3)의 단면 구성을 개략적으로 설명하기 위한 도면이다. 제7 실시 형태에 관한 포토 다이오드 어레이(PDA3)는 신호 도선(23)이 질화 실리콘막 상에 형성되어 있는 점에서 제5 실시 형태에 관한 포토 다이오드 어레이(PDA1)와 다르다.
도 31에 도시된 바와 같이, 포토 다이오드 어레이(PDA3)는 도전형이 n형(제1 도전형)인 반도체층을 가지는 기판(22)과, 기판(22) 상에 형성된 도전형이 p형(제2 도전형)인 p형 반도체층(35)과, p형 반도체층(35) 상에 형성된 도전형이 p형인 p＋형 반도체 영역(34)과, 보호막(36a, 36b)과, p형 반도체층(35)에 형성된 도전형이 n형(제1 도전형)인 분리부(40)와, 알루미늄으로 이루어진 신호 도선(23)과, 예를 들면 Poly－Si로 이루어진 저항(24)을 구비한다.
기판(22)은 n＋형의 기판 부재(미도시함)와, 당해 기판 부재 상에 형성된 n형 반도체층(32)을 가진다.
p형 반도체층(35)은 불순물 농도가 p＋형 반도체 영역(34)보다 낮은 도전형이 p형인 에피택셜 반도체층이다. p형 반도체층(35)은 기판(22)의 n형 반도체층(32)과의 계면에서 pn 접합을 구성한다. p형 반도체층(35)은 피검출광의 입사에 의해서 생긴 캐리어를 애벌런치 증배하는 증배 영역(AM)을 각 광검출 채널(CH)에 대응하여 복수 개 가진다. p형 반도체층(35)은 Si로 이루어진다.
p형 반도체층(35), p＋형 반도체 영역(34), 및 분리부(40)는 포토 다이오드 어레이(PDA3)의 상면 측에 있어서 평면을 형성하고, 이것들의 위에는 보호막(36a, 36b)이 형성되어 있다. 보호막(36a)은 산화 실리콘막(SiO2막)으로 이루어진 절연막 에 의해서, 보호막(36b)은 질화 실리콘(SiN막 또는 Si3N4막)로 이루어진 절연막에 의해서 각각 형성된다.
도 31에 도시된 바와 같이, 분리부(40)상에 보호막(36a), 저항(24), 보호막(36b), 및 신호 도선(23)이 이 순서대로 적층되어 있다. 구체적으로는, 분리부(40) 상에 보호막(36a)이 적층되어 있다. 보호막(36a) 상에는 저항(24)이 적층되어 있다. 보호막(36a) 및 저항(24) 상에는, 보호막(36b)이 각 저항(24)의 일부를 제외하고 적층되어 있다. 보호막(36b) 및 보호막(36b)이 그 위에 적층되어 있지 않은 저항(24)의 일부 위에는, 신호 도선(23)이 전기적 접속을 위하여 적층되어 있다. 구체적으로는, 저항(24) 간에는 신호 도선(23)의 읽기부(23a)가, 저항(24) 상에는 전기적 접속을 위하여 접속부(23b) 또는 채널 외주부(23c)에 대한 전기적 접속으로서의 신호 도선(23)이 각각 적층된다.
도 31에 도시된 바와 같이, p＋형 반도체 영역(34) 상에는 일부를 제외하고 보호막(36b)이 적층되어 있다. 보호막(36b)이 적층되어 있지 않은 p＋형 반도체 영역(34)의 당해 일부 위 및 p＋형 반도체 영역(34) 상에 적층된 보호막(36b)의 일부 위에는, 전기적 접속을 위해서 신호 도선(23)의 채널 외주부(23c)가 적층되어 있다.
제7 실시 형태에 있어서도, 제5 및 제6 실시 형태와 마찬가지로, 포토 다이오드 어레이(PDA3)에 입사한 광의 주행거리가 길어지고, 광이 흡수되는 거리도 길어진다. 이것에 의해, 포토 다이오드 어레이(PDA3)에서도, 적색 ~ 근적외 파장 대역에서의 분광 감도 특성을 향상시킬 수 있다. 또, 암전류를 저감할 수 있음과 아울러, 포토 다이오드 어레이(PDA3)의 광검출 감도를 향상시킬 수 있다.
포토 다이오드 어레이(PDA3)에서도, 포토 다이오드 어레이(PDA1)와 마찬가지로, 가이거 모드로 동작시켰을 때에 에지 브레이크다운이 발생하는 pn 접합의 단부(에지)를 갖지 않는다. 이 때문에, 포토 다이오드 어레이(PDA3)에서도 각 광검출 채널(CH)의 pn 접합에 대해서 가이드 링을 마련할 필요가 없다. 이것에 의해, 포토 다이오드 어레이(PDA3)는 그 개구율을 높게 하는 것이 가능해진다.
개구율을 높게 함으로써, 포토 다이오드 어레이(PDA3)에서는 검출 효율을 크게 하는 일도 가능해진다.
광검출 채널(CH) 사이는 분리부(40)에 의해서 분리되어 있기 때문에, 누화를 양호하게 억제하는 것이 가능해진다.
포토 다이오드 어레이(PDA3)에서도, 신호 도선(23)의 읽기부(23a)가 분리부(40)의 위쪽에 형성되어 있기 때문에, 개구율은 보다 한층 향상된다. 또한, 암전류의 억제에도 효과적이라고 생각할 수 있다.
신호 도선(23)은 알루미늄으로 이루어지기 때문에, 예를 들면 산화막 상에 형성된 경우, 고전압의 인가에 의해서 알루미늄이 그 아래 막에 침입해 버린다고 하는 문제가 발생한다. 이러한 문제에 대해, 포토 다이오드 어레이(PDA3)에서는, 신호 도선(23)은 질화 실리콘막으로 이루어진 보호막(36b) 상에 형성되어 있다. 이 때문에, 포토 다이오드 어레이(PDA3)에 고전압을 인가하더라도, 알루미늄이 그 아래 막(보호막(36b))에 침입하는 것이 억제된다.
신호 도선(23)의 읽기부(23a) 아래에는, 보호막(36b)과 보호막(36a) 또는 저항(24)이 적층되어 있다. 이 때문에, 고전압의 인가에 의해서 알루미늄이 분리부(40) 및 p형 반도체층(35)에 침입하는 것이 양호하게 억제되고 있다.
포토 다이오드 어레이(PDA3)에서는, 고전압을 인가한 경우에도, 알루미늄이 광검출 채널(CH) 및 분리부(40)에 침입하는 것이 바람직하게 억제된다.
예를 들면 폴리 실리콘(Poly－Si)으로 이루어진 저항(24)은 보호막(36a) 상에 형성됨과 아울러, 당해 저항(24) 상에는 보호막(36b) 및 신호 도선(23)이 형성되어 있다.
n형 반도체층(32) 대신에 p형인 반도체층을 이용할 수도 있다. 이 경우, 당해 p형인 반도체층과 n＋형의 기판 부재(S, 기판(22))의 사이에 pn 접합이 구성되고, 이 p형인 반도체층에서 증배부(AM)가 형성된다.
(제8 실시 형태)
도 32를 참조하여, 제8 실시 형태에 관한 포토 다이오드 어레이(PDA4)의 구성에 대해서 설명한다. 도 32는 제8 실시 형태에 관한 포토 다이오드 어레이(PDA4)의 단면 구성을 개략적으로 나타내는 도면이다. 제8 실시 형태에 관한 포토 다이오드 어레이(PDA4)는 분리부(40)를 구비하지 않은 점에서 제5 실시 형태에 관한 포토 다이오드 어레이(PDA1)와 다르다.
도 32에 도시된 바와 같이, p－형 반도체층(33)은 복수의 증배 영역(AM)을, 각 증배 영역(AM)과 각 광검출 채널(CH)이 서로 대응하도록 가진다. 각 광검출 채널(CH) 사이에는, 신호 도선(23) 및 저항(24)이 형성되어 있다.
제8 실시 형태에 있어서도, 제5 ~ 제7 실시 형태와 마찬가지로, 포토 다이오드 어레이(PDA4)에 입사한 광의 주행거리가 길어지고, 광이 흡수되는 거리도 길어진다. 이것에 의해, 포토 다이오드 어레이(PDA4)에서도, 적색 ~ 근적외 파장 대역에서의 분광 감도 특성을 향상시킬 수 있다. 또, 암전류를 저감할 수 있음과 아울러, 포토 다이오드 어레이(PDA4)의 광검출 감도를 향상시킬 수 있다.
포토 다이오드 어레이(PDA4)에서도, 포토 다이오드 어레이(PDA1)와 마찬가지로, 가이거 모드로 동작시켰을 때에 에지 브레이크다운이 발생하는 pn 접합의 단부(에지)를 갖지 않는다. 이 때문에, 포토 다이오드 어레이(PDA4)에서도 각 광검출 채널(CH)의 pn 접합에 대해서 가이드 링을 마련할 필요가 없다. 이것에 의해, 포토 다이오드 어레이(PDA4)는 그 개구율을 높게 하는 것이 가능해진다. 또한, 포토 다이오드 어레이(PDA4)는 분리부를 갖지 않음으로써, 보다 한층 높은 개구율을 나타낼 수 있다.
개구율을 높게 함으로써, 포토 다이오드 어레이(PDA4)에서는 검출 효율을 크게 하는 일도 가능해진다.
포토 다이오드 어레이(PDA4)에서는, 신호 도선(23)의 읽기부(23a)가 각 광검출 채널(CH) 사이에 형성되어 있기 때문에, 개구율은 보다 한층 향상된다. 또한 암전류 억제에도 효과적이라고 생각할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해서 설명해 왔지만, 본 발명은 반드시 상술한 실시 형태에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
제1 ~ 제4 실시 형태에서는, 제2 주면(1b)의 전면에 걸쳐서, 펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성하고 있지만, 이것에 한정되지 않는다. 예를 들면, n－형 반도체 기판(1)의 제2 주면(1b)에 있어서 p＋형 반도체 영역(3)에 대향하는 영역에만 펄스 레이저 광을 조사하여, 불규칙한 요철(10)을 형성할 수도 있다.
제1 ~ 제4 실시 형태에서는, 전극(15)을 n－형 반도체 기판(1)의 제1 주면(1a) 측에 형성된 n＋형 반도체 영역(5)에 전기적으로 접촉 및 접속하고 있지만, 이것에 한정되지 않는다. 예를 들면, 전극(15)을 n－형 반도체 기판(1)의 제2 주면(1b) 측에 형성된 어큐뮬레이션층(11)에 전기적으로 접촉 및 접속할 수도 있다. 이 경우, n－형 반도체 기판(1)의 제2 주면(1b)에 있어서 p＋형 반도체 영역(3)에 대향하는 영역 외에, 전극(15)을 형성하는 것이 바람직하다. n－형 반도체 기판(1)의 제2 주면(1b)에 있어서 p＋형 반도체 영역(3)에 대향하는 영역에 전극(15)을 형성하면, 제2 주면(1b)에 형성되어 있는 불규칙한 요철(10)이 전극(15)에 의해 막혀 근적외 파장 대역에 있어서의 분광 감도가 저하된다고 하는 사상(事象)이 생기기 때문이다.
제1 ~ 제4 실시 형태에 관한 포토 다이오드(PD1 ~ PD4)에 있어서 p형 및 n형인 각 도전형을 상술한 것과는 반대로 되도록 교체할 수도 있다.
제5 ~ 제8 실시 형태에 있어서, 포토 다이오드 어레이에 형성되는 광검출 채널의 수는, 상기 실시 형태에 있어서의 수(4×4)에 한정되지 않는다. 광검출 채널(CH) 사이에 형성되는 분리부(40)의 수도, 상기 실시 형태 및 변형예로 제시된 수에 한정되지 않고, 예를 들면 3 이상이어도 괜찮다. 신호 도선(23)은 분리부(40)의 위쪽에 형성되어 있지 않을 수도 있다. 저항(24)도 분리부(40)의 위쪽에 형성되어 있지 않을 수도 있다. 각 층 등은 상기 실시 형태 및 변형예로 제시된 것에 한정되지 않는다. 상술한 포토 다이오드 어레이(PDA1 ~ PDA4)에 있어서 p형 및 n형인 각 도전형을 상술한 것과는 반대로 되도록 교체할 수도 있다.
도 33은 도 26에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다. 도 34는 도 28에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다. 도 35는 도 29에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다. 도 36은 도 30에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다. 도 37은 도 31에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다. 도 38은 도 32에 도시된 실시 형태의 층구조의 변형예에 관한 포토 다이오드 어레이의 단면 구성을 개략적으로 나타내는 도면이다. 이러한 기본적인 평면 구성과 접속 관계는, 도 25에 도시된 것과 동일하다.
상술한 바와 같이, 도 33에서부터 도 38에 도시된 구조에서는, 도 26, 도 28, 도 29, 도 30, 도 31, 도 32의 p형 반도체층(33) 또는 p형 반도체층(35)에 대신하여, n형 반도체층(R33 또는 R35)을 이용하고 있다. 이 경우, pn 접합은 저농도의 n형 반도체층(R33 도는 R35)과, p형 반도체 영역(34)의 계면에 형성되고, pn 접합으로부터 공핍층(空乏層)이 n형 반도체층(R33 또는 R35)를 향해서 넓어지고, 공핍층에 대응하여 증배 영역(AM)이 pn 접합 계면으로부터 n형 반도체층(R33 또는 R35)을 향해서 형성되어 있다. 다른 구조와 작용은 상술된 것과 동일하다.
이러한 포토 다이오드 어레이(PDA1 ~ PDA4)는 피검출광을 입사시키는 복수의 광검출 채널(CH)이 n형 반도체층(32)을 가지는 n형의 기판(22)에 형성되어 이루어진다. 피검출광을 입사시키는 복수의 광검출 채널(CH)이 제1 도전형의 n＋형인 반도체층(32, S)을 가지는 기판에 형성되어 이루어지는 포토 다이오드 어레이이다. 복수의 광검출 채널(CH)은 기판(22)과 제1 도전형의 n－형인 에피택셜 반도체층(R33 또는 R35)과, 제2 도전형의 p＋형인 반도체 영역(34)과, 복수의 저항(24)을 구비하고 있다. 에피택셜 반도체층(R33 또는 R35)은 기판(22)의 제1 도전형의 반도체층(32) 상에 형성되어 있다. 에피택셜 반도체층(R33 또는 R35)은 피검출광의 입사에 의해서 생긴 캐리어를 애벌런치 증배시키는 복수의 증배 영역(AM)을, 당해 각 증배 영역(AM)과 각 광검출 채널이 서로 대응하도록 가진다. 반도체 영역(34)은 에피택셜 반도체층(R33 또는 R35) 안에 형성되고, 당해 에피택셜 반도체층(R33 또는 R35)의 계면에서 pn 접합을 구성한다. 복수의 저항(24)은 2개의 단부를 가지고, 광검출 채널(CH)마다 설치되어 있다. 복수의 저항(24)은 한쪽 단부(24a)를 통하여 에피택셜 반도체층(R33 또는 R35) 안의 제2 도전형의 반도체 영역(34)과 전기적으로 접속됨과 아울러, 다른쪽 단부(24b)를 통하여 신호 도선(23)에 접속된다.
저항(24)은 도 25에 도시된 것처럼, 한쪽 단부(24a) 및 채널 외주부(23c)를 통하여 광검출 채널(CH)마다 마련되어 있고, 다른쪽 단부(24b) 및 접속부(23b)를 통하여 읽기부(23a)에 접속된다. 동일한 읽기부(23a)에 접속되는 복수의 저항(24)은 당해 읽기부(23a)에 대해서 접속된다.
이러한 포토 다이오드 어레이에서는, pn 접합은 기판상의 제1 도전형의 에피택셜 반도체층(R33 또는 R35)과, 당해 에피택셜 반도체층(R33 또는 R35) 안에 형성된 제2 도전형의 반도체 영역(34)에 의해서 구성되어 있다. 증배 영역(AM)은 pn 접합이 실현되어 있는 에피택셜 반도체층(R33 또는 R35)에 형성되고, 각 광검출 채널에 대응하는 증배 영역(AM)은 이 에피택셜 반도체층(R33 또는 R35)에 있다.
[산업상의 이용 가능성]
본 발명은 반도체 광검출 소자 및 광검출 장치에 이용할 수 있다.
1: n－형 반도체 기판 1a: 제1 주면
1b: 제2 주면 3: p＋형 반도체 영역
5: n＋형 반도체 영역 10: 불규칙한 요철
11: 어큐뮬레이션층 13, 15: 전극
22: 기판 23: 신호 도선
24: 저항 25: 전극 패드
31: 절연막 32: n＋형 반도체층
33: p－형 반도체층 34: p＋형 반도체 영역
35: p형 반도체층 36: 보호막
40: 분리부 42: 차광부
AM: 증배 영역 CH: 광검출 채널
S: 기판 부재 PL: 펄스 레이저 광
PD1 ~ PD4: 포토 다이오드 PDA1 ~ PDA4: 포토 다이오드 어레이

Claims (9)

  1. 피검출광을 입사시키는 복수의 광검출 채널이 제1 도전형의 반도체층을 가지는 실리콘 기판에 형성되어 이루어지는 포토 다이오드 어레이로서,
    제1 도전형의 상기 반도체층 상에 형성되고, 당해 반도체층과의 계면에서 pn 접합을 구성함과 아울러, 상기 피검출광의 입사에 의해서 생긴 캐리어를 애벌런치 증배시키는 복수의 증배 영역을, 당해 각 증배 영역과 상기 각 광검출 채널이 서로 대응하도록 가지는 제2 도전형의 에피택셜 반도체층과,
    2개의 단부를 가지고 상기 광검출 채널마다 마련되어, 한쪽의 상기 단부를 통하여 상기 에피택셜 반도체층과 전기적으로 접속됨과 아울러 다른 쪽의 상기 단부를 통하여 신호 도선에 접속되는 복수의 저항을 구비하고,
    제1 도전형의 상기 반도체층에 있어서 적어도 상기 각 광검출 채널에 대응하는 표면에 불규칙한 요철이 형성되어 있고,
    제1 도전형의 상기 반도체층에 있어서 적어도 상기 각 광검출 채널에 대응하는 상기 표면은, 광학적으로 노출되고,
    상기 실리콘 기판에 입사한 광이 상기 실리콘 기판 내를 진행하고,
    상기 실리콘 기판 내를 진행하는 광이 불규칙한 상기 요철에 의해 반사, 산란 또는 확산되고,
    상기 실리콘 기판 내에 마련되어 있는 상기 광검출 채널이 상기 실리콘 기판 내를 진행하는 광을 흡수하는 것을 특징으로 하는 포토 다이오드 어레이.
  2. 피검출광을 입사시키는 복수의 광검출 채널이 제1 도전형의 반도체층을 가지는 실리콘 기판에 형성되어 이루어지는 포토 다이오드 어레이로서,
    제1 도전형의 상기 반도체층 상에 형성되고, 상기 피검출광의 입사에 의해서 생긴 캐리어를 애벌런치 증배시키는 복수의 증배 영역을, 당해 각 증배 영역과 상기 각 광검출 채널이 서로 대응하도록 가지는 제1 도전형의 에피택셜 반도체층과,
    상기 제1 도전형의 에피택셜 반도체층 안에 형성되어 당해 에피택셜 반도체층과의 계면에서 pn 접합을 구성하는 제2 도전형의 반도체 영역과,
    2개의 단부를 가지고 상기 광검출 채널마다 마련되어, 한쪽의 상기 단부를 통하여 상기 에피택셜 반도체층 안의 상기 제2 도전형의 반도체 영역과 전기적으로 접속됨과 아울러 다른 쪽의 상기 단부를 통하여 신호 도선에 접속되는 복수의 저항을 구비하고,
    제1 도전형의 상기 반도체층에 있어서 적어도 상기 각 광검출 채널에 대응하는 표면에 불규칙한 요철이 형성되어 있고,
    제1 도전형의 상기 반도체층에 있어서 적어도 상기 각 광검출 채널에 대응하는 상기 표면은, 광학적으로 노출되고,
    상기 실리콘 기판에 입사한 광이 상기 실리콘 기판 내를 진행하고,
    상기 실리콘 기판 내를 진행하는 광이 불규칙한 상기 요철에 의해 반사, 산란 또는 확산되고,
    상기 실리콘 기판 내에 마련되어 있는 상기 광검출 채널이 상기 실리콘 기판 내를 진행하는 광을 흡수하는 것을 특징으로 하는 포토 다이오드 어레이.
  3. 청구항 1 또는 청구항 2에 있어서, 제1 도전형의 상기 반도체층에 있어서 상기 복수의 광검출 채널의 사이에 대응하는 표면은, 불규칙한 요철이 추가로 형성되고 있음과 아울러 광학적으로 노출되어 있는 것을 특징으로 하는 포토 다이오드 어레이.
  4. 청구항 1 또는 청구항 2에 있어서, 상기 실리콘 기판은 복수의 광검출 채널이 형성되어 있는 부분이 그 부분의 주변 부분을 남기고 박화(搏化)되어 있는 것을 특징으로 하는 포토 다이오드 어레이.
  5. 청구항 1 또는 청구항 2에 있어서, 제1 도전형의 상기 반도체층의 두께가, 불규칙한 상기 요철의 고저차보다도 큰 것을 특징으로 하는 포토 다이오드 어레이.
  6. 청구항 3에 있어서, 상기 실리콘 기판은 복수의 광검출 채널이 형성되어 있는 부분이 그 부분의 주변 부분을 남기고 박화되어 있는 것을 특징으로 하는 포토 다이오드 어레이.
  7. 청구항 3에 있어서, 제1 도전형의 상기 반도체층의 두께가, 불규칙한 상기 요철의 고저차보다도 큰 것을 특징으로 하는 포토 다이오드 어레이.
  8. 청구항 4에 있어서, 제1 도전형의 상기 반도체층의 두께가, 불규칙한 상기 요철의 고저차보다도 큰 것을 특징으로 하는 포토 다이오드 어레이.
  9. 청구항 6에 있어서, 제1 도전형의 상기 반도체층의 두께가, 불규칙한 상기 요철의 고저차보다도 큰 것을 특징으로 하는 포토 다이오드 어레이.
KR1020117017486A 2009-02-24 2010-02-15 포토 다이오드 및 포토 다이오드 어레이 Active KR101708069B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009041078 2009-02-24
JPJP-P-2009-041078 2009-02-24
JPJP-P-2009-136419 2009-06-05
JP2009136419A JP5185207B2 (ja) 2009-02-24 2009-06-05 フォトダイオードアレイ
PCT/JP2010/052212 WO2010098225A1 (ja) 2009-02-24 2010-02-15 フォトダイオード及びフォトダイオードアレイ

Publications (2)

Publication Number Publication Date
KR20110136789A KR20110136789A (ko) 2011-12-21
KR101708069B1 true KR101708069B1 (ko) 2017-02-17

Family

ID=42665435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117017486A Active KR101708069B1 (ko) 2009-02-24 2010-02-15 포토 다이오드 및 포토 다이오드 어레이

Country Status (7)

Country Link
US (2) US8742528B2 (ko)
EP (2) EP3467875B1 (ko)
JP (1) JP5185207B2 (ko)
KR (1) KR101708069B1 (ko)
CN (1) CN102334199B (ko)
TW (1) TWI476906B (ko)
WO (1) WO2010098225A1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
KR102095669B1 (ko) * 2009-09-17 2020-04-01 사이오닉스, 엘엘씨 감광성 이미징 장치 및 이와 관련된 방법
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
JP5726434B2 (ja) * 2010-04-14 2015-06-03 浜松ホトニクス株式会社 半導体光検出素子
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
DE202010012735U1 (de) 2010-09-17 2011-04-14 Ketek Gmbh Strahlungsdetektor und Verwendung eines Strahlungsdetektors
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
JP5808592B2 (ja) 2011-07-04 2015-11-10 浜松ホトニクス株式会社 基準電圧決定方法及び推奨動作電圧決定方法
WO2013010127A2 (en) 2011-07-13 2013-01-17 Sionyx, Inc. Biometric imaging devices and associated methods
TWI458111B (zh) * 2011-07-26 2014-10-21 Univ Nat Central 水平式累崩型光檢測器結構
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
CN103208555A (zh) * 2012-12-24 2013-07-17 西南技术物理研究所 紫外选择性硅雪崩光电探测芯片
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014205706A1 (zh) * 2013-06-26 2014-12-31 林大伟 光电二极管
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9455211B2 (en) 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9281336B2 (en) * 2013-09-26 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming backside illuminated image sensor device structure
US9876127B2 (en) * 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
US9219185B2 (en) 2013-12-19 2015-12-22 Excelitas Technologies Singapore Pte. Ltd CMOS integrated method for the fabrication of thermopile pixel with umbrella absorber on semiconductor substrate
US9373772B2 (en) 2014-01-15 2016-06-21 Excelitas Technologies Singapore Pte. Ltd. CMOS integrated method for the release of thermopile pixel on a substrate by using anisotropic and isotropic etching
US9324760B2 (en) * 2014-01-21 2016-04-26 Excelitas Technologies Singapore Pte. Ltd CMOS integrated method for fabrication of thermopile pixel on semiconductor substrate with buried insulation regions
CN104022130B (zh) * 2014-06-20 2017-01-25 北京师范大学 硅光电倍增探测器
JP2016062996A (ja) 2014-09-16 2016-04-25 株式会社東芝 光検出器
US9450007B1 (en) 2015-05-28 2016-09-20 Stmicroelectronics S.R.L. Integrated circuit with reflective material in trenches and related methods
JP6738129B2 (ja) 2015-07-28 2020-08-12 株式会社東芝 光検出器およびこれを用いたライダー装置
WO2017038542A1 (ja) * 2015-09-03 2017-03-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6730820B2 (ja) * 2016-03-10 2020-07-29 株式会社東芝 光検出器およびこれを用いたライダー装置
CN106121470B (zh) * 2016-07-26 2018-01-12 司夏 桥洞安全门
JP6649207B2 (ja) * 2016-08-26 2020-02-19 株式会社東芝 受光装置
US10312391B2 (en) * 2016-10-04 2019-06-04 Omnivision Technologies, Inc. Apparatus and method for single-photon avalanche-photodiode detectors with reduced dark count rate
US10553742B2 (en) * 2016-10-28 2020-02-04 Mitsubishi Electric Corporation Back-surface-incident type light-receiving device and optical module
CN107039425B (zh) * 2017-03-29 2018-07-13 湖北京邦科技有限公司 一种半导体光电倍增器件
US20190088812A1 (en) * 2017-09-15 2019-03-21 Kabushiki Kaisha Toshiba Photodetection element, photodetector and laser imaging detection and ranging apparatus
JP7109718B2 (ja) * 2017-11-24 2022-08-01 アイアールスペック株式会社 化合物半導体フォトダイオードアレイ
JP2018078304A (ja) * 2017-12-07 2018-05-17 株式会社東芝 光検出器
JP7089930B2 (ja) * 2018-04-16 2022-06-23 浜松ホトニクス株式会社 半導体光検出素子
KR20210008044A (ko) 2018-06-08 2021-01-20 에이에스엠엘 네델란즈 비.브이. 현미경을 위한 반도체 하전 입자 검출기
WO2020022313A1 (ja) 2018-07-25 2020-01-30 株式会社デンソー 光検出素子およびライダー装置
JP2020170812A (ja) 2019-04-05 2020-10-15 ソニーセミコンダクタソリューションズ株式会社 アバランシェフォトダイオードセンサおよびセンサ装置
JP7445397B2 (ja) * 2019-07-31 2024-03-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
CN115398627A (zh) * 2020-04-24 2022-11-25 索尼半导体解决方案公司 光检测器及电子装置
KR102307789B1 (ko) * 2021-02-24 2021-10-01 이상환 후면 입사형 애벌런치 포토다이오드 및 그 제조 방법
US12302648B2 (en) * 2021-07-30 2025-05-13 Sony Semiconductor Solutions Corporation Backside illuminated single photon avalanche diode
JP2023038039A (ja) * 2021-09-06 2023-03-16 キヤノン株式会社 光電変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045073A (ja) 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
JP2006179828A (ja) * 2004-12-24 2006-07-06 Hamamatsu Photonics Kk ホトダイオードアレイ
JP2008066584A (ja) * 2006-09-08 2008-03-21 Asahi Kasei Electronics Co Ltd 光センサ

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4934398A (ko) 1972-07-26 1974-03-29
JPS50147230A (ko) * 1974-05-15 1975-11-26
US4072541A (en) * 1975-11-21 1978-02-07 Communications Satellite Corporation Radiation hardened P-I-N and N-I-P solar cells
US4277793A (en) * 1979-07-16 1981-07-07 Rca Corporation Photodiode having enhanced long wavelength response
US4532537A (en) 1982-09-27 1985-07-30 Rca Corporation Photodetector with enhanced light absorption
JPS59117274A (ja) 1982-12-24 1984-07-06 Toshiba Corp 太陽電池の製造方法
JPH06101571B2 (ja) * 1983-06-03 1994-12-12 株式会社半導体エネルギー研究所 半導体装置
US4645621A (en) 1984-12-17 1987-02-24 E. I. Du Pont De Nemours And Company Resistor compositions
JPS6218075A (ja) * 1985-07-17 1987-01-27 Agency Of Ind Science & Technol 光電変換装置
CA1289404C (en) 1985-10-24 1991-09-24 Keiichi Murai Electrophotographic light receiving members comprising amorphous silicon and substrate having minute irregularities
JPS6411556A (en) 1987-07-03 1989-01-17 Teisan Seiyaku Kk Injury protecting agent
JPH027576A (ja) 1988-06-27 1990-01-11 Matsushita Electric Works Ltd 薄膜型光電変換素子の製造方法
JP2810435B2 (ja) 1989-08-31 1998-10-15 シャープ株式会社 レーザ加工方法
JPH04116870A (ja) 1990-09-06 1992-04-17 Fujitsu Ltd 受光素子の製造方法
JP3312921B2 (ja) 1991-12-13 2002-08-12 昭和電工株式会社 アルミニウム材のフラックスガスろう付用連続式ろう付炉
JPH05243600A (ja) 1992-02-28 1993-09-21 Toshiba Corp 半導体受光素子
JP2500245B2 (ja) 1992-05-07 1996-05-29 岐阜プラスチック工業株式会社 パレット容器
JP3133494B2 (ja) 1992-07-21 2001-02-05 三洋電機株式会社 光起電力素子
JP3526308B2 (ja) 1993-02-18 2004-05-10 株式会社日立製作所 受光素子
JPH07240534A (ja) * 1993-03-16 1995-09-12 Seiko Instr Inc 光電変換半導体装置及びその製造方法
JPH06350068A (ja) * 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
JP3271222B2 (ja) * 1994-02-22 2002-04-02 ソニー株式会社 固体撮像装置
JP3091903B2 (ja) 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
US5589704A (en) 1995-01-27 1996-12-31 Lucent Technologies Inc. Article comprising a Si-based photodetector
JP3725246B2 (ja) 1996-05-15 2005-12-07 株式会社カネカ 薄膜光電材料およびそれを含む薄膜型光電変換装置
JPH1070298A (ja) 1996-08-28 1998-03-10 Nippon Telegr & Teleph Corp <Ntt> 太陽電池およびその製造方法
JPH10173998A (ja) 1996-12-16 1998-06-26 Nec Corp ショットキー障壁型固体撮像素子およびこれを用いた撮像装置
DE69811511T2 (de) 1997-03-21 2004-02-19 Sanyo Electric Co., Ltd., Moriguchi Herstellungsverfahren für ein photovoltaisches bauelement
JP3924352B2 (ja) 1997-06-05 2007-06-06 浜松ホトニクス株式会社 裏面照射型受光デバイス
JP3582569B2 (ja) 1998-02-10 2004-10-27 三菱住友シリコン株式会社 シリコンウェーハの裏面ゲッタリング処理方法
JP3174549B2 (ja) 1998-02-26 2001-06-11 株式会社日立製作所 太陽光発電装置及び太陽光発電モジュール並びに太陽光発電システムの設置方法
EP1179851B1 (en) 1999-04-13 2007-07-18 Hamamatsu Photonics K.K. Semiconductor device
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002170981A (ja) 2000-12-04 2002-06-14 Fujitsu Ltd 化合物半導体結晶の不純物濃度制御方法及び光半導体装置
JP2002222975A (ja) 2001-01-29 2002-08-09 Kyocera Corp 薄膜結晶質Ｓｉ太陽電池およびその製造方法
JP2002231993A (ja) 2001-02-05 2002-08-16 Toshiba Corp 半導体受光装置および半導体受光装置を備えた電気機器
US7057256B2 (en) * 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
JP4012743B2 (ja) 2002-02-12 2007-11-21 浜松ホトニクス株式会社 光検出装置
JP4242294B2 (ja) 2002-02-26 2009-03-25 シャープ株式会社 板状シリコンの製造方法、板状シリコン製造用基板、板状シリコン、その板状シリコンを用いた太陽電池および太陽電池モジュール
JP2003258285A (ja) 2002-02-27 2003-09-12 Sharp Corp 表面凹凸構造の作製方法及び太陽電池
JP4075410B2 (ja) 2002-03-01 2008-04-16 三菱電機株式会社 太陽電池
WO2003096427A1 (fr) 2002-05-10 2003-11-20 Hamamatsu Photonics K.K. Reseau de photodiode d'irradiation de face arriere et procede de production d'un tel reseau
JP4228887B2 (ja) 2003-04-02 2009-02-25 ソニー株式会社 固体撮像素子およびその製造方法
JP4373695B2 (ja) 2003-04-16 2009-11-25 浜松ホトニクス株式会社 裏面照射型光検出装置の製造方法
JP4499386B2 (ja) 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
JP2005150614A (ja) * 2003-11-19 2005-06-09 Sharp Corp 太陽電池及びその製造方法
JP2005203708A (ja) 2004-01-19 2005-07-28 Hamamatsu Photonics Kk Ｘ線撮像素子
TWI296704B (en) 2004-03-17 2008-05-11 Matsushita Electric Works Ltd Light detecting element and control method of light detecting element
GB0413749D0 (en) 2004-06-19 2004-07-21 Koninkl Philips Electronics Nv Active matrix electronic array device
JP2008515196A (ja) * 2004-09-24 2008-05-08 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 硫黄がドープされたレーザーによってミクロ構造化された表面層を有するシリコンベースの検出器製造方法
JP4674894B2 (ja) 2004-12-28 2011-04-20 パナソニック株式会社 固体撮像装置及びその製造方法
JP4766880B2 (ja) 2005-01-18 2011-09-07 シャープ株式会社 結晶シリコンウエハ、結晶シリコン太陽電池、結晶シリコンウエハの製造方法および結晶シリコン太陽電池の製造方法
US7979718B2 (en) 2005-03-31 2011-07-12 Pioneer Corporation Operator recognition device, operator recognition method and operator recognition program
US20090101197A1 (en) * 2005-05-11 2009-04-23 Mitsubishi Electric Corporation Solar Battery and Production Method Thereof
KR100660714B1 (ko) 2005-12-29 2006-12-21 매그나칩 반도체 유한회사 백사이드 조명 구조의 씨모스 이미지 센서 및 그의 제조방법
JP2007266327A (ja) 2006-03-29 2007-10-11 Kyocera Corp 太陽電池素子
TWI615954B (zh) * 2006-07-03 2018-02-21 Hamamatsu Photonics Kk 光二極體陣列
JP2008060380A (ja) 2006-08-31 2008-03-13 Matsushita Electric Ind Co Ltd 固体撮像素子及びその製造方法
JP2008153311A (ja) 2006-12-14 2008-07-03 Sumitomo Electric Ind Ltd 半導体受光素子、視界支援装置および生体医療装置
JP2008229701A (ja) 2007-03-23 2008-10-02 Japan Steel Works Ltd:The 微細表面凹凸形状材の製造方法および電界放射型ディスプレイ
TWI436474B (zh) 2007-05-07 2014-05-01 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP4808271B2 (ja) 2007-07-31 2011-11-02 三菱電機株式会社 光起電力装置の製造方法
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP4808748B2 (ja) 2008-06-13 2011-11-02 浜松ホトニクス株式会社 ホトダイオードアレイの製造方法
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP2010283223A (ja) 2009-06-05 2010-12-16 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045073A (ja) 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
JP2006179828A (ja) * 2004-12-24 2006-07-06 Hamamatsu Photonics Kk ホトダイオードアレイ
JP2008066584A (ja) * 2006-09-08 2008-03-21 Asahi Kasei Electronics Co Ltd 光センサ

Also Published As

Publication number Publication date
TWI476906B (zh) 2015-03-11
EP2403013A4 (en) 2013-04-03
EP2403013B1 (en) 2018-12-19
JP2010226073A (ja) 2010-10-07
CN104201219A (zh) 2014-12-10
EP3467875B1 (en) 2023-07-12
US20140110808A1 (en) 2014-04-24
WO2010098225A1 (ja) 2010-09-02
US8742528B2 (en) 2014-06-03
TW201101469A (en) 2011-01-01
CN102334199A (zh) 2012-01-25
EP2403013A1 (en) 2012-01-04
US8994135B2 (en) 2015-03-31
JP5185207B2 (ja) 2013-04-17
EP3467875A1 (en) 2019-04-10
US20110291218A1 (en) 2011-12-01
CN102334199B (zh) 2016-04-06
KR20110136789A (ko) 2011-12-21

Similar Documents

Publication Publication Date Title
KR101708069B1 (ko) 포토 다이오드 및 포토 다이오드 어레이
JP5185205B2 (ja) 半導体光検出素子
JP5805681B2 (ja) フォトダイオードアレイ
JP5185208B2 (ja) フォトダイオード及びフォトダイオードアレイ
JP5726434B2 (ja) 半導体光検出素子
JP5261304B2 (ja) 半導体光検出素子及び半導体光検出素子の製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20110725

Patent event code: PA01051R01D

Comment text: International Patent Application

AMND Amendment
PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20141203

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160119

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160927

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160119

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160927

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160517

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20110927

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20170119

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20161221

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160927

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160517

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20110927

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210119

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220128

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20250211

Start annual number: 9

End annual number: 9