KR101694999B1

KR101694999B1 - 발광 소자

Info

Publication number: KR101694999B1
Application number: KR1020100071831A
Authority: KR
Inventors: 민복기; 권호기
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-07-26
Filing date: 2010-07-26
Publication date: 2017-01-10
Anticipated expiration: 2030-07-26
Also published as: KR20120010358A

Abstract

본 발명의 실시형태는 발광 소자에 관한 것이다.
실시예에 따른 발광 소자는, 제1 반도체층, 발광층 및 제2 반도체층이 적층된 발광 구조물, 제1 반도체층 상에 형성된 제1 전극패드, 제2 반도체층 상에 형성된 제2 전극패드, 및 제2 반도체층 상에 형성되되, 제2 전극패드가 노출되도록 형성되며 제2 전극패드 보다 높게 형성된 투광성 전극층을 포함하고, 제1 반도체층은 그 일부가 노출된 영역을 구비하고, 제1 전극패드는 노출된 영역 상에 형성되며, 투광성 전극층보다 낮게 형성된다.

Description

발광 소자{LIGHT EMITTING DEVICE}

본 발명의 실시형태는 발광 소자에 관한 것이다.

발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.

일반적으로 LED 칩 전극의 전기적 연결을 위하여 와이어 본딩(wire bonding)이 이용되며, 이때 LED 칩의 전극패드와 와이어 간의 접합부는 금속간 화합물(intermetalllic compound)을 형성하여 전극패드와 와이어를 접합시키게 된다.

전극패드 표면에 오염물질이나 본딩에 저해되는 물질이 존재하는 경우, 금속간 화합물이 잘 형성되지 않고 볼 리프트(ball lift) 불량이 발생하여 제품의 치명적인 결함을 일으킬 수 있다. 볼 리프트(ball lift) 불량은 볼이 떨어져 발생하는 불량으로서, LED 칩에 전원을 공급해 주지 못하여 동작을 정상적으로 하지 못하게 한다.

일반적으로 전극패드의 표면 거칠기는 수 nm 정도로 매우 작기 때문에, 표면 요염에 취약하며 접착성(bondability)을 저하시키는 원인이 된다. LED 칩의 출하 시 보호시트로 이형지(release paper)를 사용하게 되는데, 이형지 표면에 실리콘 코팅(Si coating)이 되어 있어 전극패드 표면에 실리콘이 전사됨으로써 전극패드와 와이어 간의 접착성이 저하될 수 있다.

본 발명의 실시형태는 보호시트에 의한 전극패드의 오염이 최소화되고, 전극패드와 와이어 간의 접착성이 향상된 발광 소자를 제공함에 목적이 있다.

삭제

실시예에 따른 발광 소자는, 제1 반도체층, 발광층 및 제2 반도체층이 적층된 발광 구조물, 제1 반도체층 상에 형성된 제1 전극패드, 제2 반도체층 상에 형성된 제2 전극패드, 및 제2 반도체층 상에 형성되되, 제2 전극패드가 노출되도록 형성되며 제2 전극패드보다 높게 형성된 투광성 전극층을 포함하고, 제1 반도체층은 그 일부가 노출된 영역을 구비하고, 제1 전극패드는 노출된 영역 상에 형성되며, 투광성 전극층보다 낮게 형성된 것을 특징으로 한다.

실시예에 따르면, 보호시트에 의한 전극패드의 오염이 최소화되고, 전극패드와 와이어 간의 접착성이 향상된 발광 소자를 제공할 수 있다.

도 1a는 본 발명의 제1 실시예에 따른 발광 소자의 사시도.
도 1b는 도 1a에 도시된 A-A’ 선을 따라 절취한 발광 소자의 단면도.
도 2a는 본 발명의 제2 실시예에 따른 발광 소자의 사시도.
도 2b는 도 2a에 도시된 B-B’선을 따라 절취한 발광 소자의 단면도.
도 2c는 도 2a에 도시된 전극패드에 돌기가 형성된 경우를 나타낸 도면.
도 3a는 본 발명의 제3 실시예에 따른 발광 소자의 사시도.
도 3b는 도 3a에 도시된 C-C’선을 따라 절취환 발광 소자의 단면도.
도 3c는 도 3a에 도시된 전극패드에 돌기가 형성된 경우를 나타낸 도면.
도 4는 본 발명에 따른 발광소자의 패키지를 개략적으로 나타낸 도면.

이하 본 발명의 실시형태에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 단, 첨부된 도면은 실시예의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.

[제1 실시예 ]

도 1a는 본 발명의 제1 실시예에 따른 발광 소자(100)의 사시도이다. 도 1b는 도 1a에 도시된 A-A’ 선을 따라 절취한 발광 소자(100)의 단면도이다.

도 1a 및 도 1b를 참조하면, 본 발명의 제1 실시예에 따른 발광 소자(100)는, 기판(110), 제1 반도체층(120), 제1 전극패드(121), 발광층(130), 제2 반도체층(140) 및 제2 전극패드(141)를 포함하여 이루어질 수 있다.

이하에서는 설명의 편의를 위하여, 제1 반도체층(120)은 n형 반도체층으로, 제1 전극패드(121)는 n형 전극패드로, 제2 반도체층(140)은 p형 반도체층으로, 제2 전극패드(141)는 p형 전극패드로 가정하여 설명하도록 한다. 이에 한정하는 것이 아니라, 제1 반도체층(120)은 p형 반도체층으로, 제1 전극패드(121)는 p형 전극패드로, 제2 반도체층(140)은 n형 반도체층으로, 제2 전극패드(141)는 n형 전극패드이라도 무방하다.

기판(110)은 사파이어 기판일 수 있으며, 이에 한정하지 않고, SiC, GaP, GaAs, Si, ZnO, 또는 GaN기판과 같은 통상적으로 알려진 기판이더라도 무방하다.

n형 반도체층(120)은 In_xAl_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.

n형 반도체층(120)은 그 일부가 노출된 영역을 갖는다. 여기서, 노출된 영역은 p형 반도체층(140)과 발광층(130)의 일부가 식각되어 n형 반도체층(120)의 일부가 노출된 영역을 의미할 수 있다.

n형 전극패드(121)는 n형 반도체층(120)의 노출된 영역 상에 형성될 수 있다. 이러한 n형 전극패드(121)는 Al, Au, Pt, Ti, Cr, 및 W 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다.

n형 전극패드(121)는 p형 반도체층(140)의 높이와 같거나 낮게 형성될 수 있다. n형 전극패드(121)의 상부 표면에는 하나 이상의 돌기(121a)가 형성될 수 있다. 또는 n형 전극패드(121)의 상부 표면은 요철 구조(미도시)로 이루어질 수 있다. 돌기(121a)는 와이어의 굵기와 본딩 구성에 따라 그 두께가 조절될 수 있다.

p형 반도체층(140)은 In_xAl_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn 등의 p형 도펀트가 도핑될 수 있다.

p형 전극패드(141)는 p형 반도체층(140) 상에 형성될 수 있다. 이러한 p형 전극패드(141)는 Ag, Al, Pt, Ni, Pt, Pd, Au 및 Ir 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다. p형 전극패드(141)의 상부 표면에는 하나 이상의 돌기(141a)가 형성될 수 있다. 또는 p형 전극패드(141)의 상부 표면은 요철 구조로 이루어질 수 있다. 돌기(141a)는 와이어의 굵기와 본딩 구성에 따라 그 두께가 조절될 수 있다.

발광 소자(100)는 n형 반도체층(120)에서 공급되는 전자와 p형 반도체층(140)에서 공급되는 정공이 발광층(130) 내에서 서로 결합됨으로써 빛을 방출하게 된다.

발광층(130)은 n형 반도체층(120) 및 p형 반도체층(140)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 이용하여 형성될 수 있다. 예를 들어, 발광층(130)은 n형 반도체층(120) 및 p형 반도체층(140)이 GaN계 화합물 반도체인 경우, GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체를 이용하여 형성될 수 있다. 즉, 발광층(130)은 In_xAl_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료가 도핑된 것일 수 있다.

이때, 발광층(130)의 특성상 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 몰비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. 따라서, 발광 소자(100)는 발광층(120)의 특성에 따라 적외선, 가시광선, 및 자외선 중 어느 하나의 빛을 발광할 수 있다.

또한, 발광층(120)에 따라 반도체 발광소자(100)의 전체 에너지 밴드 다이어그램에는 에너지 우물 구조가 나타나게 되고, 각각의 반도체층(120, 140)으로부터의 전자 및 정공은 이동하다 에너지 우물 구조에 갇히게 되고, 발광이 더욱 효율적으로 발생하게 된다. 이와 같이 발광층(130)은 우물층과 장벽층(예를 들어 InGaN/GaN)이 서로 교대로 반복 적층된 다중양자우물(multiple quantum wells, MQWs) 구조를 갖는다.

제1 실시예에 따르면, 전극패드(121, 141)의 표면에 돌기(121a, 141a)가 형성되거나 요철 구조를 갖도록 형성되어, 전극패드와 와이어 간의 접착 면적이 최대화될 수 있고 이에 따라 전극패드와 와이어 간의 접착성(bondability)을 향상시킬 수 있다.

일반적으로 LED 칩을 출하할 경우, 보호 시트로서 이형지(release paper)를 사용하게 되는데, 이형지 표면에는 실리콘 코팅(Si coating)이 되어 있다. 이러한 이형지를 LED 칩의 보호 시트로서 사용하는 경우, 전극패드 표면에 실리콘이 전사되어 전극패드와 와이어 간의 접착성을 저하시키게 된다. 그러나 제1 실시예에 따르면, 전극패드의 표면이 돌기 혹은 요철에 의해 보호 시트와의 접촉 면적이 최소화됨으로써 보호 시트에 의한 접착성 저하를 최대한 방지할 수 있으며, 그에 따른 오염도를 줄일 수 있다.

이러한 접착성 향상은 LED 제품의 신뢰성을 높이고 치명적인 볼 리프트(ball lift) 불량은 개선하여 LED 제품의 수명을 향상시킬 수 있다.

[제2 실시예 ]

도 2a는 본 발명의 제2 실시예에 따른 발광 소자(200)의 사시도이다. 도 2b는 도 2a에 도시된 B-B’ 선을 따라 절취한 발광 소자(200)의 단면도이다.

도 2a 및 도 2b를 참조하면, 제2 실시예에 따른 발광 소자(200)는, 기판(210), 제1 반도체층(220), 제2 전극패드(221), 발광층(230), 제2 반도체층(240), 투광성 전극층(250), 제2 전극패드(241), 투광성 절연층(260)을 포함한다.

이하에서는 설명의 편의를 위하여, 제1 반도체층(220)은 n형 반도체층으로, 투광성 전극층(250)은 투광성 양전극층으로, 제1 전극패드(221)는 n형 전극패드로, 제2 반도체층(240)은 p형 반도체층으로, 제2 전극패드(241)는 p형 전극패드로 가정하여 설명하도록 한다. 이에 한정하는 것이 아니라, 제1 반도체층(220)은 p형 반도체층으로, 제1 전극패드(221)는 p형 전극패드로, 투광성 전극층(250)은 투광성 음전극층으로, 제2 반도체층(240)은 n형 반도체층으로, 제2 전극패드(241)는 n형 전극패드이라도 무방하다.

기판(210)은 사파이어 기판일 수 있으며, 이에 한정하지 않고, SiC, GaP, GaAs, Si, ZnO, 또는 GaN기판과 같은 통상적으로 알려진 기판이더라도 무방하다.

n형 반도체층(220)은 In_xAl_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.

n형 반도체층(220)은 그 일부가 노출된 영역을 갖는다. 여기서, 노출된 영역은 투광성 절연층(260), 투광성 양전극층(250), p형 반도체층(240) 및 발광층(230)의 일부가 식각되어 n형 반도체층(220)의 일부가 노출된 영역을 의미할 수 있다.

n형 전극패드(221)는 n형 반도체층(220)의 노출된 영역 상에 형성될 수 있다. 또한, n형 전극패드(221)는 투광성 절연층(260)의 높이와 같거나 낮게 형성될 수 있다. 이러한 n형 전극패드(221)는 Al, Au, Pt, Ti, Cr, 및 W 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다.

한편, 도 2c에 도시된 바와 같이, n형 전극패드(221)의 상부 표면에는 하나 이상의 돌기(221a)가 형성될 수 있다. 또는 n형 전극패드(221)의 상부 표면은 요철 구조(미도시)로 이루어질 수 있다. 돌기(221a)는 와이어의 굵기와 본딩 구성에 따라 그 두께가 조절될 수 있다.

p형 반도체층(240)은 In_xAl_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn 등의 p형 도펀트가 도핑될 수 있다.

발광 소자(200)는 n형 반도체층(220)에서 공급되는 전자와 p형 반도체층(240)에서 공급되는 정공이 발광층(230) 내에서 서로 결합됨으로써 빛을 방출하게 된다.

발광층(230)은 n형 반도체층(220) 및 p형 반도체층(240)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 이용하여 형성될 수 있다. 예를 들어, 발광층(230)은 n형 반도체층(220) 및 p형 반도체층(240)이 GaN계 화합물 반도체인 경우, GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체를 이용하여 형성될 수 있다. 즉, 발광층(230)은 In_xAl_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료가 도핑된 것일 수 있다.

이때, 발광층(230)의 특성상 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 몰비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. 따라서, 발광 소자(200)는 발광층(220)의 특성에 따라 적외선, 가시광선, 및 자외선 중 어느 하나의 빛을 발광할 수 있다.

또한, 발광층(220)에 따라 반도체 발광소자(200)의 전체 에너지 밴드 다이어그램에는 에너지 우물 구조가 나타나게 되고, 각각의 반도체층(220, 240)으로부터의 전자 및 정공은 이동하다 에너지 우물 구조에 갇히게 되고, 발광이 더욱 효율적으로 발생하게 된다. 이와 같이 발광층(230)은 우물층과 장벽층(예를 들어 InGaN/GaN)이 서로 교대로 반복 적층된 다중양자우물(multiple quantum wells, MQWs) 구조를 갖는다.

투광성 양전극층(250)은 p형 반도체층(240) 상에 형성될 수 있다. 투광성 양전극층(250)은 p형 반도체층(240)의 상면 전체를 덮도록 형성되어도 무방하나, p형 반도체층(240)의 상부 주변만 제외하도록 형성될 수도 있다. 이러한 투광성 양전극층(250)은 ITO(In₂O₃-SnO₂), AZnO(ZnO-Al₂O₃), IZnO(In₂O₃-ZnO), GZO(ZnO-Ga₂O₃)을 포함하는 한 종류 이상의 물질을 포함하여 형성된 것일 수 있다.

투광성 양전극층(250)은 p형 반도체층(240)의 전체 면에 균일하게 전계가 인가될 수 있도록 하며, p형 반도체층(240)의 균일한 발광 특성을 갖도록 할 수 있다.

p형 전극패드(241)는 투광성 양전극층(250) 상에 형성되며, 투광성 절연층(260)에 의해 외부로 노출되며, 투광성 절연층(260)보다 낮게 형성될 수 있다. 이러한 p형 전극패드(241)는 Ag, Al, Pt, Ni, Pt, Pd, Au 및 Ir 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다.

한편, 도 2c에 도시된 바와 같이, p형 전극패드(241)의 상부 표면에는 하나 이상의 돌기(241a)가 형성될 수 있다. 또는 p형 전극패드(241)의 상부 표면은 요철 구조(미도시)로 이루어질 수 있다. 돌기(241a)는 와이어의 굵기와 본딩 구성에 따라 그 두께가 조절될 수 있다.

투광성 절연층(260)은 투광성 양전극층(250) 상에 형성될 수 있다. 단, 투광성 절연층(260)은 p형 전극패드(241)가 노출되도록 형성되며, p형 전극패드(241)보다 높게 형성될 수 있다. 이러한 투광성 절연층(260)은 SiO₂를 포함하여 형성된 것일 수 있다.

일반적으로 LED 칩을 출하할 경우, 보호 시트로서 이형지(release paper)를 사용하게 되는데, 이형지 표면에는 실리콘 코팅(Si coating)이 되어 있다. 이러한 이형지를 LED 칩의 보호 시트로서 사용하는 경우, 전극패드 표면에 실리콘이 전사되어 전극패드와 와이어 간의 접착성을 저하시키게 된다. 그러나, 제2 실시예에 따르면, 투광성 절연층이 전극패드보다 높게 형성됨으로써, 전극패드의 표면에 보호 시트가 직접 접촉되지 않아, 보호 시트에 의한 패드 표면 오염을 방지할 수 있다.

또한, 전극패드의 표면에 형성된 돌기 혹은 요철 구조에 의해 전극패드와 와이어 간의 접착면적이 최대화될 수 있다. 이에 따라 전극패드와 와이어 간의 접착성(bondability)을 향상시킬 수 있다.

또한, 전극패드 표면과 이형지가 접촉되더라도 전극패드의 표면에 형성된 돌기 혹은 요철 구조에 의해, 전극패드와 보호 시트와의 접촉 면적이 최소화되어 보호 시트에 의한 접착성 저하를 최대한 방지할 수 있다.

[제3 실시예 ]

도 3a는 본 발명의 제3 실시예에 따른 발광 소자(300)의 사시도이다. 도 3b는 도 3a에 도시된 B-B’ 선을 따라 절취한 발광 소자(300)의 단면도이다.

도 3a 및 도 3b를 참조하면, 제3 실시예에 따른 발광 소자(300)는, 기판(310), 제1 반도체층(320), 제1 전극패드(321), 발광층(330), 제2 반도체층(340), 투광성 전극층(350), 및 제2 전극패드(341)을 포함한다.

이하에서는 설명의 편의를 위하여, 제1 반도체층(320)은 n형 반도체층으로, 투광성 전극층(350)은 투광성 양전극층으로, 제1 전극패드(321)는 n형 전극패드로, 제2 반도체층(340)은 p형 반도체층으로, 제2 전극패드(341)는 p형 전극패드로 가정하여 설명하도록 한다. 이에 한정하는 것이 아니라, 제1 반도체층(320)은 p형 반도체층으로, 제1 전극패드(321)는 p형 전극패드로, 투광성 전극층(350)은 투광성 음전극층으로, 제2 반도체층(340)은 n형 반도체층으로, 제2 전극패드(341)는 n형 전극패드이라도 무방하다.

기판(310)은 사파이어 기판일 수 있으며, 이에 한정하지 않고, SiC, GaP, GaAs, Si, ZnO, 또는 GaN기판과 같은 통상적으로 알려진 기판이더라도 무방하다.

n형 반도체층(320)은 In_xAl_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.

n형 반도체층(320)은 그 일부가 노출된 영역을 갖는다. 여기서, 노출된 영역은 투광성 양전극층(350), p형 반도체층(340) 및 발광층(330)의 일부가 식각되어 n형 반도체층(320)의 일부가 노출된 영역을 의미할 수 있다.

n형 전극패드(321)는 n형 반도체층(320)의 노출된 영역 상에 형성될 수 있다. 또한, n형 전극패드(321)는 투광성 양전극층(350)의 높이와 같거나 낮게 형성될 수 있다. 이러한 n형 전극패드(321)는 Al, Au, Pt, Ti, Cr, 및 W 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다.

한편, 도 3c에 도시된 바와 같이, n형 전극패드(321)의 상부 표면에는 하나 이상의 돌기(321a)가 형성될 수 있다. 또는 n형 전극패드(321)의 상부 표면은 요철 구조(미도시)로 이루어질 수 있다. 돌기(321a)는 와이어의 굵기와 본딩 구성에 따라 그 두께가 조절될 수 있다.

p형 반도체층(340)은 In_xAl_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn 등의 p형 도펀트가 도핑될 수 있다.

발광 소자(300)는 n형 반도체층(320)에서 공급되는 전자와 p형 반도체층(340)에서 공급되는 정공이 발광층(330) 내에서 서로 결합됨으로써 빛을 방출하게 된다.

발광층(330)은 n형 반도체층(320) 및 p형 반도체층(340)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 이용하여 형성될 수 있다. 예를 들어, 발광층(330)은 n형 반도체층(320) 및 p형 반도체층(340)이 GaN계 화합물 반도체인 경우, GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체를 이용하여 형성될 수 있다. 즉, 발광층(330)은 In_xAl_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료가 도핑된 것일 수 있다.

이때, 발광층(330)의 특성상 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 몰비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. 따라서, 발광 소자(300)는 발광층(320)의 특성에 따라 적외선, 가시광선, 및 자외선 중 어느 하나의 빛을 발광할 수 있다.

또한, 발광층(320)에 따라 반도체 발광소자(300)의 전체 에너지 밴드 다이어그램에는 에너지 우물 구조가 나타나게 되고, 각각의 반도체층(320, 340)으로부터의 전자 및 정공은 이동하다 에너지 우물 구조에 갇히게 되고, 발광이 더욱 효율적으로 발생하게 된다. 이와 같이 발광층(330)은 우물층과 장벽층(예를 들어 InGaN/GaN)이 서로 교대로 반복 적층된 다중양자우물(multiple quantum wells, MQWs) 구조를 갖는다.

투광성 양전극층(350)은 p형 반도체층(340) 상에 형성될 수 있다. 투광성 양전극층(350)은 p형 반도체층(340)의 상면 전체를 덮도록 형성되어도 무방하나, p형 반도체층(340)의 상부 주변만 제외하도록 형성될 수도 있다. 단, 투광성 양전극층(350)은 p형 반도체층(340) 상에 형성되나, p형 전극패드(341)이 노출되도록 형성되며, p형 전극패드(341)보다 높게 형성될 수 있다.

이러한 투광성 양전극층(350)은 ITO(In₂O₃-SnO₂), AZnO(ZnO-Al₂O₃), IZnO(In₂O₃-ZnO), GZO(ZnO-Ga₂O₃)을 포함하는 한 종류 이상의 물질을 포함하여 형성된 것일 수 있다.

투광성 양전극층(350)은 p형 반도체층(340)의 전체 면에 균일하게 전계가 인가될 수 있도록 하며, p형 반도체층(340)의 균일한 발광 특성을 갖도록 할 수 있다.

p형 전극패드(341)는 p형 반도체층(340) 상에 형성될 수 있으며, 투광성 양전극층(350)에 의해 외부로 노출되며, 투광성 양전극층(350)보다 낮게 형성될 수 있다. 이러한 p형 전극패드(341)는 Ag, Al, Pt, Ni, Pt, Pd, Au 및 Ir 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다.

한편, 도 3c에 도시된 바와 같이, p형 전극패드(341)의 상부 표면에는 하나 이상의 돌기(341a)가 형성될 수 있다. 또는 p형 전극패드(341)의 상부 표면은 요철 구조(미도시)로 이루어질 수 있다. 돌기(341a)는 와이어의 굵기와 본딩 구성에 따라 그 두께가 조절될 수 있다.

일반적으로 LED 칩을 출하할 경우, 보호 시트로서 이형지(release paper)를 사용하게 되는데, 이형지 표면에는 실리콘 코팅(Si coating)이 되어 있다. 이러한 이형지를 LED 칩의 보호 시트로서 사용하는 경우, 전극패드 표면에 실리콘이 전사되어 전극패드와 와이어 간의 접착성을 저하시키게 된다. 그러나, 제3 실시예에 따르면, 투광성 전극층이 전극패드보다 높게 형성됨으로써, 전극패드의 표면에 보호 시트가 직접 접촉되지 않아, 보호 시트에 의한 패드 표면 오염을 방지할 수 있다.

[발광 소자 패키지]

이하, 도 4를 참조하여 일실시예에 따른 발광 소자 패키지에 관하여 설명한다. 도 4는 발광소자의 패키지(1000)를 개략적으로 나타낸 단면도이다.

도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 발광 소자 패키지(1000)는 패키지 몸체(1100), 제1 전극층(1110), 제2 전극층(1120), 발광 소자(1200) 및 충진재(1300)를 포함하여 이루어질 수 있다.

패키지 몸체(1100)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 발광 소자(1200)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.

제1 전극층(1110) 및 제2 전극층(1120)은 패키지 몸체(1100)에 설치된다. 제1 전극층(1100) 및 제2 전극층(1120)은 서로 전기적으로 분리되며, 발광 소자(1200)에 전원을 제공한다. 또한, 제1 전극층(1110) 및 제2 전극층(1120)은 발광 소자(1200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광 소자(1200)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.

발광 소자(1200)는 제1 전극층(1100) 및 제2 전극층(1120)과 전기적으로 연결된다. 발광 소자(1200)는 패키지 몸체(1100) 상에 설치되거나 제1 전극층(1100) 또는 제2 전극층(1120) 상에 설치될 수 있다.

발광 소자(1200)는 제1 전극층(1110) 및 제2 전극층(1120)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.

충진재(1300)는 발광 소자(1200)를 포위하여 보호할 수 있도록 형성될 수 있다. 또한, 충진재(1300)에는 형광체(1310)가 포함되어 발광 소자(1200)에서 방출된 광의 파장을 변화시킬 수 있다.

발광 소자 패키지(1000)는 위에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.

실시예에 따른 발광 소자 패키지(1000)는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지(1000)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지(1000), 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다.

또 다른 본 발명의 실시형태는 상술한 실시 예들에 기재된 반도체 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.

이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다.

그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100, 200, 300: 발광 소자
110, 210, 310: 기판
120, 220, 320: n형 반도체층
130, 230, 330: 발광층
140, 240, 340: p형 반도체층
121, 221, 321: n형 전극패드
121a, 141a, 221a, 241a, 321a, 341a: 돌기
250, 350: 투광성 전극층
260: 투광성 절연층

Claims

삭제
삭제
제1 반도체층, 발광층 및 제2 반도체층이 적층된 발광 구조물;
상기 제1 반도체층 상에 형성된 제1 전극패드;
상기 제2 반도체층 상에 형성된 제2 전극패드; 및
상기 제2 반도체층 상에 형성되되, 상기 제2 전극패드가 노출되도록 형성되며 상기 제2 전극패드 보다 높게 형성된 투광성 전극층을 포함하고,
상기 제1 반도체층은 그 일부가 노출된 영역을 구비하고,
상기 제1 전극패드는 상기 노출된 영역 상에 형성되며, 상기 투광성 전극층 보다 낮게 형성되는 발광 소자.
제3항에 있어서,
상기 제1 전극패드는 Al, Au, Pt, Ti, Cr 또는 W 중 하나 이상의 물질을 포함하는, 발광 소자.
제3항에 있어서,
상기 제2 전극패드는 Ag, Al, Pt, Ni, Pt, Pd, Au 또는 Ir 중 하나 이상의 물질을 포함하는, 발광 소자.
제3항에 있어서,
상기 제1 반도체는 n형 반도체이고,
상기 제2 반도체는 p형 반도체이거나,
상기 제1 반도체는 p형 반도체이며,
상기 제2 반도체는 n형 반도체인, 발광 소자.
삭제
제3항에 있어서,
상기 투광성 전극층은 ITO, AZnO, IZnO 또는 GZO 중 하나 이상을 포함하는, 발광 소자.
제3항에 있어서,
상기 제1 전극패드 및 상기 제2 전극패드의 표면에는 돌기 또는 요철이 형성된, 발광 소자.