[go: up one dir, main page]

KR101677282B1 - 박막 트랜지스터 액정표시장치 및 이의 제조방법 - Google Patents

박막 트랜지스터 액정표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR101677282B1
KR101677282B1 KR1020090123157A KR20090123157A KR101677282B1 KR 101677282 B1 KR101677282 B1 KR 101677282B1 KR 1020090123157 A KR1020090123157 A KR 1020090123157A KR 20090123157 A KR20090123157 A KR 20090123157A KR 101677282 B1 KR101677282 B1 KR 101677282B1
Authority
KR
South Korea
Prior art keywords
common electrode
liquid crystal
crystal display
display device
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090123157A
Other languages
English (en)
Other versions
KR20110066478A (ko
Inventor
신형범
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090123157A priority Critical patent/KR101677282B1/ko
Publication of KR20110066478A publication Critical patent/KR20110066478A/ko
Application granted granted Critical
Publication of KR101677282B1 publication Critical patent/KR101677282B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명의 액정표시장치는, 공통배선으로부터 화소 영역의 경계와 나란한 방향으로 분기되며, 데이터 배선과 오버랩되는 제1 공통전극과 데이터 배선과 오버랩되지 않는 제2 공통전극을 포함하고, 제1 및 제2 공통전극 각각이 화소영역의 경계를 중심으로 좌우측 화소전극과 소정부분 오버랩된다. 이에, 본 발명은 액정표시장치의 각각의 화소 영역의 개구율을 향상시킨 효과가 있다. 또한, 본 발명은 제1 공통전극과 데이터 배선 사이에 배치된 감광막 패턴을 포함한다. 이에, 본 발명은 데이터 배선과 제 1 공통전극의 거리는 멀어져 기생 커패시턴스는 줄어든다.
액정표시장치, 개구율, 기생, 데이터 배선, 감광막 패턴

Description

박막 트랜지스터 액정표시장치 및 이의 제조방법{Thin Film Transistor Liquid Crystal Display Device And Method for fabricating thereof}
본원 발명은 박막 트랜지스터 액정표시장치 및 이의 제조방법에 관한 것이다.
최근 들어 급속한 발전을 거듭하고 있는 액정표시장치는 소형, 경량화되면서 성능은 더욱 강력해진 제품들이 생산되고 있다. 지금까지 정보 디스플레이 장치에 널리 사용되고 있는 CRT(cathode ray tube)가 성능이나 가격 측면에서 많은 장점이 있지만, 소형화 또는 휴대성의 측면에서는 많은 단점이 있다.
이에 반하여, 액정표시장치는 소형화, 경량화, 저 전력 소비화 등의 장점이 있어 CRT의 단점을 극복할 수 있는 대체 수단으로 점차 주목받아 왔고, 현재는 디스플레이 장치를 필요로 하는 거의 모든 정보 처리 기기에 장착되고 있는 실정이다.
이러한 액정표시장치는 일반적으로 액정의 특정한 분자 배열에 전압을 인가하여, 다른 분자 배열로 변환시켜 광학적 성질의 변화를 시각 변화로 변환하는 것 으로, 액정 셀에 의한 빛의 변조를 이용한 디스플레이 장치이다.
상기 액정표시장치는 화소 단위를 이루는 액정 셀의 형성 공정을 동반하는 패널 상부기판 및 하부기판의 제조공정과, 액정 배향을 위한 배향막의 형성 및 러빙(Rubbing) 공정과, 상부기판 및 하부기판의 합착 공정과, 합착된 상부기판 및 하부기판 사이에 액정을 주입하고 봉지하는 공정 등의 여러 과정을 거쳐 완성되게 된다.
도 1은 종래기술에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 1에 도시된 바와 같이, 절연기판 상에 게이트 배선(101)과 데이터 배선(103a, 103b, 103c)이 교차 배열되어 화소 영역(sub pixel)들(P1, P2)이 정의되어 있다.
상기 게이트 배선(101)과 데이터 배선(103a,103b,103c)이 교차되는 영역 상에는 스위칭 소자인 박막트랜지스터(Thin Film Transistor: 이하, 'TFT'라 한다)가 배치되어 있고, 상기 화소 영역에는 상기 데이터 배선(103a, 103b,103c)과 평행한 방향으로 ITO(Indium-Tin-Oxide) 금속으로된 화소 전극(109a, 109b)이 배치되어 있다.
또한, 상기 게이트 배선(101)과 인접한 영역에는 공통배선(106)이 배치되어 있고, 상기 공통배선(106)으로부터 각각의 화소 영역의 양측 가장자리 영역으로 제 1 공통전극(107a)과 제 2 공통전극(107b)이 분기 되어 있다.
하지만, 상기와 같은 종래 액정표시장치의 화소 구조는 몇가지 문제가 있다.
첫째, 각각의 화소 영역들(P1, P2)을 구분하도록 데이터 배 선(103a,103b,103c)들이 화소 영역들의 경계에 배치되고, 상기 각각의 데이터 배선(103a, 103b, 103c)들과 인접한 화소 영역에는 공통배선(106)으로부터 분기되는 제 1, 2 공통전극(107a, 107b)들이 배치되어 있어 화소 개구율이 낮다.
둘째, 종래 액정표시장치는 각각의 화소 열을 따라 하나의 데이터 배선들이 매칭되도록 배치되어 있어, 데이터 배선들은 화소들의 열 만큼이 형성되어야 한다.
이로 인하여 데이터 배선들에 신호를 공급하는 데이터 드라이브 IC의 개수도 증가하여 소비전력이 큰 문제가 있다.
최근 액정표시장치는 소형화, 박형화, 저전력화 특성을 가지면서 양질의 화면 품위를 구현할 수 있도록 개발되고 있다. 따라서, 화소 영역의 개구율을 확보하면서 데이터 드라이브 IC들의 개수를 줄일 수 있는 기술이 요구된다.
본 발명은 액정표시장치의 각각의 화소 영역 경계에 단일 구조의 공통전극을 배치함으로써, 화소 개구율을 향상시킨 박막 트랜지스터 액정표시장치를 제공함에 목적이 있다.
또한, 본 발명은 하나의 데이터 배선을 중심으로 양측 화소 영역에 교대로 데이터 신호를 공급할 수 있도록 하여 액정표시장치를 소형화 및 저전력화한 박막 트랜지스터 액정표시장치를 제공함에 다른 목적이 있다.
상기와 같은 과제를 해결하기 위한 본 발명은, 복수의 화소 영역을 구비하는 기판과, 기판 상에 구비되는 복수의 게이트 배선과, 기판 상에 복수의 게이트 배선과 교차하여 구비되는 복수의 데이터 배선과, 복수의 데이터 배선과 동일한 방향으로 구비되며, 복수의 데이터 배선 하부에 각각 오버랩되는 제1 공통전극과, 복수의 데이터 배선과 동일한 방향으로 구비되며, 복수의 데이터 배선 사이마다 구비되는 제2 공통전극 및 복수의 데이터 배선 각각과 제1 공통전극의 적층 사이에 구비되는 감광막 패턴을 포함하고, 상기 감광막 패턴은 상기 제1 공통전극의 한 면과만 접촉하는 표시장치패널을 제공할 수 있다.
또한, 본 발명의 액정표시장치 제조방법은, 기판 상에 금속막과 감광막을 형성하고, 투과영역, 반투과영역 및 차단영역을 포함하는 마스크를 이용하여 노광하는 단계; 상기 마스크의 반투과영역에 대응되는 금속막 상에는 하프톤 패턴이 형성되고, 마스크의 차단영역에 대응되는 금속막 상에는 제 1 감광막 패턴을 형성하는 단계; 상기 하프톤 패턴과 제 1 감광막 패턴을 마스크로 하여 식각 공정을 진행하여, 하프톤 패턴이 형성된 영역에 게이트 전극을 형성하고, 제 1 감광막 패턴이 형성된 영역에는 공통전극을 형성하는 단계; 상기 게이트 전극 및 공통전극을 형성한 후, 에싱 공정을 진행하여 상기 게이트 전극 상에 존재하는 하프톤 패턴을 제거하고, 상기 공통전극 상에는 제 2 감광막 패턴을 형성하는 단계; 상기 제 2 감광막 패턴, 게이트 전극 및 공통전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막 및 도핑된 비정질 실리콘막 및 소스/드레인 금속막을 형성한 후 마스크 공정을 진행하여 소스/드레인 전극, 액티브층 및 데이터 배선을 형성하는 단계; 상기 결과 물 상에 보호막을 형성하고, 콘택홀을 형성하는 단계; 및 상기 콘택홀 공정을 진행한 보호막 상에 투명성 도전물질을 형성한 다음, 마스크 공정을 진행하여 화소전극을 형성하는 단계를 포함한다.
본 발명은 액정표시장치의 각각의 화소 영역의 개구율을 향상시킨 효과가 있다.
또한, 본 발명은 하나의 데이터 배선을 중심으로 양측 화소 영역에 교대로 데이터 신호를 공급할 수 있도록 하여 액정표시장치를 소형화 및 저전력화한 효과가 있다.
이하, 본 발명의 실시 예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명에 따른 액정표시장치의 화소 구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 절연기판 상에 게이트 배선(201)과 데이터 배선(203a, 203b)이 교차 배열되어 화소 영역(sub-pixel)들(P1, P2)이 정의된다.
상기 게이트 배선(201)과 데이터 배선(203a,203b)이 교차되는 영역 상에는 스위칭 소자인 TFT가 배치되어 있고, 상기 화소 영역에는 상기 데이터 배선(203a, 203b)과 평행한 방향으로 ITO(Indium-Tin-Oxide) 금속으로된 화소 전극(209a, 209b)들이 배치되어 있다.
본 발명에서는 데이터 배선(203a, 203b)을 따라 좌우측에 배치되어 있는 화소 영역에 교대로 TFT가 배치되어 있어, 한쌍의 화소 영역들(P1,P2) 사이에는 데이터 배선이 존재하지 않는 구조로 형성되어 있다. 따라서, 종래보다 데이터 배선들의 개수를 1/2로 줄이면서 데이터 배선(203a, 203b)을 중심으로 좌우측 화소 영역에 교대로 데이터 신호를 공급할 수 있다.
또한, 상기 게이트 배선(201)과 인접한 영역에는 공통배선(206)이 배치되어 있고, 상기 공통배선(206)으로부터 각각의 화소 영역의 경계와 나란하게 분기된 제 1, 2, 3 공통전극(207a, 207b, 207c)이 배치되어 있다.
상기 제 1, 2, 3 공통전극(207a, 207b, 207c) 상에는 좌우 인접한 화소전극(209a, 209b)들이 소정 부분 오버랩되도록 배치된다. 즉, 종래 액정표시장치와 달리 본 발명에서는 하나의 공통전극 상에 인접한 화소전극들이 공통으로 오버랩되어 있어 공통전극의 폭을 줄일 수 있다. 이로 인하여 본 발명의 화소 영역의 개구율은 증가한다.
또한, 본 발명의 화소 구조와 같이 두개의 화소 영역(P1,P2) 중심에 배치되 는 제 2 공통전극(207b) 상에는 데이터 배선이 존재하지 않고, 인접한 화소전극(209a, 209b)들 만이 오버랩되기 때문에 제 1 및 제 3 공통전극(207a, 207c)의 폭보다 훨씬 좁게 형성할 수 있다. 이로 인하여 한쌍의 화소 영역(P1,P2)의 개구 영역은 더욱 넓어진다.
하지만, 본 발명에서와 같이 인접한 화소 전극과 오버랩되는 공통전극을 단일 구조로 형성할 경우에는 데이터 배선과 공통전극 사이에 발생되는 기생 커패시턴스가 커지는 문제가 있다. 이를 개선하기 위해 본 발명에서는 추가적으로 데이터 배선과 공통전극 사이에 추가적인 감광막 패턴을 형성하였다. 이는 데이터 배선과 공통전극 사이의 간격을 넓힘으로써, 기생 커패시턴스의 크기를 줄이기 위함이다.
구체적인 도면과 설명은 도 3a 내지 도 3e에서 한다.
도 3a 내지 도 3e는 상기 도 2의 A-A' 선을 따라 본 발명의 액정표시장치 제조 공정을 도시한 도면이다.
도 3a 내지 도 3e에 도시한 바와 같이, 투명한 절연기판(200) 상에 금속막(210)을 형성하고, 계속해서 감광막(400)을 절연기판(200) 전면에 도포한다.
상기와 같이 금속막(210)과 감광막(400)이 절연기판(200) 상에 형성되면 마스크를 이용하여 노광 및 현상을 한 다음, 식각 공정을 진행하는 마스크 공정을 진행한다.
이때, 본 발명에서는 투과영역(M2)과 차단영역(M3) 및 반투과영역(M1)을 포함하는 하프톤 마스크(300)를 사용하여 노광 공정을 진행한다. 상기와 같이, 하프톤 마스크(300)를 이용하여 노광 공정을 진행하면, 도 3b에 도시한 바와 같이, 반 투과영역(M1)과 대응되는 게이트 전극 영역의 감광막은 처음 도포한 감광막의 두께보다 작은 하프톤 패턴(400a)으로 형성된다. 상기 마스크(300)의 차단영역(M3)과 대응되는 공통전극이 형성될 영역은 처음 도포한 감광막의 두께와 동일한 제 1 감광막 패턴(400b)이 형성된다.
상기 하프톤 패턴(400a)과 제 1 감광막 패턴(400b)을 마스크로 하여 식각 공정을 하면, 도 3c에 도시한 바와 같이, 게이트 전극(220)과 제 1 공통전극(207a)이 절연기판(200) 상에 형성된다.
이후, 상기 게이트 전극(220) 상에 존재하던 하프톤 패턴(400a)을 제거하는 에싱(ashing) 공정을 진행하면, 하프톤 패턴(400a)은 제거되고, 상기 하프톤 패턴(400a)보다 두꺼운 제 1 감광막 패턴(400b)은 상기 제 1 공통전극(207a) 상에는 제 2 감광막 패턴(400c)으로 남게 된다. 상기 제 2 감광막 패턴(400c)은 두께는 상기 제 1 감광막 패턴(400b)의 두께보다 얇다.
이후, 상기 제 2 감광막 패턴(400c)을 제거하지 않고, 게이트 절연막(212)을 형성하고, 계속해서 비정질 실리콘막과 도핑된 비정질 실리콘막 및 소스/드레인 금속막을 연속하여 형성한 다음, 회절 마스크 또는 하프톤 마스크를 이용하여 마스크 공정을 진행한다.
그런 다음, 도 3d에 도시한 바와 같이, 습식각 공정과 건식각 공정을 반복하여 상기 게이트 전극(220) 상에 채널층(214a)과 오믹콘택층(214b)으로 구성된 액티브층(214) 및 소스/드레인 전극(217a, 217b)을 형성한다. 이때, 상기 제 1 공통전극(207a) 상부에는 데이터 배선(203a)이 형성된다. 상기 데이터 배선(203a)의 하측 에는 회절 마스크 또는 하프톤 마스크 공정에 따라 액티브층(214)이 남아 있게 된다.
따라서, 상기 제 1 공통전극(207a) 상에는 제 2 감광막 패턴(400c), 게이트 절연막(112) 및 액티브층(214)들이 적층되어 있다. 따라서, 종래 액정표시장치 보다 제 2 감광막 패턴(400c)의 두께 만큼 상기 데이터 배선(203a)과 제 1 공통전극(207a)의 거리는 멀어져 기생 커패시턴스는 줄어든다.
상기와 같이 소스/드레인 전극(217a, 217b) 및 액티브층(214)의 형성으로 TFT가 완성되면, 도 3e에 도시한 바와 같이, 절연기판(200)의 전면에 보호막(219)을 형성하고, 마스크 공정을 진행하여 콘택홀 공정을 진행한다. 그런 다음, 상기 절연기판(200)의 전면에 투명성 도전물질(ITO, ITZO)을 형성한 다음, 마스크 공정에 따라 화소전극(209a, 209b)을 형성한다.
도 3e에 도시한 바와 같이, 제 1 공통전극(207a) 상부에는 제 2 감광막 패턴(400c), 게이트 절연막(212), 액티브층(214) 및 데이터 배선(203a)가 배치되어 있어, 종전보다 데이터 배선(203a)과 제 1 공통전극(207a)의 거리가 멀어졌다.
도 4는 본 발명의 데이터 배선 영역에 형성된 감광막 패턴의 두께에 따른 충전 특성을 도시한 도면이다.
도 4에 도시한 바와 같이, 감광막 패턴을 데이터 배선과 공통전극 사이에 배치한 구조에서 화소 충전율 특성이 개선되고 있음을 볼 수 있다.
특히, 감광막 패턴의 두께가 두꺼워질 수 록 화소 충전율 특성이 개선되고 있다. 이것은 데이터 배선과 공통전극 사이의 형성되는 기생 커패시턴스가 줄어들 면서 화소 내의 충전율 특성을 나타내는 스토리지 커패시턴스(Cst)와 액정 커패시턴스(Clc)의 값이 그대로 반영되고 있기 때문이다.
왜냐하면, 화소 영역의 전체 커패시턴스 값은 기생 커패시턴스의 크기에 반비례하기 때문이다.
이와 같이, 본 발명에서는 각각의 화소 영역 별로 배치되던 공통전극을 일체형으로 형성하여 화소 영역의 개구율을 향상시킨 이점이 있다.
이로 인하여 증가할 수 있는 기생 커패시턴스를 공통전극과 데이터 배선 사이에 감광막 패턴을 추가하여 줄였다.
따라서, 본 발명은 화소 개구율 특성과 화소 충전율 특성을 향상시키면서, 데이터 배선의 수를 줄인 이점이 있다.
도 1은 종래기술에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 2는 본 발명에 따른 액정표시장치의 화소 구조를 도시한 도면이다.
도 3a 내지 도 3e는 상기 도 2의 A-A' 선을 따라 본 발명의 액정표시장치 제조 공정을 도시한 도면이다.
도 4는 본 발명의 데이터 배선 영역에 형성된 감광막 패턴의 두께에 따른 충전 특성을 도시한 도면이다.
(도면의 주요 부분에 대한 참조 부호의 설명)
200: 절연기판 201: 게이트 배선
203a,203b: 데이터 배선 209a,209b: 화소 전극
206: 공통배선 207a,207b,207c: 제 1,2,3 공통전극
400a: 하프톤 패턴 400b: 제 1 감광막 패턴
400c: 제 2 감광막 패턴

Claims (8)

  1. 복수의 화소 영역을 구비하는 기판;
    상기 기판 상에 구비되는 복수의 게이트 배선;
    상기 기판 상에 상기 복수의 게이트 배선과 교차하여 구비되는 복수의 데이터 배선;
    상기 복수의 데이터 배선과 동일한 방향으로 구비되며, 상기 복수의 데이터 배선 하부에 각각 오버랩되는 제1 공통전극;
    상기 복수의 데이터 배선과 동일한 방향으로 구비되며, 상기 복수의 데이터 배선 사이마다 구비되는 제2 공통전극; 및
    상기 복수의 데이터 배선 각각과 상기 제1 공통전극의 적층 사이에 구비되는 감광막 패턴을 포함하고, 상기 감광막 패턴은 상기 제1 공통전극의 한 면과만 접촉하는 표시장치패널.
  2. 제1항에 있어서, 게이트 전극을 구비하는 하나 이상의 트랜지스터를 더 포함하고,
    상기 게이트 전극은 상기 제1 공통전극과 동일한 층에 구비되며 상기 제1 공통전극과 동일한 물질인 표시장치패널.
  3. 삭제
  4. 제1 항에 있어서,
    상기 복수의 데이터 배선 각각은 상기 복수의 게이트 배선 방향을 따라 구비된 상기 복수의 화소 영역 중 적어도 2 개의 화소 영역의 회로와 전기적으로 연결되는 표시장치패널.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제2 공통전극은 상기 제1 공통전극보다 폭이 좁은 표시장치패널.
  8. 제1 항, 제2항, 제4 항 및 제7 항 중 어느 하나의 항에 의한 표시장치패널을 포함하는 액정표시장치.
KR1020090123157A 2009-12-11 2009-12-11 박막 트랜지스터 액정표시장치 및 이의 제조방법 Expired - Fee Related KR101677282B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090123157A KR101677282B1 (ko) 2009-12-11 2009-12-11 박막 트랜지스터 액정표시장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090123157A KR101677282B1 (ko) 2009-12-11 2009-12-11 박막 트랜지스터 액정표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110066478A KR20110066478A (ko) 2011-06-17
KR101677282B1 true KR101677282B1 (ko) 2016-11-17

Family

ID=44399305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090123157A Expired - Fee Related KR101677282B1 (ko) 2009-12-11 2009-12-11 박막 트랜지스터 액정표시장치 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101677282B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922088B1 (ko) 2012-05-23 2018-11-27 삼성디스플레이 주식회사 액정 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311966A (ja) * 2000-05-01 2001-11-09 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネル

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912691B1 (ko) * 2002-11-11 2009-08-19 엘지디스플레이 주식회사 액정표시패널
KR101306239B1 (ko) * 2006-11-03 2013-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
KR20090044004A (ko) * 2007-10-30 2009-05-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311966A (ja) * 2000-05-01 2001-11-09 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネル

Also Published As

Publication number Publication date
KR20110066478A (ko) 2011-06-17

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7351623B2 (en) Liquid crystal display device and fabricating method thereof
CN101566770B (zh) 液晶显示设备的阵列基板及其制造方法
US8643799B2 (en) TFT-LCD array substrate and manufacturing method thereof
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR20020091683A (ko) 프린지 필드 스위칭 액정표시장치 및 그 제조방법
KR101799492B1 (ko) 액정표시장치
US20060289867A1 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
US8314914B2 (en) Liquid crystal display and exposure mask for manufacturing liquid crystal display
KR20130015737A (ko) 액정표시장치
US8730418B2 (en) Array substrate and method for manufacturing the same
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR20140083649A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130015735A (ko) 액정표시장치
WO2015021720A1 (zh) 一种阵列基板及其制备方法及显示装置
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100658058B1 (ko) 프린지 필드 구동 모드 액정 표시 장치 및 그 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101677282B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR101725993B1 (ko) 액정표시장치 제조방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101374997B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091211

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20141124

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20091211

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160320

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160918

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160320

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160918

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160520

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20161108

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20161018

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160918

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160520

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161111

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20191015

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20201019

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220822