[go: up one dir, main page]

KR101669585B1 - 신호 동기 시스템 및 방법 - Google Patents

신호 동기 시스템 및 방법 Download PDF

Info

Publication number
KR101669585B1
KR101669585B1 KR1020150099133A KR20150099133A KR101669585B1 KR 101669585 B1 KR101669585 B1 KR 101669585B1 KR 1020150099133 A KR1020150099133 A KR 1020150099133A KR 20150099133 A KR20150099133 A KR 20150099133A KR 101669585 B1 KR101669585 B1 KR 101669585B1
Authority
KR
South Korea
Prior art keywords
clock
synchronization
management system
schedule
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150099133A
Other languages
English (en)
Inventor
최경현
이재호
오대양
박문규
Original Assignee
삼지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼지전자 주식회사 filed Critical 삼지전자 주식회사
Priority to KR1020150099133A priority Critical patent/KR101669585B1/ko
Application granted granted Critical
Publication of KR101669585B1 publication Critical patent/KR101669585B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 기지국간 클럭 신호를 동기화하여 통신의 신뢰도를 높이고, 관리시스템이 클럭 동기화 일정을 관리함으로써, 시스템 및 네트워크를 효율적으로 운영할 수 있는 신호 동기 시스템 및 방법을 제공한다.
IEEE 1588 표준에 따른 기준 클럭을 생성하는 PTP 제너레이터를 포함하는 IEEE 1588 마스터; 상기 PTP 제너레이터로부터 생성된 기준 클럭을 기준으로 오실레이터의 시스템 클럭을 보정하는 복수의 디바이스; 및 상기 복수의 디바이스의 클럭 동기화 일정을 관리하는 관리 시스템을 포함하는 신호동기 시스템이 개시된다.

Description

신호 동기 시스템 및 방법{System and Method for Synchronization of Signal}
본 발명의 기지국간 클럭 신호를 동기화하여 통신의 신뢰도를 높일 수 있는 신호 동기 시스템 및 방법에 관한 것이다.
일반적으로 무선 통신망에 있어서 시스템 또는 망의 동기화는 매우 중요한 요소이다. 특히, 이동 통신의 경우, 단말기가 다른 기지국으로 핸드오버(hand over)가 발생하더라도 정상적인 통신이 유지되어야 하며, 이를 위해서는 양쪽 기지국의 클럭(clock)에서 오차가 일정 기준을 초과하지 않을 것이 필요하다. 만약, 기지국간 클럭의 오차가 기준을 초과하게 되면 핸드오버시에 통신이 단절될 염려가 있기 때문이다.
현재 무선 통신망의 동기화 방법은 GPS 위성을 이용한 동기화 방법이 대표적인 방법으로서, GPS 신호를 수신하기 위해 수신기와 GPS 위성간의 점대점 방식(Point-to-Point Topology)을 주로 사용한다.
종래의 무선 통신망의 동기화 방법은 상기에서 설명한 GPS 수신기를 구비하여 GPS 위성으로부터 GPS 정보를 수신하여 동기화하는 방식을 사용한다. 그러나 그러한 방식은 고층 건물이나 장애물이 많은 도심 또는 GPS 수신이 어려운 실내의 경우에는 GPS 위성으로부터 GPS 정보를 수신하기가 어려워 시스템의 동기화에 문제가 발생할 수 있다. 또한, 상기 GPS 위성을 이용한 동기화는 장비 등의 문제로 상대적으로 비용이 고가인 문제점이 있다.
따라서, 도심이나 실내에서 원활하게 동기화시킬 수 있으며, 한정된 자원으로 시스템 및 네트워크를 효율적으로 운영할 수 있는 방법이 필요하다.
본 발명은 기지국간 클럭 신호를 동기화하여 통신의 신뢰도를 높이고, 관리시스템이 클럭 동기화 일정을 관리함으로써, 시스템 및 네트워크를 효율적으로 운영할 수 있는 신호 동기 시스템 및 방법을 제공한다.
본 발명에 따른 신호 동기 시스템은 IEEE 1588 표준에 따른 기준 클럭을 생성하는 PTP 제너레이터를 포함하는 IEEE 1588 마스터; 상기 PTP 제너레이터로부터 생성된 기준 클럭을 기준으로 오실레이터의 시스템 클럭을 보정하는 복수의 디바이스; 및 상기 복수의 디바이스의 클럭 동기화 일정을 관리하는 관리 시스템을 포함할 수 있다.
여기서 상기 관리 시스템이 상기 복수의 디바이스를 적어도 하나의 디바이스 그룹으로 그룹화하여 클럭 동기화 일정을 관리할 수 있다.
그리고 상기 디바이스 그룹은 각각 상기 IEEE 1588 마스터가 동시에 동기화 시킬 수 있는 디바이스의 수 이하로 구성될 수 있다.
또한, 동일한 상기 디바이스 그룹에 속한 디바이스는 동일한 클럭 동기화 일정을 갖을 수 있다.
또한, 상기 디바이스 그룹은 상기 오실레이터의 드리프트가 허용치 내에 존재하는 시간을 기준으로 정할 수 있다.
또한, 상기 디바이스 그룹의 수는 상기 오실레이터의 드리프트가 허용치 내에 존재하는 시간을 상기 디바이스 그룹을 동기화 시키는데 걸리는 시간으로 나눈 값 이하일 수 있다.
또한, 상기 관리 시스템은 상기 디바이스의 클럭 동기화 정보와 상기 IEEE 1588 마스터의 상태 및 정보를 저장하고, 주기적으로 상기 정보를 확인하여 상기 디바이스의 클럭 동기화 일정을 관리할 수 있다.
또한, 상기 관리 시스템은 상기 디바이스를 등록하고, 상기 등록된 디바이스의 클럭 동기화 일정을 결정하여, 상기 동기화 일정에 해당하는 동작 사항을 상기 디바이스에 전달할 수 있다.
또한, 상기 관리 시스템은 상기 동작 사항을 상기 디바이스가 부팅될 때 전달할 수 있다.
또한, 상기 관리 시스템이 상기 디바이스에 전달하는 동작 사항은 지정된 일시에 클럭 동기화를 수행하도록 하는 스케줄 상태와 지정된 일시와 상관없이 클럭 동기화를 수행하도록 하는 메뉴얼 상태를 포함할 수 있다.
더불어, 본 발명에 따른 신호 동기 방법은 관리 시스템이 복수의 디바이스의 동작 사항을 결정하는 단계; 상기 관리 시스템이 상기 디바이스에 동작 사항을 전달하는 단계; 상기 디바이스의 동기화 수행 여부를 확인하는 단계; 및 클럭 동기화 알고리즘을 실행하는 단계를 포함할 수 있다.
여기서, 상기 관리 시스템이 상기 복수의 디바이스를 적어도 하나의 디바이스 그룹으로 그룹화하여 클럭 동기화 일정을 관리할 수 있다.
그리고, 상기 디바이스 그룹은 각각 상기 IEEE 1588 마스터가 동시에 동기화 시킬 수 있는 디바이스의 수 이하로 구성될 수 있다.
또한, 동일한 상기 디바이스 그룹에 속한 디바이스는 동일한 클럭 동기화 일정을 갖을 수 있다.
또한, 상기 디바이스 그룹은 상기 오실레이터의 드리프트가 허용치 내에 존재하는 시간을 기준으로 정할 수 있다.
또한,상기 디바이스 그룹의 수는 상기 오실레이터의 드리프트가 허용치 내에 존재하는 시간을 상기 디바이스 그룹을 동기화 시키는데 걸리는 시간으로 나눈 값 이하일 수 있다.
또한,상기 관리 시스템은 상기 디바이스의 클럭 동기화 정보와 상기 IEEE 1588 마스터의 상태 및 정보를 저장하고, 주기적으로 상기 정보를 확인하여 상기 디바이스의 클럭 동기화 일정을 관리할 수 있다.
또한, 상기 관리 시스템은 상기 동작 사항을 상기 디바이스가 부팅될 때 전달할 수 있다.
또한, 상기 관리 시스템이 상기 디바이스에 전달하는 동작 사항은 지정된 일시에 클럭 동기화를 수행하도록 하는 스케줄 상태와 지정된 일시와 상관없이 클럭 동기화를 수행하도록 하는 메뉴얼 상태를 포함할 수 있다.
또한, 상기 디바이스의 동기화 실행 여부를 확인하는 단계는 상기 전달된 동작사항을 확인하는 단계; 및 상기 스케줄 상태인 경우 동기화 일정을 체크하는 단계를 포함할 수 있다.
본 발명의 신호 동기 시스템 및 방법은 IEEE 1588 표준 기반 PTP 제너레이터에서 기준 클럭을 수신하여 오실레이터를 보정함으로써 네트워크 품질이 저하되는 것을 방지할 수 있다.
또한, 클럭 신호 동기화가 필요한 디바이스를 관리할 수 있는 관리 시스템을 구비하여, 디바이스의 클럭 신호 동기화를 제어할 수 있다. 더불어 복수의 디바이스의 동기화 일정을 조절하여, IEEE 1588 마스터의 최대 수용 디바이스의 용량을 증대시켜, 시스템 및 네트워크를 효율을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 신호 동기 시스템의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 신호 동기 시스템의 IEEE 1588 마스터와 디바이스의 구성도이다.
도 3은 본 발명의 일 실시예에 따른 신호 동기 시스템의 디바이스를 그룹화한 구성도이다.
도 4는 본 발명의 일 실시예에 따른 신호 동기 시스템의 클럭 동기화 방법을 설명하기 위한 플로우차트이다.
도 5는 본 발명의 일 실시예에 따른 신호 동기 시스템의 동기화 수행 여부를 설명하기 위한 플로우차트이다.
도 6은 본 발명의 일 실시예에 따른 신호 동기 시스템의 디바이스의 클럭 동기화 방법을 설명하기 위한 플로우차트이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise, include)" 및/또는 "포함하는(comprising, including)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
"하부(beneath)", "아래(below)", "낮은(lower)", "상부(above)", "위(upper)"와 같은 공간에 관련된 용어가 도면에 도시된 한 요소 또는 특징과 다른 요소 또는 특징의 용이한 이해를 위해 이용될 수 있다. 이러한 공간에 관련된 용어는 본 발명의 다양한 공정 상태 또는 사용 상태에 따라 본 발명의 용이한 이해를 위한 것이며, 본 발명을 한정하기 위한 것은 아니다. 예를 들어, 도면의 요소 또는 특징이 뒤집어지면, "하부" 또는 "아래"로 설명된 요소 또는 특징은 "상부" 또는 "위에"로 된다. 따라서, "아래"는 "상부" 또는 "아래"를 포괄하는 개념이다.
도 1은 본 발명의 일 실시예에 따른 신호 동기 시스템의 구성도이다. 도 2은 본 발명의 일 실시예에 따른 신호 동기 시스템의 IEEE 1588 마스터와 디바이스의 구성도이다. 도 3는 본 발명의 일 실시예에 따른 신호 동기 시스템의 디바이스를 그룹화한 구성도이다.
도 1를 참고하면, 본 발명의 일 실시예에 따른 신호 동기 시스템은 관리 시스템(100), IEEE 1588 마스터(200) 및 디바이스(300)를 포함할 수 있다.
상기 관리 시스템(100)은 해당 망에 클럭 동기화가 필요한 상기 디바이스(300)를 등록할 수 있고, 등록된 상기 디바이스(300)의 동기화 일정을 결정할 수 있다. 상기 관리 시스템(100)은 상기 결정된 동기화 일정에 따른 동작 사항을 상기 디바이스(300)가 부팅될 때 전달한다. 상기 동작 사항은 스케줄(schedule)된 상태와 메뉴얼(manual) 상태를 포함할 수 있다. 상기 스케줄된 상태는 지정된 일시에 클럭 동기화를 수행하도록 하고, 상기 메뉴얼 상태는 지정된 일시와 상관없이 클럭 동기화를 수행하도록 한다. 또한, 상기 관리 시스템(100)은 상기 디바이스(300)의 클럭 동기화 정보와 상기 IEEE 1588 마스터(200)의 상태 및 정보를 저장할 수 있고, 주기적으로 상기 정보를 확인하여 상기 디바이스(300)의 클럭 동기화 일정을 결정할 수 있다.
상기 IEEE 1588 마스터(200)는 네트워크간에 정확한 동기화를 가능하게 하도록 기준 클럭(reference clock) 신호를 생성한다. 상기 생성된 기준 클럭 신호는 상기 동기화 과정에서 상기 디바이스(300) 클럭의 오차를 수정하기 위한 기준 클럭으로 제공된다. 상기 동기화를 마친 디바이스(300)는 상기 IEEE 1588 마스터(200)에게 동기화 종료 메세지를 보낼 수 있다.
상기 디바이스(300)는 신호를 동기화 시킬 필요가 있는 기기이다. 상기 디바이스(300)는 상기 관리 시스템(100)에 등록되고, 상기 관리 시스템(100)에 의하여 클럭 동기화 일정이 결정된다. 상기 디바이스(300)는 상기 결정된 일정에 따라 상기 IEEE 1588 마스터(200)와 클럭 동기화 과정을 거친다. 또한, 상기 디바이스(300) 스스로 클럭 동기화 시도 여부를 결정할 수도 있다.
도 2를 참고하면, 상기 IEEE 1588 마스터(200)는 PTP 제너레이터(Precision Time Protocol Generator,210)를 포함할 수 있다. 상기 PTP 제너레이터(210)는 네트워크간에 정확한 동기화를 가능하게 하도록 IEEE 1588 표준에 따라 기준 클릭 신호를 생성한다.
IEEE 1588 표준은 시간 동기화 표준 프로토콜로서, 디바이스가 네트워크 상에서 가장 정밀하고 정확한 클럭을 활용할 수 있는 프로토콜이다. 여기서, 상기 프로토콜을 간략하게 PTP(Precision Time Protocol)라고 하고, 로컬(실시간) 클럭을 제공할 수 있으며, 이에 따라 상기 PTP 제너레이터(210)는 기준 클럭을 생성할 수 있다. 상기 PTP 제너레이터(210)는 기준 클럭 신호를 생성하는 상태인 클럭 락(clock lock)과 기준 클럭 신호를 생성하지 않는 상태인 클럭 언락(clock unlock)로 나뉜다. 상기 PTP 제너레이터(210)가 클럭 락 상태인 경우 상기 기준 클럭을 생성하여 상기 디바이스(300)에 인가한다. 다만, 상기 클럭 락 상태가 네트워크 품질에 따라 영향을 많이 받기 때문에, 연속적이고 지속적으로 클럭 락 상태를 유지하기 어려움이 있는 단점이 있다. 이러한 단점은 후술할 오실레이터(320)를 통해 보완할 수 있다.
따라서, 상기 생성된 기준 클럭은 상기 디바이스(300) 클럭의 오차를 수정하기 위한 기준 클럭으로 상기 디바이스(300)에 인가된다.
도 2를 참고하면, 상기 디바이스(100)는 중앙처리장치(310), 오실레이터(320) 및 클럭 비교기(330)를 포함할 수 있다.
상기 중앙 처리 장치(310)는 알고리즘을 통해 상기 클럭 비교기(330)로부터 상기 PTP 제너레이터(210)의 기준 클럭과 상기 오실레이터(320)의 클럭의 차이값을 인가받고, 이를 기준으로 상기 오실레이터(320)의 클럭을 보정한다. 보다 구체적으로, 상기 중앙 처리 장치(310)는 상기 기준 클럭을 기준으로, 상기 오실레이터(320)에 대해 전압 제어를 수행함으로써, 상기 오실레이터(320)의 클럭을 보정할 수 있으며, 이를 통해 시스템 클럭을 보정할 수 있다.
상기 오실레이터(320)는 상기 중앙처리 장치(310)의 제어를 받는다. 상기 오실레이터(320)는 이동통신 시스템에서 요구되는 클럭의 규격에 따라 전압 제어 수정 발진기(Voltage Controlled Crystal Oscillator, VCXO), 온도 보상 전압 제어 수정 발진기(Voltage Controlled Temperature Compensated Crystal Oscillator, VCTCXO), 항온조 전압 제어 수정 발진기(Voltage Controlled Oven Controlled Crystal Oscillator, VCOCXO) 중 어느 하나로 구성될 수 있다. 보다 상세하게, 상기 오실레이터(320)는 전압 제어를 통해 클럭 주파수를 변경할 수 있는 발진기로서, 비교적 저비용으로 구현하는 것이 가능하다. 다만, 상기 오실레이터(320)는 시간이 지남에 따라 한쪽 방향으로 드리프트(drift)가 발생하고, 일단 드리프트가 발생된 후에는 자체적으로 초기 주파수로 복원되지 않는 단점이 있어서, 독자적으로는 이동통신 시스템의 클럭 규격을 만족하기 어렵다.
따라서, 본 발명의 실시예에 따른 신호 동기 시스템은 상기 PTP 제너레이터(210)가 클럭 락인 상태에서 상기 PTP 제너레이터(210)로부터 기준 클럭 신호를 인가받고 상기 기준 클럭과 상기 오실레이터(320)의 클럭을 비교하고, 이에 따라 상기 오실레이터(320)의 클럭을 보정함으로써 시스템 클럭으로 사용하게 된다.
한편, 상기 PTP제너레이터(210)가 다시 클럭 언락인 상태에서는 상기 오실레이터(320)의 클럭을 시스템 클럭으로 사용함으로써, 상기 PTP 제너레이터(210)의 클럭 락에 의한 네트워크 품질 저하를 방지하면서도 전체 클럭 신호의 연속성 및 지속성을 유지할 수 있다. 다만, 상기 PTP 제너레이터(210)가 클럭 언락 상태인 시간은 상기 오실레이터(320)의 클럭이 드리프트 정도가 허용되기 위한 최대 시간 이하로 않도록 설정된다. 따라서, 상기 언락 상태 동안, 상기 오실레이터(320)가 드리프트 일부 되더라도, 허용 범위 내에 있도록 하여 일정한 클럭 품질을 확보할 수 있다. 다만, 후술할 바와 같이 이러한 단점을 상기 오실레이터(320)를 통해 보완함으로서, 본 발명의 실시예에 따른 신호 동기 시스템은 안정한 클럭 신호를 생성할 수 있다.
상기 클럭 비교기(330)는 상기 PTP 제너레이터(210)로부터 생성되어 인가된 기준 클럭과 상기 오실레이터(130)로부터 인가받은 클럭을 비교하여, 그 차이값을 상기 중앙 처리 장치(310)에 제공한다. 상기 중앙 처리 장치(310)는 상기 클럭 비교기(330)로부터 인가받은 차이값으로, 상기 오실레이터(130)의 클럭을 보정하고, 이를 시스템 클럭으로 사용할 수 있다.
따라서, 상기 디바이스(300)는 PTP 제너레이터(210)로부터 제공된 기준 클럭을 이용하여 드리프트된 시스템 클럭을 동기화 할 수 있고, 상기 관리 시스템(100)은 상기 디바이스(300)의 상기 IEEE 1588 마스터(200)와의 클럭 동기화 일정을 제어할 수 있다.
또한, 상기 관리 시스템(100)은 상기 디바이스(300)의 동기화 일정을 제어하는 방법으로 복수의 디바이스(300)의 클럭 동기화 일정을 관리하여, 소수의 IEEE 1588 마스터가 복수의 디바이스 클럭을 순환하여 동기화시킬 수 있다.
일반적으로 IEEE 1588 마스터(200)의 PTP제너레이터(210)는 동시에 일정한 수의 디바이스만을 동기화시킬 수 있다. 따라서, 상기 디바이스(300)의 상기 관리 시스템(100)이 없다면, 하나의 IEEE 1588 마스터(200)는 안정된 시스템 및 네트워크를 운영하기 위해, 상기 동시에 동기화시킬 수 있는 한계치만큼의 디바이스만을 처리해야 한다. 그러나 상기 관리 시스템(100)을 구비함으로써, 상기 IEEE 마스터(200)는 상기 한계치 이상의 디바이스를 처리할 수 있다.
도 3를 참고하면, 상기 한계치 이상의 디바이스를 관리하는 방법으로, 상기 디바이스(300) 들을 디바이스 그룹(300a,300b,...,300n)으로 그룹화하여 관리할 수 있다. 상기 관리 시스템(100)은 동일한 일정을 서로 다른 디바이스(300)에 전달함으로써, 상기 디바이스 그룹(300a,300b,...,300n)을 정할 수 있다.
상기 관리 시스템(100)은 상기 디바이스(300)의 클럭 동기화 정보를 이용하여, 상기 관리 시스템(100)에 등록된 디바이스들의 그룹을 정할 수 있다. 일 예로, 상기 관리 시스템(100)은 상기 오실레이터(130)의 드리프트가 허용치 내에 존재하는 시간을 기준으로 상기 디바이스 그룹(300a,300b,...,300n)을 지정할 수 있다. 한 그룹에 지정될 수 있는 상기 디바이스(300)의 수는 상기 한계치로 제한된다. 또한, 상기 동일한 그룹에 속한 디바이스 들은 같은 동기화 일정을 가질 수 있다.
상기 관리 시스템(100)은 상기 디바이스 그룹(300a,300b,...,300n) 각각에 클럭 동기화 수행 명령을 전달한다. 일 예로, 첫번째 디바이스 그룹(300a)에 1차로 동기화를 수행하도록 명령을 전달하고, 두번째 디바이스 그룹(300b)에 2차로 동기화를 수행하도록 명령을 전달하며, n번째 디바이스 그룹(300n)은 n차로 동기화를 수행하도록 명령을 전달하여 순차적으로 상기 디바이스 그룹(300a,300b,...,300n)을 동기화 한다. 또한, 상기 그룹의 수(n)은 드리프트가 허용치 내에 존재하는 시간을 하나의 그룹을 동기화 하는데 걸리는 시간으로 나누어 정할 수 있다.
따라서, 상기와 같은 방법으로 상기 IEEE 1588 마스터(200)의 최대 수용 디바이스(300)의 용량을 증대시켜, 시스템 및 네트워크를 효율을 높일 수 있다.
이하에서는 본 발명의 실시예에 따른 신호 동기 방법을 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 신호 동기 시스템의 클럭 동기화 방법을 설명하기 위한 플로우차트이다. 도 5는 본 발명의 일 실시예에 따른 신호 동기 시스템의 동기화 수행 여부를 설명하기 위한 플로우차트이다. 도 6은 본 발명의 일 실시예에 따른 신호 동기 시스템의 디바이스의 클럭 동기화 방법을 설명하기 위한 플로우차트이다. 이하에서는 도 3,4 및 5의 각 단계를 도 1,2 및 3의 구성도를 함께 참조하여 설명하도록 한다.
도 4를 참고하면, 본 발명의 실시예에 따른 신호 동기 방법은 가장 먼저 상기 관리 시스템(100)이 상기 디바이스(300)의 클럭 동기화 일정에 따른 동작 사항을 결정하는 것으로 시작된다(S1).
그리고 상기 관리 시스템(100)은 상기 결정된 동기화 일정에 따른 동작 사항을 상기 디바이스(300)가 부팅될 때 전달한다(S2). 상기 동작 사항이 전달되는 상기 디바이스(300)는 복수일 수 있으며, 상기 복수의 디바이스들은 상기 디바이스 그룹(300a,300b,...,300n)으로 그룹화하여 관리될 수 있다.
상기 디바이스(300)는 동기화 수행 여부를 확인한다(S3). 상기 동기화를 수행하는 경우(Yes), 상기 디바이스(300)는 클럭 동기화 알고리즘을 실행한다(S4). 그리고 상기 클럭 동기화 알고리즘을 실행을 통한 동기화가 완료된 경우, 상기 디바이스(300)는 동기화를 멈춘다(S5).
한편, 신호 동기 방법은 가장 먼저 동기화 수행 여부를 확인(S3)에서, 상기 동기화를 수행하지 않는 것으로 판단될 것으로 판단될 경우(No), 상기 디바이스(300)은 동기화를 시도하지 않는다.
또한, 상기 동기화를 멈춘 디바이스(300)는 일정한 주기로 다시 동기화 실행 여부 확인(S3)한다.
도 5를 참고하면, 본 발명의 실시예에 따른 신호 동기 방법의 상기 동기화 실행 여부 확인(S3)은 가장 먼저 상기 관리 시스템(100)에 의해 상기 디바이스(300)에 전달된 동작 사항을 확인하는 것으로 시작된다.(S31). 그리고 상기 동작 사항이 스케줄 상태에 해당되는 경우(스케줄), 디바이스의 동기화 일정을 체크한다(S32).
상기 스케줄이 동기화 일정에 해당되는 경우(Yes), 상기 관리 시스템(100)은 상기 동기화 알고리즘을 실행한다(S4). 그러나 현재 상태가 동기화 일정에 해당되지 않는 경우(No), 상기 관리 시스템(100)은 상기 디바이스(300)는 동기화를 시도하지 않는다.
또한, 상기 클럭 동기화를 마친 경우, 상기 디바이스(300)는 동기화를 멈춘다(S5).
한편, 상기 디바이스(300)에 전달된 동작 사항을 확인(S31)한 때, 상기 동작 사항이 메뉴얼 상태에 해당되는 경우(메뉴얼), 상기 동기화 일정 체크 없이 상기 클럭 동기화 알고리즘을 실행한다.
도 6을 참고하면, 본 발명의 실시예에 따른 신호 동기 방법의 상기 동기화 알고리즘 실행은 가장 먼저 PTP 제너레이터(210)가 클럭 락 상태에 있는지 여부를 확인하는 것으로 시작된다(S41).
그리고 상기 PTP 제너레이터(210)가 클럭 락 상태에 있는 경우(Yes), 상기 PTP 제너레이터(210)가 기준 클럭을 생성하고, 이를 클럭 비교기(330)에 인가한다(S42).
상기 클럭 비교기(330)는 입력받은 기준 클럭 외에, 오실레이터(320)로부터 클럭 신호를 인가받고, 두 클럭을 비교하여 차이값을 산출한다. 그리고 상기 차이값을 중앙 처리 장치(310)에 전달한다(S43). 상기 중앙 처리 장치(310)는 상기 차이값이 존재하지 않는 경우(Yes), 별도의 보정을 수행하지 않는다. 그러나 상기 중앙 처리 장치(310)는 클럭간에 차이값이 존재하는 경우(No), 상기 차이값을 기준으로 상기 오실레이터(130)를 전압제어하여 클럭을 보정한다(S44).
또한, 상기 보정된 오실레이터(320)의 클럭을 통해 동기화를 수행하고(S46), 시스템 클럭으로 사용함(S47)으로서, IEEE 1588 표준의 클럭을 통해 정확한 클럭을 사용하도록 제공한다.
한편, PTP 제너레이터(210)가 클럭 락 상태에 있는지 여부를 확인(S41)할 때, 상기 PTP 제너레이터(210)가 클럭 언락 상태에 있는 경우(No), 상기 중앙 처리 장치(310)는 상기 오실레이터(330)의 클럭 신호를 수신하여(S45), 시스템 클럭으로 사용한다.
따라서, 클럭이 연속적이고 지속적으로 유지되도록 할 수 있다. 또한, 상술한 바와 같이 상기 PTP 제너레이터(210)의 클럭 언락 상태가 유지되는 시간은 상기 오실레이터(130)의 드리프트가 허용치 내에 존재하는 시간으로 제한함으로써, 클럭 품질이 일정한 수준을 유지하도록 할 수 있다.
따라서, 본 발명의 신호 동기 시스템 및 방법은 IEEE 1588 표준 기반 PTP 제너레이터에서 기준 클럭을 수신하여 오실레이터(320)를 보정함으로써 네트워크 품질이 저하되는 것을 방지할 수 있다.
또한, 클럭 신호 동기화가 필요한 디바이스(300)를 관리할 수 있는 관리 시스템을 구비하여, 디바이스(300)의 클럭 신호 동기화를 제어할 수 있다. 더불어 복수의 디바이스(300a,300b,...,300n)의 동기화 일정을 조절하여, IEEE 1588 마스터(200)의 최대 수용 디바이스(300)의 용량을 증대시켜, 시스템 및 네트워크를 효율을 높일 수 있다.
이상에서 설명한 것은 본 발명에 따른 신호 동기 시스템 및 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100 ; 관리시스템 200 ; IEEE 1588 마스터
210 ; PTP 제너레이터 300 ; 디바이스
310 ; 중앙처리장치 320 ; 오실레이터
330 ; 클럭 비교기 300a,300b,...,300n ; 디바이스 그룹

Claims (20)

  1. IEEE 1588 표준에 따른 기준 클럭을 생성하는 PTP 제너레이터를 포함하는 IEEE 1588 마스터;
    상기 PTP 제너레이터로부터 생성된 기준 클럭을 기준으로 오실레이터의 시스템 클럭을 보정하는 복수의 디바이스; 및
    상기 복수의 디바이스의 클럭 동기화 일정을 관리하는 관리 시스템을 포함하되,
    상기 관리 시스템이 상기 복수의 디바이스를 적어도 하나의 디바이스 그룹으로 그룹화하여 클럭 동기화 일정을 관리하고, 상기 디바이스 그룹의 수는 상기 오실레이터의 드리프트가 허용치 내에 존재하는 시간을 상기 디바이스 그룹을 동기화 시키는데 걸리는 시간으로 나눈 값 이하인 신호 동기 시스템.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 디바이스 그룹은 각각 상기 IEEE 1588 마스터가 동시에 동기화 시킬 수 있는 디바이스의 수 이하로 구성된 신호 동기 시스템.
  4. 제 1 항에 있어서,
    동일한 상기 디바이스 그룹에 속한 디바이스는 동일한 클럭 동기화 일정을 갖는 신호 동기 시스템.
  5. 제 1 항에 있어서,
    상기 디바이스 그룹은 상기 오실레이터의 드리프트가 허용치 내에 존재하는 시간을 기준으로 정하는 신호 동기 시스템.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 관리 시스템은 상기 디바이스의 클럭 동기화 정보와 상기 IEEE 1588 마스터의 상태 및 정보를 저장하고, 주기적으로 상기 정보를 확인하여 상기 디바이스의 클럭 동기화 일정을 관리하는 신호 동기 시스템.
  8. 제 1 항에 있어서,
    상기 관리 시스템은 상기 디바이스를 등록하고, 상기 등록된 디바이스의 클럭 동기화 일정을 결정하여, 상기 동기화 일정에 해당하는 동작 사항을 상기 디바이스에 전달하는 신호 동기 시스템.
  9. 제 8 항에 있어서,
    상기 관리 시스템은 상기 동작 사항을 상기 디바이스가 부팅될 때 전달하는 신호 동기 시스템.
  10. 제 8 항에 있어서,
    상기 관리 시스템이 상기 디바이스에 전달하는 동작 사항은 지정된 일시에 클럭 동기화를 수행하도록 하는 스케줄 상태와 지정된 일시와 상관없이 클럭 동기화를 수행하도록 하는 메뉴얼 상태를 포함하는 신호 동기 시스템.
  11. IEEE 1588 표준에 따른 기준 클럭을 생성하는 PTP 제너레이터를 포함하는 IEEE 1588 마스터; 상기 PTP 제너레이터로부터 생성된 기준 클럭을 기준으로 오실레이터의 시스템 클럭을 보정하는 복수의 디바이스; 및 상기 복수의 디바이스의 클럭 동기화 일정을 관리하는 관리 시스템을 포함하는 시스템에 대한 신호 동기 방법에 있어서,
    상기 관리 시스템이 복수의 디바이스의 동작 사항을 결정하는 단계;
    상기 관리 시스템이 상기 디바이스에 동작 사항을 전달하는 단계;
    상기 디바이스의 동기화 수행 여부를 확인하는 단계; 및
    클럭 동기화 알고리즘을 실행하는 단계를 포함하고,
    상기 관리 시스템이 상기 복수의 디바이스를 적어도 하나의 디바이스 그룹으로 그룹화하여 클럭 동기화 일정을 관리하되, 상기 디바이스 그룹의 수는 상기 오실레이터의 드리프트가 허용치 내에 존재하는 시간을 상기 디바이스 그룹을 동기화 시키는데 걸리는 시간으로 나눈 값 이하인 신호 동기 방법.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 디바이스 그룹은 각각 상기 IEEE 1588 마스터가 동시에 동기화 시킬 수 있는 디바이스의 수 이하로 구성된 신호 동기 방법.
  14. 제 11 항에 있어서,
    동일한 상기 디바이스 그룹에 속한 디바이스는 동일한 클럭 동기화 일정을 갖는 신호 동기 방법.
  15. 제 11 항에 있어서,
    상기 디바이스 그룹은 상기 오실레이터의 드리프트가 허용치 내에 존재하는 시간을 기준으로 정하는 신호 동기 방법.
  16. 삭제
  17. 제 11 항에 있어서,
    상기 관리 시스템은 상기 디바이스의 클럭 동기화 정보와 상기 IEEE 1588 마스터의 상태 및 정보를 저장하고, 주기적으로 상기 정보를 확인하여 상기 디바이스의 클럭 동기화 일정을 관리하는 신호 동기 방법.
  18. 제 11 항에 있어서,
    상기 관리 시스템은 상기 동작 사항을 상기 디바이스가 부팅될 때 전달하는 신호 동기 방법.
  19. 제 11 항에 있어서,
    상기 관리 시스템이 상기 디바이스에 전달하는 동작 사항은 지정된 일시에 클럭 동기화를 수행하도록 하는 스케줄 상태와 지정된 일시와 상관없이 클럭 동기화를 수행하도록 하는 메뉴얼 상태를 포함하는 신호 동기 방법.
  20. 제 19 항에 있어서,
    상기 디바이스의 동기화 실행 여부를 확인하는 단계는
    상기 전달된 동작사항을 확인하는 단계; 및
    상기 스케줄 상태인 경우 동기화 일정을 체크하는 단계를 포함하는 신호 동기 방법.
KR1020150099133A 2015-07-13 2015-07-13 신호 동기 시스템 및 방법 Active KR101669585B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150099133A KR101669585B1 (ko) 2015-07-13 2015-07-13 신호 동기 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150099133A KR101669585B1 (ko) 2015-07-13 2015-07-13 신호 동기 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR101669585B1 true KR101669585B1 (ko) 2016-10-27

Family

ID=57247167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150099133A Active KR101669585B1 (ko) 2015-07-13 2015-07-13 신호 동기 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR101669585B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102783568B1 (ko) 2024-09-08 2025-03-21 주식회사 크로스웍스 무선접속망 기지국의 탈중앙 클럭 동기화 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895175B1 (ko) * 2007-04-04 2009-05-04 삼성전자주식회사 통신 시스템에서 ｇｐｓ 정보를 이용한 시간 동기화 방법및 장치
KR20130103589A (ko) * 2010-12-16 2013-09-23 미쓰비시덴키 가부시키가이샤 시퀀서 시스템 및 그 제어 방법
KR101505038B1 (ko) * 2014-02-13 2015-03-24 삼지전자 주식회사 신호 동기 시스템 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895175B1 (ko) * 2007-04-04 2009-05-04 삼성전자주식회사 통신 시스템에서 ｇｐｓ 정보를 이용한 시간 동기화 방법및 장치
KR20130103589A (ko) * 2010-12-16 2013-09-23 미쓰비시덴키 가부시키가이샤 시퀀서 시스템 및 그 제어 방법
KR101505038B1 (ko) * 2014-02-13 2015-03-24 삼지전자 주식회사 신호 동기 시스템 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102783568B1 (ko) 2024-09-08 2025-03-21 주식회사 크로스웍스 무선접속망 기지국의 탈중앙 클럭 동기화 방법

Similar Documents

Publication Publication Date Title
JP6820586B2 (ja) 時刻同期システム
CN102308643B (zh) 多冗余gnss同步系统
US8120432B2 (en) System and method for selecting optimum local oscillator discipline source
RU2638645C2 (ru) Способ для определения опорных синхросигналов, подвергнутых воздействию изменения в асимметрии задержки трассы распространения между узлами в сети связи
CN111818614B (zh) 一种基于uwb的动态分布式自组网调度方法及系统
US8598956B2 (en) System and method for reducing holdover duration
CN102404840A (zh) 无线系统中的节点及其时间和频率同步方法
US11240141B2 (en) Time path selection device and time path selection method
US11323194B2 (en) Cross domain synchronization in a communication network
JP6555445B1 (ja) 時刻同期システム、タイムマスタ、管理マスタおよび時刻同期方法
KR101669585B1 (ko) 신호 동기 시스템 및 방법
CN119547352A (zh) 用于向基站发送信号的方法及用户设备
KR101505038B1 (ko) 신호 동기 시스템 및 방법
CN116264731A (zh) 确定时钟频率偏移的方法和设备
JP2011233968A (ja) 基地局装置およびその制御方法
Pozo et al. Self-healing protocol: Repairing schedules online after link failures in time-triggered networks
JP5636558B2 (ja) ネットワーク装置、及び、通信方法
JP6392690B2 (ja) 同期装置、基地局装置、ネットワークノード、制御方法、及びプログラム
HK1172163B (en) System and method for reducing holdover duration
HK1176472B (en) System and method for selecting optimum local oscillator discipline source
JP2015207883A (ja) 基地局および無線通信システム
KR20170109830A (ko) 기지국 간 동기화를 위한 방법 및 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150713

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160512

Patent event code: PE09021S01D

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160819

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160905

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161020

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161021

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20191010

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20201012

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210831

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20221006

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20231017

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20241002

Start annual number: 9

End annual number: 9