[go: up one dir, main page]

KR101667499B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101667499B1
KR101667499B1 KR1020150183285A KR20150183285A KR101667499B1 KR 101667499 B1 KR101667499 B1 KR 101667499B1 KR 1020150183285 A KR1020150183285 A KR 1020150183285A KR 20150183285 A KR20150183285 A KR 20150183285A KR 101667499 B1 KR101667499 B1 KR 101667499B1
Authority
KR
South Korea
Prior art keywords
region
conductivity type
drain region
gate electrode
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020150183285A
Other languages
English (en)
Other versions
KR20160002642A (ko
Inventor
도모미츠 리사키
유이치로 기타지마
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20160002642A publication Critical patent/KR20160002642A/ko
Application granted granted Critical
Publication of KR101667499B1 publication Critical patent/KR101667499B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/4236—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H01L29/1037—
    • H01L29/517—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/026—Manufacture or treatment of FETs having insulated gates [IGFET] having laterally-coplanar source and drain regions, a gate at the sides of the bulk channel, and both horizontal and vertical current flow
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

웰 영역에 있어서, 게이트 폭 방향으로 요철 구조가 형성되고, 절연막을 통해 오목부 내에 그리고 볼록부의 상부 표면 상에 게이트 전극이 형성된다. 게이트 길이 방향으로 게이트 전극의 일측 상에 상부 소스 영역 및 하부 소스 영역이 형성되고, 게이트 전극의 타측 상에 상부 드레인 영역 및 하부 드레인 영역이 형성된다. 따라서, 소스 영역에서의 하부 소스 영역 및 드레인 영역에서의 하부 드레인 영역을 형성함으로써, 게이트 길이가 짧아짐에 따라 발생되는 채널 영역의 상부에서 발생한 전류 집중이 억제될 수도 있고, 전류가 전체 채널 영역에서 균일하게 흐르는 것이 허용될 수도 있고, 그에 따라 유효 게이트 폭이 웰 영역 내에 형성된 요철 구조로 인하여 보다 넓어진다. 따라서, 반도체 장치의 온-저항이 감소되어, 구동 성능을 강화한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이고, 보다 상세하게는 트렌치를 이용하여 넓은 게이트 폭을 갖는 금속 산화물 반도체 (MOS) 트랜지스터에 관한 것이다.
MOS 트랜지스터는 전자 기술의 코어에 있는 전자 장치이고, 그에 따라 MOS 트랜지스터의 소형화 및 구동 성능 강화는 중요한 이슈이다. MOS 트랜지스터의 구동 성능을 강화하는 방법으로서, 게이트 폭을 보다 길게 함으로써, 온-저항을 감소시키는 것을 수반한 방법이 주어진다. 그러나, 게이트 폭이 보다 길어지는 경우, MOS 트랜지스터의 점유 면적이 커지는 문제점이 발생한다.
일본특허공개공보 제 2006-294645 호는, 측방향 MOS 구조를 갖는 MOS 트랜지스터의 점유 면적의 증가를 억제하면서, 게이트 폭이 보다 길어지는 기술을 제안한다. 이 기술에 있어서, 도 2a 의 투시도에 도시된 바와 같이, 웰 (2) 내에 오목부 (트렌치 ; 11a) 가 형성되고, 게이트 절연막 (4) 을 통해 오목부 (11a) 내에 그리고 볼록부 (11b) 상에 게이트 전극 (3) 이 형성된다. 웰 (2) 의 표면 부분에 있어서, 게이트 전극 (3) 의 일측 상에 소스 영역 (5a) 이 형성되고, 게이트 전극 (3) 의 타측 상에 드레인 영역 (6a) 이 형성된다.
도 2a 의 A-A 단면도 및 B-B 단면도가 도 2b 및 도 2c 에 각각 도시되어 있다. A-A 단면도에 도시된 바와 같이, 오목부 (11a) 내에 게이트 전극 (3) 이 형성되고, 그에 따라 게이트 절연막 (4) 과 접촉하게 되는 윤곽의 길이가 게이트 폭이 된다. 이와 같이, 이 기술에 따르면, 유효 게이트 폭의 길이는, 오목부 (11a) 및 볼록부 (11b) 를 갖는 트렌치 구조에 게이트부를 형성함으로써, 게이트부의 표면 상의 게이트 전극 (3) 의 길이보다 길어질 수도 있고, 그에 따라 MOS 트랜지스터의 내저항을 감소시키지 않으면서, 단위 면적당 온-저항이 감소될 수도 있다.
이 기술에 있어서, 도 2a 의 투시도에 도시된 바와 같이, 볼록부 (11b) 및 오목부 (11a) 를 형성하도록 웰 (2) 내에 트렌치가 형성되고, 게이트 절연막 (4) 을 통해 오목부 (11a) 내에 그리고 볼록부 (11b) 의 상부 표면 상에 게이트 전극 (3) 이 형성된다. 웰 (2) 의 표면 부분에 있어서, 게이트 전극 (3) 의 일측 상에 소스 영역 (5a) 이 형성되고, 게이트 전극 (3) 의 타측 상에 드레인 영역 (6a) 이 형성된다.
도 2b 는 도 2a 의 A-A 단면도이고, 여기서 게이트 전극 (3) 에 전압을 인가함으로써, 오목부 (11a) 및 볼록부 (11b) 를 따라 채널 영역 (9) 이 형성되고, 게이트 폭은, 트렌치가 형성되지 않은 일반적인 MOS 트랜지스터와 비교하여 오목부의 측면의 길이만큼 보다 길어질 수도 있고, 그에 따라 MOS 트랜지스터의 내저항을 감소시키지 않으면서, 단위 면적당 온-저항이 감소될 수도 있다.
그러나, 도 2a 의 구조에 있어서, 게이트 길이 L 이 짧아짐에 따라, 예상된 구동 성능이 획득될 수 없다는 문제점이 발생한다.
도 2c 는 도 2a 의 B-B 단면도이다. 도 2b 로부터 자명한 바와 같이, 도 2c 는 트렌치의 측벽 바로 옆의 부분을 커팅함으로써 획득된 단면도이고, 여기에 채널 영역 (9) 이 형성되어 있다. 전류는 전류 경로 (10) 를 통해 소스와 드레인 사이에 형성된 채널 영역 (9) 으로 흐르는데, 이는 도 2c 에 도시되어 있다. 채널 영역 (9) 의 상부에 위치한 전류 경로 (10) 는, 채널 영역 (9) 의 하부에 위치한 전류 경로 (10) 보다 짧고, 게이트 길이 L 이 짧아짐에 따라, 이러한 차이는 뚜렷하게 관측된다. 상세하게는, 게이트 길이 L 이 짧아짐에 따라, 전류는 집중 방식으로 채널 영역 (9) 의 상부에 위치한 전류 경로 (10) 를 통해 흐른다. 이는, 전류가 하부에 위치한 전류 경로 (10) 를 통해서는 거의 흐르지 않는 현상을 야기한다. 따라서, 채널 영역 (9) 은 효과적으로 사용될 수 없고, 그 결과 예상된 구동 성능이 획득될 수 없다. 이는, 소스 영역 (5a) 및 드레인 영역 (6a) 이 트렌치의 깊이보다 얕은 깊이를 갖기 때문일 수도 있다. 소스 영역 (5a) 및 드레인 영역 (6a) 의 깊이가 트렌치 깊이와 거의 동등하게 될 수도 있는 경우, 게이트 길이 L 이 짧아짐에 따라 전술한 전류 집중은 발생하지 않고, 전류는 전체 채널에서 균일하게 흐른다. 그러나, 정규 불순물 주입이 적용되는 소스 영역 및 드레인 영역에 관하여, 소스 영역 및 드레인 영역이 깊게 형성되는 경우라도, 일반적으로 이들을 0.5 ㎛ 보다 큰 깊이로 형성하는 것은 어렵다.
불순물 주입 이후에 열 확산을 통해, 불순물이 보다 깊은 레벨로 확산될 수 있다. 그러나, 확산은 소스 영역 및 드레인 영역의 농도를 저하시키고, 기생 저항의 증가 및 구동 성능의 열화를 야기한다. 또한, 불순물은 깊이 방향뿐만 아니라 측방향으로 확산되고, 그에 따라 유효 길이 L 은 짧아진다. 타깃 유효 길이 L 을 달성하기 위해서, 레이아웃의 길이 L 은 측방향 확산에 대한 양만큼 보다 커져야 하고, 그 결과 장치의 크기는 증가하고, 단위 면적당 구동 성능은 열화된다.
또다른 방법으로서, 매우 큰 주입 에너지가 불순물을 보다 깊게 확산하는데 이용될 수 있다. 전술한 방법과 유사하게, 이 방법에서도, 불순물의 측방향 확산은 단위 면적당 구동 성능을 열화시킨다. 또한, 증가된 주입 에너지는, 불순물이 게이트 전극을 관통하여 채널로 주입되는 위험을 야기한다.
본 발명의 목적은, 트렌치 구조를 갖는 반도체 장치의 단위 면적당 구동 성능을 강화하는 것이다.
(1) 전술한 목적을 달성하기 위해서, 본 발명은, 반도체 기판; 반도체 기판 상에 형성되며, 게이트 폭 방향으로 요철 (irregularities) 이 형성된 제 1 도전형의 웰 영역; 절연막을 통해 요철 내에 형성된 게이트 전극; 제 1 도전형의 웰 영역의 상부의 부근에서, 불규칙한 길이 방향으로 게이트 전극의 일측 상에 형성된 제 2 도전형의 상부 소스 영역; 제 1 도전형의 웰 영역보다 얕게 되도록, 제 2 도전형의 상부 소스 영역의 하부측 상에 형성된 제 2 도전형의 하부 소스 영역; 제 1 도전형의 웰 영역의 상부의 부근에서, 불규칙한 길이 방향으로 게이트 전극의 타측 상에 형성된 제 2 도전형의 상부 드레인 영역; 및 제 1 도전형의 웰 영역보다 얕게 되도록, 제 2 도전형의 상부 드레인 영역의 하부측 상에 형성된 제 2 도전형의 하부 드레인 영역을 포함하는 반도체 장치를 제공한다.
(2) 전술한 반도체 장치에 있어서, 게이트 전극에 인접한 제 2 도전형의 상부 드레인 영역 및 제 2 도전형의 하부 드레인 영역의 영역들은, 저 불순물 농도를 갖도록 설정된다.
(3) 또한, 반도체 기판 상에 제 1 도전형의 하부 웰 영역을 형성하는 단계; 제 1 도전형의 하부 웰 영역의 일부 내에 제 2 도전형의 하부 소스 영역 및 제 2 도전형의 하부 드레인 영역을 형성하는 단계; 제 1 도전형의 하부 웰 영역의 기판 표면, 제 2 도전형의 하부 소스 영역의 기판 표면, 및 제 2 도전형의 하부 드레인 영역의 기판 표면 상에 반도체 에피택셜층을 형성하는 단계; 반도체 에피택셜층 상에 상부 웰 영역을 형성하는 단계; 에칭에 의해 요철을 형성하기 위해 트렌치를 형성하는 단계; 요철의 전체 표면 상에 절연막을 형성하고, 절연막을 통해 게이트 전극을 형성하는 단계; 및 형성된 게이트 전극의 양측 상에 이온 주입을 수행하여, 제 2 도전형의 하부 소스 영역 및 제 2 도전형의 하부 드레인 영역과 접촉하게 되도록 상부 소스 영역 및 상부 드레인 영역을 형성하는 단계를 포함하는 반도체 장치의 제조 방법이 제공된다.
(4) 또한, 반도체 기판 상에 제 1 도전형의 하부 웰 영역을 형성하는 단계; 제 1 도전형의 하부 웰 영역의 일부 내에 제 2 도전형의 하부 저농도 소스 영역 및 제 2 도전형의 하부 저농도 드레인 영역을 형성하는 단계; 제 1 도전형의 하부 웰 영역의 일부 내에 제 2 도전형의 하부 소스 영역 및 제 2 도전형의 하부 드레인 영역을 형성하는 단계로서, 제 2 도전형의 하부 소스 영역 및 제 2 도전형의 하부 드레인 영역은 제 2 도전형의 하부 저농도 소스 영역 및 제 2 도전형의 하부 저농도 드레인 영역보다 높은 불순물 농도를 갖는, 제 2 도전형의 하부 소스 영역 및 제 2 도전형의 하부 드레인 영역을 형성하는 단계; 제 1 도전형의 하부 웰 영역의 기판 표면, 제 2 도전형의 하부 소스 영역의 기판 표면, 및 제 2 도전형의 하부 드레인 영역의 기판 표면 상에 반도체 에피택셜층을 형성하는 단계; 반도체 에피택셜층 상에 상부 웰 영역을 형성하는 단계; 에칭에 의해 요철을 형성하기 위해 트렌치를 형성하는 단계; 요철의 전체 표면 상에 절연막을 형성하고, 절연막을 통해 게이트 전극을 형성하는 단계; 게이트 전극의 양측 상에 이온 주입을 수행하여, 제 2 도전형의 상부 저농도 영역을 형성하는 단계; 및 게이트 전극의 소스측 상에 그리고 게이트 전극의 드레인측의 일부 상에 제 2 도전형의 상부 소스 영역 및 제 2 도전형의 상부 드레인 영역을 형성하는 단계로서, 제 2 도전형의 상부 소스 영역 및 제 2 도전형의 상부 드레인 영역은 제 2 도전형의 상부 저농도 영역보다 높은 불순물 농도를 갖는, 제 2 도전형의 상부 소스 영역 및 제 2 도전형의 상부 드레인 영역을 형성하는 단계를 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 따르면, 관련 기술과 비교하여 보다 깊게 소스 영역 및 드레인 영역을 형성함으로써, 반도체 장치의 구동 성능이 강화될 수도 있다.
도 1a 내지 도 1c 는 본 발명의 일 실시형태에 따른 반도체 장치의 구조를 설명하는 도면.
도 2a 내지 도 2c 는 종래의 반도체 장치를 설명하는 도면.
도 3a 내지 도 3f 는 도 1a 내지 도 1c 의 반도체 장치를 제조하는 방법을 설명하는 도면.
도 4 는 변형예 1 에 따른 반도체 장치의 구조를 설명하는 도면.
도 5a 내지 도 5i 는 도 4 의 반도체 장치를 제조하는 방법을 설명하는 도면.
※ 도면의 주요부분에 대한 부호의 설명
1: 반도체 기판 2: 웰 영역
3: 게이트 전극 4: 절연막
5a: 상부 소스 영역 5b: 하부 소스 영역
6a: 상부 드레인 영역 6b: 하부 드레인 영역
9: 채널 영역 10: 전류 경로
11a: 오목부 (트렌치) 11b: 볼록부
(1) 실시형태의 개략
도 1a 내지 도 1c 는 본 발명의 일 실시형태에 따른 반도체 장치의 구조를 나타낸다. 도 1a 는 투시도이고, 도 1b 는 도 1a 의 A-A 단면도이고, 도 1c 는 도 1a 의 B-B 단면도이다.
웰 영역 (2) 에 있어서, 게이트 폭 방향으로 요철 구조 (오목부 (11a) 및 볼록부 (11b)) 가 형성되고, 절연막 (4) 을 통해 오목부 (11a) 내에 그리고 볼록부 (11b) 의 상부 표면 상에 게이트 전극 (3) 이 형성된다. 게이트 길이 방향으로 게이트 전극 (3) 의 일측 상에 상부 소스 영역 (5a) 및 하부 소스 영역 (5b) 이 형성되고, 게이트 전극 (3) 의 타측 상에 상부 드레인 영역 (6a) 및 하부 드레인 영역 (6b) 이 형성된다. 이와 같이, 소스 영역에서의 하부 소스 영역 (5b) 및 드레인 영역에서의 하부 드레인 영역 (6b) 의 형성을 통해, 길이 L 이 짧아짐에 따라 발생되는 도 1c 의 채널 영역 (9) 의 상부에서의 전류 집중이 억제될 수도 있고, 전류가 전체 채널 영역 (9) 에서 균일하게 흐르는 것이 허용될 수도 있고, 그에 따라 구동 성능이 강화된다.
(2) 실시형태의 상세
도 1a 내지 도 1c 는 본 발명의 일 실시형태에 따른 반도체 장치의 구조를 설명하는 도면이다.
본 발명은 측방향 MOS 구조를 갖는 MOS 트랜지스터를 제공하는데, 여기서 반도체 기판 (1) 상에 웰 영역 (2) 이 형성되고, 또한 웰 영역 (2) 상에 게이트 전극 (3), 상부 소스 영역 (5a), 하부 소스 영역 (5b), 상부 드레인 영역 (6a), 및 하부 드레인 영역 (6b) 이 형성된다. 이들 컴포넌트는 실리콘 (LOCOS ; 7) 의 국부 산화에 의해 반도체 기판 (1) 의 다른 영역으로부터 전기적으로 절연된다. 웰 영역 (2) 은 제 1 도전형을 갖도록 형성되고, 상부 소스 영역 (5a), 하부 소스 영역 (5b), 상부 드레인 영역 (6a), 및 하부 드레인 영역 (6b) 은 제 2 도전형을 갖도록 형성된다. 제 1 도전형이 p 형인 경우, 제 2 도전형은 n 형이고, 제 1 도전형이 n 형인 경우, 제 2 도전형은 p 형이다.
도 1a 내지 도 1c 에 있어서, 제 1 도전형은 p 형이고, 제 2 도전형은 n 형이고, p 형 반도체로 웰 영역 (2) 이 형성되고, n 형 반도체로 소스 영역 (5) 및 드레인 영역 (6) 이 형성된다. 도 1a 내지 도 1c 에 있어서, p 형과 n 형 사이의 명백한 차이에 대해, p 형의 웰 영역은 "p 형 웰 영역" 으로 언급된다. 또한, 도 1a 내지 도 1c 에 있어서, 제 1 도전형이 n 형이고, 제 2 도전형이 p 형이고, n 형 반도체로 웰 영역 (2) 이 형성되고, p 형 반도체로 상부 소스 영역 (5a), 하부 소스 영역 (5b), 상부 드레인 영역 (6a), 및 하부 드레인 영역 (6b) 이 형성되는 경우에도 유사한 설명이 이루어질 수도 있다.
게이트 폭 방향으로 배열되도록 웰 영역 (2) 내에 복수의 트렌치 (즉, 오목부 (11a)) 가 형성된다. 오목부 (11a) 의 내부 표면측 상에 그리고 볼록부 (11b) 의 상부 표면측 상에 (즉, 게이트 전극 (3) 이 웰 영역 (2) 에 대향하는 표면 상에) SiO2 로 이루어진 절연막 (4) 이 형성된다. 절연막 (4) 을 통해 오목부 (11a) 의 내부 표면 상에 그리고 볼록부 (11b) 의 상부 표면 상에 다결정 실리콘 등으로 이루어진 게이트 전극 (3) 이 형성된다. 이들 오목부 (11a), 볼록부 (11b), 절연막 (4), 및 게이트 전극 (3) 을 포함한 이러한 구조는 도 2a 내지 도 2c 에 도시된 종래의 실시예와 유사하다.
게이트 길이 방향으로 게이트 전극 (3) 의 측면 영역에 있어서, 게이트 전극 (3) 의 일측 상에, n 형 반도체로 형성된 상부 소스 영역 (5a) 및 하부 소스 영역 (5b) 이 형성된다. 게이트 전극 (3) 의 타측 상에, n 형 반도체로 형성된 상부 드레인 영역 (6a) 및 하부 드레인 영역 (6b) 이 형성된다. 하부 소스 영역 (5b) 및 하부 드레인 영역 (6b) 의 형성을 통해, 상부 소스 영역 (5a) 및 상부 드레인 영역 (6a) 만을 갖는 구조의 경우와 비교하여, 소스 영역 및 드레인 영역의 깊이는 보다 커진다. 상부 소스 영역 (5a) 및 상부 드레인 영역 (6a) 내에 복수의 콘택 (8) 이 형성되고, 그에 따라 외부 회로와의 본딩이 수행될 수도 있다. 도 1a 및 도 1c 에서의 심볼 "n+" 는, n 형의 농도가 높다 (즉, 불순물이 고농도이다) 는 것을 나타낸다. 저농도의 경우에, 심볼 "n-" 가 이용된다.
전술한 바와 같이, 소스 영역 및 드레인 영역 각각에서의 하부 소스 영역 (5b) 및 하부 드레인 영역 (6b) 의 형성을 통해, 게이트 길이 L 이 짧아짐에 따라 발생되는 도 1c 의 채널 영역 (9) 의 상부에서의 전류 집중이 억제될 수 있고, 전류가 전체 채널 영역 (9) 에서 균일하게 흐르는 것이 허용될 수도 있고, 그에 따라 구동 성능이 강화된다. 이러한 구조에 있어서, 본 발명의 반도체 장치의 점유 면적의 증가를 억제하면서, 구동 성능이 강화될 수도 있다.
다음에, 도 1a 내지 도 1c 의 반도체 장치를 제조하는 방법에 대한 설명이 이루어진다.
도 1a 내지 도 1c 의 반도체 장치를 제조하기 위해서, 먼저 도 3a 에 도시된 바와 같이, 반도체 기판 (1) 상에 제 1 도전형의 하부 웰 영역 (2b) 이 형성된다. 그 이후에, 레지스트 등에 의해 마스크가 형성되고, 임의의 부분에서 하부 소스와 하부 드레인을 위한 불순물 주입 (12) 이 수행되고, 하부 웰 영역 (2b) 내에 제 2 도전형의 불순물 영역 (13) 이 형성된다. 그런 다음, 도 3b 에 도시된 바와 같이, 기판 표면 상에 반도체 에피택셜층 (16) 이 성장하고, 반도체 에피택셜층 (16) 의 표면 상에서 상부 웰을 위한 불순물 주입 (14) 이 수행됨으로써, 제 1 도전형의 불순물 영역 (15) 을 형성한다.
도 3c 에 도시된 바와 같이, LOCOS (7) 가 형성되고, 하부 소스와 하부 드레인을 위한 불순물 영역 (13) 에서의 불순물 및 상부 웰을 위한 불순물 영역 (15) 에서의 불순물이 확산됨으로써, 하부 소스 영역 (5b), 하부 드레인 영역 (6b), 및 상부 웰 영역 (2a) 을 형성한다. 이 경우, 하부 소스 영역 (5b) 및 하부 드레인 영역 (6b) 이 상부 웰 영역 (2a) 에 의해 소멸되지 (extinguished) 않도록, 하부 소스와 하부 드레인을 위한 불순물 주입 (12) 의 선량 (dose) 은 상부 웰을 위한 불순물 주입 (14) 의 선량보다 매우 커진다. 또한, 상부 웰 영역 (2a) 의 농도가 하부 웰 영역 (2b) 의 농도와 실질적으로 동등하게 되도록, 상부 웰을 위한 불순물 주입 (14) 의 선량이 조정된다. 또한, 상부 웰 영역 (2a) 이 하부 웰 영역 (2b) 과 접촉하게 되도록, 반도체 에피택셜층 (16) 의 두께도 조정된다.
도 3d 에 도시된 바와 같이, 트렌치 (11a) 가 형성되고, 그 이후에 게이트 절연막 (4) 이 형성되고, 게이트 절연막 (4) 상에 게이트 전극 (3) 이 형성된다. 이 경우, 게이트 전극 (3) 은 트렌치 (11a) 를 채우도록 형성된다. 다음에, 도 3e 에 도시된 바와 같이, 게이트 전극 (3) 을 에칭하도록 레지스트로 마스크가 선택적으로 형성된다. 마지막으로, 도 3f 에 도시된 바와 같이, 상부 소스와 상부 드레인을 위한 불순물 주입 (18) 이 수행되어, 자기-정렬에 의해 제 2 도전형의 상부 드레인 영역 (6a) 및 상부 소스 영역 (5a) 을 형성한다.
이 경우, 상부 소스 영역 (5a) 및 상부 드레인 영역 (6a) 이 각각 하부 소스 영역 (5b) 및 하부 드레인 영역 (6b) 과 접촉하게 되도록, 상부 소스와 상부 드레인의 불순물 주입 (18) 의 에너지와 선량, 및 에피택셜층의 두께가 조정된다.
전술한 이 실시형태에 따르면, 다음의 효과가 획득될 수도 있다.
(1) 요철 구조와 접촉하게 되도록 오목부 (11a) 내에 그리고 볼록부 (11b) 상에 게이트 전극 (3) 이 형성되는데, 이는 요철 구조를 갖는 채널 영역 (9) 의 형성을 허용하고, 유효 게이트 폭이 보다 넓어지는 것을 허용한다.
(2) 소스 영역에서의 하부 소스 영역 (5b) 및 드레인 영역에서의 하부 드레인 영역 (6b) 의 형성을 통해, 도 1c 의 채널 영역 (9) 의 상부에서, 게이트 길이 L 이 짧아짐에 따라 발생되는 전류 집중이 억제될 수도 있고, 전류가 전체 채널 영역 (9) 에서 균일하게 흐르는 것이 허용될 수도 있는데, 이는 채널이 효과적으로 사용되는 것을 허용한다.
(3) 유효 게이트 폭이 보다 커지고, 그에 따라 온-저항이 감소된다. 따라서, 반도체 장치의 구동 성능이 강화될 수도 있다.
(4) 단일 칩에 높은 구동 성능을 갖는 상보성 금속 산화물 반도체 (CMOS) 구조가 형성될 수도 있다.
도 1a 내지 도 1c 에 있어서, 제 1 도전형은 p 형이고, 제 2 도전형은 n 형이고, 그에 따라 n 채널 MOS 트랜지스터가 획득된다는 것에 주목하라. 제 1 도전형이 n 형이고, 제 2 도전형이 p 형인 경우, MOS 트랜지스터는 p 채널 MOS 트랜지스터로서 기능한다.
(변형예 1)
이 변형예에 있어서, 드레인 영역에서의 전계 완화 (electric field relaxation) 영역의 형성을 통해 반도체 장치의 내전압이 강화된다.
도 4 는 이 변형예에 따른 반도체 장치의 구조를 설명하는 도면이다.
도 1a 내지 도 1c 의 전술한 반도체 장치의 드레인 영역 (6a 및 6b) 에 있어서, 하부 저농도 드레인 영역 (21) 및 상부 저농도 드레인 영역 (22) 이 형성되는데, 이들은 게이트 전극 (3) 의 대향측 상의 n 형의 저농도를 갖는 n- 영역이다. n+ 드레인 영역 (6a 및 6b) 은 n 형의 고농도를 갖는데, 이는 도 1a 내지 도 1c 의 드레인 영역 (6a 및 6b) 의 농도와 실질적으로 동등하고, n+ 드레인 영역 (6a 및 6b) 상에 콘택 (8) 이 형성된다. 한편, 소스측 상의 구조는 도 1a 내지 도 1c 와 동일하다. 전술한 바와 같이, 게이트 전극 (3) 과 n+ 드레인 영역 (6a 및 6b) 사이에 n 형의 저농도를 갖는 영역이 존재하는 경우, 이 영역에서 전계가 완화되고, 도 4 에 도시된 반도체 장치의 내전압이 강화된다.
다음에, 도 4 의 반도체 장치를 제조하는 방법이 설명된다. 도 5a 내지 도 5i 는 도 4 의 반도체 장치를 제조하는 방법을 나타내고, 기본적인 제조 방법은, 도 1a 내지 도 1c 의 반도체 장치를 제조하는 방법을 나타내는 도 3a 내지 도 3f 와 동일하다. 도 5a 내지 도 5i 는 다음의 점에 있어서 도 3a 내지 도 3f 와 상이하다: 도 5a 의 하부 저농도 드레인 (20) 을 위한 불순물 주입 (19) 및 도 5g 의 상부 저농도 드레인 (22) 을 위한 불순물 주입 (23) 이 부가되고, 도 5h 에 도시된 바와 같이, 상부 저농도 드레인 영역 (22) 이 상부 드레인 영역 (6a) 에 의해 소멸되지 않도록 레지스트 마스크 (17) 가 형성된다. 이러한 방법을 통해, 저농도 드레인 영역이 형성되므로, 도 4 의 반도체 장치의 내전압이 강화된다.

Claims (2)

  1. 반도체 기판과,
    상기 반도체 기판에 형성되며, 게이트 폭 방향으로 요철부가 형성된 제 1 도전형의 웰 영역과,
    상기 요철부의 표면에 형성된 절연막과,
    상기 요철부의 오목부에 상기 절연막을 통해서 매립된 게이트 전극의 제 1 부분과,
    상기 오목부의 양 단부를 덮지 않고, 상기 게이트 전극의 상기 제 1 부분에 접촉하도록 하여 상기 요철부 상에 상기 절연막을 통해서 형성한 상기 게이트 전극의 제 2 부분과,
    상기 게이트 전극의 요철 길이 방향의 일방측에 상기 웰 영역의 상부에 걸쳐 형성된 상기 웰 영역 보다 불순물 농도가 높은 제 2 도전형의 상부 고농도 소스 영역과,
    상기 상부 고농도 소스 영역의 하측에, 상기 상부 고농도 소스 영역과 접하고, 상기 웰 영역보다 얕게 형성된 상기 웰 영역 보다 불순물 농도가 높은 제 2 도전형의 하부 고농도 소스 영역과,
    상기 게이트 전극의 요철 길이 방향의 타방측에 상기 웰 영역의 상부에 걸쳐 형성된 상기 웰 영역보다 불순물 농도가 높은 제 2 도전형의 상부 고농도 드레인 영역과,
    상기 상부 고농도 드레인 영역의 하측에, 상기 상부 고농도 드레인 영역과 접하고, 상기 웰 영역보다 얕게 형성된 상기 웰 영역보다 불순물 농도가 높은 제 2 도전형의 하부 고농도 드레인 영역을 구비한 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 게이트 전극과 상기 제 2 도전형의 상부 고농도 드레인 영역 및 상기 제 2 도전형의 하부 고농도 드레인 영역의 사이가, 저 불순물 농도를 갖도록 설정되는, 반도체 장치.
KR1020150183285A 2008-02-26 2015-12-21 반도체 장치 및 그 제조 방법 Expired - Fee Related KR101667499B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008044393A JP5442951B2 (ja) 2008-02-26 2008-02-26 半導体装置の製造方法
JPJP-P-2008-044393 2008-02-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014839A Division KR101618613B1 (ko) 2008-02-26 2009-02-23 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160002642A KR20160002642A (ko) 2016-01-08
KR101667499B1 true KR101667499B1 (ko) 2016-10-28

Family

ID=40997475

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020090014839A Expired - Fee Related KR101618613B1 (ko) 2008-02-26 2009-02-23 반도체 장치 및 그 제조 방법
KR1020150183285A Expired - Fee Related KR101667499B1 (ko) 2008-02-26 2015-12-21 반도체 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020090014839A Expired - Fee Related KR101618613B1 (ko) 2008-02-26 2009-02-23 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7888212B2 (ko)
JP (1) JP5442951B2 (ko)
KR (2) KR101618613B1 (ko)
CN (1) CN101521230B (ko)
TW (1) TWI472032B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165954B2 (ja) * 2007-07-27 2013-03-21 セイコーインスツル株式会社 半導体装置
CN102198925B (zh) 2010-03-25 2015-03-04 张家港丽恒光微电子科技有限公司 Mems器件及其形成方法
JP6084357B2 (ja) * 2011-11-02 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5939846B2 (ja) * 2012-03-09 2016-06-22 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
FR2995139A1 (fr) * 2012-09-04 2014-03-07 St Microelectronics Sa Transistor mos

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303962A (ja) 2002-04-09 2003-10-24 Denso Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209760A (ja) * 1990-01-11 1991-09-12 Mitsubishi Electric Corp 半導体装置
JPH05168211A (ja) * 1991-12-11 1993-07-02 Okuma Mach Works Ltd 多極レゾルバー
KR970701932A (ko) * 1995-01-17 1997-04-12 클라크 3세 존엠. 고전압 nmos 장치의 개선된 수행을 위한 연장된 드레인 영역에 인과 비소의 공통 주입(co-implantation of arsenic and phosphorus in extended drain region for improved performance of high voltage nmos device)
JPH098291A (ja) * 1995-06-20 1997-01-10 Fujitsu Ltd 半導体装置
JP3405681B2 (ja) * 1997-07-31 2003-05-12 株式会社東芝 半導体装置
JPH11168211A (ja) * 1997-12-02 1999-06-22 Toyota Central Res & Dev Lab Inc 半導体装置
US6114205A (en) * 1998-10-30 2000-09-05 Sony Corporation Epitaxial channel vertical MOS transistor
GB0314392D0 (en) * 2003-06-20 2003-07-23 Koninkl Philips Electronics Nv Trench mos structure
JP2006019518A (ja) * 2004-07-01 2006-01-19 Seiko Instruments Inc 横型トレンチｍｏｓｆｅｔ
JP4976658B2 (ja) * 2005-04-05 2012-07-18 セイコーインスツル株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303962A (ja) 2002-04-09 2003-10-24 Denso Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7888212B2 (en) 2011-02-15
KR20090092232A (ko) 2009-08-31
CN101521230B (zh) 2013-08-21
KR20160002642A (ko) 2016-01-08
US8207575B2 (en) 2012-06-26
CN101521230A (zh) 2009-09-02
KR101618613B1 (ko) 2016-05-09
TWI472032B (zh) 2015-02-01
JP5442951B2 (ja) 2014-03-19
US20110156138A1 (en) 2011-06-30
US20090212375A1 (en) 2009-08-27
TW200945586A (en) 2009-11-01
JP2009206145A (ja) 2009-09-10

Similar Documents

Publication Publication Date Title
TWI570914B (zh) 半導體裝置
TWI438898B (zh) 自我對準之互補雙擴散金氧半導體
JP5767430B2 (ja) 半導体装置および半導体装置の製造方法
US8168494B2 (en) Trench MOS transistor and method of manufacturing the same
US10468523B2 (en) Semiconductor device and method for manufacturing the same
KR101667499B1 (ko) 반도체 장치 및 그 제조 방법
JP2010278312A (ja) 半導体装置
CN110310994A (zh) 半导体装置及其制造方法
JP2011204808A (ja) 半導体装置および半導体装置の製造方法
JP4440188B2 (ja) 半導体装置の製造方法
JP4800566B2 (ja) 半導体装置及びその製造方法
KR20090063148A (ko) 반도체 장치 및 그 제조 방법
JP2008103375A (ja) 半導体装置およびその製造方法
KR20100067567A (ko) 반도체 소자 및 이의 제조 방법
JP2009004441A (ja) 半導体装置
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof
JP2007299802A (ja) 半導体装置
JP7405230B2 (ja) スイッチング素子
JP4150704B2 (ja) 横型短チャネルｄｍｏｓ
KR101090049B1 (ko) 반도체 디바이스 및 그의 제조 방법
JP2007059722A (ja) 半導体装置及びその製造方法
JP2007294766A (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

St.27 status event code: A-0-1-A10-A18-div-PA0107

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R11-asn-PN2301

St.27 status event code: A-3-3-R10-R13-asn-PN2301

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

Not in force date: 20201013

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20201013

St.27 status event code: N-4-6-H10-H13-oth-PC1903

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000