[go: up one dir, main page]

KR101665722B1 - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101665722B1
KR101665722B1 KR1020100093108A KR20100093108A KR101665722B1 KR 101665722 B1 KR101665722 B1 KR 101665722B1 KR 1020100093108 A KR1020100093108 A KR 1020100093108A KR 20100093108 A KR20100093108 A KR 20100093108A KR 101665722 B1 KR101665722 B1 KR 101665722B1
Authority
KR
South Korea
Prior art keywords
film
width
substrate
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100093108A
Other languages
English (en)
Other versions
KR20120031630A (ko
Inventor
진윤실
심구환
최영호
박창서
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020100093108A priority Critical patent/KR101665722B1/ko
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP18159725.3A priority patent/EP3349253B1/en
Priority to PCT/KR2010/007815 priority patent/WO2012043921A1/en
Priority to JP2013531462A priority patent/JP5629013B2/ja
Priority to EP10857922.8A priority patent/EP2622644B1/en
Priority to US12/942,004 priority patent/US8552520B2/en
Publication of KR20120031630A publication Critical patent/KR20120031630A/ko
Priority to US14/041,907 priority patent/US9076905B2/en
Priority to US14/729,857 priority patent/US9356165B2/en
Application granted granted Critical
Publication of KR101665722B1 publication Critical patent/KR101665722B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/707—Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H10F77/315—Coatings for devices having potential barriers for photovoltaic cells the coatings being antireflective or having enhancing optical properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/703—Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

반도체 소자는 기판; 및 상기 기판의 한쪽 면에 위치하는 적어도 2층 이상의 제1 절연막을 포함하며, 상기 제1 절연막은 상기 기판의 일부를 노출하는 개구부를 포함하고, 상기 제1 절연막 중에서 상기 기판과 인접한 하부막에 위치하는 개구부의 최대 폭과 상기 하부막 위의 상부막에 위치하는 개구부의 최대 폭이 서로 다르게 형성된다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 소자 및 이의 제조 방법에 관한 것이다.
반도체 소자의 하나인 태양전지는 광전 변환 효과를 이용하여 광 에너지를 전기 에너지로 변환하는 것으로, 태양전지를 이용한 태양광 발전은 무공해 에너지를 얻는 수단으로서 널리 이용되고 있다. 그리고 태양전지의 광전 변환 효율의 향상에 수반하여, 개인 주택에서도 다수의 태양전지 모듈을 이용하는 태양광 발전 시스템이 설치되고 있다.
통상의 태양전지는 기판 및 기판과 p-n 접합을 형성하는 에미터부를 포함하며, 기판의 한쪽 면을 통해 입사된 빛을 이용하여 전류를 발생시킨다.
한편, 통상의 태양전지는 빛이 기판의 한쪽 면을 통해서만 입사되므로 전류 변환 효율이 낮다.
따라서, 근래에는 기판의 양쪽 면을 통해 빛이 입사되도록 한 양면 수광형 태양전지가 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는 전극과 기판과의 접촉 면적을 효과적으로 증가시킨 반도체 소자를 제공하는 것이다.
본 발명의 다른 기술적 과제는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 기술적 과제는 고효율 태양전지를 제공하는 것이다.
본 발명의 또 다른 기술적 과제는 고효율 태양전지의 제조 방법을 제공하는 것이다.
본 발명의 한 측면에 따른 반도체 소자는 기판; 및 상기 기판의 한쪽 면에 위치하는 적어도 2층 이상의 제1 절연막을 포함하며, 상기 제1 절연막은 상기 기판의 일부를 노출하는 개구부를 포함하고, 상기 제1 절연막 중에서 상기 기판과 인접한 하부막에 위치하는 개구부의 최대 폭과 상기 하부막 위의 상부막에 위치하는 개구부의 최대 폭이 서로 다르게 형성된다.
반도체 소자는 개구부에 위치하며 기판과 전기적으로 연결되는 제1 전극을 더 포함할 수 있다. 이때, 제1 전극은 도전성 물질을 포함한 페이스트층 또는 도금층으로 이루어질 수 있다.
하부막에 위치하는 개구부의 면적 및 평균 지름은 상부막에 위치하는 개구부의 면적 및 평균 지름보다 크게 형성된다.
개구부는 라인 패턴으로 형성되며, 상부막에 위치하는 제1 부분과 하부막에 위치하는 제2 부분을 포함할 수 있다.
이때, 제1 부분은 균일한 폭으로 형성되고, 제1 부분에 의해 노출된 상기 상부막의 측면은 일직선 형상으로 형성된다. 따라서, 제1 전극과 상부막의 접촉면은 평탄한 면으로 형성된다.
그리고 제2 부분은 상단부의 폭이 하단부의 폭보다 넓게 형성되고, 제2 부분의 상단부의 폭은 제1 부분의 하단부의 폭보다 크게 형성되며, 제2 부분의 하단부의 폭은 제1 부분의 하단부의 폭보다 크게 형성된다.
그리고 제2 부분에 의해 노출된 하부막의 측면은 곡면 형상으로 형성된다. 따라서, 제1 전극과 하부막의 접촉면은 곡면으로 형성된다.
반도체 소자는 기판과 제1 절연막의 하부막 사이에 위치하는 에미터부, 기판의 다른 쪽 면에 위치하며 기판의 일부를 노출하는 개구부를 포함하는 제2 절연막 및 제2 절연막의 개구부에 위치하는 제2 전극을 더 포함할 수 있다.
기판의 양쪽 면 중 적어도 어느 한 면은 텍스처링 표면으로 형성될 수 있고, 제1 절연막의 하부막은 산화 알루미늄막 또는 실리콘 산화막을 포함할 수 있으며, 제1 절연막의 상부막은 실리콘 질화막을 포함할 수 있다.
반도체 소자는 기판의 다른 쪽 면에 위치하는 후면 전계부를 더 포함할 수 있다. 이때, 제2 절연막은 후면 전계부와 인접한 하부막 및 하부막의 하부에 위치하는 상부막을 포함하고, 후면 전계부의 일부를 노출하는 개구부를 포함하며, 제2 절연막 중에서 후면 전계부와 인접한 하부막에 위치하는 개구부의 최대 폭과 하부막 하부의 상부막에 위치하는 개구부의 최대 폭은 서로 다르게 형성된다.
그리고 제2 전극은 제2 절연막의 개구부에 위치하며, 후면 전계부와 전기적으로 연결된다.
제2 전극은 도전성 물질을 포함한 페이스트층 또는 도금층으로 이루어질 수 있다.
제2 절연막의 하부막에 위치하는 개구부의 면적 및 평균 지름은 제2 절연막의 상부막에 위치하는 개구부의 면적 및 평균 지름보다 크게 형성되고, 제2 절연막에 위치하는 개구부는 제2 절연막의 상부막에 위치하는 제3 부분과 제2 절연막의 하부막에 위치하는 제4 부분을 포함할 수 있다.
이때, 제3 부분은 균일한 폭으로 형성되고, 제3 부분에 의해 노출된 제2 절연막의 상부막의 측면은 일직선 형상으로 형성된다. 따라서, 제2 전극과 제2 절연막의 상부막의 접촉면은 평탄한 면으로 형성된다.
제4 부분은 상단부의 폭이 하단부의 폭보다 크게 형성되고, 제4 부분의 상단부의 폭은 제3 부분의 하단부의 폭보다 크게 형성되며, 제4 부분의 하단부의 폭은 제3 부분의 하단부의 폭보다 크게 형성된다.
제4 부분에 의해 노출된 하부막의 측면은 곡면 형상으로 형성된다. 따라서, 제2 전극과 상기 제2 절연막의 하부막의 접촉면은 곡면으로 형성된다.
제2 절연막의 하부막은 산화 알루미늄막 또는 실리콘 산화막을 포함할 수 있고, 제2 절연막의 상부막은 실리콘 질화막을 포함할 수 있다.
이러한 구성의 반도체 소자는 기판 위에 하부막을 형성하고, 하부막과 서로 다른 재질의 상부막을 하부막 위에 형성하여 절연막을 형성하는 단계; 절연막을 패터닝하여 개구부를 형성하는 단계를 포함하며, 절연막을 패터닝하는 단계는, 레이저를 이용하여 상부막을 건식 식각하는 단계; 및 상부막을 마스크로 하여 하부막을 습식 식각하는 단계를 포함하는 제조 방법에 의해 제조할 수 있다.
보다 구체적으로, 전술한 구조의 태양전지는, 태양전지용 기판의 전면(front surface)에는 에미터부를 형성하고, 기판의 후면(back surface)에는 후면 전계부를 형성하는 단계; 에미터부의 전면(front surface)에는 제1 하부막 및 제2 상부막을 포함하는 전면 반사방지막을 형성하고, 후면 전계부의 후면에는 제2 하부막 및 제2 상부막을 포함하는 후면 반사방지막을 형성하는 단계; 전면 반사방지막에는 복수의 제1 콘택 라인을 형성하고, 후면 반사방지막에는 복수의 제2 콘택 라인을 형성하는 단계; 복수의 제1 콘택 라인을 통해 노출된 에미터부에는 제1 전극을 형성하고, 복수의 제2 콘택 라인을 통해 노출된 후면 전계부에는 제2 전극을 형성하는 단계를 포함하며, 제1 콘택 라인 및 제2 콘택 라인을 형성하는 단계는, 제1 상부막 및 제2 상부막을 건식 식각하는 단계; 및 제1 상부막 및 제2 상부막을 마스크로 하여 제1 하부막 및 제2 하부막을 습식 식각하는 단계를 포함하는 제조 방법에 의해 제조할 수 있다.
전술한 제조 방법은 에미터부 및 후면 전계부를 형성하기 전에 기판의 양쪽 표면 중 적어도 한 면에 텍스처링 표면을 형성하는 단계를 더 포함할 수 있으며, 제1 상부막 및 제2 상부막을 건식 식각하는 단계에서는 레이저를 사용할 수 있다.
이러한 특징에 따르면, 기판의 전면(front surface) 및 후면(back surface)이 텍스처링 표면으로 형성되고, 또한 패시베이션 및 반사방지 기능을 하는 반사방지막이 각각 배치되어 있으므로, 기판의 전면으로 입사된 후 기판을 투과한 빛을 기판의 후면으로 다시 입사시켜 전류를 발생시키는 데 사용할 수 있다.
따라서, 기판의 전면(front surface)으로 입사되는 빛만 이용하여 전류를 발생시키는 구조의 태양전지에 비해 효율을 증가시킬 수 있다.
그리고 본원 발명의 제조 방법은 레이저를 이용한 건식 식각 공정으로 상부막을 먼저 제거한 후, 상부막을 마스크로 사용한 습식 식각 공정으로 하부막을 제거하여 콘택 라인을 형성하므로, 레이저만을 이용하여 콘택 라인을 형성하는 경우에 비해서는 기판 손상을 방지할 수 있고, 파티클(particle) 제거를 위한 별도의 습식 공정을 생략할 수 있다.
또한, 습식 공정만을 이용하여 콘택 라인을 형성하는 경우에 비해서는 제1 전극 및 제2 전극을 미세 선폭으로 형성할 수 있으면서도 에미터부 또는 후면 전계부와의 접촉 면적을 증가시킬 수 있으므로, 빛 입사 면적을 증가시킬 수 있고, 접촉 저항을 감소시킬 수 있다.
또한, 제1 전극 및 제2 전극을 도금 공정으로 형성하는 경우, 종래에 전극 재료로 사용하던 도전 페이스트에 비해 종횡비를 증가시킬 수 있으므로, 에미터부의 면저항이 높은 경우에도 제1 전극과 에미터부의 접촉을 양호하게 유지할 수 있다.
도 1은 본 발명의 실시예에 따른 태양전지의 개략적인 단면도이다.
도 2는 도 1의 주요부 확대 단면도이다.
도 3 내지 도 6은 도 1에 도시한 태양전지의 제조 방법을 나타내는 공정 순서도이다.
도 7 및 도 8은 도 6의 주요부 확대 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다.
반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것도 포함한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양전지 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양전지의 개략적인 단면도이고, 도 2는 도 1의 주요부 확대 단면도이다. 그리고 도 3 내지 도 6은 도 1에 도시한 태양전지의 제조 방법을 나타내는 공정 순서도이며, 도 7 및 도 8은 도 6의 주요부 확대 단면도이다.
반도체 소자의 한 종류인 태양전지는 기판(110), 기판(110)의 한쪽 면, 예를 들면 전면(front surface)에 위치하는 에미터부(120), 에미터부(120)의 위에 위치하며 전면 반사방지막으로 기능하는 제1 절연막(130, 이하 '전면 반사방지막'이라 함), 전면 반사방지막(130)이 위치하지 않는 영역의 에미터부(120) 위에 위치한 제1 전극(first electrode)(140), 기판(110)의 후면(back surface)에 위치하는 후면 전계(back surface field, BSF)부(150), 후면 전계부(150)의 후면에 위치하며 후면 반사방지막으로 기능하는 제2 절연막(160, 이하 '후면 반사방지막'이라 함), 후면 반사방지막(160)이 위치하지 않는 영역의 후면 전계부(150)의 후면에 위치하는 제2 전극(second electrode)(170)을 포함한다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘 웨이퍼로 이루어진다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 기판 또는 비정질 실리콘일 수 있다.
기판(110)이 n형의 도전성 타입을 가지므로, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유한다.
하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다.
기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다.
이러한 기판(110)은 표면이 텍스처링(texturing)된 텍스처링 표면(texturing surface)을 갖는다. 보다 구체적으로, 기판(110)은 에미터부(120)가 위치하는 전면(front surface)에 제1 텍스처링 표면(111)을 구비하고, 후면 전계부(150)가 위치하는 후면(back surface)에 제2 텍스처링 표면(113)을 구비한다.
기판(110) 전면(front surface)의 제1 텍스처링 표면(111)에 위치하는 에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖는 불순물부로서, 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합으로 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다.
따라서, 기판(110)이 n형이고 에미터부(120)가 p형일 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다. 따라서, 기판(110)에서는 전자가 다수 캐리어가 되며, 에미터부(120)에서는 정공이 다수 캐리어가 된다.
에미터부(120)가 p형의 도전성 타입을 가질 경우, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
이와는 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(120)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
기판(110) 전면(front surface)의 에미터부(120) 위에 형성된 전면 반사방지막(130)은 금속 산화물(metal oxide) 계열의 물질을 포함한다.
예를 들면, 전면 반사방지막(130)은 실리콘 질화막(SiNx:H)으로 이루어지는 제1 상부막(131)과, 에미터부(120)와 제1 상부막(131) 사이에 위치하는 제1 하부막(133)으로 형성된다.
제1 하부막(133)은 실리콘 질화막과 빛 흡수계수(absorption coefficient) 또는 밴드갭(Eg)의 차이가 큰 물질, 예컨대 산화 알루미늄막(AlOx)으로 이루어질 수 있다.
이러한 구성의 제1 하부막(133)을 포함하는 전면 반사방지막(130)은 기판(110)의 전면(front surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시키는 반사방지막으로 기능하며, 또한 패시베이션 막으로도 기능한다.
이때, 전면 반사방지막(130)에서의 빛 반사도를 최소화 하기 위해, 산화 알루미늄막으로 형성된 제1 하부막(133)은 1.55 내지 1.7의 굴절률을 가지며, 50㎚ 이하의 두께로 형성된다. 그리고 실리콘 질화막으로 형성된 제1 상부막(131)은 1.9 내지 2.3의 굴절률을 갖고, 50㎚ 내지 100㎚의 두께로 형성된다.
본 발명인의 실험에 의하면, 제1 하부막(133)이 산화 알루미늄막으로 이루어지고 제1 상부막(131)이 실리콘 질화막으로 이루어질 때, 각 막(131, 133)의 굴절률 및 두께가 상기 범위에 속하는 경우 전면 반사방지막(130)에서의 빛 반사도가 가장 낮은 것을 알 수 있었다.
한편, 제1 하부막(133)을 구성하는 금속 산화물 계열의 물질로 산화 알루미늄막 대신에 실리콘 산화막(SiOx: H)을 사용하는 것도 가능하다.
전면 반사방지막(130)은 에미터부(120)의 일부를 노출하는 복수의 개구부, 즉 라인 패턴으로 형성된 복수의 제1 콘택 라인(CL1)을 포함한다. 그리고 제1 콘택 라인(CL1)을 통해 노출된 에미터부(120)에는 제1 전극(140)이 형성된다.
본 실시예에서, 기판(110)과 인접한 제1 하부막(133)에 위치하는 개구부의 최대 폭과 제1 상부막(131)에 위치하는 개구부의 최대 폭이 서로 다르게 형성되며, 제1 하부막(133)에 위치하는 개구부의 면적 및 평균 지름은 제1 상부막(131)에 위치하는 개구부의 면적 및 평균 지름보다 크게 형성된다 된다.
이에 대해 보다 구체적으로 설명하면, 제1 콘택 라인(CL1)은 제1 상부막(131)에 위치하는 제1 부분(CL1-1)과 제1 하부막(133)에 위치하는 제2 부분(CL1-2)을 포함하며, 제1 부분(CL1-1)의 최대 폭과 제2 부분(CL1-2)의 최대 폭은 서로 다르게 형성된다.
이때, 제1 부분(CL1-1)은 균일한 폭(W1)으로 형성되고, 제2 부분(CL1-2)은 제1 부분(CL1-1) 쪽의 폭(W2)이 기판(110) 쪽의 폭(W3)보다 넓게 형성된다. 따라서, 제1 부분(CL1-1)의 최대 폭은 W1이 되고, 제2 부분(CL1-2)의 최대 폭은 W2가 되며, 제2 부분(CL1-2)의 최소 폭은 W3이 된다.
이러한 구조에 따르면, 제1 부분(CL1-1)에 의해 노출된 제1 상부막(131)의 측면은 일직선 형상으로 형성되고, 제2 부분(CL1-2)에 의해 노출된 제1 하부막(133)의 측면은 곡면 형상으로 형성된다.
제1 콘택 라인(CL1)의 형상에 대해 보다 구체적으로 살펴보면, 제2 부분(CL1-2)의 상단부의 폭(W2)은 제1 부분(CL1-1)의 폭(W1)보다 크게 형성되고, 제1 부분(CL1-1)은 상단부의 폭과 하단부의 폭이 서로 동일한 폭(W1)으로 형성된다.
그리고 제2 부분(CL1-2)은 상단부의 폭(W2)이 하단부의 폭(W3)보다 넓게 형성되고, 제2 부분(CL1-2)의 하단부의 폭(W3)은 제1 부분(CL1-1)의 하단부의 폭(W1)보다 넓게 형성된다.
여기에서, 제1 부분(CL1-1)의 하단부의 폭은 제1 상부막(131)의 하부 표면에서 측정한 제1 상부막(131) 사이의 이격 거리를 말하고, 제1 부분(CL1-1)의 상단부의 폭은 제1 상부막(131)의 상부 표면에서 측정한 제1 상부막(131) 사이의 이격 거리를 말한다.
그리고 제2 부분(CL1-2)의 상단부의 폭(W2)은 제1 하부막(133)의 상부 표면에서 측정한 제1 하부막(133) 사이의 이격 거리를 말하고, 제2 부분(CL1-2)의 하단부의 폭(W3)은 제1 하부막(133)의 하부 표면에서 측정한 제1 하부막(133) 사이의 이격 거리를 말한다.
따라서, 제1 전극(140)과 제1 상부막(131)의 접촉면은 평탄한 면으로 형성되고, 제1 전극(140)과 제1 하부막(133)의 접촉면은 곡면으로 형성된다.
한편, 제2 부분(CL1-2)의 상단부의 폭(W2)과 하단부의 폭(W3)은 전면 방사방지막(130)의 식각 조건에 따라 조절이 가능하다.
제1 전극(140)을 미세 선폭 및 높은 종횡비로 형성하기 위해, 제1 콘택 라인(CL1)의 제1 부분(CL1-1)의 폭(W1)을 20㎛ 내지 60㎛로 형성하고, 제1 콘택 라인(CL1)의 제1 부분(CL1-1)의 평면적은 에미터부(120)의 평면적의 2% 내지 6%로 형성할 수 있다.
제1 콘택 라인(CL1)의 제1 부분(CL1-1)의 폭(W1)을 상기 범위로 형성하면, 도금 공정을 이용하여 제1 전극(140)을 형성할 때, 제1 전극(140)을 20㎛ 내지 50㎛의 두께로 형성할 수 있다.
이러한 구조에 따르면, 제1 전극(140)은 높은 종횡비, 예를 들어 0.83 내지 1의 종횡비를 갖는다.
제1 콘택 라인(CL1)을 통해 노출된 에미터부(120)에 형성되는 제1 전극(140)은 에미터부(120)와 전기적 및 물리적으로 연결된다. 이때, 제1 전극(140)은 거의 평행하게 정해진 방향으로 뻗어 있다.
이러한 제1 전극(140)은 에미터부(120)쪽으로 이동한 전하, 예를 들면 정공을 수집한다.
본 실시예에서, 제1 전극(140)은 도금층으로 구성되며, 도금층은 에미터부(120) 위에 순차적으로 형성되는 금속 시드층(141), 확산방지층(142) 및 도전층(143)을 각각 포함한다.
금속 시드층(141)은 니켈을 포함하는 물질, 예컨대 니켈 실리사이드(Ni2Si, NiSi, NiSi2 등을 포함)로 형성되며, 50㎚ 내지 200㎚의 두께로 형성된다.
여기에서 금속 시드층(141)의 두께를 상기 범위로 제한하는 이유는 두께가 50㎚ 미만일 경우 저항이 높고 균일한 막 형성이 어려워 이후에 실시되는 확산방지층(142)의 도금 공정에서 균일도(uniformity)를 확보하는 것이 용이하지 않고, 두께가 200㎚ 이상일 경우 열처리 과정에서 금속 시드층(141)이 일정한 비율로 실리콘 쪽으로 확산되어 니켈 실리사이드 층을 형성하기 때문에 니켈 확산으로 인한 션트 리키지(shunt leakage) 가 발생될 수 있기 때문이다.
금속 시드층(141) 위에 형성되는 확산방지층(142)은 도전층(143)을 형성하는 물질이 금속 시드층(141)을 통해 실리콘 계면으로 확산됨으로 인해 정션 디그라데이션(junction degradation)이 발생하는 것을 방지하기 위한 것으로, 5㎛ 내지 15㎛의 두께로 형성된 니켈을 포함한다.
그리고 확산방지층(142) 위에 형성되는 도전층(143)은 적어도 하나의 도전성 금속 물질을 포함한다. 이들 도전성 금속 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
본 실시예에서 도전층(143)은 구리층(143a)을 포함한다. 구리층(143a)은 실질적인 전기적 도선으로 기능하며, 10㎛ 내지 30㎛의 두께로 형성된다. 그런데, 구리의 경우 공기 중에서 쉽게 산화되며 모듈화 공정에서 인접한 태양전지들을 전기적으로 연결하는 인터커넥터, 예컨대 리본(도시하지 않음)을 구리층(143a)에 직접 솔더링(soldering)하는 것이 용이하지 않은 것으로 알려져 있다.
따라서, 도전층(143)이 구리층(143a)을 포함하는 경우에는 구리의 산화를 방지하고 리본의 솔더링 작업이 원활히 이루어지도록 하기 위해 구리층(143a) 위에 주석층(143b)이 더 형성되며, 주석층(143b)은 5㎛ 내지 15㎛의 두께로 형성된다.
물론, 구리층(143a) 외에 다른 금속 물질로 도전층을 형성하는 경우, 상기 다른 금속 물질이 공기 중에서 쉽게 산화되지 않고 리본과의 솔더링이 가능한 경우에는 주석층(143b)을 생략하는 것도 가능하다.
이상에서는 제1 전극(140)이 도금층으로 형성된 것을 예로 들어 설명하였지만, 제1 전극(140)은 도전성 물질, 예컨대 은(Ag)을 함유하는 도전 페이스트로 이루어질 수도 있다. 도전 페이스트로 이루어진 제1 전극(140)은 본 기술분야에 숙련된 자에게 잘 알려져 있으므로, 이에 대한 상세한 설명은 생략한다.
기판(110)의 후면에는 후면 전계부(150)가 위치한다. 후면 전계부(150)는 기판(110)의 후면 전체에 위치하며, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, n+ 영역으로 형성된다.
따라서, 후면 전계부(150)는 기판(110)과의 불순물 농도 차이로 인해 전위 장벽을 형성함으로써 기판(110) 후면쪽으로의 정공 이동을 방해한다. 이에 따라, 기판(110)의 표면 근처에서 전자와 정공이 재결합하여 소멸되는 것이 감소된다.
후면 전계부(150)의 후면에는 후면 반사방지막(160)과 제2 전극(170)이 위치한다.
후면 반사방지막(160)은 기판(110)의 후면(back surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높인다. 또한, 패시베이션 막으로도 기능한다.
후면 반사방지막(160)은 전술한 전면 반사방지막(130)과 동일한 구조로 형성될 수 있다. 즉, 후면 반사방지막(160)은 실리콘 질화막(SiNx:H)으로 이루어지는 제2 상부막(161)과, 후면 전계부(150)와 제2 상부막(161) 사이에 위치하며 산화 알루미늄막(AlOx) 또는 실리콘 산화막(SiOx)으로 이루어지는 제2 하부막(163)으로 형성된다.
하지만, 후면 반사방지막(160)의 제2 상부막(161) 및 제2 하부막(163)이 전면 반사방지막(130)의 제1 상부막(131) 및 제1 하부막(133)과 동일한 재질로 이루어지지 않을 수도 있다.
후면 반사방지막(160)은 후면 전계부(150)의 일부를 노출하는 복수의 개구부, 예컨대 라인 패턴으로 형성된 복수의 제2 콘택 라인(CL2)을 포함한다. 그리고 제2 콘택 라인(CL2)을 통해 노출된 후면 전계부(150)에는 제2 전극(170)이 형성된다.
제2 콘택 라인(CL2)은 제1 콘택 라인(CL1)과 동일한 구조로 형성된다. 따라서, 제2 콘택 라인(CL2)은 제2 상부막(161)에 위치하는 제3 부분(CL2-1)과 제2 하부막(163)에 위치하는 제4 부분(CL2-2)을 포함한다.
본 실시예에서, 제3 부분(CL2-1)의 폭은 제1 부분(CL1-1)의 폭(W1)과 동일하다.
또한, 제4 부분(CL2-2)의 상단부의 폭은 제2 부분의 상단부의 폭(W2)과 동일하며, 하단부의 폭은 제2 부분의 하단부의 폭(W3)와 동일하다.
하지만, 전면 반사방지막(130)과 후면 반사방지막(160)의 재질, 구조 또는 식각 조건 등이 다를 경우에는 제1 콘택 라인(CL1)과 제2 콘택 라인(CL2)의 각 부분의 폭이 서로 다를 수도 있다.
따라서, 제2 전극(170)과 제2 상부막(161)의 접촉면은 평탄한 면으로 형성되고, 제2 전극(170)과 제2 하부막(163)의 접촉면은 곡면으로 형성된다.
제2 콘택 라인(CL2)을 통해 노출된 후면 전계부(150)의 후면에 위치하는 제2 전극(170)은 기판(110)쪽으로 이동하는 전하, 예를 들어 전자를 수집하여 외부 장치로 출력한다.
제2 전극(170)은 전술한 제1 전극(140)과 동일한 물질 또는 다른 물질로 구성될 수 있다. 그리고 제2 전극(170)은 제1 전극(140)의 폭과 동일한 폭으로 형성될 수 있으며, 이와는 달리 선저항을 확보하기 위해 제1 전극(140) 보다 큰 폭으로 형성될 수 있다.
이와 같은 구조를 갖는 태양전지는 양면 수광형 태양전지로 사용될 수 있으며, 그 동작은 다음과 같다.
태양전지로 조사된 빛이 에미터부(120) 및/또는 후면 전계부(150)를 통해 기판(110)으로 입사되면, 기판(110)으로 입사된 빛 에너지에 의해 전자-정공 쌍이 발생한다.
이때, 기판(110)의 전면(front surface) 및 후면(back surface)이 제1 텍스처링 표면(111) 및 제2 텍스처링 표면(113)으로 각각 형성되므로, 기판(110)의 전면(front surface) 및 후면(back surface)에서의 빛 반사도가 감소하고, 제1 및 제2 텍스처링 표면(111, 113)에서 입사와 반사 동작이 행해져 태양전지 내부에 빛이 갇히게 되므로, 빛의 흡수율이 증가되어 태양전지의 효율이 향상된다.
이에 더하여, 전면 반사방지막(130) 및 후면 반사방지막(160)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되며, 전자는 n형의 도전성 타입을 갖는 기판(110)쪽으로 이동하고, 정공은 p형의 도전성 타입을 갖는 에미터부(120)쪽으로 이동한다.
이처럼, 기판(110)쪽으로 이동한 전자는 후면 전계부(150)를 통해 제2 전극(170)으로 이동하고, 에미터부(120)쪽으로 이동한 정공은 제1 전극(140)으로 이동한다.
따라서, 어느 한 태양전지의 제1 전극(140)과 인접한 태양전지의 제2 전극(170)을 인터커넥터 등의 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이러한 구성의 태양전지는 광 투과성 전면 기판 및 광 투과성 후면 기판 사이에서 보호막에 의해 밀봉된 상태로 사용된다.
전술한 구성의 태양전지는 기판 위에 하부막을 형성하고, 하부막과 서로 다른 재질의 상부막을 하부막 위에 형성하여 절연막을 형성하는 단계; 절연막을 패터닝하여 개구부를 형성하는 단계를 포함하며, 절연막을 패터닝하는 단계는, 레이저를 이용하여 상부막을 건식 식각하는 단계; 및 상부막을 마스크로 하여 하부막을 습식 식각하는 단계를 포함하는 제조 방법에 의해 제조할 수 있다.
이하, 상기한 구성의 태양전지를 제조하는 방법에 대해 보다 구체적으로 설명한다.
먼저, 도 3에 도시한 바와 같이, 태양전지용 기판(110)의 전면(front surface)에 제1 텍스처링 표면(111)을 형성하고, 기판(110)의 후면(back surface)에 제2 텍스처링 표면(113)을 형성한다.
이에 대해 보다 구체적으로 설명하면, 일반적으로, 실리콘 웨이퍼로 이루어진 기판(110)은 실리콘 블록(block)이나 잉곳(ingot)을 블레이드(blade) 또는 멀티 와이어 소우(multi wire saw)로 슬라이스(slice)하여 제조된다.
실리콘 웨이퍼가 준비되면, 5가 원소의 불순물, 예컨대 인(P)을 실리콘 웨이퍼에 도핑하여 n형의 도전성 타입을 갖는 반도체 기판을 기판(110)을 제조한다.
한편, 실리콘 블록이나 잉곳을 슬라이스 할 때 실리콘 웨이퍼에는 기계적 손상층(mechanical damage layer)이 형성된다.
따라서 기계적 손상층으로 인한 태양전지의 특성 저하를 방지하기 위해, 상기 기계적 손상층을 제거하기 위한 습식 식각 공정을 실시한다. 이때, 습식 식각 공정에는 알칼리(alkaline) 또는 산(acid) 식각액(etchant)을 사용한다.
기계적 손상층을 제거한 후, 습식 식각 공정 또는 플라즈마를 이용한 건식 식각 공정을 이용하여 기판(110)의 전면(front surface)을 제1 텍스처링 표면(111)으로 형성하고, 기판(110)의 후면(back surface)을 제2 텍스처링 표면(113)으로 형성한다.
제1 텍스처링 표면(111) 및 제2 텍스처링 표면(113)을 형성한 후, 기판(110)의 전면(front surface)에는 3가 원소의 불순물을 도핑하여 에미터부(120)를 형성하고, 기판(110)의 후면(back surface)에는 5가 원소의 불순물을 도핑하여 후면 전계부(150)를 형성한다.
그리고 자연 산화막 제거를 위하여 기판을 불산(HF)으로 식각하고, 에미터부(120)에 전면 반사방지막(130)을 형성하며, 후면 전계부(150) 후면에 후면 반사방지막(160)을 형성한다.
이때, 전면 반사방지막(130) 및 후면 반사방지막(160)은 산화 알루미늄막 또는 실리콘 산화막을 플라즈마 증착(PECVD) 또는 스퍼터링(sputtering) 등의 방법으로 증착하여 하부막을 형성한 후, 실리콘 질화막을 플라즈마 증착(PECVD) 또는 스퍼터링(sputtering) 등의 방법으로 증착하여 상부막을 형성하는 것에 따라 제조할 수 있다.
이후, 레이저를 이용한 건식 식각을 실시하여 전면 반사방지막(130)의 제1 상부막(131)과 후면 반사방지막(160)의 제1 상부막(161)을 제거하여 제1 콘택 라인(CL1)의 제1 부분(CL1-1)과 제2 콘택 라인(CL2)의 제3 부분(CL2-1)을 형성한다.
건식 식각 방법에 대해 보다 구체적으로 설명하면, 제1 하부막(133)과 제2 하부막(163)이 실리콘 질화막과 빛 흡수계수 또는 밴드갭의 차이가 큰 산화 알루미늄으로 이루어진 경우, 제1 상부막(131)과 제2 상부막(161)은 대략 355㎚의 파장을 갖는 UV 레이저를 실리콘 질화막의 결합 에너지(bonding energy)에 해당하는 주파수(frequency)로 제1 상부막(131) 및 제2 상부막(161)에 조사하는 것에 따라 제거할 수 있다.
그리고, 제1 하부막(133)과 제2 하부막(163)이 실리콘 질화막과 빛 흡수계수 또는 밴드갭의 차이가 거의 없는 실리콘 산화막으로 이루어진 경우에도 제1 상부막(131)과 제2 상부막(161)을 제거하기 위해 상기한 UV 레이저를 사용할 수 있다.
이와 같이, 레이저를 이용한 건식 식각을 실시하여 제1 콘택 라인(CL1)의 제1 부분(CL1-1)과 제2 콘택 라인(CL2)의 제3 부분(CL2-1)을 형성하면, 레이저로 인한 손상은 제1 하부막(133) 및 제2 하부막(163)이 흡수한다. 따라서 레이저로 인한 기판 손상이 방지된다.
이어서, 노출된 제1 하부막(133)과 제2 하부막(163)을 선택적 습식 식각(selective wet etching)법을 사용하여 제거함으로써 제1 콘택 라인(CL1)의 제2 부분(CL1-2)과 제2 콘택 라인(CL2)의 제4 부분(CL2-2)을 형성한다.
이와 같이, 습식 공정으로 제1 하부막(133)과 제2 하부막(163)을 제거하면, 건식 식각 공정에서 발생한 파티클이 제거되므로, 파티클을 제거하기 위한 별도의 습식 공정을 생략할 수 있다.
한편, 습식 공정에서 사용하는 식각액으로는 제1 하부막(133) 및 제2 하부막(163) 재료만을 식각할 수 있는 종류의 것을 사용한다. 예를 들어, 식각액으로는 실리콘 질화막과 금속 산화막 계열의 선택적 식각이 가능한 BOE(Buffered oxide etchant)를 사용할 수 있다.
이러한 방법에 따르면, 제1 콘택 라인(CL1)에 위치하는 제1 전극(140)과 제2 콘택 라인(CL2)에 위치하는 제2 전극(170)이 하부가 상부에 비해 넓은 폭을 갖는 형상으로 형성된다.
따라서, 반사방지막의 외부로 노출되는 전극 면적을 줄일 수 있으므로, 전극으로 인해 빛 입사 면적이 감소되는 것을 최대한 억제하면서도 에미터부 또는 후면 전계부와의 접촉 면적을 증가시킬 수 있다.
또한, 레이저 사용으로 인해 손상된 부분을 제거하기 위한 공정 및 습식 세정 공정을 생략할 수 있으므로 공정수를 줄일 수 있으며, 레이저를 사용하더라도 기판이 손상을 받지 않는 효과가 있다.
본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 111: 제1 텍스처링 표면
113: 제2 텍스처링 표면 120: 에미터부
130: 제1 반사방지막 131: 실리콘 질화막
133: 산화 알루미늄 140: 제1 전극
141: 금속 시드층 142: 확산방지층
143a: 구리층 143b: 주석층
150: 후면 전계부 160: 제2 반사방지막
161: 실리콘 질화막 163: 산화 알루미늄막
170: 제2 전극 CL1: 제1 콘택 라인
CL2: 제2 콘택 라인

Claims (33)

  1. 기판;
    상기 기판 상에 위치하는 에미터부;
    상기 기판의 상기 에미터부 위에 위치하며 상기 기판의 일부를 노출하는 개구부를 포함하는 2층 이상의 제1 절연막; 및
    상기 개구부 내에 위치하여 상기 에미터부에 전기적으로 연결되는 제1 전극
    을 포함하며,
    상기 개구부는 상기 제1절연막의 상부막에 위치하는 제1 부분 및 상기 제1절연막의 하부막에 위치하는 제2 부분을 포함하고,
    상기 제2 부분의 최대 폭은 상기 제1 부분의 최대 폭보다 크고,
    상기 제2 부분은 상단부의 폭이 하단부의 폭보다 크게 형성되며,
    상기 제1 전극은, 상기 개구부를 통하여 상기 에미터부에 직접 연결되는 금속 시드층, 상기 금속 시드층 위에 위치하는 확산방지층 및 상기 확산방지층 위에 위치하는 도전층을 포함하는 태양 전지.
  2. 삭제
  3. 삭제
  4. 제1항에서,
    상기 제2 부분의 면적 및 평균 지름은 상기 제1 부분의 면적 및 평균 지름보다 크게 형성되는 태양 전지.
  5. 제1항에서,
    상기 개구부는 라인 패턴으로 형성되는 태양 전지.
  6. 제1항에서,
    상기 제1 부분은 균일한 폭으로 형성되는 태양 전지.
  7. 제6항에서,
    상기 제1 부분에 의해 노출된 상기 상부막의 측면은 일직선 형상으로 형성되는 태양 전지.
  8. 제7항에서,
    상기 제1 전극과 상기 상부막의 접촉면은 평탄한 면으로 형성되는 태양 전지.
  9. 삭제
  10. 제6항에서,
    상기 제2 부분의 상단부의 폭이 상기 제1 부분의 하단부의 폭보다 크게 형성되는 태양 전지.
  11. 제6항에서,
    상기 제2 부분의 하단부의 폭이 상기 제1 부분의 하단부의 폭보다 크게 형성되는 태양 전지.
  12. 제6항에서,
    상기 제2 부분에 의해 노출된 상기 하부막의 측면은 곡면 형상으로 형성되는 태양 전지.
  13. 제12항에서,
    상기 제1 전극과 상기 하부막의 접촉면은 곡면으로 형성되는 태양 전지.
  14. 제1항, 제4항 내지 제8항, 제10항 내지 제13항 중 어느 한 항에서,
    상기 태양 전지는 상기 기판의 다른 쪽 면에 위치하며 상기 기판의 일부를 노출하는 개구부를 포함하는 제2 절연막 및 상기 제2 절연막의 개구부에 위치하는 제2 전극을 포함하는 태양 전지.
  15. 제14항에서,
    상기 기판의 양쪽 면 중 적어도 어느 한 면이 텍스처링 표면으로 형성되는 태양 전지.
  16. 제14항에서,
    상기 제1 절연막의 하부막은 산화 알루미늄막 또는 실리콘 산화막을 포함하는 금속 산화물로 이루어지고, 상기 제1 절연막의 상부막은 실리콘 질화막으로 이루어지는 태양 전지.
  17. 제14항에서,
    상기 기판의 다른 쪽 면에 위치하는 후면 전계부를 더 포함하고,
    상기 제2 절연막은 상기 후면 전계부와 인접한 하부막 및 상기 하부막의 하부에 위치하는 상부막을 포함하고, 상기 절연막의 상기 개구부가 상기 후면 전계부의 일부를 노출하며,
    상기 제2 절연막 중에서 상기 후면 전계부와 인접한 하부막에 위치하는 개구부의 최대 폭과 상기 하부막 하부의 상부막에 위치하는 개구부의 최대 폭이 서로 다르게 형성되며, 상기 제2 전극은 상기 제2 절연막의 개구부에 위치하며 상기 후면 전계부와 전기적으로 연결되는 태양 전지.
  18. 제17항에서,
    상기 제2 전극은 도전성 물질을 포함한 페이스트층 또는 도금층으로 이루어지는 태양 전지.
  19. 제17항에서,
    상기 제2 절연막의 하부막에 위치하는 개구부의 면적 및 평균 지름은 상기 제2 절연막의 상부막에 위치하는 개구부의 면적 및 평균 지름보다 크게 형성되는 태양 전지.
  20. 제17항에서,
    상기 제2 절연막에 위치하는 개구부는 상기 제2 절연막의 상부막에 위치하는 제3 부분과 상기 제2 절연막의 하부막에 위치하는 제4 부분을 포함하는 태양 전지.
  21. 제20항에서,
    상기 제3 부분은 균일한 폭으로 형성되는 태양 전지.
  22. 제21항에서,
    상기 제3 부분에 의해 노출된 상기 제2 절연막의 상부막의 측면은 일직선 형상으로 형성되는 태양 전지.
  23. 제22항에서,
    상기 제2 전극과 상기 제2 절연막의 상부막의 접촉면은 평탄한 면으로 형성되는 태양 전지.
  24. 제20항에서,
    상기 제4 부분은 상단부의 폭이 하단부의 폭보다 크게 형성되는 태양 전지.
  25. 제24항에서,
    상기 제4 부분의 상단부의 폭이 상기 제3 부분의 하단부의 폭보다 크게 형성되는 태양 전지.
  26. 제24항에서,
    상기 제4 부분의 하단부의 폭이 상기 제3 부분의 하단부의 폭보다 크게 형성되는 태양 전지.
  27. 제24항에서,
    상기 제4 부분에 의해 노출된 상기 하부막의 측면은 곡면 형상으로 형성되는 태양 전지.
  28. 제27항에서,
    상기 제2 전극과 상기 제2 절연막의 하부막의 접촉면은 곡면으로 형성되는 태양 전지.
  29. 제24항에서,
    상기 제2 절연막의 하부막은 산화 알루미늄막 또는 실리콘 산화막을 포함하는 금속 산화물로 이루어지고, 상기 제2 절연막의 상부막은 실리콘 질화막으로 이루어지는 태양 전지.
  30. 삭제
  31. 태양전지용 기판의 전면(front surface)에는 에미터부를 형성하고, 상기 기판의 후면(back surface)에는 후면 전계부를 형성하는 단계;
    상기 에미터부의 전면(front surface)에는 제1 하부막 및 상기 제1 하부막과 서로 다른 재질의 제1 상부막을 포함하는 전면 반사방지막을 형성하고, 상기 후면 전계부의 후면에는 상기 제1 하부막과 동일한 재질의 제2 하부막 및 상기 제1 상부막과 동일한 재질의 제2 상부막을 포함하는 후면 반사방지막을 형성하는 단계;
    상기 전면 반사방지막에는 복수의 제1 콘택 라인을 형성하고, 상기 후면 반사방지막에는 복수의 제2 콘택 라인을 형성하는 단계; 및
    상기 복수의 제1 콘택 라인을 통해 노출된 상기 에미터부에는 제1 전극을 형성하고, 상기 복수의 제2 콘택 라인을 통해 노출된 상기 후면 전계부에는 제2 전극을 형성하는 단계
    를 포함하며,
    상기 제1 콘택 라인 및 제2 콘택 라인을 형성하는 단계는,
    레이저를 이용하여 상기 제1 상부막 및 제2 상부막을 건식 식각하는 단계; 및
    상기 제1 상부막 및 제2 상부막을 마스크로 하여 상기 제1 하부막 및 제2 하부막을 습식 식각하는 단계
    를 포함하는 태양 전지의 제조 방법.
  32. 제31항에서,
    상기 에미터부 및 후면 전계부를 형성하기 전에 상기 기판의 양쪽 표면 중 적어도 한 면에 텍스처링 표면을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
  33. 삭제
KR1020100093108A 2010-09-27 2010-09-27 태양 전지 및 이의 제조 방법 Expired - Fee Related KR101665722B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020100093108A KR101665722B1 (ko) 2010-09-27 2010-09-27 태양 전지 및 이의 제조 방법
PCT/KR2010/007815 WO2012043921A1 (en) 2010-09-27 2010-11-05 Semiconductor devices and methods for manufacturing the same
JP2013531462A JP5629013B2 (ja) 2010-09-27 2010-11-05 半導体素子及びその製造方法
EP10857922.8A EP2622644B1 (en) 2010-09-27 2010-11-05 Semiconductor devices and methods for manufacturing the same
EP18159725.3A EP3349253B1 (en) 2010-09-27 2010-11-05 Semiconductor devices and methods for manufacturing the same
US12/942,004 US8552520B2 (en) 2010-09-27 2010-11-08 Semiconductor devices and methods for manufacturing the same
US14/041,907 US9076905B2 (en) 2010-09-27 2013-12-18 Semiconductor device and method for manufacturing the same
US14/729,857 US9356165B2 (en) 2010-09-27 2015-06-03 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100093108A KR101665722B1 (ko) 2010-09-27 2010-09-27 태양 전지 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160112820A Division KR101752404B1 (ko) 2016-09-01 2016-09-01 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120031630A KR20120031630A (ko) 2012-04-04
KR101665722B1 true KR101665722B1 (ko) 2016-10-24

Family

ID=44141971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093108A Expired - Fee Related KR101665722B1 (ko) 2010-09-27 2010-09-27 태양 전지 및 이의 제조 방법

Country Status (5)

Country Link
US (3) US8552520B2 (ko)
EP (2) EP3349253B1 (ko)
JP (1) JP5629013B2 (ko)
KR (1) KR101665722B1 (ko)
WO (1) WO2012043921A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8757567B2 (en) 2010-05-03 2014-06-24 Sunpower Corporation Bracket for photovoltaic modules
TWI407576B (zh) * 2010-12-22 2013-09-01 Big Sun Energy Tech Inc 具有差異性摻雜之太陽能電池的製造方法
KR20120084104A (ko) * 2011-01-19 2012-07-27 엘지전자 주식회사 태양전지
KR101295552B1 (ko) * 2011-11-16 2013-08-12 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101307204B1 (ko) * 2011-11-30 2013-09-11 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101860919B1 (ko) 2011-12-16 2018-06-29 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US8597970B2 (en) 2011-12-21 2013-12-03 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
US8679889B2 (en) 2011-12-21 2014-03-25 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
KR101879364B1 (ko) * 2012-02-08 2018-07-18 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101894585B1 (ko) * 2012-02-13 2018-09-04 엘지전자 주식회사 태양전지
KR20130096822A (ko) * 2012-02-23 2013-09-02 엘지전자 주식회사 태양 전지 및 그 제조 방법
WO2013134029A1 (en) * 2012-03-06 2013-09-12 Applied Materials, Inc. Patterned aluminum back contacts for rear passivation
KR101918737B1 (ko) * 2012-03-19 2019-02-08 엘지전자 주식회사 태양 전지
KR101831405B1 (ko) 2012-03-28 2018-02-22 엘지전자 주식회사 태양 전지
KR101929445B1 (ko) * 2012-04-17 2018-12-14 엘지전자 주식회사 태양 전지 및 이의 제조 방법
FR2994767A1 (fr) * 2012-08-23 2014-02-28 Commissariat Energie Atomique Procede de realisation de contacts electriques d'un dispositif semi-conducteur
US9508887B2 (en) 2012-10-25 2016-11-29 Tetrasun, Inc. Methods of forming solar cells
US9293624B2 (en) * 2012-12-10 2016-03-22 Sunpower Corporation Methods for electroless plating of a solar cell metallization layer
JP6097068B2 (ja) * 2012-12-20 2017-03-15 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
US9553228B2 (en) * 2013-05-17 2017-01-24 Kaneka Corporation Solar cell, production method therefor, and solar cell module
KR101614186B1 (ko) 2013-05-20 2016-04-20 엘지전자 주식회사 태양전지 및 이의 제조 방법
JP6096054B2 (ja) * 2013-05-28 2017-03-15 株式会社カネカ 太陽電池の製造方法
KR20150024485A (ko) * 2013-08-26 2015-03-09 현대중공업 주식회사 Perl형 태양전지의 제조방법
KR101614190B1 (ko) * 2013-12-24 2016-04-20 엘지전자 주식회사 태양전지 및 이의 제조 방법
KR102219796B1 (ko) * 2014-02-24 2021-02-23 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR102257485B1 (ko) * 2014-08-27 2021-05-27 엘지전자 주식회사 태양 전지 및 이의 제조 방법
USD757933S1 (en) 2014-09-11 2016-05-31 Medimop Medical Projects Ltd. Dual vial adapter assemblage
CN107408599B (zh) * 2015-03-24 2020-11-27 松下知识产权经营株式会社 太阳能电池单元的制造方法
US9673341B2 (en) 2015-05-08 2017-06-06 Tetrasun, Inc. Photovoltaic devices with fine-line metallization and methods for manufacture
EP3093889B8 (en) * 2015-05-13 2024-05-22 Trina Solar Co., Ltd Solar cell and method of manufacturing the same
CN106252458B (zh) * 2015-06-10 2017-12-12 Lg电子株式会社 制造太阳能电池的方法
KR20180087342A (ko) * 2015-11-24 2018-08-01 플랜트 피브이, 인크 집적 회로 및 태양 전지에 사용하기 위한 소성된 다층 스택
US10000645B2 (en) 2015-11-24 2018-06-19 PLANT PV, Inc. Methods of forming solar cells with fired multilayer film stacks
WO2017222537A1 (en) * 2016-06-23 2017-12-28 Sunpower Corporation Surface passivation for solar cells
IL249408A0 (en) 2016-12-06 2017-03-30 Medimop Medical Projects Ltd A device for transporting fluids for use with an infusion fluid container and a hand tool similar to a plunger to release a vial from it
IL254802A0 (en) 2017-09-29 2017-12-31 Medimop Medical Projects Ltd A device with two vial adapters includes two identical perforated vial adapters
WO2021221049A1 (ja) * 2020-04-27 2021-11-04 株式会社カネカ 太陽電池の製造方法および太陽電池
CN115036375B (zh) 2021-02-23 2023-03-24 浙江晶科能源有限公司 太阳能电池及其制作方法、太阳能组件
CN116565036A (zh) 2023-06-08 2023-08-08 浙江晶科能源有限公司 太阳能电池及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065117A1 (en) * 2008-09-16 2010-03-18 Jinsung Kim Solar cell and texturing method thereof
US20100275987A1 (en) 2006-12-26 2010-11-04 Kyocera Corporation Solar Cell and Solar Cell Manufacturing Method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234566A (ja) * 1987-03-23 1988-09-29 Mitsubishi Electric Corp 太陽電池
JP3085180B2 (ja) * 1996-01-19 2000-09-04 株式会社日立製作所 電界効果型太陽電池
JPH1041531A (ja) * 1996-07-23 1998-02-13 Sharp Corp 太陽電池及びその製造方法
JP3377931B2 (ja) * 1997-06-26 2003-02-17 京セラ株式会社 太陽電池素子
KR20030054028A (ko) * 2001-12-24 2003-07-02 주식회사 하이닉스반도체 반도체 소자의 제조 방법
WO2008057629A2 (en) * 2006-06-05 2008-05-15 The Board Of Trustees Of The University Of Illinois Photovoltaic and photosensing devices based on arrays of aligned nanostructures
DE102007012277A1 (de) * 2007-03-08 2008-09-11 Gebr. Schmid Gmbh & Co. Verfahren zur Herstellung einer Solarzelle sowie damit hergestellte Solarzelle
DE102007012268A1 (de) * 2007-03-08 2008-09-11 Schmid Technology Systems Gmbh Verfahren zur Herstellung einer Solarzelle sowie damit hergestellte Solarzelle
US8013238B2 (en) * 2007-07-09 2011-09-06 Energy Related Devices, Inc. Micro concentrators elastically coupled with spherical photovoltaic cells
US20090101202A1 (en) * 2007-10-17 2009-04-23 Industrial Technology Research Institute Method of fast hydrogen passivation to solar cells made of crystalline silicon
KR20090091562A (ko) * 2008-02-25 2009-08-28 엘지전자 주식회사 태양전지 및 그 제조방법
KR20100013649A (ko) * 2008-07-31 2010-02-10 삼성전자주식회사 광전소자 및 이의 제조 방법
KR101010286B1 (ko) * 2008-08-29 2011-01-24 엘지전자 주식회사 태양 전지의 제조 방법
KR101627217B1 (ko) * 2009-03-25 2016-06-03 엘지전자 주식회사 태양전지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100275987A1 (en) 2006-12-26 2010-11-04 Kyocera Corporation Solar Cell and Solar Cell Manufacturing Method
US20100065117A1 (en) * 2008-09-16 2010-03-18 Jinsung Kim Solar cell and texturing method thereof

Also Published As

Publication number Publication date
US9356165B2 (en) 2016-05-31
US9076905B2 (en) 2015-07-07
JP5629013B2 (ja) 2014-11-19
WO2012043921A1 (en) 2012-04-05
US20110140226A1 (en) 2011-06-16
KR20120031630A (ko) 2012-04-04
US8552520B2 (en) 2013-10-08
EP2622644B1 (en) 2018-03-28
EP2622644A1 (en) 2013-08-07
EP3349253A1 (en) 2018-07-18
EP2622644A4 (en) 2014-09-10
US20150270415A1 (en) 2015-09-24
JP2013539230A (ja) 2013-10-17
US20140099747A1 (en) 2014-04-10
EP3349253B1 (en) 2021-09-01

Similar Documents

Publication Publication Date Title
KR101665722B1 (ko) 태양 전지 및 이의 제조 방법
KR101661768B1 (ko) 태양전지 및 이의 제조 방법
KR101699300B1 (ko) 태양전지 및 이의 제조 방법
KR20120091629A (ko) 태양전지
KR101729745B1 (ko) 태양전지 및 이의 제조 방법
KR101699301B1 (ko) 양면 수광형 태양전지 모듈
KR20120037277A (ko) 태양전지 및 이의 제조 방법
KR20120079591A (ko) 태양전지 및 그 제조 방법
KR20150057033A (ko) 태양 전지 및 이의 제조 방법
KR101708242B1 (ko) 태양전지 및 이의 제조 방법
KR101752404B1 (ko) 태양 전지 및 이의 제조 방법
KR101729305B1 (ko) 태양전지
KR20150061987A (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100927

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150708

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100927

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160217

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160805

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160217

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

A107 Divisional application of patent
AMND Amendment
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20160901

Patent event code: PA01071R01D

PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160805

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160316

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20160921

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20160901

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160805

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160316

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161006

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161006

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200717