[go: up one dir, main page]

KR101658722B1 - 표면 처리 동박 - Google Patents

표면 처리 동박 Download PDF

Info

Publication number
KR101658722B1
KR101658722B1 KR1020147030308A KR20147030308A KR101658722B1 KR 101658722 B1 KR101658722 B1 KR 101658722B1 KR 1020147030308 A KR1020147030308 A KR 1020147030308A KR 20147030308 A KR20147030308 A KR 20147030308A KR 101658722 B1 KR101658722 B1 KR 101658722B1
Authority
KR
South Korea
Prior art keywords
copper foil
concentration
layer
treatment layer
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020147030308A
Other languages
English (en)
Other versions
KR20140142341A (ko
Inventor
료 후쿠치
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20140142341A publication Critical patent/KR20140142341A/ko
Application granted granted Critical
Publication of KR101658722B1 publication Critical patent/KR101658722B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/05—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions
    • C23C22/06—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6
    • C23C22/24—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6 containing hexavalent chromium compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/82—After-treatment
    • C23C22/83—Chemical after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2222/00—Aspects relating to chemical surface treatment of metallic material by reaction of the surface with a reactive medium
    • C23C2222/20—Use of solutions containing silanes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Chemical Treatment Of Metals (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

동박 표면의 XPS survey 측정에 있어서, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상인 것을 특징으로 하는 표면 처리 동박. 고주파 용도에 바람직한 액정 폴리머 (LCP) 에 동박을 적층한 플렉시블 프린트 기판 (FPC) 용 동박을 제공할 때, 필 강도를 향상시킨 동박을 얻는 것을 과제로 한다.

Description

표면 처리 동박{SURFACE-TREATED COPPER FOIL}
본 발명은, 고주파 전기 신호의 효율이 양호한 전송이 가능한 플렉시블 프린트 배선판 (FPC) 을 제조하기 위한 구리 피복 적층판용 표면 처리 동박에 관한 것이다.
플렉시블 프린트 회로판은, 기판의 동박을 에칭하여 여러 가지 배선 패턴을 형성하고, 전자 부품을 땜납으로 접속하여 실장함으로써 제조된다. 동박은 그 제조 방법으로부터 전해 동박과 압연 동박으로 분류되고, 플렉시블 기판용 동박에는, 내굴곡성이 우수한 압연 동박이 즐겨 사용되어 왔다. 또, PC 나 이동체 통신 등의 전자기기에서는, 통신의 고속화, 대용량화에 수반하여, 전기 신호의 고주파화가 진행되고 있고, 이것에 대응할 수 있는 프린트 배선판 및 동박이 요구되고 있다.
PC 나 이동체 통신 등의 전자기기에서는 전기 신호가 고주파화되고 있지만, 전기 신호의 주파수가 1 ㎓ 이상이 되면, 전류가 도체의 표면에만 흐르는 표피 효과의 영향이 현저해져, 표면의 요철로 전류 전송 경로가 변화하여 도체 손실이 증대되는 영향을 무시할 수 없게 된다. 이 점에서도 동박의 표면 조도가 작을 것이 요망된다.
생박 (生箔) 의 전해 동박의 표면은 구리의 전착 입자에 의해 형성되고, 생박의 압연 동박의 표면은 압연롤과의 접촉에 의해 형성된다. 그 때문에, 일반적으로 생박의 압연 동박의 표면 조도는 전해 동박의 표면 조도보다 작다. 또, 조화 처리에 있어서의 전착 입자는, 압연 동박 쪽이 미세하다. 이 의미로부터, 압연 동박은 고주파 회로용 동박으로서 우수하다고 할 수 있다.
한편, 고주파가 될수록 데이터 수송량은 커지지만, 신호 전력의 손실 (감쇠) 도 커져, 데이터를 판독할 수 없게 되기 때문에, FPC 의 회로 길이가 제한된다. 이와 같은 신호 전력의 손실 (감쇠) 을 줄이기 위하여, 도체측은 동박의 표면 조도가 작은 것으로, 또 수지측으로는, 폴리이미드에서 액정 폴리머로 이행하는 경향이 있다. 또한, 표피 효과의 관점에서 가장 바람직한 것은, 조화 처리를 형성하지 않은, 조도가 작은 동박인 것으로 생각된다.
전자 회로에 있어서의 신호 전력의 손실 (감쇠) 은 크게 둘로 나눌 수 있다. 첫째는, 도체 손실 즉 동박에 의한 손실이고, 둘째는, 유전체 손실 즉 기판에 의한 손실이다. 도체 손실에서는, 고주파역에서는 표피 효과가 있고, 전류는 도체의 표면을 흐른다는 특성을 갖는다. 이 때문에, 동박 표면이 거칠면, 복잡한 경로를 더듬어, 전류가 흐르게 된다. 상기 서술한 바와 같이, 압연 동박은 전해 동박에 비하여 조도가 작기 때문에, 도체 손실이 적다는 경향이 있다.
한편, 액정 폴리머 (LCP) 는, 액상 (용융 또는 용액) 에서 광학적 이방성을 나타내는 폴리머로서, 동박과는 접착제 없이 적층하는 것이 필요해진다. 전체 방향족 폴리에스테르계 액정 폴리머는, 용융 상태에서도 분자의 배향성을 나타내고, 고체 상태에서도 이 상태가 유지되고, 열가소성을 나타내는 할로겐 프리의 재료이다.
액정 폴리머 (LCP) 의 특징은, 저유전율, 저유전 정접인 것이다. 덧붙여 LCP 의 비유전률은 3.3 인 것에 반하여, 폴리이미드의 비유전률은 3.5 이고, 유전 정접은 LCP 가 0.002 인 것에 반하여, 폴리이미드의 그것은 0.01 이므로, 액정 폴리머 (LCP) 쪽이, 특성적으로 우수하다. 또, 액정 폴리머 (LCP) 는, 저흡수성이고, 또한 저흡습률인 특징을 갖고, 전기 특성의 변화가 적으며, 또 치수 변화가 적다는 큰 이점을 갖는다.
압연 동박에 있어서는, 핸들링성을 유지할 목적으로부터, 최종 어닐링 후에 압연한다는 압연 마무리재가 최적 (예를 들어, 특허문헌 1 참조) 이라는 특징을 갖는다.
그러나, 액정 폴리머 (LCP) 는 폴리이미드와 비교하여 강도가 약하고, 동박을 적층한 재료는 필 강도가 나오기 어렵다는 큰 문제를 갖고 있다. 동박의 조도를 크게 하면, 물리적인 앵커 효과가 얻어지는 점에서 필 강도는 높아지는 경향이 있지만, 상기 서술한 표피 효과의 영향에 의해, 고주파에 있어서의 전기 특성이 악화된다.
또, 고주파 회로용 동박의 제안이 몇 개 있지만 (예를 들어, 특허문헌 2, 3, 4, 5 참조), 압연 동박의 제조 공정의 간소화와 고주파 전송 손실을 감소시킨다는 관점에서, 유효한 기술이 없는 것이 현 상황이다.
일본 공개특허공보 2003-193211호 일본 특허공보 소61-54592호 일본 특허공보 평3-34679호 일본 특허공보 평7-10564호 일본 공개특허공보 평5-55746호
본 발명은, 상기와 같은 문제점을 감안하여 이루어진 것으로서, 그 목적으로 하는 바는, 고주파 용도에 바람직한 액정 폴리머 (LCP) 에 동박을 적층한 플렉시블 프린트 기판 (FPC) 용 동박을 제공할 때, 필 강도를 향상시킨 동박을 얻는 것을 과제로 한다.
본 발명자들은, 다음의 이유에 의해 전송 손실을 저하시킬 수 있는 것을 알아냈다.
첫째는, 고주파 영역에 있어서 동박의 표면에 크게 영향을 받는다는 것이다. 표면 조도가 커지면 전송 손실은 커진다. 따라서, 동박의 표면 조도를, 가능한한 작게 조정하는 것이 유효하다.
둘째는, 액정 폴리머 (LCP) 적층 기판의 이용이다. 그러나, 이것을 위해서는 동박과의 접착 강도 (필 강도) 를 높일 필요가 있다.
이상의 문제를 해결함으로써, 신호 전력 손실 (감쇠) 을 억제한 플렉시블 프린트 기판 (FPC) 을 제공할 수 있다는 지견을 얻었다.
상기의 지견으로부터, 본원발명은 이하의 발명을 제공한다.
1) 동박 표면의 XPS survey 측정에 있어서, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상인 것을 특징으로 하는 표면 처리 동박.
2) 플렉시블 프린트 회로 기판용 동박인 것을 특징으로 하는 상기 1) 에 기재된 표면 처리 동박.
3) 동박이 압연 동박 또는 전해 동박인 것을 특징으로 하는 상기 1) ∼ 2) 중 어느 한 항에 기재된 표면 처리 동박.
4) 액정 폴리머로 이루어지는 플렉시블 프린트 회로 기판에 접합되는 동박인 것을 특징으로 하는 상기 1) ∼ 3) 중 어느 한 항에 기재된 표면 처리 동박.
5) 액정 폴리머로 이루어지는 플렉시블 프린트 회로 기판에 접합된 경우의 90 도의 상태 필 강도가 0.3 ㎏/㎝ 이상인 것을 특징으로 하는 상기 1) ∼ 4) 중 어느 한 항에 기재된 표면 처리 동박.
6) 1 ㎓ 를 초과하는 고주파수 하에서의 사용이 가능한 플렉시블 프린트 회로판에 접합되는 것을 특징으로 하는 상기 1) ∼ 5) 중 어느 한 항에 기재된 표면 처리 동박.
본 발명에 의해, 고주파 회로 용도에 사용할 수 있는 표면 처리 동박을 제조 할 수 있고, 그 동박을 액정 폴리머 (LCP) 적층 기판에 적용함으로써, 접착 강도 (필 강도) 를 높이는 것이 가능하고, 또한 1 ㎓ 를 초과하는 고주파수 하에서의 사용이 가능한 플렉시블 프린트 회로판을 실현할 수 있다는 우수한 효과가 얻어진다.
고주파 회로 용도에 사용할 수 있는 표면 처리 동박은, 동박 표면의 XPS survey 측정에 있어서, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상인 것을 특징으로 한다. 이로써, 동박을 액정 폴리머 (LCP) 적층 기판에 접착할 때에, 접착 강도 (필 강도) 를 높이는 것이 가능해진다. 또한, 상기 동박 표면의 Si 농도와 N 농도를 달성하는 1 개의 수단으로서 동박 표면을 실란 처리하는 것을 들 수 있다. 또, 본원의 표면 처리 동박을 고주파 회로용 동박에 사용하는 것은 유효하다.
동박 표면의 XPS survey 측정에 있어서, Si 농도가 2.0 ％ 미만이고, N 농도가 2.0 ％ 미만이면 접착 강도는 충분하지 않고, 동박 표면의 XPS survey 측정에 있어서, Si 농도가 20.0 ％ 를 초과하고, N 농도가 40.0 ％ 을 초과하는 경우에는, LCP 와의 적층시에 발포가 일어나므로, 지나치게 많은 것은 바람직하지 않다고 할 수 있다.
또한, 실란 도포 방법은 실란 커플링제 용액의 스프레이 분무, 코터 도포, 침지, 부어 흘리기 등 어느 것이어도 된다. 이들에 대해서는, 이미 공지된 기술이므로 (예를 들어, 일본 특허공보 소60-15654호 참조), 상세한 것은 생략한다.
동박 표면의 Si 및 N 의 농도에 대해서는, 표면 처리된 동박의 수지와의 접합면을, XPS 로 survey 스펙트럼을 측정하고, 최표면의 Si 농도와 N 농도를 구하였다. 분석 조건을 이하에 나타낸다.
장치 : 알박·파이 주식회사 제조 5600MC
도달 진공도 : 2.0 × 10-9 Torr
여기원 : 단색화 AlKα
출력 : 210 W
검출 면적 : 800 ㎛φ
입사각 : 45°
취출각 : 45°
중화총 없음
접착 강도를 높인 동박은, 액정 폴리머로 이루어지는 플렉시블 프린트 회로 기판용으로서 최적인 고주파 회로용 동박이 된다. 즉, 액정 폴리머로 이루어지는 플렉시블 프린트 회로 기판에 접합된 경우의 90 도의 상태 필 강도를 0.3 ㎏/㎝ 이상으로 하는 것이 가능해진다.
또, 동박의 접착 강도를 높일 수 있으므로, 동박의 표면 조도가 적은 (도체 손실이 적은) 압연 동박 및 전해 동박에 적용할 수 있고, 최적인 고주파 회로용 동박을 얻을 수 있다. 고주파 회로용 동박은, 1 ㎓ 를 초과하는 고주파수 하에서의 사용이 가능한 플렉시블 프린트 회로판을 제조할 수 있게 한다.
또한, 본원의 발명에 관련된 표면 처리 동박은 조화 처리층 및/또는 내열 처리층 및/또는 방청 처리층 및/또는 크로메이트 처리층 및/또는 도금 처리층 및/또는 실란 커플링 처리층을 가져도 된다. 상기 조화 처리층은 특별히 한정은 되지 않고, 모든 조화 처리층이나 공지된 조화 처리층을 적용할 수 있다. 상기 내열 처리층은 특별히 한정은 되지 않고, 모든 내열 처리층이나 공지된 내열 처리층을 적용할 수 있다. 상기 방청 처리층은 특별히 한정은 되지 않고, 모든 방청 처리층이나 공지된 방청 처리층을 적용할 수 있다. 상기 도금 처리층은 특별히 한정은 되지 않고, 모든 도금 처리층이나 공지된 도금 처리층을 적용할 수 있다. 상기 크로메이트 처리층은 특별히 한정은 되지 않고, 모든 크로메이트 처리층이나 공지된 크로메이트 처리층을 적용할 수 있다.
예를 들어, 본원의 발명에 관련된 표면 처리 동박은 그 표면에, 예를 들어 절연 기판과의 밀착성을 양호하게 하는 것 등을 위한 조화 처리를 실시함으로써 조화 처리층을 형성해도 된다. 조화 처리는, 예를 들어, 구리 또는 구리 합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리는 미세한 것이어도 된다. 조화 처리층은, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 함유하는 합금으로 이루어지는 층 등이어도 된다.
또, 구리 또는 구리 합금으로 조화 입자를 형성한 후, 추가로 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2 차 입자나 3 차 입자를 형성하는 조화 처리를 실시할 수도 있다. 그 후에, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열 처리층 또는 방청 처리층을 형성해도 되고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 실시해도 된다. 또는 조화 처리를 실시하지 않고, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열 처리층 또는 방청 처리층을 형성하고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 실시해도 된다.
즉, 조화 처리층의 표면에, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 되고, 표면 처리 동박의 표면에, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 된다. 또한, 상기 서술한 내열층, 방청 처리층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층으로 형성되어도 된다 (예를 들어 2 층 이상, 3 층 이상 등). 또한, 본 발명에 있어서 「방청 처리층」은 「크로메이트 처리층」을 포함한다.
또한, 수지와의 밀착성을 고려하면, 표면 처리 동박의 최외층에 실란 커플링 처리층을 형성하는 것이 바람직하다.
또한, 조화 처리층으로는 구리의 1 차 입자층과, 그 1 차 입자층 위에 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층이 형성되어 있는 것이 바람직하다.
또, 그 1 차 입자층의 평균 입자경이 0.25 - 0.45 ㎛ 이고, 그 2 차 입자층의 평균 입자경이 0.05 - 0.25 ㎛ 인 것이 보다 바람직하다.
또, 방청 처리 또는 크로메이트 처리로서 이하의 처리를 사용할 수 있다.
＜Ni-Co 도금＞ : Ni-Co 합금 도금
(액 조성) Co : 1 ∼ 20 g/ℓ, Ni : 1 ∼ 20 g/ℓ
(pH) 1.5 ∼ 3.5
(액온) 30 ∼ 80 ℃
(전류 밀도) 1 ∼ 20 A/d㎡
(통전 시간) 0.5 ∼ 4 초
＜Zn-Ni 도금＞ : Zn-Ni 합금 도금
(액 조성) Zn : 10 ∼ 30 g/ℓ, Ni : 1 ∼ 10 g/ℓ
(pH) 3 ∼ 4
(액온) 40 ∼ 50 ℃
(전류 밀도) 0.5 ∼ 5 A/d㎡
(통전 시간) 1 ∼ 3 초
＜Ni-Mo 도금＞ : Ni-Mo 합금 도금
(액 조성) 황산니켈 : 270 ∼ 280 g/ℓ, 염화니켈 : 35 ∼ 45 g/ℓ, 아세트산니켈 : 10 ∼ 20 g/ℓ, 몰리브덴 (몰리브덴산나트륨으로서 첨가) : 0.1 ∼ 10 g/ℓ, 시트르산3나트륨 : 15 ∼ 25 g/ℓ, 광택제 : 사카린, 부틴디올 등, 도데실황산나트륨 : 55 ∼ 75 ppm
(pH) 4 ∼ 6
(액온) 55 ∼ 65 ℃
(전류 밀도) 1 ∼ 11 A/d㎡
(통전 시간) 1 ∼ 20 초
＜Cu-Zn 도금＞ : Cu-Zn 합금 도금
(액 조성) NaCN : 10 ∼ 30 g/ℓ, NaOH : 40 ∼ 100 g/ℓ, Cu : 60 ∼ 120 g/ℓ, Zn : 1 ∼ 10 g/ℓ
(액온) 60 ∼ 80 ℃
(전류 밀도) 1 ∼ 10 A/d㎡
(통전 시간) 1 ∼ 10 초
＜전해 크로메이트＞
(액 조성) 무수 크롬산, 크롬산, 또는 중크롬산칼륨 : 1 ∼ 10 g/ℓ, 아연 (첨가하는 경우에는 황산아연의 형태로 첨가) : 0 ∼ 5 g/ℓ
(pH) 0.5 ∼ 10
(액온) 40 ∼ 60 ℃
(전류 밀도) 0.1 ∼ 2.6 A/d㎡
(쿨롬량) 0.5 ∼ 90 As/d㎡
(통전 시간) 1 ∼ 30 초
＜침지 크로메이트＞
(액 조성) 무수 크롬산, 크롬산, 또는 중크롬산칼륨 : 1 ∼ 10 g/ℓ, 아연(첨가하는 경우에는 황산아연의 형태로 첨가) : 0 ∼ 5 g/ℓ
(pH) 2 ∼ 10
(액온) 20 ∼ 60 ℃
(처리 시간) 1 ∼ 30 초
또, 실란 커플링 처리에 있어서, 동박의 표면에 Si 와 N 을 부착시키는 경우에는, 실란 커플링 처리에는 아미노실란을 사용한다. 그리고, 실란 커플링 처리액 중의 실란 커플링제의 농도를 종래보다 고농도 (예를 들어, 1.5 vol％ 이상) 로 하여, 실란 커플링 처리를 실시하는 것이 필요하다. 또, 실란 커플링 처리 후의 건조 온도를 지나치게 높게 하지 않고, 또 건조 시간을 지나치게 길게 하지 않는 것이 필요하다. 건조 온도를 지나치게 높게 하거나 건조 시간을 지나치게 길게 한 경우, 동박 표면에 존재하는 실란 커플링제가 탈리되는 경우가 있기 때문이다.
실란 커플링 처리 후의 건조는 예를 들어 건조 온도 90 ∼ 110 ℃ , 바람직하게는 95 ℃ ∼ 105 ℃ 에서, 건조 시간 1 ∼ 10 초간 바람직하게는 1 ∼ 5 초간으로 실시하는 것이 바람직하다.
또, 바람직한 실시양태에 있어서, 아미노실란으로서 1 이상의 아미노기 및/또는 이미노기를 함유하는 실란을 사용할 수 있다. 아미노실란에 함유되는 아미노기 및 이미노기의 수는, 예를 들어 각각 1 ∼ 4 개, 바람직하게는 각각 1 ∼ 3 개, 더욱 바람직하게는 1 ∼ 2 개로 할 수 있다. 바람직한 실시양태에 있어서, 아미노실란에 함유되는 아미노기 및 이미노기의 수는 각각 1 개로 할 수 있다.
아미노실란에 함유되는 아미노기 및 이미노기의 수의 합계가, 1 개인 아미노실란은 특별히 모노아미노실란, 2 개인 아미노실란은 특별히 디아미노실란, 3 개인 아미노실란은 특별히 트리아미노실란으로 부를 수 있다. 모노아미노실란, 디아미노실란은 본 발명에 있어서 바람직하게 사용할 수 있다. 바람직한 실시양태에 있어서, 아미노실란으로서 아미노기 1 개를 함유하는 모노아미노실란을 사용할 수 있다. 바람직한 실시양태에 있어서, 아미노실란은, 적어도 1 개, 예를 들어 1 개의 아미노기를, 분자의 말단에, 바람직하게는 직사슬형 또는 분지형의 사슬형 분자의 말단에 함유하는 것으로 할 수 있다.
아미노실란으로는, 예를 들어, N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 1-아미노프로필트리메톡시실란, 2-아미노프로필트리메톡시실란, 1,2-디아미노프로필트리메톡시실란, 3-아미노-1-프로페닐트리메톡시실란, 3-아미노-1-프로피닐트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-트리에톡시실릴-N-(1,3-디메틸-부틸리덴)프로필아민, N-페닐-3-아미노프로필트리메톡시실란, N-(비닐벤질)-2-아미노에틸-3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, N-(2-아미노에틸)-3-아미노프로필메틸디메톡시실란, 3-(N-페닐)아미노프로필트리메톡시실란을 들 수 있다.
또, 바람직한 실시양태에 있어서, 실란 커플링 처리에는 이하의 식 I 의 구조식을 갖는 실란을 사용하는 것이 바람직하다.
식 I : H2N-R1-Si(OR2)2(R3) (식 I)
(단, 상기 식 I 에 있어서,
R1 은, 직사슬형 또는 분지를 갖는, 포화 또는 불포화의, 치환 또는 비치환의, 고리형 또는 비고리형의, 복소 고리를 갖는 또는 복소 고리를 갖지 않는, C1 ∼ C12 의 탄화수소의 2 가 기이고,
R2 는, C1 ∼ C5 의 알킬기이고,
R3 은, C1 ∼ C5 의 알킬기, 또는 C1 ∼ C5 의 알콕시기이다)
R1 이, 치환 또는 비치환의 C1 ∼ C12 의 직사슬형 포화 탄화수소의 2 가 기, 치환 또는 비치환의 C1 ∼ C12 의 분지형 포화 탄화수소의 2 가 기, 치환 또는 비치환의 C1 ∼ C12 의 직사슬형 불포화 탄화수소의 2 가 기, 치환 또는 비치환의 C1 ∼ C12 의 분지형 불포화 탄화수소의 2 가 기, 치환 또는 비치환의 C1 ∼ C12 의 고리형 탄화수소의 2 가 기, 치환 또는 비치환의 C1 ∼ C12 의 복소 고리형 탄화수소의 2 가 기, 치환 또는 비치환의, C1 ∼ C12 의 방향족 탄화수소의 2 가 기로 이루어지는 군에서 선택된 기인 것이 바람직하다.
또, R1 이, -(CH2)n-, -(CH2)n-(CH)m-(CH2)j-1-, -(CH2)n-(CC)-(CH2)n-1-, -(CH2)n-NH-(CH2)m-, -(CH2)n-NH-(CH2)m-NH-(CH2)j-, -(CH2)n-1-(CH)NH2-(CH2)m-1-, -(CH2)n-1-(CH)NH2-(CH2)m-1-NH-(CH2)j- 로 이루어지는 군에서 선택된 기인 (단, n, m, j 는 1 이상의 정수 (整數) 이다) 것이 바람직하다.
R1 이 -(CH2)n-, 또는 -(CH2)n-NH-(CH2)m- 인 것이 바람직하다.
n, m, j 가 각각 독립적으로, 1, 2 또는 3 인 것이 바람직하다.
R2 가 메틸기 또는 에틸기인 것이 바람직하다.
R3 이 메틸기, 에틸기, 메톡시기 또는 에톡시기인 것이 바람직하다.
또, 다른 실시형태에 있어서는 스퍼터링, CVD 및 PDV 등의 건식 도금에 의해 동박의 표면에 Si 와 N 을 함유하는 층을 형성해도 된다. 그리고, 그 후 가열 온도 150 ∼ 250 ℃ 에서 1 초 ∼ 300 초로 가열해도 된다. 가열함으로써 표층에 존재하는 Si 와 N 을 동박측으로 확산시킴으로써, 동박 표면의 Si 와 N 의 농도를 소정의 범위로 제어하기 쉬워지기 때문이다.
이하에 스퍼터링의 조건의 일례를 나타낸다.
(타깃) : Si 15 ∼ 65 mass％, N 25 ∼ 55 mass％, Si 농도와 N 농도의 합계가 50 mass％ 이상. 잔부는 임의의 원소여도 된다.
(장치) 주식회사 알박 제조의 스퍼터 장치
(출력) DC 50 W
(아르곤 압력) 0.2 ㎩
실시예
이하, 실시예에 의해 본 발명을 설명한다. 또한, 본 실시예는 바람직한 일례를 나타내는 것으로, 본 발명은 이들의 실시예에 한정되는 것은 아니다. 따라서, 본 발명의 기술 사상에 포함되는 변형, 다른 실시예 또는 양태는, 모두 본 발명에 포함된다. 또한, 본 발명과의 대비를 위하여, 비교예를 병기한다.
(실시예 1)
무산소동에 1200 ppm 의 Sn 을 첨가한 잉곳을 용제하고, 이 잉곳을 900 ℃ 로부터 열간 압연하여, 두께 10 ㎜ 의 판을 얻었다. 그 후, 냉간 압연과 어닐링을 반복하여, 최종적으로 9 ㎛ 두께의 동박으로 냉간 압연하였다. 이 압연 동박의 표면 조도는 Rz 0.63 ㎛ 였다.
다음으로, 상기 압연 동박에, 다음의 조건으로 Ni 도금을 실시하였다 (조화 처리는 실시하지 않음).
또한, Ni 도금액의 잔부는 물이다. 또 본원에 기재되어 있는, 조화 처리, 도금, 실란 처리, 내열 처리, 방청 처리 등에 사용되는 액의 잔부도 특별히 기재가 없는 한, 물로 하였다.
Ni 이온 : 10 ∼ 40 g/ℓ
온도 : 30 ∼ 70 ℃
전류 밀도 : 1 ∼ 9 A/d㎡
도금 시간 : 0.1 ∼ 3.0 초
pH : 1.0 ∼ 5.0
다음으로, 상기 Ni 도금을 한 압연 동박에, 다음의 조건으로 침지 크로메이트 처리를 실시하였다.
K2Cr2O7 : 1 ∼ 10 g/ℓ
온도 : 20 ∼ 60 ℃
처리 시간 : 1 ∼ 5 초
다음으로, 표 1 에 나타내는 실란 커플링 처리를 실시하였다.
실란의 종류 : N-2-(아미노에틸)-3-아미노프로필트리메톡시실란
실란 농도 : 1.5 vol％
온도 : 10 ∼ 60 ℃
처리 시간 : 1 ∼ 5 초
실란 처리 후의 건조 : 100 ℃ × 3 초
이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz (10 점 평균 조도) 는 0.63 ㎛ 가 되었다. 또한, Rz 는 JIS B 0601-1982 에 준거하여, 주식회사 코사카 연구소 제조 접촉 조도계 Surfcorder SE-3C 촉침식 조도계를 사용하여 측정하였다. 동박 표면의 Si 농도와 N 농도에 대해서는, XPS survey 측정에 의해, Si 농도는 2.2 ％, N 농도는 5.0 ％ 가 되고, 또한 고주파 특성도 양호하였다. 또한, XPS survey 측정에 의해 측정되는 Si 농도, N 농도는 원자 농도 (atom％) 이다. 또한, 본 측정에서 Si 및 N 이 검출된 경우에는, 표면 처리 동박에 아미노실란에 의한 실란 커플링 처리층이 존재하는 것으로 판정할 수 있다.
이하의 실시예 및 비교예의 동박 표면의 Si 농도 및 N 농도의 측정법 (평가방법) 에 대해서는, 동일하게 하여 실시하고 있기 때문에, 이 조작 방법은, 번잡함을 피하기 위하여, 설명을 생략하는 것으로 한다.
이상의 결과는, 동박 표면의 XPS survey 측정에 있어서, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다.
이와 같이 하여 제조한 실란 처리된 압연 동박을, 두께 50 ㎛ 의 액정 폴리머 (Kuraray 제조, Vecstar CT-Z) 의 수지에 프레스로 첩합 (貼合) 하였다. 이와 같이 하여 얻은 시료를 사용하여 90 도 필 강도를 측정하였다.
필 강도는 회로폭 3 ㎜ 로 하고, 90 도의 각도로 50 ㎜/min 의 속도로 수지와 동박을 박리한 경우이다. 2 회 측정하여, 그 평균치로 하였다.
이 필 강도의 측정은, JIS C 6471-1995 에 준거하는 것이다 (이하, 동일하다). 이 결과, 90 도 필 강도는 0.32 ㎏/㎝ 가 얻어졌다. 이 결과를 표 1 에 나타낸다. 본 실시예 1 에 나타내는 바와 같이, 실시예 1 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
또, 이 동박을 50 ㎛ 의 액정 폴리머에 접합한 후, 고주파 특성을 조사하기 위하여, 마이크로 스트립 라인 구조를 형성하였다. 이 때, 특성 임피던스는 50 Ω 이 되도록 회로 형성을 실시하였다. 이 회로를 사용하여 전송 손실의 측정을 실시하여, 30 ㎓ 의 주파수에 있어서의 전송 손실이 －0.6 보다 작은 경우, 고주파 특성을 ◎ 로 표기하였다.
또, －0.6 ∼ －0.8 을 ○, －0.8 ∼ －1.2 를 △, －1.2 보다 전송 손실이 큰 경우에는 × 로 하였다. 또한, 이 측정치는 참고로서 나타내는 것으로, 범위를 한정하는 것은 아니다.
Figure 112015119735118-pct00001
(실시예 2)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (실란 농도를 1.7 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.61 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 3.7 ％, N 농도는 8.5 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.48 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 2 에 나타내는 바와 같이, 실시예 2 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 3)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (실란 농도를 2.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.61 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 5.7 ％, N 농도는 10.7 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.55 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 3 에 나타내는 바와 같이, 실시예 3 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 4)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (실란 농도를 3.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.67 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 5.5 ％, N 농도는 10.1 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.63 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 4 에 나타내는 바와 같이, 실시예 4 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 5)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (실란 농도를 4.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.65 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 6.6 ％, N 농도는 10.8 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.63 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 5 에 나타내는 바와 같이, 실시예 5 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 6)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (실란 농도를 5.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.61 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 8.5 ％, N 농도는 14.1 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.77 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 6 에 나타내는 바와 같이, 실시예 6 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 7)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (실란 농도를 6.5 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.60 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 9.0 ％, N 농도는 12.1 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.83 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 7 에 나타내는 바와 같이, 실시예 7 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 8)
상기 실시예 1 의 니켈 도금 전에 조화 처리를 실시하고, 그 후 내열 및 방청 처리를 실시하고, 또한 실란 처리의 조건을 변경 (실란 농도를 5.0 vol％) 하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다 (즉, 상기 실시예 1 의 냉간 압연하여 9 ㎛ 두께로 한 압연 동박에 조화 처리, 내열 및 방청 처리, 침지 크로메이트 처리, 실란 처리를 실시하였다. 니켈 도금은 실시하지 않았다). 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.90 ㎛ 가 되었다. 하기에 조화 처리 조건의 일례를 든다. 또한, 본 실시예는 하기의 도금 조건으로 조화 처리 (조화 처리 도금) 를 실시하였다.
또한, 이 도금 조건은 어디까지나 바람직한 예를 나타내는 것으로, 하기에 표시하는 것 이외의 도금 조건이어도 문제는 없다.
(구리의 1 차 입자의 도금 조건)
액 조성 : 구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ
액온 : 25 ∼ 50 ℃
전류 밀도 : 1 ∼ 58 A/d㎡
도금 시간 : 0.1 ∼ 10 초
(2 차 입자의 도금 조건)
액 조성 : 구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓ
pH : 2 ∼ 3
액온 : 30 ∼ 50 ℃
전류 밀도 : 24 ∼ 50 A/d㎡
도금 시간 : 0.5 ∼ 4 초
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 7.2 ％, N 농도는 15.2 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한 실시예 1 ∼ 7 보다는 약간 떨어지기는 하지만, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.95 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 8 에 나타내는 바와 같이, 실시예 8 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 9)
상기 실시예 1 의 니켈 도금 전에 조화 처리를 실시하고, 그 후 내열 및 방청 처리를 실시하고, 또한 실란 처리의 조건을 변경 (실란 농도를 7.5 vol％) 하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다 (즉, 상기 실시예 1 의 냉간 압연하여 9 ㎛ 두께로 한 압연 동박에 조화 처리, 내열 및 방청 처리, 침지 크로메이트 처리, 실란 처리를 실시하였다. 니켈 도금은 실시하지 않았다). 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.92 ㎛ 가 되었다. 또한, 본 실시예에서는 실시예 8 과 동일한 도금 조건으로 조화 처리 (조화 처리 도금) 를 실시하였다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 9.9 ％, N 농도는 22.4 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한 실시예 1 ∼ 7 보다는 약간 떨어지기는 하지만, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 1.13 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 9 에 나타내는 바와 같이, 실시예 9 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 10)
상기 실시예 1 의 니켈 도금 전에 조화 처리를 실시하고, 그 후 내열 및 방청 처리를 실시하고, 또한 실란 처리의 조건을 변경 (실란 농도를 7.5 vol％) 하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다 (즉, 상기 실시예 1 의 냉간 압연하여 9 ㎛ 두께로 한 압연 동박에 조화 처리, 내열 및 방청 처리, 침지 크로메이트 처리, 실란 처리를 실시하였다. 니켈 도금은 실시하지 않았다). 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.48 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 14.6 ％, N 농도는 25.3 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한 실시예 1 ∼ 7 보다는 약간 떨어지기는 하지만, 고주파 특성도 보통 레벨이고, 특별히 문제가 되는 것은 아니었다.
이상의 결과, 90 도 필 강도는 1.31 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 10 에 나타내는 바와 같이, 실시예 10 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 11)
상기 실시예 1 에 있어서의 실란 처리의 종류와 조건을 변경 (N-2-아미노에틸-3-아미노프로필메틸디메톡시실란, 실란 농도를 5.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.62 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 10.1 ％, N 농도는 19.8 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.71 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 11 에 나타내는 바와 같이, 실시예 11 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 12)
상기 실시예 1 에 있어서의 실란 처리의 종류와 조건을 변경 (3-아미노프로필메톡시실란, 실란 농도를 7.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.65 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 12.3 ％, N 농도는 11.9 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.81 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 12 에 나타내는 바와 같이, 실시예 12 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 13)
상기 실시예 1 에 있어서의 실란 처리의 종류와 조건을 변경 (3-트리에톡시실릴-N-1,3디메틸-부틸리덴프로필아민, 실란 농도를 5.5 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.64 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 8.3 ％, N 농도는 8.5 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.71 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 13 에 나타내는 바와 같이, 실시예 13 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 14)
상기 실시예 1 에 있어서의 실란 처리의 종류와 조건을 변경 (N-페닐-3-아미노프로필메톡시실란, 실란 농도를 7.5 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.60 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 18.5 ％, N 농도는 16.5 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 또한, 고주파 특성도 양호하였다.
이상의 결과, 90 도 필 강도는 0.79 ㎏/㎝ 가 얻어졌다. 이들을 표 1 에 나타낸다. 본 실시예 14 에 나타내는 바와 같이, 실시예 14 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(비교예 1)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (실란 농도를 0.5 vol％) 하고, 동일하게 90 도 필 강도를 측정하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.60 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 1.1 ％, N 농도는 3.3 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 범위 외였다.
이상의 결과, 90 도 필 강도는 0.11 ㎏/㎝ 로 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 1 에 나타내는 바와 같이, 비교예 1 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 2)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (실란 농도를 1.0 vol％) 하고, 동일하게 90 도 필 강도를 측정하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.61 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 1.4 ％, N 농도는 3.5 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 범위 외였다.
이상의 결과, 90 도 필 강도는 0.12 ㎏/㎝ 로 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 2 에 나타내는 바와 같이, 비교예 2 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 3)
상기 실시예 1 에 있어서의 실란 처리를 실시하지 않았다. 따라서, 동박 표면의 Si, N 도 존재하지 않는다. 그리고, 동일하게 90 도 필 강도를 측정하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.61 ㎛ 가 되었다.
동박 표면의 Si, N 도 존재하지 않기 때문에, 동박 표면의 Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 범위 외였다.
이상의 결과, 90 도 필 강도는 0.03 ㎏/㎝ 로 현저하게 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 3 에 나타내는 바와 같이, 동박 표면에 Si, N 이 존재하지 않는 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 4)
상기 실시예 1 의 니켈 도금 전에 조화 처리를 실시하고, 그 후 내열 및 방청 처리를 실시했지만, 실란 처리는 실시하지 않았다 (즉, 상기 실시예 1 의 냉간 압연하여 9 ㎛ 두께로 한 압연 동박에 조화 처리, 내열 및 방청 처리, 침지 크로메이트 처리를 실시하였다. 니켈 도금은 실시하지 않았다). 따라서, 동박 표면의 Si, N 도 존재하지 않는다. 그리고, 동일하게 90 도 필 강도를 측정하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.92 ㎛ 가 되었다. 또한, 본 실시예에서는 실시예 8 과 동일한 도금 조건으로 조화 처리 (조화 처리 도금) 를 실시하였다.
동박 표면의 Si, N 도 존재하지 않기 때문에, 동박 표면의 Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 범위 외였다.
이상의 결과, 90 도 필 강도는 0.32 ㎏/㎝ 로 낮았다. 이들을 표 1 에 나타낸다. 실시예 8 및 9 와 비교하면, 동박 표면에 Si, N 이 존재하지 않는 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 5)
상기 실시예 1 의 니켈 도금 전에 조화 처리를 실시하고, 그 후 내열 및 방청 처리를 실시했지만, 실란 처리는 실시하지 않았다 (즉, 상기 실시예 1 의 냉간 압연하여 9 ㎛ 두께로 한 압연 동박에 조화 처리, 내열 및 방청 처리, 침지 크로메이트 처리를 실시하였다. 니켈 도금은 실시하지 않았다). 따라서, 동박 표면의 Si, N 도 존재하지 않는다. 그리고, 동일하게 90 도 필 강도를 측정하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.53 ㎛ 가 되었다. 또한, 본 실시예에서는 실시예 10 과 동일한 도금 조건으로 조화 처리 (조화 처리 도금) 를 실시하였다.
동박 표면의 Si, N 도 존재하지 않기 때문에, 동박 표면의 Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 범위 외였다.
이상의 결과, 90 도 필 강도는 0.66 ㎏/㎝ 가 되었다. 이들을 표 1 에 나타낸다. 실시예 10 과 비교하면, 동박 표면에 Si, N 이 존재하지 않는 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 최적인 표면 성능이라고는 할 수 없었다.
(비교예 6)
상기 실시예 1 의 니켈 도금 전에 조화 처리를 실시하고, 그 후 내열 및 방청 처리를 실시했지만, 실란 처리는 실시하지 않았다 (즉, 상기 실시예 1 의 냉간 압연하여 9 ㎛ 두께로 한 압연 동박에 조화 처리, 내열 및 방청 처리, 침지 크로메이트 처리를 실시하였다. 니켈 도금은 실시하지 않았다). 따라서, 동박 표면의 Si, N 도 존재하지 않는다. 그리고, 동일하게 90 도 필 강도를 측정하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 3.21 ㎛ 가 되었다.
동박 표면의 Si, N 도 존재하지 않기 때문에, 동박 표면의 Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 범위 외였다.
이상의 결과, 90 도 필 강도는 0.89 ㎏/㎝ 가 되었다. 이들을 표 1 에 나타낸다. 다른 비교예와 비교하면 필 강도는 높지만, 이것은 표면 조도가 거친 것에 의한 물리적인 효과인데, 상기 서술한 바와 같이, 조도가 크면 표피 효과 에 의해 손실이 커지기 때문에, 이 동박은 고주파용 회로 기판의 소재로서 공업적으로 최적인 표면 성능을 가진다고는 할 수 없었다.
(비교예 7)
상기 실시예 1 의 니켈 도금 전에 조화 처리를 실시하고, 그 후 내열 및 방청 처리를 실시했지만, 추가로 실란 처리의 조건을 변경 (실란 농도를 10.0 vol％) 하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다 (즉, 상기 실시예 1 의 냉간 압연하여 9 ㎛ 두께로 한 압연 동박에 조화 처리, 내열 및 방청 처리, 침지 크로메이트 처리, 실란 처리를 실시하였다. 니켈 도금은 실시하지 않았다). 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.51 ㎛ 가 되었다. 또한, 본 실시예에서는 실시예 10 과 동일한 도금 조건으로 조화 처리 (조화 처리 도금) 를 실시하였다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도 및 N 농도를 구한 결과, Si 농도는 20.6 ％, N 농도는 40.1 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 범위에는 있었지만, 다량의 존재는 문제가 있고, 액정 폴리머 (LCP) 와의 적층시에 발포가 일어났다. 그 때문에, 이 동박에 대해서는 필 강도를 측정하지 않았다. 이들을 표 1 에 나타낸다. 본 비교예 7 에 나타내는 바와 같이, 비교예 7 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 8)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (글리시독시프로필트리메톡시실란을 사용하고, 농도를 1.5 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.62 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도 및 N 농도를 구한 결과, Si 농도는 2.2 ％, N 농도는 0.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.13 ㎏/㎝ 로 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 8 에 나타내는 바와 같이, 비교예 8 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 9)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (글리시독시프로필트리메톡시실란을 사용하고, 농도를 5.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.63 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 9.5 ％, N 농도는 0.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.19 ㎏/㎝ 로 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 9 에 나타내는 바와 같이, 비교예 9 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 10)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (3-메타크릴옥시프로필트리메톡시실란을 사용하고, 농도를 2.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.67 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 5.2 ％, N 농도는 0.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.04 ㎏/㎝ 로 현저하게 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 10 에 나타내는 바와 같이, 비교예 10 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 11)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (비닐트리메톡시실란을 사용하고, 농도를 0.5 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.65 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 1.4 ％, N 농도는 0.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.07 ㎏/㎝ 로 현저하게 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 11 에 나타내는 바와 같이, 비교예 11 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 12)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (비닐트리메톡시실란을 사용하고, 농도를 2.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.65 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 5.8 ％, N 농도는 0.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.09 ㎏/㎝ 로 현저하게 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 12 에 나타내는 바와 같이, 비교예 12 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 13)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (비닐트리메톡시실란을 사용하고, 농도를 5.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.65 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 11.1 ％, N 농도는 0.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.11 ㎏/㎝ 로 현저하게 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 13 에 나타내는 바와 같이, 비교예 13 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 14)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (3-메르캅토프로필트리메톡시실란을 사용하고, 농도를 2.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.64 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 5.6 ％, N 농도는 0.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.07 ㎏/㎝ 로 현저하게 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 14 에 나타내는 바와 같이, 비교예 14 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 15)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (테트라메톡시실란을 사용하고, 농도를 2.0 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.67 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 5.7 ％, N 농도는 0.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.07 ㎏/㎝ 로 현저하게 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 15 에 나타내는 바와 같이, 비교예 15 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
(비교예 16)
상기 실시예 1 에 있어서의 실란 처리의 조건을 변경 (테트라메톡시실란, 3-메르캅토프로필트리메톡시실란 혼합을 사용하고, 농도를 0.2 ＋ 0.5 vol％) 하고, 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.64 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 3.2 ％, N 농도는 0.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.05 ㎏/㎝ 로 현저하게 낮았다. 이들을 표 1 에 나타낸다. 본 비교예 16 에 나타내는 바와 같이, 비교예 16 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 가질 수 없었다.
다음으로, 동박의 종류 및 조화 처리, 내열 처리, 방청 처리를 바꾼 경우의 예를 나타낸다. 본 예에는 내열 처리 및/또는 방청 처리를 실시하지 않는 예도 포함된다 (실시예 28, 29, 31 ∼ 33). 이 경우, 실란에는 N-2-(아미노에틸)-3-아미노프로필트리메톡시실란을 사용하고, 실란 농도를 5.0 vol％ 로 하였다. 실란 처리 후의 건조는, 모두 100 ℃ × 3 초로 하였다. 또한, 내열 처리는 동박과 액정 폴리머 (LCP) 의 적층시에 내열성을 확보할 수 있으면 되고, 금속종은 문제삼지 않는다.
예로서 Zn, Ni, Co, Mo, P, Cr, W 등의 단일 혹은 합금 도금을 들 수 있다. 또한, Zn 을 함유하지 않는 내열 처리층이어도 된다. 하기의 실시예 21 ∼ 실시예 33 및 비교예 21 ∼ 비교예 27 까지의 제조 조건과 평가 (필 강도의) 방법은, 각 개별로 기재하는 것 이외에는 실시예 1 과 동일하다. 또한, Ni-Co 도금 처리, Zn-Ni 도금 처리, Ni-Mo 도금 처리, Cu-Zn 도금 처리, 전해 크로메이트 처리 및 침지 크로메이트 처리의 처리 조건은 상기 서술한 바와 같이 하였다. 또한, 침지 크로메이트 처리의 조건은 실시예 1 과 동일한 조건으로 하였다.
(실시예 21)
판두께가 6 ㎛ 인 압연 동박에 조화 처리를 실시하고, 내열 처리로서 Ni-Co 도금 처리를 실시하였다. 또, 방청 처리로서 전해 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 5.0 vol％ 로 하였다. 다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.82 ㎛ 가 되었다. 이 처리 조건을 표 2 에 나타낸다.
Figure 112015119735118-pct00002
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 6.6 ％, N 농도는 8.2 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다.
이상의 결과, 90 도 필 강도는 0.88 ㎏/㎝ 의 높은 값이 얻어졌다.
이들의 결과를 표 3 에 나타낸다. 본 실시예 21 에 나타내는 바와 같이, 실시예 21 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
Figure 112015119735118-pct00003
(실시예 22)
판두께가 12 ㎛ 인 압연 동박에 조화 처리를 실시하고, 내열 처리로서 Zn-Ni 도금 처리를 실시하였다. 또, 방청 처리로서의 침지 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 5.0 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.90 ㎛ 가 되었다. 이 처리 조건을 표 2 에 나타낸다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 6.8 ％, N 농도는 9.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다.
이상의 결과, 90 도 필 강도는 0.93 ㎏/㎝ 의 높은 값이 얻어졌다. 이들의 결과를 표 3 에 나타낸다. 본 실시예 22 에 나타내는 바와 같이, 실시예 22 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 23)
판두께가 35 ㎛ 인 압연 동박에 조화 처리를 실시하고, 내열 처리로서 Ni-Mo 도금 처리를 실시하였다. 또, 방청 처리로서의 침지 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 5.0 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.55 ㎛ 가 되었다. 이 처리 조건을 표 2 에 나타낸다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 5.5 ％, N 농도는 7.3 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다.
이상의 결과, 90 도 필 강도는 1.30 ㎏/㎝ 의 높은 값이 얻어졌다. 이들의 결과를 표 3 에 나타낸다. 본 실시예 23 에 나타내는 바와 같이, 실시예 23 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 24)
판두께가 18 ㎛ 인 압연 동박에 조화 처리를 실시하고, 내열 처리로서 Cu-Zn 도금 처리를 실시하였다. 또, 방청 처리로서의 전해 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 5.0 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.81 ㎛ 가 되었다. 이 처리 조건을 표 2 에 나타낸다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 3.8 ％, N 농도는 4.3 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다.
이상의 결과, 90 도 필 강도는 0.85 ㎏/㎝ 의 높은 값이 얻어졌다. 이들의 결과를 표 3 에 나타낸다. 본 실시예 24 에 나타내는 바와 같이, 실시예 24 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 25)
판두께가 18 ㎛ 인 전해 동박의 광택면에 조화 처리를 실시하고, 내열 처리로서 Ni-Co 도금 처리를 실시하였다. 또, 방청 처리로서의 전해 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 5.0 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.62 ㎛ 가 되었다. 이 처리 조건을 표 2 에 나타낸다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 4.6 ％, N 농도는 8.9 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다.
이상의 결과, 90 도 필 강도는 1.29 ㎏/㎝ 의 높은 값이 얻어졌다. 이들의 결과를 표 3 에 나타낸다. 본 실시예 25 에 나타내는 바와 같이, 실시예 25 의 표면 처리된 전해 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 26)
판두께가 5 ㎛ 인 전해 동박의 광택면에 조화 처리를 실시하고, 내열 처리로서 Zn-Ni 도금 처리를 실시하였다. 또, 방청 처리로서의 침지 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 5.0 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.31 ㎛ 가 되었다. 이 처리 조건을 표 2 에 나타낸다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 5.2 ％, N 농도는 5.9 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다.
이상의 결과, 90 도 필 강도는 1.01 ㎏/㎝ 의 높은 값이 얻어졌다. 이들의 결과를 표 3 에 나타낸다. 본 실시예 26 에 나타내는 바와 같이, 실시예 26 의 표면 처리된 전해 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 27)
판두께가 12 ㎛ 인 전해 동박의 광택면에 조화 처리를 실시하고, 내열 처리로서 Ni-Mo 도금 처리를 실시하였다. 또, 방청 처리로서의 침지 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 5.0 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.42 ㎛ 가 되었다. 이 처리 조건을 표 2 에 나타낸다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 5.4 ％, N 농도는 6.4 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다.
이상의 결과, 90 도 필 강도는 1.18 ㎏/㎝ 의 높은 값이 얻어졌다. 이들의 결과를 표 3 에 나타낸다. 본 실시예 27 에 나타내는 바와 같이, 실시예 27 의 표면 처리된 전해 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
다음으로, 동박의 종류 및 조화 처리, 내열 처리, 방청 처리를 바꾸었을 경우의 예를 나타낸다. 이 경우, 실란에는 N-2-(아미노에틸)-3-아미노프로필트리메톡시실란을 사용하고, 실란 농도를 0.5 vol％ 로 하였다. 실란 처리 후의 건조는, 모두 100 ℃ × 3 초로 하였다.
또한 비교예 21 ∼ 비교예 27 에 대해서는 기재의 종류 및 조화 처리, 방청 처리, 크로메이트 처리의 조건은, 실시예 21 ∼ 실시예 27 과 동일 조건이고, 실란 농도만 변화시킨 경우 (필연적으로, Si 및 N 의 부착량이 변화된다) 의 예를 나타낸다.
(실시예 28)
두께 9 ㎛ 의 압연 동박 (JX 닛코 닛세키 금속 주식회사 제조 터프 피치동 (JIS H 3100 합금 번호 C1100)) 에 하기의 조건으로 조화 처리를 실시하고, 그 후 실란 커플링 처리를 실시하였다. 또한, 조화 처리는 상기 압연 동박의 표면에, 구리의 1 차 입자를 형성하는 처리를 실시하고, 그 후, 2 차 입자를 형성하는 처리를 실시함으로써 실시하였다. 또, 실란 처리의 실란에는 N-2-(아미노에틸)-3-아미노프로필트리메톡시실란을 사용하고, 실란 농도는 5.0 vol％ 로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.91 ㎛ 가 되었다.
＜조화 처리 조건＞
(구리의 1 차 입자의 도금 조건)
액 조성 : 구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ
액온 : 25 ∼ 50 ℃
전류 밀도 : 1 ∼ 58 A/d㎡
도금 시간 : 0.1 ∼ 10 초
(2 차 입자의 도금 조건)
액 조성 : 구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓ
pH : 2 ∼ 3
액온 : 30 ∼ 50 ℃
전류 밀도 : 24 ∼ 50 A/d㎡
도금 시간 : 0.5 ∼ 4 초
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 7.3 ％, N 농도는 15.1 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 이상의 결과, 90 도 필 강도는 0.95 ㎏/㎝ 가 얻어졌다.
또, 실란 처리 후의 표면 처리 동박의 표면에 대해, 주사형 전자현미경 (SEM) 을 사용하여 사진 촬영을 실시하였다. 그리고 당해 사진을 사용하여 조화 처리의 입자의 관찰을 실시하였다. 그 결과, 구리의 1 차 입자층의 평균 입자경은 0.25 ∼ 0.45 ㎛ 이고, 2 차 입자층의 평균 입자경은 0.05 ∼ 0.25 ㎛ 였다. 또한, 입자를 둘러싸는 최소원의 직경을 입자경으로서 측정하고, 평균 입자경을 산출하였다.
이들을 표 3 에 나타낸다. 본 실시예 28 에 나타내는 바와 같이, 실시예 28 의 표면 처리된 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 29)
두께 9 ㎛ 의 압연 동박 (JX 닛코 닛세키 금속 주식회사 제조 터프 피치동 (JIS H 3100 합금 번호 C1100)) 에 하기의 조건으로 조화 처리를 실시하고, 그 후 전해 크로메이트 처리를 실시하고, 추가로 그 후 실란 커플링 처리를 실시하였다. 또한, 조화 처리는 상기 압연 동박의 표면에, 구리의 1 차 입자를 형성하는 처리를 실시하고, 그 후, 2 차 입자를 형성하는 처리를 실시함으로써 실시하였다. 또, 실란 처리의 실란에는 N-2-(아미노에틸)-3-아미노프로필트리메톡시실란을 사용하고, 실란 농도는 5.0 vol％ 로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.91 ㎛ 가 되었다.
＜조화 처리 조건＞
(구리의 1 차 입자의 도금 조건)
액 조성 : 구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ
액온 : 25 ∼ 50 ℃
전류 밀도 : 1 ∼ 58 A/d㎡
도금 시간 : 0.1 ∼ 10 초
(2 차 입자의 도금 조건)
액 조성 : 구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓ
pH : 2 ∼ 3
액온 : 30 ∼ 50 ℃
전류 밀도 : 24 ∼ 50 A/d㎡
도금 시간 : 0.5 ∼ 4 초
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 7.5 ％, N 농도는 15.4 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 이상의 결과, 90 도 필 강도는 0.96 ㎏/㎝ 가 얻어졌다.
또, 실란 처리 후의 표면 처리 동박의 표면에 대해, 주사형 전자현미경 (SEM) 을 사용하여 사진 촬영을 실시하였다. 그리고 당해 사진을 사용하여 조화 처리의 입자의 관찰을 실시하였다. 그 결과, 구리의 1 차 입자층의 평균 입자경은 0.25 ∼ 0.45 ㎛ 이고, 2 차 입자층의 평균 입자경은 0.05 ∼ 0.25 ㎛ 였다. 또한, 입자를 둘러싸는 최소원의 직경을 입자경으로서 측정하고, 평균 입자경을 산출하였다.
이들을 표 3 에 나타낸다. 본 실시예 29 에 나타내는 바와 같이, 실시예 29 의 표면 처리된 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 30)
두께 9 ㎛ 의 압연 동박 (JX 닛코 닛세키 금속 주식회사 제조 터프 피치동 (JIS H 3100 합금 번호 C1100)) 에 하기의 조건으로 조화 처리를 실시하고, 그 후, Ni-Co 도금 처리를 실시하고, 그 후 전해 크로메이트 처리를 실시하고, 추가로 그 후 실란 커플링 처리를 실시하였다. 또한, 상기 조화 처리는 상기 압연 동박의 표면에, 구리의 1 차 입자를 형성하는 처리를 실시하고, 그 후, 2 차 입자를 형성하는 처리를 실시함으로써 실시하였다. 또, 실란 처리의 실란에는 N-2-(아미노에틸)-3-아미노프로필트리메톡시실란을 사용하고, 실란 농도는 5.0 vol％ 로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.90 ㎛ 가 되었다.
＜조화 처리 조건＞
(구리의 1 차 입자의 도금 조건)
액 조성 : 구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ
액온 : 25 ∼ 50 ℃
전류 밀도 : 1 ∼ 58 A/d㎡
도금 시간 : 0.1 ∼ 10 초
(2 차 입자의 도금 조건)
액 조성 : 구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓ
pH : 2 ∼ 3
액온 : 30 ∼ 50 ℃
전류 밀도 : 24 ∼ 50 A/d㎡
도금 시간 : 0.5 ∼ 4 초
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 7.6 ％, N 농도는 15.6 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 이상의 결과, 90 도 필 강도는 0.96 ㎏/㎝ 가 얻어졌다.
또, 실란 처리 후의 표면 처리 동박의 표면에 대해, 주사형 전자현미경 (SEM) 을 사용하여 사진 촬영을 실시하였다. 그리고 당해 사진을 사용하여 조화 처리의 입자의 관찰을 실시하였다. 그 결과, 구리의 1 차 입자층의 평균 입자경은 0.25 ∼ 0.45 ㎛ 이고, 2 차 입자층의 평균 입자경은 0.05 ∼ 0.25 ㎛ 였다. 또한, 입자를 둘러싸는 최소원의 직경을 입자경으로서 측정하고, 평균 입자경을 산출하였다.
이들을 표 3 에 나타낸다. 본 실시예 30 에 나타내는 바와 같이, 실시예 30 의 표면 처리된 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 31)
두께 12 ㎛ 의 압연 동박 (JX 닛코 닛세키 금속 주식회사 제조 터프 피치동 (JIS H 3100 합금 번호 C1100)) 에 전해 크로메이트 처리를 실시하고, 추가로 그 후 실란 커플링 처리를 실시하였다. 실란 처리의 실란에는 N-2-(아미노에틸)-3-아미노프로필트리메톡시실란을 사용하고, 실란 농도는 5.0 vol％ 로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.62 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 8.4 ％, N 농도는 14.0 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 이상의 결과, 90 도 필 강도는 0.67 ㎏/㎝ 가 얻어졌다.
이들을 표 3 에 나타낸다. 본 실시예 31 에 나타내는 바와 같이, 실시예 31 의 표면 처리된 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 32)
두께 12 ㎛ 의 고광택 압연 동박 (JX 닛코 닛세키 금속 주식회사 제조 터프 피치동 (JIS H 3100 합금 번호 C1100), 60 도 경면 광택도 500 ％ 이상) 에 실란 커플링 처리를 실시하였다. 실란 처리의 실란에는 N-2-(아미노에틸)-3-아미노프로필트리메톡시실란을 사용하고, 실란 농도는 5.0 vol％ 로 하였다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.31 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 8.2 ％, N 농도는 13.8 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 이상의 결과, 90 도 필 강도는 0.61 ㎏/㎝ 가 얻어졌다.
이들을 표 3 에 나타낸다. 본 실시예 32 에 나타내는 바와 같이, 실시예 32 의 표면 처리된 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(실시예 33)
두께 12 ㎛ 의 고광택 압연 동박 (JX 닛코 닛세키 금속 주식회사 제조 터프 피치동 (JIS H 3100 합금 번호 C1100), 60 도 경면 광택도 500 ％ 이상) 에 하기 스퍼터링 조건으로 SiN 막을 형성하고, 그 후 200 ℃ 에서 5 분간 가열을 실시하였다. 스퍼터링 후의 동박 표면 조도 Rz 는 0.30 ㎛ 가 되었다.
(타깃) : Si 59.5 mass％ 이상, N 39.5 mass％ 이상.
(장치) 주식회사 알박 제조의 스퍼터 장치
(출력) DC 50 W
(아르곤 압력) 0.2 ㎩
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 8.5 ％, N 농도는 11.3 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 달성하고 있었다. 이상의 결과, 90 도 필 강도는 0.65 ㎏/㎝ 가 얻어졌다.
이들을 표 3 에 나타낸다. 본 실시예 33 에 나타내는 바와 같이, 실시예 33 의 표면 처리된 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖는 것을 알 수 있다.
(비교예 21)
판두께가 6 ㎛ 인 압연 동박에 조화 처리를 실시하고, 내열 처리로서 Ni-Co 도금 처리를 실시하였다. 또, 방청 처리로서 전해 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 0.5 vol％ 로 하였다. 또한, 실란 농도 0.5 vol％ 는 일반적으로 실란 처리에서 설정되는 농도이다. 또, 실란의 비중은 약 1.0 이기 때문에, 0.5 vol％ 는 약 0.5 wt％ 를 의미한다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 처리 조건을 표 2 에 나타낸다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.82 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 0.3 ％, N 농도는 0.4 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.29 ㎏/㎝ 로 저하되었다. 이들의 결과를 표 3 에 나타낸다. 본 비교예 21 에 나타내는 바와 같이, 비교예 21 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 기대하는 공업적으로 충분한 표면 성능을 갖는 것에는 이르지 못하였다.
(비교예 22)
판두께가 12 ㎛ 인 압연 동박에 조화 처리를 실시하고, 내열 처리로서 Zn-Ni 도금 처리를 실시하였다. 또, 방청 처리로서의 침지 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 0.5 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 처리 조건을 표 2 에 나타낸다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.90 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 0.3 ％, N 농도는 0.5 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.32 ㎏/㎝ 가 되어, 저하되었다. 이들의 결과를 표 3 에 나타낸다. 본 비교예 22 에 나타내는 바와 같이, 비교예 22 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 기대하는 공업적으로 충분한 표면 성능을 갖는 것에는 이르지 못하였다.
(비교예 23)
판두께가 35 ㎛ 인 압연 동박에 조화 처리를 실시하고, 내열 처리로서 Ni-Mo 도금 처리를 실시하였다. 또, 방청 처리로서의 침지 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 0.5 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 처리 조건을 표 2 에 나타낸다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.55 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 0.7 ％, N 농도는 0.8 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.70 ㎏/㎝ 로 저하되었다. 이들의 결과를 표 3 에 나타낸다. 본 비교예 23 에 나타내는 바와 같이, 비교예 23 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 기대하는 공업적으로 충분한 표면 성능을 갖는 것에는 이르지 못하였다.
(비교예 24)
판두께가 18 ㎛ 인 압연 동박에 조화 처리를 실시하고, 내열 처리로서 Cu-Zn 도금 처리를 실시하였다. 또, 방청 처리로서의 전해 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 0.5 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 처리 조건을 표 2 에 나타낸다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.81 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 0.4 ％, N 농도는 0.7 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.30 ㎏/㎝ 로 현저하게 저하되었다. 이들의 결과를 표 3 에 나타낸다. 본 비교예 24 에 나타내는 바와 같이, 비교예 24 의 표면 처리된 압연 동박은, 고주파용 회로 기판의 소재로서 공업적으로 충분한 표면 성능을 갖고 있지 않았다.
(비교예 25)
판두께가 18 ㎛ 인 전해 동박의 광택면에 조화 처리를 실시하고, 내열 처리로서 Ni-Co 도금 처리를 실시하였다. 또, 방청 처리로서의 전해 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 0.5 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 처리 조건을 표 2 에 나타낸다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.62 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 1.0 ％, N 농도는 1.1 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.65 ㎏/㎝ 로 저하되었다. 이들의 결과를 표 3 에 나타낸다. 본 비교예 25 에 나타내는 바와 같이, 비교예 25 의 표면 처리된 전해 동박은, 고주파용 회로 기판의 소재로서 기대하는 공업적으로 충분한 표면 성능을 갖는 것에는 이르지 못하였다.
(비교예 26)
판두께가 5 ㎛ 인 전해 동박에 조화 처리를 실시하고, 내열 처리로서 Zn-Ni 도금 처리를 실시하였다. 또, 방청 처리로서의 침지 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 0.5 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 처리 조건을 표 2 에 나타낸다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.31 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 0.8 ％, N 농도는 1.3 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.44 ㎏/㎝ 로 저하되었다. 이들의 결과를 표 3 에 나타낸다. 본 비교예 26 에 나타내는 바와 같이, 비교예 26 의 표면 처리된 전해 동박은, 고주파용 회로 기판의 소재로서 기대하는 공업적으로 충분한 표면 성능을 갖는 것에는 이르지 못하였다.
(비교예 27)
판두께가 12 ㎛ 인 전해 동박에 조화 처리를 실시하고, 내열 처리로서 Ni-Mo 도금 처리를 실시하였다. 또, 방청 처리로서의 침지 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 0.5 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 처리 조건을 표 2 에 나타낸다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 1.42 ㎛ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 1.1 ％, N 농도는 1.1 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.45 ㎏/㎝ 로 저하되었다. 이들의 결과를 표 3 에 나타낸다. 본 비교예 27 에 나타내는 바와 같이, 비교예 27 의 표면 처리된 전해 동박은, 고주파용 회로 기판의 소재로서 기대하는 공업적으로 충분한 표면 성능을 갖는 것에는 이르지 못하였다.
(비교예 28)
판두께가 12 ㎛ 인 전해 동박의 광택면에, 내열 처리로서 Ni-Zn 도금 처리를 실시하였다. 또, 방청 처리로서의 전해 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 0.5 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 처리 조건을 표 2 에 나타낸다. 또한, 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.60 ㎛ 가 되었다. 또, 이 때의 Ni 및 Zn 의 부착량은 각각 600 ㎍/d㎡ 및 90 ㎍/d㎡ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 0.7 ％, N 농도는 0.9 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.10 ㎏/㎝ 로 낮았다. 이들의 결과를 표 3 에 나타낸다. 본 비교예 28 에 나타내는 바와 같이, 비교예 28 의 표면 처리된 전해 동박은, 고주파용 회로 기판의 소재로서 기대하는 공업적으로 충분한 표면 성능을 갖는 것에는 이르지 못하였다.
또한, 이 동박과 폴리이미드를 접합하여 필 강도를 측정하면, 0.8 ㎏/㎝ 가 되고, 수지에 의해 필 강도 차가 큰 것을 확인할 수 있다.
(비교예 29)
판두께가 12 ㎛ 인 전해 동박에 조화 처리를 실시하고, 내열 처리로서 Ni-Mo 도금 처리를 실시하였다. 또, 방청 처리로서의 침지 크로메이트 처리를 실시하였다. 또한 이 위에 실란 처리를 실시하였다. 실란 농도는 0.5 vol％ 로 하였다.
다른 조건은 실시예 1 과 마찬가지로 하였다. 이 처리 조건을 표 2 에 나타낸다. 이 결과, 실란 커플링 처리 후의 동박 표면 조도 Rz 는 0.61 ㎛ 가 되었다. 또, 이 때의 Ni 및 Zn 의 부착량은 각각 2850 ㎍/d㎡ 및 190 ㎍/d㎡ 가 되었다.
실시예 1 과 마찬가지로 하여, 동박 표면의 Si 농도와 N 농도를 구한 결과, Si 농도는 0.9 ％, N 농도는 1.3 ％ 가 되어, Si 농도가 2.0 ％ 이상이고, N 농도가 2.0 ％ 이상이라는 본원발명의 조건을 만족하고 있지 않았다.
이상의 결과, 90 도 필 강도는 0.11 ㎏/㎝ 로 낮았다. 이들의 결과를 표 3 에 나타낸다. 본 비교예 29 에 나타내는 바와 같이, 비교예 29 의 표면 처리된 전해 동박은, 고주파용 회로 기판의 소재로서 기대하는 공업적으로 충분한 표면 성능을 갖는 것에는 이르지 못하였다. 또한, 이 동박과 폴리이미드를 접합하여 필 강도를 측정하면, 1.2 ㎏/㎝ 가 되고, 수지에 의해 필 강도 차가 큰 것을 확인할 수 있다.
산업상 이용가능성
본 발명은, 고주파 회로용 동박이 제조 가능하고, 그 동박을 액정 폴리머 (LCP) 적층 기판에 적용함으로써, 접착 강도 (필 강도) 를 높일 수 있고, 또한 1 ㎓ 를 초과하는 고주파수 하에서의 사용이 가능한 플렉시블 프린트 회로판을 실현할 수 있다는 우수한 효과가 얻어져, 공업적으로 매우 유용하다.

Claims (37)

  1. 액정 폴리머에 접합되는 표면 처리 동박으로서, 상기 표면 처리 동박 표면의 XPS survey 측정에 있어서, Si 농도가 2.2 atom ％ 이상 18.5 atom % 이하이고, N 농도가 4.3 atom ％ 이상 25.3 atom % 이하이고, 상기 표면 처리 동박 표면의 10 점 평균 조도 Rz 가 1.62 ㎛ 이하인 것을 특징으로 하는 표면 처리 동박.
  2. 액정 폴리머에 접합되는 표면 처리 동박으로서, 상기 표면 처리 동박 표면의 XPS survey 측정에 있어서, Si 농도가 2.2 atom ％ 이상 18.5 atom % 이하이고, N 농도가 5.0 atom ％ 이상 25.3 atom % 이하이고, 상기 표면 처리 동박 표면의 10 점 평균 조도 Rz 가 1.62 ㎛ 이하인 것을 특징으로 하는 표면 처리 동박.
  3. 액정 폴리머에 접합되는 표면 처리 동박으로서, 상기 표면 처리 동박 표면의 XPS survey 측정에 있어서, Si 농도가 3.7 atom ％ 이상 18.5 atom % 이하이고, N 농도가 8.5 atom ％ 이상 25.3 atom % 이하이고, 상기 표면 처리 동박 표면의 10 점 평균 조도 Rz 가 1.62 ㎛ 이하인 것을 특징으로 하는 표면 처리 동박.
  4. 액정 폴리머에 접합되는 표면 처리 동박으로서, 상기 표면 처리 동박 표면의 XPS survey 측정에 있어서, Si 농도가 5.5 atom ％ 이상 18.5 atom % 이하이고, N 농도가 10.1 atom ％ 이상 25.3 atom % 이하이고, 상기 표면 처리 동박 표면의 10 점 평균 조도 Rz 가 1.62 ㎛ 이하인 것을 특징으로 하는 표면 처리 동박.
  5. 액정 폴리머에 접합되는 표면 처리 동박으로서, 상기 표면 처리 동박 표면의 XPS survey 측정에 있어서, Si 농도가 6.6 atom ％ 이상 18.5 atom % 이하이고, N 농도가 10.8 atom ％ 이상 25.3 atom % 이하이고, 상기 표면 처리 동박 표면의 10 점 평균 조도 Rz 가 1.62 ㎛ 이하인 것을 특징으로 하는 표면 처리 동박.
  6. 액정 폴리머에 접합되는 표면 처리 동박으로서, 상기 표면 처리 동박 표면의 XPS survey 측정에 있어서, Si 농도가 8.5 atom ％ 이상 18.5 atom % 이하이고, N 농도가 12.1 atom ％ 이상 25.3 atom % 이하이고, 상기 표면 처리 동박 표면의 10 점 평균 조도 Rz 가 1.62 ㎛ 이하인 것을 특징으로 하는 표면 처리 동박.
  7. 제 1 항에 있어서,
    상기 표면 처리 동박 표면의 10 점 평균 조도 Rz 가 0.92 ㎛ 이하인 것을 특징으로 하는 표면 처리 동박.
  8. 제 1 항에 있어서,
    상기 표면 처리 동박 표면의 10 점 평균 조도 Rz 가 0.82 ㎛ 이상 1.62 ㎛ 이하인 것을 특징으로 하는 표면 처리 동박.
  9. 제 1 항에 있어서,
    플렉시블 프린트 배선판용 동박인 것을 특징으로 하는 표면 처리 동박.
  10. 제 1 항에 있어서,
    동박이 압연 동박 또는 전해 동박인 것을 특징으로 하는 표면 처리 동박.
  11. 삭제
  12. 삭제
  13. 제 1 항에 있어서,
    1 ㎓ 를 초과하는 고주파수 하에서의 사용된 플렉시블 프린트 회로판에 사용되는 것을 특징으로 하는 표면 처리 동박.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 1 항에 있어서,
    동박 표면에 조화 처리층, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는 표면 처리 동박.
  18. 제 1 항에 있어서,
    동박 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는 표면 처리 동박.
  19. 제 1 항에 있어서,
    동박 표면에 내열 처리층 또는 방청 처리층을 갖고, 상기 내열 처리층 또는 방청 처리층 위에 크로메이트 처리층을 갖고, 상기 크로메이트 처리층 위에 실란 커플링 처리층을 갖는 표면 처리 동박.
  20. 제 1 항에 있어서,
    동박 표면에 내열 처리층을 갖고, 상기 내열 처리층 위에 방청 처리층을 갖고, 상기 방청 처리층 위에 크로메이트 처리층을 갖고, 상기 크로메이트 처리층 위에 실란 커플링 처리층을 갖는 표면 처리 동박.
  21. 제 1 항에 있어서,
    동박 표면에 크로메이트 처리층을 갖고, 상기 크로메이트 처리층 위에 실란 커플링 처리층을 갖는 표면 처리 동박.
  22. 제 1 항에 있어서,
    동박 표면에 조화 처리층을 갖고, 상기 조화 처리층 위에 크로메이트 처리층을 갖고, 상기 크로메이트 처리층 위에 실란 커플링 처리층을 갖는 표면 처리 동박.
  23. 제 1 항에 있어서,
    동박 표면에 조화 처리층을 갖고, 상기 조화 처리층 위에 방청 처리층 및 내열 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖고, 상기 방청 처리층 및 내열 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층 위에 크로메이트 처리층을 갖고, 상기 크로메이트 처리층 위에 실란 커플링 처리층을 갖는 표면 처리 동박.
  24. 제 1 항에 있어서,
    동박 표면에 조화 처리층을 갖고, 조화 처리층 위에 내열 처리층을 갖고, 상기 내열 처리층 위에 방청 처리층을 갖고, 상기 방청 처리층 위에 크로메이트 처리층을 갖고, 상기 크로메이트 처리층 위에 실란 커플링 처리층을 갖는 표면 처리 동박.
  25. 제 1 항에 있어서,
    동박 표면에 조화 처리층을 갖고, 상기 조화 처리층이 1 차 입자층과, 그 1 차 입자층 위에 2 차 입자층을 갖는 표면 처리 동박.
  26. 제 17 항에 있어서,
    상기 조화 처리층이 1 차 입자층과, 그 1 차 입자층 위에, 2 차 입자층을 갖는 표면 처리 동박.
  27. 제 24 항에 있어서,
    상기 조화 처리층이 1 차 입자층과, 그 1 차 입자층 위에, 2 차 입자층을 갖는 표면 처리 동박.
  28. 제 17 항에 있어서,
    상기 조화 처리층이 구리의 1 차 입자층과, 그 1 차 입자층 위에 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 갖는 표면 처리 동박.
  29. 제 24 항에 있어서,
    상기 조화 처리층이 구리의 1 차 입자층과, 그 1 차 입자층 위에 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 갖는 표면 처리 동박.
  30. 제 17 항에 있어서,
    상기 조화 처리층이 구리의 1 차 입자층과, 그 1 차 입자층 위에 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 갖고, 그 1 차 입자층의 평균 입자경이 0.25 - 0.45 ㎛ 이고, 그 2 차 입자층의 평균 입자경이 0.05 - 0.25 ㎛ 인 표면 처리 동박.
  31. 제 24 항에 있어서,
    상기 조화 처리층이 구리의 1 차 입자층과, 그 1 차 입자층 위에 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 갖고, 그 1 차 입자층의 평균 입자경이 0.25 - 0.45 ㎛ 이고, 그 2 차 입자층의 평균 입자경이 0.05 - 0.25 ㎛ 인 표면 처리 동박.
  32. 제 17 항에 있어서,
    상기 조화 처리층 위에 크로메이트 처리층을 갖고, 상기 크로메이트 처리층 위에 실란 커플링 처리층을 갖는 표면 처리 동박.
  33. 제 17 항에 있어서,
    상기 조화 처리층 위에 방청 처리층을 갖고, 상기 방청 처리층 위에 크로메이트 처리층을 갖고, 상기 크로메이트 처리층 위에 실란 커플링 처리층을 갖는 표면 처리 동박.
  34. 제 1 항 내지 제 10 항, 제 13 항 및 제 17 항 내지 제 33 항 중 어느 한 항에 기재된 표면 처리 동박을 구비한 플렉시블 프린트 배선판 (FPC) 를 제조하기 위한 동박 적층판.
  35. 제 1 항 내지 제 10 항, 제 13 항 및 제 17 항 내지 제 33 항 중 어느 한 항에 기재된 표면 처리 동박을 사용한 플렉시블 프린트 배선판.
  36. 제 1 항 내지 제 10 항, 제 13 항 및 제 17 항 내지 제 33 항 중 어느 한 항에 기재된 표면 처리 동박을 사용한 플렉시블 프린트 회로판.
  37. 제 35 항에 기재된 플렉시블 프린트 배선판을 구비한 전자 기기.
KR1020147030308A 2012-03-29 2013-03-29 표면 처리 동박 Active KR101658722B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012076711 2012-03-29
JPJP-P-2012-076711 2012-03-29
PCT/JP2013/059455 WO2013147116A1 (ja) 2012-03-29 2013-03-29 表面処理銅箔

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167016480A Division KR101824827B1 (ko) 2012-03-29 2013-03-29 표면 처리 동박

Publications (2)

Publication Number Publication Date
KR20140142341A KR20140142341A (ko) 2014-12-11
KR101658722B1 true KR101658722B1 (ko) 2016-09-21

Family

ID=49260358

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167016480A Active KR101824827B1 (ko) 2012-03-29 2013-03-29 표면 처리 동박
KR1020147030308A Active KR101658722B1 (ko) 2012-03-29 2013-03-29 표면 처리 동박

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167016480A Active KR101824827B1 (ko) 2012-03-29 2013-03-29 표면 처리 동박

Country Status (6)

Country Link
JP (3) JP5886417B2 (ko)
KR (2) KR101824827B1 (ko)
CN (1) CN104246013B (ko)
MY (1) MY169065A (ko)
TW (1) TWI565833B (ko)
WO (1) WO2013147116A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5886417B2 (ja) * 2012-03-29 2016-03-16 Ｊｘ金属株式会社 表面処理銅箔
TWI592293B (zh) 2012-03-29 2017-07-21 Jx Nippon Mining & Metals Corp Surface treatment of copper foil
US10383222B2 (en) 2016-01-04 2019-08-13 Jx Nippon Mining & Metals Corporation Surface-treated copper foil
JP6854114B2 (ja) * 2016-01-04 2021-04-07 Ｊｘ金属株式会社 表面処理銅箔
JP6697759B2 (ja) * 2016-02-05 2020-05-27 パナソニックＩｐマネジメント株式会社 金属張積層板、金属張積層板の製造方法、樹脂付き金属部材、樹脂付き金属部材の製造方法、配線板、及び配線板の製造方法
JP7193915B2 (ja) * 2017-02-03 2022-12-21 Ｊｘ金属株式会社 表面処理銅箔並びにこれを用いた集電体、電極及び電池
US10529992B2 (en) 2017-02-03 2020-01-07 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, and current collector, electrode, and battery cell using the surface-treated copper foil
US10337115B1 (en) * 2018-01-05 2019-07-02 Chang Chun Petrochemical Co., Ltd. Surface treated copper foil for high speed printed circuit board products including the copper foil and methods of making
JP6413039B1 (ja) * 2018-03-29 2018-10-24 Ｊｘ金属株式会社 表面処理銅箔及び銅張積層板
CN111971421B (zh) * 2018-04-27 2023-06-09 Ｊｘ金属株式会社 表面处理铜箔、覆铜积层板及印刷配线板
CN109467722B (zh) * 2018-09-29 2022-04-08 苏州市新广益电子有限公司 一种用于fpc行业的lcp薄膜及其制备方法
JP7531109B2 (ja) * 2018-10-05 2024-08-09 パナソニックＩｐマネジメント株式会社 金属張積層板、配線板、及び樹脂付き金属箔
JP7352939B2 (ja) * 2019-05-09 2023-09-29 ナミックス株式会社 複合銅部材
WO2020226160A1 (ja) * 2019-05-09 2020-11-12 ナミックス株式会社 複合銅部材
US10697082B1 (en) * 2019-08-12 2020-06-30 Chang Chun Petrochemical Co., Ltd. Surface-treated copper foil
JP7421208B2 (ja) 2019-12-24 2024-01-24 日本電解株式会社 表面処理銅箔及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118163A (ja) 2002-05-13 2008-05-22 Mitsui Mining & Smelting Co Ltd 電解銅箔
JP2011168887A (ja) 2010-01-22 2011-09-01 Furukawa Electric Co Ltd:The 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
WO2011138876A1 (ja) 2010-05-07 2011-11-10 Jx日鉱日石金属株式会社 印刷回路用銅箔

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015654B2 (ja) * 1980-11-18 1985-04-20 日本電解株式会社 銅箔のクロメ−ト処理層と樹脂基材との接着方法
JPS6154592A (ja) 1984-08-24 1986-03-18 株式会社日立製作所 現金自動取引装置
JPH0334679A (ja) 1989-06-30 1991-02-14 Canon Inc 画像処理装置
JPH0555746A (ja) * 1991-08-29 1993-03-05 Hitachi Chem Co Ltd 高周波用銅張り積層板及びプリント配線板
JP3135098B2 (ja) 1993-06-21 2001-02-13 キヤノン株式会社 光学素子の成形装置
JP3300160B2 (ja) * 1994-06-06 2002-07-08 株式会社ジャパンエナジー 銅箔の処理方法
JP2003193211A (ja) 2001-12-27 2003-07-09 Nippon Mining & Metals Co Ltd 銅張積層板用圧延銅箔
TWI267569B (en) * 2002-06-04 2006-12-01 Mitsui Mining & Smelting Co Surface-treated copper foil for low dielectric substrate, and copper clad laminate and printed wiring board both using the same
WO2009081889A1 (ja) * 2007-12-21 2009-07-02 Nippon Mining & Metals Co., Ltd. プリント配線板用銅箔
KR101086656B1 (ko) * 2009-06-30 2011-11-24 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 프린트 배선판용 동박
JP5463117B2 (ja) * 2009-10-20 2014-04-09 株式会社日立製作所 低損失配線板，多層配線板、それに用いる銅箔及び積層板
JP5886417B2 (ja) * 2012-03-29 2016-03-16 Ｊｘ金属株式会社 表面処理銅箔

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118163A (ja) 2002-05-13 2008-05-22 Mitsui Mining & Smelting Co Ltd 電解銅箔
JP2011168887A (ja) 2010-01-22 2011-09-01 Furukawa Electric Co Ltd:The 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
WO2011138876A1 (ja) 2010-05-07 2011-11-10 Jx日鉱日石金属株式会社 印刷回路用銅箔

Also Published As

Publication number Publication date
CN104246013B (zh) 2018-01-23
CN104246013A (zh) 2014-12-24
JP2015206119A (ja) 2015-11-19
JP2016033261A (ja) 2016-03-10
TWI565833B (zh) 2017-01-11
KR20160075865A (ko) 2016-06-29
KR20140142341A (ko) 2014-12-11
MY169065A (en) 2019-02-12
WO2013147116A1 (ja) 2013-10-03
JPWO2013147116A1 (ja) 2015-12-14
KR101824827B1 (ko) 2018-02-01
JP5886417B2 (ja) 2016-03-16
JP6149066B2 (ja) 2017-06-14
TW201404935A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
KR101658722B1 (ko) 표면 처리 동박
KR101824828B1 (ko) 표면 처리 동박
KR101853519B1 (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
TWI627307B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
KR20170085991A (ko) 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법
KR102054044B1 (ko) 표면처리 동박
US10383222B2 (en) Surface-treated copper foil
JP5116943B2 (ja) 高周波回路用銅箔及びその製造方法
JP2006351677A (ja) 高周波回路用銅箔およびその製造方法
TWI687527B (zh) 表面處理銅箔及覆銅積層板

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
PA0105 International application

Patent event date: 20141029

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20141029

Comment text: Request for Examination of Application

AMND Amendment
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151007

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160321

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20151007

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

A107 Divisional application of patent
AMND Amendment
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20160620

PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160321

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20151207

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20141031

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20141029

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20160628

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20160620

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160321

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20151207

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20141031

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20141029

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160912

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160912

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200819

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210818

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230822

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240823

Start annual number: 9

End annual number: 9