[go: up one dir, main page]

KR101566593B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101566593B1
KR101566593B1 KR1020130153968A KR20130153968A KR101566593B1 KR 101566593 B1 KR101566593 B1 KR 101566593B1 KR 1020130153968 A KR1020130153968 A KR 1020130153968A KR 20130153968 A KR20130153968 A KR 20130153968A KR 101566593 B1 KR101566593 B1 KR 101566593B1
Authority
KR
South Korea
Prior art keywords
metal
heat dissipation
power line
line metal
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130153968A
Other languages
English (en)
Other versions
KR20150068130A (ko
Inventor
최기준
김범석
이문영
이선영
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020130153968A priority Critical patent/KR101566593B1/ko
Priority to US14/300,899 priority patent/US20150162346A1/en
Priority to TW103137341A priority patent/TWI539500B/zh
Priority to CN201410628911.9A priority patent/CN104716111B/zh
Publication of KR20150068130A publication Critical patent/KR20150068130A/ko
Application granted granted Critical
Publication of KR101566593B1 publication Critical patent/KR101566593B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실시예의 반도체 패키지는, 트랜지스터가 형성되는 기판; 상기 기판 상에 형성되고, 전력을 전달하기 위한 파워 라인 메탈; 상기 기판 상에 형성되고, 상기 트랜지스터와의 데이터 송수신을 위한 데이터 라인 메탈; 및 상기 기판 상에 형성되고, 상기 파워 라인 메탈과 데이터 라인 메탈 사이의 절연을 위한 절연층;을 포함하고, 상기 절연층은 상기 파워 라인 메탈의 일부가 노출되도록 하는 개구부를 갖는다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 대한 것으로서, 특히 반도체 패키지에서 발생하는 열을 효율적으로 방열시킬 수 있는 구조를 갖는 반도체 패키지에 대한 것이다.
일반적인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절하여 화상을 표시하는 기기이다. 이러한 화상 표시를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정 패널과, 액정 패널을 구동시키기 위한 구동 회로를 포함한다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비전이나 랩탑형 퍼스널 컴퓨터 등의 표시기기로 널리 활용되고 있다.
액정표시장치의 액정 패널을 구동시키기 위하여 데이터 드라이버와 게이트 드라이버가 요구되며, 이러한 데이터 드라이버와 게이트 드라이버는 다수개의 집적 회로(Integrated Circuit:IC)로 집적화된다. 집적화된 데이터 구동 IC와 게이트 구동 IC 각각은 테이프 캐리어 패키지(Tape Carrier Package : TCP) 상에 실장되고, 탭(TAB : Tape Automated Bonding) 방식으로 액정 패널에 접속되거나, COG(Chip On Glass) 방식으로 액정 패널 상에 실장된다.
특히, 고해상도를 구현하는 디스플레이 기기의 등장과, 원가 절감을 위한 고집적도의 IC가 요구되고 있는 현재의 상황에서는, 디스플레이 기기에 반드시 필요한 집적 회로의 발열 문제는 더욱더 심각하게 대두되고 있다. 이러한 발열 문제는 회로의 안정성에 영향을 미칠 뿐만 아니라 연성의 베이스 필름의 내열 온도를 위협할 수도 있다. 또한, 최근의 FHD나 UHD TV의 초고해상도 디스플레이 기기에서는 집적 회로의 발열 문제에 때문에 TV의 외관을 형성하는 프레임 역시 내열성을 반드시 고려하여야만 하는 상황이 되었다.
집적 회로에서 발생되는 열을 충분히 방열시킬 수 있다면, 집적 회로가 사용되는 다양한 디스플레이 기기의 디자인이나 재질 등에 대한 문제를 보다 쉽게 해결할 수 있게 될 것이다.
디스플레이 기기나 다른 컴퓨터 기기에 사용되는 드라이버 IC의 기능을 하는 반도체 패키지의 구성을 도 1과 도 2에 도시하여 보았다.
도 1은 일반적인 반도체 패키지의 단면 구성을 보여주는 도면이고, 도 2는 일반적으로 사용되는 반도체 패키지의 방열 구조를 보여주는 도면이다.
먼저, 도 1을 간단히 살펴보면, 신호를 전달하는 트랜지스터(10)와, 트랜지스터(10) 상에 형성되는 적어도 하나 이상의 절연층과, 절연층을 상에 형성되는 메탈 패턴들(21,22,23)과, 상기 메탈 패턴들간에 전기적인 연결이 이루어지도록 하는 비아 메탈(30)과, 메탈 패턴들 중에서 최상층에 위치하는 상측 메탈 패턴(40)을 포함하고, 상기 상측 메탈 패턴(40) 상에는 소자 보호를 위한 보호층으로 적어도 하나 이상의 절연층(51,52)을 더 포함한다.
이러한 구조를 갖는 반도체 패키지가 디스플레이 기기의 드라이버 IC로 사용되는 경우에, 디스플레이 기기에 영상을 표시하기 위하여 매트릭스 형태로 배열된 전극 라인들로 전원을 인가하거나, 신호를 전달하기 위하여 많은 양의 열이 발생하게 되며, 이러한 열은 금속의 물질인 메탈 패턴과 비아 메탈들을 따라 열이 이동하게 된다(도 1의 화살표 참조).
그러나, 이러한 열의 이동은 상측의 절연층등으로 인하여 효율적인 방열로 이어지지 않는다.
이러한 문제에 기초하여, 현재의 드라이버 IC와 같은 반도체 패키지는, 도 2에 도시된 바와 같이, 반도체 패키지(1) 양측에 더미칩 형태의 방열판(2)을 더 마련하여 두고 있다. 즉, 많은 양의 열이 발생되는 반도체 패키지(1) 양측에 방열을 위한 금속 재질의 방열판(2)을 더 구성하여, 반도체 패키지(1)의 방열을 돕고 있다.
그러나, 방열판이 반도체 패키지(1) 양측에 마련되는 구조는, 디스플레이 기기에서 드라이버 IC 등의 반도체 패키지가 차지하는 면적이 증가되어야만 하고, 그 방열효율 역시 탁월하지 않은 문제점이 있다. 또한, 현재의 디스플레이 기기가 슬림화 및 베젤 제로의 디자인으로 발전되고 있는 상황에서, 드라이버 IC의 방열 효율을 더 높이기 위하여 면적을 더 늘리는 것은 매우 효율적이지 못한 해결책이다.
또한, 드라이버 IC에서 발생되는 열에 의하여 LCD 패널이 손상이 가해질 수 있으며, LCD 패널에 간섭이 발생하거나 정상적으로 동작하지 않을 수 있는 문제도 있다.
본 발명은 반도체 패키지의 방열을 위해서 반도체 패키지 측면에 별도의 방열 구조를 마련할 필요없이, 반도체 패키지 상에 방열을 위한 구조를 형성시키는 것을 그 목적으로 한다.
제안하는 방열 구조는, 반도체 패키지에서 발생되는 열의 이동과 함께 자연스럽게 방열이 이루어질 수 있으며, 드라이버 IC가 차지하는 면적을 현재보다 크게 줄일 수 있도록 하는데 그 목적이 있다.
실시예의 반도체 패키지는, 트랜지스터가 형성되는 기판; 상기 기판 상에 형성되고, 전력을 전달하기 위한 파워 라인 메탈; 상기 기판 상에 형성되고, 상기 트랜지스터와의 데이터 송수신을 위한 데이터 라인 메탈; 및 상기 기판 상에 형성되고, 상기 파워 라인 메탈과 데이터 라인 메탈 사이의 절연을 위한 절연층;을 포함하고, 상기 절연층은 상기 파워 라인 메탈의 일부가 노출되도록 하는 개구부를 갖는다.
제안되는 바와 같은 반도체 패키지에 의해서, 드라이버 IC가 차지하는 면적을 줄일 수 있으며, 드라이버 IC에서 발생되는 열을 효율적으로 방열시킬 수 있다.
도 1은 일반적인 반도체 패키지의 단면 구성을 보여주는 도면이다.
도 2는 일반적으로 사용되는 반도체 패키지의 방열 구조를 보여주는 도면이다.
도 3은 본 실시예의 반도체 패키지의 상부면을 나타내는 도면이다.
도 4는 본 실시예의 반도체 패키지의 단면 구성을 보여주는 도면이다.
도 5 내지 도 9는 본 실시예의 반도체 패키지를 제조하는 방법을 설명하는 도면이다.
도 10과 도 11는 제 2 실시예의 반도체 패키지의 구조를 보여주는 도면이다.
도 12와 도 13은 제 2 실시예의 반도체 패키지를 제조하는 방법을 설명하는 도면이다.
도 14는 제 2 실시예의 반도체 패키지에서 파워 라인 메탈을 노출시키는 구성에 의해서도 방열이 이루어지는 구조를 설명하기 위한 도면이다.
이하에서는, 본 실시예에 대하여 첨부되는 도면을 참조하여 상세하게 살펴보도록 한다. 다만, 본 실시예가 개시하는 사항으로부터 본 실시예가 갖는 발명의 사상의 범위가 정해질 수 있을 것이며, 본 실시예가 갖는 발명의 사상은 제안되는 실시예에 대하여 구성요소의 추가, 삭제, 변경 등의 실시변형을 포함한다고 할 것이다.
도 3은 본 실시예의 반도체 패키지의 상부면을 나타내는 도면이고, 도 4는 본 실시예의 반도체 패키지의 단면 구성을 보여주는 도면이다.
먼저, 도 4를 참조하여 실시예의 반도체 패키지의 구성을 살펴보며, 실시예의 반도체 패키지는 LCD 패널(디스플레이 패널)의 동작을 제어하기 위한 LDI(LCD Driver IC)인 경우를 예로 들어 설명한다. 물론, 본 실시예의 패키지는 터치 센서 드라이버 IC 등 다양하게 적용할 수 있을 것이다.
도 4를 참조하면, 하측의 반도체 기판(101)에는 도시되어 있지는 않지만, 도 1의 경우와 같이, 다수의 트랜지스터, 상기 트랜지스터를 전기적으로 연결하는 다수의 메탈 패턴들과, 비아 메탈들이 형성되어 있다.
그리고, 상기 기판(101) 상에는 복수의 메탈 패턴들(141,142)이 형성되며, 상기 메탈 배선들은 디스플레이 기기로 신호를 전달하거나 수신받는 데이터 메탈 라인(142)과, LCD 패널의 영상표시를 위하여 매트릭스 형태로 배열된 전극들로 전원을 공급하기 위한 파워 라인 메탈(141)을 포함한다. 즉, 상기 데이터 메탈 라인(142)은 LCD 패널의 동작을 제어하기 위하여 트랜지스터들과 전기적으로 연결되어 데이터의 송수신이 이루어지도록 하며, 상기 파워 메탈 라인(141)은 영상 표시를 위한 전원을 LCD 패널측으로 제공하는 역할을 수행한다.
그리고, 각각의 파워 라인 메탈(141) 상에는 방열을 위하여 열의 이동경로를 제공하는 컨택 메탈들(121,122)이 적어도 하나 이상 형성되고, 상기 파워 메탈 라인(141) 및 데이터 메탈 라인(142) 상에는 절연층(110)이 형성된다. 상기 절연층(110)은 상기 파워 메탈 라인(141)과 데이터 메탈 라인(142)을 보호하면서, 상호간의 전기적인 쇼트가 발생되지 않도록 한다.
그리고, 상기 컨택 메탈들(121,122)은 상기 파워 라인 패턴(141)을 통하여 많은 양의 열이 빠른 속도로 이동할 수 있도록, 도시된 바와 같이, 복수개가 상기 파워 메탈 라인(141) 상에 형성된다. 상기 컨택 메탈(121,122)들은 서로 연결되어도 상관없으며, 컨택 메탈의 개수를 실시예에 따라 다양하게 변경하는 것도 가능하다.
상기 절연층(110) 상에는 상기 컨택 메탈(121,122)과 전기적으로 연결되면서 반도체 패키지의 방열이 수행되도록 하는 금속 재질의 방열층(150)이 형성된다. 상기 방열층(150)은 상기 파워 메탈 라인(141)의 상측 뿐만 아니라 상기 데이터 메탈 라인(142)의 상측에도 형성됨으로써, 반도체 패키지(1)의 상부면 전체에 걸쳐 형성된다. 즉, 상기 방열층(150)은 파워 메탈 라인(141) 상에 위치하는 제 1 방열 패턴(151)과, 상기 데이터 메탈 라인(142) 상에 위치하는 제 2 방열 패턴(152)으로 구분할 수 있다. 본 실시예에 있어서의 방열층(150)은 금속 재질의 방열 시트에 복수개의 홀이 형성되는 구조이며, 이러한 홀들로 인하여 실제로는 단일의 몸체를 형성하지만, 도 4와 같은 단면 구조에서는 홀들 사이의 방열층 일부분들이 상호이격된 방열 패턴들로 보여질 수도 있다.
따라서, 이하에서는, 단일의 몸체로 이루어진 방열층(150)에 대해서, 복수개의 홀(방열홀)들이 형성되는 것으로도 설명하며, 경우에 따라서는 단일의 몸체이지만 방열홀에 의하여 소정 간격을 두고 배치되는 복수 개의 방열 패턴들로 형성되는 것으로도 설명한다.
상기 방열층(150)의 형상에 대해서 도 3을 참조하여 보면, 각각의 방열층(150)들은 하나의 몸체로 이루어질 수 있다. 예를 들어, 드라이버 IC는 18V 파워라인들과, 9V 파워 라인들이 다수개 배열되는데, 이들 파워 라인들 중 동일한 전압을 공급하는 파워 라인들끼리는 상기 방열층(150)에 의하여 쇼트되더라도 아무런 문제가 발생하지 않는다. 오히려, 상기 방열층(150)이 단일의 몸체로 이루어져 있기 때문에, 방열을 효과가 증가하게 된다.
상기 방열층(150)에 대해서는 실시예의 반도체 패키지를 제조하는 방법에 대한 설명에서 더 자세하게 설명한다.
한편, 상기 방열층(150) 상에는 메탈 소재의 방열층(150)을 보호하기 위한 패시베이션층(160)이 더 형성될 수 있다. 상기 패시베이션층(160)은 절연물질로 이루어지므로, 효율적인 방열을 위하여 가능한한 작은 두께로 형성될 수 있다.
도 5 내지 도 9는 본 실시예의 반도체 패키지를 제조하는 방법을 설명하는 도면이다.
먼저, 도 5를 참조하면, 트랜지스터, 메탈 배선, 및 비아 메탈 등이 형성된 반도체 기판(101) 상에 파워 라인 메탈(141)과 데이터 라인 메탈(142)을 형성한다. 앞서 설명한 바와 같이, 상기 파워 라인 메탈과 데이터 라인 메탈 역시 메탈 패턴들 중 하나이며, 도 1에서 설명한 메탈 패턴 중 최상층에 위치한 메탈 패턴이 된다.
소정 간격을 두고 파워 라인 메탈(141)과 데이터 라인 메탈(142)을 형성한 다음에는, 기판(101) 상에 절연층(110)을 형성하며, 상기 절연층(110)에 의하여 파워 라인과 데이터 라인 사이의 절연이 이루어진다.
그 다음, 도 6을 참조하면, 상기 절연층(110)을 식각하여 상기 파워 라인 메탈(141)의 일부가 노출되도록 한다. 식각 공정을 수행하여, 상기 절연층(110) 내에 컨택홀(120)을 형성한다. 특히, 반도체 기판 위에 형성된 다수의 메탈 패턴들 중에서 파워 라인에 해당하는 파워 라인 메탈 상에만 상기 컨택홀(120)을 형성한다.
그리고, 상기 컨택홀(120)은 상기 파워 라인 메탈(141) 상에 복수개가 형성될 수 있으며, 컨택홀의 사이즈를 더욱 크게 형성하여 파워 라인 메탈(141)의 상부면의 많은 부분이 노출되도록 할 수 있다.
그 다음, 도 7을 참조하면, 상기 컨택홀(120)내에 금속을 형성시켜 상기 파워 라인 메탈(141)과 전기적으로 연결되는 컨택 메탈(121,122)을 형성시킨다. 그리고, 상기 절연층(110)과 컨택 메탈(121,122) 상에 방열층(150)을 형성한다. 상기 방열층(150)은 2~3㎛ 범위의 두께로 형성될 수 있다.
상기 방열층(150)은 통상의 금속 증착 공정에 의하여 수행될 수 있으며, 소정 두께로 금속을 형성한 다음, 상기 절연층(110)의 일부가 노출되도록 방열홀(201)들을 형성하면, 도시된 바와 같은 형상의 방열층(150)이 형성될 수 있다.
그리고, 각각의 방열층들 사이의 간격은 실시예의 변경에 따라 다양하게 조절될 수 있을 것이며, 상기 절연층(110) 상부에 소정 간격을 두고 다수의 방열층(110)이 된다. 특히, 상기 파워 라인 메탈(141) 상측에 위치한 제 1 방열 패턴(151)은 컨택 메탈(121,122)에 의하여 전기적으로 연결되며, 상기 데이터 라인 메탈(142) 상측에 위치한 제 2 방열 패턴(152)은 상기 절연층(110)의 의하여 절연이 이루어진다.
그리고, 상기 절연층(110) 상에 금속의 방열층을 형성한 다음, 상기 절연층(110)의 일부가 노출되도록 방열홀(201)을 형성하는 때에, 형성되는 방열층(151,152)의 상부면 보다 하부면의 크기가 더 크게 형성한다. 즉, 상기 방열홀(201)의 사이즈가 절연층(110)에 가까울수록 작아지도록 식각 공정을 수행한다.
이러한 식각 공정을 통하여, 제조된 방열층들은 상부면의 사이즈보다 하부면의 사이즈가 더 크게 형성되며, 이것은 방열층 각각의 표면적 크기를 증가시키게 되고, 결국 방열 효율을 더 크게 하는 장점이 있다.
그 결과, 인접하게 배치된 제 1 방열 패턴(151)과 제 2 방열 패턴(152) 사이의 간격은 방열층의 높이에 따라 서로 다르게 형성된다. 제 1 방열 패턴(151)과 제 2 방열 패턴(152)의 상단부에서의 간격(A)은, 하단부에서의 간격(B)보다 더 크게 형성된다. 참고로, 제 1 방열 패턴(151)과 제 2 방열 패턴(152)은 결국 하나의 몸체를 이루지만, 단면의 구조를 쉽게 설명하기 위하여 별도의 도면부호를 사용하였다.
하나의 몸체로 이루어져 전기적으로 상호간에 연결되어 있는 방열층의 형상은, 상부면과 하부면에서 관찰할 경우에, 홀들의 사이즈가 상이하게 형성된다.
도 8과 도 9는 본 실시예의 방열층의 상부면과 하부면을 도시한 도면이다.
도 7에서는 제 1 방열 패턴(151)과 제 2 방열 패턴(152) 사이의 간격을 위치에 따라 A와 B로 표시하였으나, 실제로는, 도 8과 도 9에서와 같이, 방열층에 형성된 홀의 사이즈를 나타낸다. 즉, 방열층(150)의 상부면에 형성된 방열홀(201)의 사이즈는 A크기의 지름을 갖고, 방열층(150)의 하부면에 형성된 방열홀(201)의 사이즈는 B크기의 지름을 갖는다고 할 수 있다.
이러한 형상을 갖는 방열홀(201)에 의하여 결국 반도체 패키지의 방열되는 표면적이 증가하게 되며, 고해상도의 디스플레이 기기에 사용되는 드라이버 IC에서 발생되는 열을 효과적으로 방열시키는 것이 가능해진다.
도 10과 도 11는 본 실시예의 반도체 패키지에 다른 방열 구조를 보여주는 도면이다.
먼저, 본 실시예의 반도체 패키지의 패키지는 디스플레이 기기의 드라이버 IC로 사용될 수 있으며, 드라이버 IC의 경우 트랜지스터와의 데이터 신호 송수신을 위한 데이터 라인들과, 드라이버 IC와 LCD 패널등의 전원을 전달하는 파워 라인들이 서로 복잡하게 배열되어 있다.
여기서, 반도체 패키지 내에서 상기 데이터 라인으로 구성되는 메탈 라인을 데이터 라인 메탈로 기재하며, 상기 파워 라인으로 구성되는 메탈 라인을 파워 라인 메탈로 기재한다.
도 10을 참조하면, 복수개의 데이터 라인 메탈들(142)과, 복수개의 파워 라인 메탈(141)들이 반도체 패키지에 형성되며, 도 10의 그림은 상기 데이터 라인 메탈들과 파워 라인 메탈들을 위에서 바라본 경우이다.
앞서 설명한 바와 같이, 드라이버 IC 내에서는 전력을 전달하는 파워 라인들을 통하여 많은 양의 열이 발생하게 된다. 본 실시예에서는 방열을 위하여 상기 파워 라인 메탈의 일부를 노출시키며, 특히, 노출된 파워 메탈 라인을 방열 범프와 전기적으로 연결시킴으로써, 효과적인 방열이 이루어지도록 한다.
도 10에는 복수개의 데이터 라인 메탈들(142) 양측에 파워 라인 메탈들(141)이 형성되고, 상기 파워 라인 메탈 상에 방열 범프가 형성되는 것으로 도시되어 있으며, 양측의 방열 범프가 포함되는 B-B'라인을 중심으로 단면 구성을 설명하여 본다.
도 11을 참조하면, 트랜지스터, 상기 트랜지스터를 연결하는 비아 메탈, 상기 비아 메탈과 연결되는 메탈 패턴들이 형성된 기판(101) 상에 메탈 패턴의 최상위층이 되는 라인 메탈들(141,142)이 형성된다. 라인 메탈들은 드라이버 IC로서 전력을 공급하기 위한 파워 라인 메탈(141)과, 데이터의 송수신을 위한 데이터 라인 메탈(142)을 포함한다.
그리고, 최상위의 파이널 메탈 패턴인 파워 라인 메탈(141)과 데이터 라인 메탈(142)사이를 절연시키기 위한 절연층(110)이 형성된다. 특히, 상기 절연층(110)의 일부는 식각되어 상기 파워 라인 메탈(141)의 일부가 노출되도록 한다. 그리고, 상기 데이터 라인 메탈(142)은 상기 절연층(110)에 의한 전기적인 절연은 유지된다.
상기 파워 라인 메탈(141) 상에 위치하는 절연층의 일부는 제거된 상태를 갖으며, 절연층의 식각된 영역에 방열을 위한 방열 범프(250)가 형성된다. 주로 열이 발생되는 파워 라인 메탈(141)의 일부를 노출시키는 것만으로도 충분히 방열이 이루어질 수 있으며, 더욱더 방열 효과를 증대시키기 위하여 금속 재질의 방열 범프(250)가 상기 파워 라인 메탈(141)과 전기적으로 연결된다. 그리고, 상기 절연층(110) 표면으로부터 돌출되는 상기 방열 범프(250)의 높이(C)는 10~20㎛ 범위가 될 수 있으며, 본 발명자는 상기 방열 범프(250)의 높이(C)를 15㎛가 되도록 형성하는 것을 실험한 바 있다.
이러한 구조를 갖는 반도체 패키지는 상기 파워 라인 메탈(141)의 일부가 노출되는 것에 의하여 방열이 이루어질 수 있으며, 나아가 방열 범프(250)에 의한 방열 효과는 증대될 수 있다. 특히, 상기 파워 라인 메탈(141)의 일부를 노출시키는 공정과, 상기 방열 범프(250)를 형성시키는 공정은 기존의 반도체 패키지 제조공정과 함께 수행되는 것이 가능하므로, 실시예에 따른 방열 구조를 달성하기 위하여 반드시 추가 공정을 수행하여야 하는 것은 아니다.
드라이버 IC의 경우, 디스플레이 패널과 상기 드라이버 IC를 전기적으로 연결시키기 위하여 드라이버 IC에는 패드 영역(pad region)이 구성되며, 상기 패드 영역을 형성시키는 공정과 함께 상기 파워 라인 메탈(141)의 노출 및, 방열 범프(250)의 형성이 가능하다. 참고로, 도 3 내지 도 9에 도시된 제 1 실시예의 반도체 패키지 역시 상기 패드 영역이 형성되며, 설명의 편의를 위하여 제 2 실시예에 대한 도면에 상기 패드 영역이 도시된다.
도 12와 도 13은 제 2 실시예의 반도체 패키지를 제조하는 방법을 설명하는 도면이다.
드라이버 IC의 경우, 반도체 기판(101)에 다수의 파워 라인 메탈들과 데이터 라인 메탈들이 형성되는데, 최상위층의 파워 라인 메탈만을 도시하였다. 도 12를 참조하면, 본 실시예에서는 파워 라인 메탈을 방열시키기 위한 구조를 제안하므로, 라인 영역(Line Reion)에 포함되는 데이터 라인 메탈에 대해서는 도시를 생략하였다.
파워 라인 메탈(141)은, 기판(101) 상에 디스플레이 패널과의 전기적인 연결을 위하여 형성되는 패드 영역(Pad Region)의 패드 메탈(300)과 함께 형성된다. 따라서, 패드 메탈(300)이 Al으로 이루어지는 경우, 상기 파워 라인 메탈(141) 역시 동일한 공정으로 형성된 Al으로 이루어진다.
그리고, 상기 기판(101)상에 절연층(110)을 형성한 다음, 상기 절연층(110,310)의 일부를 제거하는 식각공정이 수행되는데, 이때의 식각공정은 상기 파워 라인 메탈(141) 상에 위치하는 절연층과, 상기 패드 메탈(300) 상에 위치하는 절연층을 제거하기 위함이다.
상기 기판(101) 상에 형성하는 절연층(110,310)의 일부를 제거함으로써, 상기 파워 라인 메탈(141)의 일부가 노출되고, 상기 패드 메탈(300)의 일부도 노출된다. 특히, 상기 파워 라인 메탈(141)의 일부가 노출되도록 절연층(110)을 식각하는 것은 드라이버 IC의 방열을 위한 것이며, 상기 패드 메탈(300)의 일부가 노출되도록 절연층(310)을 식각하는 것은 디스플레이 패널 등과의 전기적인 연결을 위한 것이다. 상기 파워 라인 메탈(141)의 일부를 노출시키기 위하여 상기 절연층(110)을 식각함으로써, 형성되는 개구부는 앞서 설명한 방열홀과 유사하다고 할 수 있다.
패드 영역에서 진행되는 패드 메탈 형성 공정과, 절연층 식각을 통한 패드 메탈의 일부를 노출시키는 공정은 드라이버 IC에서 수행되어야 하는 공정이며, 이러한 공정 내에서 마스크의 디자인을 변경하는 것만으로 라인 영역에서의 파워 라인 메탈(141)의 일부를 노출시키는 것이 가능하다.
도 12에서와 같이, 상기 파워 라인 메탈(141)의 일부가 노출된 구조로도 드라이버 IC의 방열이 이루어질 수 있기 때문에, 라인 영역에 대해서 별도의 후속 공정을 진행하지 않아도 된다. 상기 파워 라인 메탈(141)의 일부가 노출된 상태를 유지하면서, 패드 영역을 형성한 경우가 도 14에 도시되어 있다. 다만, 방열 효과를 더욱 증대시키기 위하여, 패드 영역에서 진행되는 공정과 함께 방열 범프(250)를 더 형성할 수 있다.
도 13을 참조하면, 라인 영역의 파워 라인 메탈(141)과, 패드 영역의 패드 메탈(300)의 일부가 노출된 상태에서, 각각 방열 범프(250)와 패드 범프(340)를 형성하기 위한 공정을 수행한다.
Au으로 이루어진 패드 범프(340)와 방열 범프(250)가 형성되므로, 방열 범프와 패드 범프 모두 Au로 이루어질 수 있다.
그리고, 상기 파워 라인 메탈(141)과 패드 메탈(300) 상에 Au로 이루어진 방열 범프와 패드 범프를 형성하기 전에, 금속 간의 적층시 필요한 배리어메탈들이 더 형성될 수 있다. 예를 들면, Al으로 이루어진 파워 라인 메탈과 패드 메탈 상에 TiW로 이루어진 제 1 베리어 메탈(210,320)을 형성하고, 상기 제 1 베리어 메탈(210,320) 상에 Au로 이루어진 제 2 베리어 메탈(220,330)을 더 형성할 수 있다.
결국, 제어 대상의 패널이나 기기와 연결되는 드라이버 IC에서 형성하여야 할 패드 영역의 제조와 함께, 방열 구조를 제조할 수 있다.

Claims (22)

  1. 트랜지스터가 형성되는 기판;
    상기 기판 상에 형성되고, 전력을 전달하기 위한 파워 라인 메탈;
    상기 기판 상에 형성되고, 상기 트랜지스터와의 데이터 송수신을 위한 데이터 라인 메탈;
    상기 파워 라인 메탈과 상기 데이터 라인 메탈 사이의 절연을 위해 상기 기판 상에 형성되고, 상기 파워 라인 메탈의 일부를 노출시키는 개구부를 갖는 절연층; 및
    상기 절연층 상에 형성되고, 상기 개구부를 통해 상기 파워 라인 메탈과 연결되는 방열층을 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 개구부 내에 형성되며 상기 파워 라인 메탈과 상기 방열층을 연결하는 컨택 메탈을 더 포함하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 방열층은 금속 재질로 이루어지고, 상기 절연층 상에서 상호 이격되도록 형성된 복수의 방열 패턴들로 이루어지는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 방열 패턴들은 상기 파워 라인 메탈 상에 위치하는 제 1 방열 패턴과, 상기 데이터 라인 메탈 상에 위치하는 제 2 방열 패턴을 포함하는 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 제 1 방열 패턴과 제 2 방열 패턴은 전기적으로 서로 연결되는 반도체 패키지.
  6. 제 4 항에 있어서,
    상기 제 1 방열 패턴과 제 2 방열 패턴 상에는 절연 물질로 이루어진 패시베이션층이 형성되는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 방열층은 금속 재질의 단일 몸체로 이루어지고,
    상기 방열층은 상호 간격을 두고 형성되는 복수 개의 방열홀을 포함하는 반도체 패키지.
  8. 제 7 항에 있어서,
    상기 방열층의 제 1 면에서의 상기 방열홀의 사이즈와, 상기 방열층의 제 2 면에서의 상기 방열층의 사이즈는 상이하도록 형성되는 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 반도체 패키지는 디스플레이 패널을 제어하기 위한 드라이버 IC이고,
    상기 디스플레이 패널과의 전기적인 연결이 이루어지도록 하는 패드 영역을 더 포함하고,
    상기 패드 영역은 상기 기판 상에 형성되는 패드 메탈과, 상기 패드 메탈 상에 형성되면서 상기 디스플레이 패널과의 전기적인 연결이 이루어지는 패드 범프를 포함하고,
    상기 패드 메탈과, 상기 파워 라인 메탈은 동일한 금속 물질로 이루어지는 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 패드 메탈과 파워 라인 메탈은 Al으로 이루어지는 반도체 패키지.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 4 항에 있어서,
    상기 제 1 방열 패턴과 제 2 방열 패턴이 서로 이격되는 거리는, 상기 제 1 방열 패턴의 상측부에서의 이격 거리와, 상기 제 1 방열 패턴의 하측부에서의 이격 거리가 서로 상이한 반도체 패키지.
  18. 디스플레이 패널 제어를 위한 드라이버 IC에 사용되는 반도체 패키지로서,
    트랜지스터가 형성되는 기판;
    상기 기판 상에 형성되고, 상기 디스플레이 패널로 전원을 인가하기 위한 파워 라인 메탈;
    상기 기판 상에 형성되고, 상기 트랜지스터와의 데이터 송수신을 위한 데이터 라인 메탈;
    상기 파워 라인 메탈과 상기 데이터 라인 메탈 사이의 절연을 위해 상기 기판 상에 형성되고, 상기 파워 라인 메탈의 일부를 노출시키는 방열홀을 갖는 절연층; 및
    상기 방열홀 내에 형성되고, 상기 파워 라인 메탈과 연결되는 방열 범프를 포함하는 반도체 패키지.
  19. 삭제
  20. 제 18 항에 있어서,
    상기 디스플레이 패널과의 전기적인 연결이 이루어지도록 하는 패드 영역을 더 포함하고,
    상기 패드 영역은 상기 기판 상에 형성되는 패드 메탈과, 상기 패드 메탈 상에 형성되면서 상기 디스플레이 패널과의 전기적인 연결이 이루어지는 패드 범프를 포함하는 반도체 패키지.
  21. 제20항에 있어서,
    상기 패드 메탈과 상기 파워 라인 메탈은 동일한 금속 물질로 이루어지는 반도체 패키지.
  22. 제 20 항에 있어서,
    상기 방열 범프와 상기 패드 범프는 동일한 금속 물질로 이루어지는 반도체 패키지.
KR1020130153968A 2013-12-11 2013-12-11 반도체 패키지 Expired - Fee Related KR101566593B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130153968A KR101566593B1 (ko) 2013-12-11 2013-12-11 반도체 패키지
US14/300,899 US20150162346A1 (en) 2013-12-11 2014-06-10 Semiconductor Package
TW103137341A TWI539500B (zh) 2013-12-11 2014-10-29 半導體封裝
CN201410628911.9A CN104716111B (zh) 2013-12-11 2014-11-10 半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130153968A KR101566593B1 (ko) 2013-12-11 2013-12-11 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20150068130A KR20150068130A (ko) 2015-06-19
KR101566593B1 true KR101566593B1 (ko) 2015-11-05

Family

ID=53271974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130153968A Expired - Fee Related KR101566593B1 (ko) 2013-12-11 2013-12-11 반도체 패키지

Country Status (4)

Country Link
US (1) US20150162346A1 (ko)
KR (1) KR101566593B1 (ko)
CN (1) CN104716111B (ko)
TW (1) TWI539500B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
KR102594020B1 (ko) * 2016-12-07 2023-10-27 삼성디스플레이 주식회사 표시 장치
CN107068724B (zh) * 2017-04-24 2020-06-12 京东方科技集团股份有限公司 Oled显示面板及其制备方法、oled显示器
KR102495582B1 (ko) 2018-02-08 2023-02-06 삼성전자주식회사 평탄화된 보호막을 갖는 반도체 소자 및 그 제조방법
US11056443B2 (en) * 2019-08-29 2021-07-06 Micron Technology, Inc. Apparatuses exhibiting enhanced stress resistance and planarity, and related methods
CN113964150A (zh) * 2021-10-28 2022-01-21 京东方科技集团股份有限公司 显示面板和显示设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249222B1 (ko) * 1997-04-11 2000-03-15 구자홍 액정표시장치및그제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4416376B2 (ja) * 2002-05-13 2010-02-17 富士通株式会社 半導体装置及びその製造方法
KR100484092B1 (ko) * 2002-12-26 2005-04-18 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100543478B1 (ko) * 2002-12-31 2006-01-20 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US8664759B2 (en) * 2005-06-22 2014-03-04 Agere Systems Llc Integrated circuit with heat conducting structures for localized thermal control
KR101240652B1 (ko) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
US7838988B1 (en) * 2009-05-28 2010-11-23 Texas Instruments Incorporated Stud bumps as local heat sinks during transient power operations
KR101698932B1 (ko) * 2010-08-17 2017-01-23 삼성전자 주식회사 반도체 패키지 및 그 제조방법
US9093429B2 (en) * 2012-06-27 2015-07-28 Freescale Semiconductor, Inc. Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
CN202674111U (zh) * 2012-06-29 2013-01-16 山东正诺机械科技有限公司 一种新型汽车刹车制动盘

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249222B1 (ko) * 1997-04-11 2000-03-15 구자홍 액정표시장치및그제조방법

Also Published As

Publication number Publication date
TWI539500B (zh) 2016-06-21
CN104716111A (zh) 2015-06-17
KR20150068130A (ko) 2015-06-19
CN104716111B (zh) 2017-09-08
TW201523711A (zh) 2015-06-16
US20150162346A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
KR101566593B1 (ko) 반도체 패키지
US10643948B2 (en) Film package and package module including the same
US7999341B2 (en) Display driver integrated circuit device, film, and module
KR102523979B1 (ko) 표시 장치
KR20070119530A (ko) Ｉｃ 칩 실장 패키지, 및 이것을 사용한 화상 표시 장치
KR102714981B1 (ko) 집적회로 칩과 이를 포함하는 집적회로 패키지 및 디스플레이 장치
TWI747914B (zh) 顯示設備
KR20150038842A (ko) 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
CN112068367A (zh) 电子装置及拼接式电子装置
US20140014975A1 (en) Semiconductor chip including heat radiation member, and display module
KR20200086918A (ko) 집적회로 칩과 이를 포함하는 집적회로 패키지 및 디스플레이 장치
CN108574158B (zh) 显示装置及其制造方法
US9607960B1 (en) Bonding structure and flexible device
CN112436033A (zh) 显示装置和印刷电路板
US11728261B2 (en) Chip on film package and display apparatus including the same
US20240389229A1 (en) Electronic device
KR20120063202A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
KR20170080893A (ko) 연성인쇄회로필름 및 이를 포함하는 표시장치
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
US11842945B2 (en) Chip on film package and display apparatus including the same
US20230119961A1 (en) Chip on film package and display device including the same
KR20220112570A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
US10090269B2 (en) Bump structure, display device including a bump structure, and method of manufacturing a bump structure
KR102017643B1 (ko) 연성 회로 기판 및 그 제조 방법
JP6546739B2 (ja) 半導体集積回路装置およびその製造方法、および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131211

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150223

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150826

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151030

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151030

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190923

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee