[go: up one dir, main page]

KR101549291B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR101549291B1
KR101549291B1 KR1020120118861A KR20120118861A KR101549291B1 KR 101549291 B1 KR101549291 B1 KR 101549291B1 KR 1020120118861 A KR1020120118861 A KR 1020120118861A KR 20120118861 A KR20120118861 A KR 20120118861A KR 101549291 B1 KR101549291 B1 KR 101549291B1
Authority
KR
South Korea
Prior art keywords
gate
lines
resistance value
gate link
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120118861A
Other languages
English (en)
Other versions
KR20140056421A (ko
Inventor
김대현
신홍재
윤중선
다카수기신지
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120118861A priority Critical patent/KR101549291B1/ko
Priority to EP12194598.4A priority patent/EP2725414A1/en
Priority to US13/712,685 priority patent/US20140118321A1/en
Priority to JP2012275499A priority patent/JP2014085661A/ja
Priority to CN201210551865.8A priority patent/CN103778879A/zh
Publication of KR20140056421A publication Critical patent/KR20140056421A/ko
Application granted granted Critical
Publication of KR101549291B1 publication Critical patent/KR101549291B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0495—Use of transitions between isotropic and anisotropic phases in liquid crystals, by voltage controlled deformation of the liquid crystal molecules, as opposed to merely changing the orientation of the molecules as in, e.g. twisted-nematic [TN], vertical-aligned [VA], cholesteric, in-plane, or bi-refringent liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 표시패널의 휘도 불균일을 최소화할 수 있는 위한 표시장치에 관한 것이다. 본 발명의 실시 예에 따른 표시장치는 데이터 라인들과 게이트 라인들을 포함하는 표시패널; 상기 게이트 라인들에 게이트 펄스를 순차적으로 공급하는 게이트 드라이브 IC; 상기 데이터 라인들에 데이터 전압을 공급하는 데이터 드라이브 IC를 포함하고, 상기 게이트 드라이브 IC는 게이트 링크 라인들을 통해 상기 게이트 라인들에 접속되고, 상기 게이트 드라이브 IC에 접속된 게이트 링크 라인들의 저항값들은 상기 게이트 드라이브 IC의 일측 가장자리부터 타측 가장자리까지 4차 함수에 의해 정의되는 곡선으로 분포되는 것을 특징으로 한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시패널의 휘도 불균일을 최소화할 수 있는 위한 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 평판표시장치가 활용되고 있다.
도 1은 종래 평판표시장치의 일 예를 보여주는 블록도이다. 도 1을 참조하면, 종래 평판표시장치는 표시패널(DIS), 게이트 구동회로(10), 및 데이터 구동회로(20) 등을 포함한다. 표시패널(DIS)은 게이트 라인들, 데이터 라인들, 및 매트릭스 형태로 배치되는 화소들을 포함한다. 표시패널(DIS)의 화소들 각각은 게이트 구동회로(10)로부터 게이트 라인들에 공급되는 게이트 신호에 응답하여 데이터 구동회로(20)로부터 데이터 라인들에 공급되는 데이터 전압을 공급받음으로써 화상을 표시한다. 게이트 구동회로(10)는 게이트 신호를 순차적으로 발생하는 다수의 게이트 드라이브 IC들(11, 12, 13)을 포함하며, 게이트 드라이브 IC들(11, 12, 13) 각각은 게이트 링크 라인(GLL)들을 통해 표시패널(DIS)의 게이트 라인들과 접속된다. 데이터 구동회로(20)는 데이터 전압을 공급하는 다수의 데이터 드라이브 IC들(21, 22, 23)을 포함하며, 데이트 드라이브 IC들(21, 22, 23) 각각은 데이터 링크 라인(DLL)들을 통해 표시패널(DIS)의 데이터 라인들과 접속된다.
게이트 드라이브 IC(11, 12, 13)의 크기와 표시패널(DIS)의 크기가 다르기 때문에, 게이트 드라이브 IC(11, 12, 13)의 중앙부부터 가장자리까지 형성되는 게이트 링크 라인(GLL)들의 길이가 서로 다르다. 즉, 게이트 드라이브 IC(11, 12, 13)의 중앙부와 게이트 라인을 연결하는 중앙 게이트 링크 라인의 길이가 가장 짧고, 게이트 드라이브 IC(11, 12, 13)의 가장자리와 게이트 라인을 연결하는 가장자리 게이트 링크 라인의 길이가 가장 길다. 이로 인해, 중앙 게이트 링크 라인의 배선 저항이 가장 작고, 가장자리 게이트 링크 라인의 배선 저항이 가장 크다.
도 2a는 중앙 게이트 링크 라인을 통해 공급되는 게이트 펄스의 파형도이고, 도 2b는 가장자리 게이트 링크 라인을 통해 공급되는 게이트 펄스의 파형도이다. 도 2a를 참조하면, 중앙 게이트 링크 라인의 배선 저항이 작기 때문에, 중앙 게이트 링크 라인을 통해 게이트 라인에 공급되는 게이트 펄스는 펄스 딜레이(d1)가 작다. 이에 비해, 도 2b를 참조하면, 가장자리 게이트 링크 라인의 배선 저항이 크기 때문에, 가장자리 게이트 링크 라인을 통해 게이트 라인에 공급되는 게이트 펄스는 펄스 딜레이(d2)가 크다. 이러한 펄스 딜레이의 차이로 인해, 가장자리 게이트 링크 라인을 통해 게이트 펄스를 공급받는 화소들과 중앙 게이트 링크 라인을 통해 게이트 펄스를 공급받는 화소들에 동일한 데이터 전압이 공급되더라도, 가장자리 게이트 링크 라인을 통해 게이트 펄스를 공급받는 화소들이 표시하는 휘도와 중앙 게이트 링크 라인을 통해 게이트 펄스를 공급받는 화소들이 표시하는 휘도는 서로 달라지는 문제가 발생한다. 즉, 표시패널의 휘도가 위치에 따라 불균일한 문제가 발생한다.
또한, 최근에는 표시장치의 디자인을 강조하기 위해 표시장치의 베젤 영역(B)을 최소화하는 추세에 있으며, 이로 인해 게이트 드라이브 IC(11, 12, 13)와 표시패널(DIS) 간의 간격은 매우 좁게 형성된다. 베젤 영역(B)은 표시장치에서 영상을 표시하지 않는 비표시영역을 의미한다. 게이트 링크 라인(GLL)들의 배선 폭을 조정함으로써 게이트 링크 라인(GLL)들의 배선 저항의 차이를 줄일 수 있으나, 이는 베젤 영역(B)을 증가시키기 때문에, 본 발명의 과제를 해결하기에는 문제가 있다.
본 발명은 베젤 영역을 늘리지 않고, 표시패널의 휘도 불균일을 최소화할 수 있는 표시장치를 제공한다.
본 발명의 표시장치는 데이터 라인들과 게이트 라인들을 포함하는 표시패널, 게이트 라인들에 게이트 펄스를 순차적으로 공급하는 게이트 드라이브 IC 및 데이터 라인들에 데이터 전압을 공급하는 데이터 드라이브 IC를 포함한다. 게이트 드라이브 IC는 게이트 링크 라인들을 통해 게이트 라인들에 접속되고, 게이트 드라이브 IC의 일측 가장자리로부터 타측 가장자리까지 접속된 게이트 링크 라인들의 저항값들은 다음의 [수학식]과 같은 4차 함수에 의해 정의되는 곡선으로 분포된다.
[수학식]
Figure 112015058092576-pat00012

이때, a, b, c, d, e는 0이 아닌 실수.
삭제
본 발명은 게이트 링크 라인들의 저항값들이 게이트 드라이브 IC의 일측 가장자리부터 타측 가장자리까지 4차 함수에 의해 정의되는 곡선으로 분포되도록 조정한다. 또한, 본 발명은 표시패널에 두 개 이상의 스캔 펄스들이 공급되는 경우, 휘도 불균일에 더 영향을 미치는 스캔 펄스를 공급하는 스캔 라인들에 접속된 게이트 링크 라인들의 최대 저항값과 최소 저항값의 차이를 최소화한다. 그 결과, 본 발명은 베젤 영역을 늘리지 않고, 표시패널의 휘도 불균일을 최소화할 수 있다.
도 1은 종래 평판표시장치의 일 예를 보여주는 블록도.
도 2a는 중앙 게이트 링크 라인을 통해 공급되는 게이트 펄스의 파형도.
도 2b는 가장자리 게이트 링크 라인을 통해 공급되는 게이트 펄스의 파형도.
도 3은 본 발명의 실시 예에 따른 표시장치를 개략적으로 나타내는 블록도.
도 4는 본 발명의 제1 실시 예에 따른 화소의 일 예를 보여주는 도면.
도 5는 본 발명의 제1 실시 예에 따른 게이트 드라이브 IC와 표시패널의 게이트 라인들을 접속하는 게이트 링크 라인들을 상세히 보여주는 일 예시도면.
도 6은 본 발명의 제1 실시 예에 따른 게이트 링크 라인들의 배선 저항값들의 변화를 보여주는 그래프.
도 7은 본 발명의 제2 실시 예에 따른 화소의 일 예를 보여주는 도면.
도 8은 본 발명의 제2 실시 예에 따른 게이트 드라이브 IC와 표시패널의 게이트 라인들을 접속하는 게이트 링크 라인들을 상세히 보여주는 일 예시도면.
도 9는 본 발명의 제2 실시 예에 따른 제1 및 제2 게이트 링크 라인들의 배선 저항값들의 변화를 보여주는 그래프.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
도 3은 본 발명의 실시 예에 따른 표시장치를 개략적으로 나타내는 블록도이다. 도 3을 참조하면, 본 발명의 실시 예에 따른 표시장치는 표시패널(100), 게이트 구동회로(110), 데이터 구동회로(120), 타이밍 콘트롤러(130), 호스트 시스템(140) 등을 포함한다.
본 발명의 실시 예에 따른 표시장치의 표시패널(100)은 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 등의 평판 표시소자로도 구현될 수 있다. 도 4에서는 표시패널(100)이 액정표시소자로 구현된 것을 중심으로 설명하고, 도 7에서는 표시패널(100)이 유기발광다이오드 소자로 구현된 것을 중심으로 설명할 것이다.
게이트 구동회로(110)는 다수의 게이트 드라이브 IC(integrated circuit)들(111, 112, 113)을 포함한다. 게이트 드라이브 IC들(111, 112, 113) 각각은 화소들 각각의 적어도 하나 이상의 스위칭 TFT를 제어하기 위한 적어도 하나 이상의 게이트 펄스(또는 스캔 펄스)를 표시패널(100)의 게이트 라인(또는 스캔 라인)들에 공급한다. 게이트 드라이브 IC들(111, 112, 113)은 게이트 링크 라인(GLL)들을 통해 게이트 라인들에 접속된다. 게이트 드라이브 IC들(111, 112, 113)은 게이트 TCP(tape carrier package) 상에 실장될 수 있고, 게이트 TCP는 TAB(tape automated bonding) 공정에 의해 표시패널(100)에 접합될 수 있다. 또는, 게이트 드라이브 IC들(111, 112, 113)은 GIP(gate in panel) 공정에 의해 표시패널(100)의 화소들과 동시에 직접 형성될 수도 있다. 게이트 링크 라인들(GLL) 및 게이트 드라이브 IC들(111, 112, 113)에 대한 자세한 설명은 도 5 및 도 7을 결부하여 상세히 설명한다.
데이터 구동회로(120)는 다수의 소스 드라이브 IC들(121, 122, 123)을 포함한다. 소스 드라이브 IC들(121, 122, 123)은 타이밍 콘트롤러(130)로부터 디지털 영상 데이터(RGB)를 입력받는다. 소스 드라이브 IC들(121, 122, 123)은 타이밍 콘트롤러(130)로부터의 소스 타이밍 제어신호에 따라 감마보상전압들을 이용하여 디지털 영상 데이터(RGB)를 아날로그 데이터 전압으로 변환하고, 데이터 전압을 게이트 펄스와 동기화(synchronization)하여 표시패널(100)의 데이터 라인들에 공급한다. 소스 드라이브 IC들(121, 122, 123)은 데이터 링크 라인(DLL)들을 통해 데이터 라인들에 접속된다. 소스 드라이브 IC들(121, 122, 123)은 소스 TCP 상에 실장될 수 있고, 소스 TCP는 TAB 공정에 의해 표시패널(100)과 소스 PCB(printed circuit board)에 접합될 수 있다. 또는, 소스 드라이브 IC들(121, 122, 123)은 COG(chip on glass) 공정에 의해 표시패널(100)에 직접 접착될 수도 있다.
타이밍 콘트롤러(130)는 호스트 시스템(140)으로부터 디지털 영상 데이터(RGB)와 타이밍 신호를 입력받는다. 타이밍 신호는 수직 동기신호(vertical synchronization signal), 수평 동기신호(horizontal synchronization signal), 데이터 인에이블 신호(data enable signal), 도트 클럭(dot clock) 등을 포함할 수 있다. 타이밍 콘트롤러(130)는 타이밍 신호에 기초하여 게이트 구동회로(110)와 데이터 구동회로(120)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 구동회로(110)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GCS), 데이터 구동회로(120)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS)를 포함한다. 타이밍 콘트롤러(130)는 게이트 타이밍 제어신호(GCS)를 게이트 구동회로(110)로 출력하고, 디지털 영상 데이터(RGB)와 데이터 타이밍 제어신호(DCS)를 데이터 구동회로(120)로 출력한다.
호스트 시스템(140)은 외부 비디오 소스 기기로부터 입력되는 디지털 영상 데이터(RGB)를 표시패널(100)에 표시하기에 적합한 해상도의 데이터 포맷으로 변환하기 위해 스케일러(scaler)가 내장된 시스템 온 칩(System on Chip)을 포함할 수 있다. 호스트 시스템(140)은 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 디지털 영상 데이터(RGB)와 타이밍 신호들을 타이밍 콘트롤러(130)에 공급한다.
도 4는 본 발명의 제1 실시 예에 따른 화소의 일 예를 보여주는 도면이다. 도 4를 참조하면, 본 발명의 제1 실시 예에 따른 화소는 표시패널(100)이 액정표시소자로 구현된 것을 중심으로 설명하였다. 표시패널(100)이 액정표시소자로 구현된 경우, 표시패널(100)은 두 장의 기판과 이들 사이에 형성된 액정층을 포함한다. 표시패널(100)의 하부 기판에는 다수의 데이터 라인(DL)들과 다수의 게이트 라인(GL)들이 교차된다. 데이터 라인(DL)들과 게이트 라인(GL)들의 교차 구조에 의해 표시패널(100)에는 화소들이 매트릭스 형태로 배치된다. 화소들 각각은 박막 트랜지스터(thin film transistor, 이하 "TFT"라 칭함), TFT에 접속된 액정셀(Clc), 및 스토리지 커패시터(storage capacitor, SC) 등을 포함한다. TFT는 게이트 라인(GL)의 게이트 펄스에 응답하여 데이터 라인(DL)의 데이터 전압을 화소 전극(1)에 공급한다. 스토리지 커패시터(SC)는 화소 전극(1)에 공급된 데이터 전압을 소정의 기간 동안 유지한다. 액정셀(Clc)은 화소 전극(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소 전극(1)과 함께 하부 유리기판상에 형성된다. 표시패널(100)의 상부 기판상에는 블랙매트릭스, 컬러필터 등이 형성된다. 표시패널(100)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.
표시패널(100)이 액정표시소자로 구현된 경우, 표시장치는 표시패널(100)에 빛을 조사하기 위한 백라이트 유닛을 필요로 한다. 백라이트 유닛은 표시패널(100)에 광을 조사하는 다수의 광원을 포함한다. 백라이트 유닛은 직하형(direct type)과 에지형(edge type) 중 어느 하나로 구현될 수 있다. 직하형 백라이트 유닛은 표시패널(100)의 아래에 다수의 광학 시트들과 확산판이 적층되고 확산판 아래에 다수의 광원이 배치되는 구조를 갖는다. 에지형 백라이트 유닛은 표시패널(100)의 아래에 다수의 광학 시트들과 도광판이 적층되고 도광판의 측면에 다수의 광원들이 배치되는 구조를 갖는다.
도 5는 본 발명의 제1 실시 예에 따른 게이트 드라이브 IC와 표시패널의 게이트 라인들을 접속하는 게이트 링크 라인들을 상세히 보여주는 일 예시도면이다. 도 5를 참조하면, 게이트 드라이브 IC(GIC)는 게이트 링크 라인(GLL)들을 통해 표시패널(100)의 게이트 라인(GL)들에 접속된다. 게이트 드라이브 IC(GIC)의 크기와 표시패널(100)의 크기가 다르기 때문에, 게이트 드라이브 IC(GIC)의 중앙부(C)부터 일측 가장자리(EF)까지 형성되는 게이트 링크 라인(GLL)들의 길이가 서로 다르다. 게이트 드라이브 IC(GIC)의 중앙부(C)에서 일측 가장자리(EF)로 갈수록 게이트 링크 라인(GLL)의 길이가 길어진다. 즉, 게이트 링크 라인(GLL)들 중에서, 게이트 드라이브 IC(GIC)의 중앙부(C)와 게이트 라인(GL)을 연결하는 중앙 게이트 링크 라인(GLLC)의 길이가 가장 짧고, 게이트 드라이브(GIC)의 일측 가장자리(EF)와 게이트 라인(GL)을 연결하는 일측 가장자리 게이트 링크 라인(GLLEF)의 길이가 가장 길다. 이로 인해, 중앙 게이트 링크 라인(GLLC)의 배선 저항이 가장 작고, 일측 가장자리 게이트 링크 라인(GLLEF)의 배선 저항이 가장 크다.
또한, 게이트 드라이브 IC(GIC)의 중앙부(C)에서 타측 가장자리(ES)로 갈수록 게이트 링크 라인(GLL)의 길이가 길어진다. 즉, 게이트 링크 라인(GLL)들 중에서, 게이트 드라이브 IC(GIC)의 중앙부(C)와 게이트 라인(GL)을 연결하는 중앙 게이트 링크 라인(GLLC)의 길이가 가장 짧고, 게이트 드라이브(GIC)의 타측 가장자리(ES)와 게이트 라인(GL)을 연결하는 타측 가장자리 게이트 링크 라인(GLLES)의 길이가 가장 길다. 이로 인해, 중앙 게이트 링크 라인(GLLC)의 배선 저항이 가장 작고, 타측 가장자리 게이트 링크 라인(GLLES)의 배선 저항이 가장 크다.
결국, 게이트 드라이브 IC(GIC)의 중앙부(C)에서 일측 가장자리(EF) 또는 타측 가장자리(ES)로 갈수록 게이트 링크 라인(GLL)의 길이가 길어지기 때문에, 게이트 드라이브 IC(GIC)의 중앙부(C)에서 일측 가장자리(EF) 또는 타측 가장자리(ES)로 갈수록 게이트 링크 라인(GLL)의 배선 저항이 커진다. 도 2a 및 도 2b에서 살펴본 바와 같이, 게이트 링크 라인(GLL)들의 배선 저항의 차이는 게이트 펄스의 펄스 딜레이를 초래하며, 이로 인해 표시패널(100)의 휘도 불균형이 발생하게 된다. 따라서, 중앙 게이트 링크 라인(GLLC)의 배선 저항과 일측 가장자리 게이트 링크 라인(GLLEF) 또는 타측 가장자리 게이트 링크 라인(GLLES)의 배선 저항을 최소화할 필요가 있으며, 이에 대하여는 도 6을 결부하여 상세히 설명한다.
도 6은 본 발명의 제1 실시 예에 따른 게이트 링크 라인들의 배선 저항값들의 변화를 보여주는 그래프이다. 도 6을 참조하면, 게이트 드라이브 IC(GIC)에 접속된 게이트 링크 라인(GLL)들의 배선 저항값들(LINK_R)은 일측 가장자리(EF)로부터 중앙부(C)로 갈수록 감소하고, 게이트 드라이브 IC(GIC)에 접속된 게이트 링크 라인(GLL)들의 배선 저항값들(LINK_R)은 중앙부(C)로부터 타측 가장자리(ES)로 갈수록 증가한다.
특히, 게이트 드라이브 IC(GIC)에 접속된 게이트 링크 라인(GLL)들의 배선 저항값들(LINK_R)은 일측 가장자리(EF)로부터 타측 가장자리(ES)까지 U자형 분포를 갖는다. 구체적으로, 게이트 드라이브 IC(GIC)에 접속된 게이트 링크 라인(GLL)들의 저항값들(LINK_R)은 게이트 드라이브 IC(GIC)의 일측 가장자리(EF)부터 타측 가장자리(ES)까지 4차 함수에 의해 정의되는 곡선으로 분포되도록 구현될 수 있다. 도 6에 도시된 4차 함수에 의해 정의되는 곡선은 수학식 1과 같이 정의될 수 있다. 게이트 링크 라인(GLL)들의 저항값들(LINK_R)은 게이트 링크 라인(GLL)들의 배선 길이 및 배선 폭을 조정함으로써, 일측 가장자리(EF)부터 타측 가장자리(ES)까지 4차 함수에 의해 정의되는 곡선으로 분포될 수 있을 것이다.
Figure 112012087065845-pat00001
수학식 1에서, x는 게이트 드라이브 IC(GIC)의 일측 가장자리(EF)부터 타측 가장자리(ES)에서 게이트 링크 라인(GLL)의 위치를 나타내는 위치 변수를 의미하고, y는 해당 위치에서의 저항값을 의미한다. 상수 a, b, c, d, e는 일측 가장자리(EF)부터 타측 가장자리(ES)까지의 저항값들을 어떻게 설계하느냐에 따라 달라질 수 있다.
도 7은 본 발명의 제2 실시 예에 따른 화소의 일 예를 보여주는 도면이다. 도 7을 참조하면, 본 발명의 제2 실시 예에 따른 화소는 표시패널(100)이 유기발광다이오드 소자로 구현된 것을 중심으로 설명하였다. 표시패널(100)에는 데이터 라인(D)들과 게이트 라인(G)들이 서로 교차되도록 형성되며, 데이터 라인(D)들과 게이트 라인(G)들의 교차 영역에는 매트릭스 형태로 화소들이 배치된 화소 어레이가 형성된다. 표시패널(100)의 화소들 각각은 적어도 하나 이상의 스위칭 TFT(thin film transistor)(T1, T2), 구동 TFT(DT), 유기발광다이오드 소자(OLED), 및 적어도 하나 이상의 캐패시터(capacitor)(C1)를 포함한다. 화소들 각각은 스위칭 TFT들(T1, T2)과 구동 TFT(DT)를 이용하여 유기발광다이오드 소자(OLED)에 흐르는 전류를 제어하여 화상을 표시한다. 구체적으로, 구동 TFT(DT)는 화소들 각각에 공급되는 고전위 전압으로부터 유기발광다이오드(OLED)에 흐르는 전류의 양을 조절할 수 있으므로, 유기발광다이오드(OLED)의 발광량도 조절될 수 있다. 표시패널(100)은 화소 구조에 따라 배면발광(bottom emission), 및 전면발광(top emission) 등의 형태로 화상을 표시할 수 있다.
구체적으로, 화소들 각각은 도 7과 같이 3 개의 TFT들과 1 개의 캐패시터를 포함하는 3T1C 구조로 구현될 수 있다. 구동 TFT(DT)의 게이트 전극은 제1 노드(N1)에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 고전위 전압을 공급하는 고전위 전압 공급원(VDD)에 접속된다. 유기발광다이오드(OLED)의 애노드 전극은 제2 노드(N2)에 접속되고, 캐소드 전극은 저전위 전압을 공급하는 저전위 전압 공급원(VSS)에 접속된다. 제1 TFT(T1)는 제1 스캔 라인(SL1)으로부터 공급되는 제1 로직 레벨 전압의 제1 스캔 펄스에 응답하여 제1 노드(N1)에 데이터 전압을 공급한다. 제1 TFT(T1)의 게이트 전극은 제1 스캔 펄스가 공급되는 제1 스캔 라인(SL1)에 접속되고, 소스 전극은 제1 노드(N1)에 접속되며, 드레인 전극은 데이터 전압이 공급되는 데이터 라인(DL)에 접속된다. 제2 TFT(T2)는 제2 스캔 라인(SL2)으로부터 공급되는 제1 로직 레벨 전압의 제2 스캔 펄스에 응답하여 제2 노드(N2)를 기준 전압으로 초기화시킨다. 제2 TFT(T2)의 게이트 전극은 제2 스캔 펄스가 공급되는 제2 스캔 라인(SL2)에 접속되고, 소스 전극은 기준 전압을 공급하는 기준 전압원(REF)에 접속되며, 드레인 전극은 제2 노드(N2)에 접속된다. 한편, 도 7에 도시된 본 발명의 제2 실시 예에 따른 화소 구조는 하나의 실시 예에 불과하므로, 이에 한정되지 않음에 주의하여야 한다.
도 8은 본 발명의 제2 실시 예에 따른 게이트 드라이브 IC와 표시패널의 게이트 라인들을 접속하는 게이트 링크 라인들을 상세히 보여주는 일 예시도면이다. 도 8을 참조하면, 게이트 드라이브 IC(GIC)는 제1 게이트 링크 라인들을 통해 표시패널(100)의 제1 스캔 라인(SL1)들에 접속되고, 제2 게이트 링크 라인들을 통해 제2 스캔 라인(SL2)들에 접속된다. 도 7에 도시된 바와 같이, 제1 스캔 라인(SL1)들은 화소들 각각의 제1 TFT(T1)를 제어하기 위한 신호인 제1 스캔 펄스를 공급하는 라인이고, 제2 스캔 라인(SL2)들은 화소들 각각의 제2 TFT(T2)를 제어하기 위한 신호인 제2 스캔 펄스를 공급하는 라인으로 구현될 수 있다. 도 7에서는 화소가 유기발광다이오드 소자로 구현된 것을 중심으로 설명하였지만, 이에 한정되지 않음에 주의하여야 한다. 즉, 화소가 액정표시소자로 구현된 경우에도 화소가 2 개 이상의 TFT들을 포함한다면, 제1 스캔 라인(SL1)들은 2 개 이상의 TFT들 중 어느 한 TFT를 제어하기 위한 신호를 공급하는 라인이고, 제2 스캔 라인(SL2)들은 2 개 이상의 TFT들 중 또 다른 TFT를 제어하기 위한 신호를 공급하는 라인으로 구현될 수 있다.
또한, 도 8에서 제1 게이트 링크 라인들은 굵은 실선으로 표현되었으며, 설명의 편의를 위해 제1 일측 가장자리 게이트 링크 라인(GLLEF1), 제1 중앙 게이트 링크 라인(GLLC1), 및 제1 타측 가장자리 게이트 링크 라인(GLLES1)이 제1 게이트 링크 라인들의 일 예로서 도시되었다. 제2 게이트 링크 라인들은 도 8에서 가는 실선으로 표현되었으며, 제2 일측 가장자리 게이트 링크 라인(GLLEF2), 제2 중앙 게이트 링크 라인(GLLC2), 및 제2 타측 가장자리 게이트 링크 라인(GLLES2)이 제2 게이트 링크 라인들의 일 예로서 도시되었다.
한편, 게이트 드라이브 IC(GIC)의 크기와 표시패널(100)의 크기가 다르기 때문에, 게이트 드라이브 IC(GIC)의 중앙부(C)부터 일측 가장자리(EF)까지 형성되는 제1 및 제2 게이트 링크 라인들의 길이가 서로 다르다. 먼저, 게이트 드라이브 IC(GIC)의 중앙부(C)에서 일측 가장자리(EF)로 갈수록 제1 및 제2 게이트 링크 라인들의 길이가 길어진다. 게이트 드라이브 IC(GIC)의 중앙부(C)부터 일측 가장자리(EF)까지 접속된 제1 게이트 링크 라인들 중에서, 게이트 드라이브 IC(GIC)의 중앙부(C)와 제1 스캔 라인(SL1)을 연결하는 제1 중앙 게이트 링크 라인(GLLC1)의 길이가 가장 짧고, 게이트 드라이브(GIC)의 일측 가장자리(EF)와 제1 스캔 라인(SL1)을 연결하는 제1 일측 가장자리 게이트 링크 라인(GLLEF1)의 길이가 가장 길다. 이로 인해, 제1 중앙 게이트 링크 라인(GLLC1)의 배선 저항이 가장 작고, 일측 가장자리 게이트 링크 라인(GLLEF1)의 배선 저항이 가장 크다. 또한, 게이트 드라이브 IC(GIC)의 중앙부(C)부터 일측 가장자리(EF)까지 접속된 제2 게이트 링크 라인들 중에서, 게이트 드라이브 IC(GIC)의 중앙부(C)와 제2 스캔 라인(SL2)을 연결하는 제2 중앙 게이트 링크 라인(GLLC2)의 길이가 가장 짧고, 게이트 드라이브(GIC)의 일측 가장자리(EF)와 제2 스캔 라인(SL2)을 연결하는 제2 일측 가장자리 게이트 링크 라인(GLLEF2)의 길이가 가장 길다. 이로 인해, 제2 중앙 게이트 링크 라인(GLLC2)의 배선 저항이 가장 작고, 일측 가장자리 게이트 링크 라인(GLLEF2)의 배선 저항이 가장 크다.
또한, 게이트 드라이브 IC(GIC)의 중앙부(C)에서 타측 가장자리(ES)로 갈수록 제1 및 제2 게이트 링크 라인들의 길이가 길어진다. 게이트 드라이브 IC(GIC)의 중앙부(C)부터 타측 가장자리(ES)까지 접속된 제1 게이트 링크 라인들 중에서, 게이트 드라이브 IC(GIC)의 중앙부(C)와 제1 스캔 라인(SL1)을 연결하는 제1 중앙 게이트 링크 라인(GLLC1)의 길이가 가장 짧고, 게이트 드라이브(GIC)의 타측 가장자리(ES)와 제1 스캔 라인(SL1)을 연결하는 제1 타측 가장자리 게이트 링크 라인(GLLES1)의 길이가 가장 길다. 이로 인해, 제1 중앙 게이트 링크 라인(GLLC1)의 배선 저항이 가장 작고, 제1 타측 가장자리 게이트 링크 라인(GLLES1)의 배선 저항이 가장 크다. 또한, 게이트 드라이브 IC(GIC)의 중앙부(C)부터 타측 가장자리(ES)까지 접속된 제2 게이트 링크 라인들 중에서, 게이트 드라이브 IC(GIC)의 중앙부(C)와 제2 스캔 라인(SL2)을 연결하는 제2 중앙 게이트 링크 라인(GLLC2)의 길이가 가장 짧고, 게이트 드라이브(GIC)의 타측 가장자리(ES)와 제2 스캔 라인(SL2)을 연결하는 제2 타측 가장자리 게이트 링크 라인(GLLES2)의 길이가 가장 길다. 이로 인해, 제2 중앙 게이트 링크 라인(GLLC2)의 배선 저항이 가장 작고, 제2 타측 가장자리 게이트 링크 라인(GLLES2)의 배선 저항이 가장 크다.
결국, 게이트 드라이브 IC(GIC)의 중앙부(C)에서 일측 가장자리(EF) 또는 타측 가장자리(ES)로 갈수록 제1 및 제2 게이트 링크 라인들의 길이가 길어지기 때문에, 게이트 드라이브 IC(GIC)의 중앙부(C)에서 일측 가장자리(EF) 또는 타측 가장자리(ES)로 갈수록 제1 및 제2 게이트 링크 라인들의 배선 저항이 커진다. 도 2a 및 도 2b에서 살펴본 바와 같이, 제1 및 제2 게이트 링크 라인들의 배선 저항의 차이는 게이트 펄스의 펄스 딜레이를 초래하며, 이로 인해 표시패널(100)의 휘도 불균형이 발생하게 된다. 따라서, 제1 중앙 게이트 링크 라인(GLLC1)의 배선 저항과 제1 일측 가장자리 게이트 링크 라인(GLLEF1) 또는 제1 타측 가장자리 게이트 링크 라인(GLLES1)의 배선 저항과, 제2 중앙 게이트 링크 라인(GLLC2)의 배선 저항과 제2 일측 가장자리 게이트 링크 라인(GLLEF2) 또는 제2 타측 가장자리 게이트 링크 라인(GLLES2)의 배선 저항을 최소화할 필요가 있으며, 이에 대하여는 도 9를 결부하여 상세히 설명한다.
도 9는 본 발명의 제2 실시 예에 따른 제1 및 제2 게이트 링크 라인들의 배선 저항값들의 변화를 보여주는 그래프이다. 도 9를 참조하면, 게이트 드라이브 IC(GIC)에 접속된 제1 및 제2 게이트 링크 라인들의 배선 저항값들(GLL1_R, GLL2_R)은 일측 가장자리(EF)로부터 중앙부(C)로 갈수록 감소한다. 또한, 게이트 드라이브 IC(GIC)에 접속된 제1 및 제2 게이트 링크 라인들의 배선 저항값들(GLL1_R, GLL2_R)은 중앙부(C)로부터 타측 가장자리(ES)로 갈수록 증가한다.
특히, 게이트 드라이브 IC(GIC)에 접속된 제1 게이트 링크 라인들의 배선 저항값들(GLL1_R)은 일측 가장자리(EF)로부터 타측 가장자리(ES)까지 U자형 분포를 갖는다. 구체적으로, 게이트 드라이브 IC(GIC)에 접속된 제1 게이트 링크 라인들의 저항값들(GLL1_R)은 게이트 드라이브 IC(GIC)의 일측 가장자리(EF)부터 타측 가장자리(ES)까지 4차 함수에 의해 정의되는 곡선으로 분포되도록 구현될 수 있다. 제1 게이트 링크 라인들의 저항값들(GLL1_R)은 제1 게이트 링크 라인들의 배선 길이 및 배선 폭을 조정함으로써, 일측 가장자리(EF)부터 타측 가장자리(ES)까지 4차 함수에 의해 정의되는 곡선으로 분포될 수 있을 것이다. 4차 함수에 의해 정의되는 곡선은 수학식 1을 결부하여 상세히 설명하였다.
또한, 게이트 드라이브 IC(GIC)에 접속된 제2 게이트 링크 라인들의 배선 저항값들(GLL2_R)은 일측 가장자리(EF)로부터 타측 가장자리(ES)까지 U자형 분포를 갖는다. 구체적으로, 게이트 드라이브 IC(GIC)에 접속된 제2 게이트 링크 라인들의 저항값들(GLL2_R)은 게이트 드라이브 IC(GIC)의 일측 가장자리(EF)부터 타측 가장자리(ES)까지 4차 함수에 의해 정의되는 곡선으로 분포되도록 구현될 수 있다. 제2 게이트 링크 라인들의 저항값들(GLL2_R)은 제2 게이트 링크 라인들의 배선 길이 및 배선 폭을 조정함으로써, 일측 가장자리(EF)부터 타측 가장자리(ES)까지 4차 함수에 의해 정의되는 곡선으로 분포될 수 있을 것이다.
한편, 제1 게이트 링크 라인들의 최대 저항값과 최소 저항값 사이의 차와 제2 게이트 링크 라인들의 최대 저항값과 최소 저항값 사이의 차는 서로 다르다. 예를 들어, 도 9와 같이 제1 게이트 링크 라인들의 최대 저항값과 최소 저항값 사이의 차는 제2 게이트 링크 라인들의 최대 저항값과 최소 저항값 사이의 차보다 작다. 표시패널(100)의 화소들을 구동하기 위해 2 개 이상의 스캔 펄스들이 공급되는 경우, 두 개 이상의 스캔 라인들이 필요하므로, 게이트 링크 라인들의 개수도 증가하게 된다. 이 경우, 게이트 링크 라인들의 집적도가 증가하므로, 베젤 영역을 넓히지 않고 게이트 링크 라인들의 배선 길이와 배선 폭을 조정하기는 쉽지 않다. 따라서, 본 발명은 두 개 이상의 스캔 펄스들 중에서 휘도 불균일에 더 영향을 미치는 스캔 펄스를 공급하는 스캔 라인들에 접속된 게이트 링크 라인들의 최대 저항값과 최소 저항값을 최소화한다. 예를 들어, 본 발명은 제1 스캔 펄스가 휘도 불균일에 더 영향을 미친다면, 제1 스캔 펄스를 공급하는 제1 스캔 라인(SL1)들에 접속된 제1 게이트 링크 라인들의 최대 저항값과 최소 저항값 사이의 차이를 다른 게이트 링크 라인들의 최대 저항값과 최소 저항값 사이의 차보다 작게 한다. 이를 통해, 본 발명은 베젤 영역을 늘리지 않고, 표시패널의 휘도 불균일을 최소화할 수 있다. 베젤 영역은 표시장치에서 영상을 표시하지 않는 비표시영역을 의미한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100: 표시패널 110: 게이트 구동회로
111, 112, 113, GIC: 게이트 드라이브 IC
120: 데이터 구동회로 121, 122, 123: 데이터 드라이브 IC
130: 타이밍 콘트롤러 140: 호스트 시스템

Claims (8)

  1. 데이터 라인들과 게이트 라인들을 포함하는 표시패널;
    상기 게이트 라인들에 게이트 펄스를 순차적으로 공급하는 게이트 드라이브 IC; 및
    상기 데이터 라인들에 데이터 전압을 공급하는 데이터 드라이브 IC를 포함하고,
    상기 게이트 드라이브 IC는 게이트 링크 라인들을 통해 상기 게이트 라인들에 접속되고,
    상기 게이트 드라이브 IC의 일측 가장자리로부터 타측 가장자리까지 접속된 게이트 링크 라인들의 저항값들은 다음의 [수학식]과 같은 4차 함수에 의해 정의되는 곡선으로 분포되는 것을 특징으로 하는 표시장치,
    [수학식]
    Figure 112015058092576-pat00013

    이때, a, b, c, d, e는 0이 아닌 실수.
  2. 제 1 항에 있어서,
    상기 게이트 드라이브 IC의 일측 가장자리 또는 타측 가장자리에 접속된 게이트 링크 라인의 저항값이 가장 크고,
    상기 게이트 드라이브 IC의 중앙부에 접속된 게이트 링크 라인의 저항값이 가장 작은 것을 특징으로 하는 표시장치.
  3. 데이터 라인들과 스캔 라인들을 포함하는 표시패널;
    제1 스캔 라인들에 제1 스캔 펄스를 순차적으로 공급하고, 제2 스캔 라인들에 제2 스캔 펄스를 순차적으로 공급하는 게이트 드라이브 IC; 및
    상기 데이터 라인들에 데이터 전압을 공급하는 데이터 드라이브 IC를 포함하고,
    상기 게이트 드라이브 IC는 제1 게이트 링크 라인들을 통해 상기 제1 스캔 라인들에 접속되고, 제2 게이트 링크 라인들을 통해 제2 스캔 라인들에 접속되며,
    상기 제1 게이트 링크 라인들의 최대 저항값과 최소 저항값 사이의 차와 상기 제2 게이트 링크 라인들의 최대 저항값과 최소 저항값 사이의 차는 서로 다르게 설정되고,
    상기 게이트 드라이브 IC에 접속된 제1 게이트 링크 라인들 또는 제2 게이트 링크 라인들의 저항값들은 상기 게이트 드라이브 IC의 일측 가장자리부터 타측 가장자리까지 다음의 [수학식]과 같은 4차 함수에 의해 정의되는 곡선으로 분포되는 표시장치,
    [수학식]
    Figure 112015058092576-pat00014

    이때, a, b, c, d, e는 0이 아닌 실수.
  4. 제 3 항에 있어서,
    상기 제1 게이트 링크 라인들의 최대 저항값과 최소 저항값 사이의 차는 상기 제2 게이트 링크 라인들의 최대 저항값과 최소 저항값 사이의 차보다 작은 것을 특징으로 하는 표시장치.
  5. 삭제
  6. 삭제
  7. 제 3 항에 있어서,
    상기 게이트 드라이브 IC의 일측 가장자리 또는 타측 가장자리에 접속된 제1 게이트 링크 라인의 저항값이 상기 제1 게이트 링크 라인들의 최대 저항값이고,
    상기 게이트 드라이브 IC의 중앙부에 접속된 제1 게이트 링크 라인의 저항값이 상기 제1 게이트 링크 라인의 최소 저항값인 것을 특징으로 하는 표시장치.
  8. 제 3 항에 있어서,
    상기 게이트 드라이브 IC의 일측 가장자리 또는 타측 가장자리에 접속된 제2 게이트 링크 라인의 저항값이 상기 제2 게이트 링크 라인들의 최대 저항값이고,
    상기 게이트 드라이브 IC의 중앙부에 접속된 제2 게이트 링크 라인의 저항값이 상기 제2 게이트 링크 라인의 최소 저항값인 것을 특징으로 하는 표시장치.
KR1020120118861A 2012-10-25 2012-10-25 표시장치 Active KR101549291B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120118861A KR101549291B1 (ko) 2012-10-25 2012-10-25 표시장치
EP12194598.4A EP2725414A1 (en) 2012-10-25 2012-11-28 Display device
US13/712,685 US20140118321A1 (en) 2012-10-25 2012-12-12 Display device
JP2012275499A JP2014085661A (ja) 2012-10-25 2012-12-18 表示装置
CN201210551865.8A CN103778879A (zh) 2012-10-25 2012-12-18 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120118861A KR101549291B1 (ko) 2012-10-25 2012-10-25 표시장치

Publications (2)

Publication Number Publication Date
KR20140056421A KR20140056421A (ko) 2014-05-12
KR101549291B1 true KR101549291B1 (ko) 2015-09-02

Family

ID=47427211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120118861A Active KR101549291B1 (ko) 2012-10-25 2012-10-25 표시장치

Country Status (5)

Country Link
US (1) US20140118321A1 (ko)
EP (1) EP2725414A1 (ko)
JP (1) JP2014085661A (ko)
KR (1) KR101549291B1 (ko)
CN (1) CN103778879A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603300B1 (ko) * 2013-11-25 2016-03-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 표시패널
CN106205540B (zh) * 2016-08-31 2019-02-01 深圳市华星光电技术有限公司 改善显示亮度均一性的液晶显示面板与液晶显示器
CN106448567B (zh) * 2016-12-08 2020-06-05 合肥鑫晟光电科技有限公司 像素驱动电路、驱动方法、像素单元和显示装置
KR102728869B1 (ko) * 2016-12-30 2024-11-13 엘지디스플레이 주식회사 표시패널
KR102449218B1 (ko) 2017-09-19 2022-09-30 삼성디스플레이 주식회사 디스플레이 장치
CN115662353B (zh) * 2022-12-26 2023-03-17 惠科股份有限公司 像素驱动电路、电阻补偿方法以及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237679B1 (ko) * 1995-12-30 2000-01-15 윤종용 저항 차를 줄이는 팬 아웃부를 가지는 액정 표시 패널
JP2003005670A (ja) 2001-06-20 2003-01-08 Toshiba Corp 平面表示装置
JP2004070317A (ja) 2002-08-07 2004-03-04 Samsung Electronics Co Ltd 液晶表示装置及びこれに使用する駆動集積回路
JP2010217932A (ja) 2005-05-31 2010-09-30 Lg Display Co Ltd 液晶ディスプレイ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776357B2 (ja) * 1996-01-31 1998-07-16 日本電気株式会社 液晶表示装置
JP5192026B2 (ja) * 2000-02-18 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置
FR2843506B1 (fr) * 2002-08-09 2004-10-29 Gemplus Card Int Procede de calcul universel applique a des points d'une courbe elliptique definie par une quartique, procede cryptographique et composant electronique associes
WO2004097782A1 (en) * 2003-05-02 2004-11-11 Koninklijke Philips Electronics N.V. Active matrix oled display device with threshold voltage drift compensation
US6842200B1 (en) * 2003-06-18 2005-01-11 Hannstar Display Corporation Liquid crystal panel having compensation capacitors for balancing RC delay effect
JP2006227243A (ja) * 2005-02-17 2006-08-31 Seiko Epson Corp 電気光学装置及び電子機器
JP2007011218A (ja) * 2005-07-04 2007-01-18 Sharp Corp 表示装置
US7598531B2 (en) * 2005-11-18 2009-10-06 Luminus Devices, Inc. Electronic device contact structures
US7924249B2 (en) * 2006-02-10 2011-04-12 Ignis Innovation Inc. Method and system for light emitting device displays
JP5011863B2 (ja) * 2006-07-20 2012-08-29 ソニー株式会社 表示装置
JP2008026514A (ja) * 2006-07-20 2008-02-07 Sony Corp 表示装置
JP4400605B2 (ja) * 2006-09-25 2010-01-20 カシオ計算機株式会社 表示駆動装置及び表示装置
JP5301201B2 (ja) * 2007-06-29 2013-09-25 株式会社ジャパンディスプレイウェスト 表示装置およびその駆動方法、並びに電子機器
JP5260912B2 (ja) * 2007-07-31 2013-08-14 パナソニック液晶ディスプレイ株式会社 表示装置
JP4712016B2 (ja) * 2007-11-01 2011-06-29 シャープ株式会社 アクティブマトリクス基板および表示装置
JP5384051B2 (ja) * 2008-08-27 2014-01-08 株式会社ジャパンディスプレイ 画像表示装置
JP5463658B2 (ja) * 2008-12-03 2014-04-09 セイコーエプソン株式会社 電気光学装置及び電子機器
CN101872093A (zh) * 2009-04-23 2010-10-27 友达光电股份有限公司 液晶显示装置
TWI397736B (zh) * 2009-10-13 2013-06-01 Au Optronics Corp 主動元件陣列基板以及顯示裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237679B1 (ko) * 1995-12-30 2000-01-15 윤종용 저항 차를 줄이는 팬 아웃부를 가지는 액정 표시 패널
JP2003005670A (ja) 2001-06-20 2003-01-08 Toshiba Corp 平面表示装置
JP2004070317A (ja) 2002-08-07 2004-03-04 Samsung Electronics Co Ltd 液晶表示装置及びこれに使用する駆動集積回路
JP2010217932A (ja) 2005-05-31 2010-09-30 Lg Display Co Ltd 液晶ディスプレイ

Also Published As

Publication number Publication date
KR20140056421A (ko) 2014-05-12
EP2725414A1 (en) 2014-04-30
CN103778879A (zh) 2014-05-07
JP2014085661A (ja) 2014-05-12
US20140118321A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
US8786538B2 (en) Display device and method for controlling gate pulse
KR102169169B1 (ko) 표시장치와 그 구동방법
CN107886910B (zh) 显示装置
KR101749751B1 (ko) 스캔 펄스 스위칭 회로와 이를 이용한 표시장치
KR101549291B1 (ko) 표시장치
CN104867462A (zh) 显示设备
KR101808338B1 (ko) 표시장치와 그 게이트펄스 제어방법
US20170154595A1 (en) Display device
KR101958449B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
US20080186298A1 (en) Display apparatus
KR101191445B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR101917168B1 (ko) 표시장치와 그 구동방법
US10283065B2 (en) Display device and driving method thereof
KR20160069024A (ko) 게이트 드라이브 ｉｃ와 이를 포함한 표시장치
KR20160083565A (ko) 표시장치
KR101588898B1 (ko) 액정표시장치
KR102049738B1 (ko) 액정표시장치 및 그 구동방법
US20060158407A1 (en) Liquid crystal display device, driving circuit and driving method thereof
CN106875903B (zh) 显示装置及其驱动方法
KR20170037127A (ko) 액정표시장치
KR101023722B1 (ko) 쉬프트 레지스터의 구동 회로
KR102242651B1 (ko) 표시장치
KR102460262B1 (ko) 표시장치 및 그 구동방법
KR102411041B1 (ko) 전압 생성부를 포함한 표시장치
KR20170015635A (ko) 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121025

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131121

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121025

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140928

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150520

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140928

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20150520

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20141127

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20150730

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20150616

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20150520

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20141127

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150826

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150826

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190723

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200720

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210802

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240715

Start annual number: 10

End annual number: 10