[go: up one dir, main page]

KR101507259B1 - 화상 표시 장치 - Google Patents

화상 표시 장치 Download PDF

Info

Publication number
KR101507259B1
KR101507259B1 KR1020137025058A KR20137025058A KR101507259B1 KR 101507259 B1 KR101507259 B1 KR 101507259B1 KR 1020137025058 A KR1020137025058 A KR 1020137025058A KR 20137025058 A KR20137025058 A KR 20137025058A KR 101507259 B1 KR101507259 B1 KR 101507259B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
driving transistor
capacitor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020137025058A
Other languages
English (en)
Other versions
KR20130132994A (ko
Inventor
히또시 쯔게
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20130132994A publication Critical patent/KR20130132994A/ko
Application granted granted Critical
Publication of KR101507259B1 publication Critical patent/KR101507259B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 전류 발광 소자와, 전류 발광 소자에 전류를 흘리는 구동 트랜지스터(Q20)를 갖는 화소 회로[12(i, j)]를 복수 배열한 화상 표시 장치이다. 화소 회로[12(i, j)]는, 구동 트랜지스터(Q20)의 게이트에 한쪽의 단자가 접속된 제1 콘덴서(C21)와, 제1 콘덴서(C21)의 다른 쪽의 단자와 구동 트랜지스터(Q20)의 소스와의 사이에 접속된 제2 콘덴서(C22)와, 제1 콘덴서(C21)와 제2 콘덴서(C22)와의 절점에 기준 전압(Vref)을 인가하는 제1 스위치(Q21)와, 구동 트랜지스터(Q20)의 게이트에 화상 신호 전압(Vsg)을 공급하는 제2 스위치(Q22)와, 구동 트랜지스터(Q20)의 소스에 초기화 전압(Vint)을 공급하는 제3 스위치(Q23)를 설치하고 있다.

Description

화상 표시 장치{IMAGE DISPLAY DEVICE}
본 발명은, 전류 발광 소자를 이용한 액티브 매트릭스형의 화상 표시 장치에 관한 것이다.
스스로 발광하는 유기 일렉트로 루미네센스(이하, 유기 EL이라고 함) 소자를 다수 배열한 유기 EL 표시 장치는, 백라이트가 불필요하며 시야각에도 제한이 없으므로, 차세대의 화상 표시 장치로서 개발이 진행되고 있다.
유기 EL 소자는, 흘리는 전류량에 의해 휘도를 제어하는 전류 발광 소자이다. 유기 EL 소자를 구동하는 방식으로서는, 단순 매트릭스 방식과 액티브 매트릭스 방식이 있다. 전자는 화소 회로가 단순하지만 대형이며 또한 고정밀한 디스플레이의 실현이 곤란하다. 이로 인해, 최근에는, 화소 회로마다 구동 트랜지스터를 구비한 액티브 매트릭스형의 유기 EL 표시 장치가 주류로 되어 있다.
구동 트랜지스터 및 그 주변 회로는, 일반적으로 폴리 실리콘이나 아몰퍼스 실리콘 등을 이용한 박막 트랜지스터로 형성된다. 박막 트랜지스터는 이동도가 작고 임계값 전압의 경시 변화가 크다고 하는 약점이 있지만, 대형화가 용이하고 또한 저렴하므로 대형의 유기 EL 표시 장치에 적합하다. 또한, 박막 트랜지스터의 약점인 임계값 전압의 경시 변화를 화소 회로의 고안에 의해 극복하는 방법에 대해서도 검토되어 있다. 예를 들어 특허문헌 1에는, 구동 트랜지스터의 임계값 전압을 보정하는 기능을 갖는 유기 EL 표시 장치와 그 구동 방법이 개시되어 있다.
임계값 전압의 보정은, 대략 이하와 같이 실행한다. 구동 트랜지스터의 게이트·소스간에 임계값 전압을 초과하는 전압을 인가하여 구동 트랜지스터에 전류를 흘리면서, 구동 트랜지스터의 게이트·소스간에 접속된 콘덴서를 방전시킨다. 그러면 콘덴서의 단자간 전압이 구동 트랜지스터의 임계값 전압과 동등해진 시점에서 구동 트랜지스터의 전류가 정지한다. 이 콘덴서의 단자간 전압을 화상 신호에 중첩함으로써, 구동 트랜지스터의 임계값 전압에 의존하는 일 없이 화상을 표시할 수 있다.
여기서, 콘덴서의 단자간 전압이 임계값 전압에 비교하여 충분히 높으면 구동 트랜지스터에 흐르는 전류도 많고, 콘덴서의 방전도 빠르게 진행되지만, 콘덴서의 단자간 전압이 임계값 전압에 근접함에 따라 구동 트랜지스터에 흐르는 전류가 적어져, 콘덴서의 방전의 속도가 느려진다. 그로 인해 콘덴서의 단자간 전압이 구동 트랜지스터의 임계값 전압과 동등해질 때까지 필요로 하는 시간은 매우 길어진다. 실용적으로는, 예를 들어 10∼100μsec를 필요로 한다.
그러나 특허문헌 1, 2에 기재된 화소 회로 및 그 구동 방법에서는, 화상 신호를 공급하는 데이터선을 사용하여 임계값 전압의 보정 동작도 행한다. 그로 인해, 기입 동작에 쓸 수 있는 시간이 짧아져, 화소수가 많은 대화면의 화상 표시 장치나 고정밀도의 화상 표시 장치를 실현하는 것이 어려웠다.
일본 특허 출원 공개 제2009-169145호 공보
본 발명은, 전류 발광 소자와, 전류 발광 소자에 전류를 흘리는 구동 트랜지스터를 갖는 화소 회로를 복수 배열한 화상 표시 장치이다. 화소 회로는, 구동 트랜지스터의 게이트에 한쪽의 단자가 접속된 제1 콘덴서와, 제1 콘덴서의 다른 쪽의 단자와 구동 트랜지스터의 소스와의 사이에 접속된 제2 콘덴서와, 제1 콘덴서와 제2 콘덴서와의 절점(節点)에 기준 전압을 인가하는 제1 스위치와, 구동 트랜지스터의 게이트에 화상 신호 전압을 공급하는 제2 스위치와, 구동 트랜지스터의 소스에 초기화 전압을 공급하는 제3 스위치와, 상기 제1 콘덴서와 상기 제2 콘덴서와의 절점과, 상기 구동 트랜지스터의 게이트와의 사이를 단락하는 제4 스위치, 또는 상기 구동 트랜지스터의 게이트에 상기 기준 전압을 인가하는 제4 스위치를 설치하고 있다.
이 구성에 의해, 고속으로 기입 동작을 행할 수 있고, 또한 구동 트랜지스터의 임계값 전압의 보정이 가능한 화상 표시 장치를 제공할 수 있다.
도 1은 제1 실시 형태에 있어서의 화상 표시 장치의 구성을 나타내는 모식도이다.
도 2는 제1 실시 형태에 있어서의 화상 표시 장치의 화소 회로의 회로도이다.
도 3은 제1 실시 형태에 있어서의 화상 표시 장치의 동작을 나타내는 타이밍 차트이다.
도 4는 제1 실시 형태에 있어서의 화상 표시 장치의 화소 회로의 동작을 나타내는 타이밍 차트이다.
도 5는 제1 실시 형태에 있어서의 화소 회로의 초기화 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 6은 제1 실시 형태에 있어서의 화소 회로의 임계값 검출 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 7은 제1 실시 형태에 있어서의 화소 회로의 기입 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 8은 제1 실시 형태에 있어서의 화소 회로의 발광 기간에 있어서의 동작을 설명하기 위한 도면이다.
도 9는 제2 실시 형태에 있어서의 화상 표시 장치의 화소 회로의 회로도이다.
도 10은 제3 실시 형태에 있어서의 화상 표시 장치의 화소 회로의 회로도이다.
도 11은 제3 실시 형태에 있어서의 화소 회로의 동작을 나타내는 타이밍 차트이다.
도 12는 제4 실시 형태에 있어서의 화상 표시 장치의 화소 회로의 회로도이다.
도 13은 제4 실시 형태에 있어서의 화소 회로의 동작을 나타내는 타이밍 차트이다.
이하, 본 발명의 일 실시 형태에 있어서의 화상 표시 장치에 대해, 도면을 이용하여 설명한다. 여기에서는 화상 표시 장치로서, 구동 트랜지스터를 이용하여 전류 발광 소자의 하나인 유기 EL 소자를 발광시키는 액티브 매트릭스형의 유기 EL 표시 장치에 대해 설명한다. 단, 본 발명은 유기 EL 표시 장치에 한정되는 것은 아니다. 본 발명은, 전류량에 의해 휘도를 제어하는 전류 발광 소자와, 전류 발광 소자에 전류를 흘리는 구동 트랜지스터를 갖는 화소 회로를 복수 배열한 액티브 매트릭스형의 화상 표시 장치 전반에 적용 가능하다.
(제1 실시 형태)
도 1은 제1 실시 형태에 있어서의 화상 표시 장치(10)의 구성을 나타내는 모식도이다. 본 실시 형태에 있어서의 화상 표시 장치(10)는, n행 m열의 매트릭스 형상으로 복수 배열된 다수의 화소 회로[12(i, j)](단, 1≤i≤n, 1≤j≤m임)와, 소스 드라이버 회로(14)와, 게이트 드라이버 회로(16)와, 전원 회로(18)를 구비하고 있다.
소스 드라이버 회로(14)는, 도 1에 있어서 열 방향으로 배열된 화소 회로[12(1, j)∼12(n, j)]에 공통적으로 접속된 데이터선[20(j)]에 각각 독립적으로 화상 신호 전압[Vsg(j)]을 공급한다. 또한, 게이트 드라이버 회로(16)는, 도 1에 있어서 행 방향으로 배열된 화소 회로[12(i, 1)∼12(i, m)]에 공통적으로 접속된 제어 신호선[21(i)∼24(i)]에 각각 제어 신호[CNT21(i)∼CNT24(i)]를 공급한다. 본 실시 형태에 있어서는, 1개의 화소 회로[12(i, j)]에 4종류의 제어 신호[CNT21(i)∼CNT24(i)]를 공급하고 있지만, 제어 신호의 수는 이것으로 한정하는 것이 아니라, 필요에 따른 수의 제어 신호를 공급하면 된다.
전원 회로(18)는, 모든 화소 회로[12(1, 1)∼12(n, m)]에 공통적으로 접속된 전원선(31)에 고압측 전압(Vdd)을 공급하고, 전원선(32)에 저압측 전압(Vss)을 공급한다. 이들 고압측 전압(Vdd) 및 저압측 전압(Vss)의 전원은, 후술하는 유기 EL 소자를 발광시키기 위한 전원이다. 또한 모든 화소 회로[12(i, j)]에 공통적으로 접속된 전압선(33)에 기준 전압(Vref)을 공급하고, 전압선(34)에 초기화 전압(Vint)을 공급한다.
도 2는 제1 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 회로도이다. 본 실시 형태에 있어서의 화소 회로[12(i, j)]는, 전류 발광 소자인 유기 EL 소자(D20)와, 구동 트랜지스터(Q20)와, 제1 콘덴서(C21)와, 제2 콘덴서(C22)와, 스위치로서 동작하는 트랜지스터(Q21∼Q24)를 구비하고 있다.
구동 트랜지스터(Q20)는 유기 EL 소자(D20)에 전류를 흘린다. 제1 콘덴서(C21)는 화상 신호에 따른 화상 신호 전압[Vsg(j)]을 유지한다. 트랜지스터(Q22)는 화상 신호 전압[Vsg(j)]을 제1 콘덴서(C21)에 기입하기 위한 스위치이며, 트랜지스터(Q24)는 제1 콘덴서(C21)를 단락하는 스위치이다. 제2 콘덴서(C22)는 구동 트랜지스터(Q20)의 임계값 전압(Vth)을 유지한다. 트랜지스터(Q21)는 제2 콘덴서(C22)의 한쪽의 단자에 기준 전압(Vref)을 인가하기 위한 스위치이며, 트랜지스터(Q23)는 제2 콘덴서(C22)의 다른 쪽의 단자에 초기화 전압(Vint)을 인가하기 위한 스위치이다.
또한, 구동 트랜지스터(Q20) 및 트랜지스터(Q21∼Q24)는 모두 N 채널 박막 트랜지스터이며, 인핸스먼트형 트랜지스터인 것으로서 설명한다. 단, 본 발명은 이것으로 한정되는 것은 아니다.
본 실시 형태에 있어서의 화소 회로[12(i, j)]는, 전원선(31)과 전원선(32)과의 사이에 구동 트랜지스터(Q20)와 유기 EL 소자(D20)가 접속되어 있다. 즉, 구동 트랜지스터(Q20)의 드레인은 전원선(31)에 접속되고, 구동 트랜지스터(Q20)의 소스는 유기 EL 소자(D20)의 애노드에 접속되고, 유기 EL 소자(D20)의 캐소드는 전원선(32)에 접속되어 있다.
구동 트랜지스터(Q20)의 게이트와 소스와의 사이에는 제1 콘덴서(C21)와 제2 콘덴서(C22)가 직렬로 접속되어 있다. 즉, 구동 트랜지스터(Q20)의 게이트에는 제1 콘덴서(C21)의 한쪽의 단자가 접속되고, 제1 콘덴서(C21)의 다른 쪽의 단자와 구동 트랜지스터(Q20)의 소스와의 사이에는 제2 콘덴서(C22)가 접속되어 있다. 이하에서는 구동 트랜지스터(Q20)의 게이트와 제1 콘덴서(C21)가 접속되어 있는 절점을 「절점(Tp1)」, 제1 콘덴서(C21)와 제2 콘덴서(C22)가 접속되어 있는 절점을 「절점(Tp2)」, 제2 콘덴서(C22)와 구동 트랜지스터(Q20)의 소스가 접속되어 있는 절점을 「절점(Tp3)」이라고 각각 호칭한다.
제1 스위치인 트랜지스터(Q21)의 드레인(또는 소스)은 기준 전압(Vref)이 공급되고 있는 전압선(33)에 접속되고, 트랜지스터(Q21)의 소스(또는 드레인)는 절점(Tp2)에 접속되고, 트랜지스터(Q21)의 게이트는 제어 신호선[21(i)]에 접속되어 있다. 이와 같이 하여 트랜지스터(Q21)는 절점(Tp2)에 기준 전압(Vref)을 인가한다.
제2 스위치인 트랜지스터(Q22)의 드레인(또는 소스)은 절점(Tp1)에 접속되고, 트랜지스터(Q22)의 소스(또는 드레인)는 화상 신호 전압(Vsg)을 공급하는 데이터선[20(j)]에 접속되고, 트랜지스터(Q22)의 게이트는 제어 신호선[22(i)]에 접속되어 있다. 이와 같이 하여 트랜지스터(Q22)는 구동 트랜지스터(Q20)의 게이트에 화상 신호 전압(Vsg)을 공급한다.
제3 스위치인 트랜지스터(Q23)의 드레인(또는 소스)은 절점(Tp3)에 접속되고, 트랜지스터(Q23)의 소스(또는 드레인)는 초기화 전압(Vint)이 공급되고 있는 전압선(34)에 접속되고, 트랜지스터(Q23)의 게이트는 제어 신호선[23(i)]에 접속되어 있다. 이와 같이 하여 트랜지스터(Q23)는 구동 트랜지스터(Q20)의 소스에 초기화 전압(Vint)을 공급한다.
제4 스위치인 트랜지스터(Q24)의 드레인(또는 소스)은 절점(Tp1)에 접속되고, 트랜지스터(Q24)의 소스(또는 드레인)는 절점(Tp2)에 접속되고, 트랜지스터(Q24)의 게이트는 제어 신호선[24(i)]에 접속되어 있다. 이와 같이 하여 트랜지스터(Q24)는 절점(Tp2)과 구동 트랜지스터(Q20)의 게이트와의 사이를 단락한다.
여기서 제어 신호선[21(i)∼24(i)]에는 각각 제어 신호[CNT21(i)∼CNT24(i)]가 공급되고 있다.
이와 같이 본 실시 형태에 있어서의 화소 회로[12(i, j)]는, 구동 트랜지스터(Q20)의 게이트에 한쪽의 단자가 접속된 제1 콘덴서(C21)와, 제1 콘덴서(C21)의 다른 쪽의 단자와 구동 트랜지스터(Q20)의 소스와의 사이에 접속된 제2 콘덴서(C22)와, 제1 콘덴서(C21)와 제2 콘덴서(C22)와의 절점(Tp2)에 기준 전압(Vref)을 인가하는 제1 스위치인 트랜지스터(Q21)와, 구동 트랜지스터(Q20)의 게이트에 화상 신호 전압(Vsg)을 공급하는 제2 스위치인 트랜지스터(Q22)와, 구동 트랜지스터(Q20)의 소스에 초기화 전압(Vint)을 공급하는 제3 스위치인 트랜지스터(Q23)와, 제1 콘덴서(C21)와 제2 콘덴서(C22)와의 절점(Tp2)과 구동 트랜지스터(Q20)의 게이트와의 사이를 단락하는 제4 스위치인 트랜지스터(Q24)를 구비하고 있다.
또한 본 실시 형태에 있어서는, 유기 EL 소자(D20)에 전류가 흐르기 시작할 때의 애노드·캐소드간 전압(Vled)[이하, 간단히 「전압(Vled)」이라고 약기함]을 1(V), 유기 EL 소자(D20)에 전류가 흐르지 않을 때의 애노드·캐소드간 용량을 1(pF) 정도라고 가정한다. 또한 구동 트랜지스터(Q20)의 임계값 전압(Vth)을 1.5(V) 정도, 제1 콘덴서(C21) 및 제2 콘덴서(C22)의 정전 용량을 0.5(pF)라고 가정한다. 구동 전압에 대해서는, 고압측 전압(Vdd)＝10(V), 저압측 전압(Vss)＝0(V), 기준 전압(Vref)＝1(V), 초기화 전압(Vint)＝－1(V)인 것으로 한다. 그러나 이들 수치는 표시 장치의 사양이나 각 소자의 특성에 따라 변동하고, 구동 전압은 표시 장치의 사양이나 각 소자의 특성에 따라 최적으로 설정하는 것이 바람직하다.
다음으로, 본 실시 형태에 있어서의 화소 회로[12(i, j)]의 동작에 대해 설명한다. 도 3은 제1 실시 형태에 있어서의 화상 표시 장치(10)의 동작을 나타내는 타이밍 차트이다. 이와 같이 1프레임 기간을 초기화 기간(T1), 임계값 검출 기간(T2), 기입 기간(T3), 발광 기간(T4)의 각 기간으로 분할하여 각각의 화소 회로[12(i, j)]의 유기 EL 소자(D20)를 구동한다. 초기화 기간(T1)에서는 제2 콘덴서(C22)를 소정의 전압으로 충전한다. 임계값 검출 기간(T2)에서는 구동 트랜지스터(Q20)의 임계값 전압(Vth)을 검출한다. 기입 기간(T3)에서는, 화상 신호에 따른 화상 신호 전압[Vsg(j)]을 제1 콘덴서(C21)에 기입한다. 그리고 발광 기간(T4)에서는, 구동 트랜지스터(Q20)의 게이트·소스간에 제1 콘덴서(C21) 및 제2 콘덴서(C22)의 단자간 전압의 합이 인가되고, 유기 EL 소자(D20)에 전류를 흘려 유기 EL 소자(D20)를 발광시킨다.
이들 4개의 기간은, 도 1에 있어서 행 방향으로 배열된 m개의 화소 회로[12(i, 1)∼12(i, m)]로 구성되는 화소행마다 공통의 타이밍으로 설정하고, 또한 다른 화소행에서는 서로 기입 기간(T3)이 중첩되지 않도록 설정하고 있다. 이와 같이 1개의 화소행에서 기입 동작을 행하는 기간에 다른 화소행에서 기입 이외의 동작을 행함으로써, 구동 시간을 유효하게 활용할 수 있다.
도 4는 제1 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 동작을 나타내는 타이밍 차트이다. 또한 도 4에는, 절점(Tp1∼Tp3)의 전압의 변화도 나타내고 있다. 이하, 화소 회로[12(i, j)]의 동작을 각각의 기간에 있어서의 동작으로 나누어 상세하게 설명한다.
[초기화 기간(T1)]
도 5는 제1 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 초기화 기간(T1)에 있어서의 동작을 설명하기 위한 도면이다. 또한 도 5에는, 도 2의 트랜지스터(Q21∼Q24)를 각각 스위치의 기호로 나타냈다. 또한 전류가 흐르지 않는 경로에 대해서는 점선으로 나타냈다.
시각(t1)에 있어서, 제어 신호[CNT22(i)]를 로우 레벨로 하여 트랜지스터(Q22)를 오프 상태로 함과 함께, 제어 신호[CNT21(i), CNT23(i), CNT24(i)]를 하이 레벨로 하여 트랜지스터(Q21, Q23, Q24)를 온 상태로 한다. 그러면 트랜지스터(Q21)를 통해 절점(Tp2)에 기준 전압(Vref)이 인가되고, 또한 트랜지스터(Q24)를 통해 절점(Tp1)에도 기준 전압(Vref)이 인가된다. 또한 절점(Tp3)에는 트랜지스터(Q23)를 통해 초기화 전압(Vint)이 인가된다.
여기서 기준 전압(Vref)은, 저압측 전압(Vss)과 유기 EL 소자(D20)의 전압(Vled)과의 합보다도 낮은 전압으로 설정되어 있다. 즉, Vref＜Vss＋Vled이다. 이에 의해, 구동 트랜지스터(Q20)의 소스 전압도 전압 (Vss＋Vled)보다도 낮아지므로, 초기화 기간(T1)에서 유기 EL 소자(D20)가 발광하는 일은 없다.
또한 초기화 전압(Vint)은, 기준 전압(Vref)과의 차가 구동 트랜지스터(Q20)의 임계값 전압(Vth)보다도 커지도록 설정되어 있다. 즉, Vref－Vint＞Vth이다. 이에 의해 제2 콘덴서(C22)의 단자간에는 임계값 전압(Vth)보다도 높은 전압 (Vref－Vint)로 충전된다. 또한 구동 트랜지스터(Q20)의 게이트·소스간 전압도 임계값 전압(Vth)보다 높은 전압 (Vref－Vint)가 인가되므로, 고압측 전압(Vdd)의 전원으로부터 구동 트랜지스터(Q20) 및 트랜지스터(Q23)를 통해 초기화 전압(Vint)의 전원에 전류가 흐른다.
또한 본 실시 형태에 있어서, 초기화 기간(T1)은 1μsec로 설정하고 있다.
[임계값 검출 기간(T2)]
도 6은 제1 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 임계값 검출 기간(T2)에 있어서의 동작을 설명하기 위한 도면이다.
시각(t2)에 있어서 제어 신호[CNT23(i)]를 로우 레벨로 하여 트랜지스터(Q23)를 오프 상태로 한다. 이때 구동 트랜지스터(Q20)의 게이트·소스간에는 제2 콘덴서(C22)의 단자간 전압이 인가되고 있으므로 구동 트랜지스터(Q20)에는 계속해서 전류가 흐른다. 그리고 이 전류에 의해 제2 콘덴서(C22)의 전하가 방전되고, 제2 콘덴서(C22)의 단자간 전압이 저하되기 시작한다. 그러나 제2 콘덴서(C22)의 단자간 전압은 여전히 임계값 전압(Vth)보다 높으므로 구동 트랜지스터(Q20)에는 감소하면서도 전류가 계속해서 흐른다. 그로 인해 제2 콘덴서(C22)의 단자간 전압은 서서히 계속해서 저하된다. 이와 같이 하여 제2 콘덴서(C22)의 단자간 전압은 임계값 전압(Vth)에 점차 근접한다. 그리고 제2 콘덴서(C22)의 단자간 전압이 임계값 전압(Vth)과 동등해진 시점에서 구동 트랜지스터(Q20)에 전류가 흐르지 않게 되고, 제2 콘덴서(C22)의 단자간 전압의 저하도 멈춘다.
여기서 구동 트랜지스터(Q20)는 게이트·소스간 전압으로 제어되는 전류원으로서 동작하므로, 제2 콘덴서(C22)의 단자간 전압이 저하되는 것에 수반하여 구동 트랜지스터(Q20)에 흐르는 전류도 감소한다. 그로 인해 제2 콘덴서(C22)의 단자간 전압이 임계값 전압(Vth)과 거의 동등해질 때까지 매우 긴 시간을 필요로 한다. 덧붙여 말하면 유기 EL 소자(D20)의 큰 정전 용량이 제2 콘덴서(C22)의 정전 용량에 가산되는 것도 긴 시간을 필요로 하는 요인으로 되고 있다. 실용적으로는 트랜지스터를 스위칭 동작시켜 콘덴서를 충방전시키는 경우와 비교하여 10∼100배의 시간을 필요로 한다. 그로 인해 본 실시 형태에 있어서는 임계값 검출 기간(T2)을 10μsec로 설정하고 있다.
[기입 기간(T3)]
도 7은 제1 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 기입 기간(T3)에 있어서의 동작을 설명하기 위한 도면이다.
시각(t3)에 있어서 제어 신호[CNT24(i)]를 로우 레벨로 하여 트랜지스터(Q24)를 오프 상태로 한다. 그 후, 제어 신호[CNT22(i)]를 하이 레벨로 하여 트랜지스터(Q22)를 온 상태로 한다. 그러면 절점(Tp1)이 화상 신호 전압[Vsg(j)]으로 되고, 제1 콘덴서(C21)의 단자간은 전압 (Vsg－Vref)로 충전된다. 이하에서는, 이 전압 (Vsg－Vref)를 화상 신호 전압(Vsg')이라고 기재한다.
이때 구동 트랜지스터(Q20)의 게이트·소스간에는, 제1 콘덴서(C21)의 단자간 전압과 제2 콘덴서(C22)의 단자간 전압과의 합의 전압 (Vsg'＋Vth)가 인가된다. 그리고 화상 신호 전압(Vsg')＞0이면 구동 트랜지스터(Q20)에 전류가 흐르고, 제2 콘덴서(C22)의 단자간 전압이 저하된다. 그러나 본 실시 형태에 있어서 기입 기간(T3)은 1μsec로 짧고, 이 전압 저하는 얼마 안 된다.
[발광 기간(T4)]
도 8은 본 발명의 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 발광 기간(T4)에 있어서의 동작을 설명하기 위한 도면이다.
시각(t4)에 있어서, 제어 신호[CNT22(i)]를 로우 레벨로 하여 트랜지스터(Q22)를 오프 상태로 하고, 제어 신호[CNT21(i)]를 로우 레벨로 하여 트랜지스터(Q21)를 오프 상태로 한다. 그러면 절점(Tp1∼Tp3)은 일단 플로팅 상태로 된다. 그러나 구동 트랜지스터(Q20)의 게이트·소스간에는 전압 (Vsg'＋Vth)가 인가되고 있으므로, 소스 전압이 상승하여, 구동 트랜지스터(Q20)의 게이트·소스간 전압에 따른 전류를 유기 EL 소자(D20)에 흘린다. 이때의 전류(I)는, I＝K·(VGS－Vth)＝K·Vsg'(단, VGS는 게이트·소스간 전압, K는 상수임.)로 되고, 임계값 전압(Vth)을 포함하지 않는다.
이와 같이, 유기 EL 소자(D20)에 흐르는 전류에는 임계값 전압(Vth)의 영향이 포함되지 않는다. 따라서 유기 EL 소자(D20)에 흐르는 전류는, 구동 트랜지스터(Q20)의 임계값 전압(Vth)의 차이의 영향을 받는 일이 없다. 또한 임계값 전압(Vth)이 경시 변화 등에 의해 변동한 경우라도, 화상 신호에 대응한 휘도로 유기 EL 소자(D20)를 발광시킬 수 있다.
또한 발광 기간(T4) 후에, 필요에 따라 비발광 기간을 마련해도 된다. 비발광 기간은, 트랜지스터(Q21, Q23, Q24) 중 적어도 1개를 온 상태로 함으로써 실현할 수 있다.
또한 임계값 검출 기간(T2)에 있어서, 트랜지스터(Q24)를 온 상태로 하는 것이 바람직하지만, 제1 콘덴서(C21)의 리크 전류를 무시할 수 있으면 트랜지스터(Q24)를 오프 상태로 해도 된다. 이 경우에는 제어 신호[CNT24(i)]와 제어 신호[CNT23(i)]를 공용할 수 있다.
(제2 실시 형태)
제2 실시 형태에 있어서의 화상 표시 장치(10)의 구성은, 도 1에 나타낸 제1 실시 형태와 마찬가지이다. 제2 실시 형태가 제1 실시 형태와 다른 점은 화소 회로[12(i, j)]의 구성이다.
도 9는 제2 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 회로도이다. 제1 실시 형태와 동일한 구성 요소에 대해서는 제1 실시 형태와 동일한 부호를 부여하여 상세한 설명을 생략한다. 제2 실시 형태에 있어서의 화소 회로[12(i, j)]는, 제1 실시 형태와 마찬가지로, 유기 EL 소자(D20)와, 구동 트랜지스터(Q20)와, 제1 콘덴서(C21)와, 제2 콘덴서(C22)와, 스위치로서 동작하는 트랜지스터(Q21)와, 트랜지스터(Q22)와, 트랜지스터(Q23)를 구비하고 있다.
그러나 제2 실시 형태에 있어서는, 절점(Tp2)과 구동 트랜지스터(Q20)의 게이트와의 사이를 단락하는 제4 스위치인 트랜지스터(Q24) 대신에, 구동 트랜지스터(Q20)의 게이트에 기준 전압(Vref)을 인가하는 제4 스위치인 트랜지스터(Q44)를 구비하고 있다. 즉, 트랜지스터(Q44)의 드레인(또는 소스)은 기준 전압(Vref)이 공급되고 있는 전압선(33)에 접속되고, 트랜지스터(Q44)의 소스(또는 드레인)는 절점(Tp1)에 접속되고, 트랜지스터(Q44)의 게이트는 제어 신호[CNT44(i)]가 공급되는 제어 신호선[44(i)]에 접속되어 있다.
다음으로, 제2 실시 형태에 있어서의 화소 회로[12(i, j)]의 동작에 대해 설명한다. 제2 실시 형태에 있어서도 제1 실시 형태와 마찬가지로, 1프레임 기간을 초기화 기간(T1), 임계값 검출 기간(T2), 기입 기간(T3), 발광 기간(T4)을 포함하는 4개의 기간으로 분할하여 각각의 유기 EL 소자(D20)를 구동한다. 제2 실시 형태에 있어서의 화소 회로[12(i, j)]의 화상 신호 전압[Vsg(j)], 제어 신호[CNT21(i), CNT22(i), CNT23(i)]의 타이밍 차트는, 제1 실시 형태에 있어서 도 4에 나타낸 화상 신호 전압[Vsg(j)], 제어 신호[CNT21(i), CNT22(i), CNT23(i)]의 타이밍 차트와 동일하다. 또한 제어 신호[CNT44(i)]의 타이밍 차트는, 제1 실시 형태에 있어서 도 4에 나타낸 제어 신호[CNT24(i)]의 타이밍 차트와 동일하다.
제2 실시 형태에 있어서도 제1 실시 형태와 마찬가지로, 1필드 기간을 초기화 기간(T1), 임계값 검출 기간(T2), 기입 기간(T3), 발광 기간(T4)의 각 기간으로 분할하여 각각의 화소 회로[12(i, j)]의 유기 EL 소자(D20)를 구동한다.
[초기화 기간(T1)]
시각(t1)에 있어서, 제어 신호[CNT22(i)]를 로우 레벨로 하여 트랜지스터(Q22)를 오프 상태로 함과 함께, 제어 신호[CNT21(i), CNT23(i), CNT44(i)]를 하이 레벨로 하여 트랜지스터(Q21, Q23, Q44)를 온 상태로 한다. 그러면 트랜지스터(Q21)를 통해 절점(Tp2)에 기준 전압(Vref)이 인가되고, 또한 트랜지스터(Q44)를 통해 절점(Tp1)에도 기준 전압(Vref)이 인가된다. 또한 절점(Tp3)에는 트랜지스터(Q23)를 통해 초기화 전압(Vint)이 인가된다.
이에 의해, 제1 실시 형태와 마찬가지로, 제2 콘덴서(C22)의 단자간에는 임계값 전압(Vth)보다도 높은 전압 (Vref－Vint)로 충전된다. 또한 구동 트랜지스터(Q20)의 게이트·소스간 전압도 임계값 전압(Vth)보다 높은 전압 (Vref－Vint)가 인가되므로, 전원선(31)으로부터 구동 트랜지스터(Q20) 및 트랜지스터(Q23)를 통해 전압선(34)에, 구동 트랜지스터(Q20)의 게이트·소스간 전압에 따른 전류가 흐른다.
또한 제2 실시 형태에 있어서도, 초기화 기간(T1)을 1μsec로 설정하고 있다.
[임계값 검출 기간(T2)]
시각(t2)에 있어서 제어 신호[CNT23(i)]를 로우 레벨로 하여 트랜지스터(Q23)를 오프 상태로 한다. 이에 의해 제1 실시 형태와 마찬가지로, 제2 콘덴서(C22)의 전하가 방전되고, 제2 콘덴서(C22)의 단자간 전압은 임계값 전압(Vth)에 점차 근접한다. 제2 실시 형태에 있어서도, 제2 콘덴서(C22)의 단자간 전압이 임계값 전압(Vth)과 거의 동등해질 때까지 매우 긴 시간을 필요로 하므로, 임계값 검출 기간(T2)을 10μsec로 설정하고 있다.
[기입 기간(T3)]
시각(t3)에 있어서 제어 신호[CNT44(i)]를 로우 레벨로 하여 트랜지스터(Q44)를 오프 상태로 한다. 이후는 제1 실시 형태와 마찬가지로, 제어 신호[CNT22(i)]를 하이 레벨로 하여 트랜지스터(Q22)를 온 상태로 한다. 그러면 절점(Tp1)이 화상 신호 전압[Vsg(j)]으로 되고, 제1 콘덴서(C21)의 단자간은 전압 (Vsg－Vref)＝화상 신호 전압(Vsg')으로 충전된다.
또한 제2 실시 형태에 있어서도, 기입 기간(T3)을 1μsec로 설정하고 있다.
[발광 기간(T4)]
발광 기간(T4)은 제1 실시 형태와 마찬가지이다. 즉, 시각(t4)에 있어서, 제어 신호[CNT22(i)]를 로우 레벨로 하여 트랜지스터(Q22)를 오프 상태로 하고, 제어 신호[CNT21(i)]를 로우 레벨로 하여 트랜지스터(Q21)를 오프 상태로 한다. 그러면 구동 트랜지스터(Q20)의 게이트·소스간에는 전압 (Vsg'＋Vth)가 인가되고 있으므로, 소스 전압이 상승하여, 구동 트랜지스터(Q20)의 게이트·소스간 전압에 따른 전류를 유기 EL 소자(D20)에 흘린다.
이와 같이 제2 실시 형태에 있어서는, 트랜지스터(Q24)를 경유하여 절점(Tp1)에 기준 전압(Vref)을 인가하는 대신에, 절점(Tp1)에 기준 전압(Vref)을 인가하기 위한 스위치인 트랜지스터(Q44)를 구비하고 있다. 이 구성에 의해서도 구동 트랜지스터(Q20)의 임계값 전압(Vth)의 차이의 영향을 억제할 수 있다. 또한 임계값 전압(Vth)이 경시 변화 등에 의해 변동한 경우라도, 화상 신호에 대응한 휘도로 유기 EL 소자(D20)를 발광시킬 수 있다.
또한 발광 기간(T4) 후에, 필요에 따라 비발광 기간을 마련해도 된다. 비발광 기간은, 트랜지스터(Q21, Q23, Q44) 중 적어도 1개를 온 상태로 함으로써 실현할 수 있다.
또한 임계값 검출 기간(T2)에 있어서, 트랜지스터(Q44)를 온 상태로 하는 것이 바람직하지만, 제1 콘덴서(C21)의 리크 전류를 무시할 수 있으면 트랜지스터(Q44)를 오프 상태로 해도 된다. 이 경우에는 제어 신호[CNT44(i)]와 제어 신호[CNT23(i)]를 공용할 수 있다.
또한 제2 실시 형태에 있어서는 트랜지스터(Q44)를 통해 절점(Tp1)에 기준 전압(Vref)을 인가하는 구성에 대해 설명하였지만, 트랜지스터(Q44)를 통해, 기준 전압(Vref)과 다른 전압을 절점(Tp1)에 인가하는 구성이어도 된다.
(제3 실시 형태)
제3 실시 형태에 있어서의 화상 표시 장치(10)의 구성은, 도 1에 나타낸 제1 실시 형태와 마찬가지이다. 제3 실시 형태가 제1 실시 형태와 다른 점은 화소 회로[12(i, j)]의 구성이다.
도 10은 제3 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 회로도이다. 제1 실시 형태와 동일한 구성 요소에 대해서는 제1 실시 형태와 동일한 부호를 부여하여 상세한 설명을 생략한다. 제3 실시 형태에 있어서의 화소 회로[12(i, j)]는, 제1 실시 형태와 마찬가지로, 유기 EL 소자(D20)와, 구동 트랜지스터(Q20)와, 제1 콘덴서(C21)와, 제2 콘덴서(C22)와, 스위치로서 동작하는 트랜지스터(Q21∼Q24)를 구비하고 있다.
제3 실시 형태에 있어서는, 구동 트랜지스터(Q20)의 소스측과 전류 발광 소자인 유기 EL 소자(D20)와의 사이에, 유기 EL 소자(D20)에 흐르는 전류를 차단하기 위한 제5 스위치인 트랜지스터(Q45)를 더 설치하고 있다. 즉, 구동 트랜지스터(Q20)의 드레인은 전원선(31)에 접속되고, 구동 트랜지스터(Q20)의 소스는 트랜지스터(Q45)의 드레인에 접속되고, 트랜지스터(Q45)의 소스는 유기 EL 소자(D20)의 애노드에 접속되고, 유기 EL 소자(D20)의 캐소드는 전원선(32)에 접속되어 있다. 그리고 트랜지스터(Q45)의 게이트는 제어 신호[CNT45(i)]가 공급되는 제어 신호선[45(i)]에 접속되어 있다.
다음으로, 제3 실시 형태에 있어서의 화소 회로[12(i, j)]의 동작에 대해 설명한다.
제3 실시 형태에 있어서도 제1 실시 형태와 마찬가지로, 1프레임 기간을 초기화 기간(T1), 임계값 검출 기간(T2), 기입 기간(T3), 발광 기간(T4)을 포함하는 각 기간으로 분할하여 각각의 유기 EL 소자(D20)를 구동한다.
도 11은 제3 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 동작을 나타내는 타이밍 차트이다. 제3 실시 형태에 있어서의 화소 회로[12(i, j)]의 화상 신호 전압[Vsg(j)], 제어 신호[CNT21(i)∼CNT24(i)]의 타이밍 차트는, 제1 실시 형태에 있어서 도 4에 나타낸 화상 신호 전압[Vsg(j)], 제어 신호[CNT21(i)∼CNT24(i)]의 타이밍 차트와 동일하다.
[초기화 기간(T1)]
시각(t1)에 있어서, 제어 신호[CNT45(i)]를 로우 레벨로 하여 트랜지스터(Q45)를 오프 상태로 한다. 그리고 제1 실시 형태와 마찬가지로, 제어 신호[CNT22(i)]를 로우 레벨로 하여 트랜지스터(Q22)를 오프 상태로 함과 함께, 제어 신호[CNT21(i), CNT(23), CNT24(i)]를 하이 레벨로 하여 트랜지스터(Q21, Q23, Q24)를 온 상태로 한다. 그러면 절점(Tp1) 및 절점(Tp2)에 기준 전압(Vref)이 인가되고, 절점(Tp3)에 초기화 전압(Vint)이 인가된다.
이에 의해, 제1 실시 형태와 마찬가지로, 제2 콘덴서(C22)의 단자간에는 임계값 전압(Vth)보다도 높은 전압 (Vref－Vint)로 충전된다. 또한 트랜지스터(Q45)는 오프 상태이므로, 전원선(31)으로부터 구동 트랜지스터(Q20) 및 트랜지스터(Q23)를 통해 전압선(34)에, 구동 트랜지스터(Q20)의 게이트·소스간 전압에 따른 전류가 흐른다.
또한 제3 실시 형태에 있어서도, 초기화 기간(T1)을 1μsec로 설정하고 있다.
[임계값 검출 기간(T2)]
시각(t2)에 있어서 제어 신호[CNT23(i)]를 로우 레벨로 하여 트랜지스터(Q23)를 오프 상태로 한다. 이에 의해 제1 실시 형태와 마찬가지로, 제2 콘덴서(C22)의 전하가 방전되고, 제2 콘덴서(C22)의 단자간 전압은 임계값 전압(Vth)에 점차 근접한다. 제3 실시 형태에 있어서도, 제2 콘덴서(C22)의 단자간 전압이 임계값 전압(Vth)과 거의 동등해질 때까지 매우 긴 시간을 필요로 하므로, 임계값 검출 기간(T2)을 10μsec로 설정하고 있다.
[기입 기간(T3)]
시각(t3)에 있어서 제어 신호[CNT24(i)]를 로우 레벨로 하여 트랜지스터(Q24)를 오프 상태로 하고, 제어 신호[CNT22(i)]를 하이 레벨로 하여 트랜지스터(Q22)를 온 상태로 한다. 그러면 절점(Tp1)이 화상 신호 전압[Vsg(j)]으로 되고, 제1 콘덴서(C21)의 단자간은 전압 (Vsg－Vref)＝화상 신호 전압(Vsg')으로 충전된다.
또한 제3 실시 형태에 있어서도, 기입 기간(T3)을 1μsec로 설정하고 있다.
[발광 기간(T4)]
시각(t4)에 있어서, 제어 신호[CNT45(i)]를 하이 레벨로 하여 트랜지스터(Q45)를 온 상태로 한다. 그 이후에는 제1 실시 형태와 마찬가지로, 제어 신호[CNT22(i)]를 로우 레벨로 하여 트랜지스터(Q22)를 오프 상태로 하고, 제어 신호[CNT21(i)]를 로우 레벨로 하여 트랜지스터(Q21)를 오프 상태로 한다. 그러면 구동 트랜지스터(Q20)의 게이트·소스간에는 전압 (Vsg'＋Vth)가 인가되고 있으므로, 구동 트랜지스터(Q20)의 게이트·소스간 전압에 따른 전류를 유기 EL 소자(D20)에 흘린다.
또한 발광 기간(T4) 후에, 필요에 따라 비발광 기간을 마련해도 된다. 비발광 기간은, 트랜지스터(Q45)를 오프 상태로 함으로써 실현할 수 있다. 또한 기입 기간 이후에, 트랜지스터(Q23)를 온 상태로 한 후에 트랜지스터(Q45)를 오프 상태로 하여 비발광 기간을 마련해도 된다. 이 경우에는 트랜지스터(Q45)를 온 상태로 복귀시킨 후에 트랜지스터(Q23)를 오프 상태로 복귀시킴으로써, 다시 점등 기간으로 복귀시킬 수 있다.
이와 같이 제3 실시 형태에 있어서는, 유기 EL 소자(D20)에 흐르는 전류를 차단하기 위한 스위치인 트랜지스터(Q45)를 구동 트랜지스터(Q20)의 소스측에 설치하고 있다. 이 구성에 의해서도 구동 트랜지스터(Q20)의 임계값 전압(Vth)의 차이의 영향을 억제할 수 있다. 또한 임계값 전압(Vth)이 경시 변화 등에 의해 변동한 경우라도, 화상 신호에 대응한 휘도로 유기 EL 소자(D20)를 발광시킬 수 있다.
또한 제3 실시 형태의 구성에서는 트랜지스터(Q45)를 오프 상태로 함으로써 유기 EL 소자(D20)의 전류를 차단할 수 있으므로, 기준 전압(Vref)을 저압측 전압(Vss)과 유기 EL 소자(D20)의 전압(Vled)과의 합보다도 크게 설정해도 된다. 예를 들어 본 실시 형태에 있어서는, 고압측 전압(Vdd)＝10(V), 저압측 전압(Vss)＝0(V), 기준 전압(Vref)＝2(V), 초기화 전압(Vint)＝0(V)이다. 이와 같이 각 전압을 설정함으로써, 저압측 전압(Vss) 및 초기화 전압(Vint)을 모두 접지 전위로 할 수 있다. 또한 화소 회로[12(i, j)]에 인가하는 각 전압을 모두 정극성의 전압 또는 0(V)으로 할 수 있다.
또한 임계값 검출 기간(T2)에 있어서, 트랜지스터(Q24)를 온 상태로 하는 것이 바람직하지만, 제1 콘덴서(C21)의 리크 전류를 무시할 수 있으면 트랜지스터(Q24)를 오프 상태로 해도 된다. 이 경우에는 제어 신호[CNT24(i)]와 제어 신호[CNT23(i)]를 공용할 수 있다.
(제4 실시 형태)
제4 실시 형태에 있어서의 화상 표시 장치(10)의 구성은, 도 1에 나타낸 제1 실시 형태와 마찬가지이다. 제4 실시 형태가 제1 실시 형태와 다른 점은 화소 회로[12(i, j)]의 구성이다.
도 12는 제4 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 회로도이다. 제1 실시 형태와 동일한 구성 요소에 대해서는 제1 실시 형태와 동일한 부호를 부여하여 상세한 설명을 생략한다. 제4 실시 형태에 있어서의 화소 회로[12(i, j)]는, 제1 실시 형태와 마찬가지로, 유기 EL 소자(D20)와, 구동 트랜지스터(Q20)와, 제1 콘덴서(C21)와, 제2 콘덴서(C22)와, 스위치로서 동작하는 트랜지스터(Q21∼Q24)를 구비하고 있다.
제4 실시 형태에 있어서는, 구동 트랜지스터(Q20)의 드레인과 전류 발광 소자인 유기 EL 소자(D20)에 전류를 공급하는 전압(Vdd)의 전원과의 사이에, 전류를 차단하는 제5 스위치인 트랜지스터(Q55)를 더 설치하고 있다. 즉, 트랜지스터(Q55)의 드레인은 전원선(31)에 접속되고, 트랜지스터(Q55)의 소스는 구동 트랜지스터(Q20)의 드레인에 접속되고, 구동 트랜지스터(Q20)의 소스는 유기 EL 소자(D20)의 애노드에 접속되고, 유기 EL 소자(D20)의 캐소드는 전원선(32)에 접속되어 있다. 그리고 트랜지스터(Q55)의 게이트는 제어 신호[CNT55(i)]가 공급되는 제어 신호선[55(i)]에 접속되어 있다.
다음으로, 제4 실시 형태에 있어서의 화소 회로[12(i, j)]의 동작에 대해 설명한다.
제4 실시 형태에 있어서도 제1 실시 형태와 마찬가지로, 1프레임 기간을 초기화 기간(T1), 임계값 검출 기간(T2), 기입 기간(T3), 발광 기간(T4)을 포함하는 각 기간으로 분할하여 각각의 유기 EL 소자(D20)를 구동한다.
도 13은 제4 실시 형태에 있어서의 화상 표시 장치(10)의 화소 회로[12(i, j)]의 동작을 나타내는 타이밍 차트이다. 제4 실시 형태에 있어서의 화소 회로[12(i, j)]의 화상 신호 전압[Vsg(j)], 제어 신호[CNT21(i)∼CNT24(i)]의 타이밍 차트는, 제1 실시 형태에 있어서 도 4에 나타낸 화상 신호 전압[Vsg(j)], 제어 신호[CNT21(i)∼CNT24(i)]의 타이밍 차트와 동일하다.
[초기화 기간(T1)]
제1 실시 형태와 마찬가지로, 시각(t1)에 있어서, 제어 신호[CNT22(i)]를 로우 레벨로 하여 트랜지스터(Q22)를 오프 상태로 함과 함께, 제어 신호[CNT22(i), CNT(23), CNT24(i)]를 하이 레벨로 하여 트랜지스터(Q21, Q23, Q24)를 온 상태로 한다. 이때 제어 신호[CNT55(i)]는 로우 레벨 및 하이 레벨 중 어느 쪽이어도 된다. 그러면 절점(Tp1) 및 절점(Tp2)에 기준 전압(Vref)이 인가되고, 절점(Tp3)에 초기화 전압(Vint)이 인가된다.
이에 의해, 제1 실시 형태와 마찬가지로, 제2 콘덴서(C22)의 단자간에는 임계값 전압(Vth)보다도 높은 전압 (Vref－Vint)로 충전된다. 이때 트랜지스터(Q55)가 온 상태이면, 전원선(31)으로부터 트랜지스터(Q55), 구동 트랜지스터(Q20) 및 트랜지스터(Q23)를 통해 전압선(34)에, 구동 트랜지스터(Q20)의 게이트·소스간 전압에 따른 전류가 흐른다.
또한 제4 실시 형태에 있어서도, 초기화 기간(T1)을 1μsec로 설정하고 있다.
[임계값 검출 기간(T2)]
시각(t2)에 있어서, 제어 신호[CNT55(i)]를 하이 레벨로 하여 트랜지스터(Q55)를 온 상태로 함과 함께, 제어 신호[CNT23(i)]를 로우 레벨로 하여 트랜지스터(Q23)를 오프 상태로 한다. 그러면 구동 트랜지스터(Q20)의 게이트·소스간에는 제2 콘덴서(C22)의 단자간 전압이 인가되고 있으므로 구동 트랜지스터(Q20)에 전류가 흐른다. 그리고 이 전류에 의해 제2 콘덴서(C22)의 전하가 방전되고, 제2 콘덴서(C22)의 단자간 전압은 임계값 전압(Vth)에 점차 근접한다. 제4 실시 형태에 있어서도, 제2 콘덴서(C22)의 단자간 전압이 임계값 전압(Vth)과 거의 동등해질 때까지 매우 긴 시간을 필요로 하므로, 임계값 검출 기간(T2)을 10μsec로 설정하고 있다.
[기입 기간(T3)]
시각(t3)에 있어서, 제어 신호[CNT55(i)]를 로우 레벨로 하여 트랜지스터(Q55)를 오프 상태로 함과 함께, 제어 신호[CNT24(i)]를 로우 레벨로 하여 트랜지스터(Q24)를 오프 상태로 한다. 또한 제어 신호[CNT22(i)]를 하이 레벨로 하여 트랜지스터(Q22)를 온 상태로 한다. 그러면 절점(Tp1)이 화상 신호 전압[Vsg(j)]으로 되고, 제1 콘덴서(C21)의 단자간은 전압 (Vsg－Vref)＝화상 신호 전압(Vsg')으로 충전된다.
이때 화상 신호 전압(Vsg')＞0이면 구동 트랜지스터(Q20)의 게이트·소스간에는, 임계값 전압(Vth) 이상의 전압이 인가된다. 그러나 트랜지스터(Q55)가 오프 상태이므로, 구동 트랜지스터(Q20)에는 전류가 흐르는 일이 없고, 따라서 제2 콘덴서(C22)의 단자간 전압은 변화되지 않는다. 이와 같이 제4 실시 형태에 있어서는, 임계값 검출 기간(T2)에 있어서 설정된 제2 콘덴서(C22)의 단자간 전압이 임계값 전압(Vth)인 채로 유지되므로, 구동 트랜지스터(Q20)의 임계값 전압(Vth)의 보정을 고정밀도로 행할 수 있다.
[발광 기간(T4)]
시각(t4)에 있어서, 제어 신호[CNT55(i)]를 하이 레벨로 하여 트랜지스터(Q55)를 온 상태로 한다. 그 이후에는 제1 실시 형태와 마찬가지로, 제어 신호[CNT22(i)]를 로우 레벨로 하여 트랜지스터(Q22)를 오프 상태로 하고, 제어 신호[CNT21(i)]를 로우 레벨로 하여 트랜지스터(Q21)를 오프 상태로 한다. 그러면 구동 트랜지스터(Q20)의 게이트·소스간에는 전압 (Vsg'＋Vth)가 인가되고 있으므로, 구동 트랜지스터(Q20)의 게이트·소스간 전압에 따른 전류를 유기 EL 소자(D20)에 흘린다.
또한 제4 실시 형태에 있어서는, 기입 기간(T3) 이후의 임의의 타이밍에서 임의의 길이의 비발광 기간을 필요에 따라 설정할 수 있다. 비발광 기간을 설정하기 위해서는, 시각(t5)에 있어서 제어 신호[CNT55(i)]를 로우 레벨로 하여 트랜지스터(Q55)를 오프 상태로 한다. 그러면 구동 트랜지스터(Q20)에 전류가 흐르지 않으므로 유기 EL 소자(D20)의 발광도 정지한다. 비발광 기간 중에는 제1 콘덴서(C21) 및 제2 콘덴서(C22)의 방전 경로도 차단되므로, 제1 콘덴서(C21) 및 제2 콘덴서(C22)의 단자간 전압은 함께 유지된다. 그로 인해, 시각(t6)에 있어서 제어 신호[CNT55(i)]를 하이 레벨로 하여 트랜지스터(Q55)를 온 상태로 함으로써 다시 발광 기간(T4)으로 복귀시킬 수 있다.
이와 같이 제4 실시 형태에 있어서는, 유기 EL 소자(D20)에 흐르는 전류를 차단하기 위한 스위치인 트랜지스터(Q55)를 구동 트랜지스터(Q20)의 드레인측에 설치하고 있다. 이 구성에 의해서도 구동 트랜지스터(Q20)의 임계값 전압(Vth)의 차이의 영향을 억제할 수 있다. 또한 임계값 전압(Vth)이 경시 변화 등에 의해 변동한 경우라도, 화상 신호에 대응한 휘도로 유기 EL 소자(D20)를 발광시킬 수 있다.
또한 임계값 검출 기간(T2)에 있어서, 트랜지스터(Q24)를 온 상태로 하는 것이 바람직하지만, 제1 콘덴서(C21)의 리크 전류를 무시할 수 있으면 트랜지스터(Q24)를 오프 상태로 해도 된다. 이 경우에는 제어 신호[CNT24(i)]와 제어 신호[CNT23(i)]를 공용할 수 있다.
또한 제4 실시 형태에 있어서는, 트랜지스터(Q55)를 n형 트랜지스터로 구성하였지만, 트랜지스터(Q55)를 p형 트랜지스터로 형성해도 된다. 일반적으로 p형 트랜지스터는 높은 전압에 대하여 온 저항을 작게 할 수 있으므로, 트랜지스터(Q55)의 소비 전력을 억제할 수 있다.
또한 제4 실시 형태에 있어서는, 화소 회로[12(i, j)]의 각각에 대하여 독립적으로 트랜지스터(Q55)를 설치한 구성에 대해 설명하였지만, 복수의 화소 회로[12(i, j)]에 대하여 공통적으로 트랜지스터(Q55)를 설치해도 된다. 예를 들어, 화소 회로[12(i, 1)∼12(i, m)]로 구성되는 화소행마다 공통으로 트랜지스터(Q55)를 설치해도 되고, 복수의 화소행마다 공통으로 트랜지스터(Q55)를 설치해도 된다.
또한, 제1∼제4 실시 형태에 있어서 나타낸 전압값 등의 각 수치는 어디까지나 일례를 나타낸 것이며, 이들 수치는 유기 EL 소자의 특성이나 화상 표시 장치의 사양 등에 의해 적절하게 최적으로 설정하는 것이 바람직하다.
본 발명은, 전류 발광 소자를 이용한 액티브 매트릭스형의 화상 표시 장치로서 유용하다.
10 : 화상 표시 장치
12 : 화소 회로
14 : 소스 드라이버 회로
16 : 게이트 드라이버 회로
18 : 전원 회로
31, 32 : 전원선
33, 34 : 전압선
D20 : 유기 EL 소자
Q20 : 구동 트랜지스터
C21 : 제1 콘덴서
C22 : 제2 콘덴서
Q21 : 트랜지스터
Q22 : 트랜지스터
Q23 : 트랜지스터
Q24, Q44 : 트랜지스터
Q45, Q55 : 트랜지스터

Claims (6)

  1. 전류 발광 소자와, 상기 전류 발광 소자에 전류를 흘리는 구동 트랜지스터를 갖는 화소 회로를 복수 배열한 화상 표시 장치로서,
    상기 화소 회로는,
    상기 구동 트랜지스터의 게이트에 한쪽의 단자가 접속된 제1 콘덴서와,
    상기 제1 콘덴서의 다른 쪽의 단자와 상기 구동 트랜지스터의 소스와의 사이에 접속된 제2 콘덴서와,
    상기 제1 콘덴서와 상기 제2 콘덴서와의 절점(節点)에 기준 전압을 인가하는 제1 스위치와,
    상기 구동 트랜지스터의 게이트에 화상 신호 전압을 공급하는 제2 스위치와,
    상기 구동 트랜지스터의 소스에 초기화 전압을 공급하는 제3 스위치와,
    상기 제1 콘덴서와 상기 제2 콘덴서와의 절점과, 상기 구동 트랜지스터의 게이트와의 사이를 단락하는 제4 스위치를 설치한 화상 표시 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 구동 트랜지스터의 소스와 상기 전류 발광 소자와의 사이에 전류를 차단하는 제5 스위치를 설치한 화상 표시 장치.
  5. 제1항에 있어서,
    상기 구동 트랜지스터의 드레인과 상기 전류 발광 소자에 전류를 공급하는 전원과의 사이에 전류를 차단하는 제5 스위치를 설치한 화상 표시 장치.
  6. 전류 발광 소자와, 상기 전류 발광 소자에 전류를 흘리는 구동 트랜지스터를 갖는 화소 회로를 복수 배열한 화상 표시 장치로서,
    상기 화소 회로는,
    상기 구동 트랜지스터의 게이트에 한쪽의 단자가 접속된 제1 콘덴서와,
    상기 제1 콘덴서의 다른 쪽의 단자와 상기 구동 트랜지스터의 소스와의 사이에 접속된 제2 콘덴서와,
    상기 제1 콘덴서와 상기 제2 콘덴서와의 절점(節点)에 기준 전압을 인가하는 제1 스위치와,
    상기 구동 트랜지스터의 게이트에 화상 신호 전압을 공급하는 제2 스위치와,
    상기 구동 트랜지스터의 소스에 초기화 전압을 공급하는 제3 스위치와,
    상기 구동 트랜지스터의 게이트에 상기 기준 전압을 인가하는 제4 스위치를 설치한 화상 표시 장치.
KR1020137025058A 2011-08-09 2012-08-07 화상 표시 장치 Active KR101507259B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011173508 2011-08-09
JPJP-P-2011-173508 2011-08-09
PCT/JP2012/005002 WO2013021621A1 (ja) 2011-08-09 2012-08-07 画像表示装置

Publications (2)

Publication Number Publication Date
KR20130132994A KR20130132994A (ko) 2013-12-05
KR101507259B1 true KR101507259B1 (ko) 2015-03-30

Family

ID=47668158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137025058A Active KR101507259B1 (ko) 2011-08-09 2012-08-07 화상 표시 장치

Country Status (5)

Country Link
US (1) US9324258B2 (ko)
JP (1) JP5756859B2 (ko)
KR (1) KR101507259B1 (ko)
CN (1) CN103460276B (ko)
WO (1) WO2013021621A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5685700B2 (ja) * 2011-08-09 2015-03-18 パナソニック株式会社 画像表示装置の駆動方法
JP2015034861A (ja) * 2013-08-08 2015-02-19 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
WO2015174248A1 (ja) 2014-05-14 2015-11-19 ソニー株式会社 表示装置、駆動方法、および電子機器
JP6528267B2 (ja) * 2014-06-27 2019-06-12 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 画素回路及びその駆動方法
CN104464641B (zh) * 2014-12-30 2017-03-08 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示装置
CN106531074B (zh) * 2017-01-10 2019-02-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN111032099B (zh) 2017-08-30 2022-08-30 富士胶片株式会社 细胞移植用设备及其制造方法
CN107808636B (zh) * 2017-11-10 2020-09-04 武汉华星光电半导体显示技术有限公司 一种像素驱动电路及液晶显示装置
US11741884B2 (en) * 2020-09-25 2023-08-29 Samsung Display Co., Ltd. Display device with internal compensation
US12002398B2 (en) * 2021-12-01 2024-06-04 Innolux Corporation Electronic device
CN118414572A (zh) * 2022-11-28 2024-07-30 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN118871976A (zh) * 2023-02-27 2024-10-29 京东方科技集团股份有限公司 像素电路、显示面板、显示装置及驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039666A (ko) * 1999-06-17 2001-05-15 이데이 노부유끼 화상표시장치
JP2005189695A (ja) 2003-12-26 2005-07-14 Sony Corp 画素回路及び表示装置
JP2006525539A (ja) 2003-05-02 2006-11-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 閾値電圧のドリフト補償を有するアクティブマトリクスｏｌｅｄ表示装置
KR20110080388A (ko) * 2010-01-05 2011-07-13 삼성모바일디스플레이주식회사 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042822A (ja) * 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
JP3736399B2 (ja) 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
KR100805522B1 (ko) 2001-09-07 2008-02-20 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 장치, 전자 표시 기기 및 ｅｌ 표시 장치의 구동회로
US8823606B2 (en) * 2001-09-07 2014-09-02 Panasonic Corporation EL display panel, its driving method, and EL display apparatus
JPWO2003027998A1 (ja) 2001-09-25 2005-01-13 松下電器産業株式会社 Ｅｌ表示装置
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
JP4547900B2 (ja) * 2003-12-02 2010-09-22 ソニー株式会社 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4645881B2 (ja) * 2004-07-08 2011-03-09 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
WO2006103797A1 (ja) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
KR100707639B1 (ko) 2005-04-28 2007-04-13 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동 방법
JP2008051990A (ja) 2006-08-24 2008-03-06 Sony Corp 表示装置
JP4300492B2 (ja) * 2007-03-13 2009-07-22 ソニー株式会社 ディスプレイ装置
JP2009169145A (ja) 2008-01-17 2009-07-30 Sony Corp 表示装置、表示装置の駆動方法および電子機器
KR101008482B1 (ko) 2009-04-17 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101015339B1 (ko) * 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101030002B1 (ko) * 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR101056308B1 (ko) * 2009-10-19 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039666A (ko) * 1999-06-17 2001-05-15 이데이 노부유끼 화상표시장치
JP2006525539A (ja) 2003-05-02 2006-11-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 閾値電圧のドリフト補償を有するアクティブマトリクスｏｌｅｄ表示装置
JP2005189695A (ja) 2003-12-26 2005-07-14 Sony Corp 画素回路及び表示装置
KR20110080388A (ko) * 2010-01-05 2011-07-13 삼성모바일디스플레이주식회사 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
JPWO2013021621A1 (ja) 2015-03-05
CN103460276B (zh) 2016-08-17
CN103460276A (zh) 2013-12-18
US20130335399A1 (en) 2013-12-19
JP5756859B2 (ja) 2015-07-29
US9324258B2 (en) 2016-04-26
WO2013021621A1 (ja) 2013-02-14
KR20130132994A (ko) 2013-12-05

Similar Documents

Publication Publication Date Title
KR101515481B1 (ko) 화상 표시 장치
KR101507259B1 (ko) 화상 표시 장치
KR101377798B1 (ko) 화상 표시 장치
KR101461689B1 (ko) 화상 표시 장치
US9583041B2 (en) Pixel circuit and driving method thereof, display panel, and display device
US10504440B2 (en) Pixel circuit, driving method thereof, display panel and display apparatus
KR101515375B1 (ko) 화상 표시 장치의 구동 방법
KR101071443B1 (ko) 표시 패널 장치 및 그 제어 방법
US8773332B2 (en) Driving circuit for pixels of an active matrix organic light-emitting diode display and method for driving pixels of an active matrix organic light-emitting diode display
US9318048B2 (en) Pixel circuit and display apparatus
US10796640B2 (en) Pixel circuit, display panel, display apparatus and driving method
CN102654978B (zh) 反相器电路和显示单元
US8537151B2 (en) Inspection method
US9997109B2 (en) Display device with reduced number of transistors and its driving method
JP5028207B2 (ja) 画像表示装置および画像表示装置の駆動方法
US20210335226A1 (en) Pixel driving circuit and display panel
JP2008310075A (ja) 画像表示装置
JP2013171153A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20130924

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130924

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140630

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150324

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150324

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180316

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240315

Start annual number: 10

End annual number: 10