[go: up one dir, main page]

KR101504133B1 - 복합보호소자 - Google Patents

복합보호소자 Download PDF

Info

Publication number
KR101504133B1
KR101504133B1 KR20140024266A KR20140024266A KR101504133B1 KR 101504133 B1 KR101504133 B1 KR 101504133B1 KR 20140024266 A KR20140024266 A KR 20140024266A KR 20140024266 A KR20140024266 A KR 20140024266A KR 101504133 B1 KR101504133 B1 KR 101504133B1
Authority
KR
South Korea
Prior art keywords
resistor
terminal
printed
resistive
resistive elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR20140024266A
Other languages
English (en)
Inventor
강두원
김현창
김광범
윤생수
권혁제
Original Assignee
스마트전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스마트전자 주식회사 filed Critical 스마트전자 주식회사
Priority to KR20140024266A priority Critical patent/KR101504133B1/ko
Priority to TW103118169A priority patent/TWI545606B/zh
Priority to JP2015026151A priority patent/JP6017603B2/ja
Priority to DE102015102083.1A priority patent/DE102015102083B4/de
Priority to CN201510088085.8A priority patent/CN104882342B/zh
Priority to US14/632,922 priority patent/US9722418B2/en
Application granted granted Critical
Publication of KR101504133B1 publication Critical patent/KR101504133B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044Physical layout, materials not provided for elsewhere

Landscapes

  • Fuses (AREA)

Abstract

본 발명은 복합보호소자에 관한 것으로, 더욱 상세하게는 표면실장형 저항소자 및 인쇄형 저항소자를 동시에 설치함으로써, 고전력에서도 폭발하지 않고 안정적으로 구동할 수 있고, 인쇄형 표면실장형 저항소자를 표면실장형 저항소자의 하부에 배치함으로써 제품의 소형화를 구현할 수 있는 복합보호소자에 관한 것이다.

Description

복합보호소자{THE COMPLEX PROTECTION DEVICE OF BLOCKING THE ABNORMAL STATE OF CURRENT AND VOLTAGE}
본 발명은 복합보호소자에 관한 것으로, 더욱 상세하게는 표면실장형 저항소자 및 인쇄형 저항소자를 동시에 설치함으로써, 과전류뿐만 아니라 과전압에 대해서 회로 및 상기 회로에 설치된 회로소자를 보호하고, 인쇄형 표면실장형 저항소자를 표면실장형 저항소자의 하부에 배치함으로써 제품의 소형화를 구현할 수 있는 복합보호소자에 관한 것이다.
피보호 기기의 과전류에 의해 생기는 과대 발열 또는 주위 온도에 감응하여 작동하는 비(非)복귀형 보호 소자는, 기기의 안전을 도모하기 위해, 소정의 동작 온도에서 작동하여 전기 회로를 차단한다. 그 한 예로서, 기기에 생기는 이상을 검지하는 신호 전류에 의해 저항을 발열시키고, 그 발열로 퓨즈소자를 작동시키는 보호 소자가 있다.
대한민국 공개특허 10-2001-0006916호에는 보호소자기판 상에 저융점 금속체용 전극 및 발열체를 가지며, 이들 저융점 금속체용 전극 및 발열체 위에 직접적으로 저융점 금속체가 형성되며, 저융점 금속체 위에는 그 표면산화를 방지하기 위하여 고형 플럭스 등으로 이루어진 내측 밀봉부를 설치하고, 그 외측에는 저융점 금속체의 용단시에 용융물이 소자 밖으로 유출되는 것을 방지하는 외측 밀봉부나 캡이 설치되는 보호소자가 개시되어 있다.
한편, 도 11a 및 11b는 다른 형태의 종래 저항(발열체) 상에 퓨저블 엘리먼트(저융점 금속체)가 형성된 보호소자를 보여준다.
도 11a 및 11b를 참조하면, 종래의 보호소자는 세라믹 기판(1) 상에 페이스트 형태의 저항(2)이 도포되고, 저항(2) 상에 절연체(3), 퓨즈 단자(4), 퓨저블 엘리먼트(5) 및 케이스(6)가 순차적으로 적층되어 있으며, 상기 퓨즈 단자(4)는 연결부(4a)가 저항단자(8)와 접속되어 있다.
이러한 종래의 퓨저블 엘리먼트가 저항 위에 설치되기 때문에 보호소자의 두께가 커지는 문제가 있었다.
그리고 페이스트 형태의 저항을 사용하기 때문에 고전력용으로 적용하기에는 내구성이 약하며, 다양한 환경에 대응하기 어려운 문제가 있었다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 표면실장형 저항소자 및 인쇄형 저항소자를 동시에 설치함으로써, 과전류뿐만 아니라 과전압에 대해서 회로 및 상기 회로에 설치된 회로소자를 보호할 수 있는 복합보호소자를 제공하는 것이다.
또한, 본 발명의 목적은 인쇄형 표면실장형 저항소자를 표면실장형 저항소자의 하부에 배치함으로써, 제품을 소형화할 수 있는 복합보호소자를 제공하는 것이다.
또한, 본 발명의 목적은 표면실장형 저항소자 및 인쇄형 저항소자를 모두 리드와이어 없이 기판에 실장하기 때문에 자동화 공정을 적용하기 용이한 복합보호소자를 제공하는 것이다.
또한, 본 발명의 목적은 서로 구조가 다른 저항소자를 다양하게 조합함으로써, 원하는 저항값 또는 전력량에 맞추어 최적화된 설계할 수 있는 복합보호소자를 제공하는 것이다.
또한, 본 발명의 목적은 표면실장형 저항소자 및 인쇄형 저항소자를 퓨저블엘리먼트의 양쪽에 병설함으로써, 열적 특성을 향상시켜 과전압 인가시 퓨저블엘리먼트의 용단시간을 단축하고 절연거리를 충분히 확보할 수 있는 복합보호소자를 제공하는 것이다.
또한, 본 발명의 목적은 표면실장형 저항소자의 단자 및 인쇄형 저항소자의 단자를 공유하여 구조의 단순화 및 소형화를 실현할 수 있는 복합보호소자를 제공하는 것이다.
이를 위해 본 발명에 따른 복합보호소자는 기판; 상기 기판에 마련된 퓨즈단자; 상기 퓨즈단자와 이격하여 상기 기판에 마련된 제1 저항단자, 상기 퓨즈단자를 사이에 두고 상기 제1 자항단자와 대향하여 상기 기판에 마련된 제2 저항단자; 상기 제1 저항단자에 접속된 제1 표면실장형 저항소자; 상기 제2 저항단자에 접속된 제2 표면실장형 저항소자; 상기 제1 저항단자와 상기 제2 저항단자의 적어도 하나에 접속하며, 상기 제1 표면실장형 저항소자와 제2 표면실장형 저항소자의 적어도 하나와 연결된 적어도 하나의 인쇄형 저항소자; 및 과전압이 인가되면 전류가 상기 제1, 2표면실장형 저항소자 및 상기 인쇄형 저항소자로 흐르도록 제어하는 스위칭소자;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 인쇄형 저항소자는 상기 제1, 2 표면실장형 저항소자의 하부에 배치되는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 표면실장형 저항소자 및 인쇄형 저항소자는 각각 동일한 저항단자에 접속되는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 저항단자는 표면실장형 저항소자가 접속되는 표면실장형 저항단자부와, 상기 인쇄형 저항소자가 접속되는 인쇄형 저항단자부와, 상기 표면실장형 저항단자부 및 인쇄형 저항단자부를 연결하는 연결부로 이루어지되, 상기 표면실장형 저항단자부, 인쇄형 저항단자부 및 연결부는 일체로 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 인쇄형 저항소자는 상기 제1, 2표면실장형 저항소자의 하부에 각각 배치되는 제1, 2 인쇄형 저항소자로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 제1, 2 표면실장형 저항소자 및 상기 제1, 2 인쇄형 저항소자는 병렬로 연결되는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 제1, 2 저항단자 사이에는 제1, 2 연결단자가 형성되고, 상기 제1, 2 연결단자의 상면에는 제1 절연층, 도전층 및 제2 절연층이 순차적으로 적층되며, 상기 제2 절연층 상에는 상기 퓨저블엘리먼트, 상기 표면실장형 저항소자 및 인쇄형 저항소자가 병설되고, 상기 제2 절연층은 상기 퓨저블엘리먼트와 상기 도전층이 접속할 수 있도록 홀이 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 제1 표면실장형 저항소자와 제1 인쇄형 저항소자; 및 상기 제2 표면실장형 저항소자와 제2 인쇄형 저항소자;는 각각 병렬로 연결되고, 제1, 2 표면실장형 저항소자; 및 상기 제1, 2 인쇄형 저항소자;는 각각 직렬로 연결되는 것을 특징으로 한다.
이상과 같은 구성의 본 발명에 따른 복합보호소자에 의하면, 표면실장형 저항소자 및 인쇄형 저항소자를 동시에 설치함으로써, 과전류뿐만 아니라 과전압에 대해서 회로 및 상기 회로에 설치된 회로소자를 보호할 수 있는 효과가 있다.
또한, 본 발명에 따른 복합보호소자에 의하면, 인쇄형 표면실장형 저항소자를 표면실장형 저항소자의 하부에 배치함으로써, 제품을 소형화할 수 있는 효과가 있다.
또한, 본 발명에 따른 복합보호소자에 의하면, 표면실장형 저항소자 및 인쇄형 저항소자를 모두 리드와이어 없이 기판에 실장하기 때문에 자동화 공정을 적용하기 용이하다.
또한, 본 발명에 따른 복합보호소자에 의하면, 서로 구조가 다른 저항소자를 다양하게 조합함으로써, 원하는 저항값 또는 전력량에 맞추어 최적화된 설계할 수 있는 효과가 있다.
또한, 본 발명에 따른 복합보호소자에 의하면, 표면실장형 저항소자 및 인쇄형 저항소자를 퓨저블엘리먼트의 양쪽에 병설함으로써, 열적 특성을 향상시켜 과전압 인가시 퓨저블엘리먼트의 용단시간을 단축하고 절연거리를 충분히 확보할 수 있는 효과가 있다.
또한, 본 발명에 따른 복합보호소자에 의하면, 표면실장형 저항소자의 단자 및 인쇄형 저항소자의 단자를 공유하여 구조의 단순화 및 소형화를 실현할 수 있는 효과가 있다.
도 1은 본 발명에 따른 복합보호소자의 사용 상태를 설명하기 위한 회로도이다.
도 2는 본 발명에 따른 복합보호소자의 제1실시예를 도시하는 평면도이다.
도 3a 및 도 3b는 각각 본 발명에 따른 복합보호소자의 제1실시예를 도시하는 사시도 및 분해사시도이다.
도 4a 및 도 4b는 각각 본 발명에 따른 저항소자를 도시하는 단면도이다.
도 5a 및 도 5b는 각각 도 3a의 A-A 및 B-B 종단면도이다.
도 6은 도 5b와 다른 구조의 저항단자를 도시하는 단면도이다.
도 7a 내지 도 7c는 본 발명에 따른 제1, 2 표면실장형 저항소자가 배열되는 모습을 도시하는 평면도이다.
도 8a 및 8b는 메인회로에 과전류가 인가되는 경우 퓨저블엘리먼트가 용단되는 모습을 도시하는 회로도 및 평면도이다.
도 9a 및 도 9b는 본 발명에 따른 퓨저블엘리먼트가 용단되는 모습을 도시하는 회로도 및 평면도이다.
도 10은 본 발명에 따른 복합보호소자의 제2실시예를 도시하는 회로도이다.
도 11a 및 11b는 종래 저항 상에 퓨저블 엘리먼트(저융점 금속체)가 형성된 보호소자를 도시하는 평면도 및 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 복합보호소자의 사용 상태를 설명하기 위한 회로도이다.
도 1을 참조하면, 본 발명에 따른 복합보호소자는 메인회로 상에 접속된 퓨저블엘리먼트(10)의 용단에 의해 비정상상태에서 메인회로에 접속된 소자를 보호하는 역할을 한다.
본 발명에 따른 복합보호소자가 적용되는 메인회로는 그 종류에 특별한 제한은 없으며, 배터리의 충전이 이루어지는 충전 회로인 것을 예시할 수 있다.
상기 메인회로 상에는 퓨저블엘리먼트(10)와, 배터리(battery)와, 충전기(charger) 및 퓨저블엘리먼트(10)가 서로 접속되어 있다.
구체적으로 상기 메인회로 상에는 퓨저블엘리먼트(10)와 접속된 복수 개의 저항소자(20,20a,25,25a)와, 상기 복수 개의 저항소자와 접속된 스위칭소자(30)를 포함할 수 있다.
상기 스위칭소자(30)는 다이오드(32)와, 트랜지스터(31) 및 과전압이 인가되는 경우에 상기 트랜지스터(31)를 턴온(Turn-on)시키는 제어신호를 인가하여 저항소자로 전류가 흐르도록 제어하는 제어부(33)를 포함하는 것을 예시할 수 있다.
먼저, 상기 메인회로에 과전류가 인가되는 경우, 상기 퓨저블엘리먼트(10)는 그 과전류에 의한 열에 의해 용단되어 회로 및 회로소자를 보호한다.
다음으로, 상기 메인회로에 과전압이 인가되는 경우, 상기 퓨저블엘리먼트(10)는 저항소자(20,20a,25,25a)의 열에 의해 용단된다.
도 2는 본 발명에 따른 복합보호소자의 제1실시예를 도시하는 평면도이고, 도 3a 및 도 3b는 각각 본 발명에 따른 복합보호소자의 제1실시예를 도시하는 사시도 및 분해사시도이며, 도 4a 및 도 4b는 각각 본 발명에 따른 저항소자를 도시하는 단면도이다.
도 2 내지 도 3b를 참조하면, 본 발명에 따른 복합보호소자는 기판(S)을 구비하고, 상기 기판에는 상기 퓨저블엘리먼트(10)와, 상기 저항소자(20,20a,25,25a) 및 상기 스위칭소자(30)가 설치된다. 상기 저항소자(20,20a,25,25a)는 표면실장형 저항소자(20,20a)와, 인쇄형 저항소자(25,25a)를 구비한다.
상기 기판(S)에 상기 퓨저블엘리먼트(10)와, 상기 저항소자(20,20a,25,25a)를 설치하기 위해, 상기 기판(S)에는 퓨즈단자(50,50a), 제1 저항단자(60a,60b), 제2 저항단자(60c,60d), 제1, 2 연결단자(40,40a), 제1, 2 단자(55,55a)가 형성된다.
상기 퓨즈단자(50,50a)와, 제1 저항단자(60a,60b) 및 제2 저항단자(60c,60d)는 동일평면 상에서 이격하여 병설된다.
상기 퓨즈단자(50,50a) 상에는 퓨저블엘리먼트(10)가 설치된다.
상기 제1 저항단자(60a,60b) 상에는 제1 표면실장형 저항소자(20) 및 제1 인쇄형 저항소자(25)가 설치되고, 상기 제2 저항단자(60c,60d) 상에는 제2 표면실장형 저항소자(20) 및 제2 인쇄형 저항소자(25a)가 설치된다.
상기 제1, 2 연결단자(40, 40a)는 제1 저항단자(60a,60b)와 제2 저항단자(60c,60d)를 연결하는 것으로서, 상기 제1 연결단자(40)는 제1 저항단자(60b)와 제2 저항단자(60d)를 연결하고, 제2 연결단자(40a)는 제1 저항단자(60a)와 제2 저항단자(60c)를 연결한다.
상기 제1 단자(55)는 제1 저항단자(60b)와 연결되고, 제2 단자(55a)는 제 2저항단자(60c)와 연결된다.
상기 퓨저블엘리먼트(10)는 상기 퓨즈단자(50,50a)에 접속되어 상기 메인회로로 과전류가 인가되는 경우에 용단되어 회로 및 회로소자를 보호하는 역할을 한다.
상기 퓨저블엘리먼트(10)는 120~300℃의 융점을 갖는 금속 또는 합금으로 이루어지는 것을 예시할 수 있다.
상기 제1, 2 표면실장형 저항소자(20,20a)는 과전압 인가시 발열하여 상기 퓨저블엘리먼트(10)를 용단시키는 역할을 하는 것으로서, 상기 퓨저블엘리먼트(10)의 양쪽에 배치되는 것이 바람직하다.
도 4a를 참조하면, 상기 제1, 2 표면실장형 저항소자(20,20a)는 세라믹 소재로 이루어지는 소체(21)와, 상기 소체(21)의 양단에 형성되는 단자부(23)와, 상기 소체(21)의 상면에 형성되는 저항층(22) 및 상기 저항층(22)을 보호하는 코팅층(24)을 포함하는 것을 예시할 수 있다.
도 4b를 참조하면, 상기 제1, 2 표면실장형 저항소자(20,20a)는 소체(21)와, 상기 소체(21)의 양단에 형성되는 단자부(23)와, 상기 소체(21)의 외주면에 코일(25)이 권선된 저항소자인 것을 예시할 수 있다. 다만, 이에 한정되는 것은 아니며, 나선형 홈이 형성된 저항소자, melf Type, Chip Type 등 다양한 종류의 저항소자를 사용할 수 있음은 물론이다.
상기 제1, 2 인쇄형 저항소자(25,25a)는 상기 제1, 2 표면실장형 저항소자(20,20a)와 마찬가지로 과전압 인가시 발열하여 퓨저블엘리먼트(10)로 열을 제공하는 역할을 한다.
상기 제1, 2 인쇄형 저항소자(25,25a)는 상기 제1, 2 표면실장형 저항소자(20,20a)의 하부, 구체적으로 양 단자부(23)와 소체(21) 사이에 형성된 공간에 각각 배치되는 것이 바람직하다.
한편, 상기 제1, 2 연결단자(40,40a) 상에는 제1 절연층(41), 도전층(42) 및 제2 절연층(43)이 순차적으로 적층된다.
상기 제1 절연층(41)은 상기 제1, 2 연결단자(40, 40a)와 도전층(42)을 전기적으로 차단시키는 역할을 한다.
상기 도전층(42)은 퓨저블엘리먼트(10)를 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)와 전기적으로 접속시키는 역할을 하는 것으로서, 그 일단부는 상기 제1단자(55)와 접속되고, 그 타단부는 제2단자(55a)와 접속이 차단되도록 구성된다. 그리고 상기 도전층(42)은 상기 제1 절연층(41)의 상에 은(Ag) 페이스트 등을 도포하는 방식으로 형성할 수 있다.
상기 제2 절연층(43)은 상기 도전층(42)과, 제1, 2 표면실장형 저항소자(20,20a) 및 인쇄형 저항소자(25,25a)를 전기적으로 차단하는 역할을 한다.
그리고 상기 제2 절연층(43) 상에는 상기 퓨저블엘리먼트(10), 상기 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)가 병설된다.
상기 제2 절연층(43)에는 상기 퓨저블엘리먼트(10)와 상기 도전층(42)이 접속할 수 있도록 홀(44)이 형성된다.
도 5a 및 도 5b는 각각 도 3a의 A-A 및 B-B 종단면도이다.
도 5a를 참조하면, 상기 도전층(42)은 상기 홀(44)을 통해 일부가 노출되고, 노출된 도전층 상에 솔더페이스트(45)와 같은 전도성 물질이 도포되어 상기 퓨저블엘리먼트(10)와 접속하게 된다.
메인회로로 과전압이 인가되는 경우, 전류는 퓨저블엘리먼트(10), 도전층(42), 제1 단자(55) 순으로 흐른다.
도 5a와 도 3b를 함께 참조하면, 퓨저블엘리먼트(10)로 인가된 전류는 퓨저블엘리먼트(10)의 중도에서 분기되어 도전층(42)을 경유하여 제1 단자(55)로 흐른다. 제1단자(55)에 인가된 전류는 제1, 2 연결단자(40, 40a)를 이용해 병렬 연결된 제1, 2 표면실장형 저항소자(20,20a)를 거쳐 제2 단자(55a)로 흘러 들어간다. 이때 상기 제1 인쇄형 저항소자(25)는 상기 제1 표면실장형 저항소자(20)와 제1 저항자단자(60a, 60b)를 공유하고, 상기 제2 인쇄형 저항소자(25a)는 상기 제2 표면실장형 저항소자(20a)와 제2 저항자단자(60c, 60d)를 공유하므로, 상기 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)는 모두 병렬 연결된 상태가 되고, 제1 단자(55)로 인가된 전류는 분기되어 상기 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)를 흘러 다시 제2 단자(55a)에서 합류하게 된다.
한편, 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)를 흐르는 전류에 의해, 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)는 상기 퓨저블엘리먼트(10)의 양쪽에서 발열하고, 이 열은 복사열의 형태로 상기 퓨저블엘리먼트(10)를 가열할 뿐만 아니라 도전층(42)의 열전달부(42a) 및 도전부(42b)를 통해 전도열의 형태로 상기 퓨저블엘리먼트(10)를 가열하여 퓨저블엘리먼트(10)가 용단되게 한다. 다만, 상기 전도층(42)은 열전달부(42a)를 생략하고, 도전부(42b)만으로 구성될 수 있다.
도 5b를 참조하면, 상기 제1 저항단자(60a,60b)에는 각각 표면실장형 저항소자(20)와, 인쇄형 저항소자(25)가 함께 접속된다.
상기 제1 저항단자(60a,60b)는 각각 표면실장형 저항소자(20,20a)가 접속되는 표면실장형 저항단자부(61)와, 상기 인쇄형 저항소자(25,25a)가 접속되는 인쇄형 저항단자부(62)와, 상기 표면실장형 저항단자부(61) 및 인쇄형 저항단자부(62)를 연결하는 연결부(63)로 이루어질 수 있다. 이때, 상기 표면실장형 저항단자부(61), 인쇄형 저항단자부(62) 및 연결부(63)는 일체로 형성된다.
이때, 제1 인쇄형 저항소자(25)는 상기 제1 저항단자(60,60a) 및 제2 절연층(43) 상에 인쇄 방식으로 형성되는 박막(thin film)으로 이루어지고 상기 표면실장형 저항소자의 하부에 형성된 공간 내에 배치되기 때문에 저항소자 전체의 두께는 증가하지 않게 된다.
따라서, 표면실장형 저항소자와 인쇄형 저항소자를 동시에 설치하더라도 제품의 소형화를 실현할 수 있다.
또한, 상기 인쇄형 저항소자는 전류 내지 전압을 분배하기 때문에, 열적 특성이 강화되어 퓨저블엘리먼트의 용단시간을 단축할 수 있다.
한편, 도 6은 도 5b와 다른 구조의 저항단자를 도시하는 단면도이다.
도 6을 참조하면, 본 실시예에서는 저항단자(60a,60b)가 표면실장형 저항단자부(61)와, 상기 표면실장형 저항단자부(61)와 이격되는 인쇄형 저항단자부(62)로 이루어진다.
즉, 표면실장형 저항소자(20) 및 인쇄형 저항소자(25)는, 도 5b와 같이 동일한 저항단자에 접속되지 않고, 서로 분리된 저항단자부(61, 62)에 각각 접속되도록 구성할 수 있다.
다만, 도 6의 저항단자는 도 5b의 저항단자에 비해 상대적으로 폭이 좁게 형성되기 때문에 저항값 또는 전력량이 커지는 경우, 도 5b의 저항단자에 비해 안정성이 떨어지고 폭발의 우려가 있다. 따라서, 저항값 내지 전력량이 커지는 경우에는 도 5b와 같이 저항단자의 폭을 넓게 하고, 동일한 저항소자에 표면실장형 저항소자와, 인쇄형 저항소자를 동시에 접속하는 것이 내구성의 향상 및 회로의 폭발 방지 측면에서 유리하다.
한편, 본 발명의 표면실장형 저항소자(20,20a) 및 인쇄형 저항소자(25,25a)는 모두 리드와이어 없이 기판에 실장되기 때문에 자동화 공정을 적용하기 쉽다.
도 7a 내지 도 7c는 본 발명에 따른 제1, 2 표면실장형 저항소자가 배열되는 모습을 도시하는 평면도이다.
도 7a를 참조하면, 상기 제1, 2 표면실장형 저항소자(20,20a)는 상기 퓨저블엘리먼트(10)를 기준으로 양쪽에 병렬로 연결된다. 상기 제1, 2 표면실장형 저항소자(20,20a)는 동일한 저항값(10R)을 가지도록 구성할 수 있고, 도 7b 및 도 7c와 같이 서로 다른 저항값(20R,10R)을 가지도록 구성할 수도 있다.
그리고 도 7b 및 7c와 같이, 상기 제1, 2 표면실장형 저항소자(20,20a)가 서로 다른 저항값을 가지는 경우에, 상기 제1 표면실장형 저항소자(20)는 상기 제2 표면실장형 저항소자(20a)보다 작은 저항값을 가지지만, 제2 표면실장형 저항소자(20a)와 상응하는 크기로 구성하거나(도 7b 참조) 또는 작은 크기(도 7b 참조)로 구성할 수 있다.
한편, 도시하지 않았으나, 제1, 2 인쇄형 저항소자는 도 7a 내지 도 7c의 제1, 2 표면실장형 저항소자와 마찬가지로 저항값 등을 다양하게 조합할 수 있다. 또한, 인쇄형 저항소자는 반드시 복수 개가 형성될 필요는 없으며, 필요에 따라 제1 또는 2 인쇄형 저항소자만 형성될 수 있다.
이와 같이, 본 발명에 따른 복합보호소자는 복수의 저항소자의 저항값은 물론, 크기/모양 등을 다양하게 조합할 수 있다. 따라서 본 발명은 저항소자의 다양한 조합을 통해 회로 설계시 자유도를 높일 수 있고, 제품 특성에 최적화된 복합보호소자를 구성할 수 있다.
또한, 본 발명은 전력량에 맞추어 2종류의 저항소자를 조합하기 때문에 안정성/내구성 및 소형화를 동시에 만족시킬 수 있는 장점이 있다.
도 8a 및 8b는 메인회로에 과전류가 인가되는 경우 퓨저블엘리먼트가 용단되는 모습을 도시하는 회로도 및 평면도이다.
도 8a 및 도 8b를 참조하면, 상기 퓨저블엘리먼트(10)는 상기 메인회로에 순간적으로 유입되는 서지전류(surge current)와 같은 과전류가 인가되면 서지전류에 의한 열에 의해 순간적으로 용단된다.
이때, 상기 퓨저블엘리먼트(10)는 전단부(11) 영역에서 용단이 이루어지고 메인회로는 차단되므로 배터리의 손상 내지 폭발을 방지하게 된다.
도 9a 및 도 9b는 본 발명에 따른 퓨저블엘리먼트가 용단되는 모습을 도시하는 회로도 및 평면도이다.
도 9a 및 도 9b를 참조하면, 상술한 바와 같이 상기 메인회로에 기준전압을 벗어나는 과전압이 인가되는 경우 스위칭소자(30)에서 저항소자(20,20a,25,25a)로 전류가 흐르도록 제어하게 된다.(도 1 참조) 그리고 상기 퓨저블엘리먼트(10)는 상기 저항소자(20,20a,25,25a)로 전류가 유입되어 발생하는 열에 의해 전단부(11) 영역과 후단부(13) 영역에서 용단이 이루어진다.
도 10은 본 발명에 따른 복합보호소자의 제2실시예를 도시하는 회로도이다.
도 10을 참조하면, 본 발명에 따른 복합보호소자는 제1실시예와 달리, 상기 제1 표면실장형 저항소자(20)와 제1 인쇄형 저항소자(25)는 병렬로 연결되고, 상기 제2 표면실장형 저항소자(20a)와 제2 인쇄형 저항소자(25a)는 각각 병렬로 연결되며, 제1, 2 표면실장형 저항소자(20,20a)는 직렬로 연결되고, 상기 제1, 2 인쇄형 저항소자(25,25a)는 직렬로 연결될 수 있다.
이와 같이, 본 발명에 따른 비정상상태의 전류 및 전압을 차단하는 복합보호소자는 복수의 저항소자를 병렬과 직렬이 조합되도록 구성할 수 있다.
한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.
10 : 퓨저블엘리먼트 11 : 전단부
13 : 후단부 20,20a : 표면실장형 저항소자
21 : 소체 22 : 도전층
23 : 단자부 24 : 코팅층
25,25a : 인쇄형 저항소자 30 : 스위칭소자
31 : 트랜지스터 32 : 다이오드
33 : 제어부 40 : 연결단자
41 : 제1 절연층 42 : 도전층
43 : 제2 절연층 44 : 홀
50 : 퓨즈단자 55, 55a : 제1, 2 단자
60 : 저항단자

Claims (8)

  1. 기판;
    상기 기판에 마련된 퓨즈단자;
    상기 퓨즈단자와 이격하여 상기 기판에 마련된 제1 저항단자;
    상기 퓨즈단자를 사이에 두고 상기 제1 저항단자와 대향하여 상기 기판에 마련된 제2 저항단자;
    상기 퓨즈단자에 접속된 퓨저블엘리먼트;
    상기 제1 저항단자에 접속된 제1 표면실장형 저항소자;
    상기 제2 저항단자에 접속된 제2 표면실장형 저항소자;
    상기 제1 저항단자와 상기 제2 저항단자의 적어도 하나에 접속하며, 상기 제1 표면실장형 저항소자와 제2 표면실장형 저항소자의 적어도 하나와 연결된 적어도 하나의 인쇄형 저항소자; 및
    과전압이 인가되면 전류가 상기 제1, 2표면실장형 저항소자 및 상기 인쇄형 저항소자로 흐르도록 제어하는 스위칭소자;를 포함하되,
    상기 인쇄형 저항소자는 상기 제1, 2 표면실장형 저항소자의 직하방에 배치되며,
    상기 제1, 2 표면실장형 저항소자는 상기 퓨저블엘리먼트와 동일평면 상에서 병설되되, 상기 퓨저블엘리먼트의 양측에 이격하여 병설되는 것을 특징으로 하는 복합보호소자.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 저항단자는 표면실장형 저항소자가 접속되는 표면실장형 저항단자부와, 상기 인쇄형 저항소자가 접속되는 인쇄형 저항단자부와, 상기 표면실장형 저항단자부 및 인쇄형 저항단자부를 연결하는 연결부로 이루어지되, 상기 표면실장형 저항단자부, 인쇄형 저항단자부 및 연결부는 일체로 형성되는 것을 특징으로 하는 복합보호소자.
  5. 제1항에 있어서,
    상기 인쇄형 저항소자는 상기 제1, 2표면실장형 저항소자의 하부에 각각 배치되는 제1, 2 인쇄형 저항소자로 이루어지는 것을 특징으로 하는 복합보호소자.
  6. 제5항에 있어서,
    상기 제1, 2 표면실장형 저항소자 및 상기 제1, 2 인쇄형 저항소자는 병렬로 연결되는 것을 특징으로 하는 복합보호소자.
  7. 제6항에 있어서,
    상기 제1, 2 저항단자 사이에는 제1, 2 연결단자가 형성되고,
    상기 제1, 2 연결단자의 상면에는 제1 절연층, 도전층 및 제2 절연층이 순차적으로 적층되며,
    상기 제2 절연층 상에는 상기 퓨저블엘리먼트, 상기 표면실장형 저항소자 및 인쇄형 저항소자가 병설되고,
    상기 제2 절연층은 상기 퓨저블엘리먼트와 상기 도전층이 접속할 수 있도록 홀이 형성되며,
    상기 퓨저블엘리먼트는 상기 도전층을 통한 전도열 및 상기 퓨저블엘리먼트의 양측에서 복사되는 복사열에 의해 용단되는 것을 특징으로 하는 복합보호소자.
  8. 제5항에 있어서,
    상기 제1 표면실장형 저항소자와 제1 인쇄형 저항소자; 및 상기 제2 표면실장형 저항소자와 제2 인쇄형 저항소자;는 각각 병렬로 연결되고,
    제1, 2 표면실장형 저항소자; 및 상기 제1, 2 인쇄형 저항소자;는 각각 직렬로 연결되는 것을 특징으로 하는 복합보호소자.
KR20140024266A 2014-02-28 2014-02-28 복합보호소자 Active KR101504133B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR20140024266A KR101504133B1 (ko) 2014-02-28 2014-02-28 복합보호소자
TW103118169A TWI545606B (zh) 2014-02-28 2014-05-23 複合保護裝置
JP2015026151A JP6017603B2 (ja) 2014-02-28 2015-02-13 複合保護素子
DE102015102083.1A DE102015102083B4 (de) 2014-02-28 2015-02-13 Komplexe Schutzvorrichtung
CN201510088085.8A CN104882342B (zh) 2014-02-28 2015-02-26 复合保护装置
US14/632,922 US9722418B2 (en) 2014-02-28 2015-02-26 Complex protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140024266A KR101504133B1 (ko) 2014-02-28 2014-02-28 복합보호소자

Publications (1)

Publication Number Publication Date
KR101504133B1 true KR101504133B1 (ko) 2015-03-19

Family

ID=53028029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140024266A Active KR101504133B1 (ko) 2014-02-28 2014-02-28 복합보호소자

Country Status (6)

Country Link
US (1) US9722418B2 (ko)
JP (1) JP6017603B2 (ko)
KR (1) KR101504133B1 (ko)
CN (1) CN104882342B (ko)
DE (1) DE102015102083B4 (ko)
TW (1) TWI545606B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9979180B2 (en) * 2014-10-20 2018-05-22 Infineon Technologies Ag Electronic fuse
US10554040B2 (en) * 2015-03-13 2020-02-04 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Resistor and fuse overcurrent protection device
US10312040B2 (en) * 2016-05-11 2019-06-04 Eaton Intelligent Power Limited Modular circuit protection systems and methods
US11005263B2 (en) * 2017-09-27 2021-05-11 Semiconductor Components Industries, Llc Electro-static discharge (ESD) protection clamp technology
TWI661456B (zh) * 2018-07-31 2019-06-01 聚鼎科技股份有限公司 保護元件
CN110994561B (zh) * 2019-04-30 2021-10-08 宁德时代新能源科技股份有限公司 电池安全保护系统和处理方法
KR102227864B1 (ko) * 2020-11-27 2021-03-15 주식회사 인세코 이차전지용 보호소자 및 이를 포함하는 배터리 팩

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216418B1 (ko) * 1994-11-30 1999-08-16 구리다 히데유키 보호소자
KR20070009720A (ko) * 2004-05-18 2007-01-18 미츠비시 마테리알 가부시키가이샤 복합 소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100501A (ja) * 1982-11-30 1984-06-09 ロ−ム株式会社 ヒユ−ズ抵抗器
US5712610C1 (en) * 1994-08-19 2002-06-25 Sony Chemicals Corp Protective device
JP2000260279A (ja) * 1999-03-08 2000-09-22 Nec Kansai Ltd 表面実装型保護素子
JP3640146B2 (ja) 1999-03-31 2005-04-20 ソニーケミカル株式会社 保護素子
JP2000306477A (ja) * 1999-04-16 2000-11-02 Sony Chem Corp 保護素子
JP2001006518A (ja) * 1999-04-23 2001-01-12 Sony Chem Corp 過電流保護装置
JP2000323308A (ja) * 1999-05-10 2000-11-24 Nec Kansai Ltd 表面実装型デバイスおよびその実装方法
JP2001325869A (ja) * 2000-05-17 2001-11-22 Sony Chem Corp 保護素子
JP4637001B2 (ja) * 2005-10-28 2011-02-23 三洋電機株式会社 保護素子とこの保護素子を備えるパック電池
JP2008311161A (ja) * 2007-06-18 2008-12-25 Sony Chemical & Information Device Corp 保護素子
JP5301298B2 (ja) 2009-01-21 2013-09-25 デクセリアルズ株式会社 保護素子
US8976001B2 (en) * 2010-11-08 2015-03-10 Cyntec Co., Ltd. Protective device
JP5864739B2 (ja) 2012-06-15 2016-02-17 シャープ株式会社 フィルム配線基板および発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216418B1 (ko) * 1994-11-30 1999-08-16 구리다 히데유키 보호소자
KR20070009720A (ko) * 2004-05-18 2007-01-18 미츠비시 마테리알 가부시키가이샤 복합 소자

Also Published As

Publication number Publication date
JP6017603B2 (ja) 2016-11-02
US9722418B2 (en) 2017-08-01
TWI545606B (zh) 2016-08-11
DE102015102083B4 (de) 2019-11-28
TW201533766A (zh) 2015-09-01
DE102015102083A1 (de) 2015-09-03
CN104882342A (zh) 2015-09-02
JP2015165495A (ja) 2015-09-17
US20150249332A1 (en) 2015-09-03
CN104882342B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
KR101504133B1 (ko) 복합보호소자
KR101401141B1 (ko) 비정상상태의 전류 및 전압을 차단하는 복합보호소자
KR102232981B1 (ko) 실장체의 제조 방법, 온도 퓨즈 소자의 실장 방법 및 온도 퓨즈 소자
KR101388354B1 (ko) 비정상상태의 전류 및 전압을 차단하는 복합보호소자
TWI500063B (zh) 包含電阻及熔線元件之電路保護裝置
KR102089478B1 (ko) 보호 소자
WO2014171515A1 (ja) 保護装置
JP6707377B2 (ja) 保護素子
KR20110053896A (ko) 보호 소자
US20150249333A1 (en) Complex protection device of blocking the abnormal state of current and voltage
WO2017163766A1 (ja) 保護素子
JP4573865B2 (ja) 温度ヒュ−ズを用いた保護装置
KR20160046762A (ko) 차단 소자 및 차단 소자 회로
KR101395495B1 (ko) 비정상상태의 전류 및 전압을 차단하는 복합보호소자
KR101504132B1 (ko) 복합보호소자
KR101529829B1 (ko) 복합보호소자
JP5590966B2 (ja) ヒューズ装置および回路基板
TWI715228B (zh) 保護電路
KR101547439B1 (ko) 복합보호소자
KR101508098B1 (ko) 복합보호소자
KR101547427B1 (ko) 복합보호소자
JPH11307311A (ja) チップ型バリスタ

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140228

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20140520

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20140228

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140617

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140918

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150313

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150313

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180313

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180313

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190313

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20200312

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210315

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220307

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240220

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250226

Start annual number: 11

End annual number: 11