[go: up one dir, main page]

KR101504132B1 - 복합보호소자 - Google Patents

복합보호소자 Download PDF

Info

Publication number
KR101504132B1
KR101504132B1 KR20140024265A KR20140024265A KR101504132B1 KR 101504132 B1 KR101504132 B1 KR 101504132B1 KR 20140024265 A KR20140024265 A KR 20140024265A KR 20140024265 A KR20140024265 A KR 20140024265A KR 101504132 B1 KR101504132 B1 KR 101504132B1
Authority
KR
South Korea
Prior art keywords
resistor
fusible
fusible element
terminal
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR20140024265A
Other languages
English (en)
Inventor
강두원
김현창
김광범
윤생수
권혁제
Original Assignee
스마트전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스마트전자 주식회사 filed Critical 스마트전자 주식회사
Priority to KR20140024265A priority Critical patent/KR101504132B1/ko
Priority to TW103118168A priority patent/TWI547967B/zh
Priority to DE102015102292.3A priority patent/DE102015102292A1/de
Priority to JP2015036632A priority patent/JP2015165498A/ja
Priority to US14/632,972 priority patent/US20150249333A1/en
Priority to CN201510091759.XA priority patent/CN104882850A/zh
Application granted granted Critical
Publication of KR101504132B1 publication Critical patent/KR101504132B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00308Overvoltage protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Fuses (AREA)

Abstract

본 발명은 복합보호소자에 관한 것으로, 더욱 상세하게는 표면실장형 저항소자 및 인쇄형 저항소자를 동시에 설치함으로써, 고전력에서도 폭발하지 않고 안정적으로 구동할 수 있고, 인쇄형 표면실장형 저항소자를 표면실장형 저항소자의 하부에 배치함으로써 제품의 소형화를 구현할 수 있는 복합보호소자에 관한 것이다.

Description

복합보호소자{THE COMPLEX PROTECTION DEVICE OF BLOCKING THE ABNORMAL STATE OF CURRENT AND VOLTAGE}
본 발명은 복합보호소자에 관한 것으로, 더욱 상세하게는 표면실장형 저항소자 및 인쇄형 저항소자를 동시에 설치함으로써, 과전류뿐만 아니라 과전압에 대해서 회로 및 상기 회로에 설치된 회로소자를 보호하고, 인쇄형 표면실장형 저항소자를 표면실장형 저항소자의 하부에 배치함으로써 제품의 소형화를 구현할 수 있는 복합보호소자에 관한 것이다.
피보호 기기의 과전류에 의해 생기는 과대 발열 또는 주위 온도에 감응하여 작동하는 비(非)복귀형 보호 소자는, 기기의 안전을 도모하기 위해, 소정의 동작 온도에서 작동하여 전기 회로를 차단한다. 그 한 예로서, 기기에 생기는 이상을 검지하는 신호 전류에 의해 저항을 발열시키고, 그 발열로 퓨즈소자를 작동시키는 보호 소자가 있다.
대한민국 공개특허 10-2001-0006916호에는 보호소자기판 상에 저융점 금속체용 전극 및 발열체를 가지며, 이들 저융점 금속체용 전극 및 발열체 위에 직접적으로 저융점 금속체가 형성되며, 저융점 금속체 위에는 그 표면산화를 방지하기 위하여 고형 플럭스 등으로 이루어진 내측 밀봉부를 설치하고, 그 외측에는 저융점 금속체의 용단시에 용융물이 소자 밖으로 유출되는 것을 방지하는 외측 밀봉부나 캡이 설치되는 보호소자가 개시되어 있다.
한편, 도 13a 및 13b는 다른 형태의 종래 저항(발열체) 상에 퓨저블 엘리먼트(저융점 금속체)가 형성된 보호소자를 보여준다.
도 13a 및 13b를 참조하면, 종래의 보호소자는 세라믹 기판(1) 상에 페이스트 형태의 저항(2)이 도포되고, 저항(2) 상에 절연체(3), 퓨즈 단자(4), 퓨저블 엘리먼트(5) 및 케이스(6)가 순차적으로 적층되어 있으며, 상기 퓨즈 단자(4)는 연결부(4a)가 저항단자(8)와 접속되어 있다.
이러한 종래의 보호소자에서는 퓨저블 엘리먼트가 저항 위에 설치되기 때문에 보호소자의 두께가 커지는 문제가 있었다.
그리고 페이스트 형태의 저항을 사용하기 때문에 고전력용으로 적용하기에는 내구성이 약하며, 다양한 환경에 대응하기 어려운 문제가 있었다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 표면실장형 저항소자 및 인쇄형 저항소자를 동시에 설치함으로써, 과전류뿐만 아니라 과전압에 대해서 회로 및 상기 회로에 설치된 회로소자를 보호할 수 있는 복합보호소자를 제공하는 것이다.
또한, 본 발명의 목적은 인쇄형 저항소자를 표면실장형 저항소자의 하부에 배치함으로써 제품을 소형화할 수 있으며, 각 저항소자를 리드와이어 없이 기판에 실장하기 때문에 자동화 공정을 적용하기 용이한 복합보호소자를 제공하는 것이다.
또한, 본 발명의 목적은 서로 구조가 다른 저항소자를 다양하게 조합함으로써, 원하는 저항값 또는 전력량에 맞추어 최적화된 설계할 수 있는 복합보호소자를 제공하는 것이다.
또한, 본 발명의 목적은 표면실장형 저항소자 및 인쇄형 저항소자를 퓨저블엘리먼트의 양쪽에 병설함으로써, 열적 특성을 향상시켜 과전압 인가시 퓨저블엘리먼트의 용단시간을 단축하고 절연거리를 충분히 확보할 수 있는 복합보호소자를 제공하는 것이다.
또한, 본 발명의 목적은 표면실장형 저항소자의 단자 및 인쇄형 저항소자의 단자를 공유하여 구조의 단순화 및 소형화를 실현할 수 있는 복합보호소자를 제공하는 것이다.
또한, 본 발명의 목적은 도전층에 용단유도부를 형성함으로써, 과전압 인가시 퓨저블엘리먼트의 용단이 확실하게 이루어될 수 있는 복합보호소자를 제공하는 것이다.
이를 위해 본 발명에 따른 복합보호소자는 퓨즈단자와, 제1, 2 저항단자와, 상기 제1, 2 저항단자를 연결하는 연결단자가 형성된 기판; 상기 퓨즈단자에 접속된 퓨저블엘리먼트; 상기 제1 저항단자에 접속된 제1 표면실장형 저항소자; 상기 제2 저항단자에 접속된 제2 표면실장형 저항소자; 과전압이 인가되면 전류가 상기 제1, 2 표면실장형 저항소자로 흐르도록 제어하는 스위칭소자; 상기 연결단자 상에 형성되는 제1 절연층; 및 상기 제1 절연층 상에 형성되는 도전층;을 포함하며, 상기 도전층에는 상기 제1, 2 표면실장형 저항소자의 발열에 의해 용융된 상기 퓨저블엘리먼트의 응집을 유도하는 용단유도부가 마련되는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 도전층은 상기 용단유도부와, 상기 용단유도부의 일측으로 연장 형성되고 상기 퓨저블엘리먼트와 상기 제1 표면실장형 저항소자를 접속시키는 도전부로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 도전층은 상기 용단유도부의 타측으로 연장 형성되어 상기 제2 표면실장형 저항소자와 접하는 열전달부를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 용단유도부는 상기 퓨저블엘리먼트의 직하방에 설치되고, 상기 도전부 및 열전달부보다 큰 폭으로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 용단유도부는 상기 퓨저블엘리먼트의 직하방에 설치되고, 상기 퓨저블엘리먼트의 길이방향으로 돌출 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 제1 저항단자와 상기 제2 저항단자의 적어도 하나에 접속하며, 상기 제1 표면실장형 저항소자와 제2 표면실장형 저항소자의 적어도 하나와 연결된 적어도 하나의 인쇄형 저항소자; 및 상기 도전층 상에 형성되는 제2 절연층;을 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 인쇄형 저항소자는 상기 제1 표면실장형 저항소자의 직하방에 배치되는 제1 인쇄형 저항소자와, 상기 제2 표면실장형 저항소자의 직하방에 배치되는 제2 인쇄형 저항소자로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 제2 절연층 상에는 상기 퓨저블엘리먼트, 표면실장형 저항소자 및 인쇄형 저항소자가 병설되고, 상기 제2 절연층은 상기 퓨저블엘리먼트와 상기 도전층이 접속할 수 있도록 홀이 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 복합보호소자의 제2 절연층은 상기 제1 인쇄형 저항소자의 직하방에 배치되는 제1 절연부와, 상기 제2 인쇄형 저항소자의 직하방에 배치되는 제2 절연부로 이루어지고, 상기 제1, 2 절연부는 서로 이격되며, 상기 퓨저블엘리먼트는 상기 용단유도부에 접하는 것을 특징으로 한다.
이상과 같은 구성의 본 발명에 따른 복합보호소자에 의하면, 표면실장형 저항소자 및 인쇄형 저항소자를 동시에 설치함으로써, 과전류뿐만 아니라 과전압에 대해서 회로 및 상기 회로에 설치된 회로소자를 보호할 수 있는 효과가 있다.
또한, 본 발명에 따른 복합보호소자에 의하면, 인쇄형 저항소자를 표면실장형 저항소자를 표면실장형 저항소자의 하부에 배치함으로써, 제품을 소형화할 수 있는 효과가 있다.
또한, 본 발명에 따른 복합보호소자에 의하면, 표면실장형 저항소자 및 인쇄형 저항소자를 모두 리드와이어 없이 기판에 실장하기 때문에 자동화 공정을 적용하기 용이하다.
또한, 본 발명에 따른 복합보호소자에 의하면, 서로 구조가 다른 저항소자를 다양하게 조합함으로써, 원하는 저항값 또는 전력량에 맞추어 최적화된 설계할 수 있는 효과가 있다.
또한, 본 발명에 따른 복합보호소자에 의하면, 표면실장형 저항소자 및 인쇄형 저항소자를 퓨저블엘리먼트의 양쪽에 병설함으로써, 열적 특성을 향상시켜 과전압 인가시 퓨저블엘리먼트의 용단시간을 단축하고 절연거리를 충분히 확보할 수 있는 효과가 있다.
또한, 본 발명에 따른 복합보호소자에 의하면, 표면실장형 저항소자의 단자 및 인쇄형 저항소자의 단자를 공유하여 구조의 단순화 및 소형화를 실현할 수 있는 효과가 있다.
또한, 본 발명에 따른 복합보호소자에 의하면, 도전층에 용단유도부를 형성함으로써, 과전압 인가시 퓨저블엘리먼트의 용단이 확실하게 이루어지는 효과가 있다.
도 1은 본 발명에 따른 복합보호소자의 사용 상태를 설명하기 위한 회로도이다.
도 2는 본 발명에 따른 복합보호소자의 제1실시예를 도시하는 평면도이다.
도 3a 및 도 3b는 각각 본 발명에 따른 복합보호소자의 제1실시예를 도시하는 사시도 및 분해사시도이다.
도 4a 및 도 4b는 각각 본 발명에 따른 저항소자를 도시하는 단면도이다.
도 5a 내지 도 5b는 각각 도 3a의 A-A 및 B-B의 종단면도이다.
도 6은 메인회로에 과전류가 인가되는 경우 퓨저블엘리먼트가 용단되는 모습을 도시하는 회로도이다.
도 7 및 도 8은 메인회로에 과전압이 인가되는 경우 퓨저블엘리먼트가 용단되는 모습을 각각 도시하는 회로도 및 평면도이다.
도 9는 메인회로에 과전압 인가되는 경우 퓨저블엘리먼트가 용단되는 모습을 도시하는 도 3a의 C-C의 종단면도이다.
도 10은 본 발명에 따른 복합보호소자의 제2실시예를 도시하는 분해사시도이다.
도 11은 본 발명에 따른 복합보호소자의 제3실시예를 도시하는 분해사시도이다.
도 12는 본 발명에 따른 복합보호소자의 제4실시예를 도시하는 회로도이다.
도 13a 및 13b는 종래 저항 상에 퓨저블 엘리먼트가 형성된 보호소자를 도시하는 평면도 및 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 복합보호소자의 사용 상태를 설명하기 위한 회로도이다.
도 1을 참조하면, 본 발명에 따른 복합보호소자는 메인회로 상에 접속된 퓨저블엘리먼트(10)의 용단에 의해 비정상상태에서 메인회로에 접속된 회로 및 소자를 보호하는 역할을 한다.
본 발명에 따른 복합보호소자가 적용되는 메인회로는 그 종류에 특별한 제한은 없으며, 배터리의 충전이 이루어지는 충전 회로인 것을 예시할 수 있다.
상기 메인회로 상에는 퓨저블엘리먼트(10)와 배터리(battery)와, 충전기(charger) 및 퓨저블엘리먼트(10)가 서로 접속되어 있다. 구체적으로 상기 메인회로 상에는 퓨저블엘리먼트(10)와 접속된 복수 개의 저항소자(20,20a,25,25a)와, 상기 복수 개의 저항소자와 접속된 스위칭소자(30)를 포함할 수 있다.
상기 스위칭소자(30)는 다이오드(32)와, 트랜지스터(31) 및 과전압이 인가되는 경우에 상기 트랜지스터(31)를 턴온(Turn-on)시키는 제어신호를 인가하여 저항소자로 전류가 흐르도록 제어하는 제어부(33)를 포함하는 것을 예시할 수 있다.
먼저, 상기 메인회로에 과전류가 인가되는 경우, 상기 퓨저블엘리먼트(10)는 그 과전류에 의한 열에 의해 용단되어 회로 및 회로소자를 보호한다.
다음으로, 상기 메인회로에 과전압이 인가되는 경우, 상기 퓨저블엘리먼트(10)는 저항소자(20,20a,25,25a)의 열에 의해 용단되어 회로 및 회로소자를 보호한다.
도 2는 본 발명에 따른 복합보호소자의 제1실시예를 도시하는 평면도이고, 도 3a 및 도 3b는 각각 본 발명에 따른 복합보호소자의 제1실시예를 도시하는 사시도 및 분해사시도이며, 도 4a 및 도 4b는 각각 본 발명에 따른 저항소자를 도시하는 단면도이다.
도 2 내지 도 3b를 참조하면, 본 발명에 따른 복합보호소자는 기판(S)을 구비하고, 상기 기판에는 상기 퓨저블엘리먼트(10)와, 상기 저항소자(20,20a,25,25a) 및 상기 스위칭소자(30)가 설치된다. 상기 저항소자(20,20a,25,25a)는 표면실장형 저항소자(20,20a)와, 인쇄형 저항소자(25,25a)를 구비한다.
상기 기판(S)에 상기 퓨저블엘리먼트(10)와, 상기 저항소자(20,20a,25,25a)를 설치하기 위해, 상기 기판(S)에는 퓨즈단자(50,50a), 제1 저항단자(60a,60b), 제2 저항단자(60c,60d), 제1, 2 연결단자(40,40a), 제1, 2 단자(55,55a)가 형성된다.
상기 퓨즈단자(50,50a)와, 제1 저항단자(60a,60b) 및 제2 저항단자(60c,60d)는 동일평면 상에서 이격하여 병설된다.
상기 퓨즈단자(50,50a) 상에는 퓨저블엘리먼트(10)가 설치된다.
상기 제1 저항단자(60a,60b) 상에는 제1 표면실장형 저항소자(20) 및 제1 인쇄형 저항소자(25)가 설치되고, 상기 제2 저항단자(60c,60d) 상에는 제2 표면실장형 저항소자(20) 및 제2 인쇄형 저항소자(25a)가 설치된다.
상기 제1, 2 연결단자(40, 40a)는 제1 저항단자(60a,60b)와 제2 저항단자(60c,60d)를 연결하는 것으로서, 상기 제1 연결단자(40)는 제1 저항단자(60b)와 제2 저항단자(60d)를 연결하고, 제2 연결단자(40a)는 제1 저항단자(60a)와 제2 저항단자(60c)를 연결한다.
상기 제1 단자(55)는 제1 저항단자(60b)와 연결되고, 제2 단자(55a)는 제 2저항단자(60c)와 연결된다.
상기 퓨저블엘리먼트(10)는 상기 퓨즈단자(50,50a)에 접속되어 상기 메인회로로 과전류가 인가되는 경우에 용단되어 회로 및 회로소자를 보호한다.
상기 퓨저블엘리먼트(10)는 120~300℃의 융점을 갖는 금속 또는 합금으로 이루어지는 것을 예시할 수 있다.
상기 제1, 2 표면실장형 저항소자(20,20a)는 과전압 인가시 발열하여 상기 퓨저블엘리먼트(10)를 용단시키는 역할을 하는 것으로서, 상기 퓨저블엘리먼트(10)의 양쪽에 배치되는 것이 바람직하다.
상기 제1, 2 표면실장형 저항소자(20,20a)는 세라믹 소재로 이루어지는 소체(21)와, 상기 소체(21)의 양단에 형성되는 단자부(23)와, 상기 소체(21)의 상면에 형성되는 저항층(22) 및 상기 저항층(22)을 보호하는 코팅층(24)을 포함하는 것을 예시할 수 있다.(도 4a 참조)
상기 제1, 2 표면실장형 저항소자(20,20a)는 소체(21)와, 상기 소체(21)의 양단에 형성되는 단자부(23)와, 상기 소체(21)의 외주면에 코일(25)이 권선된 저항소자인 것을 예시할 수 있다.(도 4b 참조)
다만, 이에 한정되는 것은 아니며, 나선형 홈이 형성된 저항소자, melf Type, Chip Type 등 다양한 종류의 저항소자를 사용할 수 있음은 물론이다.
상기 제1, 2 인쇄형 저항소자(25,25a)는 상기 제1, 2 표면실장형 저항소자(20,20a)와 마찬가지로 과전압 인가시 발열하여 퓨저블엘리먼트(10)로 열을 제공하는 역할을 한다.
상기 제1, 2 인쇄형 저항소자(25,25a)는 상기 제1, 2 표면실장형 저항소자(20,20a)의 하부, 구체적으로 양 단자부(23)와 소체(21) 사이에 형성된 공간에 각각 배치되는 것이 바람직하다.
한편, 상기 제1, 2 연결단자(40,40a) 상에는 제1 절연층(41), 도전층(42) 및 제2 절연층(43)이 순차적으로 적층된다.
상기 제1 절연층(41)은 상기 제1, 2 연결단자(40, 40a)와 도전층(42)을 전기적으로 차단시키는 역할을 한다.
상기 도전층(42)은 퓨저블엘리먼트(10)를 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)와 전기적으로 접속시키는 역할을 하는 것으로서, 그 일단부는 상기 제1단자(55)와 접속되고, 그 타단부는 제2단자(55a)와 접속이 차단되도록 구성된다. 그리고 상기 도전층(42)은 상기 제1 절연층(41)의 상에 은(Ag) 페이스트 등을 도포하는 방식으로 형성할 수 있다.
그리고 상기 도전층(42)은 용단유도부(42c)와, 상기 용단유도부(42c)의 일측으로 연장 형성되고 상기 제1단자(55)를 개재하여 상기 퓨저블엘리먼트(10)와 제1 표면실장형 저항소자(20)를 전기적으로 접속시키는 도전부(42b)와, 상기 용단유도부(42c)의 타측으로 연장 형성되어 상기 제2 표면실장형 저항소자(20,20a)와 물리적으로 접하는 열전달부(42a)로 이루어질 수 있다.
상기 용단유도부(42c)는 상기 도전층(42) 중에서 상기 퓨저블엘리먼트(10)의 직하방에 설치된 영역을 의미하고, 상기 제1, 2 표면실장형 저항소자(20,20a)의 발열에 의해 용융된 상기 퓨저블엘리먼트(10)의 용융 및 응집을 유도하는 역할을 한다.
그리고 상기 용단유도부(42c)는 상기 도전부(42b) 및 열전달부(42a)보다 큰 폭으로 이루어지며, 상기 퓨저블엘리먼트(10)의 길이방향으로 돌출 형성되는 것이 바람직하다. 왜냐하면, 상기 용단유도부의 증가한 면적만큼 전달되는 열이 증가하기 때문에 퓨저블엘리먼트의 용융이 촉진되기 때문이다.
한편, 상기 용단유도부(42c)는 전단부 및 후단부가 각각 반원 형태인 원형 또는 타원형으로 이루어지는 것이 바람직하며, 이에 대해서는 후술하도록 한다.
상기 제2 절연층(43)은 상기 도전층(42)과, 제1, 2 표면실장형 저항소자(20,20a) 및 인쇄형 저항소자(25,25a)를 전기적으로 차단하는 역할을 한다.
그리고 상기 제2 절연층(43) 상에는 상기 퓨저블엘리먼트(10), 상기 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)가 병설된다.
상기 제2 절연층(43)에는 상기 퓨저블엘리먼트(10)와 상기 도전층(42), 구체적으로 용단유도부(42c)와 접속할 수 있도록 홀(44)이 형성된다.
상기 홀(44)은 상기 용단유도부(42c)와 대응되는 크기와 형상으로 이루어지는 것이 바람직하다.
도 5a 내지 도 5b는 각각 도 3a의 A-A 및 B-B의 종단면도이다.
도 5a를 참조하면, 상기 도전층(42)의 용단유도부(42c)는 상기 홀(44)을 통해 노출되고, 노출된 용단유도부(42c) 상에 솔더페이스트(45)와 같은 전도성 물질이 도포되어 상기 퓨저블엘리먼트(10)와 접속하게 된다.
메인회로로 과전압이 인가되는 경우, 전류는 퓨저블엘리먼트(10), 도전층(42), 제1 단자(55) 순으로 흐른다.
도 5a와 도 3b를 함께 참조하면, 퓨저블엘리먼트(10)로 인가된 전류는 퓨저블엘리먼트(10)의 중도에서 분기되어 도전층(42)을 경유하여 제1 단자(55)로 흐른다. 제1단자(55)에 인가된 전류는 제1, 2 연결단자(40, 40a)를 이용해 병렬 연결된 제1, 2 표면실장형 저항소자(20,20a)를 거쳐 제2 단자(55a)로 흘러 들어간다. 이때 상기 제1 인쇄형 저항소자(25)는 상기 제1 표면실장형 저항소자(20)와 제1 저항자단자(60a, 60b)를 공유하고, 상기 제2 인쇄형 저항소자(25a)는 상기 제2 표면실장형 저항소자(20a)와 제2 저항자단자(60c, 60d)를 공유하므로, 상기 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)는 모두 병렬 연결된 상태가 되고, 제1 단자(55)로 인가된 전류는 분기되어 상기 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)를 흘러 다시 제2 단자(55a)에서 합류하게 된다.
한편, 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)를 흐르는 전류에 의해, 제1, 2 표면실장형 저항소자(20,20a) 및 제1, 2 인쇄형 저항소자(25,25a)는 상기 퓨저블엘리먼트(10)의 양쪽에서 발열하고, 이 열은 복사열의 형태로 상기 퓨저블엘리먼트(10)를 가열할 뿐만 아니라 도전층(42)의 열전달부(42a) 및 도전부(42b)를 통해 전도열의 형태로 상기 퓨저블엘리먼트(10)를 가열하여 퓨저블엘리먼트(10)가 용단되게 한다. 다만, 상기 전도층(42)은 열전달부(42a)를 생략하고, 도전부(42b)만으로 구성될 수 있다.
도 5b를 참조하면, 상기 제1 저항단자(60a,60b)에는 각각 표면실장형 저항소자(20)와, 인쇄형 저항소자(25)가 함께 접속된다.
상기 제1 저항단자(60a,60b)는 각각 표면실장형 저항소자(20,20a)가 접속되는 표면실장형 저항단자부(61)와, 상기 인쇄형 저항소자(25,25a)가 접속되는 인쇄형 저항단자부(62)와, 상기 표면실장형 저항단자부(61) 및 인쇄형 저항단자부(62)를 연결하는 연결부(63)로 이루어질 수 있다. 이때, 상기 표면실장형 저항단자부(61), 인쇄형 저항단자부(62) 및 연결부(63)는 일체로 형성되는 것이 바람직하다.
상기 제1 인쇄형 저항소자(25)는 상기 제1 저항단자(60,60a) 및 제2 절연층(43) 상에 인쇄 방식으로 형성되는 박막(thin film)으로 이루어지고 상기 표면실장형 저항소자의 하부에 형성된 공간 내에 배치되기 때문에 저항소자 전체의 두께는 증가하지 않게 된다.
따라서, 표면실장형 저항소자와 인쇄형 저항소자를 동시에 설치하더라도 제품의 소형화를 실현할 수 있다.
또한, 상기 인쇄형 저항소자는 전류 내지 전압을 분배하기 때문에, 열적 특성이 강화되어 퓨저블엘리먼트의 용단시간을 단축할 수 있다.
또한, 서로 다른 구조와 형태를 가진 제1, 2 표면실장형 저항소자(20,20a)와 제1, 2 인쇄형 저항소자(25,25a)가 함께 설치되므로 다양한 전력 및 고전력에 대응하는 보호소자를 만들 수 있다.
한편, 본 발명의 표면실장형 저항소자(20,20a) 및 인쇄형 저항소자(25,25a)는 모두 리드와이어 없이 기판에 실장되기 때문에 자동화 공정을 적용하기 쉽다.
도 6은 메인회로에 과전류가 인가되는 경우 퓨저블엘리먼트가 용단되는 모습을 도시하는 회로도이다.
도 6을 참조하면, 상기 퓨저블엘리먼트(10)는 상기 메인회로에 순간적으로 서지전류(surge current)가 인가되거나 과전류가 지속적으로 인가되면 자체 발열에 의해 용단된다.
이때, 상기 퓨저블엘리먼트(10)는 전단부(11) 영역에서 용단이 이루어지고 메인회로는 차단되므로 의 손상 내지 폭발을 방지한다.
도 7 및 도 8은 메인회로에 과전압이 인가되는 경우 퓨저블엘리먼트가 용단되는 모습을 각각 도시하는 회로도 및 평면도이고, 도 9는 메인회로에 과전압 인가되는 경우 퓨저블엘리먼트가 용단되는 모습을 도시하는 도 3a의 C-C 단면도이다.
도 7 내지 도 9를 참조하면, 상술한 바와 같이 상기 메인회로에 기준전압을 벗어나는 과전압이 인가되는 경우 스위칭소자(30)에서 저항소자(20,20a,25,25a)로 전류가 흐르도록 제어하게 된다.(도 1 참조)
상기 퓨저블엘리먼트(10)는 상기 용단유도부와 접촉되는 중간부(12)와, 상기 중간부의 전후로 연장형성되는 전단부와 후단부로 이루어지고, 상기 저항소자(20,20a,25,25a)로 전류가 유입되어 발생하는 열에 의해 전단부(11) 영역 및 후단부(13) 영역의 적어도 하나에서 용단이 이루어져 회로를 보호하게 된다.
구체적으로, 상기 퓨저블엘리먼트(10) 중에서 상기 중간부(12) 영역은 복사열 뿐만 아니라 전도열에 의해서도 가열되기 때문에 상기 용단유도부(42c)와 직접 접촉하지 않는 전단부(11) 및 후단부(13) 영역보다 상대적으로 많은 열을 받게 된다.(도 3a 참조)
따라서 상기 퓨저블엘리먼트(10)가 가열되면 상기 중간부(12)가 전단부(11) 및 후단부(13)보다 먼저 용융되고, 표면장력에 의해 응집되면서 상기 전단부(11) 및 후단부(13)와 분리된다.
이때, 상기 용단유도부(42c)는 원형 또는 타원형으로 이루어지는 것이 바람직하다. 왜냐하면, 원형의 상기 용단유도부(42c) 상에서 용융된 상기 중간부(12)는 중심 방향으로 균일한 분자력이 작용하면서 응집력이 커지게 되고, 상기 전단부(11) 및 후단부(13)와 확실하게 분리되기 때문이다.
도 10은 본 발명에 따른 복합보호소자의 제2실시예를 도시하는 분해사시도이다.
도 10을 참조하면, 본 실시예에서는 제1실시예와 달리 제2 절연층(43)에 홀이 형성되지 않고, 2개로 분리 형성될 수 있다.
구체적으로, 상기 제2 절연층(43)은 상기 제1 인쇄형 저항소자(25)의 직하방에 배치되는 제1 절연부(43a)와, 상기 제2 인쇄형 저항소자(25a)의 직하방에 배치되는 제2 절연부(43b)로 이루어질 수 있다.
상기 제1, 2 절연부(43a,43b)는 서로 이격하며, 상기 퓨저블엘리먼트(10)는 상기 제1, 2 절연부(43a,43b) 사이의 이격된 공간을 통해 용단유도부(42c)에 접하게 된다.
도 11은 본 발명에 따른 복합보호소자의 제3실시예를 도시하는 분해사시도이다.
도 11을 참조하면, 본 실시예는 제1실시예와 달리 제2 절연층(43)과 인쇄형 저항소자(25,25a)가 생략된 구조로 이루어질 수 있다.
따라서 도전층(42) 상에 직접 제1 표면실장형 저항소자(20,20a)와, 퓨저블엘리먼트(10)와, 제2 표면실장형 저항소자(25,25a)가 병설된다.
도 12는 본 발명에 따른 복합보호소자의 제4실시예를 도시하는 회로도이다.
도 12를 참조하면, 본 발명에 따른 복합보호소자는 도 1과 달리, 상기 제1 표면실장형 저항소자(20)와 제1 인쇄형 저항소자(25)는 병렬로 연결되고, 상기 제2 표면실장형 저항소자(20a)와 제2 인쇄형 저항소자(25a)는 각각 병렬로 연결되며, 제1, 2 표면실장형 저항소자(20,20a)는 직렬로 연결되고, 상기 제1, 2 인쇄형 저항소자(25,25a)는 직렬로 연결될 수 있다.
이와 같이, 본 발명에 따른 비정상상태의 전류 및 전압을 차단하는 복합보호소자는 복수의 저항소자를 병렬과 직렬이 조합되도록 구성할 수 있다.
한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.
10 : 퓨저블엘리먼트 11 : 전단부
12 : 중간부 13 : 후단부
20,20a : 표면실장형 저항소자 21 : 소체
22 : 저항층 23 : 단자부
24 : 코팅층 25,25a : 인쇄형 저항소자
30 : 스위칭소자 31 : 트랜지스터
32 : 다이오드 33 : 제어부
40 : 연결단자 41 : 제1 절연층
42 : 도전층 43 : 제2 절연층
44 : 홀 50 : 퓨즈단자
55, 55a : 제1, 2 단자 60 : 저항단자

Claims (10)

  1. 퓨즈단자와, 제1, 2 저항단자와, 상기 제1, 2 저항단자를 연결하는 연결단자가 형성된 기판;
    상기 퓨즈단자에 접속된 퓨저블엘리먼트;
    상기 제1 저항단자에 접속된 제1 표면실장형 저항소자;
    상기 제2 저항단자에 접속된 제2 표면실장형 저항소자;
    과전압이 인가되면 전류가 상기 제1, 2 표면실장형 저항소자로 흐르도록 제어하는 스위칭소자;
    상기 연결단자 상에 형성되는 제1 절연층; 및
    상기 제1 절연층 상에 형성되며, 상기 퓨저블엘리먼트의 직하방에 설치되어 상기 제1, 2 표면실장형 저항소자의 발열을 상기 퓨저블엘리먼트로 전도하여 상기 퓨저블엘리먼트의 용단을 유도하는 용단유도부와, 상기 용단유도부의 일측으로 연장 형성되고 상기 퓨저블엘리먼트와 상기 제1 표면실장형 저항소자를 접속시키는 도전부와, 상기 용단유도부의 타측으로 연장 형성되어 상기 제2 표면실장형 저항소자와 접하는 열전달부로 이루어지는 도전층;을 포함하며,
    상기 용단유도부는 상기 도전부 및 열전달부보다 큰 폭이고, 원형 또는 타원형으로 이루어지며,
    상기 제1, 2 저항단자 및 퓨즈단자는 동일평면 상에서 이격하여 병설되고,
    상기 제1, 2 저항소자는 상기 퓨저블엘리먼트의 양측에 배치되며,
    상기 퓨저블엘리먼트는 상기 용단유도부를 통한 전도열 및 상기 퓨저블엘리먼트의 양측에서 복사되는 복사열에 의해 용단되는 것을 특징으로 하는 복합보호소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 저항단자와 상기 제2 저항단자의 적어도 하나에 접속하며, 상기 제1 표면실장형 저항소자와 제2 표면실장형 저항소자의 적어도 하나와 연결된 적어도 하나의 인쇄형 저항소자; 및
    상기 도전층 및 인쇄형 저항소자 사이에 배치되는 제2 절연층;을 더 포함하는 것을 특징으로 하는 복합보호소자.
  8. 제7항에 있어서,
    상기 인쇄형 저항소자는 상기 제1 표면실장형 저항소자의 직하방에 배치되는 제1 인쇄형 저항소자와, 상기 제2 표면실장형 저항소자의 직하방에 배치되는 제2 인쇄형 저항소자로 이루어지는 것을 특징으로 하는 복합보호소자.
  9. 제8항에 있어서,
    상기 제2 절연층 상에는 상기 퓨저블엘리먼트, 표면실장형 저항소자 및 인쇄형 저항소자가 병설되고,
    상기 제2 절연층은 상기 퓨저블엘리먼트와 상기 도전층이 접속할 수 있도록 홀이 형성되는 것을 특징으로 하는 복합보호소자.
  10. 제8항에 있어서,
    상기 제2 절연층은 상기 제1 인쇄형 저항소자의 직하방에 배치되는 제1 절연부와, 상기 제2 인쇄형 저항소자의 직하방에 배치되는 제2 절연부로 이루어지고,
    상기 제1, 2 절연부는 서로 이격되며,
    상기 퓨저블엘리먼트는 상기 용단유도부에 접하는 것을 특징으로 하는 복합보호소자.
KR20140024265A 2014-02-28 2014-02-28 복합보호소자 Active KR101504132B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR20140024265A KR101504132B1 (ko) 2014-02-28 2014-02-28 복합보호소자
TW103118168A TWI547967B (zh) 2014-02-28 2014-05-23 複合保護裝置
DE102015102292.3A DE102015102292A1 (de) 2014-02-28 2015-02-18 Komplexe Schutzvorrichtung zum Blockieren eines abnormalen Zustands von Strom und Spannung
JP2015036632A JP2015165498A (ja) 2014-02-28 2015-02-26 複合保護素子
US14/632,972 US20150249333A1 (en) 2014-02-28 2015-02-26 Complex protection device of blocking the abnormal state of current and voltage
CN201510091759.XA CN104882850A (zh) 2014-02-28 2015-02-28 阻断电流和电压异常状态的复合保护元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140024265A KR101504132B1 (ko) 2014-02-28 2014-02-28 복합보호소자

Publications (1)

Publication Number Publication Date
KR101504132B1 true KR101504132B1 (ko) 2015-03-19

Family

ID=53028028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140024265A Active KR101504132B1 (ko) 2014-02-28 2014-02-28 복합보호소자

Country Status (2)

Country Link
KR (1) KR101504132B1 (ko)
TW (1) TWI547967B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220055342A (ko) * 2020-10-26 2022-05-03 주식회사 유라코퍼레이션 인쇄회로기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009720A (ko) * 2004-05-18 2007-01-18 미츠비시 마테리알 가부시키가이샤 복합 소자
KR20110117179A (ko) * 2009-01-21 2011-10-26 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 보호 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311161A (ja) * 2007-06-18 2008-12-25 Sony Chemical & Information Device Corp 保護素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009720A (ko) * 2004-05-18 2007-01-18 미츠비시 마테리알 가부시키가이샤 복합 소자
KR20110117179A (ko) * 2009-01-21 2011-10-26 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 보호 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220055342A (ko) * 2020-10-26 2022-05-03 주식회사 유라코퍼레이션 인쇄회로기판
KR102514549B1 (ko) 2020-10-26 2023-03-27 주식회사 유라코퍼레이션 인쇄회로기판

Also Published As

Publication number Publication date
TWI547967B (zh) 2016-09-01
TW201533765A (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
US9607795B2 (en) Complex protection device for blocking abnormal state of current and voltage
KR101504133B1 (ko) 복합보호소자
KR102232981B1 (ko) 실장체의 제조 방법, 온도 퓨즈 소자의 실장 방법 및 온도 퓨즈 소자
US20150303011A1 (en) Complex protection device for blocking abnormal state of current and voltage
TWI500063B (zh) 包含電阻及熔線元件之電路保護裝置
KR102089478B1 (ko) 보호 소자
US20150249333A1 (en) Complex protection device of blocking the abnormal state of current and voltage
KR101504132B1 (ko) 복합보호소자
CN110957188A (zh) 切断元件和切断元件电路
KR101395495B1 (ko) 비정상상태의 전류 및 전압을 차단하는 복합보호소자
JP2012129124A (ja) 回路保護素子およびそれを用いた電池パック装置
TWI715228B (zh) 保護電路
KR101529829B1 (ko) 복합보호소자
KR101547439B1 (ko) 복합보호소자
KR101547427B1 (ko) 복합보호소자
KR101508098B1 (ko) 복합보호소자
KR101741563B1 (ko) 회로 보호 소자 및 그의 제조 방법
JPH06302257A (ja) 基板型温度ヒュ−ズ

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140228

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20140520

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20140228

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140617

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140918

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150313

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150313

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180313

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180313

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190313

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20200312

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210315

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220307

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240220

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250219

Start annual number: 11

End annual number: 11