[go: up one dir, main page]

KR101500867B1 - 저온 공정 다결정 실리콘 박막 트랜지스터 제조방법 - Google Patents

저온 공정 다결정 실리콘 박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR101500867B1
KR101500867B1 KR20130127209A KR20130127209A KR101500867B1 KR 101500867 B1 KR101500867 B1 KR 101500867B1 KR 20130127209 A KR20130127209 A KR 20130127209A KR 20130127209 A KR20130127209 A KR 20130127209A KR 101500867 B1 KR101500867 B1 KR 101500867B1
Authority
KR
South Korea
Prior art keywords
thin film
polycrystalline silicon
film transistor
low
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR20130127209A
Other languages
English (en)
Inventor
장성근
Original Assignee
청운대학교 인천캠퍼스 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 청운대학교 인천캠퍼스 산학협력단 filed Critical 청운대학교 인천캠퍼스 산학협력단
Priority to KR20130127209A priority Critical patent/KR101500867B1/ko
Application granted granted Critical
Publication of KR101500867B1 publication Critical patent/KR101500867B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명의 n채널 MOSFET 특성을 갖는 저온 공정 다결정 실리콘 박막 트랜지스터 제조방법에서 트랜지스터의 소스 및 드레인을 TiSi2 박막을 사용하여 기존의 n+ 다결정 실리콘 소스 및 드레인 영역을 형성할 때 대면적의 디스플레이에서의 이온 주입 공정과 이온 주입된 불순물을 저온에서 활성화 시키기 위한 오랜 시간 동안의 열처리 공정이 필요 없는 대신 TiSi2 박막 증착시 기판 온도를 상온보다 높은 온도에서 증착하는 TEPSI(Thermally Enhanced Plasma-Surface Interaction) 공정을 적용하여 저온 공정으로 n채널 MOSFET 특성을 갖는 TiSi2 박막을 소스 및 드레인으로 사용하는 저온 공정 다결정 실리콘 박막 트랜지스터를 제조하는 것이다.

Description

저온 공정 다결정 실리콘 박막 트랜지스터 제조방법{Fabrication methods of low-temperature polycrystalline thin film transistor}
본 발명은 저온 공정 다결정 실리콘 박막 트랜지스터 액정 디스플레이(TFT- LCD) 패널에서 스위치로 동작하는 박막 트랜지스터의 제조방법에 관한 것으로서, 더욱 상세하게는 n채널 저온 공정 다결정 실리콘 박막 트랜지스터(TFT) 제조방법에 관한 것이다.
n채널 저온 공정 다결정 실리콘 박막 트랜지스터는 대면적 디스플레이의 핵심 소자로서 영상 센서, 각종 표시 장치 및 고속 SRAM(high speed static random access memory)에서 액티브 로드로 사용되고 있다. 액티브 어드레싱 방법으로 구동되는 AMLCD(active matrix liquid crystal display) 제작에서 비정질 실리콘 박막 트랜지스터에 비해 전계 효과 이동도가 훨씬 큰 고성능 저온 공정 다결정 실리콘 박막 트랜지스터에 대한 연구가 여러 분야에서 활발하게 진행되고 있다. 위와 같은 노력의 결과로 다결정 실리콘 박막 자체의 특성이 많이 개선되고 있으나 n채널 저온 공정 다결정 실리콘 박막 트랜지스터의 n+ 다결정 실리콘 소스 및 드레인은 거의 대부분 고농도의 n형 불순물을 이온 주입하여 장시간의 열처리 공정에 의해 형성 시키며, 일부는 n형 불순물을 함유한 다결정 실리콘을 증착하여 n+ 다결정 실리콘 소스 및 드레인을 형성 시킨다. 기존의 n채널 저온 공정 다결정 실리콘 박막 트랜지스터의 n+ 다결정 실리콘 소스 및 드레인 영역을 형성할 때 대 면적의 디스플레이에서의 이온 주입 문제와 이온 주입된 불순물을 저온에서 활성화 시키기 위해서는 오랜 시간 동안의 열처리 공정이 필요한바 이는 생산성 저하의 한가지 요인으로 작용할 수 있다.
n채널 저온 공정 다결정 실리콘 박막 트랜지스터(TFT)의 성능을 향상 시키기 위해서는 실리콘 박막의 그레인 크기를 크게 하는 기술을 적용하거나, 수소 플라즈마 또는 수소 이온 주입 등의 공정을 사용하여 결함을 제거하는 것이다. 위와 같은 노력의 결과로 다결정 실리콘 박막 자체의 특성이 많이 개선되고 있으나 n채널 저온 공정 다결정 실리콘 박막 트랜지스터의 n+ 다결정 실리콘 소스 및 드레인 영역을 형성할 때 소스 및 드레인은 거의 대부분 고농도의 n형 불순물을 이온 주입하여 장시간의 열처리 공정에 의해 형성시키며, 일부는 불순물을 함유한 다결정 실리콘을 증착하여 n채널 저온 공정 다결정 실리콘 박막 트랜지스터의 소스 및 드레인을 형성시킨다. 기존의 저온 공정으로 n-채널 저온 공정 다결정 실리콘 박막 트랜지스터의 소스 및 드레인 영역을 형성할 때 대 면적의 디스플레이에서의 이온 주입 문제와 이온 주입된 불순물을 저온에서 활성화 시키기 위해서는 오랜 시간 동안의 열처리 공정이 필요한바 이는 생산성 저하뿐만 아니라 이온 주입 시 발생하는 여러 가지 결함 특성 때문에 n채널 저온 공정 다결정 실리콘 박막 트랜지스터 특성의 저하 요인이 되고 있다.
저온 공정 다결정 실리콘 박막 트랜지스터 제조에있어서,
n채널 저온 공정 다결정 실리콘 박막 트랜지스터의 소스 및 드레인 구조를 형성하는 단계; 상기 n채널 저온 공정 다결정 실리콘 박막 트랜지스터의 소스 및 드레인을 n+ 다결정 실리콘층 없이 TiSi2 박막(2)만으로 형성하는 단계; 상기 TiSi2 박막(2)을 저온 TEPSI 공정으로 생성하여 n형 불순물 이온 주입 및 장시간의 열처리 공정을 생략가능하게 하므로써 제조 공정을 단축하여 생산성을 향상시키는 것을 특징으로 한다.
본 발명에 따르면, n채널 저온 공정 다결정 실리콘 박막 트랜지스터의 소스 및 드레인을 기존의 n+ 다결정 실리콘 소스 및 드레인 영역을 형성할 때 고농도의 n형 불순물을 이온 주입하여 장시간의 열처리 공정에 의해 형성시키는 대신 TiSi2 박막 증착시 기판 온도를 상온보다 높은 온도에서 증착하는 TEPSI(Thermally Enhanced Plasma-Surface Interaction) 공정을 적용하여 TiSi2 박막을 사용하여 형성시킴으로써 이온 주입 공정과 이온 주입된 불순물을 저온에서 활성화 시키기 위한 오랜 시간 동안의 열처리 공정이 생략 가능하여 생산성을 향상 시킬 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 저온 공정 다결정 실리콘 박막 트랜지스터 소자의 제조 방법을 설명하기 위한 소자의 단면도.
이하, 본 발명의 실시 예를 첨부된 도면 도 1a 내지 도 1d를 참조하여 더욱 상세히 설명한다. 본 발명에 따른 n채널 저온 공정 다결정 실리콘 박막 트랜지스터 제조 방법은 저온 공정에서 박막트랜지스터를 제조하는 다양한 모듈 제작에 적용 가능하다.
도 1a 내지 도 1d에 본 발명의 일실시예에 의한 반도체소자의 제조 방법을 공정순서에 따라 도시하였다.
먼저, 도 1a를 참조하면, 기판(1)위에 상온보다 높은 온도에서 증착하는 TEPSI(Thermally Enhanced Plasma-Surface Interaction) 공정을 적용하여 TiSi2 박막(2)을 형성한다. 그리고 소정의 포토레지터패턴을 마스크로 이용하여 상기 TiSi2 박막(2)을 패터닝하고, 이에 따라 노출되는 기판부위를 소정의 깊이로 식각하여 활성영역을 형성한다.
다음에 도 1b를 참조하면, 채널 비정질 실리콘(3)층을 기판 전면에 증착하고, 질소 분위기의 전기로에서 고상 결정화(Solid phase Crystallization) 공정을 진행하여 다결정 실리콘을 형성한다.이어서 기판 전면에 게이트 산화막(4) 및 게이트 다결정 실리콘(5)층을 형성한다. 그리고 소정의 포토레지터패턴을 마스크로 이용하여 상기 게이트 다결정 실리콘(5)을 패터닝하고, 이에 따라 노출되는 기판부위를 게이트 다결정 실리콘(5), 게이트 산화막(4) 및 채널 비정질 실리콘(3)층을 차례대로 소정의 깊이로 식각하여 활성영역을 형성한다.
다음에 도 1c를 참조하면, 소자 보호막(6)을 형성한다. 그리고 소정의 포토레지터패턴을 마스크로 이용하여 소자 보호막(6)을 식각하여 접촉창을 형성한다.
다음에 도 1d를 참조하면, 배선 금속(7)층을 기판 전면에 증착하여 배선 금속을 형성한다. 그리고 소정의 포토레지터패턴을 마스크로 이용하여 상기 배선 금속(7)층을 패터닝하고 이에 따라 노출되는 기판부위의 금속을 식각하여 배선 금속 (7)패턴을 형성한다.
<도면의 주요 부분에 대한 부호의 설명>
1: 기판
2: TiSi2 박막
3: 채널 비정질 실리콘
4: 게이트 산화막
5: 게이트 다결정 실리콘
6: 소자 보호막
7: 배선 금속

Claims (2)

  1. 저온 공정 다결정 실리콘 박막 트랜지스터 제조에있어서,
    n채널 저온 공정 다결정 실리콘 박막 트랜지스터의 소스 및 드레인 구조를 형성하는 단계; 상기 n채널 저온 공정 다결정 실리콘 박막 트랜지스터 소스 및 드레인을 n+ 다결정 실리콘층 없이 TiSi2 박막(2)만으로 형성하는 단계; 상기 TiSi2 박막(2)을 저온 TEPSI 공정으로 생성하여 n형 불순물 이온 주입 및 장시간의 열처리 공정을 생략가능하게 하므로써 제조 공정을 단축하여 생산성을 향상시키는 것을 특징으로 하는 저온 공정 다결정 실리콘 박막 트랜지스터 제조 방법.
  2. 제1항에 있어서, 상기 n채널 저온 공정 다결정 실리콘 박막 트랜지스터 소스 및 드레인으로 TiSi2 박막(2)을 이용하는 것을 특징으로 하는 저온 공정 다결정 실리콘 박막 트랜지스터 제조 방법.
KR20130127209A 2013-10-24 2013-10-24 저온 공정 다결정 실리콘 박막 트랜지스터 제조방법 Expired - Fee Related KR101500867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130127209A KR101500867B1 (ko) 2013-10-24 2013-10-24 저온 공정 다결정 실리콘 박막 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130127209A KR101500867B1 (ko) 2013-10-24 2013-10-24 저온 공정 다결정 실리콘 박막 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR101500867B1 true KR101500867B1 (ko) 2015-03-12

Family

ID=53026995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130127209A Expired - Fee Related KR101500867B1 (ko) 2013-10-24 2013-10-24 저온 공정 다결정 실리콘 박막 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR101500867B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286423A (ja) * 1998-05-26 2000-10-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
KR100307456B1 (ko) * 1999-12-08 2001-10-17 김순택 박막 트랜지스터의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286423A (ja) * 1998-05-26 2000-10-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
KR100307456B1 (ko) * 1999-12-08 2001-10-17 김순택 박막 트랜지스터의 제조 방법

Similar Documents

Publication Publication Date Title
US10211229B2 (en) Polysilicon thin film transistor and manufacturing method thereof, array substrate
US8513720B2 (en) Metal oxide semiconductor thin film transistors
CN102683354B (zh) 顶栅型n-tft、阵列基板及其制备方法和显示装置
WO2017020358A1 (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
US20160365458A1 (en) Array substrate, method for producing the same and display device
US10204787B2 (en) Manufacture method of polysilicon thin film and polysilicon TFT structure
Kim et al. 16.2: World‐Best Performance LTPS TFTs with Robust Bending Properties on AMOLED Displays
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
CN104882485A (zh) 薄膜晶体管及其制造方法
WO2017070868A1 (zh) N型tft的制作方法
JPH0555582A (ja) 薄膜状半導体素子およびその作製方法
CN104538455A (zh) 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板
US10340365B2 (en) Method of manufacturing a thin film transistor
US10629746B2 (en) Array substrate and manufacturing method thereof
US20180069099A1 (en) Manufacture method of n type thin film transistor
US9614104B2 (en) Co-planar oxide semiconductor TFT substrate structure and manufacture method thereof
CN106783734B (zh) 一种低温多晶硅阵列基板及其制作方法
KR20090102690A (ko) 박막 반도체장치 및 그 제조방법
KR101500867B1 (ko) 저온 공정 다결정 실리콘 박막 트랜지스터 제조방법
JP5540723B2 (ja) 薄膜トランジスタの製造方法
WO2016045254A1 (zh) 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及使用其的器件
KR101500866B1 (ko) 저온 공정 cmos 다결정 실리콘 박막 트랜지스터 제조방법
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
JP3949650B2 (ja) アクティブマトリクス型表示装置の作製方法
CN106298802A (zh) 一种ltps阵列基板及制造方法、显示面板

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131024

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140822

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150217

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150303

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150303

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180504

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20191214