[go: up one dir, main page]

KR101497953B1 - 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법 - Google Patents

광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법 Download PDF

Info

Publication number
KR101497953B1
KR101497953B1 KR1020080096685A KR20080096685A KR101497953B1 KR 101497953 B1 KR101497953 B1 KR 101497953B1 KR 1020080096685 A KR1020080096685 A KR 1020080096685A KR 20080096685 A KR20080096685 A KR 20080096685A KR 101497953 B1 KR101497953 B1 KR 101497953B1
Authority
KR
South Korea
Prior art keywords
light emitting
conductive layer
layer
emitting device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080096685A
Other languages
English (en)
Other versions
KR20100037381A (ko
Inventor
김유식
황성덕
이승재
윤선필
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020080096685A priority Critical patent/KR101497953B1/ko
Priority to US12/586,970 priority patent/US8110843B2/en
Publication of KR20100037381A publication Critical patent/KR20100037381A/ko
Priority to US13/343,147 priority patent/US8415181B2/en
Priority to US13/800,188 priority patent/US8809888B2/en
Application granted granted Critical
Publication of KR101497953B1 publication Critical patent/KR101497953B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법이 제공된다. 상기 발광 소자는 기판, 기판 상에 순차적으로 적층된 제1 도전형의 제1 도전층, 발광층, 제2 도전형의 제2 도전층을 포함하는 발광 구조체, 제1 도전층과 전기적으로 연결된 제1 전극, 및 제2 도전층과 전기적으로 연결되고, 제1 전극으로부터 이격된 제2 전극을 포함하되, 제2 전극의 적어도 일부는 발광 구조체의 상면에서부터, 발광 구조체의 측벽을 거쳐, 기판의 측벽까지 연결되어 있다.
발광 소자, 광추출 효율, 홈

Description

광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법{Light emitting element with improved light extraction efficiency, light emitting device comprising the same, and fabricating method of the light emitting element and the light emitting device}
발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법에 관한 것이다.
LED(Light Emitting Diode)와 같은 발광 소자는, 전자와 홀의 결합에 의해 광을 발산한다. 이러한 발광 소자는 소비 전력이 적고, 수명이 길고, 협소한 공간에서도 설치 가능하며, 진동에 강한 특성을 지닌다.
이러한 발광 소자의 개발에 중요한 것 중 하나는, 광추출 효율(light extraction efficiency)을 개선하는 것이다. 광추출 효율은 발광 소자 내부에서 생성된 광 중 외부(즉, 공기, 또는 발광 소자를 둘러싼 투명 수지)로 빠져나오는 광의 비율을 의미한다. 발광 소자의 광굴절율(optical refractive index)은 예를 들어, 약 2.2~3.8일 수 있고, 공기의 광굴절율은 1이고, 투명 수지의 광굴절율은 약 1.5일 수 있다. 예를 들어, 발광 소자의 광굴절율이 3.4일 경우, 발광 소자 내부에서 생성된 광이 공기로 빠져나올 때의 임계각(critical angle)은 약 17° 이고, 투명 수지로 빠져나올 때의 임계각은 약 26° 가 될 수 있다. 이러한 경우, 발광 소자 내부에서 생성된 광이 공기로 빠져나오는 광추출 효율은 약 2.2%이고, 투명 수지로 빠져나오는 광추출 효율은 약 4%이다. 즉, 발광 소자 내부에서 발생된 광 중 매우 작은 양이 외부로 빠져나오게 된다. 나머지 광은 발광 소자의 표면에서 반사되어, 발광 소자 내부에 갇히게 된다.
본 발명이 해결하고자 하는 과제는, 광추출 효율이 향상된 발광 소자 및 발광 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 광추출 효율이 향상된 발광 소자 및 발광 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이 해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 발광 소자의 일 태양은 기판, 기판 상에 순차적으로 적층된 제1 도전형의 제1 도전층, 발광층, 제2 도전형의 제2 도전층을 포함하는 발광 구조체, 제1 도전층과 전기적으로 연결된 제1 전극, 및 제2 도전층과 전기적으로 연결되고, 제1 전극으로부터 이격된 제2 전극을 포함하되, 제2 전극의 적어도 일부는 발광 구조체의 상면에서부터, 발광 구조체의 측벽을 거쳐, 기판의 측벽까지 연결되어 있다.
상기 과제를 달성하기 위한 본 발명의 발광 소자의 다른 태양은 기판, 기판의 상에 순차적으로 적층된 제1 도전형의 제1 도전층, 발광층, 제2 도전형의 제2 도전층을 포함하는 발광 구조체로서, 제1 도전층의 폭이 제2 도전층의 폭 및 발광층의 폭보다 넓어, 제1 도전층은 제2 도전층, 발광층보다 측방향으로 돌출되어 있는 발광 구조체, 제1 도전층과 전기적으로 연결되고, 제1 도전층의 돌출된 영역 상에 형성된 제1 전극, 및 제2 도전층과 전기적으로 연결되고, 제1 전극과 이격되어 있고, 제1 전극을 둘러싸는 제2 전극을 포함한다.
상기 다른 과제를 달성하기 위한 본 발명의 발광 장치의 일 태양은 전술한 발광 소자를 포함한다.
상기 또 다른 과제를 달성하기 위한 본 발명의 발광 소자의 제조 방법의 일 태양은 기판 내에 홈을 형성하여, 소자 형성 영역을 정의하고, 소자 형성 영역 상에 제1 도전형의 제1 도전층, 발광층, 제2 도전형의 제2 도전층을 포함하는 발광 구조체를 형성하되, 제1 도전층의 폭이 제2 도전층의 폭 및 발광층의 폭보다 넓어, 제1 도전층은 제2 도전층, 발광층보다 측방향으로 돌출되도록 발광 구조체를 형성하고, 제2 도전층과 전기적으로 연결되고, 발광 구조체의 상면에서부터 발광 구조체의 측벽을 거쳐, 홈의 측벽까지 연결된 제1 전극을 형성하고, 제1 전극의 일부를 제거하여 제1 도전층의 돌출된 영역의 일부를 노출되도록 하고, 노출된 제1 도전층 상에 제1 도전층과 전기적으로 연결된 제2 전극을 형성한다.
상기 또 다른 과제를 달성하기 위한 본 발명의 발광 장치의 제조 방법의 일 태양은 전술한 발광 소자의 제조 방법을 이용한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
본 명세서에서 이용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 이용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 그리고, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. 또, 이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 이용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 이용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
도 1 내지 도 3은 본 발명의 제1 실시예에 따른 발광 소자를 설명하기 위한 도면들이다. 구체적으로, 도 1은 본 발명의 제1 실시예에 따른 발광 소자의 사시도이고, 도 2는 도 1의 II - II' 를 따라 절단한 단면도이다. 도 3은 본 발명의 제1 실시예에 따른 발광 소자의 동작을 설명하기 위한 도면이다. 본 발명의 제1 실시예에 따른 발광 소자는 플립칩 타입(flipchip type)의 발광 소자이다.
우선 도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 발광 소자(1)는 기판(100), 기판(100) 상에 형성되고 순차적으로 적층된 제1 도전형의 제1 도전층(112), 발광층(114), 제2 도전형의 제2 도전층(116)을 포함하는 발광 구조체(110)를 포함한다. 또한, 발광 소자(1)는 제1 도전층(112)과 전기적으로 연결된 제1 전극(140)과, 제2 도전층(116)과 전기적으로 연결된 제2 전극(150)을 포함한 다.
먼저, 발광 구조체(110)에 대해서 설명하면, 제1 도전층(112), 발광층(114), 제2 도전층(116)은 InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1)(즉, GaN을 포함하는 다양한 물질)을 포함할 수 있다. 즉, 제1 도전층(112), 발광층(114), 제2 도전층(116)은 예를 들어, AlGaN일 수도 있고, InGaN일 수도 있다.
제1 도전층(112)은 제1 도전형(예를 들어, n형)이고, 제2 도전층(116)은 제2 도전형(예를 들어, p형)일 수 있으나, 설계 방식에 따라서 제1 도전층(112)이 제2 도전형(p형)이고, 제2 도전층(116)이 제1 도전형(n형)일 수 있다.
발광층(114)은 제1 도전층(112)의 캐리어(예를 들어, 전자)와 제2 도전층(116)의 캐리어(예를 들어, 홀)가 결합하면서 광을 발생하는 영역이다. 발광층(114)은 도면으로 정확하게 도시하지는 않았으나, 우물층과 장벽층으로 이루어질 수 있는데, 우물층은 장벽층보다 밴드갭이 작기 때문에, 우물층에 캐리어(전자, 홀)가 모여 결합하게 된다. 이러한 발광층(114)은 우물층의 개수에 따라 단일 양자 우물(Single Quantum Well; SQW) 구조, 다중 양자 우물(Multiple Quantum Well; MQW) 구조로 구분할 수 있다. 단일 양자 우물 구조는 하나의 우물층을 포함하고, 다중 양자 우물 구조는 다층의 우물층을 포함한다. 발광 특성을 조절하기 위해서, 우물층, 장벽층 중 적어도 어느 한 곳에, B, P, Si, Mg, Zn, Se, Al 중 적어도 하나를 도핑할 수 있다.
한편, 도 2에 도시된 것처럼, 제1 도전층(112)의 폭이 제2 도전층(116)의 폭 및 발광층(114)의 폭보다 넓어서, 제1 도전층(112)은 제2 도전층(116), 발광층(114)보다 측방향으로 돌출되어 있을 수 있다(즉, 제1 도전층(112)이 제2 도전층(116) 또는 발광층(114)보다 튀어나와 있을 수 있다.).
제1 절연층(121)은 기판(100)의 측벽에, 컨포말하게(conformally) 형성될 수 있다. 제2 절연층(122)은 발광 구조체(110)의 프로파일을 따라서 컨포말하게(conformally) 형성되어 있고, 제1 도전층(112)의 일부(제1 도전층(112)의 돌출된 영역의 일부), 제2 도전층(116)의 일부를 노출하도록 패터닝되어 있다. 또한, 제2 절연층(122)은 제1 절연층(121) 상에까지 형성되어 있을 수 있다. 즉, 기판(100)의 측벽에는 2층의 절연층(121, 122)이 형성되고, 발광 구조체(110)의 측벽에는 1층의 절연층(122)이 형성되어 있을 수 있다.
이러한 제1 절연층(121) 및 제2 절연층(122)은 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 또는 알루미늄 질화막을 포함할 수 있다. 제1 절연층(121) 및 제2 절연층(122)은 예를 들어, PECVD(Plasma Enhanced Chemical Vapor Deposition), 열산화(thermal oxidation), 전자빔 증착, 스퍼터링(sputtering) 등을 이용하여 형성할 수 있다.
제2 절연층(122)에 의해 노출된 제1 도전층(112) 상에는 제1 오믹층(131), 제1 전극(140)이 형성되고, 제2 절연층(122)에 의해 노출된 제2 도전층(116) 상에는 제2 오믹층(132), 제2 전극(150)이 형성될 수 있다. 특히, 제2 전극(150)의 적어도 일부는 발광 구조체(110)의 상면에서부터, 발광 구조체(110)의 측벽을 거쳐, 기판(100)의 측벽에까지 연결되어 있을 수 있다. 즉, 제2 전극(150)은 발광 구조 체(110)와 기판(100)의 프로파일에 따라 컨포말하게 형성되어 있을 수 있다. 또한, 도 2에 도시된 것처럼, 발광 구조체(110) 또는 기판(100)은, 상부의 폭보다 하부의 폭이 넓어, 측벽이 경사져 있을 수 있다. 따라서, 제2 전극(150)은 발광 구조체(110)와 기판(100)의 프로파일에 따라서 형성되어 있으므로, 발광 구조체(110) 상에 형성된 제2 전극(150)과, 기판(100) 상에 형성되어 있는 제2 전극(150)은 경사를 갖고 기울어져 있을 수 있다. 도 3을 참조하여 후술하겠으나, 이와 같이 형성된 제2 전극(150)은 반사판 역할을 하여, 발광 구조체(110)에서 생성된 광이 제2 전극(150)에 반사되어 외부로 잘 빠져나갈 수 있게 한다.
또한, 제2 전극(150)은 제1 전극(140)과 이격되어 있고, 제1 전극(140)을 둘러싸고 있을 수 있다. 제2 전극(150)은 발광 구조체(110)의 측벽뿐만 아니라 기판(100)의 측벽에도 형성되어 있으므로, 제2 전극(150)은 제1 전극(140)을 둘러싸게 된다.
제1 오믹층(131), 제2 오믹층(132) 각각은 ITO(Indium Tin Oxide), 징크(Zn), 징크 옥사이드(ZnO), 은(Ag), 주석(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 인듐 옥사이드(In2O3), 틴 옥사이드(SnO2), 구리(Cu), 텅스텐(W), 백금(Pt) 중 적어도 하나를 포함할 수 있다. 제1 전극(140), 제2 전극(150) 각각은 은(Ag), 알루미늄(Al), ITO(Indium Tin Oxide), 구리(Cu), 니켈(Ni), 크롬(Cr), 금(Au), 티타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 몰리브덴(Mo) 중 적어도 하나를 포함할 수 있다. 특히, 제2 전극(150)은 반사 특성이 높은 은(Ag), 알루미늄(Al) 등을 사 용할 수 있다.
한편, 발광 구조체(110)가 기판(100)의 일면(즉, 도 2에서는 상면) 상에 형성되어 있을 때, 기판(100)의 타면과, 제2 전극(150)의 일부는 동일 평면(P)상에 위치할 수 있다. 이와 같은 구조를 갖는 이유는, 후술하겠으나, 칩 단위로 분리할 때, 그라인딩(grinding) 공정을 이용하기 때문이다. 물론, 본 발명의 권리 범위가 이에 한정되는 것은 아니다.
기판(100)은 전술한 제1 도전층(112), 발광층(114), 제2 도전층(116)을 성장시킬 수 있는 재질이면 어떤 것이든 가능하다. 예를 들어, 기판(100)은 사파이어(Al2O3), 징크 옥사이드(ZnO) 등의 절연성 기판일 수도 있고, 실리콘(Si), 실리콘 카바이드(SiC), 등의 도전성 기판일 수 있다.
또한, 도시되어 있지 않으나, 제2 도전층(116)의 표면에는 텍스쳐(texture) 형상이 형성되어 있을 수 있다. 텍스쳐 형상을 만들게 되면, 더 많은 광들이 발광 구조체(110) 밖으로 빠져나올 수 있기 때문에, 광 추출 효율을 더 높일 수 있다.
도시되어 있지 않았으나, 기판(100)과 제1 도전층(112) 사이에 버퍼층이 형성되어 있을 수 있다. 버퍼층은 제1 도전층(112) 등을 성장시킬 때 씨드층 역할을 한다. 따라서, 버퍼층은 씨드층 역할을 할 수 있는 물질이면 무엇이든 가능하고, 예를 들어, InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1), SixCyN(1-x-y)(0≤x≤1, 0≤y≤1)일 수 있다.
또한, 기판(100)의 측벽에는 2층의 절연층(121, 122)이 형성되고, 발광 구조 체(110)의 측벽에는 1층의 절연층(122)이 형성된 것만을 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 기판(100)의 측벽과 제2 전극(150) 사이에는 n(단, n은 2이상 자연수)층의 절연층이 형성되고, 발광 구조체(110)의 측벽과 제2 전극(150) 사이에는 m(단, m은 n보다 작은 자연수)층의 절연층이 형성되어 있을 수 있다.
여기서, 도 3을 참고하여 본 발명의 제1 실시예에 따른 발광 소자(1)의 동작을 설명한다.
제1 도전층(112)이 n형이고, 제2 도전층(116)이 p형일 경우, 제1 바이어스(BIAS(-))는 제1 전극(140), 제1 오믹층(131)을 통해서 제1 도전층(112)에 인가되고, 제2 바이어스(BIAS(+))는 제2 전극(150), 제2 오믹층(132)을 통해서 제2 도전층(116)에 인가된다. 반대로, 제2 도전층(116)이 n형이고, 제1 도전층(112)이 p형일 경우, 제2 바이어스(BIAS(+))는 제1 전극(140), 제1 오믹층(131)을 통해서 제1 도전층(112)에 인가되고, 제1 바이어스(BIAS(-))는 제2 전극(150), 제2 오믹층(132)을 통해서 제2 도전층(116)에 인가된다.
이와 같이 바이어스를 인가할 때, 발광 구조체(110)에는 순방향 바이어스가 걸리게 된다. 순방향 바이어스에 의해 발광층(114)으로부터 광(L1, L2, L3)이 발생되게 된다. 일부 광(L1)은 반사없이 바로 외부로 빠져나갈 수 있고, 일부 광(L2)은 발광 구조체(110)의 측벽에 형성된 제2 전극(150)에 반사되어 외부로 빠져나갈 수 있고, 일부 광(L3)은 기판(100)의 측벽에 형성된 제2 전극(150)에 반사되어 외부로 빠져나갈 수 있다.
발광 구조체(110)에서 발생된 광은 전술한 바와 같이 내부에서 갇힐 수 있는데, 반사판 역할을 하는 제2 전극(150)은 광이 외부로 잘 빠져나갈 수 있도록 한다. 즉, 발광 구조체(110) 내에서 발생된 광이 바로(즉, L1과 같이) 외부로 빠져나가지 못하더라도, 제2 전극(150)에 여러 번 반사되다 보면 광은 외부로 빠져나갈 수 있는 확률이 높아진다. 즉, 광추출 효율이 높아진다. 특히, 본 발명의 제1 실시예에 따른 발광 소자(1)는 기판(100)의 측벽에까지 제2 전극(150)이 형성되어 있으므로, 더더욱 광추출 효율을 높일 수 있다.
도 4는 본 발명의 제2 실시예에 따른 발광 소자를 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 발광 소자(2)가, 제1 실시예와 다른 점은, 발광 구조체(110)의 측벽이 경사져 있지 않고, 기판(100)만 경사져 있다는 점이다.
도면으로는 표시하지 않았으나, 발광 구조체(110)의 측벽은 경사져 있고, 기판(100)의 측벽도 경사져 있지 않을 수도 있다. 또는, 발광 구조체(110)와 기판(100) 모두 측벽은 경사져 있지 않을 수 있다.
도 5는 본 발명의 제3 실시예에 따른 발광 소자를 설명하기 위한 도면이다.
도 5를 참조하면, 본 발명의 제3 실시예에 따른 발광 소자(3)가, 제1 실시예와 다른 점은, 발광 구조체(110)가 원기둥 형태로 형성된다는 점이다. 도 5에서는 발광 구조체(110)의 프로파일을 따라 형성된 제2 전극(150)을 위주로 도시하였다.
도 6은 본 발명의 제4 실시예에 따른 발광 소자를 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 제4 실시예에 따른 발광 소자(4)가, 제1 실시예 와 다른 점은, 기판(100)에는 돔 패턴(102)이 형성되어 있고, 발광 구조체(110)는 돔 패턴(102)을 따라 컨포말하게(conformally) 형성되어 있다는 점이다.
구체적으로, 돔 패턴(102)은 도면에 도시되어 있는 것처럼, 볼록돔(convex dome) 형태일 수도 있으나, 이에 한정되는 것은 아니다. 또한, 돔 패턴(102)은 도면에 도시되어 있는 것처럼, 기판(100) 상에 1개만 형성되어 있을 수도 있으나, 이에 한정되지 않는다. 즉, 다수개가 형성될 수 있다. 또한, 돔 패턴(102)의 폭은 100㎛ 내지 1000㎛일 수도 있다. 예를 들어, 작은 칩 정도의 크기인 300㎛일 수 있다.
특히, 본 발명의 제4 실시예에 따른 발광 소자(4)에서, 발광 구조체(110)는 전술한 돔 패턴(102)을 따라 컨포말하게 형성된다. 달리 표현하면, 발광 구조체(110)는 아치(arch) 형태로 형성될 수 있다.
발광 구조체(110)가 돔 패턴(104)을 따라 컨포말하게 형성되어 굴곡을 갖게 되면, 발광 구조체(110)에서 생성된 광 중 많은 양이 발광 구조체(110)의 표면과 거의 수직하게 될 수 있다. 따라서, 발광 구조체(110)에서 생성된 광 중 많은 양이 외부로 잘 빠져나갈 수 있다. 따라서, 광추출 효율을 높일 수 있다.
도 7은 본 발명의 제5 실시예에 따른 발광 소자를 설명하기 위한 도면이다.
도 7을 참조하면, 본 발명의 제5 실시예에 따른 발광 소자(5)에서 사용되는 돔 패턴(104)은 오목돔 형태(concave dome type, inverted dome type)일 수 있다. 발광 구조체(110)는 돔 패턴(104)을 따라서 컨포말하게 형성된다.
또한, 돔 패턴(104)은 도면에 도시되어 있는 것처럼, 기판(100) 상에 1개만 형성되어 있을 수도 있으나, 이에 한정되지 않는다. 즉, 다수개가 형성될 수 있다. 또한, 돔 패턴(104)의 폭은 100㎛ 내지 1000㎛일 수도 있다. 예를 들어, 작은 칩 정도의 크기인 300㎛일 수 있다.
발광 구조체(110)가 돔 패턴(104)을 따라 컨포말하게 형성되어 굴곡을 갖게 되면, 발광 구조체(110)에서 생성된 광 중 많은 양이 발광 구조체(110)의 표면과 거의 수직하게 될 수 있다. 따라서, 발광 구조체(110)에서 생성된 광 중 많은 양이 외부로 잘 빠져나갈 수 있다. 따라서, 광추출 효율을 높일 수 있다.
이하에서는 전술한 발광 소자(1~5)를 이용하여 제조한 발광 장치를 설명하기로 한다. 설명의 편의를 위해서, 본 발명의 제1 실시예에 따른 발광 소자(1)를 이용한 발광 장치를 도시하였으나, 본 발명의 권리 범위가 이에 한정되는 것은 아니다. 본 발명이 속하는 기술의 당업자는 발광 소자(2~5)를 이용하여도 유사하게 발광 장치를 구축할 수 있음은 자명하다.
도 8은 본 발명의 제1 실시예에 따른 발광 장치를 설명하기 위한 사시도이고, 도 9a 내지 도 9c는 각각 도 8의 A - A'를 따라 절단한 단면도들이다. 도 9a 내지 도 9c에서는 탑뷰(top view) 타입 발광 패키지를 도시하였으나, 이에 한정되는 것은 아니다.
우선 도 8 및 도 9a를 참조하면, 본 발명의 제1 실시예에 따른 발광 장치(11)에서, 발광 소자(1)는 마운트된 서브 마운트(230)가 패키지 바디(210) 상에 배치되어 있다. 구체적으로, 패키지 바디(210) 내부에 슬롯(slot)(212)이 형성되어 있고, 발광 소자(1)가 마운트된 서브 마운트(230)가 슬롯(212) 내에 배치될 수 있 다. 특히, 슬롯(slot)(212)은 측벽이 경사져 있을 수 있다. 발광 소자(1)에서 발생된 광은 측벽에 반사되어 앞으로 나아갈 수 있다. 발광 소자(1)에서 발생된 광이 슬롯(212)의 측벽에 반사되는 정도, 반사 각도, 슬롯(212)을 채우는 투명 수지층의 종류, 형광체의 종류 등을 고려하여, 슬롯(212)의 크기를 결정하는 것이 좋다. 또한, 서브 마운트(230)가 슬롯(212)의 가운데에 놓이는 것이 좋다. 발광 소자(1)와 측벽까지의 거리가 동일하게 되면, 색도(色度)의 불균일을 방지하기 쉽다.
이러한 패키지 바디(210)는 내광성이 뛰어난 실리콘 수지, 에폭시수지, 아크릴 수지, 유리어수지, 불소수지, 이미드 수지 등의 유기물질이나 유리, 실리카겔 등의 내광성이 뛰어난 무기물질을 이용할 수 있다. 또한, 제조공정시의 열로 수지가 용융되지 않도록, 열강화성수지를 사용할 수 있다. 또한, 수지의 열응력을 완화시키기 위해, 질화 알루미늄, 산화 알루미늄 및 그러한 복합 혼합물 등의 각종 필러를 혼입해도 좋다. 또한, 패키지 바디(210)는 수지에 한정되지 않는다. 패키지 바디(210)의 일부(예를 들어, 측벽), 또는 전부에 금속 재료나 세라믹스 재료를 사용할 수도 있다. 예를 들어, 패키지 바디(210) 전부를 금속 재료를 사용할 경우, 발광 소자(1)에서 발생된 열을 외부로 방출하기 용이하다.
또한, 패키지 바디(210)에는 발광 소자(1)와 전기적으로 연결된 리드(214a, 214b)가 설치된다. 발광 소자(1)는 서브 마운트(230)와 전기적으로 연결되고, 서브 마운트(230)와 리드(214a, 214b)는 비아를 통해서 연결될 수 있다. 한편, 리드(214a, 214b)는 열전도성이 높은 물질을 사용하는 것이 좋다. 발광 소자(1)에서 발생된 열이 리드(214a, 214b)를 통해서 직접 외부로 방출될 수 있기 때문이다.
도면에 도시하지 않았으나, 슬롯의 적어도 일부는 투명 수지층이 채울 수 있다. 또한, 투명 수지층 상에 형광체가 형성되어 있을 수 있다. 또는 투명 수지층과 형광체가 섞여 있을 수도 있다. 이러한 도포 방식은 도 12 내지 도 14에 기술된 내용을 참조하도록 한다. 예를 들어, 백색을 만들기 위해 형광체를 사용하려면 다음과 같이 할 수 있다. 발광 소자(1)가 블루(blue) 파장의 광을 내보낼 경우, 형광체는 옐로우(yellow) 형광체를 포함할 수 있고, 색재현지수 (Color Rendering Index, CRI) 특성을 높이기 위해 레드(red) 형광체도 포함할 수 있다. 또는, 발광 소자(1)가 UV 파장의 광을 내보낼 경우, 형광체는 RGB(Red, Green, Blue) 모두를 포함할 수 있다.
한편, 도 9b에 도시된 발광 장치가, 도 9a에 도시된 발광 장치와 다른 점은, 서브 마운트(230)와 리드(214a, 214b)가 와이어(도 3a의 216a, 216b)를 통해서 연결되지 않고, 서브 마운트(230) 내에 설치된 비아(via)(232)를 통해서 연결된다는 점이다.
또한, 도 9c에 도시된 발광 장치가, 도 9a에 도시된 발광 장치와 다른 점은, 서브 마운트(230)와 리드(214a, 214b)가 와이어(도 3a의 216a, 216b)를 통해서 연결되지 않고, 서브 마운트(230)의 상면, 측면, 배면을 따라 설치된 배선(interconnection)(234)를 통해서 연결된다는 점이다.
도 10 및 도 11은 각각 본 발명의 제2 및 제3 실시예에 따른 발광 장치를 설명하기 위한 도면이다. 도 10 및 도 11을 이용하여 본 발명의 실시예들에 따른 발광 소자와, 회로 기판 사이의 연결 관계를 설명한다.
우선, 도 10을 참조하면, 본 발명의 제2 실시예에 따른 발광 장치(12)는 회로 기판(300)과, 회로 기판(300) 상에 배치된 발광 소자(1)를 포함한다.
회로 기판(300)은 서로 전기적으로 분리된 제1 배선(320), 제2 배선(310)을 포함한다. 제1 배선(320) 및 제2 배선(310)은 회로 기판(300)의 일면에 배치되어 있다.
발광 소자(1)는 플립칩 타입이기 때문에, 뒤집혀 회로 기판(300)에 실장된다. 제1 배선(320)은 도전성 레진(335)을 통해서 발광 소자(1)의 제1 전극(140)과 전기적으로 연결되고, 제2 배선(310)은 도전성 레진(335)을 통해서 발광 소자(1)의 제2 전극(150)과 전기적으로 연결된다.
도 11을 참조하면, 본 발명의 제3 실시예에 따른 발광 장치(13)가 제2 실시예와 다른 점은, 회로 기판(300)이 관통 비아(Through Via)(316, 326)를 구비한다는 점이다.
구체적으로, 회로 기판(300)의 일면에는 서로 전기적으로 분리된 제1 배선(320) 및 제2 배선(310)이 형성되어 있고, 회로 기판(300)의 타면에는 서로 전기적으로 분리된 제3 배선(322) 및 제4 배선(312)이 형성되어 있다. 제1 배선(320)과 제3 배선(322)은 제1 관통 비아(326)를 통해서 연결되고, 제2 배선(310)과 제4 배선(312)은 제2 관통 비아(316)를 통해서 연결된다.
도 12는 본 발명의 제4 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 12를 참조하면, 본 발명의 제4 실시예에 따른 발광 장치(14)가 제2 실시예와 다른 점은, 발광 소자(1)를 둘러싸는 형광층(340)과, 형광층(340)을 둘러싸는 제2 투명 수지(350)를 더 포함한다는 점이다.
형광층(340)은 제1 투명 수지(342)와 형광체(phosphor)(344)를 혼합한 것일 수 있다. 형광층(340) 내에 분산된 형광체(344)가 발광 소자(1)에서 나온 광을 흡수하여 다른 파장의 광으로 파장 변환하기 때문에, 형광체의 분포가 좋을수록 발광 특성이 좋아질 수 있다. 이와 같이 될 경우, 형광체(344)에 의한 파장 변환, 혼색 효과 등이 개선된다.
예를 들어, 발광 장치(14)가 백색을 만들기 위해 형광층(340)을 형성할 수 있다. 발광 소자(1)가 블루(blue) 파장의 광을 내보낼 경우, 형광체(344)는 옐로우(yellow) 형광체를 포함할 수 있고, 색재현지수 (Color Rendering Index, CRI) 특성을 높이기 위해 레드(red) 형광체도 포함할 수 있다. 또는, 발광 소자(1)가 UV 파장의 광을 내보낼 경우, 형광체(344)는 RGB(Red, Green, Blue) 모두를 포함할 수 있다.
제1 투명 수지(342)는 형광체(344)를 안정적으로 분산 가능한 재료라면 특별히 한정하지 않아도 된다. 예를 들면, 에폭시 수지, 실리콘 수지, 경질 실리콘 수지, 변성 실리콘 수지, 우레탄 수지, 옥세탄 수지, 아크릴 수지, 폴리카보네이트 수지, 폴리이미드 수지 등의 수지를 이용할 수가 있다.
형광체(344)는 발광 구조체(110)로부터 광을 흡수하여 다른 파장의 광으로 파장 변환하는 물질이면 된다. 예를 들어, Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 질화물계/산질화물계 형광체, Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 활력을 받는 알칼리토류 할로겐 애퍼타이트 형광체, 알칼리토류 금속 붕산 할로겐 형광체, 알칼리토류 금속 알루민산염 형광체, 알칼리토류 규산염, 알칼리토류 유화물, 알칼리토류 티오갈레이트, 알칼리토류 질화 규소, 게르만산염, 또는 Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 희토류 알루민산염, 희토류 규산염 또는 Eu 등의 란타노이드계 원소에 의해 주로 활력을 받는 유기 및 유기 착체 등에서 선택되는 적어도 어느 하나 이상인 것이 바람직하다. 구체적인 예로서 아래와 같은 형광체를 사용할 수가 있지만 이에 한정되지 않는다.
Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 질화물계 형광체는 M2Si5N8：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등이 있다. 또, M2Si5N8：Eu 외, MSi7N10：Eu, M1.8Si5O0.2N8：Eu, M0.9Si7O0.1N10：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등도 있다.
Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 산질화물계 형광체는 MSi2O2N2：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등이 있다.
Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 활력을 받는 알칼리토류 할로겐 애퍼타이트 형광체에는 M5(PO4)3 X：R(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나, R는 Eu, Mn, Eu에서 선택된 적어도 하나) 등이 있다.
알칼리토류 금속 붕산 할로겐 형광체에는 M2B5O9X：R(M는 Sr, Ca, Ba, Mg, Zn 에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나, R는 Eu, Mn, Eu에서 선택된 적어도 하나) 등이 있다.
알칼리토류 금속 알루민산염 형광체에는 SrAl2O4：R, Sr4Al14O25：R, CaAl2O4：R, BaMg2Al16O27：R, BaMg2Al16O12：R, BaMgAl10O17：R(R는 Eu, Mn, Eu에서 선택된 어느 하나) 등이 있다.
알칼리토류 유화물 형광체에는 La2O2S：Eu, Y2O2S：Eu, Gd2O2S：Eu 등이 있다.
Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 희토류 알루민산염 형광체에는 Y3Al5O12：Ce, (Y0.8Gd0.2)3Al5O12：Ce, Y3(Al0.8Ga0.2)5 O12：Ce, (Y, Gd)3 (Al, Ga)5 O12의 조성식에서 나타내어지는 YAG계 형광체 등이 있다. 또한, Y의 일부 혹은 전부를 Tb, Lu 등으로 치환한 Tb3Al5O12：Ce, Lu3Al5O12：Ce 등도 있다.
알칼리토류 규산염 형광체에는 실리케이트(silicate)로 구성될 수있으며, 대표적인 형광체로 (SrBa)2SiO4:Eu 등이 있다.
그 외의 형광체에는 ZnS：Eu, Zn2GeO4：Mn, MGa2S4：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나) 등이 있다.
전술한 형광체는 희망하는 바에 따라 Eu에 대신하거나 또는 Eu에 더하여 Tb, Cu, Ag, Au, Cr, Nd, Dy, Co, Ni, Ti에서 선택되는 1종 이상을 함유시킬 수도 있다.
또한, 전술한 형광체 이외의 형광체로서, 동일한 성능, 효과를 갖는 형광체도 사용할 수 있다.
제2 투명 수지(350)는 렌즈 형태를 갖고, 발광 소자(1)에서 나온 광을 확산하는 역할을 한다. 제2 투명 수지(350)의 곡률, 평평도를 조절함으로써, 확산/추출 특성을 조절할 수 있다. 또한, 제2 투명 수지(350)는 형광층(340)을 둘러싸도록 형성되어 형광층(340)을 보호하는 역할을 한다. 형광체(342)는 습기 등에 접촉할 경우 특성이 악화될 수 있기 때문이다.
제2 투명 수지(350)는 광을 투과하는 재로라면 무엇이든 가능하다. 예를 들면, 에폭시 수지, 실리콘 수지, 경질 실리콘 수지, 변성 실리콘 수지, 우레탄 수지, 옥세탄 수지, 아크릴, 폴리카보네이트, 폴리이미드 등을 이용할 수가 있다.
도 13는 본 발명의 제5 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 13을 참조하면, 본 발명의 제5 실시예에 따른 발광 장치(15)에서, 형광체(344)는 발광 소자(1), 회로 기판(300)의 프로파일을 따라 형성되어 있다.
이러한 경우, 형광체(344)는 별도의 제1 투명 수지(도 12의 342 참조) 없이 도포될 수도 있다.
별도의 제1 투명 수지없이 형광체(344)가 도포된 경우라면, 발광 소자(1)를 둘러싸는 투명 수지는 단일 층이 된다(즉, 342 없이 350 단일층이 됨.).
도 14은 본 발명의 제6 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 14를 참조하면, 본 발명의 제6 실시예에 따른 발광 장치(16)이 제4 실시예와 다른 점은, 발광 소자(1)를 둘러싸는 제1 투명 수지(342), 제1 투명 수 지(342) 상에 형성된 형광체(344), 형광체(344) 상에 형성된 제2 투명 수지(350)를 포함한다는 점이다.
즉, 제1 투명 수지(342)와 형광체(344)를 섞어서 도포하지 않고, 따로따로 도포하였기 때문에, 형광체(344)는 제1 투명 수지(342)의 표면을 따라서 컨포말하게 얇게 형성될 수 있다.
도 15 내지 도 16b는 본 발명의 제7 실시예에 따른 발광 장치를 설명하기 위한 도면이다. 구체적으로, 도 15 내지 도 16b는 다수의 발광 소자가 회로 기판에 배열된, 발광 소자 어레이를 설명하기 위한 도면들이다. 특히, 도 16a 및 도 16b는 발광 소자 어레이 상에 형광층(340)과 제2 투명 수지(350)가 형성된 형태를 예시적으로 도시한 것이다.
우선 도 15을 참조하면, 회로 기판(300) 상에 제1 배선(320)과 제2 배선(310)이 나란하게 일방향으로 연장되어 있다. 발광 소자(1)는 제1 배선(320) 상에, 제1 배선(320)의 연장 방향을 따라 일렬로 배치된다. 제1 배선(320)에 제1 바이어스가 인가되고 제2 배선(310)에 제2 바이어스가 인가되어, 발광 소자(1) 내부의 발광 구조체(미도시)에 순방향 바이어스가 걸리게 되면, 발광 소자(1)는 광을 발산하게 된다.
여기서, 도 16a를 참조하면, 형광층(340)과 제2 투명 수지(350)는 라인 타입으로 형성될 수 있다. 예를 들어, 도 15에서와 같이 발광 소자(1)가 제1 배선(320)의 연장 방향을 따라 배치된 경우, 형광층(340)과 제2 투명 수지(350)도 제1 배선(320)의 연장 방향을 따라 배치될 수 있다. 또한, 형광층(340)과 제2 투명 수 지(350)는 제1 배선(320)과 제2 배선(310)을 모두 둘러 싸도록 형성될 수 있다.
도 16b를 참조하면, 형광층(340)과 제2 투명 수지(350)는 도트 타입으로 형성될 수 있다. 각 형광층(340)과 각 제2 투명 수지(350)는, 대응되는 발광 소자(1)만을 둘러싸도록 형성될 수 있다.
도 17은 본 발명의 제8 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 17에 도시된 것은, 본 발명의 제8 실시예에 따른 발광 장치는 최종 제품(end product)이다. 본 발명의 실시예들에 따른 발광 장치는 조명 장치, 표시 장치, 모바일 장치(휴대폰, MP3 플레이어, 내비게이션(Navigation) 등)과 같은 여러 가지 장치에 적용될 수 있다. 도 17에 도시된 예시적 장치는 액정 표시 장치(LCD)에서 사용하는 에지형(edge type) 백라이트 유닛(Back Light Unit; BLU)이다. 액정 표시 장치는 자체 광원이 없기 때문에, 백라이트 유닛이 광원으로 사용되고, 백라이트 유닛은 주로 액정 패널의 후방에서 조명하게 된다.
도 17을 참조하면, 백라이트 유닛은 발광 소자(1), 도광판(410), 반사판(412), 확산 시트(414), 한쌍의 프리즘 시트(416)를 포함한다.
발광 소자(1)는 광을 제공하는 역할을 한다. 여기서, 사용되는 발광 소자(1)는 사이드뷰(side view) 타입일 수 있다.
도광판(410)은 액정 패널(450)로 제공되는 광을 안내하는 역할을 한다. 도광판(410)은 아크릴과 같은 플라스틱 계열의 투명한 물질의 패널로 형성되어, 발광 장치(11)으로부터 발생한 광을 도광판(410) 상부에 배치된 액정 패널(450) 쪽으로 진행하게 한다. 따라서, 도광판(410)의 배면에는 도광판(410) 내부로 입사한 광의 진행 방향을 액정 패널(450) 쪽으로 변환시키기 위한 각종 패턴(412a)이 인쇄되어 있다.
반사판(412)은 도광판(410)의 하부면에 설치되어 도광판(410)의 하부로 방출되는 빛을 상부로 반사한다. 반사판(412)은 도광판(410) 배면의 각종 패턴(412a)에 의해 반사되지 않은 광을 다시 도광판(410)의 출사면 쪽으로 반사시킨다. 이와 같이 함으로써, 광손실을 줄임과 동시에 도광판(410)의 출사면으로 투과되는 광의 균일도를 향상시킨다.
확산 시트(414)는 도광판(410)에서 나온 광을 분산시킴으로써 광이 부분적으로 밀집되는 것을 방지한다.
프리즘 시트(416) 상부면에 삼각기둥 모양의 프리즘이 일정한 배열을 갖고 형성되어 있으며, 통상 2장의 시트로 구성되어 각각의 프리즘 배열이 서로 소정의 각도로 엇갈리도록 배치되어 확산 시트(414)에서 확산된 광을 액정 패널(450)에 수직한 방향으로 진행하도록 한다.
도 18 내지 도 21는 본 발명의 제9 내지 12 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 18 내지 도 21에서 도시된 것은, 전술하였던 발광 장치가 적용된 예시적인 장치들(최종 제품, end product)이다. 도 18은 프로젝터를, 도 19는 자동차의 헤드라이트를, 도 20은 가로등을, 도 21는 조명등을 도시하였다. 도 18 내지 도 21에서 사용되는 발광 소자(1)는 탑뷰 타입일 수 있다.
도 18을 참고하면, 광원(410)에서 나온 광은 콘덴싱 렌즈(condensing lens)(420), 컬러 필터(430), 샤핑 렌즈(sharping lens)(440)을 통과하여 DMD(digital micromirror device)(450)에 반사되어, 프로젝션 렌즈(projection lens)(480)을 통과하여 스크린(490)에 도달한다. 광원(410) 내에는 본원 발명의 발광 소자가 장착되어 있다.
도 22 내지 도 26은 본 발명의 제1 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
우선, 도 22를 참조하면, 기판(100) 내에 홈(101)을 형성하여 소자 형성 영역(B)을 정의한다. 구체적으로, 기판(100) 내에 홈(101)을 형성하는 것은, 예를 들어, 다이싱(dicing) 장비, 다이아몬드 팁(tip), 레이저, ICP RIE(Inductively Coupled Plasma Reactive Ion Etching) 중 적어도 하나를 이용할 수 있다. 이와 같이 형성된 홈(101)은 도시된 것과 같이 U자 형태이거나, V자 형태일 수 있다. 즉, 홈(101)의 측벽은 경사져 있을 수 있다.
이어서, 홈(101) 및 소자 형성 영역(B) 상에 제1 절연층(121)을 형성하고, 제1 절연층(121)의 일부를 식각하여 소자 형성 영역(B)의 일부를 노출시킬 수 있다.
도 23을 참조하면, 노출된 소자 형성 영역(B) 상에 제1 도전층(112), 발광층(114), 제2 도전층(116)을 순차적으로 형성한다.
구체적으로, 제1 도전층(112), 발광층(114), 제2 도전층(116)는 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1)을 포함할 수 있다. 즉, 제1 도전층(112), 발광층(114), 제2 도전층(116)은 예를 들어, AlGaN일 수도 있고, InGaN일 수도 있다. 이러한 제1 도전형의 제1 도전층(112), 발광층(114), 제2 도전형의 제2 도전층(116)은 MOCVD(metal organic chemical vapor deposition), 액상성장법(liquid phase epitaxy), 수소액상성장법(hydride vapor phase epitaxy), 분자빔 성장법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy) 등을 이용하여 성장시킬 수 있다.
특히, 제1 도전층(112), 발광층(114), 제2 도전층(116)은 노출된 소자 형성 영역(B)의 형태에 따라 그대로 성장할 수 있다.
즉, 노출된 소자 형성 영역(B)의 형태가 직사각형인 경우 제1 도전층(112), 발광층(114), 제2 도전층(116)은 도 2에서처럼 사각기둥(직육면체) 형태로 성장될 수 있고, 노출된 소자 형성 영역(B)의 형태가 원형인 경우 도 5에서처럼 원기둥 형태로 성장될 수 있다.
이와 같이, 노출된 소자 형성 영역(B)의 형태에 따라 성장시키는 방법은, 제1 도전층(112), 발광층(114), 제2 도전층(116)의 결함 또는 스트레스를 줄일 수 있다. 예를 들어, 제1 도전층(112), 발광층(114), 제2 도전층(116)를 성장시킨 후 마스크를 이용하여 원기둥 형태로 식각하는 것보다, 원형으로 노출된 소자 형성 영역(B)을 이용하여 제1 도전층(112), 발광층(114), 제2 도전층(116)을 성장시키는 것이 결함 또는 스트레스를 적게 할 수 있다.
도 24를 참조하면, 제2 도전층(116)의 일부, 발광층(114)의 일부, 제1 도전층(112)의 일부를 패터닝한다. 그 결과, 제1 도전층(112)의 폭이 제2 도전층(116) 의 폭 및 발광층(114)의 폭보다 넓어서, 제1 도전층(112)의 일부가 돌출될 수 있다(즉, 제1 도전층(112)이 제2 도전층(116) 또는 발광층(114)보다 튀어나와 있을 수 있다.). 이 때, 발광 구조체(110)는 상부의 폭보다 하부의 폭이 넓어서 측벽이 경사져 있을 수 있다. 여기서는, 발광 구조체()의 측벽이 경사지게 하는 방법은, 도 23에서와 같이 사각기둥 형태로 성장시키고, 도 24에서와 같이 식각을 이용하는 것을 제기하였으나, 이에 한정되는 것은 아니다. 예를 들어, 도 23의 단계에서 성장 조건을 조절하여, 측벽이 경사진 사각기둥 형태로 성장시킬 수도 있다.
이어서, 제2 도전층(116), 발광층(114), 제1 도전층(112)을 포함하는 발광 구조체(110)와 제1 절연층(121) 상에 제2 절연층(122)을 형성한다.
이어서, 제2 절연층(122)을 패터닝하여 제2 절연층(122)의 일부를 제거하여, 제2 도전층(116)의 일부를 노출시킨다.
도 25를 참조하면, 노출된 제2 도전층(116) 상에 제2 오믹층(132)을 형성한다.
이어서, 제2 오믹층(132)과 전기적으로 연결된 제2 전극(150)을 형성한다. 이 때, 제2 전극(150)은 발광 구조체(110)의 상면에서부터 발광 구조체(110)의 측벽을 거쳐, 홈(101)의 측벽까지 연결되도록 형성될 수 있다. 발광 구조체(110)의 측벽, 홈(101)의 측벽이 경사져 있고, 제2 전극(150)은 발광 구조체(110), 홈(101)을 따라 컨포말하게 형성되므로, 제2 전극(150)의 일부는 경사를 갖고 기울어질 수 있다.
도 26을 참조하면, 제2 전극(150)의 일부를 제거하여, 제1 도전층(112)의 돌 출된 영역의 일부를 노출시킨다.
이어서, 노출된 제1 도전층(112) 상에 제1 도전층(112)과 전기적으로 연결된 제1 오믹층(131), 제1 전극(140)을 순차적으로 형성한다. 여기서, 제1 오믹층(131)은 형성하지 않아도 무관하다.
다시 도 2를 참조하면, 칩 단위로 분리하여, 발광 소자(1)를 완성한다.
본 발명의 제1 실시예에 따른 발광 소자(1)의 제조 방법에서, 그라인딩(grinding) 공정을 이용하여 칩 단위로 분리할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 그라인딩 공정과 칩핑(chipping) 공정을 동시에 사용할 수도 있고, 칩핑 공정만을 사용할 수도 있다.
그라인딩 공정만을 이용하여 칩 단위로 분리한다면, 발광 구조체(110)가 형성된 면을 기판(100)의 일면이라고 할 때, 기판(100)의 타면에서부터 홈(101)까지 그라인딩하여 칩 단위로 분리할 수 있다. 이런 경우, 기판(100)의 타면과, 제2 전극(150)의 일부는 동일 평면(P)상에 위치할 수 있다.
도 27 및 도 28은 본 발명의 제4 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 중간 단계 도면이다.
우선, 도 27를 참조하면, 기판(100) 상에 볼록돔 형태의 마스크 패턴(180)을 형성한다.
구체적으로, 기판(100) 상에 원통형의 마스크층을 형성하고, 상기 마스크층이 형성된 기판(100)을 고온 열처리하여, 볼록돔 형태의 마스크 패턴(180)을 형성한다. 여기서, 마스크 패턴(180)은 예를 들어, 포토레지스트일 수 있다.
도 28을 참조하면, 볼록돔 형태의 마스크 패턴(180)을 이용하여 기판(100)을 식각하여, 기판(100)에 돔 패턴(102)을 형성한다.
이후의 공정은 도 22 내지 도 26, 도 2를 이용하여 설명한 것과 동일하므로, 설명을 생략한다.
도 29 내지 도 32는 본 발명의 제5 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 중간 단계 도면이다.
도 29를 참조하면, 기판(100) 상에 마스크층(181)을 형성한다. 마스크층(181)은 예를 들어, 포토레지스트일 수 있다.
이어서, 볼록돔 패턴(198)이 형성되어 있는 툴(tool)(199)을 이용하여, 마스크층(181) 내에 오목돔 패턴(182)을 형성한다.
구체적으로, 도 30에 도시된 것처럼, 볼록돔 패턴(198)이 형성되어 있는 툴(tool)(199)로 마스크층(181)을 누른다. 볼록돔 패턴(198)이 형성되어 있는 툴(199)로 마스크층(181)을 눌렀기 때문에, 마스크층(181) 내에는 오목돔 패턴(182)이 형성된다.
이어서, 도 30에 도시된 것처럼, 베이크(bake)(197)를 통해서, 오목돔 패턴(182)이 형성되어 있는 마스크층(181)을 경화시킨다.
한편, 공정에 따라서는 베이크(bake)(197)를 생략할 수도 있다.
이어서, 도 31에 도시된 것처럼, 볼록돔 패턴(198)이 형성되어 있는 툴(199)을 마스크층(181)으로부터 떨어뜨린다.
도 32를 참조하면, 오목돔 패턴(182)이 형성된 마스크층(181)을 이용하여 기 판(100)을 식각한다. 따라서, 기판(100) 내에 오목돔 패턴(104)이 형성된다.
이후의 공정은 도 22 내지 도 26, 도 2를 이용하여 설명한 것과 동일하므로, 설명을 생략한다.
전술한 본 발명의 제1, 4, 5 실시예에 따른 발광 소자의 제조 방법을 통해서, 당업자는 나머지 발광 소자의 제조 방법을 유추할 수 있으므로 설명을 생략한다. 또한, 당업자는 전술한 발광 소자들을 이용하여 발광 장치를 제조하는 방법을 유추할 수 있으므로 설명을 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 제1 실시예에 따른 발광 소자의 사시도이고, 도 2는 도 1의 II - II' 를 따라 절단한 단면도이다. 도 3은 본 발명의 제1 실시예에 따른 발광 소자의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 제2 실시예에 따른 발광 소자를 설명하기 위한 도면이다.
도 5는 본 발명의 제3 실시예에 따른 발광 소자를 설명하기 위한 도면이다.
도 6은 본 발명의 제4 실시예에 따른 발광 소자를 설명하기 위한 도면이다.
도 7은 본 발명의 제5 실시예에 따른 발광 소자를 설명하기 위한 도면이다.
도 8은 본 발명의 제1 실시예에 따른 발광 장치를 설명하기 위한 사시도이다.
도 9a 내지 도 9c는 각각 도 8의 A - A'를 따라 절단한 단면도들이다.
도 10은 본 발명의 제2 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 11은 본 발명의 제3 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 12는 본 발명의 제4 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 13는 본 발명의 제5 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 14은 본 발명의 제6 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 15 내지 도 16b는 본 발명의 제7 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 17은 본 발명의 제8 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 18 내지 도 21는 본 발명의 제9 내지 12 실시예에 따른 발광 장치를 설명 하기 위한 도면이다.
도 22 내지 도 26은 본 발명의 제1 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 27 및 도 28은 본 발명의 제4 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 중간 단계 도면이다.
도 29 내지 도 32는 본 발명의 제5 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 중간 단계 도면이다.
(도면의 주요부분에 대한 부호의 설명)
1~5: 발광 소자 101: 홈
102: 볼록돔 패턴 104: 오목돔 패턴
112: 제1 도전층 114: 발광층
116: 제2 도전층 121: 제1 절연층
122: 제2 절연층 131: 제1 오믹층
132: 제2 오믹층 140: 제1 전극
150: 제2 전극

Claims (26)

  1. 기판;
    상기 기판 상에 순차적으로 적층된 제1 도전형의 제1 도전층, 발광층, 제2 도전형의 제2 도전층을 포함하는 발광 구조체;
    상기 제1 도전층과 전기적으로 연결된 제1 전극; 및
    상기 제2 도전층과 전기적으로 연결되고, 상기 제1 전극으로부터 이격된 제2 전극을 포함하되,
    상기 제2 전극의 적어도 일부는 상기 발광 구조체의 상면에서부터, 상기 발광 구조체의 측벽을 거쳐, 상기 기판의 측벽까지 연결되어 있는 발광 소자.
  2. 제 1항에 있어서,
    상기 제1 도전층의 폭이 상기 제2 도전층의 폭 및 상기 발광층의 폭보다 넓어, 상기 제1 도전층은 상기 제2 도전층, 상기 발광층보다 측방향으로 돌출되어 있고, 상기 제1 전극은 상기 제1 도전층의 돌출된 영역 상에 형성된 발광 소자.
  3. 제 2항에 있어서,
    상기 제2 전극은 상기 제1 전극과 이격되어 있고, 상기 제1 전극을 둘러싸는 발광 소자.
  4. 제 1항에 있어서,
    상기 발광 구조체 또는 기판 각각 상부의 폭보다 하부의 폭이 넓어, 측벽이 경사져 있는 발광 소자.
  5. 제 1항에 있어서,
    상기 기판에 형성된 돔(dome) 패턴을 더 포함하고,
    상기 발광 구조체는 상기 돔 패턴을 따라 컨포말하게 형성된 발광 소자.
  6. 제 5항에 있어서,
    상기 돔 패턴은 볼록돔 패턴 또는 오목돔 패턴인 발광 소자.
  7. 제 1항에 있어서,
    상기 기판의 측벽과 상기 제2 전극 사이에는 n(단, n은 2이상 자연수)층의 절연층이 형성되고,
    상기 발광 구조체의 측벽과 상기 제2 전극 사이에는 m(단, m은 n보다 작은 자연수)층의 절연층이 형성되는 발광 소자.
  8. 제 1항에 있어서,
    상기 기판의 일면 상에 상기 발광 구조체가 형성되어 있고,
    상기 기판의 타면과, 상기 제2 전극의 일부는 동일 평면상에 위치하는 발광 소자.
  9. 기판;
    상기 기판의 상에 순차적으로 적층된 제1 도전형의 제1 도전층, 발광층, 제2 도전형의 제2 도전층을 포함하는 발광 구조체로서, 상기 제1 도전층의 폭이 상기 제2 도전층의 폭 및 상기 발광층의 폭보다 넓어, 상기 제1 도전층은 상기 제2 도전층, 상기 발광층보다 측방향으로 돌출되어 있는 발광 구조체;
    상기 제1 도전층과 전기적으로 연결되고, 상기 제1 도전층의 돌출된 영역 상에 형성된 제1 전극; 및
    상기 제2 도전층과 전기적으로 연결되고, 상기 제1 전극과 이격되어 있고, 상기 제1 전극을 둘러싸는 제2 전극을 포함하는 발광 소자.
  10. 기판 내에 홈을 형성하여, 소자 형성 영역을 정의하고,
    상기 소자 형성 영역 상에 제1 도전형의 제1 도전층, 발광층, 제2 도전형의 제2 도전층을 포함하는 발광 구조체를 형성하되, 상기 제1 도전층의 폭이 상기 제2 도전층의 폭 및 상기 발광층의 폭보다 넓어, 상기 제1 도전층은 상기 제2 도전층, 상기 발광층보다 측방향으로 돌출되도록 상기 발광 구조체를 형성하고,
    상기 제2 도전층과 전기적으로 연결되고, 상기 발광 구조체의 상면에서부터 상기 발광 구조체의 측벽을 거쳐, 상기 홈의 측벽까지 연결된 제1 전극을 형성하고,
    상기 제1 전극의 일부를 제거하여 상기 제1 도전층의 돌출된 영역의 일부를 노출되도록 하고,
    상기 노출된 제1 도전층 상에 상기 제1 도전층과 전기적으로 연결된 제2 전극을 형성하는 발광 소자의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020080096685A 2008-10-01 2008-10-01 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법 Active KR101497953B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080096685A KR101497953B1 (ko) 2008-10-01 2008-10-01 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US12/586,970 US8110843B2 (en) 2008-10-01 2009-09-30 Light emitting element with improved light extraction efficiency, light emitting device comprising the same, and fabricating method of the light emitting element and the light emitting device
US13/343,147 US8415181B2 (en) 2008-10-01 2012-01-04 Light emitting element with improved light extraction efficiency, light emitting device comprising the same, and fabricating method of the light emitting element and the light emitting device
US13/800,188 US8809888B2 (en) 2008-10-01 2013-03-13 Light emitting element with improved light extraction efficiency, light emitting device comprising the same, and fabricating method of the light emitting element and the light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080096685A KR101497953B1 (ko) 2008-10-01 2008-10-01 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100037381A KR20100037381A (ko) 2010-04-09
KR101497953B1 true KR101497953B1 (ko) 2015-03-05

Family

ID=42056423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080096685A Active KR101497953B1 (ko) 2008-10-01 2008-10-01 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법

Country Status (2)

Country Link
US (3) US8110843B2 (ko)
KR (1) KR101497953B1 (ko)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US20090032799A1 (en) * 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
WO2010011201A1 (en) * 2008-07-21 2010-01-28 Pan Shaoher X Light emitting device
WO2009157921A1 (en) * 2008-06-24 2009-12-30 Pan Shaoher X Silicon based solid state lighting
KR101497953B1 (ko) 2008-10-01 2015-03-05 삼성전자 주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
JP5990574B2 (ja) 2011-05-24 2016-09-14 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． フリップチップｌｅｄのためのｐ−ｎ分離メタルフィル
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
SG10201606075XA (en) * 2011-08-10 2016-09-29 Heptagon Micro Optics Pte Ltd Opto-electronic module and method for manufacturing the same
JP5961359B2 (ja) * 2011-09-20 2016-08-02 昭和電工株式会社 発光ダイオード及びその製造方法
KR20130042154A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 발광 소자 및 그 제조 방법, 이를 이용한 발광 소자 모듈
EP2605295A3 (en) 2011-12-13 2015-11-11 LG Innotek Co., Ltd. Ultraviolet light emitting device
US9076923B2 (en) * 2012-02-13 2015-07-07 Epistar Corporation Light-emitting device manufacturing method
US9627583B2 (en) 2012-02-15 2017-04-18 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device and method for manufacturing the same
JP5900131B2 (ja) * 2012-04-24 2016-04-06 豊田合成株式会社 発光装置
JP5982179B2 (ja) * 2012-05-28 2016-08-31 株式会社東芝 半導体発光装置およびその製造方法
JP5368620B1 (ja) * 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
USD847102S1 (en) 2013-02-08 2019-04-30 Epistar Corporation Light emitting diode
TWD161897S (zh) * 2013-02-08 2014-07-21 晶元光電股份有限公司 發光二極體之部分
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20160155901A1 (en) * 2013-07-18 2016-06-02 Koninklijke Philips N.V. Highly reflective flip chip led die
JP6215612B2 (ja) * 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
KR102338622B1 (ko) * 2013-11-13 2021-12-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102130712B1 (ko) * 2013-11-13 2020-07-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TWI707484B (zh) * 2013-11-14 2020-10-11 晶元光電股份有限公司 發光裝置
US9263653B2 (en) 2014-05-15 2016-02-16 Empire Technology Development Llc Light-emissive devices and light-emissive displays
CN113437206B (zh) 2014-06-18 2024-03-08 艾克斯展示公司技术有限公司 微组装led显示器
TWI647833B (zh) 2014-08-26 2019-01-11 愛爾蘭商艾克斯瑟樂普林特有限公司 微組合複合式顯示裝置及發光元件
JP2016062945A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体発光素子および発光装置
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9537069B1 (en) * 2014-09-25 2017-01-03 X-Celeprint Limited Inorganic light-emitting diode with encapsulating reflector
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9818725B2 (en) 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
US9799261B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
US10297722B2 (en) * 2015-01-30 2019-05-21 Apple Inc. Micro-light emitting diode with metal side mirror
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10255834B2 (en) 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
WO2017074035A1 (ko) * 2015-10-26 2017-05-04 엘지이노텍 주식회사 발광소자 패키지, 및 이를 포함하는 조명시스템
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US9928771B2 (en) 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
JP7266961B2 (ja) 2015-12-31 2023-05-01 晶元光電股▲ふん▼有限公司 発光装置
US10361677B2 (en) 2016-02-18 2019-07-23 X-Celeprint Limited Transverse bulk acoustic wave filter
US10200013B2 (en) 2016-02-18 2019-02-05 X-Celeprint Limited Micro-transfer-printed acoustic wave filter device
US10109753B2 (en) 2016-02-19 2018-10-23 X-Celeprint Limited Compound micro-transfer-printed optical filter device
TWI681508B (zh) 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10150326B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid document with variable state
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10150325B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid banknote with electronic indicia
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US11038086B2 (en) * 2016-03-07 2021-06-15 Semicon Light Co., Ltd. Semiconductor light-emitting element and manufacturing method therefor
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US9997102B2 (en) 2016-04-19 2018-06-12 X-Celeprint Limited Wirelessly powered display and system
US10198890B2 (en) 2016-04-19 2019-02-05 X-Celeprint Limited Hybrid banknote with electronic indicia using near-field-communications
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
EP3542394A1 (en) 2016-11-15 2019-09-25 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10832609B2 (en) 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US10916682B2 (en) 2017-07-11 2021-02-09 PlayNitride Inc. Micro light-emitting device and display apparatus
TWI632673B (zh) * 2017-07-11 2018-08-11 錼創科技股份有限公司 微型發光元件與顯示裝置
CN109244204B (zh) * 2017-07-11 2021-08-03 英属开曼群岛商錼创科技股份有限公司 微型发光元件与显示装置
CN109935575B (zh) * 2017-12-19 2023-06-13 英属开曼群岛商錼创科技股份有限公司 微型元件结构
US10446729B1 (en) * 2018-03-22 2019-10-15 Innolux Corporation Display device having an electronic device disposed on a first pad and a second pad
JP7133973B2 (ja) * 2018-05-10 2022-09-09 スタンレー電気株式会社 半導体発光装置
KR102136579B1 (ko) * 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
US11784288B2 (en) * 2018-10-26 2023-10-10 Google Llc Light-emitting diodes with integrated optical elements
US11417800B2 (en) * 2018-12-04 2022-08-16 PlayNitride Display Co., Ltd. Micro semiconductor device and micro semiconductor display
TWI690079B (zh) * 2018-12-04 2020-04-01 錼創顯示科技股份有限公司 微型半導體元件結構
WO2021150953A1 (en) 2020-01-25 2021-07-29 Jade Bird Display (shanghai) Limited Micro light emitting diode with high light extraction efficiency
KR102506449B1 (ko) * 2020-04-23 2023-03-07 삼성전자주식회사 표시 장치
EP3910690A1 (en) * 2020-05-13 2021-11-17 INL - International Iberian Nanotechnology Laboratory A neuromorphic device and a neural network system
CN112968100A (zh) * 2020-08-14 2021-06-15 重庆康佳光电技术研究院有限公司 一种发光器件、制备方法及电子设备
KR20240167953A (ko) * 2020-12-28 2024-11-28 제이드 버드 디스플레이(상하이) 리미티드 마이크로-led 구조 및 이를 포함하는 마이크로-led 칩

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065914A (ja) * 1992-06-18 1994-01-14 Sharp Corp 発光ダイオード
KR20040020239A (ko) * 2002-08-30 2004-03-09 엘지이노텍 주식회사 고출력 ｌｅｄ를 위한 역피라미드형 플립 칩
KR20070008026A (ko) * 2005-07-12 2007-01-17 삼성전기주식회사 발광다이오드 및 그 제조방법
KR20070065794A (ko) * 2005-12-20 2007-06-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법, 표시장치와, 전자기기

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19855476A1 (de) * 1997-12-02 1999-06-17 Murata Manufacturing Co Lichtemittierendes Halbleiterelement mit einer Halbleiterschicht auf GaN-Basis, Verfahren zur Herstellung desselben und Verfahren zur Ausbildung einer Halbleiterschicht auf GaN-Basis
JP2004055816A (ja) 2002-07-19 2004-02-19 Sanyo Electric Co Ltd 窒化物化合物半導体発光素子及びその製造方法
JP2006066868A (ja) * 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
KR20060134491A (ko) 2005-06-22 2006-12-28 김성진 질화물 반도체 발광 다이오드 및 그 제조 방법
KR100721158B1 (ko) 2005-10-14 2007-05-23 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101327106B1 (ko) * 2007-08-09 2013-11-07 엘지이노텍 주식회사 반도체 발광소자
JPWO2009037848A1 (ja) * 2007-09-21 2011-01-06 株式会社東芝 照明用白色発光ランプとそれを用いた照明器具
TWI419355B (zh) * 2007-09-21 2013-12-11 Nat Univ Chung Hsing 高光取出率的發光二極體晶片及其製造方法
WO2009057655A1 (ja) * 2007-10-29 2009-05-07 Mitsubishi Chemical Corporation 半導体発光素子およびその製造方法
KR101457204B1 (ko) * 2008-02-01 2014-11-03 서울바이오시스 주식회사 발광 다이오드 및 그 제조방법
KR101497953B1 (ko) 2008-10-01 2015-03-05 삼성전자 주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065914A (ja) * 1992-06-18 1994-01-14 Sharp Corp 発光ダイオード
KR20040020239A (ko) * 2002-08-30 2004-03-09 엘지이노텍 주식회사 고출력 ｌｅｄ를 위한 역피라미드형 플립 칩
KR20070008026A (ko) * 2005-07-12 2007-01-17 삼성전기주식회사 발광다이오드 및 그 제조방법
KR20070065794A (ko) * 2005-12-20 2007-06-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법, 표시장치와, 전자기기

Also Published As

Publication number Publication date
US8110843B2 (en) 2012-02-07
US20120107988A1 (en) 2012-05-03
US20100078670A1 (en) 2010-04-01
US20130193474A1 (en) 2013-08-01
US8809888B2 (en) 2014-08-19
US8415181B2 (en) 2013-04-09
KR20100037381A (ko) 2010-04-09

Similar Documents

Publication Publication Date Title
KR101497953B1 (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101530876B1 (ko) 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101809472B1 (ko) 광추출 효율이 향상된 발광 장치
KR101539246B1 (ko) 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
KR101428719B1 (ko) 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
TWI460884B (zh) 發光裝置，發光元件及其製造方法
KR101332794B1 (ko) 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100024231A (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101541512B1 (ko) 발광 장치
KR101584201B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101592201B1 (ko) 발광 장치 및 그 제조 방법
KR20100003321A (ko) 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
KR20090129868A (ko) 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
KR20120026343A (ko) 발광소자 패키지
KR20170118508A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081001

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130925

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20081001

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140926

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150225

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20190131

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200131

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210128

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220126

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230125

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250124

Start annual number: 11

End annual number: 11