[go: up one dir, main page]

KR101481669B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101481669B1
KR101481669B1 KR20080068303A KR20080068303A KR101481669B1 KR 101481669 B1 KR101481669 B1 KR 101481669B1 KR 20080068303 A KR20080068303 A KR 20080068303A KR 20080068303 A KR20080068303 A KR 20080068303A KR 101481669 B1 KR101481669 B1 KR 101481669B1
Authority
KR
South Korea
Prior art keywords
pixel
pixel cell
data line
unit
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR20080068303A
Other languages
English (en)
Other versions
KR20100007601A (ko
Inventor
장용호
김빈
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20080068303A priority Critical patent/KR101481669B1/ko
Publication of KR20100007601A publication Critical patent/KR20100007601A/ko
Application granted granted Critical
Publication of KR101481669B1 publication Critical patent/KR101481669B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 데이터 라인의 수를 줄임과 아울러 세로 줄무늬 현상을 방지할 수 있는 액정표시장치에 관한 것으로, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 화상을 표시하기 위한 다수의 화소셀들이 수평라인 단위로 배열된 액정표시패널; 서로 다른 색상의 화상을 표시하는 적어도 3개의 화소셀들로 구성되는 다수의 단위 화소들을 포함하며; k번째 단위 화소내의 어느 하나의 제 1 화소셀이 제 1 데이터 라인에 접속되며; 상기 k번째 단위 화소와 동일 수평라인에 배열된 k+1번째 단위 화소내의 제 2 화소셀이 제 2 데이터 라인에 접속되며; 상기 제 1 화소셀과 제 2 화소셀은 각 단위 화소내에서 서로 대응되는 위치에 형성되며; 상기 제 1 화소셀과 제 2 화소셀이 동일한 색상의 화상을 표시하며; 상기 제 1 데이터 라인과 상기 제 2 데이터 라인이 서로 전기적으로 연결되며; 상기 제 1 데이터 라인이 상기 제 1 화소셀의 일측에 위치하며; 그리고, 상기 제 2 데이터 라인이 상기 제 2 화소셀의 일측에 위치한 것을 그 특징으로 한다.
Figure R1020080068303
액정표시장치, 블랙매트릭스, 세로 줄무늬 현상

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 특히 데이터 라인의 수를 줄임과 아울러 세로 줄무늬 현상을 제거할 수 있는 액정표시장치에 대한 것이다.
최근의 정보화 사회에서 표시소자는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 많은 종류의 평판표시소자(Flat Panel Display)가 개발되고 있다.
평판표시소자에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로루미네센스(Electroluminescence : EL) 등이 있다.
일반적으로, 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라, 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기, 옥내외 광고 표시장치 등으로 이용되고 있으며 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다.
통상적으로, 액정표시장치(Liquid Crystal Display Device)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 이와 같은 액정표시장치는 크게 두 장의 유리기판의 사이에 화소셀들이 매트릭스 형태로 배열되어져 영상을 표시하는 액정표시패널(Liquid Crystal Display Panel)과, 이 액정표시패널에 광을 조사하는 백라이트 유니트(Back Light Unit) 및 액정표시패널을 구동시키기 위한 구동신호를 인가하는 구동장치로 구성되게 된다.
종래의 일반적인 액정표시장치는 액정표시패널에 형성되는 적색, 녹색, 및 청색 컬러필터들이 수직 배열(vertical stripe)되어 수평 방향으로 인접한 적색 화소셀, 녹색 화소셀, 청색 화소셀들이 조합되어 단위 화소를 구성하게 된다. 이러한 액정표시장치가 (m× n)의 해상도를 나타내기 위해서는 3× n 개의 데이터 라인들과 1× m 개의 게이트 라인들을 필요로 한다.
이러한 3× n 개의 데이터 라인들에 화상 데이터를 공급하기 위해서는 많은 수의 데이터 드라이브 집적회로들이 필요하게 되어 액정표시장치의 제조비용이 증가되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하고자 안출한 것으로, 서로 인접한 화소셀들이 데이터 라인을 서로 공유하도록 하도록 함으로써 데이터 라인의 수를 줄이고, 또한 이 공유된 데이터 라인을 규칙적으로 형성함으로써 세로 줄무늬 현상을 방지할 수 있는 액정표시장치를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 화상을 표시하기 위한 다수의 화소셀들이 수평라인 단위로 배열된 액정표시패널; 서로 다른 색상의 화상을 표시하는 적어도 3개의 화소셀들로 구성되는 다수의 단위 화소들을 포함하며; k번째 단위 화소내의 어느 하나의 제 1 화소셀이 제 1 데이터 라인에 접속되며; 상기 k번째 단위 화소와 동일 수평라인에 배열된 k+1번째 단위 화소내의 제 2 화소셀이 제 2 데이터 라인에 접속되며; 상기 제 1 화소셀과 제 2 화소셀은 각 단위 화소내에서 서로 대응되는 위치에 형성되며; 상기 제 1 화소셀과 제 2 화소셀이 동일한 색상의 화상을 표시하며; 상기 제 1 데이터 라인과 상기 제 2 데이터 라인이 서로 전기적으로 연결되며; 상기 제 1 데이터 라인이 상기 제 1 화소셀의 일측에 위치하며; 그리고, 상기 제 2 데이터 라인이 상기 제 2 화소셀의 일측에 위치한 것을 그 특징으로 한다.
상기 제 1 데이터 라인이 상기 제 1 화소셀의 우측에 형성되고, 상기 제 2 데이터 라인이 상기 제 2 화소셀의 우측에 형성되거나; 또는 상기 제 1 데이터 라 인이 상기 제 1 화소셀의 좌측에 형성되고, 상기 제 2 데이터 라인이 상기 제 2 화소셀의 좌측에 형성된 것을 특징으로 한다.
상기 각 단위 화소는 적색 화상을 표시하기 위한 적색 화소셀, 녹색 화상을 표시하기 위한 녹색 화소셀, 및 청색 화상을 표시하기 위한 청색 화소셀을 포함하며; 각 단위 화소내의 화소셀들은 적색 화소셀, 녹색 화소셀, 및 청색 화소셀 순서로 배열되어 있으며; 상기 제 1 및 제 2 화소셀은 청색 화소셀이며; 상기 제 1 데이터 라인은 k번째 단위 화소내의 녹색 화소셀과 제 1 화소셀 사이에 형성되며; 그리고, 상기 제 2 데이터 라인은 k+1번째 단위 화소내의 녹색 화소셀과 제 2 화소셀 사이에 형성된 것을 특징으로 한다.
k번째 단위 화소내의 청색 화소셀과 k+1번째 단위 화소셀내의 적색 화소셀 사이에 위치한 블랙매트릭스층의 폭이 한 단위 화소내의 서로 인접한 두 화소셀간에 위치한 블랙매트릭스층의 폭보다 작은 것을 특징으로 한다.
상기 각 단위 화소는 적색 화상을 표시하기 위한 적색 화소셀, 녹색 화상을 표시하기 위한 녹색 화소셀, 및 청색 화상을 표시하기 위한 청색 화소셀을 포함하며; 각 단위 화소내의 화소셀들은 적색 화소셀, 녹색 화소셀, 및 청색 화소셀 순서로 배열되어 있으며; 상기 제 1 및 제 2 화소셀은 청색 화소셀이며; 상기 제 1 데이터 라인은 k번째 단위 화소내의 제 1 화소셀과 k+1번째 단위 화소내의 적색 화소셀 사이에 형성되며; 그리고, 상기 제 2 데이터 라인은 k+1번째 단위 화소내의 제 2 화소셀과 k+2번째 단위 화소내의 적색 화소셀 사이에 형성된 것을 특징으로 한다.
한 단위 화소내의 적색 화소셀과 청색 화소셀 사이에 위치한 블랙매트릭스층의 폭이 서로 인접한 서로 인접한 두 화소셀간에 위치한 블랙매트릭스층의 폭보다 작은 것을 특징으로 한다.
각 단위 화소내의 적색 화소셀과 녹색 화소셀 사이에 형성된 제 3 데이터 라인을 더 포함함을 특징으로 한다.
본 발명에 따른 액정표시장치는 다음과 같은 효과를 갖는다.
첫째, 서로 인접한 단위 화소 사이 또는 서로 인접한 화소셀들 사이에 데이터 라인이 형성되지 않으므로 데이터 라인의 수가 감소된다.
둘째, 데이터 라인이 형성되지 않는 부분이 규칙적으로 나타나므로 화면상에 세로줄무늬 현상이 발생하지 않는다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 액정표시장치는, 도 1에 도시된 바와 같이, 화상을 표시하기 위한 액정표시패널(100)과, 상기 액정표시패널(100)의 게이트 라인(GLn; n은 자연수)들에 차례로 스캔펄스를 공급하여 상기 게이트 라인(GLn)들을 순차 구동하는 게이트 드라이버(GD)와, 상기 액정표시패널(100)의 데이터 라인(DLm; m은 자연수)들에 화상 데이터를 공급하는 데이터 드라이버(DD)와, 그리고 외부로부터의 화상 데이터를 변환 및 정렬하여 데이터 드라이버(DD)에 공급함과 아울러, 게이트 드라이버(GD) 및 데이터 드라이버(DD)의 구동을 제어하는 타이밍 컨 트롤러(TC)를 포함한다.
또한, 도시되지 않았지만 본 발명의 액정표시장치는 액정표시패널(100)에 광을 조사하기 위한 백라이트 유니트와, 백라이트 유니트에 전압 및 전류를 인가하기 위한 인버터와, 기준 감마전압을 발생하여 데이터 드라이버(DD)에 공급하기 위한 기준 감마전압 발생부와, 각각의 장치를 구동시키기 위한 구동전압 및 액정표시패널(100)의 공통전극에 공통전압을 공급하는 전압 발생부를 추가로 포함한다.
본 발명에 따른 액정표시장치의 액정표시패널(100)은 서로 대향 하여 합착된 박막트랜지스터 어레이 기판 및 컬러필터 어레이 기판과, 두 어레이 기판 사이에 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 공간에 채워지는 액정을 포함한다.
상기 액정표시패널(100)에는 화상을 표시하기 위한 다수의 화소셀들(R, G, B)이 수평라인 단위로 배열된다. 이 화소셀들(R, G, B)은 적색 화상을 표시하기 위한 다수의 적색 화소셀(R)들과, 녹색 화상을 표시하기 위한 다수의 녹색 화소셀(G)들과, 그리고 청색 화상을 표시하기 위한 다수의 청색 화소셀(B)들을 포함한다. 각 화소셀은 해당 게이트 라인(GLn)으로부터의 게이트 신호에 따라 턴-온되어 해당 데이터 라인(DLm)으로부터의 화상 데이터를 스위칭하는 박막트랜지스터와, 상기 박막트랜지스터로부터의 데이터 신호를 공급받아 화상을 표시하기 위한 화소전극을 포함한다.
한 수평라인(Hp; p는 자연수)에 배열된 화소셀들(R, G, B)은 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B) 순서로 반복적으로 배열되어 있다. 여 기서, 한 수평라인(Hp)에 위치하며 서로 인접한 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B)은 하나의 단위 화상을 표시하기 위한 단위 화소(PXL)를 이룬다.
타이밍 컨트롤러(TC)는 디지털 비디오 카드로부터 입력되는 영상 데이터(R, G, B)를 프레임 단위로 정렬하고, 정렬된 프레임 단위의 영상 데이터를 데이터 드라이버(DD)에 공급한다.
또한, 타이밍 컨트롤러(TC)는 외부로부터 입력되는 도트클럭(DLCK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버(DD)와 게이트 드라이버(GD) 각각의 구동 타이밍을 제어한다.
여기서, 데이터 제어신호(DCS)는 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 스타트 펄스(Source Start Pulse : SSP), 극성 제어신호(Polarity : POL) 및 소스 출력신호(Source Output Enable : SOE) 등을 포함하고, 게이트 제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC) 및 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다.
게이트 드라이버(GD)는 타이밍 컨트롤러(TC)로부터의 게이트 제어신호(GCS)에 응답하여 게이트 구동신호를 순차적으로 발생하는 쉬프트 레지스터를 포함한다. 이러한, 게이트 드라이버(GD)는 타이밍 컨트롤러(TC)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트 라인(GLn)들에 게이트 구동신호를 순차적으로 인가하여 각각의 게이트 라인(GLn)들에 접속된 TFT를 턴-온 시키게 된다. 이때, 게이트 드라이버(GD)는 입력되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 게이트 구동신호의 하이레벨 전압과 로우레벨 전압을 결정한다.
데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터 공급되는 데이터 제어신호(DCS)에 응답하여, 게이트 구동신호가 공급되는 주기마다 그에 해당하는 라인 분의 아날로그 영상 데이터 신호를 데이터 라인(DLm)들에 공급한다. 이때, 데이터 드라이버(DD)는 극성 제어신호(POL)에 응답하여 데이터 라인(DLm)들에 공급되는 아날로그 영상 데이터 신호의 극성을 반전시킬 수 있다.
도 1에 도시된 바와 같이, 서로 인접한 단위 화소(PXL)들 사이에는 데이터 라인(DLm)이 존재하지 않는다. 즉, k번째 단위 화소(PXL)에 포함된 청색 화소셀(B)과 k+1번째 단위 화소(PXL)에 포함된 적색 화소셀(R) 사이에는 데이터 라인(DLm)이 형성되지 않는다. 반면, 하나의 단위 화소(PXL)내에 포함된 화소셀들(R, G, B) 사이에는 데이터 라인(DLm)이 형성된다. 이때, 각 화소셀 사이를 가로지르는 두 개의 데이터 라인(DLm)들 중 어느 하나의 데이터 라인(DLm)은, 이 단위 화소(PXL)와 인접한 다른 단위 화소(PXL)내의 어느 하나의 데이터 라인(DLm)과 서로 전기적으로 연결된다.
다시 말하여, k번째 단위 화소(PXL)내의 어느 하나의 임의의 제 1 화소셀이 A 데이터 라인(DLm)에 접속되고, 상기 k번째 단위 화소(PXL)와 동일한 수평라인(Hp)에 위치한 k+1번째 단위 화소(PXL)내의 어느 하나의 임의의 제 2 화소셀이 B 데이터 라인(DLm)에 접속된다고 가정할 때, 상기 A 데이터 라인(DLm)과 B 데이터 라인(DLm)이 서로 전기적으로 연결된다. 또한, 상기 A 데이터 라인(DLm)은 제 1 화 소셀의 일측에 형성되며, 이와 마찬가지로 B 데이터 라인(DLm)은 제 2 화소셀의 일측에 형성된다.
이에 따라, 상기 A 데이터 라인(DLm)과 B 데이터 라인(DLm)은 동일한 화상 데이터를 전송한다. 이때, 상기 제 1 화소셀과 제 2 화소셀은 서로 다른 게이트 라인(GLn)에 접속되기 때문에, 이 제 1 화소셀과 제 2 화소셀의 구동 타이밍은 서로 다르다. 즉, 제 1 화소셀이 구동될 때 상기 제 2 화소셀은 구동되지 않으며, 반대로 상기 제 2 화소셀이 구동될 때 제 1 화소셀은 구동되지 않는다.
또한, 이 제 1 화소셀과 제 2 화소셀은 각 단위 화소(PXL)내에서 서로 대응되는 위치에 형성되며, 상기 제 1 화소셀과 제 2 화소셀은 동일한 색상의 화상을 표시한다.
여기서, 상기 제 1 화소셀은 k번째 단위 화소(PXL)내의 청색 화소셀(B)이 될 수 있으며, 상기 제 2 화소셀은 k+1번째 단위 화소(PXL)내의 청색 화소셀(B)이 될 수 있다.
예를 들어, 도 1의 제 1 수평라인(Hp)에 배열된 단위 화소(PXL)들 중 가장 좌측에 위치한 단위 화소(PXL)부터 차례로 제 1 단위 화소(PXL), 제 2 단위 화소(PXL), ... 제 n 단위 화소(PXL)로 정의하면, 제 1 단위 화소(PXL)내의 청색 화소셀(B)은 제 2 데이터 라인(DL2)에 접속되며, 제 2 단위 화소(PXL)내의 청색 화소셀(B)은 제 4 데이터 라인(DL4)에 접속되는데, 상기 제 2 데이터 라인(DL2)의 일측 끝단과 상기 제 4 데이터 라인(DL4)의 일측 끝단은 서로 전기적으로 연결된다. 여기서, 상기 제 2 데이터 라인(DL2)은 상기 제 1 단위 화소(PXL)내의 청색 화소 셀(B)의 좌측에 형성되며, 상기 제 4 데이터 라인(DL4)은 상기 제 2 단위 화소(PXL)내의 청색 화소셀(B)의 좌측에 형성된다. 또한, 상기 제 1 단위 화소(PXL)내의 청색 화소셀(B)은 제 1 게이트 라인(GL1)에 접속되며, 상기 제 2 단위 화소(PXL)내의 청새 화소셀은 제 2 게이트 라인(GL2)에 접속된다. 상기 제 2 데이터 라인(DL2)은 상술된 A 데이터 라인(DLm)에 대응되며, 상기 제 4 데이터 라인(DL4)은 B 데이터 라인(DLm)에 대응된다.
또한, 하나의 단위 화소(PXL)내의 적색 화소셀(R)과 녹색 화소셀(G) 사이에는 데이터 라인(DLm)이 형성되는데, 이 데이터 라인(DLm)은 상기 적색 화소셀(R)과 녹색 화소셀(G)에 공통으로 접속된다. 이때, 상기 적색 화소셀(R)은 제 1 게이트 라인(GL1)에 접속되며, 상기 녹색 화소셀(G)은 제 2 게이트 라인(GL2)에 접속된다.
제 3 수평라인(Hp)을 포함한 나머지 기수번째 수평라인(Hp)내의 화소셀들(R, G, B)의 접속구조는 제 1 수평라인(Hp)내의 화소셀들(R, G, B)의 접속구조와 동일하다. 반면, 기수번째 수평라인(Hp)에 위치한 어느 하나의 단위 화소(PXL)에 포함된 청색 화소셀(B)이 자신의 상측에 위치한 게이트 라인(GLn)에 접속될 때, 이 단위 화소(PXL)에 대응되며 우수번째 수평라인(Hp)에 위치한 어느 하나의 단위 화소(PXL)에 포함된 청색 화소셀(B)은 자신의 하측에 위치한 게이트 라인(GLn)에 접속된다. 마찬가지로, 기수번째 수평라인(Hp)에 위치한 어느 하나의 단위 화소(PXL)에 포함된 청색 화소셀(B)이 자신의 하측에 위치한 게이트 라인(GLn)에 접속될 때, 이 단위 화소(PXL)에 대응되며 우수번째 수평라인(Hp)에 위치한 어느 하나의 단위 화소(PXL)에 포함된 청색 화소셀(B)은 자신의 상측에 위치한 게이트 라인(GLn)에 접속된다.
상술된 구조에 의해 서로 인접한 단위 화소(PXL) 사이에는 데이터 라인(DLm)이 형성되지 않으며, 이에 따라 데이터 라인(DLm)의 수가 현저하게 감소된다.
또한, 본 발명에서는 상기 데이터 라인(DLm)이 형성되지 않는 부분이 일정하므로 화면상에 세로줄무늬 현상이 발생하는 것을 방지할 수 있다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
도 2는 도 1에서의 임의의 한 수평라인(Hp)내에 구성된 단위 화소(PXL)들을 나타낸 도면이다.
상기 단위 화소(PXL)들은 박막트랜지스터 어레이 기판에 형성되는데, 이 박막트랜지스터 어레이 기판은 컬러필터 및 블랙매트릭스층(BM)이 형성된 컬러필터 어레이 기판과 액정을 사이에 두고 합착된다. 여기서, 상기 블랙매트릭스층(BM)은 상기 화소셀이 형성된 부분을 제외한 부분에 형성되는데, 이때 데이터 라인(DLm)이 없는 부분과 데이터 라인(DLm)이 있는 부분에서의 블랙매트릭스층(BM)의 폭이 다르게 형성된다. 즉, 데이터 라인(DLm)이 없는 부분에서의 개구율을 높이기 위해, 인접한 단위 화소(PXL)들 사이의 블랙매트릭스층(BM)의 폭(W2)이 서로 인접한 서로 인접한 두 화소셀간에 위치한 블랙매트릭스층(BM)의 폭(W1)보다 작다. 이때, 작은 폭(W2)의 블랙매트릭스층(BM)이 규칙적으로 나타나기 때문에 세로줄무늬 현상이 발생되지 않는다. 다시 말하여, 상기 작은 폭의 블랙매트릭스층(BM)이 단위 화소(PXL)들 사이에서만 규칙적으로 나타나기 때문에 세로줄무의 현상이 발생되지 않는다.
H1 제 1 단위 화소(PXL) 제 2 단위 화소(PXL) 제 3 단위 화소(PXL) 제 4 단위 화소(PXL)
화소셀 R G B R G B R G B R G B
극성 + + - + + - - - + - - +
GL# 1 2 1 1 2 2 1 2 1 1 2 2
H2 제 1 단위 화소(PXL) 제 2 단위 화소(PXL) 제 3 단위 화소(PXL) 제 4 단위 화소(PXL)
화소셀 R G B R G B R G B R G B
극성 - - + - - + + + - + + -
GL# 3 4 4 3 4 3 3 4 4 3 4 3
H1 제 1 단위 화소(PXL) 제 2 단위 화소(PXL) 제 3 단위 화소(PXL) 제 4 단위 화소(PXL)
화소셀 R G B R G B R G B R G B
극성 + + - + + - - - + - - +
GL# 1 2 1 1 2 2 1 2 2 1 2 1
H2 제 1 단위 화소(PXL) 제 2 단위 화소(PXL) 제 3 단위 화소(PXL) 제 4 단위 화소(PXL)
화소셀 R G B R G B R G B R G B
극성 - - + - - + + + - + + -
GL# 3 4 4 3 4 3 3 4 3 3 4 4
위의 표 1 내지 표 4는 본 발명의 실시예에 따른 액정표시장치의 구동방법을 나타낸 표로서, 각 표에서 GL#은 게이트 라인(GLn)의 번호를 의미한다. 번호 1은 제 1 게이트 라인(GL1)을 의미하며, 2는 제 2 게이트 라인(GL2)을 의미하며, 3은 제 3 게이트 라인(GL3)을 의미하며, 그리고 4는 제 4 게이트 라인(GL4)을 의미한다.
+ 또는 - 극성은 데이터 드라이버(DD)로부터 데이터 라인(DLm)에 공급되는 화상 데이터의 극성을 의미한다. 본 발명에서의 데이터 드라이버(DD)는 2도트 방식으로 화상 데이터를 출력한다. 즉, 상기 데이터 드라이버(DD)는 각 데이터 라인(DLm)에 2 수평기간마다 번갈아 가며 정극성의 화상 데이터와 부극성의 화상 데이터를 출력한다. 또한, 상기 데이터 드라이버(DD)는 동일 기간에 서로 인접한 데이터 라인(DLm)에 서로 반대의 극성을 갖는 화상 데이터를 공급한다. 즉, 하나의 데이터 라인(DLm)에는 정극성의 화상 데이터가 2 수평기간동안 공급되고, 이후 연속하는 2 수평기간동안 부극성의 화상 데이터가 공급된다. 또한, 서로 인접한 데이터 라인(DLm)에는 동일 기간에 서로 다른 극성의 데이터 신호가 공급된다. 예를 들어, 제 1 데이터 라인(DL1)에 두 수평기간동안 정극성의 화상 데이터가 공급되면, 제 2 데이터 라인(DL2)에는 이 두 수평기간동안 부극성의 화상 데이터가 공급된다. 각 표에서의 극성은 각 단위 화소(PXL)내의 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B)에 공급되는 화상 데이터의 극성을 나타낸 것이다.
표 1 및 표 2는 제 1 실시예에 따른 구동방식을 나타낸 표로서, 표 1은 기수번째 프레임 기간동안 제 1 수평라인(Hp)에서의 임의의 4개의 단위 화소(PXL)에 구비된 화소셀들(R, G, B)의 구동하는 방식을 나타낸 표이고, 표 2는 기수번째 프레임 기간동안 제 2 수평라인(Hp)에서의 임의의 4개의 단위 화소(PXL)에 구비된 화소셀들(R, G, B)을 구동하는 방식을 나타낸 표이다. 도시하지 않았지만, 우수번째 프레임 기간동안에서의 극성은 표 1 및 표 2에 도시된 극성과 반대이다.
표 3 및 표 4는 제 2 실시예에 따른 구동방식을 나타낸 표로서, 표 3은 기수번째 프레임 기간동안 제 1 수평라인(Hp)에서의 임의의 4개의 단위 화소(PXL)에 구비된 화소셀들(R, G, B)의 구동하는 방식을 나타낸 표이고, 표 4는 기수번째 프레임 기간동안 제 2 수평라인(Hp)에서의 임의의 4개의 단위 화소(PXL)에 구비된 화소셀들(R, G, B)을 구동하는 방식을 나타낸 표이다. 도시하지 않았지만, 우수번째 프레임 기간동안에서의 극성은 표 3 및 표 4에 도시된 극성과 반대이다.
도 3은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 3에 도시된 본 발명의 제 2 실시예에 따른 액정표시장치는 상술된 제 1 실시예의 액정표시장치와 거의 동일하며, 다음과 같은 차이를 갖는다.
즉, 본 발명의 제 2 실시예에 따른 액정표시장치에 따르면, 도 3에 도시된 바와 같이, A 데이터 라인(DLm)에 대응되는 제 2 데이터 라인(DL2)이 제 1 단위 화소(PXL)내의 청색 화소셀(B)의 우측에 형성되고, B 데이터 라인(DLm)에 대응되는 제 4 데이터 라인(DL4)이 제 단위 화소(PXL)내의 청색 화소셀(B)의 우측에 형성된다. 이에 따라, 각 단위 화소(PXL)내의 녹색 화소셀(G)과 청색 화소셀(B) 사이에 데이터 라인(DLm)이 존재하지 않는다.
상술된 구조에 의해 서로 인접한 단위 화소(PXL) 사이에는 데이터 라인(DLm)이 형성되지 않으며, 이에 따라 데이터 라인(DLm)의 수가 현저하게 감소된다.
또한, 본 발명에서는 상기 데이터 라인(DLm)이 형성되지 않는 부분이 일정하므로 화면상에 세로줄무늬 현상이 발생하는 것을 방지할 수 있다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
도 4는 도 3에서의 임의의 한 수평라인(Hp)내에 구성된 단위 화소(PXL)들을 나타낸 도면이다.
도 4에 도시된 바와 같이, 데이터 라인(DLm)이 존재하지 않는 녹색 화소셀(G)과 청색 화소셀(B) 사이의 블랙매트릭스층(BM)의 폭(W4)이 서로 인접한 다른 화소셀들(R, G, B) 사이에 위치한 블랙매트릭스층(BM)의 폭(W3)보다 작다. 이때, 작은 폭의 블랙매트릭스층(BM)이 규칙적으로 나타나기 때문에 세로줄무늬 현상이 발생되지 않는다. 다시 말하여, 상기 작은 폭(W4)의 블랙매트릭스층(BM)이 단위 화소(PXL)내의 녹색 화소셀(G)과 청색 화소셀(B) 사이에서만 규칙적으로 나타나기 때문에 세로줄무의 현상이 발생되지 않는다.
본 발명의 제 2 실시예에 따른 액정표시장치도 상술된 표 1 내지 표 4에 기술된 방식으로 동작될 수 있다.
한편, 본 발명의 제 1 및 제 2 실시예에서의 적색 화소셀(R)과 청색 화소셀(B)의 접속 상태가 변경될 수 있다. 즉, 청색 화소셀(B)이 자신이 위치한 수평라인(Hp)의 상측에 위치한 게이트 라인(GLn)에 접속되고, 적색 화소셀(R)이 자신이 위치한 수평라인(Hp)의 하측에 위치한 게이트 라인(GLn)에 접속될 수 있다.
또한, 각 단위 화소(PXL)내의 화소셀들(R, G, B)이 좌측부터 차례로 청색 화소셀(B), 녹색 화소셀(G), 및 적색 화소셀(R) 순서로 배열될 수 도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면
도 2는 도 1에서의 임의의 한 수평라인내에 구성된 단위 화소들을 나타낸 도면
도 3은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면
도 4는 도 3에서의 임의의 한 수평라인내에 구성된 단위 화소들을 나타낸 도면

Claims (7)

  1. 화상을 표시하기 위한 다수의 화소셀들이 수평라인 단위로 배열된 액정표시패널;
    서로 다른 색상의 화상을 표시하는 적어도 3개의 화소셀들로 구성되는 다수의 단위 화소들을 포함하며;
    k번째 단위 화소내의 어느 하나의 제 1 화소셀이 제 1 데이터 라인에 접속되며;
    상기 k번째 단위 화소와 동일 수평라인에 배열된 k+1번째 단위 화소내의 제 2 화소셀이 제 2 데이터 라인에 접속되며;
    상기 제 1 화소셀과 제 2 화소셀은 각 단위 화소내에서 서로 대응되는 위치에 형성되며;
    상기 제 1 화소셀과 제 2 화소셀이 동일한 색상의 화상을 표시하며;
    상기 제 1 데이터 라인과 상기 제 2 데이터 라인이 서로 전기적으로 연결되어 데이터 드라이버의 하나의 출력채널을 공유하고;
    상기 제 1 데이터 라인이 상기 제 1 화소셀의 일측에 위치하며; 그리고,
    상기 제 2 데이터 라인이 상기 제 2 화소셀의 일측에 위치한 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 데이터 라인이 상기 제 1 화소셀의 우측에 형성되고, 상기 제 2 데이터 라인이 상기 제 2 화소셀의 우측에 형성되거나; 또는
    상기 제 1 데이터 라인이 상기 제 1 화소셀의 좌측에 형성되고, 상기 제 2 데이터 라인이 상기 제 2 화소셀의 좌측에 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 각 단위 화소는 적색 화상을 표시하기 위한 적색 화소셀, 녹색 화상을 표시하기 위한 녹색 화소셀, 및 청색 화상을 표시하기 위한 청색 화소셀을 포함하며;
    각 단위 화소내의 화소셀들은 적색 화소셀, 녹색 화소셀, 및 청색 화소셀 순서로 배열되어 있으며;
    상기 제 1 및 제 2 화소셀은 청색 화소셀이며;
    상기 제 1 데이터 라인은 k번째 단위 화소내의 녹색 화소셀과 제 1 화소셀 사이에 형성되며; 그리고,
    상기 제 2 데이터 라인은 k+1번째 단위 화소내의 녹색 화소셀과 제 2 화소셀 사이에 형성된 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    k번째 단위 화소내의 청색 화소셀과 k+1번째 단위 화소셀내의 적색 화소셀 사이에 위치한 블랙매트릭스층의 폭이 한 단위 화소내의 서로 인접한 두 화소셀간에 위치한 블랙매트릭스층의 폭보다 작은 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 각 단위 화소는 적색 화상을 표시하기 위한 적색 화소셀, 녹색 화상을 표시하기 위한 녹색 화소셀, 및 청색 화상을 표시하기 위한 청색 화소셀을 포함하며;
    각 단위 화소내의 화소셀들은 적색 화소셀, 녹색 화소셀, 및 청색 화소셀 순서로 배열되어 있으며;
    상기 제 1 및 제 2 화소셀은 청색 화소셀이며;
    상기 제 1 데이터 라인은 k번째 단위 화소내의 제 1 화소셀과 k+1번째 단위 화소내의 적색 화소셀 사이에 형성되며; 그리고,
    상기 제 2 데이터 라인은 k+1번째 단위 화소내의 제 2 화소셀과 k+2번째 단위 화소내의 적색 화소셀 사이에 형성된 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    한 단위 화소내의 적색 화소셀과 청색 화소셀 사이에 위치한 블랙매트릭스층의 폭이 서로 인접한 서로 인접한 두 화소셀간에 위치한 블랙매트릭스층의 폭보다 작은 것을 특징으로 하는 액정표시장치.
  7. 제 3 항 또는 제 4 항에 있어서,
    각 단위 화소내의 적색 화소셀과 녹색 화소셀 사이에 형성된 제 3 데이터 라인을 더 포함함을 특징으로 하는 액정표시장치.
KR20080068303A 2008-07-14 2008-07-14 액정표시장치 Active KR101481669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080068303A KR101481669B1 (ko) 2008-07-14 2008-07-14 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080068303A KR101481669B1 (ko) 2008-07-14 2008-07-14 액정표시장치

Publications (2)

Publication Number Publication Date
KR20100007601A KR20100007601A (ko) 2010-01-22
KR101481669B1 true KR101481669B1 (ko) 2015-01-12

Family

ID=41816556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080068303A Active KR101481669B1 (ko) 2008-07-14 2008-07-14 액정표시장치

Country Status (1)

Country Link
KR (1) KR101481669B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101641364B1 (ko) * 2010-03-05 2016-07-20 엘지디스플레이 주식회사 액정표시장치
CN110703514B (zh) * 2019-09-06 2020-10-13 深圳市华星光电半导体显示技术有限公司 画素结构及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060006251A (ko) * 2004-07-15 2006-01-19 삼성전자주식회사 박막 트랜지스터 표시판
KR20070056676A (ko) * 2005-11-30 2007-06-04 삼성전자주식회사 표시 장치 및 그 검사 방법
KR20070080967A (ko) * 2006-02-09 2007-08-14 삼성에스디아이 주식회사 데이터 구동회로 및 이를 구비한 평판 표시장치
KR20080053600A (ko) * 2006-12-11 2008-06-16 삼성전자주식회사 데이터 구동 장치 및 그것을 이용하는 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060006251A (ko) * 2004-07-15 2006-01-19 삼성전자주식회사 박막 트랜지스터 표시판
KR20070056676A (ko) * 2005-11-30 2007-06-04 삼성전자주식회사 표시 장치 및 그 검사 방법
KR20070080967A (ko) * 2006-02-09 2007-08-14 삼성에스디아이 주식회사 데이터 구동회로 및 이를 구비한 평판 표시장치
KR20080053600A (ko) * 2006-12-11 2008-06-16 삼성전자주식회사 데이터 구동 장치 및 그것을 이용하는 액정 표시 장치

Also Published As

Publication number Publication date
KR20100007601A (ko) 2010-01-22

Similar Documents

Publication Publication Date Title
US8063876B2 (en) Liquid crystal display device
US8773419B2 (en) Liquid crystal display
KR102279353B1 (ko) 표시패널
KR101319357B1 (ko) 액정 표시장치 및 그의 구동방법
TWI404022B (zh) 驅動一液晶顯示裝置的方法
US20140125647A1 (en) Liquid crystal display device and method of driving the same
KR101264721B1 (ko) 액정표시장치
US20110249046A1 (en) Liquid crystal display device
US20140320478A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
US8717271B2 (en) Liquid crystal display having an inverse polarity between a common voltage and a data signal
US20160351137A1 (en) Display device
KR102169032B1 (ko) 표시장치
KR102148479B1 (ko) 액정표시장치
KR101351388B1 (ko) 액정표시장치 및 그의 구동방법
CN117524166B (zh) 显示面板和显示装置
KR101481669B1 (ko) 액정표시장치
US20200365101A1 (en) Display substrate, display panel and driving method thereof
KR101985245B1 (ko) 액정표시장치
KR20170071219A (ko) 액정 표시 장치
KR102290615B1 (ko) 액정표시장치
KR102244985B1 (ko) 표시패널
KR20120068673A (ko) 액정표시장치와 이의 구동방법
KR101872481B1 (ko) 액정표시장치 및 그 구동방법
KR101826352B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080714

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130703

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080714

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140423

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171218

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181226

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191212

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201222

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20241216

Start annual number: 11

End annual number: 11