[go: up one dir, main page]

KR101479506B1 - 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법 - Google Patents

임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법 Download PDF

Info

Publication number
KR101479506B1
KR101479506B1 KR20080062708A KR20080062708A KR101479506B1 KR 101479506 B1 KR101479506 B1 KR 101479506B1 KR 20080062708 A KR20080062708 A KR 20080062708A KR 20080062708 A KR20080062708 A KR 20080062708A KR 101479506 B1 KR101479506 B1 KR 101479506B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
film substrate
printed circuit
circuit board
electrode patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR20080062708A
Other languages
English (en)
Other versions
KR20100002711A (ko
Inventor
황태주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080062708A priority Critical patent/KR101479506B1/ko
Priority to US12/495,448 priority patent/US8039939B2/en
Publication of KR20100002711A publication Critical patent/KR20100002711A/ko
Application granted granted Critical
Publication of KR101479506B1 publication Critical patent/KR101479506B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

임베디드 배선 기판이 제공된다. 이 배선 기판은 요부를 갖는 제 1 면, 및 제 1 면에 대향하는 제 2 면을 포함하는 인쇄 회로 기판, 인쇄 회로 기판을 관통하는 관통 전극들, 인쇄 회로 기판의 요부에 임베디드되되, 제 1 면 방향으로 노출되는 본딩 패드들을 포함하는 반도체 칩을 포함하는 반도체 칩군, 제 1 면 방향으로 노출된 관통 전극들 및 본딩 패드들 상에 제공된 범프들, 및 범프들과 전기적으로 연결되는 접속 전극 패턴들이 형성된 제 1 면, 및 제 1 면에 대향하는 제 2 면을 포함하고, 관통된 개구부들을 갖는 필름 기판을 포함한다.
Figure R1020080062708
임베디드, 인쇄 회로 기판, 플립 칩, 범프, 패키지

Description

임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그 제조 방법{Embedded Wiring Board, Semiconductor Package Including Embedded Wiring Board, and Method of Fabricating the Same}
본 발명은 반도체 패키지에 관한 것으로, 더 구체적으로 임베디드 배선 기판을 포함하는 반도체 패키지 및 그 제조 방법에 관한 것이다.
반도체 산업에서 집적 회로에 대한 패키징(packaging) 기술은 소형화에 대한 요구를 만족시키기 위해 지속적으로 발전하고 있다. 또한, 복수의 반도체 칩들을 하나의 패키지 내에 실장하는 멀티칩(multi-chip) 패키지가 연구되고 있다. 멀티칩 패키지 중에서, 각각 다른 기능을 수행하는 복수의 반도체 칩들을 하나의 패키지에 실장하여 시스템을 실현하는 시스템 인 패키지(System In Package : SIP)가 주목받고 있다.
또한, 시스템 인 패키지의 고속 동작을 실현하기 위하여, 비메모리 소자인 로직 소자와 메모리 소자가 직접 연결되는 것이 요구되고 있다. 그러나, 비메모리 소자와 메모리 소자가 서로 다른 패드 위치를 가지거나, 이러한 소자들의 설계가 변경되면 서로 직접 연결을 하는 것이 불가능해진다. 이에 따라, 반도체 소자들의 종류나 설계에 관계없이, 상호 연결이 가능한 반도체 패키지가 요구되고 있다. 이에 따라, 임베디드(embedded) 기술의 활용이 높아지고 있다.
본 발명이 해결하고자 하는 과제는 제조 공정에서 용이한 정렬, 저렴한 비용, 양면의 사용 및 반도체 칩의 적층을 추구할 수 있는 임베디드 배선 기판을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 제조 공정에서 용이한 정렬, 저렴한 비용, 양면의 사용 및 반도체 칩의 적층을 추구할 수 있는 임베디드 배선 기판을 포함하는 반도체 패키지 및 그 제조 방법을 제공하는 데 있다.
상기한 과제를 달성하기 위하여, 본 발명은 임베디드 배선 기판을 제공한다. 이 배선 기판은 요부를 갖는 제 1 면, 및 제 1 면에 대향하는 제 2 면을 포함하는 인쇄 회로 기판, 인쇄 회로 기판을 관통하는 관통 전극들, 인쇄 회로 기판의 요부에 임베디드되되, 제 1 면 방향으로 노출되는 본딩 패드들을 포함하는 반도체 칩을 포함하는 반도체 칩군, 제 1 면 방향으로 노출된 관통 전극들 및 본딩 패드들 상에 제공된 범프들, 및 범프들과 전기적으로 연결되는 접속 전극 패턴들이 제공된 제 1 면, 및 제 1 면에 대향하는 제 2 면을 포함하고, 관통된 개구부들을 갖는 필름 기판을 포함할 수 있다.
필름 기판은 광감성 드라이 필름 또는 레이저 천공 폴리이미드 필름을 포함 할 수 있다.
반도체 칩군은 적어도 하나의 메모리 칩을 포함할 수 있다.
반도체 칩군을 포함하는 인쇄 회로 기판과 필름 기판 사이에 제공된 몰딩층을 더 포함할 수 있다.
상기한 다른 과제를 달성하기 위하여, 본 발명은 반도체 패키지를 제공한다. 이 반도체 패키지는 위에서 설명한 것과 같은 구조를 갖는 임베디드 배선 기판 및 필름 기판의 개구부들을 통해 접속 전극 패턴들과 전기적으로 연결되는 다른 반도체 칩을 포함할 수 있다.
다른 반도체 칩은 로직 소자일 수 있다.
인쇄 회로 기판의 제 2 면에 제공된 접속 전극들 및 접속 전극들 상에 제공된 접속 단자들을 더 포함할 수 있다.
다른 반도체 칩 및 필름 기판의 제 2 면을 덮도록 제공된 몰딩부를 더 포함할 수 있다.
또한, 본 발명은 반도체 패키지의 제조 방법을 제공한다. 이 방법은 필름 기판의 제 1 면 상에 접속 전극 패턴들을 형성하는 것, 접속 전극 패턴들에 전기적으로 연결되도록 플립 칩 방식으로 반도체 칩군을 실장하는 것, 반도체 칩군을 임베디드하되, 접속 전극 패턴들에 전기적으로 연결되도록 인쇄 회로 기판을 실장하는 것, 및 필름 기판의 제 2 면으로부터 접속 전극 패턴들을 노출하는 개구부들을 형성하는 것을 포함할 수 있다. 인쇄 회로 기판은 반도체 칩군을 임베디드하기 위한 요부를 갖는 제 1 면, 제 1 면에 대향하는 제 2 면을 포함하고, 관통 전극들은 인 쇄 회로 기판을 관통하고, 인쇄 회로 기판의 제 1 면 방향으로 노출된 관통 전극들이 접속 전극 패턴들과 전기적으로 연결되는 것을 특징으로 할 수 있다.
반도체 칩군 및 인쇄 회로 기판은 범프들을 매개로 접속 전극 패턴들에 전기적으로 연결되도록 실장될 수 있다.
필름 기판은 광감성 드라이 필름 또는 레이저 천공 폴리이미드 필름을 포함할 수 있다.
접속 전극 패턴들을 형성하기 전에 필름 기판의 제 2 면을 지지 기판에 접착하는 것을 더 포함할 수 있다. 인쇄 회로 기판을 실장한 후에 지지 기판을 제거하는 것을 더 포함할 수 있다.
접속 전극 패턴들을 형성하는 것은 필름 기판의 제 1 면 상에 도전막을 형성하는 것 및 도전막을 패터닝하는 것을 포함할 수 있다. 도전막을 형성하는 것은 무전해 도금 방식을 사용할 수 있다.
반도체 칩군은 적어도 하나의 메모리 칩을 포함할 수 있다.
반도체 칩군을 포함하는 인쇄 회로 기판과 필름 기판 사이에 몰딩층을 형성하는 것을 더 포함할 수 있다.
개구부들을 형성하는 것은 사진 식각 방식 또는 레이저 천공 방식을 사용할 수 있다.
필름 기판의 개구부들을 통해 접속 전극 패턴들과 전기적으로 연결되도록 다른 반도체 칩을 실장하는 것을 더 포함할 수 있다.
다른 반도체 칩은 로직 소자일 수 있다.
인쇄 회로 기판은 제 2 면에 제공된 접속 전극들을 더 포함하고, 접속 전극들 상에 접속 단자들을 형성하는 것을 더 포함할 수 있다.
다른 반도체 칩 및 필름 기판의 제 2 면을 덮는 몰딩부를 형성하는 것을 더 포함할 수 있다.
상술한 바와 같이, 본 발명의 과제 해결 수단에 따르면 반도체 칩군과 인쇄 회로 기판이 미리 형성된 필름 기판 상의 접속 전극 패턴들에 플립 칩(Flip Chip : F/C) 방식으로 실장되기 때문에, 제조 공정에서 정렬(alignment)이 용이할 수 있고, 반도체 칩의 본딩 패드들 사이의 피치(pitch)에 대한 제한이 매우 적고, 추가적인 재배선을 형성하는 공정이 없어 공차에 대한 부담이 없으며 그리고 반도체 칩의 적층이 추구될 수 있는 임베디드 배선 기판 및 그 제조 방법이 제공될 수 있다.
또한, 본 발명의 과제 해결 수단에 따르면 반도체 칩군과 인쇄 회로 기판이 미리 형성된 필름 기판 상의 접속 전극 패턴들에 플립 칩 방식으로 실장되기 때문에, 제조 공정에서 정렬이 용이할 수 있고, 반도체 칩의 본딩 패드들 사이의 피치에 대한 제한이 매우 적고, 추가적인 재배선을 형성하는 공정이 없어 공차에 대한 부담이 없으며 그리고 반도체 칩의 적층이 추구될 수 있는 임베디드 배선 기판이 제공될 수 있다. 이에 따라, 반도체 소자들의 종류나 설계에 관계없이, 상호 연결이 가능한 반도체 패키지 및 그 제조 방법이 제공될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명 하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다.
도 1은 본 발명의 실시예에 따른 임베디드 배선 기판을 설명하기 위한 단면도이다.
도 1을 참조하면, 임베디드 배선 기판(100)은 인쇄 회로 기판(Printed Circuit Board : PCB, 210), 반도체 칩군(semiconductor chip group, 110s), 반도체 칩용 범프들(semiconductor chip bump, 112), 인쇄 회로 기판용 범프들(PCB bump, 222), 필름 기판(film substrate, 310) 및 몰딩층(molding layer, 350)을 포함할 수 있다.
인쇄 회로 기판(210)은 요부(216)를 갖는 제 1 면 및 제 1 면에 대향하는 제 2 면을 포함할 수 있다. 인쇄 회로 기판(210)은 내부 배선(미도시)을 포함하는 코어부(core part, 212)를 몸체로 하여 요부(216)를 제외한 제 1 면 상의 제 1 면 절연막 패턴(214f) 및 제 2 면 상의 접속 전극들(220)을 포함하는 제 2 면 절연막 패 턴(214s)을 가질 수 있다. 관통 전극들(218)은 인쇄 회로 기판(210)을 관통하여, 인쇄 회로 기판(210)의 제 1 면 및 제 2 면을 서로 전기적으로 연결할 수 있다. 관통 전극들(218)은 인쇄 회로 기판(210)의 제 1 면 및 제 2 면을 서로 전기적으로 연결하는 동시에 제 1 면 및 제 2 면 방향들로 노출된 표면들을 가질 수 있다. 제 1 면 방향이란 제 1 면에 수직이면서 인쇄 회로 기판(210)의 바깥으로 향하는 방향일 수 있다. 제 2 면 방향이란 제 2 면에 수직이면서 인쇄 회로 기판(210)의 바깥으로 향하는 방향일 수 있다. 제 1 면 방향과 제 2 면 방향은 서로 반대 방향일 수 있다.
인쇄 회로 기판(210)의 제 1 면에 형성된 요부(216)는 반도체 칩군(110s)을 임베디드하기 위한 것일 수 있다. 인쇄 회로 기판(210)의 제 1 면 방향으로 노출된 관통 전극들(218)의 표면들은 인쇄 회로 기판용 범프들(222)을 매개로 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다. 인쇄 회로 기판(210)의 제 2 면에 포함된 접속 전극들(220)은 솔더 볼들과 같은 접속 단자들(도 2의 220 참조)을 매개로 인쇄 회로 기판(210)과 시스템 기판(system board) 등과 같은 외부 회로 사이의 전기적인 연결을 제공할 수 있다.
반도체 칩군(110s)은 인쇄 회로 기판(210)의 제 1 면에 형성된 요부(216)에 임베디드될 수 있다. 인쇄 회로 기판(210)의 제 1 면에 형성된 요부(216)와 반도체 칩군(110s)의 형태가 서로 동일하다면, 반도체 칩군(110s)은 접착 물질막(미도시)을 매개로 인쇄 회로 기판(210)의 제 1 면에 형성된 요부(216)에 임베디드될 수 있다. 반도체 칩군(110s)은 인쇄 회로 기판(210)의 제 1 면 방향으로 노출되는 본딩 패드들(미도시)을 포함하는 반도체 칩을 포함할 수 있다. 반도체 칩군(110s)은 적어도 하나의 메모리 칩(memory chip)을 포함할 수 있다. 인쇄 회로 기판(210)의 제 1 면 방향으로 노출된 반도체 칩의 본딩 패드들은 반도체 칩용 범프들(112)을 매개로 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다.
반도체 칩군(110s)이 복수개의 메모리 칩들을 포함하는 경우, 복수개의 메모리 칩들은 복수개의 메모리 칩들을 관통하는 관통 전극들에 의해 서로 전기적으로 연결되어 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다. 또는 반도체 칩군(110s)의 복수개의 메모리 칩들 중 최하부의 메모리 칩을 제외한 상부의 메모리 칩들은 와이어 본딩(wire bonding) 방식을 사용하여 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다. 이에 더하여, 반도체 칩군(110s)의 복수개의 메모리 칩들 중 하부 쪽에 배치되는 메모리 칩들은 관통 전극에 의해 서로 전기적으로 연결되어, 상부 쪽에 배치되는 메모리 칩들은 와이어 본딩 방식을 사용하여 각각 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다.
반도체 칩용 범프들(112) 및 인쇄 회로 기판용 범프들(222)은 각각 인쇄 회로 기판(210)의 제 1 면 방향으로 노출된 본딩 패드들 및 관통 전극들(218) 상에 제공될 수 있다. 이에 따라, 반도체 칩군(110s)은 반도체 칩용 범프들(112)을 매개로 필름 기판(310)의 제 1 면에 대해 플립 칩 형태로 접속될 수 있다. 또한, 인쇄 회로 기판(210)의 관통 전극들(218)은 인쇄 회로 기판용 범프들(222)을 매개로 필름 기판(310)의 제 1 면에 제공된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다.
필름 기판(310)은 반도체 칩용 범프들(112) 및 인쇄 회로 기판용 범프들(222)과 전기적으로 연결되는 접속 전극 패턴들(312)이 제공된 제 1 면 및 제 1 면에 대향하는 제 2 면을 포함할 수 있다. 필름 기판(310)은 다른 반도체 칩이 접속 전극 패턴들(312)과 전기적으로 연결되기 위해 관통된 개구부들을 가질 수 있다. 필름 기판(310)은 광감성 드라이 필름(photo-sensitive dry film) 또는 레이저 천공 폴리이미드 필름(laser-punched polyimide film)일 수 있다.
몰딩층(350)은 반도체 칩군(110s)을 포함하는 인쇄 회로 기판(210)과 필름 기판(310) 사이에 제공될 수 있다. 몰딩층(350)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)로 형성될 수 있다. 인쇄 회로 기판(210)의 제 1 면에 형성된 요부(216)에 비해 반도체 칩군(110s)이 작은 형태를 가진다면, 몰딩층(350)은 반도체 칩군(110s)과 인쇄 회로 기판(210)의 요부(216) 사이의 공간을 채워, 인쇄 회로 기판(210)이 반도체 칩군(210)을 임베디드하도록 할 수 있다. 이에 따라, 몰딩층(350)은 반도체 칩군(110s)을 화학적/물리적인 외부 환경으로부터 보호할 수 있으며, 그리고 임베디드 배선 기판(100)의 전기적/물리적 신뢰성을 향상시킬 수 있다.
상기와 같은 임베디드 배선 기판은 반도체 칩군과 인쇄 회로 기판을 미리 형성된 필름 기판 상의 접속 전극 패턴들에 플립 칩 방식으로 실장하기 때문에, 제조 공정에서 정렬이 용이할 수 있고, 반도체 칩의 본딩 패드들 사이의 피치에 대한 제한이 매우 적고, 추가적인 재배선을 형성하는 공정이 없어 공차에 대한 부담이 없으며 그리고 반도체 칩의 적층이 추구될 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다. 설명의 간편성을 위해, 도 2에 대한 설명은 도 1의 설명과 동일한 부분을 일부 생략하고 기재된다.
도 2를 참조하면, 반도체 패키지(200)는 도 1에서 설명된 임베디드 배선 기판(도 1의 100 참조), 다른 반도체 칩(410), 몰딩부(450) 및 접속 단자들(230)을 포함할 수 있다.
다른 반도체 칩(410)은 비메모리 소자인 로직 소자(logic device)일 수 있다. 다른 반도체 칩(410)은 본딩 패드들(미도시) 상에 형성된 범프들(412) 및 범프들(412) 상에 제공된 본딩 전극들(414)을 매개로 필름 기판(310)의 제 2 면에 대해 플립 칩 형태로 접속될 수 있다.
다른 반도체 칩(410)의 본딩 패드들 상에 솔더 볼들과 같은 범프들(412)이 형성될 경우에는 본딩 전극들(414)이 생략될 수도 있다. 이는 다른 반도체 칩(410)을 필름 기판(310)의 제 2 면으로 실장하기 위한 리플로우(reflow) 공정에서 솔더 볼 형태의 범프들(412)이 필름 기판(310)의 개구부를 채우면서 필름 기판(310)의 제 1 면 상에 제공된 접속 전극 패턴들(312)과 전기적으로 접속될 수 있기 때문이다.
몰딩부(450)는 다른 반도체 칩(410) 및 필름 기판(310)의 제 2 면을 덮도록 제공될 수 있다. 몰딩부(450)는 몰딩층(350)과 동일한 물질인 에폭시 몰딩 컴파운드로 형성될 수 있다. 이에 따라, 몰딩부(450)는 다른 반도체 칩군(410)을 화학적/물리적인 외부 환경으로부터 보호할 수 있으며, 그리고 반도체 패키지(200)의 전기적/물리적 신뢰성을 향상시킬 수 있다.
접속 단자들(230)은 인쇄 회로 기판(210)의 제 2 면에 포함된 접속 전극들(220) 상에 제공될 수 있다. 접속 단자들(230)은 시스템 기판(미도시) 등과 같은 외부 회로와 반도체 패키지(200) 사이의 전기적 연결을 제공할 수 있다.
상기와 같은 반도체 패키지는 반도체 칩군과 인쇄 회로 기판을 미리 형성된 필름 기판 상의 접속 전극 패턴들에 플립 칩 방식으로 실장하는 임베디드 배선 기판을 포함하기 때문에, 제조 공정에서 정렬이 용이할 수 있고, 반도체 칩의 본딩 패드들 사이의 피치에 대한 제한이 매우 적고, 추가적인 재배선을 형성하는 공정이 없어 공차에 대한 부담이 없으며 그리고 반도체 칩의 적층이 추구될 수 있다. 이에 따라, 반도체 소자들의 종류나 설계에 관계없이, 상호 연결이 가능한 반도체 패키지가 제공될 수 있다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 임베디드 배선 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 3a 및 도 3b를 참조하면, 지지 기판(300) 상에 필름 기판(310)을 형성한다. 지지 기판(300)으로 유리 기판 또는 실리콘 기판이 사용될 수 있다. 지지 기판(300)은 임베디드 배선 기판을 제조하는 공정에서 필름 기판(310)에 가해지는 기계적인 응력(stress)을 완화하기 위해 사용될 수 있다. 필름 기판(310)은 광감성 드라이 필름 또는 레이저 천공 폴리이미드 필름을 포함할 수 있다. 이는 추후 공정에서 다른 반도체 칩(도 4a의 410 참조)을 실장하기 위해 필름 기판(310)에 형성되는 개구부를 용이하게 형성하기 위한 것일 수 있다.
지지 기판(300) 상에 필름 기판(310)을 형성하는 것은 필름 기판(310)의 제 2 면을 접착 물질막(미도시)을 매개로 지지 기판(300)에 부착하는 것일 수 있다. 접착 물질막은 부착 후에 분리가 용이한 재가공 접착제(reworkable adhesive)가 사용될 수 있다. 이는 지지 기판(310)은 임베디드 배선 기판을 제조한 다음, 제거되기 때문이다. 접착 물질막은 자외선 경화 수지(UltraViolet curable resin : UV resin)나 열가소성(thermoplastic) 수지를 포함하는 접착제가 사용될 수 있다.
필름 기판(310)의 제 1 면 상에 접속 전극 패턴들(312)을 형성한다. 접속 전극 패턴을 형성하는 것은 필름 기판의 제 1 면 상에 도전막을 한 후, 도전막을 패터닝(patterning)하는 것을 포함할 수 있다. 도전막은 금속 박막일 수 있다. 바람직하게는, 도전막은 구리(Cu) 박막일 수 있다. 도전막을 형성하는 것은 무전해 도금 방식을 사용할 수 있다.
도 3c를 참조하면, 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결되도록 플립 칩 방식으로 반도체 칩군(110s)을 실장한다. 반도체 칩군(110s)은 필름 기판(310)의 제 1 면 방향으로 노출되는 본딩 패드들(미도시)을 포함하는 반도체 칩을 포함할 수 있다. 반도체 칩군(110s)은 적어도 하나의 메모리 칩을 포함할 수 있다. 필름 기판(310)의 제 1 면 방향으로 노출된 반도체 칩의 본딩 패드들은 반도체 칩용 범프들(112)을 매개로 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다.
반도체 칩군(110s)이 복수개의 메모리 칩들을 포함하는 경우, 복수개의 메모리 칩들은 복수개의 메모리 칩들을 관통하는 관통 전극들에 의해 서로 전기적으로 연결되어 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다. 또는 반도체 칩군(110s)의 복수개의 메모리 칩들 중 최하부의 메모리 칩을 제외한 상부의 메모리 칩들은 와이어 본딩 방식을 사용하여 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다. 이에 더하여, 반도체 칩군(110s)의 복수개의 메모리 칩들 중 하부 쪽에 배치되는 메모리 칩들은 관통 전극에 의해 서로 전기적으로 연결되어, 상부 쪽에 배치되는 메모리 칩들은 와이어 본딩 방식을 사용하여 각각 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다.
도 3d를 참조하면, 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결되도록 인쇄 회로 기판(210)을 실장한다. 인쇄 회로 기판(210)은 요부(216)를 갖는 제 1 면 및 제 1 면에 대향하는 제 2 면을 포함할 수 있다. 관통 전극들(218)은 인쇄 회로 기판(210)을 관통하여, 인쇄 회로 기판(210)의 제 1 면 및 제 2 면을 서로 전기적으로 연결할 수 있다. 인쇄 회로 기판(210)의 제 1 면 방향으로 노출된 관통 전극들(218)의 표면들은 인쇄 회로 기판용 범프들(222)을 매개로 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다. 이에 따라, 반도체 칩군(110s)은 인쇄 회로 기판(210)의 제 1 면에 제공된 요부(216)에 의해 인쇄 회로 기판(210)에 임베디드될 수 있으 며, 인쇄 회로 기판(210)은 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다. 인쇄 회로 기판(210)의 제 1 면에 형성된 요부(216)와 반도체 칩군(110s)의 형태가 서로 동일하다면, 반도체 칩군(110s)은 접착 물질막(미도시)을 매개로 인쇄 회로 기판(210)의 제 1 면에 형성된 요부(216)에 임베디드될 수 있다.
인쇄 회로 기판(210)은 내부 배선(미도시)을 포함하는 코어부(212)를 몸체로 하여 요부(216)를 제외한 제 1 면 상의 제 1 면 절연막 패턴(214f) 및 제 2 면 상의 접속 전극들(220)을 포함하는 제 2 면 절연막 패턴(214s)을 가질 수 있다. 관통 전극들(218)은 인쇄 회로 기판(210)의 제 1 면 및 제 2 면을 서로 전기적으로 연결하는 동시에 제 1 면 방향으로 노출된 표면들에 의해 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결될 수 있다. 인쇄 회로 기판(210)의 제 2 면에 포함된 접속 전극들(220)은 솔더 볼들과 같은 접속 단자들(도 4b의 220 참조)을 매개로 인쇄 회로 기판(210)과 외부 회로 사이의 전기적인 연결을 제공할 수 있다.
도 3e를 참조하면, 반도체 칩군(110s)을 포함하는 인쇄 회로 기판(210)과 필름 기판(310) 사이에 몰딩층(350)을 형성한다. 몰딩층(350)은 에폭시 몰딩 컴파운드로 형성될 수 있다. 인쇄 회로 기판(210)의 제 1 면에 형성된 요부(216)에 비해 반도체 칩군(110s)이 작은 형태를 가진다면, 몰딩층(350)은 반도체 칩군(110s)과 인쇄 회로 기판(210)의 요부(216) 사이의 공간을 채워, 인쇄 회로 기판(210)이 반도체 칩군(210)을 임베디드하도록 할 수 있다. 이에 따라, 몰딩층(350)은 반도체 칩군(110s)을 화학적/물리적인 외부 환경으로부터 보호할 수 있으며, 그리고 임베디드 배선 기판의 전기적/물리적 신뢰성을 향상시킬 수 있다.
도 3f를 참조하면, 지지 기판(300)을 제거한 후, 필름 기판(310)의 제 2 면으로부터 접속 전극 패턴들(312)을 노출하는 개구부들을 형성한다. 개구부들은 반도체 패키지를 제조하는 공정에서 다른 반도체 칩(도 4a의 410 참조)을 실장하기 위한 것일 수 있다.
필름 기판(310)의 제 2 면으로부터 접속 전극 패턴들(312)을 노출하는 개구부들을 형성하는 것은 사진 식각 방식 또는 레이저 천공 방식을 사용할 수 있다. 필름 기판(310)이 감광성 드라이 필름일 경우에는 지지 기판(300)을 제거한 후, 사진 식각 공정에 의해 개구부들이 형성될 수 있다. 이와는 다르게, 필름 기판(310)이 레이저 천공 폴리이미드 필름일 경우에는 지지 기판(300)을 제거하기 전 또는 후, 레이저 천공 공정에 의해 개구부들이 형성될 수 있다.
상기와 같은 방법에 따라 제조된 임베디드 배선 기판은 반도체 칩군과 인쇄 회로 기판을 미리 형성된 필름 기판 상의 접속 전극 패턴들에 플립 칩 방식으로 실장하기 때문에, 임베디드 배선 기판의 제조 공정에서 정렬이 용이할 수 있고, 반도체 칩의 본딩 패드들 사이의 피치에 대한 제한이 매우 적고, 추가적인 재배선을 형성하는 공정이 없어 공차에 대한 부담이 없으며 그리고 반도체 칩의 적층이 추구될 수 있다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 설명의 간편성을 위해, 도 4a 및 도 4b에 대한 설명은 도 3a 내지 도 3f의 설명과 동일한 부분을 일부 생략하고 기재된다.
도 4a를 참조하면, 임베디드 배선 기판을 준비한다. 필름 기판(310)의 개구부들을 통해 필름 기판(310)의 제 1 면 상에 형성된 접속 전극 패턴들(312)과 전기적으로 연결되도록 다른 반도체 칩(410)을 실장한다. 다른 반도체 칩(410)은 비메모리 소자인 로직 소자일 수 있다. 다른 반도체 칩(410)은 본딩 패드들(미도시) 상에 형성된 범프들(412) 및 범프들(412) 상에 제공된 본딩 전극들(414)을 매개로 필름 기판(310)의 제 2 면에 대해 플립 칩 형태로 접속될 수 있다.
다른 반도체 칩(410)의 본딩 패드들 상에 솔더 볼들과 같은 범프들(412)이 형성될 경우에는 본딩 전극들(414)이 생략될 수도 있다. 이는 다른 반도체 칩(410)을 필름 기판(310)의 제 2 면으로 실장하기 위한 리플로우 공정에서 솔더 볼 형태의 범프들(412)이 필름 기판(310)의 개구부를 채우면서 필름 기판(310)의 제 1 면 상에 제공된 접속 전극 패턴들(312)과 전기적으로 접속될 수 있기 때문이다.
도 4b를 참조하면, 다른 반도체 칩(410) 및 필름 기판(310)의 제 2 면을 덮는 몰딩부(450)를 형성한다. 몰딩부(450)는 몰딩층(350)과 동일한 물질인 에폭시 몰딩 컴파운드로 형성될 수 있다. 이에 따라, 몰딩부(450)는 다른 반도체 칩군(410)을 화학적/물리적인 외부 환경으로부터 보호할 수 있으며, 그리고 반도체 패키지의 전기적/물리적 신뢰성을 향상시킬 수 있다.
인쇄 회로 기판(210)의 제 2 면에 포함된 접속 전극들(220) 상에 접속 단자들(230)을 형성한다. 접속 단자들(230)은 시스템 기판(미도시) 등과 같은 외부 회로와 반도체 패키지 사이의 전기적 연결을 제공할 수 있다.
상기와 같은 방법에 따라 제조된 반도체 패키지는 반도체 칩군과 인쇄 회로 기판을 미리 형성된 필름 기판 상의 접속 전극 패턴들에 플립 칩 방식으로 실장하기 때문에, 반도체 패키지의 제조 공정에서 정렬이 용이할 수 있고, 반도체 칩의 본딩 패드들 사이의 피치에 대한 제한이 매우 적고, 추가적인 재배선을 형성하는 공정이 없어 공차에 대한 부담이 없으며 그리고 반도체 칩의 적층이 추구될 수 있다. 이에 따라, 반도체 소자들의 종류나 설계에 관계없이, 상호 연결이 가능한 반도체 패키지의 제조 방법이 제공될 수 있다.
상기한 본 발명의 실시예들에 따른 임베디드 배선 기판 및 이를 포함하는 반도체 패키지는 반도체 칩군과 인쇄 회로 기판이 미리 형성된 필름 기판 상의 접속 전극 패턴들에 플립 칩 방식으로 실장되기 때문에, 제조 공정에서 정렬이 용이할 수 있고, 반도체 칩의 본딩 패드들 사이의 피치에 대한 제한이 매우 적고, 추가적인 재배선을 형성하는 공정이 없어 공차에 대한 부담이 없으며 그리고 반도체 칩의 적층이 추구될 수 있다. 이에 따라, 반도체 소자들의 종류나 설계에 관계없이, 상호 연결이 가능한 임베디드 배선 기판 및 반도체 패키지가 제공될 수 있다.
도 1은 본 발명의 실시예에 따른 임베디드 배선 기판을 설명하기 위한 단면도;
도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 단면도;
도 3a 내지 도 3f는 본 발명의 실시예에 따른 임베디드 배선 기판의 제조 방법을 설명하기 위한 단면도들;
도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들.
*도면의 주요 부분에 대한 부호의 설명*
100 : 임베디드 배선 기판 110s : 반도체 칩군
112 : 반도체 칩용 범프 200 : 반도체 패키지
210 : 인쇄 회로 기판 212 : 코어부
214f, 214s : 절연막 패턴 216 : 요부
218 : 관통 전극 220 : 접속 전극
222 : 인쇄 회로 기판용 범프 230 : 접속 단자
300 : 지지 기판 310 : 필름 기판
312 : 접속 전극 패턴 350 : 몰딩층
410 : 다른 반도체 칩 412 : 범프
414 : 본딩 전극 450 : 몰딩부

Claims (18)

  1. 요부를 갖는 제 1 면, 및 상기 제 1 면에 대향하는 제 2 면을 포함하는 인쇄 회로 기판;
    상기 인쇄 회로 기판을 관통하는 관통 전극들;
    상기 인쇄 회로 기판의 상기 요부에 임베디드되되, 상기 인쇄 회로 기판의 상기 제 1 면 방향으로 노출되는 본딩 패드들을 포함하는 반도체 칩을 포함하는 반도체 칩군;
    상기 인쇄 회로 기판의 상기 제 1 면과 마주하는 제 1 면, 및 상기 제 1 면에 대향하는 제 2 면을 포함하고, 관통된 개구부들을 갖는 필름기판;
    상기 필름 기판의 상기 제 1 면 상에 제공되되, 상기 반도체 칩군과 전기적으로 연결되는 제 1 접속 전극 패턴들;
    상기 필름 기판의 상기 제 1 면 상에 제공되되, 상기 관통 전극들과 전기적으로 연결되는 제 2 접속 전극 패턴들;
    상기 필름 기판의 상기 제 1 면 상에 상기 개구부들을 덮도록 제공되는 제 3 접속 전극 패턴들;
    상기 필름 기판의 상기 제 2 면 상에 제공되되, 상기 필름 기판의 상기 개구부들을 관통하는 도전체를 통해 상기 제 3 접속 전극 패턴들과 전기적으로 연결되는 다른 반도체 칩; 및
    상기 다른 반도체 칩 및 상기 필름 기판의 상기 제 2 면을 덮는 몰딩부를 포함하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 인쇄 회로 기판의 상기 제 2 면 상에 배치되는 접속 전극들; 및
    상기 접속 전극들 상에 배치되는 접속 단자들을 더 포함하는 반도체 패키지.
  3. 제 1항에 있어서,
    상기 반도체 칩군을 포함하는 상기 인쇄 회로 기판과 상기 필름 기판 사이에 제공된 몰딩층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1항에 있어서,
    상기 필름 기판은 광감성 드라이 필름 또는 레이저 천공 폴리이미드 필름 중 적어도 어느 하나를 포함하는 반도체 패키지.
  5. 제 1항에 있어서,
    상기 다른 반도체 칩은 로직 소자인 것을 특징으로 하는 반도체 패키지.
  6. 삭제
  7. 삭제
  8. 필름 기판의 제 1 면 상에 제 1 접속 전극 패턴들, 제 2 접속 전극 패턴들, 및 제 3 접속 전극 패턴들을 형성하는 것;
    상기 필름 기판의 제 1 면 상에 상기 제 1 접속 전극 패턴들과 전기적으로 연결되도록 플립 칩 방식으로 반도체 칩군을 실장하는 것;
    상기 반도체 칩군을 임베디드하되, 상기 제 2 접속 전극 패턴들과 전기적으로 연결되도록 인쇄 회로 기판을 실장하는 것;
    상기 필름 기판의 상기 제 1 면에 대향하는 제 2 면으로부터 상기 제 3 접속 전극 패턴들을 노출하는 개구부들을 형성하는 것;
    상기 필름 기판의 상기 개구부들을 관통하는 도전체를 통해 상기 제 3 접속전극 패턴들과 전기적으로 연결되는 다른 반도체 칩을 상기 필름 기판의 상기 제 2 면 상에 실장하는 것; 및
    상기 다른 반도체 칩 및 상기 필름 기판의 상기 제 2 면을 덮는 몰딩부를 형성하는 것을 포함하되,
    상기 인쇄 회로 기판은 상기 반도체 칩군이 임베디드 되는 요부를 갖는 제 1 면, 상기 제 1 면에 대향하는 제 2 면을 포함하고, 관통 전극들은 상기 인쇄 회로 기판을 관통하고, 상기 인쇄 회로 기판의 상기 제 1 면 방향으로 노출된 상기 관통 전극들이 상기 제 2 접속 전극 패턴들과 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  9. 제 8항에 있어서,
    상기 반도체 칩군은 제 1 범프들을 매개로 상기 제 1 접속 전극 패턴들에 전기적으로 연결되고, 상기 인쇄 회로 기판은 제 2 범프들을 매개로 상기 제 2 접속 전극 패턴들에 전기적으로 연결되도록 실장되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 삭제
  11. 제 8항에 있어서,
    상기 제 1 접속 전극 패턴들, 상기 제 2 접속 전극 패턴들, 및 상기 제 3 접속 전극 패턴들을 형성하는 것은:
    상기 필름 기판의 제 1 면 상에 도전막을 형성하는 것; 및
    상기 도전막을 패터닝하는 것을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  12. 삭제
  13. 제 8항에 있어서,
    상기 반도체 칩군을 포함하는 상기 인쇄 회로 기판과 상기 필름 기판 사이에 몰딩층을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  14. 삭제
  15. 삭제
  16. 제 8항에 있어서,
    상기 다른 반도체 칩은 로직 소자인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  17. 삭제
  18. 삭제
KR20080062708A 2008-06-30 2008-06-30 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법 Active KR101479506B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080062708A KR101479506B1 (ko) 2008-06-30 2008-06-30 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
US12/495,448 US8039939B2 (en) 2008-06-30 2009-06-30 Embedded wiring board, semiconductor package including the same and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080062708A KR101479506B1 (ko) 2008-06-30 2008-06-30 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법

Publications (2)

Publication Number Publication Date
KR20100002711A KR20100002711A (ko) 2010-01-07
KR101479506B1 true KR101479506B1 (ko) 2015-01-07

Family

ID=41446393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080062708A Active KR101479506B1 (ko) 2008-06-30 2008-06-30 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법

Country Status (2)

Country Link
US (1) US8039939B2 (ko)
KR (1) KR101479506B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110051352A1 (en) * 2009-09-02 2011-03-03 Kim Gyu Han Stacking-Type USB Memory Device And Method Of Fabricating The Same
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8222726B2 (en) * 2010-03-29 2012-07-17 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a jumper chip and method of fabricating the same
KR101765473B1 (ko) * 2010-06-21 2017-08-24 삼성전자 주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
KR101710178B1 (ko) 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US8284561B2 (en) * 2010-08-05 2012-10-09 Advanced Semiconductor Engineering, Inc. Embedded component package structure
KR101207273B1 (ko) 2010-09-03 2012-12-03 에스케이하이닉스 주식회사 임베디드 패키지 및 그 형성방법
KR101155624B1 (ko) * 2010-09-24 2012-06-13 주식회사 심텍 임베디드 인쇄회로기판 및 제조방법
US8564092B2 (en) * 2011-02-25 2013-10-22 National Semiconductor Corporation Power convertor device and construction methods
US9113573B2 (en) 2012-11-21 2015-08-18 Intel Corporation Molded insulator in package assembly
US9202782B2 (en) 2013-01-07 2015-12-01 Intel Corporation Embedded package in PCB build up
CN203151864U (zh) * 2013-03-05 2013-08-21 奥特斯(中国)有限公司 印制电路板
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
KR102176283B1 (ko) * 2013-11-25 2020-11-09 삼성전기주식회사 인쇄회로기판
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) * 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
CN103824818B (zh) * 2014-03-13 2016-08-31 扬州大学 射频微机电器件板级互连封装结构及其封装方法
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
US9693459B2 (en) * 2015-07-16 2017-06-27 Delphi Technologies, Inc. Circuit board assembly and method of manufacturing same
US10096573B2 (en) * 2015-07-28 2018-10-09 Bridge Semiconductor Corporation Face-to-face semiconductor assembly having semiconductor device in dielectric recess
US9368450B1 (en) 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
KR102012788B1 (ko) * 2015-09-23 2019-08-21 주식회사 엘지화학 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR102050325B1 (ko) 2017-09-20 2019-12-02 (주)한국유닉스 방독면 수용의 가방형 배낭
KR102040762B1 (ko) 2017-10-02 2019-11-05 (주)한국유닉스 방독면 수용의 구급가방
KR102327548B1 (ko) 2017-10-17 2021-11-16 삼성전자주식회사 반도체 패키지
JP7074012B2 (ja) * 2018-10-12 2022-05-24 日本電信電話株式会社 光モジュール
FR3089056B1 (fr) * 2018-11-28 2022-01-21 St Microelectronics Grenoble 2 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
DE102019219238A1 (de) * 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273755A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置及び半導体モジュール
US7217994B2 (en) * 2004-12-01 2007-05-15 Kyocera Wireless Corp. Stack package for high density integrated circuits
KR20080048846A (ko) * 2006-11-29 2008-06-03 피닉스 프리시젼 테크날로지 코포레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2890395A (en) 1957-10-31 1959-06-09 Jay W Lathrop Semiconductor construction
JPH03283591A (ja) 1990-03-30 1991-12-13 Toshiba Corp 電子部品埋め込み型回路基板の製造方法
JPH08204056A (ja) 1995-01-25 1996-08-09 Matsushita Electric Works Ltd 半導体パッケージ及びこの半導体パッケージを使用した半導体装置
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP4270769B2 (ja) 2000-12-15 2009-06-03 イビデン株式会社 多層プリント配線板の製造方法
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20030293L (fi) 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
KR100697980B1 (ko) 2005-09-12 2007-03-23 삼성전기주식회사 전자부품을 내장하는 인쇄회로기판의 제조방법
KR100685177B1 (ko) 2006-03-10 2007-02-22 삼성전기주식회사 보드 온 칩 패키지 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273755A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置及び半導体モジュール
US7217994B2 (en) * 2004-12-01 2007-05-15 Kyocera Wireless Corp. Stack package for high density integrated circuits
KR20080048846A (ko) * 2006-11-29 2008-06-03 피닉스 프리시젼 테크날로지 코포레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법

Also Published As

Publication number Publication date
KR20100002711A (ko) 2010-01-07
US20090321921A1 (en) 2009-12-31
US8039939B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
KR101479506B1 (ko) 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
US10548221B1 (en) Stackable via package and method
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US7563987B2 (en) Electronic parts packaging structure and method of manufacturing the same
US7579690B2 (en) Semiconductor package structure
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
KR20190091751A (ko) 반도체 패키지
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
KR20100112446A (ko) 적층형 반도체 패키지 및 그 제조 방법
CN105845638B (zh) 电子封装结构
KR20090126762A (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
KR101227078B1 (ko) 반도체 패키지 및 그 형성방법
CN104685624A (zh) 重组晶圆级微电子封装
TWI613771B (zh) 半導體封裝
TWI766192B (zh) 電子封裝件及其製法
KR20110017153A (ko) 볼 그리드 어레이 패키지 기판 및 그 제조방법
KR20100000328A (ko) 조인트 신뢰성이 향상된 반도체 패키지 및 그 제조방법
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
CN102280428A (zh) 封装件及其制造方法
CN100392849C (zh) 封装体及封装体模块
KR102549402B1 (ko) 반도체 패키지 및 이의 제조 방법
JP4728079B2 (ja) 半導体装置用基板および半導体装置
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지
KR20230034923A (ko) 반도체 패키지
CN117641723A (zh) 印刷电路板

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130430

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140421

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141020

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141230

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141231

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191129

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201130

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211124

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20221123

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20241126

Start annual number: 11

End annual number: 11