[go: up one dir, main page]

KR101475109B1 - 다층배선기판 및 그의 제조방법 - Google Patents

다층배선기판 및 그의 제조방법 Download PDF

Info

Publication number
KR101475109B1
KR101475109B1 KR1020110136459A KR20110136459A KR101475109B1 KR 101475109 B1 KR101475109 B1 KR 101475109B1 KR 1020110136459 A KR1020110136459 A KR 1020110136459A KR 20110136459 A KR20110136459 A KR 20110136459A KR 101475109 B1 KR101475109 B1 KR 101475109B1
Authority
KR
South Korea
Prior art keywords
insulating layer
interlayer insulating
layer
conductor
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110136459A
Other languages
English (en)
Other versions
KR20120067968A (ko
Inventor
신노스케 마에다
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20120067968A publication Critical patent/KR20120067968A/ko
Application granted granted Critical
Publication of KR101475109B1 publication Critical patent/KR101475109B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

비아도체의 접속 신뢰성이 강화되는 다층배선기판을 강화한다. 다층배선기판에서, 비아홀(51)은 하부 도체층(41)을 상부 도체층(42)으로부터 격리시키는 수지 층간 절연층(33) 내에 형성되며, 비아도체(52)는 상기 하부 도체층(41) 및 상기 상부 도체층(42)를 접속시키기 위하여 상기 비아홀(51) 내에 형성된다. 상기 수지 층간 절연층(33)의 표면은 굴곡 표면(rough surface)이며, 상기 비아홀(51)은 상기 수지 층간 절연층(33)의 상기 굴곡 표면에서 개방된다. 단차부(53)는 상기 단차부(53)가 상기 개구 가장자리 영역(opening verge regions) 주위의 둘레 영역으로부터 함몰되도록 상기 비아홀(51) 주위의 개구 가장자리 영역 내에 형성된다. 상기 단차부(53)는 상기 둘레 영역보다 표면조도가 높다.

Description

다층배선기판 및 그의 제조방법{Multilayer Wiring Substrate and Method of Manufacturing the Same}
본 발명은 하부 도체층을 상부 도체층으로부터 격리시키는 각각의 층간 절연층 내에 비아홀이 형성되며, 상기 하부 도체층 및 상기 상부 도체층을 접속시키기 위하여 상기 각각의 비아홀 내에 비아도체가 형성되는 다층배선기판뿐만 아니라 다층배선의 제조방법에 관한 것이다.
최근 수년 동안, 전기장비, 전자장비, 등의 소형화와 관련하여, 이러한 장비에 장착되는 다층배선기판에 크기의 감소 및 치밀화가 요구된다. 실용화된 다층배선기판은 수지 층간 절연층 및 도체층이 교호로 함께 적층되는 소위 빌드업 공정(특허문헌 1~3 참조)에 의하여 제조된다. 상기 다층배선기판에 있어서, 상기 수지 층간 절연층의 하부 표면 상에 형성되는 하부 도체층 및 상기 수지 층간 절연층의 상부 표면 상에 형성되는 상부 도체층은 상기 수지 층간 절연층 내에 형성되는 비아도체를 통하여 접속된다.
상술한 바의 다층배선기판의 제조에 있어서, 비아홀은 레이저가공 수단에 의하여 각각의 수지 층간 절연층 내에 형성되고; 상기 수지 층간 절연층의 상부 표면은 무전해 동도금, 동 전해도금, 등으로 처리되며; 상기 도금의 불필요한 부분은 에칭으로 제거된다. 그 결과, 상부 도체층은 상기 수지 층간 절연층의 상부 표면 상에 소망하는 패턴으로 형성되고, 상기 상부 도체층 및 하부 도체층을 접속하기 위한 비아도체는 상기 각각의 비아홀 내에 형성된다. 상기 수지 층간 절연층의 표면은 굴곡 표면이 되도록 조화(roughening)됨으로써, 상기 표면 및 도체층 사이의 접착을 강화한다.
상술한 바의 레이저가공 방법 이외에, 비아홀을 형성하기 위하여 실용화된 방법은 리소그래피의 공지기술을 이용하며 노광 단계, 현상 단계, 등으로 구성된다(예를 들면, 특허문헌 2 및 3 참조).
상기 수지 층간 절연층의 상부 표면을 부분적으로 구성하는 상기 비아도체의 각각의 상단에는 상기 비아홀보다 직경이 큰 랜드가 형성된다. 상기 비아도체는 상기 랜드를 통하여 상기 도체층의 각각의 패턴화된 배선 라인에 접속된다.
한편, 수지 층간 절연층(101)의 표면조도가 증가될 때에는, 패턴화된 배선 라인(102)(도체층)을 형성하는 동도금 공정에서, 상기 패턴화된 배선 라인(102)을 형성하기 위하여 도금되는 동(copper)이 상기 수지 층간 절연층(101)의 표면 상에서 피츠(103) 내에 증착되고, 피츠(103) 내에 증착된 동(102a)은 배선 라인 폭(W1)의 특정 범위로부터 외측으로 돌출되도록 하는 조건으로 된다(도 17 참조). 이 경우, 이러한 조건은 상기 패턴화된 배선 라인(102)의 고밀도 배치에 장애가 된다. 따라서, 최근의 다층배선기판에서는, 상기 수지 층간 절연층(101)의 표면조도를 종래의 조도 정도로부터 감소시켜, 상기 패턴화된 배선 라인(102)의 고밀도 배치를 구현한다.
특허문헌 1 : 일본 특허 출원공개 제2008-270768호 특허문헌 2 : 일본 특허공개 제2005-33231호 특허문헌 3 : 일본 특허공개 제2000-244127호
그러나, 상기 수지 층간 절연층(101)의 표면조도가 감소될 때에는, 상기 수지 층간 절연층(101)과 상기 패턴화된 배선 라인(102) 사이의 접착강도가 열화된다. 또한, 상기 패턴화된 배선 라인(102)과 상기 비아도체 사이의 접속 부분(랜드의 접속부)에 비교적 큰 응력이 부가된다. 따라서, 상기 패턴화된 배선 라인(102)과 상기 비아도체 사이의 접속부로부터 박리의 발생이 시작되기 쉽다.
본 발명은 위의 문제점을 고려하여 이루어진 것으로서, 본 발명의 목적은 비아도체에서의 박리가 제한되어 상기 비아도체의 접속 신뢰성을 강화하는 다층배선기판을 제공하는 것이다. 본 발명의 또 다른 목적은 상기 다층배선기판을 제조하기에 적합한 제조방법을 제공하는 것이다.
위의 문제점을 해결하기 위한 수단(수단 1)은 하부 도체층을 상부 도체층으로부터 격리시키는 층간 절연층 내에 비아홀이 형성되며, 상기 하부 도체층 및 상기 상부 도체층을 접속시키기 위하여 상기 각각의 비아홀 내에 비아도체가 형성되는 다층배선기판이다. 상기 다층배선기판은 상기 층간 절연층의 표면이 굴곡 표면이며; 상기 비아홀이 상기 층간 절연층의 굴곡 표면에 개방되고; 단차부는 상기 단차부가 상기 개구 가장자리 영역 주위의 둘레 영역으로부터 함몰되도록 상기 표면의 개구 가장자리 영역 내에 형성되며; 그리고, 상기 단차부가 상기 둘레 영역보다 표면조도가 더욱 높게 됨을 특징으로 한다.
따라서, 수단 1에 기술된 본 발명에 의하면, 상기 층간 절연층에서, 상기 단차부는 상기 비아홀 주위의 상기 개구 가장자리 영역 내에 형성된다. 이러한 특징 덕분으로, 상기 비아홀 주위의 개구 가장자리 영역 내에 아무런 단차부도 제공되지 않는 경우에 비하여, 상기 비아홀 주위의 상기 개구 가장자리 근처에 응력이 집중되는 것을 피하게 되고, 상기 상부 도체층과 상기 층간 절연층 사이의 접착이 강화될 수 있다. 더욱이, 상기 단차부는 그들의 둘레 영역에서보다 표면조도가 더욱 높으므로, 상기 상부 도체층과 상기 층간 절연층 사이의 접착강도가 상기 단차부에서 충분히 강화될 수 있다. 그 결과, 상기 비아도체와 상기 상부 도체층 사이의 접속부에서의 박리를 억제할 수 있으므로, 상기 비아도체의 접속 신뢰성을 개선할 수 있다.
바람직하게는, 상기 상부 도체층은 상기 해당 비아도체의 상단에 접속되는 랜드의 형태를 띄며, 상기 랜드의 최대 직경은 상기 해당 단차부의 최대 직경과 같거나 이보다 크다. 이러한 특징 덕분으로, 상기 층간 절연층에서, 높은 표면조도를 갖는 상기 단차부의 표면은 상기 해당 랜드로 신뢰성 있게 커버되며; 따라서, 패턴화된 배선 라인은 미세 피치로 형성될 수 있다. 바람직하게는, 상기 층간 절연층의 단차부 상에 형성되는 상기 상부 도체층 부분의 두께는 상기 층간 절연층의 둘레 영역 상에 형성되는 상기 상부 도체층 부분의 그것보다 크다. 상기 층간 배선의 두께가, 박리가 개시되기 쉬운, 상기 비아도체와 상기 층간 배선 사이의 접속부에서 증가되므로, 박리를 방지할 수 있다.
바람직하게는, 상기 비아홀, 상기 단차부, 및 상기 랜드는 동축으로 배치된다. 이러한 특징 덕분으로, 상기 단차부는 상기 비아홀 주위에 비교적 용이하게 형성 가능하다. 마찬가지로, 바람직하게는, 상기 단차부는 깊이가 1㎛ 내지 3㎛ 이며 표면조도가 1㎛ 미만이다.
바람직하게는, 상기 단차부는 폭이 10㎛ 내지 30㎛이다. 이러한 특징 덕분으로, 상기 단차부는 상기 랜드보다 최대 직경이 작게 될 수 있다.
바람직하게는, 상기 층간 절연층은 무기충전제가 50중량% 이상의 양으로 포함되는 절연수지재로 형성되는 빌드업재를 이용함으로써 형성된다. 이러한 방식으로 상기 무기충전제의 함량을 증가시킴으로써, 상기 층간 절연층의 표면조도를 억제할 수 있으므로, 상기 도체층의 배선 라인을 상기 층간 절연층 상에 미세 피치로 형성할 수 있다.
바람직하게는, 상기 비아도체는 동도금으로 형성되는 충전된 비아이다. 상기 비아도체는 등각 비아(conformal vias)로 될 수 있다; 그러나, 충전된 비아의 형태로 되는 상기 비아도체는 저항이 감소될 수 있다. 상기 등각 비아는 상기 비아홀의 벽을 따라서 균일한 두께의 도금층이 형성되는 유형의 비아이다; 따라서, 상기 비아홀은 상기 도금층으로 완전히 충전되지 않으며, 상기 비아는 함몰부를 갖는다. 반대로, 상기 충전된 비아는 상기 도금층의 두께가 균일하지 않은 유형의 비아이며, 상기 비아홀은 상기 도금층으로 완전히 충전되므로, 상기 비아는 함몰부를 갖지 않는다.
상기 다층배선기판의 상기 층간 절연층의 물질은 절연성, 내열성, 내습성, 등을 고려하여 적절히 선택 가능하다. 상기 층간 절연층의 형성에 사용되는 물질의 바람직한 예에는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 및 폴리이미드 수지와 같은 열경화성 수지; 그리고, 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지, 및 폴리프로필렌 수지와 같은 열가소성 수지가 포함된다. 마찬가지로, 상기 층간 절연층에 포함되는 무기 충전제의 예에는 실리카, 티타니아 및 알루미나와 같은 무기산화물의 충전제가 포함된다. 특히, 실리카 충진제는 유전상수 및 선형팽창계수가 낮다; 따라서, 실리카 충진제를 상기 층간 절연층에 추가함으로써, 상기 다층배선기판의 품질을 더욱 강화할 수 있다.
위의 문제점을 해결하기 위한 또 다른 수단(수단 2)은 층간 절연층; 상기 층간 절연층 내에 형성되는 비아홀 내로 충전되는 비아도체; 상기 층간 절연층 내에 매설되는 단자패드; 및 상기 층간 절연층의 표면 상에 형성되며 상기 비아도체를 통하여 상기 단자패드에 접속되는 층간 배선으로 이루어지며, 여기에서 상기 비아홀은 그들의 직경이 상기 단자패드측으로부터 상기 층간 배선측을 향하여 증가되는 형상으로 되고, 그리고 단차부는 상기 단차부가 상기 개구 가장자리 영역 주위의 둘레 영역으로부터 함몰되도록 상기 비아홀 주위에서 상기 층간 절연층의 표면의 각각의 개구 가장자리 영역 내에 형성됨을 특징으로 하는 다층배선기판이다.
상기 단자패드는 또 다른 배선기판 또는 상기 단자패드에 접속되는 부품으로부터 영향을 받으므로, 응력이 상기 단자패드에 집중된다. 또한, 비교적 큰 응력이 상기 단자패드에 직접적으로 접속되는 비아도체에 작용한다. 그러므로, 상기 비아도체와 상기 비아도체에 직접적으로 접속되는 상기 층간 배선 사이의 접속부로부터 박리의 발생이 개시되기 쉽다. 상술한 바의 형태로 되는 배선기판에 있어서, 단차부는 상기 단차부가 상기 개구 가장자리 영역 주위의 둘레 영역으로부터 함몰되도록 상기 비아홀 주위에서 상기 개구 가장자리 영역 내에 형성된다. 이러한 단차부는 상기 비아도체와 상기 층간 배선 사이의 접속부에 작용하는 응력을 분산시켜, 박리를 억제할 수 있다.
바람직하게는, 상기 층간 배선은 상기 단차부와 상기 둘레 영역 상에 형성되며, 기타 비아도체는 상기 둘레 영역 상에 형성되는 상기 층간 배선 부분에 접속된다. 바람직하게는, 상기 층간 절연층의 단차부 상에 형성되는 상기 층간 배선 부분의 두께는 상기 층간 절연층의 둘레 영역 상에 형성되는 상기 층간 배선 부분의 두께보다 크다. 박리가 개시되기 쉬운 상기 비아도체와 상기 층간 배선 사이의 접속부에서 상기 층간 배선의 두께가 증가되므로, 박리를 방지할 수 있다.
바람직하게는, 상기 층간 배선은 상기 비아도체의 단부에 접속되는 랜드를 포함하며, 상기 랜드의 최대 직경은 해당 단차부의 그것과 같거나 그보다 크다. 이러한 특징 덕분으로, 상기 층간 배선에서, 상기 단차부는 상기 해당 랜드로 신뢰성 있게 커버되며; 따라서, 실패없이 박리를 방지할 수 있다.
상기 접속 패드는 솔더범프를 통하여 반도체칩에 접속되는 패드로 될 수 있다. 상기 반도체칩은 상기 배선기판과 열팽창계수가 상이하므로, 상기 반도체칩과 상기 배선기판 사이의 접속부에 응력이 집중되기 쉽다. 그러나, 상술한 바의 형태로 되는 배선기판이 채택되는 경우, 상기 반도체칩용 접속패드와 상기 층간 배선을 사이의 접속부에 작용하는 응력을 분산시킬 수 있으므로 박리의 억제가 가능하다.
위의 문제점을 해결하기 위한 또 다른 수단(수단 3)은 수단 1에 기술된 다층배선기판을 제조하기 위한 방법으로서, 이는 상기 하부 도체층을 커버하는 상기 층간 절연층을 형성하는 층간 절연층 형성단계; 상기 층간 절연층의 소정 비아홀 형성위치를 제 1 레이저 에너지를 갖는 레이저 빔으로 조사하고, 상기 층간 절연층의 소정 단차부 형성위치를 상기 제 1 레이저 에너지보다 약한 제 2 레이저 에너지를 갖는 레이저 빔으로 조사하는 레이저 조사단계; 및, 상기 레이저 조사단계 이후에, 상기 층간 절연층을 조화(roughening)하여 상기 층간 절연층의 전체 표면을 굴곡 표면으로 하고, 상기 단차부를 상기 소정 단차부 형성위치에 형성하며, 상기 단차부의 표면을 굴곡 표면으로 하기 위한 조화 단계로 이루어진다.
수단 2에 의한 본 발명에 의하면, 레이저 조사를 통하여, 상기 층간 절연층 내에 비아가 형성되고, 상기 층간 절연층은 상기 소정 단차부 형성 위치; 즉, 상기 비아홀의 개구 가장자리에서 침식된다. 그러면, 상기 조화단계는 상기 단차부를 형성하고 상기 단차부의 표면을 조화한다. 이들 단계 덕분으로, 상기 단차부는 상기 비아홀 주위의 개구 가장자리 영역 내에 신뢰성 있게 형성될 수 있고, 상기 상부 도체층과 상기 층간 절연층 사이의 접착강도가 충분히 강화될 수 있다.
바람직하게는, 상기 조화단계는 부식액(etchant)을 사용하는 디스미어 단계이다. 이 경우, 상기 층간 절연층의 전체 표면의 조화 및 상기 단차부 표면의 조화에 더하여, 레이저 조사 이후 상기 비아홀 내에 잔류하는 스미어를 신뢰성 있게 제거할 수 있다. 상기 조화단계는 조화를 위하여 액체 이외에도 고체 또는 기체를 이용할 수 있다.
도 1은 본 발명의 제 1 실시예에 의한 다층배선기판을 도시하는 개략적인 단면도
도 2는 비아홀 및 비아도체를 도시하는 확대단면도
도 3은 상기 비아홀 및 랜드를 도시하는 평면도
도 4는 다층배선 제조방법을 도시하는 설명도
도 5는 상기 다층배선 제조방법을 도시하는 설명도
도 6은 상기 다층배선 제조방법을 도시하는 설명도
도 7은 상기 다층배선 제조방법을 도시하는 설명도
도 8은 상기 다층배선 제조방법을 도시하는 설명도
도 9는 비아홀의 SEM 사진
도 10은 상기 다층배선 제조방법을 도시하는 설명도
도 11은 비아홀 및 비아도체의 SEM 사진
도 12는 본 발명의 제 2 실시예에 의한 다층배선기판을 도시하는 개략적인 단면도
도 13은 다층배선기판을 도시하는 부분적인 개략단면도
도 14는 본 발명의 또 하나의 실시예에 의한 비아홀 및 단차부를 도시하는 평면도
도 15는 본 발명의 또 다른 일 실시예에 의한 비아홀 및 단차부를 도시하는 평면도
도 16은 본 발명의 또 다른 일 실시예에 의한 비아홀 및 단차부를 도시하는 평면도
도 17은 종래의 다층배선기판의 층간 절연층 상에 패턴화된 배선라인을 도시하는 설명도
다음으로 본 발명의 제 1 실시예에 의한 다층배선기판을 도면을 참조하여 상세히 설명한다.
도 1에 나타낸 바와 같이, 본 실시예의 다층배선기판(10)은 실질적으로 사각 평판과 유사한 코어기판(11); 상기 코어기판(11)의 코어 주표면(12) 상에 형성되는 제 1 빌드업층(31); 및 코어 후표면(13) 상에 형성되는 제 2 빌드업층(32)을 포함한다.
본 실시예의 코어기판(11)은 평면에서 볼 때 실질적으로 정사각형 형상을 가지며 25㎜의 길이 × 25㎜의 폭 × 0.9㎜의 두께로 되는 치수를 갖는 플레이트이다. 상기 코어기판(11)은, 예를 들면, 보강재로 기능하는 유리 직물에 에폭시 수지가 스며든 수지 절연 물질(유리 에폭시 물질)로 형성된다. 상기 코어기판(11)은 상기 코어 주표면(12)과 상기 코어 후표면(13) 사이에 연장되는 다수의 스루홀 도체(16)를 갖는다. 상기 스루홀 도체(16)의 내부는 각각의 차단 몸체(17); 예를 들면, 에폭시 수지로 충전된다. 동으로 형성되는 도체층(41)은 상기 코어기판(11)의 상기 코어 주표면(12) 및 상기 코어 후표면(13) 상에 각각 패터닝을 통하여 형성된다. 상기 도체층(41)은 상기 스루홀 도체(16)에 전기적으로 접속된다.
상기 코어기판(11)의 코어 주표면(12) 상에 형성되는 상기 제 1 빌드업층(31)은 열경화성 수지(에폭시 수지)로 형성되는 2개의 수지 층간 절연층(33,35), 그리고 동으로 형성되는 도체층(42)이 교호로 적층되는 구조를 갖는다. 단자패드(44)는 상기 제 2 수지 층간 절연층(35)의 표면 상에서 다수의 위치에 어레이로 형성된다. 상기 수지 층간 절연층(35)의 실질적인 전체 표면은 솔더 레지스트층(37)으로 커버된다. 상기 솔더 레지스트층(37)은 소정 위치에 형성되는 개구(46)를 가지므로, 이를 통하여 상기 단자패드(44)가 노출된다. 상기 수지 층간 절연층(33,35)은 그 내부에 다수의 위치에 형성되는 비아홀(51) 및 상기 각각의 비아홀(51) 내에 형성되는 충전된 비아도체(52)를 갖는다. 상기 비아도체(52)는 상기 도체층(41,42) 그리고 상기 단자패드(44)에 전기적으로 접속된다.
상기 코어기판(11)의 코어 후표면(13) 상에 형성되는 상기 제 2 빌드업층(32)은 상술한 바의 제 1 빌드업층(31)과 실질적으로 동일한 구조를 갖는다. 구체적으로, 상기 제 2 빌드업층(32)은 2개의 수지 층간 절연층(34,36) 그리고 도체층(42)이 교호로 적층되는 구조를 갖는다. 상기 수지 층간 절연층(34,36) 또한 그 내부에 다수의 위치에 형성되는 비아홀(51) 및 상기 각각의 비아홀(51) 내에 형성되는 상기 비아도체(52)를 갖는다. 상기 비아도체(52)는 상기 도체층(41,42)에 전기적으로 접속된다. BGA 패드(48)는 상기 비아도체(52) 하단의 위치에서 상기 수지 층간 절연층(36)의 하부 표면 상에 어레이로 형성되며, 상기 비아도체(52)를 통하여 상기 도체층(42)에 전기적으로 접속된다. 더욱이, 상기 수지 층간 절연층(36)의 실질적인 전체 하부 표면은 솔더 레지스트층(38)으로 커버된다. 상기 솔더 레지스트층(38)은 소정 위치에 형성되는 개구(40)를 가지므로, 이를 통하여 상기 BGA 패드(48)가 노출된다.
본 실시예의 다층배선기판(10)에서, 상기 빌드업층(31,32)의 수지 층간 절연층(33~36)은 열경화성 절연수지재(구체적으로, 에폭시 수지)가 60중량%의 양으로 무기충전제(구체적으로, 실리카 충진제)를 포함하는 빌드업재를 이용함으로써 형성된다. 상기 수지 층간 절연층(33~36)의 표면은 굴곡 표면이며, 상기 비아홀(51)은 상기 수지 층간 절연층(33~36) 굴곡 표면에 개구된다. 상기 다층배선기판(10)에서, 굴곡 표면인 상기 수지 층간 절연층(33~36)의 표면에 의하여, 상기 해당 수지 층간 절연층(33~36)에 대한 상기 도체층(42) 그리고 상기 패드(44,48)의 접착이 보장된다.
도 2에 나타낸 바와 같이, 단차부(53)는 상기 단차부(53)가 그의 둘레 영역으로부터 함몰되도록 각각의 비아홀(51)의 개구 가장자리 둘레에 형성되고, 상기 단차부(53)는 그 둘레에서 상기 둘레 영역보다 표면조도가 높다. 도 2는 상기 수지 층간 절연층(33) 내에 형성되는 상기 비아홀(51) 및 상기 비아도체(52)를 도시하며, 상기 비아도체(52)는 상기 하부측(상기 하부 도체층) 상의 상기 도체층(41)과 상기 상부측(상기 상부 도체층) 상의 상기 도체층(42)을 접속한다. 도 2에 도시된 상기 도체층(42)은 상기 비아도체(52)의 상단에 접속되는 랜드를 구성한다. 도 3에 나타낸 바와 같이, 상기 도체층(42)의 랜드, 상기 비아홀(51), 및 상기 단차부(53)는 동축으로 배치된다. 도 3은 상기 수지 층간 절연층(35) 및 상기 솔더 레지스트층(37)이 제거된 상태에서 상기 수지 층간 절연층(33) 상부로부터 본 상기 도체층(42)(랜드)의 평면도이다.
본 실시예에서, 상기 단차부(53)는 깊이가 약 2㎛이고 표면조도가 1㎛ 미만이다. 마찬가지로, 상기 단차부(53)는 폭이 약 20㎛이다. 표면조도는 JIS B 0601: 2001에 의거하여 측정하였다. 도 2 및 3에 나타낸 바와 같이, 본 실시예에서, 상기 비아도체(52)의 상단에 접속된 상기 도체층(42)(랜드)의 최대 직경은 상기 단차부(53)의 그것보다 크다. 즉, 상기 단차부(53)는 상기 도체층(42)으로 완전히 커버된다.
다음으로, 본 실시예의 다층배선 제조방법(10)을 설명한다.
우선, 기판의 대향측에 동박이 부착되는 동 클래드 적층을 준비한다. 드릴링머신을 사용하여, 상기 적층의 전후 표면 사이에서 상기 적층을 통하여 연장되도록 스루홀(도시하지 않음)을 상기 동 클래드 적층 내에 미리 형성한다. 상기 동 클래드 적층의 스루홀의 벽표면에 무전해 동도금 및 동 전해도금을 수행하여, 상기 각각의 스루홀 내에 상기 스루홀 도체(16)를 형성한다. 이어서, 상기 스루홀 도체(16)의 공동(空洞)을 절연수지재(에폭시 수지)로 충전하여, 상기 차단 몸체(17)를 형성한다.
더욱이, 상기 동 클래드 적층의 표면에는, 상기 차단 몸체(17)의 노출부를 포함하여, 상기 동 클래드 적층 표면 상에 동도금층을 형성하기 위하여 무전해 동도금 및 동 전해도금 처리를 수행한다. 이어서, 상기 동도금층 및 동박을, 예를 들면, 서브트랙티브법에 의하여 패턴화한다. 그 결과, 도 4에 나타낸 바와 같이, 상기 도체층(41) 및 상기 스루홀 도체(16)를 갖는 상기 코어기판(11)을 얻는다.
그리고나서, 상기 코어기판(11)의 코어 주표면(12) 상에 상기 제 1 빌드업층(31)을 형성하고 상기 코어 후표면(13) 상에 상기 제 2 빌드업층(32)을 형성하기 위하여 빌드업 단계를 수행한다. 구체적으로, 도 5에 나타낸 바와 같이, 열경화성 에폭시 수지에 실리카 충진제가 포함되는 상기 시트형 수지 층간 절연층(33,34)을 상기 코어기판(11)의 코어 주표면(12) 및 코어 후표면(13) 각각에 부착하고, 상기 수지 층간 절연층(33,34)을 어느 정도 경화(조기경화)시킨다(상기 층간 절연층 형성단계).
그리고나서, 도 6에 나타낸 바와 같이, 예를 들면, 엑시머 레이저, UV 레이저, 또는 CO2 레이저를 이용하여, 상기 수지 층간 절연층(33,34) 내에 소정 위치에 상기 비아홀(51)을 형성하기 위하여 레이저가공을 수행한다(상기 레이저 조사단계). 이 단계에서, 상기 수지 층간 절연층(33,34)의 소정 비아홀 형성위치는 제 1 레이저 에너지를 갖는 레이저 빔으로 조사하고, 상기 수지 층간 절연층(33,34)의 소정 단차부 형성위치는 상기 제 1 레이저 에너지보다 약한 제 2 레이저 에너지를 갖는 레이저 빔으로 조사한다. 그 결과, 도 7에 나타낸 바와 같이, 상기 수지 층간 절연층(33,34) 내에, 상기 비아홀(51)이 상기 도체층(41) 상부에 형성되며, 홈(54)이 상기 비아홀(51) 주위의 개구 가장자리 영역에 그들의 둘레 영역으로부터 함몰되도록 형성된다.
다음으로, 과망간산칼륨과 같은 부식액을 이용하여, 상기 비아홀(51) 내측으로부터 스미어를 제거하기 위하여 디스미어 단계(상기 조화단계)를 수행한다. 상기 디스미어 단계에서, 부식액을 사용하는 공정 이외에, 예를 들면, O2 플라즈마를 이용하는 플라즈마 애싱 공정을 수행할 수도 있다. 상기 디스미어 단계를 통하여, 도 8에 나타낸 바와 같이, 상기 수지 층간 절연층(33,34)의 표면이 조화된다. 그 결과, 상기 수지 층간 절연층(33,34)의 전체 표면은 굴곡 표면이 되며, 상기 단차부(53)는 상기 소정 단차부 형성 위치; 즉, 상기 비아홀(51)의 개구 가장자리에 형성된다; 마찬가지로, 상기 단차부(53)의 표면은 굴곡 표면이 된다. 상기 단차부(53)의 표면은 레이저 조사에 의하여 어느 정도 손상되므로, 상기 단차부(53)는 그들의 둘레 영역보다 표면조도가 높다.
도 9는 상기 디스미어 공정 이후에 취한 상기 비아홀(51) 및 그 둘레의 SEM 사진(60) 및 상기 단차부(53)를 확대하여 도시하는 SEM 사진(61)을 나타낸다. 상기 환형 단차부(53)가 상기 비아홀(51)의 개구 가장자리를 따라 형성되며 상기 단차부(53)가 그의 둘레 영역에서보다 높은 정도로 조화된다는 것이 도 9의 SEM 사진(60,61)으로부터 확인된다. 상기 디스미어 단계 이후에, 종래의 주지된 방법으로 무전해 동도금 및 동 전해도금을 수행함으로써, 상기 각각의 비아홀(51) 내에 상기 비아도체(52)를 형성한다. 더욱이, 종래의 주지된 방법(예를 들면, 세미에디티브 공정)에 의하여 에칭을 수행함으로써, 각각의 상기 수지 층간 절연층(33,34) 상에 소정 패턴으로 상기 도체층(42)을 형성한다(도 10 참조). 도 11은 상기 비아도체(52)의 두께 방향을 따라 상기 비아도체(52)의 축에서 취한 상기 비아도체(52)의 단면을 나타내는 SEM 사진(62) 및 상기 단면을 확대하여 나타내는 SEM 사진(63)을 도시한다. 도 11의 SEM 사진(62,63)으로부터 역시 상기 단차부(53)가 상기 비아홀(51)의 개구 가장자리 주위에 형성됨을 확인하였다.
마찬가지로, 상기 기타 수지 층간 절연층(35,36) 그리고 상기 패드(44,48)는 상기 수지 층간 절연층(33,34) 그리고 상기 도체층(42)을 형성하기 위하여 상술한 바와 유사한 방식으로 형성되며 상기 수지 층간 절연층(33,34) 상에 각각 적층된다. 다음으로, 감광성 에폭시 수지를 상기 수지 층간 절연층(35,36) 상에 도포하여 경화되게 함으로써, 상기 솔더 레지스트층(37,38)을 형성한다. 이어서, 상기 솔더 레지스트층(37,38)을 그 상부에 위치되는 각각의 소정 마스크로 노광하고 현상하여, 패터닝을 통하여 상기 솔더 레지스트층(38,37) 내에 상기 개구(40,46)를 각각 형성한다. 상술한 바의 단계를 통하여, 도 1에 나타낸 바의 상기 다층배선기판(10)을 제작한다.
따라서, 본 실시예는 다음의 효과를 발휘한다.
(1) 본 실시예의 상기 다층배선기판(10)에 의하면, 상기 수지 층간 절연층(33~36)에서, 상기 단차부(53)는 상기 비아홀(51) 주위의 개구 가장자리 영역 내에 형성된다. 상기 단차부(53)의 형성 덕분으로, 상기 비아홀(51) 주위의 개구 가장자리 영역 내에 단차부가 전혀 형성되지 않는 경우에 비하여, 상기 비아홀(51)의 개구 가장자리 근처에서 응력의 집중을 피하게 되고, 상기 도체층(42)과 각각의 상기 수지 층간 절연층(33~36) 사이의 접착을 보장할 수 있게 된다. 더욱이, 상기 단차부(53)는 그들의 둘레 영역에서보다 표면조도가 높으므로, 상기 도체층(42)과 각각의 상기 수지 층간 절연층(33~36) 사이의 접착강도가 상기 단차부(53)에서 충분히 강화될 수 있다. 그 결과, 상기 비아도체(52)와 상기 도체층(42) 사이의 접속부에서의 박리를 억제할 수 있고, 이에 따라 상기 비아도체(52)의 접속 신뢰성을 개선할 수 있다.
(2) 본 실시예의 상기 다층배선기판(10)에서, 상기 비아도체(52)의 상단에 접속되는 상기 도체층(42)(랜드)은 상기 단차부(53)보다 최대 직경이 크다. 이러한 특징 덕분으로, 상기 수지 층간 절연층(33,34)에서, 높은 표면조도를 갖는 상기 단차부(53)의 표면은 상기 도체층(42)(해당 랜드)로 신뢰성 있게 커버되고; 따라서, 패턴화된 배선 라인을 미세 피치로 형성할 수 있다.
(3) 본 실시예의 상기 다층배선기판(10)에서, 상기 비아홀(51), 상기 단차부(53), 및 상기 도체층(42)의 랜드는 동축으로 배치된다. 이 경우, 상기 단차부(53)는 상기 비아홀(51) 주위에 비교적 용이하게 형성 가능하다. 또한, 상기 도체층(42)은 상기 비아홀(51)의 개구 가장자리를 따라 접착강도가 균일하도록 형성 가능하다.
(4) 본 실시예의 상기 다층배선기판(10)에서, 상기 수지 층간 절연층(33~36)은 수지 절연 물질이 60중량%의 양으로 실리카 충진제를 포함하는 빌드업재를 이용함으로써 형성된다. 이 경우, 상기 수지 층간 절연층(33~36)은 종래의 수지 층간 절연층(약 30%의 실리카 충진제 함량을 갖는)보다 큰 양으로 실리카 충진제를 포함하므로, 상기 디스미어 단계 이후에 측정된 바 상기 수지 층간 절연층(33~36)의 표면조도를 억제할 수 있다. 그 결과, 상기 도체층(42)의 패턴화된 배선 라인은 상기 수지 층간 절연층(33~36) 상에 미세 피치로 형성 가능하다.
다음으로, 본 발명의 제 2 실시예에 의한 상기 반도체 패키지(110) 및 그의 제조 방법을 도면을 참조하여 상세히 설명한다. 도 12에 나타낸 바와 같이, 본 실시예의 반도체 패키지(110)는 BGA(볼 그리드 어레이) 유형으로 되며, 다층배선기판(111) 및 반도체 집적회로 소자인 IC 칩(121)(칩 부품)으로 구성된다. 특히, 상기 반도체 패키지(110)의 유형은 BGA에 한정되지 않으며, PGA(핀 그리드 어레이), LGA(랜드 그리드 어레이), 등으로 될 수 있다. 상기 IC 칩(121)은 바람직하게는 열팽창 계수가 4.2ppm/℃인 실리콘으로 형성되며 15.0㎜(길이) × 15.0㎜(폭) × 0.8㎜(두께)의 크기로 되는 직사각형 평판의 형태를 띈다.
한편, 예시적인 상기 다층배선기판(111)은 코어기판을 갖지 아니하며, 동(층간 배선)으로 형성되는 도체층(151) 및 상기 도체층(151)과 교호로 적층되는 4개의 수지절연층(143,144,145,146)으로 구성되는 배선 적층부(140)(적층구조)를 갖는다. 본 실시예의 상기 배선 적층부(140)는 바람직하게는 상부로부터 볼 때 대체로 직사각형 형상이며, 50.0㎜(길이) × 50.0㎜(폭) × 0.4㎜(두께)의 크기를 갖는다. 본 실시예에서, 상기 수지절연층(143~146)의 열팽창 계수는 약 10 내지 60ppm/℃(구체적으로, 약 20ppm/℃)이다. 특히, 상기 수지절연층(143~146)의 열팽창 계수는 30℃ 및 유리 전이온도(Tg) 사이의 측정값의 평균치를 칭한다.
도 12에 나타낸 바와 같이, 다수의 단자패드(130)(표면 접속 단자)는 상기 배선 적층부(140)의 주면(141) 상에 (제 4 수지절연층(146)의 표면 상에) 어레이로 배치된다. 도 13에 나타낸 바와 같이, 각각의 상기 단자패드(130)는 동도금층(131)(동층), 니켈 도금층(132)(니켈층), 및 금 도금층(133)(금층)이 이 순서대로 적층되는 적층구조를 갖는다. 상기 동도금층(131)의 두께는 10㎛보다 작지 않고 20㎛보다 작게 설정된다(본 실시예에서는, 10㎛). 상기 니켈 도금층(132)의 두께는 3㎛보다 작지 않고 10㎛보다 작게 설정된다(본 실시예에서는, 5㎛). 상기 금 도금층(133)의 두께는 0.1㎛보다 작지 않고 3㎛보다 작게 설정된다(본 실시예에서는, 0.5㎛).
다수의 솔더범프(154)는 상기 단자패드(130)의 표면 상에 배치된다. 상기 IC 칩(121)의 단자(122)는 상기 솔더범프(154)에 표면-접속된다. 상기 IC 칩(121)은 상기 배선 적층부(140)의 주면(141) 상에 장착된다. 특히, 상기 단자패드(130) 및 상기 솔더범프(154)가 형성되는 영역은 상기 IC 칩(121)이 장착 가능한 IC-칩 장착영역(123)이다.
한편, 도 12에 나타낸 바와 같이, 다수의 BGA용 패드(153)는 상기 배선 적층부(140)의 후면(142) 상에 어레이로 배치된다(상기 제 1 수지절연층(143)의 하부 표면 상에). 상기 BGA용 패드(153)는 니켈 도금층 및 금 도금층이 이 순서대로 동 단자 상에 적층되는 층구조를 갖는다. 더욱이, 상기 수지절연층(143)의 하부 표면은 실질적으로 전체가 솔더 레지스트층(147)으로 커버된다. 상기 BGA용 패드(153)를 노출시키기 위한 개구부(148)는 상기 솔더 레지스트층(147) 내에서 그의 소정 위치에 형성된다. 마더보드 접속을 위한 다수의 솔더범프(155)는 상기 BGA용 패드(153)의 표면 상에 배치되며, 상기 배선 적층부(140)는 도시되지 않은 마더보드 상에 상기 솔더범프(155)를 통하여 장착된다.
도 12 및 도 13에 나타낸 바와 같이, 각각의 상기 수지절연층(143~146)은 비아홀(156) 및 그 내부에 형성되는 비아도체(157)를 갖는다. 각각 원뿔대 형상으로 되는 상기 비아홀(156)은 YAG 레이저 또는 탄산가스 레이저에 의하여 각각의 상기 수지절연층(143~146)에 드릴링을 수행함으로써 형성된다. 상기 비아도체(157)는 상기 배선 적층부(140)의 후면(142)을 향하여 직경이 증가되는 도체이며(도 1 및 도 2에서의 하측), 상기 도체층(151), 상기 단자패드(130), 및 상기 BGA용 패드(153) 사이에 전기접속을 형성한다. 상기 단자패드(130)는 상기 비아(157)의 작은-직경-측 단부(158)에 접속된다(도 13 참조). 상기 도체(157)의 큰-직경-측 단면(158)은 상기 도체층(151)(층간 배선)에 접속된다.
도 13에 나타낸 바와 같이, 단차부(161)는 상기 단차부가 상기 개구 가장자리 영역 주위의 둘레 영역으로부터 함몰되도록 상기 비아홀(156) 주위에서 상기 층간 절연층(146)의 표면의 각각의 개구 가장자리 영역 내에 형성되며, 상기 단차부(161)는 상기 둘레 영역보다 표면조도가 높다. 도 2는 상기 수지 층간 절연층(146) 내에 형성되는 상기 비아홀(156) 및 상기 비아도체(157)를 도시하며, 상기 비아도체(157)는 상기 하부측(상기 하부 도체층)의 상기 도체층(151)과 상기 상부측(상기 상부 도체층)의 상기 도체층(130)을 접속시킨다. 또한, 이상에서는 상기 단자패드(130)가 상기 솔더범프(154)를 통하여 IC 칩(121)과의 접속을 위한 패드인 것으로 기술된다.
상기 층간 배선(151)은 상기 단차부(161) 및 상기 둘레 영역 상에 형성되며, 기타 비아도체(157)는 상기 둘레 영역에 형성되는 상기 층간 배선(151) 부분에 접속된다. 바람직하게는, 상기 층간 절연층(146)의 단차부(161) 상에 형성되는 상기 층간 배선(151) 부분의 두께(t1)는 상기 층간 절연층의 둘레 영역(146) 상에 형성되는 상기 층간 배선(151) 부분의 두께(t2)보다 크다. 상기 층간 배선(151)은 비아도체(157)의 하단부에 접속되는 랜드를 포함한다. 본 실시예에서, 상기 비아도체(157)의 하단에 접속되는 상기 층간 배선(151)(랜드)의 최대 직경은 상기 단차부(161)의 그것보다 크다. 즉, 상기 단차부(161)는 상기 층간 배선(151)으로 완전히 커버되었다.
다음으로, 상기 반도체 패키지(110)의 제조 방법을 설명한다. 본 실시예는 충분한 강도를 갖는 지지기판(유리 에폭시 기판 등)이 준비되는 방법을 이용하며, 상기 다층배선기판(111)의 도체층(151) 및 수지절연층(143~146)(상기 배선 적층부(140))을 상기 지지기판 상에 빌트업한다.
구체적으로, 적층되는 금속시트(즉,지지층)는 상기 지지기판의 각각의 대향면 상에 배치된다. 각각의 상기 적층 금속시트는 2개의 동박층으로 구성되며 분리 가능하게 함께 결합된다. 구체적으로, 각각의 적층 금속시트는 상기 동박층을 적층함으로써 그리고 그들 사이에 개재되는 금속 도금(예를 들면, 크롬 도금)을 가지며 형성된다. 표면이 상기 대향 동박층을 향하지 않는 각각의 상기 동박층의 표면은 조화되므로, 미세 피츠 및 돌기가 그 상부에 존재하게 된다.
이어지는 단자 형성단계에서, 레지스트(마스크)로서 기능하는 드라이 필름(두께: 약 15㎛)은 각각의 상기 적층 금속시트 상에 적층된다. 다음으로, 노광 및 현상을 수행함으로써, 상기 동박층의 표면 부분을 노출시키도록 상기 드라이 필름의 소정 위치에 개구(직경: 100㎛)가 형성된다. 이어서, 금 도금층(133), 니켈 도금층(132) 및 동도금층(131)을 상기 개구로부터 노출되는 상기 동박층 부분 상에 이 순서대로 적층함으로써, 상기 단자패드(130)가 형성된다. 더욱 구체적으로, 소정 두께를 갖는 금 도금층(133)을 형성하기 위하여 전해 금도금을 우선 수행한다. 또한, 소정 두께를 갖는 동도금층(131)이 상기 니켈 도금층(132) 상에 형성되도록 전해동도금을 수행한다. 따라서, 상기 단자패드(130)가 완성된다. 그 후, 상기 드라이 필름을 제거한다.
이어지는 수지-절연-층 형성단계에서, 시트-형 절연수지 기판을 상기 적층 금속시트 모두에 적층하고; 그 결과의 적층체(laminate)에 진공-합착 가열 프레스 기계로 진공 하에 압력 및 열을 가하며; 그리고, 상기 적층체를 경화시킴으로써, 상기 단자패드(130)를 커버하는 제 4 수지절연층(146)을 형성한다. 이어서, 레이저가공을 통하여, 상기 비아홀(156)을 상기 수지절연층(146)의 소정 위치에 형성하며, 상기 비아홀(156) 내의 스미어를 제거하기 위하여 종래의 주지된 디스미어 공정을 수행한다. 이 단계에서, 상기 수지 층간 절연층(146)의 소정 비아홀 형성위치는 제 1 레이저 에너지를 갖는 레이저 빔으로 조사하고, 상기 수지 층간 절연층(146)의 소정 단차부 형성위치는 상기 제 1 레이저 에너지보다 약한 제 2 레이저 에너지를 갖는 레이저 빔으로 조사한다. 그 결과, 도 13에 나타낸 바와 같이, 상기 비아홀(156) 주위의 개구 가장자리 영역에 그들의 둘레 영역으로부터 함몰되도록 홈(161)을 형성한다.
이어지는 도체 형성단계에서, 종래의 주지된 방법에 의하여 무전해 동도금 및 전해동도금을 수행함으로써, 상기 비아도체(157)를 상기 비아홀(156) 내에 형성한다. 이 때에, 상기 수지절연층(146) 내에 형성되는 상기 비아도체(157)의 작은-직경-측 단면(158)은 상기 단자패드(130)에 접속된다. 더욱이, 종래의 주지된 방법(예를 들면, 세미에디티브 방법)에 의하여 에칭을 수행함으로써, 소정 패턴의 도체층(151)을 각각의 상기 수지절연층(146) 상에 형성한다.
상기 제 1 내지 제 3 수지절연층(143~145) 그리고 나머지 도체층(151)은 상술한 바의 제 4 수지절연층(146) 및 상술한 바의 도체층(151)의 형성에 이용된 바와 동일한 방법에 의하여 형성되며, 상기 수지절연층(146) 상에 적층된다. 이어서, 상기 BGA용 패드(153)를 갖는 각각의 수지절연층(143) 상에 감광성 에폭시 수지를 도포하고 경화시킴으로써, 솔더 레지스트층(147)을 형성한다. 다음으로, 상기 솔더 레지스트층(147) 상에 배치되는 소정 패턴을 갖는 마스크로써 노광 및 현상을 수행함으로써 상기 솔더 레지스트층(147) 내에 개구부(148)를 형성한다. 상술한 바의 제조 단계를 수행한 결과, 상기 적층된 금속시트, 상기 수지절연층(143~146), 및 상기 도체층(151)이 상기 지지기판의 각각의 대향측에 적층되는 적층체가 형성된다. 각각의 적층된 금속시트 상에 위치되는 상기 적층체 부분은 배선 적층부(140)로서 기능한다.
이어서, 상기 적층체는 상기 배선 적층부(140) 주위의 상기 적층체 부분을 제거하기 위하여 다이싱 장치(도시 않됨)에 의하여 절단된다. 이 때에, 상기 배선 적층부(140)는 상기 배선 적층부(140)와 상기 배선 적층부(140) 주위의 둘레부 사이의 경계에서 상기 지지기판과 함께 절단된다. 이러한 절단의 결과로, 상기 수지절연층(146) 내에 매설되는 상기 적층 금속시트의 외측 가장자리부가 외부에 노출된다. 즉, 상기 둘레부의 제거를 통하여, 상기 지지기판 및 상기 수지절연층이 함께 결합되는 영역이 소실된다. 그 결과, 상기 배선 적층부(140)가 상기 적층 금속시트를 통해서만 상기 지지기판에 접속되는 상태가 발생된다.
이어지는 지지층 제거단계에서, 상기 적층체는 우선 상기 배선 적층부(140) 및 상기 지지기판으로 분리되므로, 상기 동박층이 노출된다. 구체적으로, 상기 지지기판으로부터 상기 배선 적층부(140)를 분리하기 위하여 각각의 적층 금속시트 2개의 동박층은 그들 사이의 경계에서 서로 분리된다. 더욱이, 상기 동박층을 제거하고 상기 단자패드(130)의 금층(133) 등을 상기 주면(141)으로부터 노출하기 위하여, 각각의 배선 적층부(140) 주면(141) 상의 상기 동박층에 에칭을 수행한다(상기 수지절연층(146)). 이어지는 솔더-범프 형성단계에서, IC 칩 접속을 위한 상기 솔더범프(154)는 상기 다층배선기판(111)의 최외곽 수지절연층(146) 상에 형성되는 상기 다수의 단자패드(130) 상에 형성된다.
그 후, 상기 IC 칩(121)은 상기 IC-칩 장착영역(123) 내에 위치될 상기 배선 적층부(140) 상에 장착된다. 이 때에, 상기 IC 칩(121)의 단자(122)는 상기 배선 적층부(140) 상에서 상기 솔더범프(154)와 일치하게 배열된다. 이어서, 상기 솔더범프(154)는 리플로우를 위하여 가열된다. 그 결과, 상기 단자(122)는 상기 솔더범프(154)에 결합되고, 상기 IC 칩(121)은 상기 배선 적층부(140) 상에 장착되므로, 도 12의 상기 반도체 패키지(110)가 완성된다.
본 발명의 실시예는 아래와 같이 수정 가능하다.
상술한 바의 실시예의 다층배선기판(10)에서, 상기 단차부(53)는 상기 비아홀(51)에 동축으로 형성된다. 그러나, 본 발명은 이에 한정되지 않는다. 도 14 내지 도 16은 수정된 단차부(53a~53c)을 도시한다. 도 14의 상기 단차부(53a)는 그의 부분이 방사상 외측으로 돌출되는 원형 형상을 갖는다. 도 15의 상기 단차부(53b)는 타원형 형상을 갖는다. 더욱이, 도 16의 상기 단차부(53c)는 상기 비아홀(51)에 편심되는 형상으로 된다. 상기 단차부(53a~53c)의 형상은, 예를 들면, 상기 비아도체(52)와 상기 도체층(42)의 패턴화된 배선 라인 사이의 접속부의 위치에 따라 적절히 수정 가능하다. 이 덕분에, 상기 비아도체(52)에서의 박리를 신뢰성 있게 억제할 수 있다.
상술한 바의 실시예에 의하면, 상기 레이저 조사단계에서, 상기 수지 층간 절연층(33~36)의 소정 비아홀 형성위치는 제 1 레이저 에너지를 갖는 레이저 빔으로 조사되며, 상기 수지 층간 절연층(33~36)의 소정 단차부 형성위치는 상기 제 1 레이저 에너지보다 약한 제 2 레이저 에너지를 갖는 레이저 빔으로 조사된다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들면, 상기 소정 비아홀 형성위치 및 상기 소정 단차부 형성위치는 상기 수지 층간 절연층(33~36) 내에 상기 비아홀(51)을 형성하고 상기 단차부(53)를 형성하기 위하여 상이한 타이밍으로 레이저 빔 조사 가능하다.
다음으로, 상술한 바의 실시예가 구현하는 기술 사상은 아래에 열거된다.
(1) 수단 1 내지 2 중 어느 하나에 있어서, 상기 비아도체는 충전된 비아임을 특징으로 하는 다층배선기판.
(2) 수단 1 내지 2 중 어느 하나에 있어서, 상기 비아도체는 동도금임을 특징으로 하는 다층배선기판.
(3) 수단 1 내지 2 중 어느 하나에 있어서, 상기 층간 절연층은 열경화성 수지로 형성되는 빌드업재를 사용함으로써 형성됨을 특징으로 하는 다층배선기판.
(4) 수단 3에 있어서, 상기 조화단계는 디스미어 단계임을 특징으로 하는 다층배선기판 제조방법.
10,111 - 다층배선기판 33~36,143~146 - 수지 층간 절연층
41,156 - 하부 도체층(층간 배선) 42 - 상부 도체층
51 - 비아홀 52 - 비아도체
53,53a~53c,161 - 단차부
130 - 상부 도체층으로서 기능하는 단자패드
t1 - 층간 절연층의 단차부 상에 형성된 층간 배선 부분의 두께
t2 - 층간 절연층의 둘레 영역 상에 형성된 층간 배선 부분의 두께

Claims (13)

  1. 상부 도체층으로부터 하부 도체층을 격리하는 층간 절연층 내에 비아홀이 형성되며, 상기 하부 도체층 및 상기 상부 도체층을 연결하기 위하여 각각의 비아홀 내에 비아도체가 형성되는 다층배선기판으로서,
    상기 층간 절연층의 표면은 굴곡 표면(rough surface)이며; 상기 비아홀은 상기 층간 절연층의 굴곡 표면에서 개구되고; 단차부는 상기 단차부가 상기 비아홀 주위의 개구 가장자리 영역(opening verge regions)을 둘러싸는 둘레 영역으로부터 함몰되도록 상기 비아홀 주위의 개구 가장자리 영역에 형성되고; 상기 단차부는 상기 둘레 영역보다 표면조도가 높고; 상기 상부 도체층은 상기 비아도체의 상단에 연속적으로 접속되는 랜드를 구성하고; 그리고 상기 상부 도체층은 상기 단차부의 상부 표면 및 상기 둘레 영역의 상부 표면을 커버하는 것을 특징으로 하는 다층배선기판.
  2. 청구항 1에 있어서,
    상기 랜드의 최대 직경은 상기 단차부의 최대 직경보다 큼을 특징으로 하는 다층배선기판.
  3. 청구항 2에 있어서,
    상기 비아홀, 상기 단차부, 및 상기 랜드는 동축으로 배치됨을 특징으로 하는 다층배선기판.
  4. 청구항 1에 있어서,
    상기 단차부는 1㎛ 내지 3㎛의 깊이 및 1㎛ 미만의 표면조도를 가짐을 특징으로 하는 다층배선기판.
  5. 청구항 1에 있어서,
    상기 단차부는 10㎛ 내지 30㎛의 폭을 가짐을 특징으로 하는 다층배선기판.
  6. 청구항 1에 있어서,
    상기 층간 절연층은 50중량% 이상의 양으로 무기충전제를 포함하는 절연수지재로 형성됨을 특징으로 하는 다층배선기판.
  7. 청구항 1에 있어서,
    상기 층간 절연층의 단차부 상에 형성되는 상기 상부 도체층 부분의 두께는 상기 층간 절연층의 둘레 영역 상에 형성되는 상기 상부 도체층 부분의 두께보다 큼을 특징으로 하는 다층배선기판.
  8. 층간 절연층; 상기 층간 절연층 내에 형성되는 비아홀 내로 충전되는 비아도체; 상기 층간 절연층 내에 매설되는 단자패드; 및 상기 층간 절연층의 표면 상에 형성되며 상기 비아도체를 통하여 상기 단자패드에 접속되는 층간 배선으로 이루어지며, 여기에서 상기 비아홀은 그들의 직경이 상기 단자패드측으로부터 상기 층간 배선측을 향하여 증가되는 형상으로 되고, 단차부는 상기 단차부가 상기 비아홀 주위의 개구 가장자리 영역을 둘러싸는 둘레 영역으로부터 함몰되도록 상기 비아홀 주위에서 상기 층간 절연층의 표면의 각각의 개구 가장자리 영역 내에 형성되고; 상기 단차부는 상기 둘레 영역보다 표면조도가 높고; 상기 층간 배선은 상기 비아도체의 상단에 연속적으로 접속되는 랜드를 포함하며; 그리고 상기 랜드는 상기 단차부의 상부 표면 및 상기 둘레 영역의 상부 표면을 커버하는 것을 특징으로 하는 다층배선기판.
  9. 청구항 8에 있어서,
    상기 층간 배선은 상기 단차부 및 상기 둘레 영역 상에 형성되며, 및 기타 비아도체는 상기 둘레 영역 상에 형성되는 상기 층간 배선 부분에 접속됨을 특징으로 하는 다층배선기판.
  10. 청구항 8 또는 청구항 9에 있어서,
    상기 층간 절연층의 단차부 상에 형성되는 상기 층간 배선 부분의 두께는 상기 층간 절연층의 둘레 영역 상에 형성되는 상기 층간 배선 부분의 두께보다 큼을 특징으로 하는 다층배선기판.
  11. 청구항 8 또는 청구항 9에 있어서,
    상기 랜드의 최대 직경은 상기 단차부의 최대 직경보다 큼을 특징으로 하는 다층배선기판.
  12. 청구항 8 또는 청구항 9에 있어서,
    상기 단자패드는 솔더범프를 통하여 반도체칩에 접속됨을 특징으로 하는 다층배선기판.
  13. 청구항 1 내지 청구항 7 중 어느 한 항에 기술된 다층배선기판을 제조하기 위한 방법으로서:
    하부 도체층을 커버하는 층간 절연층을 형성하는 층간 절연층 형성단계;
    상기 층간 절연층의 소정의 비아홀 형성위치에 대해서 제 1 레이저 에너지를 갖는 레이저 빔을 조사하여 비아홀을 형성하고, 상기 층간 절연층의 소정의 단차부 형성위치에 대해서 상기 제 1 레이저 에너지보다 약한 제 2 레이저 에너지를 갖는 레이저 빔을 조사하여 단차부를 형성하는 레이저 조사단계;
    상기 레이저 조사단계 이후에, 상기 층간 절연층을 조화(roughening)하여 상기 층간 절연층의 전체 표면을 굴곡 표면으로 하고, 상기 단차부를 상기 소정 단차부 형성위치에 형성하며, 상기 단차부의 표면을 굴곡 표면으로 하기 위한 조화 단계; 및
    상기 비아홀에 비아도체를 형성함과 아울러 상기 층간 절연층 상에 상부 도체층을 형성하는 도체 형성단계;로 이루어지는 다층배선기판 제조방법.
KR1020110136459A 2010-12-16 2011-12-16 다층배선기판 및 그의 제조방법 Expired - Fee Related KR101475109B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2010-280320 2010-12-16
JP2010280320 2010-12-16
JPJP-P-2011-240394 2011-11-01
JP2011240394A JP5855905B2 (ja) 2010-12-16 2011-11-01 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20120067968A KR20120067968A (ko) 2012-06-26
KR101475109B1 true KR101475109B1 (ko) 2014-12-22

Family

ID=46233317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110136459A Expired - Fee Related KR101475109B1 (ko) 2010-12-16 2011-12-16 다층배선기판 및 그의 제조방법

Country Status (5)

Country Link
US (1) US8946906B2 (ko)
JP (1) JP5855905B2 (ko)
KR (1) KR101475109B1 (ko)
CN (1) CN102573280B (ko)
TW (1) TWI482542B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017086699A1 (ko) * 2015-11-16 2017-05-26 주식회사 엘지화학 반도체 소자의 빌드 업 방법
KR20220158603A (ko) * 2021-05-24 2022-12-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
TWI601250B (zh) 2011-07-22 2017-10-01 先進封裝技術私人有限公司 用於製造半導體封裝元件之半導體結構及其製造方法
CN106711104B (zh) 2011-10-20 2021-01-05 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
CN103137570B (zh) * 2011-11-29 2016-02-10 先进封装技术私人有限公司 基板结构、半导体封装元件及基板结构的制造方法
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
US8633588B2 (en) 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
KR20140021910A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 코어기판 및 이를 이용한 인쇄회로기판
JP2014045071A (ja) * 2012-08-27 2014-03-13 Ibiden Co Ltd プリント配線板及びその製造方法
KR101995276B1 (ko) * 2013-01-18 2019-07-02 메이코 일렉트로닉스 컴파니 리미티드 부품내장기판 및 그 제조방법
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
JP6162458B2 (ja) * 2013-04-05 2017-07-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US20140306349A1 (en) * 2013-04-11 2014-10-16 Qualcomm Incorporated Low cost interposer comprising an oxidation layer
US9607938B2 (en) * 2013-06-27 2017-03-28 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
JP6418757B2 (ja) * 2014-03-03 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
JP2016039290A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板および半導体パッケージ
JP2016039302A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板とその製造方法および半導体パッケージ
WO2016084374A1 (ja) * 2014-11-28 2016-06-02 日本ゼオン株式会社 デスミア処理方法および多層プリント配線板の製造方法
CN107211525B (zh) * 2014-12-16 2020-11-06 安费诺有限公司 用于印刷电路板的高速互连
US9899238B2 (en) * 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
CN104968162A (zh) * 2015-05-26 2015-10-07 维沃移动通信有限公司 一种印刷电路板的加工方法及印刷电路板
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
JP2017063163A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 指紋センサー用配線基板
JP6502814B2 (ja) * 2015-09-25 2019-04-17 京セラ株式会社 指紋センサー用配線基板
KR102032952B1 (ko) * 2015-11-16 2019-10-16 주식회사 엘지화학 반도체 소자의 빌드 업 방법
CN107484323B (zh) * 2016-06-07 2019-09-20 鹏鼎控股(深圳)股份有限公司 多层柔性电路板及其制作方法
KR101952864B1 (ko) 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
TWI604763B (zh) 2016-11-18 2017-11-01 同泰電子科技股份有限公司 軟硬複合板結構
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN212463677U (zh) * 2017-05-26 2021-02-02 株式会社村田制作所 多层布线基板以及电子设备
KR102069659B1 (ko) 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
EP3761506A4 (en) * 2018-03-02 2021-12-01 Kyocera Corporation COMPOSITE SUBSTRATE AND PIEZOELECTRIC ELEMENT
KR102214641B1 (ko) * 2018-07-16 2021-02-10 삼성전기주식회사 인쇄회로기판
KR102145204B1 (ko) 2018-08-30 2020-08-18 삼성전자주식회사 반도체 패키지
US12250863B2 (en) 2019-01-31 2025-03-11 MIANYANG BOE OPTOELECTRONICS TECHNOLOGY CO., Ltd OLED display panel and OLED display device
CN109801874A (zh) * 2019-01-31 2019-05-24 绵阳京东方光电科技有限公司 过孔结构及其制造方法、电子器件、显示装置
KR102564761B1 (ko) 2019-03-07 2023-08-07 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
US20220165650A1 (en) 2019-03-07 2022-05-26 Absolics Inc. Packaging substrate and semiconductor apparatus comprising same
KR102537005B1 (ko) 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
JP7254930B2 (ja) 2019-03-12 2023-04-10 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
KR102396184B1 (ko) 2019-03-12 2022-05-10 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
KR102537004B1 (ko) 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 패키징 기판 및 이의 제조방법
KR102515304B1 (ko) 2019-03-29 2023-03-29 앱솔릭스 인코포레이티드 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
US10818625B1 (en) * 2019-06-19 2020-10-27 Nanya Technology Corporation Electronic device
KR102723475B1 (ko) 2019-06-24 2024-10-30 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
EP3905323B1 (en) 2019-08-23 2024-08-14 Absolics Inc. Packaging substrate and semiconductor device comprising same
JP7428000B2 (ja) * 2020-02-20 2024-02-06 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法
JP7397718B2 (ja) * 2020-02-28 2023-12-13 京セラ株式会社 印刷配線板及び印刷配線板の製造方法
KR20210128206A (ko) 2020-04-16 2021-10-26 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US12255130B2 (en) * 2020-05-27 2025-03-18 Intel Corporation Airgap structures for high speed signal integrity
US20230300983A1 (en) * 2020-07-29 2023-09-21 Kyocera Corporation Circuit substrate and method for manufacturing the same
DE102020122323A1 (de) * 2020-08-26 2022-03-03 Infineon Technologies Ag Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
JP2022108637A (ja) * 2021-01-13 2022-07-26 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR20230023492A (ko) * 2021-08-10 2023-02-17 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
JPWO2023162965A1 (ko) * 2022-02-28 2023-08-31

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316738B1 (en) * 1996-01-11 2001-11-13 Ibiden Co., Ltd. Printed wiring board and manufacturing method thereof
US7084056B2 (en) * 2003-07-01 2006-08-01 Samsung Electronics Co., Ltd. Electrical interconnection, method of forming the electrical interconnection, image sensor having the electrical interconnection and method of manufacturing the image sensor
US20090029506A1 (en) * 2007-02-07 2009-01-29 Shinko Electric Industries Co., Ltd. Method of manufacturing semiconductor device
US7807567B2 (en) * 2003-05-30 2010-10-05 Nec Electronics Corporation Semiconductor device with interconnection structure for reducing stress migration

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JP4464790B2 (ja) 1998-12-24 2010-05-19 日本特殊陶業株式会社 配線基板の製造方法
JP2000244127A (ja) 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
US6674017B1 (en) 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
JP2005150553A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
TWI396474B (zh) 2007-03-22 2013-05-11 Ngk Spark Plug Co 多層配線基板的製造方法
US8263878B2 (en) 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
JP2010114434A (ja) 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316738B1 (en) * 1996-01-11 2001-11-13 Ibiden Co., Ltd. Printed wiring board and manufacturing method thereof
US7807567B2 (en) * 2003-05-30 2010-10-05 Nec Electronics Corporation Semiconductor device with interconnection structure for reducing stress migration
US7084056B2 (en) * 2003-07-01 2006-08-01 Samsung Electronics Co., Ltd. Electrical interconnection, method of forming the electrical interconnection, image sensor having the electrical interconnection and method of manufacturing the image sensor
US20090029506A1 (en) * 2007-02-07 2009-01-29 Shinko Electric Industries Co., Ltd. Method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017086699A1 (ko) * 2015-11-16 2017-05-26 주식회사 엘지화학 반도체 소자의 빌드 업 방법
KR20220158603A (ko) * 2021-05-24 2022-12-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
KR102751635B1 (ko) * 2021-05-24 2025-01-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
TWI482542B (zh) 2015-04-21
KR20120067968A (ko) 2012-06-26
JP5855905B2 (ja) 2016-02-09
CN102573280A (zh) 2012-07-11
US8946906B2 (en) 2015-02-03
JP2012142559A (ja) 2012-07-26
US20120153463A1 (en) 2012-06-21
CN102573280B (zh) 2014-11-12
TW201242452A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US8959760B2 (en) Printed wiring board and method for manufacturing same
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
TWI423754B (zh) 多層配線基板及其製造方法
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
KR101562486B1 (ko) 다층배선기판 및 그 제조방법
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
TWI617225B (zh) 印刷電路板及其製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2011199077A (ja) 多層配線基板の製造方法
JP2011119501A (ja) 多層基板の製造方法
US10674608B2 (en) Printed circuit board and manufacturing method thereof
TW201334647A (zh) 多層配線基板及其製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
TW201347639A (zh) 多層配線基板之製造方法
JP5302920B2 (ja) 多層配線基板の製造方法
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
JP2013123035A (ja) 多層配線基板の製造方法
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
JP2022179156A (ja) 配線基板及び配線基板の製造方法
JP5269757B2 (ja) 多層配線基板
JP2021012958A (ja) プリント配線板

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111216

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120813

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20111216

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130729

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140423

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141024

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141215

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141215

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171120

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee