[go: up one dir, main page]

KR101465606B1 - 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법 - Google Patents

적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법 Download PDF

Info

Publication number
KR101465606B1
KR101465606B1 KR1020080039822A KR20080039822A KR101465606B1 KR 101465606 B1 KR101465606 B1 KR 101465606B1 KR 1020080039822 A KR1020080039822 A KR 1020080039822A KR 20080039822 A KR20080039822 A KR 20080039822A KR 101465606 B1 KR101465606 B1 KR 101465606B1
Authority
KR
South Korea
Prior art keywords
voltage
common
common voltage
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080039822A
Other languages
English (en)
Other versions
KR20090114059A (ko
Inventor
김시우
강재성
김효진
김종현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080039822A priority Critical patent/KR101465606B1/ko
Priority to US12/385,706 priority patent/US8482502B2/en
Priority to CN2009101377131A priority patent/CN101572068B/zh
Priority to TW98114079A priority patent/TWI467553B/zh
Priority to JP2009111302A priority patent/JP5680836B2/ja
Publication of KR20090114059A publication Critical patent/KR20090114059A/ko
Application granted granted Critical
Publication of KR101465606B1 publication Critical patent/KR101465606B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Amplifiers (AREA)

Abstract

공통 전압발생기, 이를 포함하는 디스플레이 장치, 및 공통 전압 발생방법이 개시된다. 상기 공통 전압발생기는 제1 입력전압과 제2 입력전압의 차이를 증폭하여 증폭된 전압을 공통전압으로서 출력하는 연산증폭기; 및 상기 연산증폭기의 제1 공통전압 출력 모드에서 제1 전압과 제2 전압을 상기 연산증폭기의 전원으로 전송하고, 제2 공통전압 출력 모드에서 제3 전압과 제4 전압을 상기 연산증폭기의 상기 전원으로 전송하기 위해서 배열되는 스위치들을 포함한다. 본 발명에 의한 공통 전압발생기는 적은 면적과 높은 효율을 가짐으로써 소비되는 전력, 칩 사이즈, 및 모듈 전체의 비용 증가를 줄일 수 있는 효과가 있다.
디스플레이 장치, 공통 전압

Description

적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를 포함하는 디스플레이 장치, 및 공통 전압 발생방법{Common voltage generator having small area and high efficiency, display device having the same, and method thereof}
본 발명은 공통 전압 발생 기술에 관한 것으로, 보다 상세하게는 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를 포함하는 디스플레이 장치, 및 공통 전압 발생방법에 관한 것이다.
박막 트랜지스터 액정 표시 장치(thin film transistor liquid crystal display, 이하 "TFT-LCD"라 한다.)는 대표적인 평면 패널 디스플레이 장치(flat pannel display device)이며, TV, 모니터, 휴대 전화 등에 널리 이용되고 있다.
일반적으로 상기 TFT-LCD는 소스 드라이버, 공통 전압 발생기, 및 다수의 소스 라인들과 공통전압 라인을 포함하는 디스플레이 패널을 포함한다.
소스 드라이버는 다수의 소스 라인들 중에서 대응되는 소스 라인에 디지털 영상 신호에 상응하는 아날로그 전압을 출력한다.
공통 전압 발생기는 다수의 소스 라인들 중에서 대응되는 소스 라인에 디지 털 영상 신호에 상응하는 아날로그 전압과 반대 극성에 해당되는 공통전압(예컨대, 제1 공통전압과 상기 제1 공통전압보다 낮은 전압레벨의 제2 공통전압)을 출력하여 액정의 열화 방지를 한다.
공통 전압 발생기가 제1 공통전압과 제2 공통전압을 가변하여 출력하는 이유는 주지된 바와 같이 액정의 화질개선 효과를 얻는 데 있다.
그러나, 일반적인 공통 전압 발생기는 복수의 증폭기들, 복수의 외장 캐패시터들, 복수의 멀티플렉서들, 및 상기 복수의 외장 캐패시터들의 접속을 위한 외장 패드(pad) 등을 포함하여 소비되는 전력, 칩 사이즈, 및 모듈 전체의 비용이 증가하는 문제점이 발생될 수 있다.
따라서, 본 발명이 해결하고자 하는 기술적 과제는 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를 포함하는 디스플레이 장치, 및 공통 전압 발생방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 공통 전압발생기는, 제1 입력전압과 제2 입력전압의 차이를 증폭하여 증폭된 전압을 공통전압으로서 출력하는 연산증폭기; 및 상기 연산증폭기의 제1 공통전압 출력 모드에서 제1 전압과 제2 전압을 상기 연산증폭기의 전원으로 전송하고, 제2 공통전압 출력 모드에서 제3 전압과 제4 전압을 상기 연산증폭기의 상기 전원으로 전송하기 위해서 배열되는 스위치들을 포함할 수 있다.
상기 연산 증폭기는, 상기 제1 입력전압을 수신하는 제1 입력단자, 상기 제2 입력전압을 수신하는 제2 입력단자, 및 출력단자를 포함하며, 상기 공통 전압발생기는, 상기 출력단자와 제1 노드 사이에 접속되어 상기 출력단자와 제1 노드 사이의 전압을 분배하고 분배된 전압을 상기 제1 입력전압으로서 상기 제1 입력단자로 출력하는 전압 분배부를 더 포함하며, 상기 스위치들은, 상기 제1 공통전압 출력모드에서 상기 제2 전압을 상기 제1 노드로 전송하고, 상기 제2 공통전압 출력모드에서 제5 전압을 상기 제1 노드로 출력할 수 있다.
상기 공통 전압발생기는, 상기 제1 공통전압 출력모드에서 제1 입력전압 출력 제어신호에 응답하여 제5 전압을 분배한 임의의 레벨들 중에서 어느 한 레벨을 선택하고 선택된 레벨에 상응하는 전압을 상기 제2 입력전압으로서 상기 제2 입력단자로 전송하고, 상기 제2 공통전압 출력모드에서 제2 입력전압 출력 제어신호에 응답하여 상기 제5 전압을 분배한 임의의 레벨들 중에서 다른 한 레벨을 선택하고 선택된 레벨에 상응하는 전압을 상기 제2 입력전압으로서 상기 제2 입력단자로 전송하는 입력전압 발생부를 더 포함할 수 있다.
상기 입력전압 발생부는, 적어도 하나의 저항을 이용하여 상기 제2 전압과 상기 제5 전압의 차이에 상응하는 전압을 저항분배하고 저항분배된 전압들을 출력하는 저항 분배부; 및 상기 제1 입력전압 출력 제어신호에 응답하여 상기 저항 분배부에서 출력된 임의의 전압레벨들 중에서 어느 한 전압레벨을 선택하고 선택된 전압레벨에 상응하는 전압을 상기 제2 입력전압으로서 출력하거나, 상기 제2 입력전압 출력 제어신호에 응답하여 상기 임의의 전압레벨들 중에서 다른 한 전압레벨을 선택하고 선택된 전압레벨에 상응하는 전압을 상기 제2 입력전압으로서 출력하는 멀티플렉서를 포함할 수 있다.
상기 스위치들은, 상기 연산 증폭기의 상기 제3 전압 출력모드에서 상기 제3 전압과 상기 제4 전압을 상기 연산증폭기의 전원으로 전송하기 위해서 배열되고, 상기 제2 전압 출력모드에서 상기 제1 전압과 상기 제2 전압을 상기 연산증폭기의 전원으로 전송하기 위해서 배열될 수 있다.
상기 제1 공통전압, 상기 제2 공통전압, 상기 제2 전압, 및 상기 제3 전압 은, 상기 제1 공통전압 > 상기 제3 전압 > 상기 제2 전압 > 상기 제2 공통전압 의 관계가 성립할 수 있다.
상기 연산 증폭기는, 상기 제2 공통전압 -> 상기 제3 전압 -> 상기 제1 공통전압 -> 상기 제2 전압의 순서 또는 그 역으로 전압을 출력할 수 있다.
상기 연산 증폭기는, 상기 제1 입력전압을 수신하는 제1 입력단자, 상기 제2 입력전압을 수신하는 제2 입력단자, 및 출력단자를 포함하며, 상기 공통 전압발생기는, 상기 출력단자와 제1 노드 사이에 접속되어 상기 출력단자와 제1 노드 사이의 전압을 분배하고 분배된 전압을 상기 제1 입력전압으로서 상기 제1 입력단자로 출력하는 전압 분배부를 더 포함하며, 상기 스위치들은, 상기 제3 전압 출력모드에서 상기 제2 전압을 상기 제1 노드로 전송하고, 상기 제2 전압 출력모드에서 상기 제5 전압을 상기 제1 노드로 출력할 수 있다.
상기 공통 전압발생기는, 상기 제3 전압 출력모드에서 제1 입력전압 출력 제어신호에 응답하여 제5 전압을 분배한 임의의 레벨들 중에서 어느 한 레벨을 선택하고 선택된 레벨에 상응하는 전압을 상기 제2 입력전압으로서 상기 제2 입력단자로 전송하고, 상기 제2 전압 출력모드에서 제2 입력전압 출력 제어신호에 응답하여 상기 제5 전압을 분배한 임의의 레벨들 중에서 다른 한 레벨을 선택하고 선택된 레벨에 상응하는 전압을 상기 제2 입력전압으로서 상기 제2 입력단자로 전송하는 입력전압 발생부를 더 포함할 수 있다.
상기 입력전압 발생부는, 적어도 하나의 저항을 이용하여 상기 제2 전압과 상기 제5 전압의 차이에 상응하는 전압을 저항분배하고 저항분배된 전압들을 출력 하는 저항 분배부; 및 상기 제1 입력전압 출력 제어신호에 응답하여 상기 저항 분배부에서 출력된 임의의 전압레벨들 중에서 어느 한 전압레벨을 선택하고 선택된 전압레벨에 상응하는 전압을 상기 제2 입력전압으로서 출력하거나, 상기 제2 입력전압 출력 제어신호에 응답하여 상기 임의의 전압레벨들 중에서 다른 한 전압레벨을 선택하고 선택된 전압레벨에 상응하는 전압을 상기 제2 입력전압으로서 출력하는 멀티플렉서를 포함할 수 있다.
상기 연산 증폭기는, 제1 전원단자, 제2 전원단자, 제1 입력단자, 제2 입력단자, 및 출력단자를 포함하며, 상기 공통 전압발생기는, 상기 출력단자와 제1 노드 사이에 접속되어 상기 출력단자와 제1 노드 사이의 전압을 분배하고 분배된 전압을 상기 제1 입력전압으로서 상기 제1 입력단자로 출력하는 전압 분배부를 더 포함하며, 상기 스위치들은, 상기 제1 전원단자에 접속되어 상기 제1 전압 또는 상기 제3 전압을 상기 제1 전원단자로 전송하는 제1 스위치 쌍; 상기 제2 전원단자에 접속되어 상기 제2 전압 또는 상기 제4 전압을 상기 제2 전원단자로 전송하는 제2 스위치 쌍; 및 상기 제1 노드에 접속되어 제2 전압 또는 제5 전압을 상기 제1 노드로 전송하는 제3 스위치 쌍을 포함할 수 있다.
상기 제1 스위치 쌍은, 제1 스위치 제어신호에 응답하여 상기 제1 전압을 상기 제1 전원단자로 전송하는 제1 스위치 및 제2 스위치 제어신호에 응답하여 상기 제3 전압을 상기 제1 전원단자로 전송하는 제2 스위치를 포함하며, 상기 제2 스위치 쌍은, 제3 스위치 제어신호에 응답하여 상기 제2 전압을 상기 제2 전원단자로 전송하는 제3 스위치 및 제4 스위치 제어신호에 응답하여 상기 제4 전압을 상기 제 2 전원단자로 전송하는 제4 스위치를 포함하며, 상기 제3 스위치 쌍은, 제5 스위치 제어신호에 응답하여 상기 제5 전압을 상기 제1 노드로 전송하는 제5 스위치 및 제6 스위치 제어신호에 응답하여 상기 제2 전압을 상기 제1 노드로 전송하는 제6 스위스위치를 포함할 수 있다.
상기 제1 스위치 제어신호 및 상기 제3 스위치 제어신호와 상기 제2 스위치 제어신호 및 상기 제4 스위치 제어신호는 서로 상보적인 논리레벨을 갖고, 상기 제5 스위치 제어신호와 상기 제6 스위치 제어신호는 서로 상보적인 논리레벨을 가질 수 있다.
상기 공통 전압발생기는, 상기 제1 전원단자와 상기 제2 전원단자 사이에 접속되어 상기 제1 스위치 쌍과 상기 제2 스위치 쌍에서 발생 될 수 있는 스위칭 노이즈를 제거하기 위한 적어도 하나의 캐패시터를 더 포함할 수 있다.
상기 공통 전압발생기를 포함하는 디스플레이 장치에 구현될 수 있다.
상기 기술적 과제를 달성하기 위한 공통 전압발생방법은, 제1 전압과 제2 전압을 연산증폭기의 전원으로서 사용하여 제1 공통전압을 공통전압으로서 출력하는 단계; 및 제3 전압과 제4 전압을 상기 연산증폭기의 상기 전원으로서 사용하여 제2 공통전압을 상기 공통전압으로서 출력하는 단계를 포함할 수 있다.
상기 공통 전압발생방법은, 상기 제1 공통전압을 상기 공통전압으로서 출력하는 단계 전에, 상기 제3 전압과 상기 제4 전압을 상기 연산증폭기의 상기 전원으로 사용하여 상기 제3 전압을 상기 공통전압으로서 출력하는 단계를 더 포함하고, 상기 제1 공통전압을 상기 공통전압으로서 출력하는 단계 후에, 상기 제1 전압과 상기 제2 전압을 상기 연산증폭기의 전원으로 사용하여 상기 제2 전압을 상기 공통전압으로서 출력하는 단계를 더 포함할 수 있다.
상기 제1 공통전압, 상기 제2 공통전압, 상기 제2 전압, 및 상기 제3 전압은, 상기 제1 공통전압 > 상기 제3 전압 > 상기 제2 전압 > 상기 제2 공통전압의 관계가 성립할 수 있다.
상술한 바와 같이 본 발명에 따른 공통 전압발생기, 이를 포함하는 디스플레이 장치, 및 공통 전압 발생방법은 적은 면적과 높은 효율을 가짐으로써 소비되는 전력, 칩 사이즈, 및 모듈 전체의 비용 증가를 줄일 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 비교 예에 따른 공통전압 발생기의 회로도를 나타낸다. 도 1을 참조하면, 공통 전압 발생기(10)는 공통 전압 출력단자(VCOM), 입력 전압 발생부(11), 제1 공통 전압 발생부(13), 제1 외장 캐패시터(C1), 제2 공통 전압 발생부(15), 제2 외장 캐패시터(C2), 제1 스위치(S11), 및 제2 스위치(S22)를 포함할 수 있다.
공통 전압 발생기(10)는 공통 전압 출력단자(VCOM)를 통하여 제1 및 제2 공통전압(VCOMH 및 VCOML)을 출력하며, 디스플레이 패널(미도시)은 상기 공통 전압 출력단자(VCOM)가 접속되는 공통 전압 라인(미도시)과 다수의 소스 라인들(미도시)을 포함하여, 상기 제1 및 제2 공통전압(VCOMH 및 VCOML)과 디지털 영상 신호에 상응하는 아날로그 전압에 응답하여 영상 신호를 디스플레이한다.
제1 공통전압(VCOMH)과 제2 공통전압(VCOML)은 액정에 기입되는 데이터 전압의 반대 극성에 해당되는 전압으로 액정의 열화 방지를 위한 위상 반전에 사용된다.
공통 전압 발생기(10)가 제1 및 제2 공통전압(VCOMH 및 VCOML)을 가변하여 출력하는 이유는 주지된 바와 같이 액정의 화질개선 효과를 얻는 데 있다.
입력 전압 발생부(11)는 제1 및 제2 입력전압 출력 제어신호(H-SEL, L-SEL)에 응답하여 제1 전압(V1)과 제2 전압(VSS)의 차이에 상응하는 전압을 저항분배한 임의의 레벨들 중에서 어느 한 레벨을 선택하고 선택된 레벨에 상응하는 전압을 제1 공통 전압 발생부(13) 및 제2 공통 전압 발생부(15)에 출력할 수 있다.
입력 전압 발생부(11)는 제1 멀티플렉서(11-1)과 제2 멀티플렉서(11-3)를 포함할 수 있다. 상기 제1 멀티플렉서(11-1)는 제1 입력전압 출력 제어신호(H-SEL)에 응답하여 제1 전압(V1)과 제2 전압(VSS)의 차이에 상응하는 전압이 제1 저항(R11)에 의해서 저항분배된 임의의 레벨들 중에서 어느 한 레벨을 선택하고 선택된 레벨에 상응하는 전압(Vin11)을 제1 공통 전압 발생부(13)에 출력할 수 있다.
제2 멀티플렉서(11-3)는 제2 입력전압 출력 제어신호(L-SEL)에 응답하여 제1 전압(V1)과 제2 전압(VSS)의 차이에 상응하는 전압이 제1 저항(R11)에 의해서 저항분배된 임의의 레벨들 중에서 어느 한 레벨을 선택하고 선택된 레벨에 상응하는 전압(Vin22)을 제2 공통 전압 발생부(15)에 출력할 수 있다.
제1 공통 전압 발생부(13)는 제1 멀티플렉서(11-1)의 출력전압(Vin11)과 제1 공통전압(VCOMH)이 전압분배된 전압(Vd1)의 차이를 증폭하고 증폭된 결과를 제1 공통전압(VCOMH)으로서 출력할 수 있다.
제1 공통 전압 발생부(13)는 제1 연산 증폭기(13-1)와 제1 전압 분배부(13-2)를 포함할 수 있다. 상기 제1 연산 증폭기(13-1)는 제3 전원(AVDD)과 제2 전원(VSS)을 전원으로 이용하여 제1 멀티플렉서(11-1)의 출력전압과 제1 전압 분배부(13-2)의 출력전압(Vd1)의 차이를 증폭하고 증폭된 결과를 제1 공통전압(VCOMH)으로서 출력할 수 있다.
제1 전압 분배부(13-2)는 제1 공통전압(VCOMH) 출력단자와 제2 전압(VSS) 사이에 접속되어 제2 저항(R21)와 제3 저항(R31)을 이용하여 상기 제1 공통전압(VCOMH)을 전압 분배하여 전압분배된 전압(Vd1)을 제1 연산 증폭기(13-1)로 출력할 수 있다.
제1 외장 캐패시터(C1)는 제1 연산 증폭기(13-1)의 출력단에 접속되어 제1 공통전압(VCOMH)의 전압레벨을 안정화시킨다.
제2 공통 전압 발생부(15)는 제2 멀티플렉서(11-3)의 출력전압을 버퍼링하고 버퍼링된 전압(Vf)과 제2 공통전압(VCOML)의 차이에 상응하는 전압이 저항분배된 전압(Vd3)과 제2 전압(VSS)의 차이를 증폭하고 증폭된 결과를 상기 제2 공통전압(VCOML)으로서 출력할 수 있다.
제2 공통 전압 발생부(15)는 버퍼(16), 제2 연산 증폭기(17), 및 제2 전압 분배부(19)를 포함할 수 있다. 상기 버퍼(16)는 제3 전압(AVDD)과 제2 전압(VSS)을 전원으로 이용하여 제2 멀티플렉서(11-3)의 출력전압(Vin22)을 버퍼링하고 버퍼링된 전압(Vf)을 출력할 수 있다.
제2 연산 증폭기(17)는 제4 전원(VCI)와 제5 전원(VCL)을 이용하여 제2 전압 분배부(19)의 출력전압(Vd3)과 제2 전압(VSS)의 차이를 증폭하고 증폭된 결과를 제2 공통전압(VCOML)으로서 출력할 수 있다.
제2 전압 분배부(19)는 제2 연산 증폭기(17)의 출력단자(VCOM)와 버퍼(16)의 출력단자 사이에 접속되어 제4 저항(R41)와 제5 저항(R51)을 이용하여 상기 제2 공통전압(VCOML)을 전압 분배하여 전압분배된 전압(Vd3)을 제2 연산 증폭기(17)로 출력할 수 있다.
제2 외장 캐패시터(C2)는 제2 연산 증폭기(17)의 출력단에 접속되어 제2 공통전압(VCOML)의 전압레벨을 안정화시킨다.
제1 스위치(S11)는 제1 연산 증폭기(13-1)의 출력단과 공통 전압 출력단자(VCOM) 사이에 접속되어 제1 스위치 제어신호(CS1)에 응답하여 제1 공통전압(VCOMH)을 공통 전압 출력단자(VCOM)로 전송하고, 제2 스위치(S22)는 제2 연산 증폭기(17)의 출력단과 공통 전압 출력단자(VCOM) 사이에 접속되어 제2 스위치 제어신호(CS2)에 응답하여 제2 공통전압(VCOML)을 공통 전압 출력단자(VCOM)로 전송 할 수 있다.
그러나 본 발명의 비교 예에 의한 공통 전압발생기(10)는 복수의 증폭기들(예컨대, 제1 연산증폭기(13-1), 제2 연산 증폭기(17), 및 버퍼(16)), 복수의 외장 캐패시터들(예컨대, C1 및 C2), 복수의 멀티플렉서(예컨대, 11-1 및 11-3), 및 상기 복수의 외장 캐패시터들의 접속을 위한 외장 패드(pad) 등을 포함하게 되므로 차지하는 면적이 커질 수 있으며, 그 결과 LCD 디스플레이 드라이버 IC(DDI)의 면적도 커질 수 있는 문제점이 발생 될 수 있다.
또한, 본 발명의 비교 예에 의한 공통 전압발생기(10)는 외장부품들의 소요가 많아 가격 경쟁력 등이 저하될 수 있다.
도 2는 본 발명의 실시 예에 따른 공통 전압 발생기를 포함하는 디스플레이 장치를 나타내고, 도 3은 도 2의 공통 전압 발생기를 나타내고, 도 4a와 4b는 도 2의 공통 전압 발생기의 동작을 설명하기 위한 도면이다.
도 5는 도 2의 스위칭 신호들에 따른 공통 전압 발생기의 출력전압을 설명하기 위한 도면이고, 도 6은 도 2의 스위칭 신호들에 따른 공통 전압의 타이밍도이다. 도 2 내지 도 6을 참조하면,TFT-LCD, PDP, 또는 OLED와 같은 평판 디스플레이 장치와 같은 디스플레이 장치(100)는 디스플레이 패널(110), 소스 드라이버(120), 및 공통 전압 발생기(130)를 포함할 수 있다. 상기 소스 드라이버(120)와 상기 공통 전압 발생기(130)는 하나의 칩으로 구현될 수 있고, 별개의 칩으로 구현될 수도 있다.
디스플레이 패널(110)은 다수의 소스 라인들(S1~Sm)과 공통 전압 라인(미도 시)을 구비하며, 상기 공통 전압 라인에 인가되는 공통 전압(예컨대, 제1 공통전압(VCOMH), 제2 공통전압(VCOML), 제1 전압(V3), 및 제2 전압(VSS))과 상기 다수의 소스 라인들(S1~Sm)에 전송되는 디지털 영상 신호들에 상응하는 아날로그 전압들에 응답하여 영상 신호들을 디스플레이한다.
소스 드라이버(120)는 입력된 디지털 영상 신호들에 상응하는 아날로그 전압들을 발생하여 상기 다수의 소스 라인들(S1~Sm)로 전송한다.
공통 전압 발생기(130)는 공통 전압 출력단자(VCOM)를 통하여 다수의 전압들(예컨대, 제1 공통전압(VCOMH), 제2 공통전압(VCOML), 제1 전압(V3), 및 제2 전압(VSS)) 중에서 어느 하나의 전압을 출력한다.
공통 전압 발생기(130)에서 출력되는 다수의 전압들(VCOMH, VCOML, V3, 및 VSS) 중에서 제1 공통전압(VCOMH)과 제2 공통전압(VCOML)은 액정에 기입되는 데이터 전압의 반대 극성에 해당되는 전압으로 액정의 열화 방지를 위한 위상 반전에 사용된다.
공통 전압 발생기(130)가 제1 공통전압(VCOMH)과 제2 공통전압(VCOML)를 가변하여 출력하는 이유는 주지된 바와 같이 액정의 화질개선 효과를 얻는데 있다.
공통 전압 발생기(130)는 입력전압 발생부(131), 연산 증폭기, 다수의 스위치들(141, 143, 149, 151, 153, 및 155), 전압 분배부(142), 및 캐패시터(Cb)를 포함할 수 있다.
입력전압 발생부(131)는 입력전압 출력 제어신호(H-SEL1, L-SEL1)에 응답하여 제3 전압(V11)을 분배한 임의의 레벨들 중에서 어느 한 레벨을 선택하고 선택된 레벨에 상응하는 전압을 연산 증폭기로 출력할 수 있다.
입력전압 발생부(131)는 저항 분배부(136), 멀티플렉서(137), 제1 선택 스위치(133), 및 제2 선택 스위치(135)를 포함할 수 있다.
저항 분배부(136)는 적어도 하나의 저항(R1)을 이용하여 제3 전압(V11)과 제2 전압(VSS)의 차이에 상응하는 전압을 저항분배하고 저항분배된 전압들을 출력할 수 있다.
멀티플렉서(137)는 제1 입력전압 출력 제어신호(H-SEL1)에 응답하여 저항 분배부(136)에서 출력된 임의의 전압레벨들 중에서 어느 한 전압레벨을 선택하고 선택된 전압레벨에 상응하는 제1 입력전압(Vin1)을 연산 증폭기로 출력할 수 있다.
또는, 멀티플렉서(137)는 제2 입력전압 출력 제어신호(L-SEL1)에 응답하여 저항 분배부(136)에서 출력된 임의의 전압레벨들 중에서 다른 한 전압레벨을 선택하고 선택된 전압레벨에 상응하는 제2 입력전압(Vin3)을 연산 증폭기(140)로 출력할 수 있다.
제1 입력전압(Vin1)과 제2 입력전압(Vin3)의 크기는 서로 같거나 다를 수 있으며, 바람직하게는, 상기 제1 입력전압(Vin1)의 크기는 상기 제2 입력전압(Vin3)의 크기보다 클 수 있다.
제1 선택 스위치(133)는 제1 선택신호(S5)에 응답하여 제1 입력전압 출력 제어신호(H-SEL1)를 멀티플렉서(137)로 전송할 수 있고, 제2 선택 스위치(135)는 제2 선택신호(S6)에 응답하여 제2 입력전압 출력 제어신호(L-SEL1)를 상기 멀티플렉서(137)로 전송할 수 있다.
연산 증폭기(140)는 입력전압들(예컨대, 제1 입력전압(Vin1) 및 제2 입력전압(Vin3)과 전압분배된 전압(Vd7 또는 Vd9)의 차이를 증폭하여 증폭된 전압을 공통전압으로서 출력할 수 있다.
연산 증폭기(140)는 제1 입력단자(-), 제2 입력단자(+), 제1 전원단자(N3), 제2 전원 단자(N9), 및 출력단자(VCOM)를 포함할 수 있다.
스위치들(S1 내지 S4, S7 및 S8)은 연산 증폭기(140)의 제1 공통전압(VCOMH) 출력모드(예컨대, 도 4a 의 a, 도 6의 "DH1")에서 제2 전압(VSS)과 제4 전압(AVDD)을 상기 연산증폭기(140)의 전원으로서 제공하고, 제1 분배전압(Vd7)이 상기 연상 증폭기(140)의 제1 입력단자(-)로 전송되도록 배열될 수 있다.
예컨대, 연산 증폭기(140)의 제1 공통전압(VCOMH) 출력모드(예컨대, 도 4a 의 a, 도 6의 "DH1")에서 멀티플렉서(137)는 제1 입력전압 출력 제어신호(H-SEL1)에 응답하여 제1 입력전압(Vin1)을 연산 증폭기(140)로 출력할 수 있다.
이때, 연산 증폭기(140)는 제1 입력전압(Vin1)과 제1 분배전압(Vd7)의 차이를 증폭하여 증폭된 제1 공통전압(VCOMH)을 공통전압 출력단자(VCOM)로 출력할 수 있다.
여기서, 제1 공통전압(VCOMH)의 크기는 다음의 수학식 1과 상응할 수 있다.
제1 공통전압(VCOMH) = Vin1 * (R12 + R21)/R12
또한, 스위치들(141, 143, 149, 151, 153, 및 155)은 연산 증폭기(140)의 제2 공통전압(VCOML) 출력모드(예컨대, 도 4a의 b, 도 6의 "DL3")에서 제1 전압(V3) 과 제5 전압(VC1)을 상기 연산증폭기(140)의 전원으로 전송하고, 제2 분배전압(Vd9)이 상기 연상 증폭기(140)의 제1 입력단자(-)로 전송되도록 배열될 수 있다.
예컨대, 연산 증폭기(140)의 제2 공통전압(VCOML) 출력모드(예컨대, 도 4a 의 b, 도 6의 "DL3")에서 멀티플렉서(137)는 제2 입력전압 출력 제어신호(L-SEL1)에 응답하여 제2 입력전압(Vin3)을 연산 증폭기(140)로 출력할 수 있다.
이때, 연산 증폭기(140)는 제2 입력전압(Vin3)과 제2 분배전압(Vd9)의 차이를 증폭하여 증폭된 제2 공통전압(VCOML)을 공통전압 출력단자(VCOM)로 출력할 수 있다.
여기서, 제2 공통전압(VCOML)의 크기는 다음의 수학식 2와 상응할 수 있다.
제2 공통전압(VCOML) = Vin3 - {(V1 - Vin3) * R21 / R12)}
또한, 스위치들(141, 143, 149, 151, 153, 및 155)은 연산 증폭기(140)의 제1 전압(V3) 출력모드(예컨대, 도 4b의 c, 도 6의 "D1"과 "D5")에서 상기 제1 전압(V3)과 제5 전압(VC1)을 상기 연산증폭기(140)의 전원으로 전송하기 위해서 배열되고, 제1 분배전압(Vd7)이 상기 연상 증폭기(140)의 제1 입력단자(-)로 전송되도록 배열될 수 있다.
예컨대, 연산 증폭기(140)의 제1 전압(V3) 출력모드(예컨대, 도 4b의 c, 도 6의 "D1"과 "D5")에서 멀티플렉서(137)는 제1 입력전압 출력 제어신호(H-SEL1)에 응답하여 제1 입력전압(Vin1)을 연산 증폭기(140)로 출력할 수 있다.
이때, 연산 증폭기(140)는 제1 입력전압(Vin1)과 제1 분배전압(Vd7)의 차이를 증폭하여 증폭된 제1 전압(V3)을 공통전압 출력단자(VCOM)로 출력할 수 있다.
여기서, 연산 증폭기(140)는 제1 전압(V3) 출력모드(예컨대, 도 4b의 c, 도 6의 "D1"과 "D5")에서 제1 공통전압(VCOMH) 이상을 출력하려고 동작할 수 있으나, 공급되는 전원인 제1 전압(V3)에 의해 포화(saturation)되어 상기 제1 전압(V3)을 출력할 수 있다.
또한, 스위치들(141, 143, 149, 151, 153, 및 155)은 연산 증폭기(140)의 제2 전압(VSS)출력 모드(예컨대, 도 4b의 d, 도 6의 "D3")에서 제2 전압(VSS)과 제4 전압(AVDD)을 상기 연산증폭기(140)의 전원으로 전송하기 위해서 배열되고, 제2 분배전압(Vd9)이 상기 연상 증폭기(140)의 제1 입력단자(-)로 전송되도록 배열될 수 있다.
예컨대, 연산 증폭기(140)의 제2 전압(VSS)출력 모드(예컨대, 도 4b의 d, 도 6의 "D3")에서 멀티플렉서(137)는 제2 입력전압 출력 제어신호(L-SEL1)에 응답하여 제2 입력전압(Vin3)을 연산 증폭기(140)로 출력할 수 있다.
이때, 연산 증폭기(140)는 제2 입력전압(Vin3)과 제2 분배전압(Vd9)의 차이를 증폭하여 증폭된 제2 전압(VSS)을 공통전압 출력단자(VCOM)로 출력할 수 있다.
여기서, 연산 증폭기(140)는 제2 전압(VSS)출력 모드(예컨대, 도 4b의 d, 도 6의 "D3")에서 제2 공통전압(VCOML) 이하를 출력하려고 동작할 수 있으나, 공급되는 전원인 제2 전압(VSS)에 의해 포화(saturation)되어 상기 제2 전압(VSS)을 출력할 수 있다.
여기서, 제1 공통전압(VCOMH), 제2 공통전압(VCOML), 제2 전압(VSS), 및 제1 전압(V3)은 전압의 크기에 있어서 "제1 공통전압(VCOMH) > 제1 전압(V3) > 제2 전압(VSS) > 제2 공통전압(VCOML)" 의 관계가 성립될 수 있다.
또한, 스위치들(141, 143, 149, 151, 153, 및 155)은 연산 증폭기(140)의 출력전압(즉, 공통 전압(VCOM))이 제2 공통전압(VCOML) -> 제1 전압(V3) -> 제1 공통전압(VCOMH) -> 제2 전압(VSS)의 순서 또는 그 역으로 출력되도록 배열될 수 있다.
일반적으로 공통전압 발생기(130)의 공통전압 출력단자(VCOM)에 접속되는 디스플레이 패널(미도시)의 캐패시턴스(capacitance)는 큰 값을 갖는바 이에 따른 소비전류도 크다.
즉, 본 발명의 실시 예에 따른 공통전압 발생기(130)는 공통전압 출력단(VCOM)의 전압을 제1 공통전압(VCOMH)에서 제2 공통전압(VCOML)으로 또는 그 역으로 반전시 중간에 제1 전압(V3) 또는 제2 전압(VSS) 레벨을 가짐으로써 소비전류 감소구동(이른바, recycling 구동)을 할 수 있다.
스위치들(141, 143, 149, 151, 153, 및 155)은 제1 스위치 쌍(141, 143), 제2 스위치 쌍(149, 151), 및 제3 스위치 쌍(153, 155)을 포함할 수 있다.
제1 스위치 쌍(141, 143)은 연산 증폭기(140)의 제1 전원단자(N3)에 접속되어 제1 전압(V3) 또는 제4 전압(AVDD)을 상기 제1 전원단자(N3)로 전송할 수 있으며, 제1 스위치(141)와 제2 스위치(143)를 포함할 수 있다.
제1 스위치(141)는 제1 스위치 제어신호(S1)에 응답하여 제4 전압(AVDD)을 제1 전원단자(N3)로 전송할 수 있고, 제2 스위치(143)는 제2 스위치 제어신호(S2) 에 응답하여 제1 전압(V3)을 상기 제1 전원단자(N3)로 전송할 수 있다.
제2 스위치 쌍(149, 151)은 연산 증폭기(140)의 제2 전원단자(N9)에 접속되어 제2 전압(VSS) 또는 제5 전압(VC1)을 상기 제2 전원단자(N9)로 전송할 수 있으며, 제3 스위치(149)와 제4 스위치(151)를 포함할 수 있다.
제3 스위치(149)는 제3 스위치 제어신호(S3)에 응답하여 제2 전압(VSS)을 제2 전원단자(N9)로 전송할 수 있고, 제4 스위치(151)는 제4 스위치 제어신호(S4)에 응답하여 제5 전압(VC1)을 상기 제2 전원단자(N9)로 전송할 수 있다.
제3 스위치 쌍(153, 155)은 전압 분배부(142)에 접속되어 제2 전압(VSS) 또는 제3 전압(V11)을 상기 전압 분배부(142)로 전송할 수 있으며, 제5 스위치(153)와 제6 스위치(155)를 포함할 수 있다.
제5 스위치(153)는 제5 스위치 제어신호(S7)에 응답하여 제3 전압(V11)을 상기 전압 분배부(142)로 전송할 수 있으며, 제6 스위치(155)는 제6 스위치 제어신호(S8)에 응답하여 제2 전압(VSS)을 상기 전압 분배부(142)로 전송할 수 있다.
여기서, 제1 및 제3 스위치 제어신호(S1, S3)와 제2 및 제4 스위치 제어신호(S2, S4)는 서로 상보적인 논리레벨을 갖고, 제5 스위치 제어신호(S7)와 제6 스위치 제어신호(S8)는 서로 상보적인 논리레벨을 가질 수 있다.
도 5는 디스플레이 장치(100)의 타이밍 제어부(미도시)에서 생성되는 제1 클럭신호(VCOM_CLK1)와 제2 클럭신호(VCOM_CLK2)에 따른 제1 내지 제5 스위치 제어신호(S1 내지 S4, S7과 S8)와 제1 선택신호(S5) 및 제2 선택신호(S6)의 활성화 여부를 나타내는 표이다.
즉, 제1 및 제3 스위치 제어신호(S1, S3)와 제2 및 제4 스위치 제어신호(S2, S4)는 서로 상보적인 논리레벨을 갖고, 제6 스위치 제어신호(S8) 및 제1 선택신호(S5)와 제5 스위치 제어신호(S7) 및 제2 선택신호(S6)는 서로 상보적인 논리레벨을 가질 수 있다.
보다 상세하게는, 제1 및 제3 스위치 제어신호(S1, S3)는 제1 논리레벨(예컨대, '하이' 또는 '1') 상태의 제2 클럭신호(VCOM_CLK2)에 응답하여 활성화되고, 제2 및 제4 스위치 제어신호(S2, S4)는 제2 논리레벨(예컨대, '로우' 또는 '0') 상태의 제2 클럭신호(VCOM_CLK2)에 응답하여 활성화될 수 있다.
또한, 제6 스위치 제어신호(S8) 및 제1 선택신호(S5)는 제1 논리레벨(예컨대, '하이' 또는 '1') 상태의 제1 클럭신호(VCOM_CLK1)에 응답하여 활성화되고, 제5 스위치 제어신호(S7) 및 제2 선택신호(S6)는 제2 논리레벨(예컨대, '로우' 또는 '0') 상태의 제1 클럭신호(VCOM_CLK1)에 응답하여 활성화될 수 있다.
즉, 공통전압 발생기(130)는 제1 내지 제6 스위치 제어신호(S1 내지 S4, S7과 S8)와 제1 선택신호(S5) 및 제2 선택신호(S6)에 의해서 제1 공통전압(VCOMH), 제2 공통전압(VCOML), 제1 전압(V3), 및 제2 전압(VSS)를 공통전압 출력단자(VCOM)로 출력할 수 있다.
다시 도 3을 참조하면, 전압 분배부(142)는 공통전압 출력단자(VCOM)와 제3 스위치 쌍(153, 155) 각각의 일 단자 사이에 접속되어 제3 저항(R12)와 제4 저항(R21)을 이용하여 제2 전압(VSS) 또는 제3 전압(V11)과 상기 공통전압 출력단자(VCOM) 사이의 전압을 분배하여 분배된 전압(예컨대, 제1 분배전압(Vd7) 또는 제 2 분배 전압(Vd9))을 연산 증폭기(140)의 제1 입력단자(-)로 출력할 수 있다.
예컨대, 전압 분배부(142)는 제2 전압(VSS)과 공통전압 출력단자(VCOM) 사이의 전압을 분배하고 분배된 제1 분배전압(Vd7)을 연산 증폭기(140)의 제1 입력단자(-)로 출력할 수 있다.
또는, 전압 분배부(142)는 제3 전압(V11)과 공통전압 출력단자(VCOM) 사이의 전압을 분배하고 분배된 제2 분배전압(Vd9)을 연산 증폭기(140)의 제1 입력단자(-)로 출력할 수 있다.
캐패시터(Cb)는 연산 증폭기(140)의 제1 전원단자(N3)와 제2 전원단자(N9) 사이에 접속되어 제1 스위치 쌍(141, 143)과 상기 제2 스위치 쌍(149, 151)에서 발생 될 수 있는 스위칭 노이즈를 제거할 수 있다.
즉, 본 발명에 따른 공통 전압발생기(130)은 도 1의 공통 전압발생기(10)와 비교하여 적은 면적 및 개수의 소자로 구현된다. 따라서, 본 발명에 따른 공통 전압발생기(130)에 의하면 적은 면적과 높은 효율을 가짐으로써 소비되는 전력, 칩 사이즈, 및 모듈 전체의 비용 증가를 줄일 수 있는 효과가 있다.
도 7은 본 발명의 실시 예에 따른 공통 전압 발생방법의 흐름도이다. 도 3과 도 7을 참조하면, 연산 증폭기(140)는 제2 전압(VSS)과 제4 전압(AVDD)을 전원으로 사용하여 제1 공통전압(VCOMH)을 공통전압으로서 출력한다(S10).
연산 증폭기(140)는 제1 전압(V3)과 제5 전압(VC1)을 전원으로 사용하여 상기 제1 전압(V3)을 공통전압으로서 출력하고(S12), 제3 전압(V3)과 제4 전압(VC1)을 상기 전원으로 사용하여 제2 공통전압(VCOML)을 상기 공통전압으로서 출력한 다(S14).
연산 증폭기(140)는 제4 전압(AVDD)과 제2 전압(VSS)을 전원으로 사용하여 상기 제2 전압(VSS)을 공통전압으로서 출력한다(S16).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 비교 예에 따른 공통전압 발생기의 회로도를 나타낸다.
도 2는 본 발명의 실시 예에 따른 공통 전압 발생기를 포함하는 디스플레이 장치를 나타낸다.
도 3은 도 2의 공통 전압 발생기를 나타낸다.
도 4a와 4b는 도 2의 공통 전압 발생기의 동작을 설명하기 위한 도면이다.
도 5는 도 2의 스위칭 신호들에 따른 공통 전압 발생기의 출력전압을 설명하기 위한 도면이다.
도 6은 도 2의 스위칭 신호들에 따른 공통 전압의 타이밍도이다.
도 7은 본 발명의 실시 예에 따른 공통 전압 발생방법의 흐름도이다.

Claims (18)

  1. 제1 입력전압과 제2 입력전압의 차이를 증폭하여 증폭된 전압을 공통전압으로서 출력하고, 상기 제1 입력전압을 수신하는 제1 입력단자, 상기 제2 입력전압을 수신하는 제2 입력단자, 및 출력단자를 포함하는 연산증폭기; 및
    상기 연산증폭기의 제1 공통전압 출력 모드에서 제1 전압과 제2 전압을 상기 연산증폭기의 전원으로 전송하고, 제2 공통전압 출력 모드에서 제3 전압과 제4 전압을 상기 연산증폭기의 상기 전원으로 전송하기 위해서 배열되는 스위치들; 및
    상기 출력단자와 제1 노드 사이에 접속되어 상기 출력단자와 제1 노드 사이의 전압을 분배하고 분배된 전압을 상기 제1 입력전압으로서 상기 제1 입력단자로 출력하는 전압 분배부를 더 포함하고,
    상기 스위치들은, 상기 제1 공통전압 출력모드에서 상기 제2 전압을 상기 제1 노드로 전송하고, 상기 제2 공통전압 출력모드에서 제5 전압을 상기 제1 노드로 출력하며,
    상기 공통전압은 박막 트랜지스터 액정 표시 장치의 구동을 위한 공통전압이고, 상기 제1 공통전압은 상기 제1 공통전압 출력 모드에서 출력되는 상기 공통전압이고, 상기 제2 공통전압은 상기 제2 공통전압 출력 모드에서 출력되는 상기 공통전압이고, 상기 제1 공통전압은 상기 제2 공통전압보다 높은 전압레벨을 갖는 공통 전압발생기.
  2. 삭제
  3. 제1항에 있어서, 상기 공통 전압발생기는,
    상기 제1 공통전압 출력모드에서 제1 입력전압 출력 제어신호에 응답하여 제5 전압을 분배한 임의의 레벨들 중에서 어느 한 레벨을 선택하고 선택된 레벨에 상응하는 전압을 상기 제2 입력전압으로서 상기 제2 입력단자로 전송하고,
    상기 제2 공통전압 출력모드에서 제2 입력전압 출력 제어신호에 응답하여 상기 제5 전압을 분배한 임의의 레벨들 중에서 다른 한 레벨을 선택하고 선택된 레벨에 상응하는 전압을 상기 제2 입력전압으로서 상기 제2 입력단자로 전송하는 입력전압 발생부를 더 포함하는 공통 전압발생기.
  4. 제3항에 있어서, 상기 입력전압 발생부는,
    적어도 하나의 저항을 이용하여 상기 제2 전압과 상기 제5 전압의 차이에 상응하는 전압을 저항분배하고 저항분배된 전압들을 출력하는 저항 분배부; 및
    상기 제1 입력전압 출력 제어신호에 응답하여 상기 저항 분배부에서 출력된 임의의 전압레벨들 중에서 어느 한 전압레벨을 선택하고 선택된 전압레벨에 상응하는 전압을 상기 제2 입력전압으로서 출력하거나, 상기 제2 입력전압 출력 제어신호에 응답하여 상기 임의의 전압레벨들 중에서 다른 한 전압레벨을 선택하고 선택된 전압레벨에 상응하는 전압을 상기 제2 입력전압으로서 출력하는 멀티플렉서를 포함하는 공통 전압발생기.
  5. 제1항에 있어서, 상기 스위치들은,
    상기 연산 증폭기의 제3 전압 출력모드에서 상기 제3 전압과 상기 제4 전압을 상기 연산증폭기의 전원으로 전송하기 위해서 배열되고, 제2 전압 출력모드에서 상기 제1 전압과 상기 제2 전압을 상기 연산증폭기의 전원으로 전송하기 위해서 배열되고,
    상기 제3 전압 출력모드는 상기 제3 전압을 상기 공통전압으로서 출력하는 모드이고, 상기 제2 전압 출력모드는 상기 제2 전압을 상기 공통전압으로서 출력하는 모드인 공통 전압발생기.
  6. 제5항에 있어서, 상기 제1 공통전압, 상기 제2 공통전압, 상기 제2 전압, 및 상기 제3 전압은,
    상기 제1 공통전압 > 상기 제3 전압 > 상기 제2 전압 > 상기 제2 공통전압 의 관계가 성립하는 공통 전압발생기.
  7. 제6항에 있어서, 상기 연산 증폭기는,
    상기 제2 공통전압 -> 상기 제3 전압 -> 상기 제1 공통전압 -> 상기 제2 전압의 순서 또는 그 역으로 전압을 출력하는 공통 전압발생기.
  8. 제5항에 있어서, 상기 연산 증폭기는,
    상기 제1 입력전압을 수신하는 제1 입력단자, 상기 제2 입력전압을 수신하는 제2 입력단자, 및 출력단자를 포함하며,
    상기 공통 전압발생기는,
    상기 출력단자와 제1 노드 사이에 접속되어 상기 출력단자와 제1 노드 사이 의 전압을 분배하고 분배된 전압을 상기 제1 입력전압으로서 상기 제1 입력단자로 출력하는 전압 분배부를 더 포함하며,
    상기 스위치들은,
    상기 제3 전압 출력모드에서 상기 제2 전압을 상기 제1 노드로 전송하고, 상기 제2 전압 출력모드에서 상기 제5 전압을 상기 제1 노드로 출력하는 공통 전압발생기.
  9. 제8항에 있어서, 상기 공통 전압발생기는,
    상기 제3 전압 출력모드에서 제1 입력전압 출력 제어신호에 응답하여 제5 전압을 분배한 임의의 레벨들 중에서 어느 한 레벨을 선택하고 선택된 레벨에 상응하는 전압을 상기 제2 입력전압으로서 상기 제2 입력단자로 전송하고,
    상기 제2 전압 출력모드에서 제2 입력전압 출력 제어신호에 응답하여 상기 제5 전압을 분배한 임의의 레벨들 중에서 다른 한 레벨을 선택하고 선택된 레벨에 상응하는 전압을 상기 제2 입력전압으로서 상기 제2 입력단자로 전송하는 입력전압 발생부를 더 포함하는 공통 전압발생기.
  10. 제9항에 있어서, 상기 입력전압 발생부는,
    적어도 하나의 저항을 이용하여 상기 제2 전압과 상기 제5 전압의 차이에 상응하는 전압을 저항분배하고 저항분배된 전압들을 출력하는 저항 분배부; 및
    상기 제1 입력전압 출력 제어신호에 응답하여 상기 저항 분배부에서 출력된 임의의 전압레벨들 중에서 어느 한 전압레벨을 선택하고 선택된 전압레벨에 상응하는 전압을 상기 제2 입력전압으로서 출력하거나, 상기 제2 입력전압 출력 제어신호에 응답하여 상기 임의의 전압레벨들 중에서 다른 한 전압레벨을 선택하고 선택된 전압레벨에 상응하는 전압을 상기 제2 입력전압으로서 출력하는 멀티플렉서를 포함하는 공통 전압발생기.
  11. 제1항에 있어서, 상기 연산 증폭기는,
    제1 전원단자, 제2 전원단자, 제1 입력단자, 제2 입력단자, 및 출력단자를 포함하며,
    상기 공통 전압발생기는,
    상기 출력단자와 제1 노드 사이에 접속되어 상기 출력단자와 제1 노드 사이의 전압을 분배하고 분배된 전압을 상기 제1 입력전압으로서 상기 제1 입력단자로 출력하는 전압 분배부를 더 포함하며,
    상기 스위치들은,
    상기 제1 전원단자에 접속되어 상기 제1 전압 또는 상기 제3 전압을 상기 제1 전원단자로 전송하는 제1 스위치 쌍;
    상기 제2 전원단자에 접속되어 상기 제2 전압 또는 상기 제4 전압을 상기 제2 전원단자로 전송하는 제2 스위치 쌍; 및
    상기 제1 노드에 접속되어 제2 전압 또는 제5 전압을 상기 제1 노드로 전송하는 제3 스위치 쌍을 포함하는 공통 전압발생기.
  12. 제11항에 있어서, 상기 제1 스위치 쌍은,
    제1 스위치 제어신호에 응답하여 상기 제1 전압을 상기 제1 전원단자로 전송하는 제1 스위치 및 제2 스위치 제어신호에 응답하여 상기 제3 전압을 상기 제1 전원단자로 전송하는 제2 스위치를 포함하며,
    상기 제2 스위치 쌍은,
    제3 스위치 제어신호에 응답하여 상기 제2 전압을 상기 제2 전원단자로 전송하는 제3 스위치 및 제4 스위치 제어신호에 응답하여 상기 제4 전압을 상기 제2 전원단자로 전송하는 제4 스위치를 포함하며,
    상기 제3 스위치 쌍은,
    제5 스위치 제어신호에 응답하여 상기 제5 전압을 상기 제1 노드로 전송하는 제5 스위치 및 제6 스위치 제어신호에 응답하여 상기 제2 전압을 상기 제1 노드로 전송하는 제6 스위치를 포함하는 공통 전압발생기.
  13. 제12항에 있어서, 상기 제1 스위치 제어신호 및 상기 제3 스위치 제어신호와 상기 제2 스위치 제어신호 및 상기 제4 스위치 제어신호는 서로 상보적인 논리레벨을 갖고, 상기 제5 스위치 제어신호와 상기 제6 스위치 제어신호는 서로 상보적인 논리레벨을 갖는 공통 전압발생기.
  14. 제11항에 있어서, 상기 공통 전압발생기는,
    상기 제1 전원단자와 상기 제2 전원단자 사이에 접속되어 상기 제1 스위치 쌍과 상기 제2 스위치 쌍에서 발생 될 수 있는 스위칭 노이즈를 제거하기 위한 적어도 하나의 캐패시터를 더 포함하는 공통 전압발생기.
  15. 제1항의 상기 공통 전압발생기를 포함하는 디스플레이 장치.
  16. 제1 전압과 제2 전압을 연산증폭기의 전원으로서 사용하여 제1 공통전압을 공통전압으로서 출력하는 단계;
    제3 전압과 제4 전압을 상기 연산증폭기의 상기 전원으로서 사용하여 제2 공통전압을 상기 공통전압으로서 출력하는 단계;
    상기 제1 공통전압을 상기 공통전압으로서 출력하는 단계 전에, 상기 제3 전압과 상기 제4 전압을 상기 연산증폭기의 상기 전원으로 사용하여 상기 제3 전압을 상기 공통전압으로서 출력하는 단계; 및
    상기 제1 공통전압을 상기 공통전압으로서 출력하는 단계 후에, 상기 제1 전압과 상기 제2 전압을 상기 연산증폭기의 전원으로 사용하여 상기 제2 전압을 상기 공통전압으로서 출력하는 단계를 포함하고,
    상기 공통전압은 박막 트랜지스터 액정 표시 장치의 구동을 위한 공통전압이고, 상기 제1 공통전압은 상기 제1 공통전압 출력 모드에서 출력되는 상기 공통전압이고, 상기 제2 공통전압은 상기 제2 공통전압 출력 모드에서 출력되는 상기 공통전압이고, 상기 제1 공통전압은 상기 제2 공통전압보다 높은 전압레벨을 갖는 공통 전압발생방법.
  17. 삭제
  18. 제16항에 있어서, 상기 제1 공통전압, 상기 제2 공통전압, 상기 제2 전압, 및 상기 제3 전압은,
    상기 제1 공통전압 > 상기 제3 전압 > 상기 제2 전압 > 상기 제2 공통전압의 관계가 성립하는 공통 전압발생방법.
KR1020080039822A 2008-04-29 2008-04-29 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법 Active KR101465606B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080039822A KR101465606B1 (ko) 2008-04-29 2008-04-29 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법
US12/385,706 US8482502B2 (en) 2008-04-29 2009-04-16 Common voltage generator, display device including the same, and method thereof
CN2009101377131A CN101572068B (zh) 2008-04-29 2009-04-27 公共电压发生器、包括该发生器的显示设备及其生成方法
TW98114079A TWI467553B (zh) 2008-04-29 2009-04-28 通用電壓產生器、包含其之顯示裝置及其方法
JP2009111302A JP5680836B2 (ja) 2008-04-29 2009-04-30 共通電圧発生器、それを含むディスプレイ装置、及び共通電圧発生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039822A KR101465606B1 (ko) 2008-04-29 2008-04-29 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법

Publications (2)

Publication Number Publication Date
KR20090114059A KR20090114059A (ko) 2009-11-03
KR101465606B1 true KR101465606B1 (ko) 2014-11-28

Family

ID=41214512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039822A Active KR101465606B1 (ko) 2008-04-29 2008-04-29 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법

Country Status (5)

Country Link
US (1) US8482502B2 (ko)
JP (1) JP5680836B2 (ko)
KR (1) KR101465606B1 (ko)
CN (1) CN101572068B (ko)
TW (1) TWI467553B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101579272B1 (ko) * 2009-10-30 2015-12-22 삼성디스플레이 주식회사 표시장치
KR101597954B1 (ko) * 2009-12-07 2016-02-29 엘지디스플레이 주식회사 공통 전압 발생장치 및 이를 포함하는 평판 표시장치
US8810268B2 (en) * 2010-04-21 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Built-in self-test circuit for liquid crystal display source driver
TWI457907B (zh) * 2011-08-05 2014-10-21 Novatek Microelectronics Corp 顯示器的驅動裝置及其驅動方法
US9672885B2 (en) * 2012-09-04 2017-06-06 Qualcomm Incorporated MRAM word line power control scheme
KR102012022B1 (ko) * 2013-05-22 2019-08-20 삼성디스플레이 주식회사 표시 장치의 전원 공급 장치
TWI521496B (zh) * 2014-02-11 2016-02-11 聯詠科技股份有限公司 緩衝電路、面板模組及顯示驅動方法
TWI859712B (zh) 2014-03-25 2024-10-21 日商新力股份有限公司 發送裝置及通訊系統
TWI560689B (en) * 2015-05-05 2016-12-01 Au Optronics Corp Common voltage generating circuit and displaying apparatus using the same
JP6737256B2 (ja) * 2017-11-29 2020-08-05 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
CN209015701U (zh) * 2018-10-25 2019-06-21 惠科股份有限公司 显示面板的电源电压控制电路及显示装置
US11409313B2 (en) * 2020-12-30 2022-08-09 Qualcomm Incorporated Voltage reference architecture
US11962292B1 (en) * 2022-10-28 2024-04-16 Taipei Anjet Corporation Gate driving device
WO2025000326A1 (zh) * 2023-06-29 2025-01-02 格科微电子（上海）有限公司 降低显示面板模组功耗的方法及装置、芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878962A (ja) * 1994-09-05 1996-03-22 Fujitsu Ltd オペアンプ回路の給電方式
KR20030064334A (ko) * 2002-01-25 2003-07-31 마쯔시다덴기산교 가부시키가이샤 구동 전압 제어 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140041B1 (ko) * 1993-02-09 1998-06-15 쯔지 하루오 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로
US6392355B1 (en) * 2000-04-25 2002-05-21 Mcnc Closed-loop cold cathode current regulator
US6734724B1 (en) * 2000-10-06 2004-05-11 Tropian, Inc. Power control and modulation of switched-mode power amplifiers with one or more stages
JP4366914B2 (ja) * 2002-09-25 2009-11-18 日本電気株式会社 表示装置用駆動回路及びそれを用いた表示装置
JP2005024583A (ja) 2003-06-30 2005-01-27 Renesas Technology Corp 液晶駆動装置
TWI258724B (en) * 2003-10-28 2006-07-21 Samsung Electronics Co Ltd Circuits and methods providing reduced power consumption for driving flat panel displays
US7420552B2 (en) * 2004-03-16 2008-09-02 Matsushita Electric Industrial Co., Ltd. Driving voltage control device
TW200532300A (en) 2004-03-16 2005-10-01 Matsushita Electric Ind Co Ltd Driving voltage generation device and method for controlling driving voltage generation device
JP4484729B2 (ja) * 2004-03-16 2010-06-16 パナソニック株式会社 駆動電圧生成装置および駆動電圧生成装置の制御方法
JP4400403B2 (ja) * 2004-10-06 2010-01-20 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置及び電子機器
JP2007232982A (ja) * 2006-02-28 2007-09-13 Optrex Corp 液晶表示装置用電源回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878962A (ja) * 1994-09-05 1996-03-22 Fujitsu Ltd オペアンプ回路の給電方式
KR20030064334A (ko) * 2002-01-25 2003-07-31 마쯔시다덴기산교 가부시키가이샤 구동 전압 제어 장치
US20030151581A1 (en) 2002-01-25 2003-08-14 Matsushita Electric Industrial Co., Ltd. Driving voltage controller

Also Published As

Publication number Publication date
US20090267882A1 (en) 2009-10-29
CN101572068A (zh) 2009-11-04
KR20090114059A (ko) 2009-11-03
TWI467553B (zh) 2015-01-01
JP2009265679A (ja) 2009-11-12
US8482502B2 (en) 2013-07-09
JP5680836B2 (ja) 2015-03-04
CN101572068B (zh) 2013-05-01
TW201017630A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
KR101465606B1 (ko) 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법
KR100613325B1 (ko) 구동 장치 및 표시 모듈
US9251757B2 (en) Driving circuit for driving a display apparatus based on display data and a control signal, and a liquid crystal display apparatus which uses the driving circuit
US8031146B2 (en) Data driver device and display device for reducing power consumption in a charge-share operation
JP2020003802A (ja) 表示装置及びその駆動方法
KR20100098925A (ko) 액정 표시 장치
CN101192392B (zh) 源极驱动器、光电装置及电子设备
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
KR20030084728A (ko) 표시 구동 장치 및 그것을 이용한 표시 장치
KR20070119346A (ko) 액정표시장치의 게이트구동회로 및 그 구동방법
US9299310B2 (en) Load driving apparatus and driving method thereof
JP2011150256A (ja) 駆動回路及び駆動方法
JP2009145492A (ja) 表示駆動装置及びそれを備えた表示装置
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US20140009511A1 (en) Power selector, source driver and operating method thereof
KR20090131844A (ko) 액정표시장치용 게이트구동부
KR20110051398A (ko) 슬루 레이트를 제어하는 소스 드라이버
US12067953B2 (en) Display device and source driver
KR20060019791A (ko) 전원안정화회로 및 이를 이용한 액정표시장치
KR100997512B1 (ko) 하프 감마 구동용 액정표시장치
CN100583200C (zh) 显示装置和便携式电话装置
JP2006184718A (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
KR101534015B1 (ko) 액정표시장치용 구동회로
US9396692B2 (en) Driving circuit and operating method thereof
KR101623187B1 (ko) 액정표시장치 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080429

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130429

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080429

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140328

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141120

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141121

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181031

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191031

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20211027

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20231026

Start annual number: 10

End annual number: 10