[go: up one dir, main page]

KR101460100B1 - 비휘발성 메모리 및 그 제조 방법 - Google Patents

비휘발성 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR101460100B1
KR101460100B1 KR1020130106504A KR20130106504A KR101460100B1 KR 101460100 B1 KR101460100 B1 KR 101460100B1 KR 1020130106504 A KR1020130106504 A KR 1020130106504A KR 20130106504 A KR20130106504 A KR 20130106504A KR 101460100 B1 KR101460100 B1 KR 101460100B1
Authority
KR
South Korea
Prior art keywords
nanoparticles
resistance
lower electrode
variable layer
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130106504A
Other languages
English (en)
Inventor
김태근
정호영
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020130106504A priority Critical patent/KR101460100B1/ko
Priority to PCT/KR2014/008295 priority patent/WO2015034276A1/ko
Application granted granted Critical
Publication of KR101460100B1 publication Critical patent/KR101460100B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 비휘발성 메모리 및 그 제조 방법을 공개한다. 본 발명은 저항 변화 물질로 형성되고 일정한 직경을 갖는 나노 입자를 하부 전극위에 균일하게 배치하여 저항 변화층을 형성하고, 나노 입자 내부에 전도성 필라멘트를 형성함으로써, 저항 변화층에 균일하게 전도성 필라멘트를 형성하여, 보다 신뢰성 있는 저항 변화 비휘발성 메모리 소자를 제공할 수 있다. 또한, 본 발명은 일정한 직경을 갖는 나노 입자를 하부 전극 위에 균일하게 배치하고 그 사이를 저항 변화 물질로 채운 저항 변화층을 형성함으로써, 전도성 필라멘트를 균일하게 배치된 나노 입자들 사이에 균일하게 형성하여, 보다 신뢰성 있는 저항 변화 비휘발성 메모리 소자를 제공할 수 있다.

Description

비휘발성 메모리 및 그 제조 방법{Non-volatile memory device and manufacturing method of the same}
본 발명은 비휘발성 메모리 및 그 제조 방법에 관한 것으로서, 보다 구체적으로는 저항성 비휘발성 메모리 및 그 제조 방법에 관한 것이다.
최근 스마트폰, 태블릿 PC 등 휴대용 전자제품의 급속한 발전으로 이들 제품의 주요 저장매체로서 플래시 메모리의 수요가 증가되고 있다. 고집적 플래시 메모리를 구현하기 위해서는 메모리 셀의 크기를 줄이는 것이 가장 일반적인 방법이다. ITRS(International Technology Road-map for Semiconductors)에서는 현재 주로 사용되고 있는 부유게이트(floating gate) 플래시 메모리의 셀 크기를 감소하는 것이 곧 한계에 도달할 것이라고 예상하고 있다.
이를 대체할 차세대 비휘발성 메모리 소자는 3차원 CTF(Charge Trap Flash), 강유전체 커패시터를 이용한 FRAM(Ferroelectric Random Access Memory), TMR(Tunneling Magneto-Resistive) 막을 이용한 MRAM(Magnetic Random Access Memory), 칼코게나이드계 화합물(chalcogenide alloys)을 이용한 PRAM(Phase change Random Access Memory), 그리고 저항 변화를 이용한 ReRAM(Resistance switching Random Access Memory) 등이 주목 받고 있다.
이 중, ReRAM 소자는 금속-절연막-금속(MIM: Metal-Insulator-Metal)의 간단한 구조로 나노 크기 소자 제작이 용이하며, 공정이 간단하고, 저전압(< 5V) 사용 및 고속(< 100ns) 동작이 가능하다. 또한, ReRAM 소자는 인가하는 전압의 크기에 따라 단일 레벨 셀(Single Level Cell) 뿐만 아니라, 1셀 2비트 이상의 여러 비트로 변환할 수 있는 다중 레벨 셀(Multi Level Cell) 기술의 적용이 가능하다. 또한, ReRAM 소자에 사용되는 저항 변화를 일으키는 물질로는 초거대 자기저항 물질, 금속산화물, 금속질화물, 강유전체 물질, 칼코게나이드계 물질 등이 있어, 물질 선택의 폭이 다양하다는 장점이 있다.
ReRAM 소자가 메모리 거동을 보이기 위해선 먼저 electro-forming 단계가 필요하다. forming에 의해 ReRAM 물질 내부에 전도성 필라멘트(conductive filament)가 형성되게 되고, 전도성 필라멘트를 통해서 전류가 흐르게 됨으로써, 저항이 큰 상태에서 저항이 작은 상태로 전기적 특성이 변화하면서 스위칭 특성을 보이게 된다. 이 후, ReRAM에 인가되는 전압의 크기에 따라서 ReRAM 내부의 전도성 필라멘트는 생성 및 소멸이 반복되면서, 그 저항상태가 고저항 상태와 저저항 상태로 변화되고, 인가된 전압이 제거되어도 저항상태가 그대로 유지됨으로써, 프로그램이 수행된다.
하지만, 기존의 ReRAM은 forming 과정에서 불규칙하게 전도성 필라멘트(conductive filament)가 형성되게 되고, 그로 인하여 저항 스위치(resistive switch)가 균일하게 형성되지 못하는 문제를 가지고 있다.
본 발명이 해결하고자 하는 과제는, 내부에 전도성 필라멘트가 균일하게 형성되어 소자의 신뢰성이 높은 비휘발성 메모리 소자 및 그 제조 방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자는, 하부 전극; 상기 하부 전극 위에 배치되고, 인가되는 전계에 따라서 저항이 변화되는 저항 변화 물질로 형성된 복수의 나노 입자를 포함하는 저항 변화층; 및 상기 저항 변화층 위에 형성된 상부 전극을 포함한다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자에서, 상기 복수의 나노 입자는 그 내부에 금속 물질이 포함되고, 그 주위를 저항 변화 물질이 둘러싸도록 형성될 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자에서, 상기 저항 변화층은, 상기 복수의 나노 입자들 사이를 채우는 절연 물질을 내부에 더 포함할 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자에서, 상기 절연 물질은 PMMA(PolyMethylMethAcrylte)일 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자에서, 상기 복수의 나노 입자는 불순물로 도핑될 수 있다.
한편, 상술한 과제를 해결하기 위한 본 발명의 바람직한 다른 실시예에 따른 비휘발성 메모리 소자는, 하부 전극; 상기 하부 전극 위에 배치된 복수의 나노 입자와, 상기 복수의 나노 입자들 사이를 채우도록 상기 하부 전극 위에 형성되는 저항 변화 물질을 포함하는 저항 변화층; 및 상기 저항 변화층 위에 형성되는 상부 전극을 포함한다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자에서, 상기 복수의 나노 입자는 동일한 직경을 갖는 것이 바람직하다.
한편, 상술한 과제를 해결하기 위한 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법은, (a) 하부 전극 위에, 인가되는 전계에 따라서 저항이 변화되는 저항 변화 물질로 형성된 복수의 나노 입자를 배치하여 저항 변화층을 형성하는 단계; 및 (c) 상기 저항 변화층 위에 상부 전극을 형성하는 단계를 포함한다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법에서, 상기 복수의 나노 입자는 그 내부에 금속 물질이 포함되고, 그 주위를 저항 변화 물질이 둘러싸도록 형성될 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법에서, 상기 (a) 단계는, (a1) 상기 하부 전극 위에 저항 변화 물질로 형성된 복수의 나노 입자를 배치하는 단계; 및 (a2) 상기 복수의 나노 입자들 사이를 절연물질로 채우는 단계를 포함할 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법에서, 상기 절연 물질은 PMMA(PolyMethylMethAcrylte)일 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법에서, 상기 복수의 나노 입자는 불순물로 도핑될 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법에서, 상기 (a) 단계와 상기 (c) 단계 사이에, (b) 상기 복수의 나노 입자들에 전계를 인가하여 포밍을 수행하는 단계를 더 포함할 수 있다.
한편, 상술한 과제를 해결하기 위한 본 발명의 바람직한 다른 실시예에 따른 비휘발성 메모리 제조 방법은, (b) 하부 전극 위에 복수의 나노 입자를 배치하고, 인가되는 전계에 따라서 저항이 변화되는 저항 변화 물질로, 상기 복수의 나노 입자들 사이를 채움으로써 저항 변화층을 형성하는 단계; 및 (d) 상기 저항 변화층 위에 상부 전극을 형성하는 단계를 포함한다.
또한, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 제조 방법에서, 상기 복수의 나노 입자는 동일한 직경을 갖는 것이 바람직하다.
본 발명은 저항 변화 물질로 형성되고 일정한 직경을 갖는 나노 입자를 하부 전극위에 균일하게 배치하여 저항 변화층을 형성하고, 나노 입자 내부에 전도성 필라멘트를 형성함으로써, 저항 변화층에 균일하게 전도성 필라멘트를 형성하여, 보다 신뢰성 있는 저항 변화 비휘발성 메모리 소자를 제공할 수 있다.
또한, 본 발명은 일정한 직경을 갖는 나노 입자를 하부 전극 위에 균일하게 배치하고 그 사이를 저항 변화 물질로 채운 저항 변화층을 형성함으로써, 전도성 필라멘트를 균일하게 배치된 나노 입자들 사이에 균일하게 형성하여, 보다 신뢰성 있는 저항 변화 비휘발성 메모리 소자를 제공할 수 있다.
도 1a 및 도 1b는 본 발명의 바람직한 제 1 실시예에 따른 비휘발성 메모리의 구성을 도시한 도면이다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하는 도면이다.
도 3은 제 1 실시예의 변형 실시예에 따른 비휘발성 메모리의 구조를 도시한 도면이다.
도 4는 본 발명의 바람직한 제 2 실시예에 따른 비휘발성 메모리 소자의 구성을 도시하는 도면이다.
도 5a 및 도 5b는 제 2 실시예에 따른 비휘발성 메모리 소자의 제조 공정을 설명하는 도면이다.
도 6은 다양한 크기의 나노 입자를 이용하여 저항 변화층을 형성한 예들을 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1a 및 도 1b는 본 발명의 바람직한 제 1 실시예에 따른 비휘발성 메모리의 구성을 도시한 도면이다.
도 1a를 참조하면, 본 발명의 바람직한 제 1 실시예에 따른 비휘발성 메모리는 기판(110) 위에 하부 전극(120), 저항 변화층(130) 및 상부 전극(141)이 형성되어 있다. 이러한 구조는 기본적으로 종래의 ReRAM 구조와 동일하되, 본 발명은 저항 변화층(130)을 복수의 나노 입자(131)로 구성하였다는 점에 특징이 있다.
구체적으로 설명하면, 본 발명의 바람직한 제 1 실시예에 따른 비휘발성 메모리 소자의 저항 변화층(130)은, 도 1a에 도시된 바와 같이, 하부 전극(120) 위에 배치된 복수의 나노입자들(131)로 구성되고, 이 복수의 나노 입자들(131)은 인가되는 전계에 따라서 저항이 변화되는 저항 변화 물질로 형성된다.
본 발명의 바람직한 제 1 실시예에서 복수의 나노 입자들(131)은 수십 나노미터에서 수 마이크로미터의 직경을 갖는 것으로 형성되었으나, 나노 입자(131)의 직경은 변경이 가능함은 물론이다.
또한, 나노 입자(131)를 형성하는 저항 변화 물질은 일반적으로 ReRAM에 이용되는 저항 변화 물질이 모두 적용될 수 있고, 본 발명의 나노 입자들(131)은 모두 동일한 직경을 갖는 것이 바람직하다.
도 6은 다양한 크기의 나노 입자(131)를 이용하여 저항 변화층(130)을 형성한 예들을 도시한 도면이다. 도 6에 도시된 바와 같이, 나노 입자(131)의 크기를 변경함으로써, 단위 면적당 배치되는 나노 입자(131)의 크기 및 이에 대응되어 형성되는 전도성 필라멘트(10)의 수를 조절할 수 있다.
본 발명의 바람직한 제 1 실시예에 따른 비휘발성 메모리 소자의 동작을 살펴보면, 하부 전극(120)과 상부 전극(141) 사이에 저항 변화 물질에 고유한 임계 전압 이상의 전압을 인가하여 포밍을 수행하면, 상부 전극(141) 및 하부 전극(120)에 각각 접촉한 나노 입자들(131) 내부에 전도성 필라멘트(10)가 각각 형성된다.
상술한 바와 같이, 복수의 나노 입자들(131)은 하부 전극(120) 위에 균일하게 배치되어 있으므로, 나노 입자(131) 내부에 형성되는 전도성 필라멘트(10) 역시 저항 변화층(130) 전체적인 관점에서 보면 균일한 간격으로 형성되므로, 비휘발성 메모리 소자의 신뢰성을 향상시킬 수 있다.
한편, 상술한 복수의 나노 입자들(131)은 도 1a에 도시된 바와 같이, 전체가 저항변화 물질로 형성될 수도 있고, 도 1b에 도시된 바와 같이, 그 내부에(중심에) 금속 물질(133)이 포함되고, 금속 물질(133) 주변에 저항 변화물질이 둘러싸는 구조로 형성된 Core-Shell 나노 입자(132)로 구현될 수도 있다. 이렇게 Core-Shell 나노 입자(132)가 이용된 경우에, 전도성 필라멘트(10)는 나노 입자(132)의 표면을 통해서 형성된다.
또한, 상술한 복수의 나노 입자들(131,132)은 전도성 필라멘트(10)를 보다 용이하게 형성할 수 있도록 불순물(Al, Be, Ge, Mg, Nb, P 및 Zr으로 이루어진 그룹 등)로 도핑될 수 있는데, 도핑 방식은 나노 입자(131,132)를 도핑 용액에 침적하였다가 건조시키는 방법을 이용할 수도 있고, 이온 주입 방식을 이용할 수도 있으며, 이 밖에 다양한 도핑 방법이 적용될 수 있다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하는 도면이다.
도 2를 참조하여 설명하면, 먼저, 기판(110) 위에 하부 전극(120)을 증착하여 형성하고, 그 위에 저항 변화 물질로 형성된 나노 입자(131)가 포함된 용액(300)을 스핀 코팅 방식으로 도포한다.(도 2의 (a)참조). 이 때, 하부 전극(120) 및 저항 변화 물질은 종래의 ReRAM에서 이용되는 것과 동일한 재질이 이용될 수 있다.
그 후, 기판(110)을 건조시키면, 나노 입자(131)가 포함된 용액(300)에서 용매는 증발하여 제거되고, 저항 변화 물질로 형성된 나노 입자(131)만 하부 전극(120) 위에 배치됨으로써 저항 변화층(130)이 형성된다(도 2의 (b) 참조). 이 때, 용액(300)내의 나노 입자(131)의 농도를 조절하면, 하부 전극(120)위에 배치되는 나노 입자들(131)의 간격을 조절할 수 있다.
마지막으로, 상부 전극(141)을 나노 입자들(131)로 구성된 저항 변화층(130) 위에 전극 물질을 증착하여 형성한다(도 2의 (c) 참조).
그 후, 상부 전극(141)과 하부 전극(120)에 나노 입자(131)를 구성하는 물질에 고유한 임계 전압 이상의 전압을 인가함으로써, 나노 입자들(131)에 전계를 인가하여 포밍 공정을 수행하여 나노 입자들(131) 내부에 전도성 필라멘트(10)를 형성한다.
이렇게, 포밍 공정이 수행된 후에는 상부 전극(141)과 하부 전극(120) 사이에 인가되는 전압에 따라서 전도성 필라멘트(10)가 형성되거나 소멸되어 프로그램이 수행된다.
다만, 상기 비휘발성 메모리 제작 과정에서, 상부 전극(141)을 증착시키기 전에, 나노 입자들(131)에 대해서 포밍 공정을 먼저 수행할 수도 있다. 이 경우, 나노 입자들(131) 위에 전도성 시트를 배치하여 포밍을 수행하고, 전도성 시트를 제거한 후, 상부 전극(141)을 증착할 수도 있다.
지금까지 본 발명의 바람직한 제 1 실시예에 따른 비휘발성 메모리 소자 및 그 제조 방법을 설명하였다.
도 3은 제 1 실시예의 변형 실시예에 따른 비휘발성 메모리의 구조를 도시한 도면이다. 도 3을 참조하면, 도 3에 도시된 변형예는 제 1 실시예의 나노 입자들(131) 사이에 절연 물질(134)이 채워져, 복수의 나노 입자(131)와 절연 물질(134)이 함께 저항 변화층(130)을 구성한다는 점에서 차이가 있다.
변형예에 따르면, 상술한 도 2의 (a) 내지 (b) 단계를 수행하여, 하부 전극(120) 위에 나노 입자들(131)을 균일하게 배치한 후, PMMA(PolyMethylMethAcrylte)와 같은 용액 또는 젤 상태의 절연 물질(134)을 나노 입자들(131) 위에 코팅한다. 이 경우, 절연 물질(134)은 나노 입자들(131) 사이의 공간에 스며들어 나노 입자들(131) 사이의 공간을 채우게 되며, 소프트 베이킹을 통해서 절연 물질(134)을 경화시킨다. 다만, 이 때, 절연 물질(134)은 나노 입자들(131)이 상부 전극(142)과 접촉할 수 있도록, 나노 입자들(131)보다 낮은 높이로 형성됨을 주의해야 한다.
그 후, 도 2의 (c)에 도시된 것과 동일한 방식으로, 나노 입자(131) 및 절연 물질(134) 위에 전극 물질을 증착하여 상부 전극(142)을 형성하고, 상부 전극(142)과 하부 전극(120) 사이에 전압을 인가하여 포밍 공정을 수행함으로써, 저항 변화 비휘발성 메모리 소자를 완성한다.
이 때, 변형예에 이용되는 나노 입자(131)는 제 1 실시예와 마찬가지로 Core-Shell 나노 입자(132)가 이용될 수 있고, 이들 나노 입자들이 도핑된 것이 이용될 수도 있다. 또한, 제 1 실시예와 마찬가지로, 상부 전극(142)을 형성하기에 앞서, 포밍 공정이 먼저 수행될 수도 있다.
도 4는 본 발명의 바람직한 제 2 실시예에 따른 비휘발성 메모리 소자의 구성을 도시하는 도면이다.
도 4를 참조하면, 제 2 실시예에 따른 비휘발성 메모리 소자는 제 1 실시예와 마찬가지로 기판(210) 위에 하부 전극(220), 저항 변화층(230), 및 상부 전극(240)이 순차적으로 형성된 구조를 갖는다.
제 2 실시예의 저항 변화층(230)은 하부 전극(220)위에 균일하게 배치된 복수의 나노 입자(231)와, 나노 입자들(231) 사이를 채우도록 하부 전극(220) 위에 형성된 저항 변화 물질(232)을 포함하여 구성된다.
제 2 실시예의 복수의 나노 입자(231)는 저항 변화 특성이 나타나지 않는 절연 물질로 형성되고, 나노 입자들(231) 사이를 채우는 저항 변화 물질(232)은 상술한 제 1 실시예의 나노 입자(231)와 같이, 일반적인 ReRAM에서 이용되는 저항 변화 물질(232)로 형성될 수 있다.
본 발명의 바람직한 제 2 실시예의 경우, 도 4에 도시된 바와 같이, 상부 전극(240)과 하부 전극(220) 사이에 전압을 인가하여 포밍을 수행하면, 하부 전극(220) 위에 균일하게 배치된 복수의 나노 입자들(231) 사이 공간에 채워진 저항 변화 물질에 전도성 필라멘트(20)가 생성되고, 이후, 인가되는 전압에 따라서 전도성 필라멘트(20)가 생성되거나 소멸되어 프로그램이 수행된다.
제 1 실시예와 마찬가지로, 제 2 실시예의 나노 입자들(231)은 동일한 직경을 갖으며 균일한 밀도로 하부 전극(220) 위에 배치되므로, 나노 입자들(231) 사이에 형성되는 전도성 필라멘트(20) 역시 일정한 간격으로 균일한 밀도로 형성된다. 따라서, 제 1 실시예와 마찬가지로, 나노 입자들(231)의 크기 및 나노 입자들(231)이 포함되는 용액을 농도를 조절함으로써 전도성 필라멘트(20)의 간격이나 밀도를 조절할 수 있고, 따라서 신뢰성있는 저항 변화 비휘발성 메모리 소자를 제공할 수 있다.
도 5a 및 도 5b는 제 2 실시예에 따른 비휘발성 메모리 소자의 제조 공정을 설명하는 도면이다.
도 5a를 참조하여, 본 발명의 바람직한 제 2 실시예에 따른 비휘발성 메모리 소자의 제조 공정을 설명하면, 먼저, 제 1 실시예와 동일한 방식으로(도 2의 (a) 및 (b) 참조), 도 5a의 (a)에 도시된 바와 같이, 기판(210) 위에 하부 전극(220)을 형성하고, 하부 전극(220) 위에 절연 물질로 형성된 나노 입자들(231)을 균일하게 배치한다.
그 후, 도 5a의 (b)에 도시된 바와 같이, 하부 전극(220)에 배치된 복수의 나노 입자들(231) 사이를 채우도록 저항 변화 물질(232)을 증착하여, 저항 변화 물질(232)로 나노 입자들(231) 사이를 채움으로써, 저항 변화층(230)을 완성한다.
그 후, 도 5a의 (c)에 도시된 바와 같이, 저항 변화층(230) 위에 상부 전극(240)을 증착하여 형성하고, 상부 전극(240)과 하부 전극(220) 사이에 전압을 인가하여, 포밍 공정을 수행함으로써 나노 입자들(231) 사이에 전도성 필라멘트(20)를 형성하여, 본 발명의 바람직한 제 2 실시예에 따른 비휘발성 메모리를 완성한다.
도 5b는 제 2 실시예에 따른 비휘발성 메모리에서 전도성 필라멘트(20)의 형성 위치를 설명하기 위해 저항 변화층(230)의 평면을 도시한 평면도이다. 도 5b를 참조하면, 제 2 실시예에서 전도성 필라멘트(20)는 나노 입자들(231) 사이의 공간에 일정하게 형성됨을 알 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
10,20 전도성 필라멘트
110,210 기판
120,220 하부 전극
130,230 저항 변화층
131,132,231 나노 입자
134,232 저항 변화 물질
140,240 상부 전극
300 나노 입자 용액

Claims (15)

  1. 하부 전극;
    상기 하부 전극 위에 배치되고, 인가되는 전계에 따라서 저항이 변화되는 저항 변화 물질로 형성된 복수의 나노 입자를 포함하는 저항 변화층; 및
    상기 저항 변화층 위에 형성된 상부 전극을 포함하고,
    상기 복수의 나노 입자는 불순물로 도핑된 것을 특징으로 하는 비휘발성 메모리 소자.
  2. 제 1 항에 있어서,
    상기 복수의 나노 입자는 그 내부에 금속 물질이 포함되고, 그 주위를 저항 변화 물질이 둘러싸도록 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
  3. 제 1 항에 있어서, 상기 저항 변화층은
    상기 복수의 나노 입자들 사이를 채우는 절연 물질을 내부에 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  4. 제 3 항에 있어서,
    상기 절연 물질은 PMMA(PolyMethylMethAcrylte)인 것을 특징으로 하는 비휘발성 메모리 소자.
  5. 삭제
  6. 하부 전극;
    상기 하부 전극 위에 배치된 복수의 나노 입자와, 상기 복수의 나노 입자들 사이를 채우도록 상기 하부 전극 위에 형성되는 저항 변화 물질을 포함하는 저항 변화층; 및
    상기 저항 변화층 위에 형성되는 상부 전극을 포함하고,
    상기 복수의 나노 입자는 절연 물질로 형성되어, 상기 상부 전극과 상기 하부 전극 사이에 전계가 인가되면, 상기 복수의 나노 입자 사이 공간을 통해서 전도성 필라멘트가 형성되는 것을 특징으로 하는 비휘발성 메모리 소자.
  7. 제 1 항 내지 제 4 항, 및 제 6 항 중 어느 한 항에 있어서,
    상기 복수의 나노 입자는 동일한 직경을 갖는 것을 특징으로 하는 비휘발성 메모리 소자.
  8. (a) 하부 전극 위에, 인가되는 전계에 따라서 저항이 변화되는 저항 변화 물질로 형성된 복수의 나노 입자를 배치하여 저항 변화층을 형성하는 단계; 및
    (c) 상기 저항 변화층 위에 상부 전극을 형성하는 단계를 포함하고,
    상기 복수의 나노 입자는 불순물로 도핑된 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  9. 제 8 항에 있어서,
    상기 복수의 나노 입자는 그 내부에 금속 물질이 포함되고, 그 주위를 저항 변화 물질이 둘러싸도록 형성된 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  10. 제 8 항에 있어서, 상기 (a) 단계는
    (a1) 상기 하부 전극 위에 저항 변화 물질로 형성된 복수의 나노 입자를 배치하는 단계; 및
    (a2) 상기 복수의 나노 입자들 사이를 절연물질로 채우는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  11. 제 10 항에 있어서,
    상기 절연 물질은 PMMA(PolyMethylMethAcrylte)인 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  12. 삭제
  13. 제 8 항에 있어서, 상기 (a) 단계와 상기 (c) 단계 사이에,
    (b) 상기 복수의 나노 입자들에 전계를 인가하여 포밍을 수행하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  14. (b) 하부 전극 위에 절연물질로 형성된 복수의 나노 입자를 배치하고, 인가되는 전계에 따라서 저항이 변화되는 저항 변화 물질로, 상기 복수의 나노 입자들 사이를 채움으로써 저항 변화층을 형성하는 단계;
    (d) 상기 저항 변화층 위에 상부 전극을 형성하는 단계; 및
    (e) 상기 상부 전극과 상기 하부 전극 사이에 전압을 인가하여 포밍 공정을 수행함으로써, 상기 복수의 나노 입자들 사이 공간을 통해서 전도성 필라멘트를 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  15. 제 8 항 내지 제 11 항, 제 13 항, 및 제 14 항 중 어느 한 항에 있어서,
    상기 복수의 나노 입자는 동일한 직경을 갖는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
KR1020130106504A 2013-09-05 2013-09-05 비휘발성 메모리 및 그 제조 방법 Active KR101460100B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130106504A KR101460100B1 (ko) 2013-09-05 2013-09-05 비휘발성 메모리 및 그 제조 방법
PCT/KR2014/008295 WO2015034276A1 (ko) 2013-09-05 2014-09-04 비휘발성 메모리 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130106504A KR101460100B1 (ko) 2013-09-05 2013-09-05 비휘발성 메모리 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101460100B1 true KR101460100B1 (ko) 2014-11-10

Family

ID=52287647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130106504A Active KR101460100B1 (ko) 2013-09-05 2013-09-05 비휘발성 메모리 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR101460100B1 (ko)
WO (1) WO2015034276A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926031B1 (ko) * 2017-07-25 2018-12-06 한국과학기술연구원 상보적 저항 변화성 충전재 및 그를 포함하는 비휘발성 상보적 저항 변화 메모리
KR101926028B1 (ko) * 2017-07-25 2018-12-06 한국과학기술연구원 구형의 상보적 저항 변화성 충전재 및 그를 포함하는 비휘발성 상보적 저항 변화 메모리
KR20240144562A (ko) * 2023-03-24 2024-10-02 한양대학교 산학협력단 저항 변화 메모리 소자 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070014984A (ko) * 2005-07-28 2007-02-01 키몬다 아게 금속 산화물 나노입자를 기초한 비휘발성 저항 메모리셀,그 제조방법 및 메모리셀 배열
KR20100061405A (ko) * 2008-11-27 2010-06-07 연세대학교 산학협력단 나노입자 어셈블리 기반의 스위칭 소자 및 이의 제조 방법
KR20100116793A (ko) * 2009-04-23 2010-11-02 광주과학기술원 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
US20110240949A1 (en) * 2010-03-31 2011-10-06 Yuichiro Mitani Information recording device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070014984A (ko) * 2005-07-28 2007-02-01 키몬다 아게 금속 산화물 나노입자를 기초한 비휘발성 저항 메모리셀,그 제조방법 및 메모리셀 배열
KR20100061405A (ko) * 2008-11-27 2010-06-07 연세대학교 산학협력단 나노입자 어셈블리 기반의 스위칭 소자 및 이의 제조 방법
KR20100116793A (ko) * 2009-04-23 2010-11-02 광주과학기술원 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
US20110240949A1 (en) * 2010-03-31 2011-10-06 Yuichiro Mitani Information recording device and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926031B1 (ko) * 2017-07-25 2018-12-06 한국과학기술연구원 상보적 저항 변화성 충전재 및 그를 포함하는 비휘발성 상보적 저항 변화 메모리
KR101926028B1 (ko) * 2017-07-25 2018-12-06 한국과학기술연구원 구형의 상보적 저항 변화성 충전재 및 그를 포함하는 비휘발성 상보적 저항 변화 메모리
US10163983B1 (en) 2017-07-25 2018-12-25 Korea Institute Of Science And Technology Complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same
US10615227B2 (en) 2017-07-25 2020-04-07 Korea Institute Of Science And Technology Spherical complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same
KR20240144562A (ko) * 2023-03-24 2024-10-02 한양대학교 산학협력단 저항 변화 메모리 소자 및 이의 제조방법
KR102815970B1 (ko) 2023-03-24 2025-06-04 한양대학교 산학협력단 저항 변화 메모리 소자 및 이의 제조방법

Also Published As

Publication number Publication date
WO2015034276A1 (ko) 2015-03-12

Similar Documents

Publication Publication Date Title
Zhao et al. Reversible alternation between bipolar and unipolar resistive switching in Ag/MoS 2/Au structure for multilevel flexible memory
Park et al. Multilevel nonvolatile small-molecule memory cell embedded with Ni nanocrystals surrounded by a NiO tunneling barrier
KR100790861B1 (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
Rahaman et al. Excellent resistive memory characteristics and switching mechanism using a Ti nanolayer at the Cu/TaOx interface
Choi et al. Electrical performance and scalability of Pt dispersed SiO2 nanometallic resistance switch
US7602042B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
US10236061B2 (en) Resistive random access memory having charge trapping layer, manufacturing method thereof, and operation thereof
JP2007036256A (ja) 金属酸化物ナノ粒子に基づく不揮発性抵抗メモリセル、その製造方法、およびそのメモリセル配置
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
US20070045704A1 (en) Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
US9871077B2 (en) Resistive memory device with semiconductor ridges
Yun et al. A nonlinear resistive switching behaviors of Ni/HfO2/TiN memory structures for self-rectifying resistive switching memory
Jang et al. Effect of electrode material on resistive switching memory behavior of solution-processed resistive switches: Realization of robust multi-level cells
CN105185909A (zh) 一种有机材料阻变存储元件及其制备方法
Prakash et al. Impact of electrically formed interfacial layer and improved memory characteristics of IrOx/high-κx/W structures containing AlOx, GdOx, HfOx, and TaOx switching materials
KR101460100B1 (ko) 비휘발성 메모리 및 그 제조 방법
US11069741B2 (en) Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
JP2007049156A (ja) リセット電流の安定化のためのメモリ素子の製造方法
Hu et al. Resistive switching characteristics in manganese oxide and tantalum oxide devices
US10964748B1 (en) Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
CN103035838B (zh) 阻变存储器件及其制备方法
CN106887519B (zh) 一种实现多值存储的阻变存储器的制备方法
KR101948638B1 (ko) 단일 나노 공극 구조를 이용한 산화물 기반 저항 스위칭 메모리 소자 및 그 제조 방법
KR101123736B1 (ko) 멀티 레벨 ＲｅＲＡＭ 메모리 장치 및 그 제조 방법
WO2021101582A1 (en) Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130905

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140731

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141024

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141104

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141104

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171030

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20201103

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211101

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20231023

Start annual number: 10

End annual number: 10