KR101442147B1

KR101442147B1 - 액정 표시 장치

Info

Publication number: KR101442147B1
Application number: KR1020080009740A
Authority: KR
Inventors: 김재현; 김기범; 신애
Original assignee: 삼성디스플레이 주식회사
Priority date: 2008-01-30
Filing date: 2008-01-30
Publication date: 2014-11-03
Anticipated expiration: 2028-01-30
Also published as: US20120224130A1; US8497963B2; JP5337433B2; US20090190081A1; KR20090083753A; US8203678B2; JP2009181120A

Abstract

측면 시인성이 개선된 액정 표시 장치를 제공한다. 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 교차 형성된 게이트선 및 데이터선과, 상기 게이트선 및 상기 데이터선에 연결된 제1 부화소 전극과, 상기 제1 부화소 전극과 용량 결합으로 연결되는 제2 부화소 전극과, 상기 제1 절연 기판에 대향하여 배치되는 제2 절연 기판과, 상기 제2 절연 기판 상에 형성된 공통 전극과, 상기 공통 전극에 형성된 홀(hole)형상의 절개 패턴을 포함한다.

돌기부, 절개 패턴, 결합 전극

Description

액정 표시 장치{Liquid crystal display}

본 발명은 액정 표시 장치에 관한 것으로서, 측면 시인성이 개선된 액정 표시 장치에 관한 것이다.

액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법이 있다. 이와 같이 절개부는 하나의 화소를 다수의 도메인으로 분할하며 전계의 방향을 조절하여 액정 분자가 기우는 방향을 결정할 수 있으므로, 액정 분자가 기우는 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓히는 역할을 한다.

그러나, 이와 같이 화소를 다수의 도메인으로 분할하는 경우에도 얻을 수 있는 광시야각에는 한계가 있다.

이에 따라, 개구율 감소를 최소화하면서 각 부화소의 감마 곡선에 변화를 줄 수 있는 구조가 필요하게 되었다.

이에, 본 발명이 해결하고자 하는 과제는 측면 시인성이 개선된 액정 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 교차 형성된 게이트선 및 데이터선과, 상기 게이트선 및 상기 데이터선에 연결된 제1 부화소 전극과, 상기 제1 부화소 전극과 용량 결합으로 연결되는 제2 부화소 전극과, 상기 제1 절연 기판에 대향하여 배치되는 제2 절연 기판과, 상기 제2 절연 기판 상에 형성된 공통 전극과, 상기 공통 전극에 형성된 홀(hole)형상의 절개 패턴을 포함한다.

상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 교차 형성된 게이트선 및 데이터선과, 상기 게이트선 및 상기 데이터선에 연결된 제1 부화소 전극과, 상기 제1 부화소 전극과 용량 결합으로 연결되는 제2 부화소 전극과, 상기 제2 부화소 전극에 형 성된 홀 형상의 돌기부를 포함한다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하, 도 1 내지 도 4를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치에 대하여 상세히 설명한다. 여기서, 도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II' 선으로 절단한 단면도이고, 도 3은 도 1의 액정 표시 장치를 III-III' 선으로 절단한 단면도이고, 도 4는 도 1의 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 박막 트랜지스터 어레이 등이 형성된 제1 표시판(100), 이와 대향하며 공통 전극(91)이 형성된 제2 표시판(200) 및 이들 두 표시판(100, 200) 사이에 개재된 액정층(300)을 포함한다.

먼저 제1 표시판(100)에 대하여 설명하면, 투명한 유리 등으로 이루어진 제1 절연 기판(10) 위에 주로 가로 방향으로 뻗어 있고 게이트 신호를 전달하는 게이트선(22)이 형성되어 있다. 게이트선(22)은 하나의 화소에 대하여 하나씩 할당되어 있으며, 게이트선(22)에는 돌출한 게이트 전극(26)이 형성되어 있다. 이러한 게이트선(22)과 게이트 전극(26)을 게이트 배선(22, 26)이라 한다.

절연 기판(10) 위에는 유지 전극선(storage line)(28)이 형성되어 있다. 유지 전극선(28)은 게이트선(22)과 실질적으로 평행하게 가로 방향으로 뻗어 있고, 화소 내에는 후술할 제1 부화소 전극(82a)과 중첩되어 형성되어 있다. 그러나, 이에 한정되지 않으며 제1 부화소 전극(82a)과 유지 용량을 형성할 수 있는 조건을 만족하는 범위에서 유지 전극선(28)의 모양 및 배치는 여러 형태로 변형될 수 있다.

게이트 배선(22, 26) 및 유지 전극선(28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 26)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.

게이트선(22) 위에는 질화규소(SiNx), 산화규소(SiOx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)이 형성되어 있다. 반도체층(40)은 섬모양, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬모양으로 형성될 수 있다.

각 반도체층(40)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 오믹 콘택층(ohmic contact layer)(55, 56)이 형성되어 있다. 오믹 콘택층(55, 56)은 쌍(pair)을 이루어 반도체층(40) 위에 위치한다.

오믹 콘택층(55, 56) 및 게이트 절연막(30) 위에는 데이터선(62)과, 데이터선(62)에 대응하는 드레인 전극(66)이 형성되어 있다.

데이터선(62)은 주로 세로 방향으로 뻗어 게이트선(22)과 교차하며 데이터 전압을 전달한다. 데이터선(62)에는 드레인 전극(66)을 향하여 뻗은 소스 전극(65)이 형성되어 있다. 데이터선(62)은 화소 전극(82)에 데이터 신호를 전달한다. 이러한 데이터선(62)과, 소스 전극(65)과, 드레인 전극(66)을 데이터 배선이라고 한다.

데이터 배선(62, 65, 66)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.

소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 오믹 콘택층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접 촉 저항을 낮추어 주는 역할을 한다.

한편, 드레인 전극(66)은 일단이 소스 전극(65)과 대향하며 타단은 넓게 형성되어 후술할 제2 부화소 전극(82b)과 중첩되도록 형성되어 제2 부화소 전극(82b)과 용량성 결합을 할 수 있으며, 타단의 일부는 제1 부화소 전극(82a)과 전기적으로 연결된다.

데이터 배선(62, 65, 66)과 노출된 반도체층(40) 위에는 보호막(passivation layer)(70)이 형성되어 있다. 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 나아가 보호막(70)으로는 적색, 녹색 또는 청색의 컬러 필터층이 사용될 수도 있다.

한편, 보호막(70)은 제1 부화소 전극(82a) 및 제2 부화소 전극(82b) 사이의 결합 용량을 증가시키기 위해서 SiO₂를 사용하여 1000Å 이하로 형성할 수 있다. 보호막(70)에는 콘택홀(contact hole)(76)이 형성되어 있으며, 화소 전극(82) 은 콘택홀(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 데이터 전압 및 제어 전압을 인가 받는다.

보호막(70) 위에는 화소의 모양을 따라 화소 전극(82a, 82b)이 형성되어 있 다. 화소 전극(82a, 82b)은 데이터선(62)을 따라 나란히 배열된 제1 부화소 전극(82a)과 제2 부화소 전극(82b)을 포함한다. 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)은 서로 일정 간격으로 이격되어 배치될 수 있다. 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)은 원형, 사각형 등 다양한 형상으로 형성될 수 있다.

제1 부화소 전극(82a)은 콘택홀(76)을 통하여 드레인 전극(66)과 전기적으로 연결되고, 제2 부화소 전극(82b)은 드레인 전극(66)과 직접 연결되지는 않지만 드레인 전극(66)과 용량 결합으로 커플링 된다.

제1 부화소 전극(82a) 및 제2 부화소 전극(82b)는 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.

제1 부화소 전극(82a)은 콘택홀(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 드레인 전극(66)으로부터 데이터 전압을 인가 받는다. 제2 부화소 전극(82b)은 전기적으로 플로팅 상태에 있으나, 드레인 전극(66)과 중첩하여 제1 부화소 전극(82a)과 용량성으로 결합하고 있다.　즉, 제1 부화소 전극(82a)에 인가되는 전압에 의하여 제2 부화소 전극(82b)의 전압이 변동하는 상태에 놓여 있다.　이 때, 제2 부화소 전극(82b)의 전압은 제1 부화소 전극(82a)의 전압에 비하여 절대값이 항상 낮게 된다. 제1 부화소 전극(82a)과 제2 부화소 전극(82b)에 인가되는 전압을 이에 한정되지 않으며, 제2 부화소 전극(82b)에 드레인 전극(66)으로부터 데이터 전압이 인가되고, 제1 부화소 전극(82a)이 제2 부화소 전극(82b)과 용량성으로 결합할 수도 있다.

한편, 제2 부화소 전극(82b)의 중심부에는 상부로 돌출된 돌기부(83)를 포함 할 수 있다. 이러한 돌기부(83)는 제2 절개 패턴(93b)과 제2 부화소 전극(82b) 사이에 형성되는 측방향 전계의 각을 완만하게 형성하도록 하여, 제2 절개 패턴(93b) 주위의 휘도를 조절할 수 있다. 즉, 제1 부화소 전극(82a)은 상대적으로 고휘도 영역을 담당하고 제2 부화소 전극(82b)은 상대적으로 저휘도 영역을 담당하게 됨에 따라 돌기부(83)의 폭을 조절하여 휘도를 낮출 수 있다. 이와 같은 돌기부(83)는 후술할 공통 전극(91)의 제2 절개 패턴(93b)에 중첩되도록 형성될 수 있다. 돌기부(83)의 폭은 후술할 제2 절개 패턴(93b)의 폭(d2) 보다 좁게 형성하는 것이 바람직하다.

돌기부(83)는 보호막(70)과 같은 유기막으로 하부를 형성하고 상부는 화소 전극(82a, 82b)으로 덮음으로써, 이중층 구조로 형성할 수 있다. 이와 같은 돌기부(83)는 보호막(70)의 패터닝시 슬릿 마스크 또는 반투과 마스크 등을 이용하여 부분 노광함으로써, 돌기부(83)를 다른 부분에 비해 높게 돌출시킬 수 있다.

또한, 돌기부(83)는 게이트선(22), 데이터선(62), 반도체층(40) 및 유기막 등을 적층하는 구조로 형성할 수도 있다. 즉, 게이트선(22), 데이터선(62), 반도체층(40) 및 보호막(70)을 형성하 때, 제1 절연 기판(10) 상의 제2 절개 패턴(93b)과 중첩되는 부분에 각 게이트 금속, 데이터 금속, 반도체 물질 및 유기물 등을 차례로 적층함으로써, 그 부분을 돌출시킬 수 있다. 이후, 그 상부에 제2 부화소 전극(82b)을 형성하여 돌기부(83)를 형성한다. 이러한 돌기부(83)의 높이는 셀 갭(cell gap) 등을 고려하여 0.15 ~ 0.4㎛로 형성하는 것이 바람직하다.

이와 같이, 하나의 화소 내에서 데이터 전압이 다른 두 부화소 전극(82a, 82b)을 배치하면 두 부화소 전극(82a, 82b)이 서로 보상하여 감마 곡선의 왜곡을 줄임으로써 기준 시야각을 넓힐 수 있다.　제1 부화소 전극(82a)과 제2 부화소 전극(82b)의 결합 관계는 도 4를 참고로 하여 뒤에서 상술한다.

다음으로, 제2 표시판에 대해 설명한다. 투명한 유리 등으로 이루어진 제2 절연 기판(90) 위에 빛샘을 방지하고 화소 영역을 정의하는 블랙 매트릭스(94)가 형성되어 있다. 블랙 매트릭스(94)는 게이트선(22) 및 데이터선(62)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분에 형성될 수 있다. 또한, 블랙 매트릭스(94)는 화소 전극(82)과 박막 트랜지스터 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다. 블랙 매트릭스(94)는 크롬, 크롬 산화물 등의 금속(금속 산화물), 또는 유기 블랙 레지스트 등으로 이루어질 수 있다.

그리고 블랙 매트릭스(94) 사이의 화소 영역에는 적색, 녹색, 청색의 컬러 필터(92)가 순차적으로 배열될 수 있다.

이러한 컬러 필터 위에는 이들의 단차를 평탄화 하기 위한 오버코트층(overcoat layer)(미도시)이 형성될 수 있다.

오버코트층(미도시) 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(91)이 형성되어 있다. 공통 전극(91)은 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)과 마주 보고 배치되며, 공통 전극(91)과 화소 전극(82) 사이에는 액정층이 개제된다.

공통 전극(91) 위에는 액정 분자들을 배향하는 배향막(미도시)이 도포될 수 있다.

공통 전극(91)은 제1 부화소 전극(82a)과 중첩되는 부분에 제1 절개 패턴(93a) 및 제2 부화소 전극(82b)과 중첩되는 부분에 제2 절개 패턴(93b)을 포함한다.

제1 절개 패턴(93a)은 제1 부화소 전극(82a)의 중심부와 대응되는 부분에 형성될 수 있으며, 제2 절개 패턴(93b)은 제2 부화소 전극(82b)의 중심부와 대응되는 부분에 형성될 수 있다. 이와 같은 제1 절개 패턴(93a) 및 제2 절개 패턴(93b)은 홀(hole)형상으로 절개될 수 있다. 홀형상이란 공통 전극(91)의 일부분이 패곡선으로 만입된 부분을 말한다. 이와 같은 제1 절개 패턴(93a) 및 제2 절개 패턴(93b)의 단면 형상은 사각형, 원형 등 다양하게 형성될 수 있다.

절개 패턴(93a, 93b)는 화소 전극(82a, 82b)과 공통 전극(91) 사이에 전압이 인가될 때, 전계를 변형하여 액정 분자의 움직임에 방향성을 부여하게 된다. 공통 전극(91) 및 화소 전극(82a, 82b)에 전압이 인가되면, 절개 패턴(93a, 93b)에는 전압이 직접 인가되지 않기 때문에 절개 패턴(93a, 93b)을 중심으로 측방향 전계가 형성된다. 따라서, 액정 분자들은 절개 패턴(93a, 93b)을 향하여 기울어지게 되어, 전체적으로 절개 패턴(93a, 93b)을 향하여 방사상으로 기울어지는 형태가 된다.

한편, 제1 부화소 전극(82a)에 비해 상대적으로 낮은 전압이 인가되는 제2 부화소 전극(82b)은 낮은 계조를 담당하게 된다. 이에 따라 상대적으로 낮은 휘도값을 갖도록 제2 절개 패턴(93b)의 폭(d2)을 제1 절개 패턴(93a)의 폭(d1) 보다 크게 형성할 수 있다. 이러한 제2 절개 패턴(93b)은 돌기부(83)의 폭 보다 크게 형성하는 것이 바람직하다.

도 4에서 Clc_1은 제1 부화소 전극(82a)과 공통 전극(91) 사이에서 형성되는 액정 용량을 나타내고, Cst는 제1 부화소 전극(82a)과 유지 전극선(28) 사이에서 형성되는 유지 용량을 나타낸다.　Clc_2는 제2 부화소 전극(82b)과 공통 전극(91) 사이에서 형성되는 액정 용량을 나타내고, Ccp는 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이의 커플링에 의해 형성되는 결합 용량을 나타낸다.

도 4를 참조하면, 각 화소의 박막 트랜지스터(Q)는 게이트선(G)에 연결되는 게이트 전극(26), 데이터선(D)에 연결되는 소스 전극(65), 그리고 액정 축전기(Clc_1, Clc_2) 및 유지 축전기(Cst)에 연결되는 드레인 전극(66)을 가지는 삼단자 소자이다.

공통 전극(91)의 전압에 대한 제1 부화소 전극(82a)의 전압을 Va라 하고, 제2 부화소 전극(82b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,

Vb=Va×[Ccp/(Ccp+Clc_2)]

이고, Ccp/(Ccp+Clc_2)는 항상 1보다 작으므로 Vb는 Va에 비하여 항상 작다.　그리고 Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다.　Ccp의 조절은 제2 부화소 전극(82b)과 드레인 전극(66)의 중첩 면적 또는 거리를 조정함으로써 가능하다.　이와 같이 제2 부화소 전극(82b)과 중첩되어 용량 결합은 하는 전극은 드레인 전극(66)에 한정될 것은 아니며, 기타 다른 층의 금속을 이용하여 다양하게 결합될 수 있을 것이다. 이에 대한 실시예는 후술한다.

이하, 도 5 및 도 6을 참조하여 본 발명의 제2 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다. 도 5는 본 발명의 제2 실시예에 따른 액정 표시 장 치의 배치도이고, 도 6은 도 5의 액정 표시 장치를 VI-VI' 선으로 절단한 단면도이다. 설명의 편의상 도 1 내지 도 4에서 설명한 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 5 및 도 6에 나타낸 바와 같이, 이전 실시예의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다.

본 발명의 제2 실시예에 따른 액정 표시 장치는 제1 부화소 전극(82a)과 제2 부화소 전극(82b)은 플로팅 전극(29)을 통하여 용량 결합한다.

제2 부화소 전극(82b)은 콘택홀(77)을 통하여 플로팅 전극(29)과 연결된다. 플로팅 전극(29)은 제1 부화소 전극(82a)과 연결된 플로팅 전극(29)과 용량 결합을 한다. 이러한 플로팅 전극(29)은 제1 절연 기판(10) 상에 게이트선(22)과 함께 형성할 수 있다. 즉, 게이트선(22) 형성시 동일한 물질로 서로 절연되도록 형성된 후, 그 위에 게이트 절연막(30)을 형성할 수 있다.

플로팅 전극(29)은 제1 부화소 전극(82a)과 연결된 드레인 전극(66)과 중첩되어, 게이트 절연막(30)을 매개로 커패시터를 형성할 수 있다. 이와 같이 플로팅 전극(29)과 드레인 전극(66)에 의한 커패시터에 의해 제2 부화소 전극(82b)에 전압이 충전된다.

한편, 제2 부화소 전극(82b)은 드레인 전극(66)과도 일부 중첩되어 커패시터를 형성할 수 있다. 드레인 전극(66)이 제2 부화소 전극(82b)과 플로팅 전극(29)에 함께 중첩되면서 실질적인 중첩 영역을 증가시킬 수 있어 충전 용량을 증가시킬 수 있다.

또한. 드레인 전극(66)은 유지 전극선(28)과도 일부 중첩되어 스토리지 커패시터를 형성할 수 있다. 이러한 드레인 전극(66), 플로팅 전극(29) 및 유지 전극선(28)의 형상이나 위치는 화소의 배치에 따라 다양하게 변형 가능할 것이다.

이하, 도 7 및 도 8을 참조하여 본 발명의 제3 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다. 도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고, 도 8은 도 7의 액정 표시 장치를 VII-VII' 선으로 절단한 단면도이다.

설명의 편의상 도 1 내지 도 4에서 설명한 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 7 및 도 8에 나타낸 바와 같이, 이전 실시예의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다.

본 발명의 제3 실시예에 따른 액정 표시 장치는 제2 부화소 전극(82b) 및 드레인 전극(66)의 중첩 영역의 아래에 플로팅 전극(29)을 포함한다.

제1 부화소 전극(82a) 및 제2 부화소 전극(82b)은 드레인 전극(66)을 통하여 용량 결합을 한다. 즉, 제1 부화소 전극(82a)은 콘택홀(76)을 통하여 드레인 전극(66)과 연결되며, 드레인 전극(66)은 제2 부화소 전극(82b)과 중첩되어 커패시터를 형성한다.

이와 같은 드레인 전극(66) 및 제2 부화소 전극(82b)과 중첩되는 영역과 적어도 일부가 중첩되는 플로팅 전극(29)을 포함한다. 여기서, 플로팅 전극(29)은 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)과 완전히 절연된다. 이러한 플로팅 전극(29)은 제1 절연 기판(10) 상에 게이트선(22)과 함께 형성할 수 있다. 즉, 게이트선(22) 형성시 동일한 물질로 서로 절연되도록 형성된 후, 그 위에 게이트 절연막(30)을 형성할 수 있다.

플로팅 전극(29)과 드레인 전극(66)은 서로 중첩되어 커패시터를 형성한다. 이러한 플로팅 전극(29) 및 드레인 전극(66) 사이의 커패시터는 제2 부화소 전극(82b) 및 드레인 전극(66) 사이의 전압을 낮추는 전압 강하 효과를 가져오게 된다. 즉, 플로팅 전극(29)과 드레인 전극(66) 사이의 중첩 영역을 조절하면 제2 부화소 전극(82b)과 제1 부화소 전극(82a) 사이의 커패시터 용량을 조절할 수 있는 효과가 발생한다.

이하, 도 9 및 도 10을 참조하여 본 발명의 제4 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다. 도 9는 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이고, 도 10은 도 9의 액정 표시 장치를 X-X' 선으로 절단한 단면도이다. 설명의 편의상 도 1 내지 도 4에서 설명한 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 9 및 도 10에 나타낸 바와 같이, 이전 실시예의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다.

본 발명의 제4 실시예에 따른 액정 표시 장치는 제2 부화소 전극(82b)에 연 결되어 제1 부화소 전극(82a)과 커패시터를 형성하는 결합 전극(81), 및 결합 전극(81)과 커패시터를 형성하는 플로팅 전극(29)을 포함한다.

제1 부화소 전극(82a)은 드레인 전극(66)과 콘택홀(76)로 연결되어 있으며, 제2 부화소 전극(82b)은 콘택홀(77)을 통하여 결합 전극(81)과 연결된다. 드레인 전극(66)과 결합 전극(81)은 용량 결합하여 제1 부화소 전극(82a) 및 제2 부화소 전극(82b) 사이에 커패시터를 형성한다.

결합 전극(81) 및 드레인 전극(66)의 중첩 영역의 하부에는 플로팅 전극(29)이 위치한다. 이와 같은 플로팅 전극(29)은 결합 전극(81) 및 드레인 전극(66) 사이의 전압을 낮추는 역할을 한다. 이러한 플로팅 전극(29)은 제1 절연 기판(10) 상에 게이트선(22)과 함께 형성할 수 있다. 즉, 게이트선(22) 형성시 동일한 물질로 서로 절연되도록 형성된 후, 그 위에 게이트 절연막(30)을 형성할 수 있다.

결합 전극(81)은 드레인 전극(66)과 절연되어 형성되며, 제2 부화소 전극(82b)과는 콘택홀(77)에 의해 연결된다. 이러한 결합 전극(81)은 제2 부화소 전극(82b)과 동일 재질인 ITO 또는 IZO와 같은 투명 재질로 형성될 수 있다. 이와 같은 결합 전극(81)은 드레인 전극(66)이 형성되고, 유기막(71)을 도포한 다음에 유기막(71) 상에 형성될 수 있다. 그 다음에 결합 전극(81)의 상부에 보호막(70)을 도포한 후, 콘택홀(77)을 형성한 후 제2 부화소 전극(82b)을 형성함으로써, 결합 전극(81)과 제2부화소 전극(82b)을 연결하게 된다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이다.

도 2는 도 1의 액정 표시 장치를 II-II' 선으로 절단한 단면도이다.

도 3은 도 1의 액정 표시 장치를 III-III' 선으로 절단한 단면도이다.

도 4는 도 1의 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이다.

도 6은 도 5의 액정 표시 장치를 VI-VI' 선으로 절단한 단면도이다.

도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이다.

도 8은 도 7의 액정 표시 장치를 VII-VII' 선으로 절단한 단면도이다.

도 9는 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이다.

도 10은 도 9의 액정 표시 장치를 X-X' 선으로 절단한 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

1: 액정 표시 장치 10: 제1 절연 기판

22: 게이트선 26: 게이트 전극

30: 게이트 절연막 40: 반도체층

65: 소스 전극 66: 드레인 전극

82a: 제1 부화소 전극 82b: 제2 부화소 전극

93a: 제1 절개 패턴 93b: 제2 절개 패턴

Claims

제1 절연 기판;

상기 제1 절연 기판 상에 교차 형성된 게이트선 및 데이터선;

상기 게이트선 및 상기 데이터선에 연결된 제1 부화소 전극;

상기 제1 부화소 전극과 용량 결합으로 연결되는 제2 부화소 전극;

상기 제1 절연 기판에 대향하여 배치되는 제2 절연 기판;

상기 제2 절연 기판 상에 형성된 공통 전극;

상기 공통 전극에 형성된 홀(hole)형상의 절개 패턴;

상기 데이터선과 연결되는 소스 전극;

일단이 상기 소스 전극과 대향하고 타단이 상기 제1 부화소 전극에 연결되는 드레인 전극; 및

상기 제2 부화소 전극 및 상기 드레인 전극과 중첩하는 플로팅 전극을 포함하고,

상기 드레인 전극은, 상기 제2 부화소 전극과 용량 결합하는 액정 표시 장치.
제1항에 있어서,

상기 절개 패턴은 상기 제1 부화소 전극과 중첩되는 제1 절개 패턴과 상기 제2 부화소 전극과 중첩되는 제2 절개 패턴을 포함하는 액정 표시 장치
제2항에 있어서,

상기 제2 절개 패턴의 폭은 상기 제1 절개 패턴의 폭 보다 크게 형성된 액정 표시 장치.
제2항에 있어서,

상기 제2 부화소 전극은 상기 제2 절개 패턴과 중첩되는 돌기부를 더 포함하는 액정 표시 장치.
제4항에 있어서,

상기 돌기부는 하부에 상기 게이트선과 동일 금속, 상기 데이터선과 동일 금속 및 유기막 중 적어도 하나가 적층되고 상부에 ITO 또는 IZO가 적층되어 형성된 액정 표시 장치.
제4항에 있어서,

상기 돌기부의 폭은 상기 제2 절개 패턴의 폭 보다 작게 형성된 액정 표시 장치.
제4항에 있어서,

상기 돌기부의 높이는 0.15 ~ 0.4㎛인 액정 표시 장치.
제1항에 있어서,

상기 절개 패턴의 단면은 사각형 또는 원형인 액정 표시 장치.
삭제
삭제
제1항에 있어서,

상기 제2 부화소 전극 및 상기 플로팅 전극 사이에 상기 드레인 전극이 위치하는 액정 표시 장치.
제11항에 있어서,

상기 드레인 전극과 절연되고 상기 제2 부화소 전극과 연결되며, 상기 플로팅 전극 및 상기 드레인 전극과 중첩되는 결합 전극을 더 포함하는 액정 표시 장치.
삭제
제1항에 있어서,

상기 플로팅 전극은 상기 게이트선과 함께 형성된 액정 표시 장치.
삭제
제1 절연 기판;

상기 제1 절연 기판 상에 교차 형성된 게이트선 및 데이터선;

상기 게이트선 및 상기 데이터선에 연결된 제1 부화소 전극;

상기 제1 부화소 전극과 용량 결합으로 연결되는 제2 부화소 전극;

상기 제2 부화소 전극에 형성된 홀 형상의 돌기부;

상기 데이터선과 연결되는 소스 전극;

일단이 상기 소스 전극과 대향하고 타단이 상기 제1 부화소 전극에 연결되는 드레인 전극; 및

상기 제2 부화소 전극 및 상기 드레인 전극과 중첩하는 플로팅 전극을 포함하고,

상기 드레인 전극은, 상기 제2 부화소 전극과 용량 결합하는 액정 표시 장치.
제16항에 있어서,

상기 제1 절연 기판에 대향하여 배치되는 제2 절연 기판, 상기 제2 절연 기판 상에 형성된 공통 전극, 및 상기 공통 전극에 형성되며 절개 패턴을 더 포함하되, 상기 절개 패턴은 상기 돌기부와 중첩되어 형성된 액정 표시 장치.
제17항에 있어서,

상기 절개 패턴은 상기 제1 부화소 전극과 중첩되는 제1 절개 패턴과 상기 제2 부화소 전극과 중첩되는 제2 절개 패턴을 포함하고, 상기 제2 절개 패턴의 폭 은 상기 제1 절개 패턴의 폭 보다 큰 액정 표시 장치.
삭제
삭제