[go: up one dir, main page]

KR101436289B1 - 복합 웨이퍼 및 그 제조 방법 - Google Patents

복합 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR101436289B1
KR101436289B1 KR1020147001908A KR20147001908A KR101436289B1 KR 101436289 B1 KR101436289 B1 KR 101436289B1 KR 1020147001908 A KR1020147001908 A KR 1020147001908A KR 20147001908 A KR20147001908 A KR 20147001908A KR 101436289 B1 KR101436289 B1 KR 101436289B1
Authority
KR
South Korea
Prior art keywords
substrate
support substrate
composite wafer
transmittance
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020147001908A
Other languages
English (en)
Other versions
KR20140032483A (ko
Inventor
야스노리 이와사키
아키요시 이데
유지 호리
도모요시 다이
스기오 미야자와
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20140032483A publication Critical patent/KR20140032483A/ko
Application granted granted Critical
Publication of KR101436289B1 publication Critical patent/KR101436289B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

본 발명의 복합 웨이퍼(10)는, 지지 기판(12)과 반도체 기판(14)을 직접 접합에 의해 접합한 것이다. 지지 기판(12)은, 알루미나 순도가 99% 이상인 투광성 알루미나 기판이다. 이 지지 기판(12)의 가시광 영역에서의 직선 투과율은 40% 이하이다. 또한, 지지 기판(12)의 파장 200 ㎚~250 ㎚에서의 전방 전광선 투과율은 60% 이상이다. 지지 기판(12)의 평균 결정 입경은 10 ㎛~35 ㎛이다. 반도체 기판(14)은, 단결정 실리콘 기판이다. 이러한 복합 웨이퍼(10)는, SOS 웨이퍼와 동등한 절연성 및 열전도성을 가지며, 저비용으로 제작할 수 있고, 대구경 웨이퍼를 용이하게 얻을 수 있다.

Description

복합 웨이퍼 및 그 제조 방법{COMPOSITE WAFER AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 복합 웨이퍼 및 그 제조 방법에 관한 것이다.
휴대전화에 이용되는 안테나 전환용 스위치에는, 다모드 다밴드화에 대응하기 위해, 리니어리티나 왜곡 억제의 관점에서 지금까지 GaAs를 이용한 pHEMT 스위치가 이용되어 왔다. 그러나 GaAs 플랫폼의 경우, 기판에의 전류 누설 등에 의해 소비 전력을 낮출 수 없는 결점을 안고 있었다. 또한, 스위치 디바이스에서는 외부에 Si제의 디코더 회로를 별도로 필요로 하기 때문에, GaAs 플랫폼을 이용하는 경우에는 이들 회로를 집적화할 수 없다. 이 때문에, 소형화ㆍ저비용화에 한계가 있었다.
최근, 이것을 해결하는 기술로서, SOI(Silicon on Insulator) 기술이 존재하고 있다(예컨대 특허문헌 1 참조). SOI 웨이퍼로서는, Si층 상부에 SiO2층을 형성하고, 그 위에 다른 Si층을 기능층으로서 접합한 것이 알려져 있다. 또한, SOI 웨이퍼로서는, 알루미나 기판과 실리콘 기판을 접합한 것도 알려져 있다(예컨대 특허문헌 2).
특허문헌 1 : 일본 특허 공개 제2011-29594호 공보 특허문헌 2 : 일본 특허 공개 제2010-289342호 공보
그러나, 특허문헌 1의 SOI 웨이퍼에서는, SiO2층의 두께가 ~1 ㎛ 정도이므로, SOI 웨이퍼 전체로서의 절연성에 어느 정도의 한계가 있다. 또한 SiO2의 열전도율은 1.5 W/mK 정도밖에 되지 않기 때문에, CMOS 회로층(Si층)에서 발생하는 열을 방출하기 어려운 성질을 갖는다. 이와 같이, 특허문헌 1의 SOI 웨이퍼는, 절연성 및 열전도성이 좋지 않다고 하는 문제가 있었다.
또한, 특허문헌 2의 SOI 웨이퍼에서는, 저변형 및 저손실을 요구하는 고주파 디바이스에 대한 적용을 고려하면, 일반적인 알루미나 기판에서는 유전 정접(tanδ)이 지나치게 커서 적합하지 않다. 이에 비해, 다결정의 투광성 알루미나 기판은, tanδ가 작기 때문에 고주파 디바이스에 적합하다. 그러나, 실리콘 상의 포토레지스트막에 마스크를 통해 레이저광을 조사할 때, 레이저광이 투광성 알루미나 기판과 실리콘 기판의 접합 계면이나 투광성 알루미나 기판의 내부로부터 포토레지스트막의 이면측에 반사되기 때문에, 패터닝의 정밀도가 저하된다는 문제가 있었다.
본 발명은 이러한 과제를 해결하기 위해 이루어진 것으로, 복합 웨이퍼에 있어서, 양호한 절연성 및 열전도성을 담보하면서, 고주파 디바이스에 적합하며 포토리소그래피에 의한 패터닝의 정밀도를 높게 하는 것을 목적으로 한다.
본 발명의 복합 웨이퍼는, 지지 기판과 반도체 기판을 직접 접합에 의해 접합한 복합 웨이퍼로서, 상기 지지 기판의 재료는 다결정의 투광성 세라믹이고, 상기 반도체 기판은 실리콘이며, 상기 지지 기판의 파장 200 ㎚~250 ㎚의 전방 전광선 투과율은 파장 555 ㎚의 전방 전광선 투과율보다 높은 것이다.
이 복합 웨이퍼에서는, 지지 기판으로서 다결정의 투광성 세라믹을 이용하고 있기 때문에, 양호한 절연성(예컨대 >1014 Ωm)과 열전도성(예컨대 >30 W/mK)을 확보할 수 있다. 또한, 투광성 세라믹제의 지지 기판을 이용하고 있기 때문에, tanδ가 작고, 고주파 디바이스에 적합하다. 또한, 포토리소그래피에 의한 패터닝의 정밀도가 향상된다. 즉, 반도체 기판의 표면에 포토레지스트막을 형성한 후, 파장 200 ㎚~250 ㎚의 UV(예컨대 파장 248 ㎚의 KrF 레이저)를 이용하여 포토레지스트막의 노광을 할 때, 고정밀도의 패터닝이 가능해진다. 파장 200 ㎚~250 ㎚의 UV는 반도체 기판을 통과한다. 지지 기판은 파장 200 ㎚~250 ㎚의 전방 전광선 투과율이 파장 555 ㎚의 전방 전광선 투과율보다 높기 때문에, 지지 기판과 반도체 기판의 계면 및 지지 기판의 내부로부터 후방, 즉 반도체 기판측으로의 광의 산란이나 반사가 적어, 지지 기판 상의 포토레지스트막이 이면측으로부터 노광되는 경우는 거의 없다. 그 결과, 고정밀도의 패터닝이 가능해진다. 참고로, 노광 장치의 해상도는, k×λ/NA로 정의되므로(k : 계수, λ : 광원의 파장, NA : 투영 렌즈의 개구수), 단파장으로 노광함으로써, 미세 패턴을 형성할 수 있다.
또한, 다결정의 투광성 세라믹으로는, 순도 99% 이상의 고순도품을 이용하는 것이 바람직하다. 불순물에 의한 열전도성ㆍ절연성의 열화를 방지하기 위해서이다.
본 발명의 복합 웨이퍼에 있어서, 상기 지지 기판의 파장 200 ㎚~250 ㎚에서의 전방 전광선 투과율은 80% 이상인 것이 바람직하다. 이렇게 하면, 전술한 포토리소그래피에 의한 패터닝의 정밀도가 한층 더 향상된다.
본 발명의 복합 웨이퍼에 있어서, 상기 지지 기판의 파장 200 ㎚~750 ㎚의 직선 투과율은 20% 이하인 것이 바람직하다. 이렇게 하면, 지지 기판은 전방 전광선 투과율이 높은 한편 직선 투과율이 낮기 때문에, 지지 기판의 내부에서 광의 산란이 많아져, 복합 웨이퍼를 배치하고 있는 스테이지면에서의 반사에 의한 영향이 저감된다. 또한, 반도체 제조 프로세스에 있어서는, 웨이퍼는 자동 반송(搬送)되는 데, 이때에는 가시광에 의한 화상 인식이 행해진다. 웨이퍼를 화상 인식시키기 위해서는, 가시광을 투과하지 않는 특성이 요구된다. 지지 기판의 파장 200 ㎚~750 ㎚의 직선 투과율이 20% 이하이면, 복합 웨이퍼의 화상 인식을 확실하게 행할 수 있다.
본 발명의 복합 웨이퍼에 있어서, 상기 지지 기판의 평균 결정 입경은 10 ㎛~50 ㎛인 것이 바람직하다. 이렇게 하면, 평균 결정 입경이 작기 때문에, 포토리소그래피 기술의 노광 공정에서 광을 산란시키기 쉽다. 평균 결정 입경이 10 ㎛보다 작으면, 재료 내부나 입계에 편재하는 결함이 증가하기 때문에 바람직하지 않다. 한편, 평균 결정 입경이 50 ㎛보다 크면, 내부 응력에 의해 기판에 균열이 발생하기 쉬워지기 때문에 바람직하지 않다.
본 발명의 복합 웨이퍼에 있어서, 상기 지지 기판은 캐비티를 구비하여도 좋다. 지지 기판은, 투광성 세라믹의 원료를 성형하고 소성함으로써 얻어지기 때문에, 캐비티를 구비한 지지 기판을 제작할 때에는, 캐비티를 구비한 성형체를 얻을 수 있는 금형을 사용하면 된다. 이 때문에, 마스킹이나 에칭의 공정이 불필요해진다. 예컨대, 지지 기판으로서 투광성 세라믹 기판이 아니라 실리콘 기판을 이용하는 경우, 이 실리콘 기판에 캐비티를 제작하기 위해서는, 우선 실리콘 기판의 한면(반도체 기판과 접합하는 면과는 반대측의 면)을 마스크로 피복하고, 이어서 그 마스크를 노광ㆍ현상하며, 그 후에 마스킹되어 있지 않은 부분을 에칭하는 일련의 공정이 필요해진다. 캐비티의 형상은 특별히 한정되지 않으며, 직사각형이어도 좋고 비선형이어도 좋으며, 그에 대응하는 금형을 사용하면 된다.
본 발명의 복합 웨이퍼에 있어서, 상기 지지 기판의 재료는 다결정의 투광성 알루미나인 것이 바람직하다. 다결정의 투광성 알루미나이면, tanδ가 작고, 또한 파장 200 ㎚~250 ㎚에서의 전방 전광선 투과율이 전술한 수치 범위를 만족시키기 쉬우며, 직선 투과율도 전술한 수치 범위를 만족시키기 쉽다.
본 발명의 복합 웨이퍼의 제조 방법은,
(1) 다결정의 투광성 세라믹으로 이루어지고 파장 200 ㎚~250 ㎚의 전방 전광선 투과율이 파장 555 ㎚의 전방 전광선 투과율보다 높은 지지 기판과, 실리콘으로 이루어진 반도체 기판을, 직접 접합에 의해 접합하는 공정과,
(2) 상기 반도체 기판의 표면을 이온 주입법 또는 연마에 의해 박판화하는 공정
을 포함하는 것이다.
이 제조 방법에 의하면, 전술한 본 발명의 복합 웨이퍼를 용이하게 얻을 수 있다.
본 발명의 복합 웨이퍼의 제조 방법에 있어서, 공정(1)에서는, 다결정의 투광성 세라믹을 이용하지만, 이러한 투광성 세라믹은, 예컨대 세라믹 분말, 겔화제 및 겔화 촉매를 포함하는 슬러리를 성형형에 넣고 고화시켜 성형체로 만든 후, 그 성형체를 성형형으로부터 꺼내어, 수소 분위기에서 소결시킴으로써 얻을 수 있다. 소결 온도는 1700℃~1800℃로 하는 것이 좋다. 이에 따라 평균 결정 입경이 10 ㎛ 이상이 되고, 투광성 세라믹의 파장 200 ㎚~250 ㎚의 전방 전광선 투과율을 파장 555 ㎚의 전방 전광선 투과율보다 높게 할 수 있다. 또한, 전방 전광선 투과율을 높이고자 하는 경우는, 결정 입경을 크게 하는 것이 좋다. 큰 결정 입경을 얻는 경우는, 소성 온도를 높게 해도 좋지만, 같은 온도에서 반복하여 소성해도 좋다. 이러한 투광성 세라믹을 이용하면, 양호한 절연성(> 1014 Ωm)과 높은 열전도성(예컨대 >30 W/mK)을 확보할 수 있고, tanδ가 작기 때문에 고주파 디바이스에 적합하다. 또한, 포토리소그래피에 의한 패터닝의 정밀도가 향상된다.
본 발명의 복합 웨이퍼의 제조 방법에 있어서, 공정(1)에서는, 지지 기판과 반도체 기판을 직접 접합에 의해 접합한다. 직접 접합 기술에는, 예컨대 표면을 플라즈마 처리에 의해 활성화함으로써 상온에서의 접합을 실현하는 표면 활성화 접합과 같은 기술을 이용할 수 있다.
본 발명의 복합 웨이퍼의 제조 방법에 있어서, 공정(2)에서는, 지지 기판과 반도체 기판을 접합한 후, 이온 주입법이나 연마에 의해 반도체 기판을 박판화한다. 이에 따라, 절연성이 우수한 반도체 기판을 갖는 복합 웨이퍼로 만들 수 있다. 이온 주입법에 의해 박판화하는 경우에는, 반도체 기판(예컨대 벌크 Si 기판)에 미리 이온을 주입해 두고, 이것과 지지 기판을 접합한 후, 기계적 또는 열적으로 반도체 기판의 일부를 박리한다. 반도체 기판을 박판화시에, 반도체 기판에 대한 손상을 줄이고자 하는 경우에는, 이온 주입법을 이용하는 것이 아니라, 연마하는 것이 바람직하다. 연마를 채택하면, 이온 주입법을 채택한 경우에 비교해서 Si의 결정성이 좋다. 100 ㎚ 이하의 매우 얇은 반도체 기판을 얻고자 하는 경우에는, 연마가 아니라 이온 주입법을 이용하는 것이 바람직하다. 반도체 기판의 두께는, 특별히 한정되는 것은 아니지만, 예컨대 완전 공핍형 CMOS 구조를 얻고자 하는 경우에는, 100 ㎚~300 ㎚ 정도로 하는 것이 바람직하고, 부분 공핍형 CMOS 구조를 얻고자 하는 경우에는, ~1 ㎛ 정도로 하는 것이 바람직하다.
도 1은 복합 웨이퍼(10)의 구성의 개략을 나타내는 사시도.
도 2는 도 1의 A-A 단면도.
도 3은 복합 웨이퍼(10)의 제조 공정을 나타내는 사시도.
도 4는 실시예 및 비교예에서 이용한 투광성 알루미나 세라믹의 전방 전광선 투과율 스펙트럼의 그래프.
도 5는 측정 장치(40)의 설명도.
도 6은 다른 실시형태의 복합 웨이퍼의 단면도.
도 7은 다른 실시형태의 복합 웨이퍼의 단면도.
다음으로, 본 발명을 실시하기 위한 형태를 도면을 이용하여 설명한다. 도 1은 본 발명의 일 실시형태인 복합 웨이퍼(10)의 구성의 개략을 나타내는 사시도이고, 도 2는 도 1의 A-A 단면도이다.
복합 웨이퍼(10)는, 도 1에 나타낸 바와 같이, 지지 기판(12)과 반도체 기판(14)을 직접 접합에 의해 접합한 것이다. 이 복합 웨이퍼(10)는, 1개소가 플랫하게 된 원형으로 형성되어 있다. 이 플랫한 부분은, 오리엔테이션 플랫(OF)이라고 불리는 부분이며, 예컨대 반도체 디바이스의 제조 공정에 있어서 여러 조작을 행할 때 등에, 웨이퍼 위치나 방향의 검출 등을 행할 때 이용된다.
지지 기판(12)은, 알루미나 순도가 99% 이상인 투광성 알루미나 기판이다. 이 지지 기판(12)의 파장 200 ㎚~750 ㎚에서의 직선 투과율은 20% 이하이다. 또한, 지지 기판(12)의 파장 200 ㎚~250 ㎚에서의 전방 전광선 투과율은 70% 이상, 바람직하게는 80% 이상이며, 파장 555 ㎚의 전방 전광선 투과율보다 높다. 지지 기판(12)의 평균 결정 입경은 10 ㎛~50 ㎛이다. 지지 기판(12)의 양면의 산술 표면 거칠기 Ra는 0.5 ㎚~20 ㎚이다. 이 지지 기판(12)은, 두께가 50 ㎛~800 ㎛이며, 반투명이다.
반도체 기판(14)은 단결정 실리콘 기판이다. 이 반도체 기판(14)은, 두께가 0.05 ㎛~0.5 ㎛이며, 투명하다.
이러한 복합 웨이퍼(10)의 제조방법의 일례에 관해서, 도 3을 이용하여 이하에 설명한다. 도 3은, 복합 웨이퍼(10)의 제조 공정을 나타내는 사시도이다. 우선, OF를 갖는 소정의 직경 및 두께의 지지 기판(12)을 준비한다. 또한, 지지 기판(12)과 동일한 직경의 반도체 기판(24)을 준비한다[도 3의 (a) 참조]. 이 반도체 기판(24)은, 복합 웨이퍼(10)의 반도체 기판(14)보다 두껍다. 지지 기판(12)은, 예컨대 겔캐스팅법에 의해 제작된다. 겔캐스팅법에서는, 우선 α-알루미나 분말, 이소시아네이트계의 겔화제 및 우레탄 반응 촉진용의 촉매를 포함하는 슬러리를 성형형에 넣고 고화시켜 성형체로 만든 후, 이 성형체를 성형형으로부터 꺼내어, 수소 분위기에서 소결시킴으로써 다결정의 투광성 알루미나로 만들고, 이것을 연마함으로써 지지 기판(12)을 얻는다. 이 지지 기판(12)은, 겔캐스팅법에서 이용하는 금형을 대형인 것으로 하면, 용이하게 대형화할 수 있다(예컨대 직경 φ12 인치 정도). 또한, 평균 결정 입경을 크게 하기 위해서는, 수소 분위기에서의 소성 온도를 높게 설정해도 좋고, 또는 낮은 소성 온도에서 반복하여 소성해도 좋다.
다음으로, 지지 기판(12)과 반도체 기판(24)을 직접 접합에 의해 접합한다[도 3의 (b) 참조]. 직접 접합 기술로는, 예컨대 표면을 플라즈마 처리에 의해 활성화함으로써 상온에서의 접합을 실현하는 표면 활성화 접합과 같은 기술을 이용할 수 있다.
그 후, 이온 주입법이나 연마에 의해 반도체 기판(24)을 소정 두께가 되도록 얇게 만듦으로써 반도체 기판(14)으로 만들고, 복합 웨이퍼(10)를 얻는다[도 3의 (c) 참조]. 이온 주입법에 의해 박판화하는 경우에는, 반도체 기판(24)에 미리 이온을 주입해 두고, 이것과 지지 기판(12)을 접합한 후, 기계적 또는 열적으로 반도체 기판(24)의 일부를 박리한다. 반도체 기판(24)의 박판화시에, 반도체 기판(24)에 대한 손상을 줄이고자 하는 경우에는, 이온 주입법을 이용하는 것이 아니라, 연마하는 것이 바람직하다.
이렇게 해서 얻어진 복합 웨이퍼(10)는, 그 후에 일반적인 포토리소그래피 기술을 이용하여 패터닝이 행해진다. 구체적으로는, 반도체 기판(14)의 표면에 포토레지스트를 도포ㆍ건조하고, 포토마스크를 통해서 포토레지스트에 광을 조사한다(마스크 노광). 이어서 현상액에 침지시켜, 불필요한 포토레지스트를 제거한다. 포토레지스트가 네거티브 레지스트인 경우에는, 포토레지스트 중 광이 닿은 부분이 반도체 기판(14)에 남는다. 한편, 포토레지스트가 포지티브 레지스트인 경우에는, 포토레지스트 중 광이 닿지 않은 부분이 반도체 기판(14)에 남는다. 그리고, 반도체 기판(14)의 표면 중 포토레지스트로 덮여 있지 않은 개소를 에칭에 의해 제거한다.
여기서, 마스크 노광시, 조사한 광은, 반도체 기판(14)을 투과하지만, 지지 기판(12)의 전방 전광선 투과율이 높기 때문에, 반도체 기판(14)과 지지 기판(12)의 접합 계면 및 지지 기판(12)의 내부로부터 후방(즉, 반도체 기판측)으로의 반사가 억제된다. 또한, 지지 기판(12)의 직선 투과율이 작기 때문에, 지지 기판(12) 내에서의 광의 산란이 증가하고, 노광기의 스테이지면에서 반사되어 마스크의 이면측의 레지스트를 노광하는 경우는 없다. 이에 비해, 지지 기판(12)이 실리콘인 경우, 실리콘은 단결정이기 때문에 입계가 존재하지 않아, 조사한 광은 노광기의 스테이지면에서 반사되어 마스크의 이면측의 레지스트를 노광하는 경우가 있어, 정밀하게 패턴을 형성할 수 없다. 또한, 고정밀도의 패턴을 형성하기 위해서는, 노광 광원의 단파장화가 필수가 된다. 이 때문에, 지지 기판(12)은 보다 단파장의 광, 특히 200 ㎚ 부근의 단파장 자외선 영역의 광[예컨대 KrF 레이저(248 ㎚)]을 산란시키는 것이 바람직하다. 본 실시형태의 지지 기판(12)에 사용한 다결정의 투광성 알루미나는, 이러한 단파장 자외선 영역에서 전방 전광선 투과율이 향상되는 한편, 직선 투과율이 저하되는 특성을 가지고 있다. 이러한 투광성 알루미나제의 지지 기판(12)에 광이 입사되면, 그 광은 지지 기판(12)의 내부에 존재하는 입계에서 굴절되고, 전(全)방위를 향해서 출사된다. 투광성 알루미나에서는, 광의 파장이 짧을수록 이 경향이 현저해지기 때문에, 직선 투과율이 저하되는 한편 전방 전광선 투과율이 향상되며, 즉 파장이 짧을수록 산란광이 많아진다. 이 때문에, 특히 단파장으로 노광 및 패터닝을 실시할 때에는 투광성 알루미나가 바람직하게 이용된다.
한편, 웨이퍼 프로세스에 있어서, 복합 웨이퍼(10)는 자동 반송되는 데, 이때에는 가시광에 의한 화상 인식이 행해진다. 이 때문에, 복합 웨이퍼(10)를 화상 인식시키기 위해서는 가시광을 투과하지 않는 특성이 요구된다. 본 실시형태의 복합 웨이퍼(10)는, 파장 200 ㎚~750 ㎚의 영역에서 직선 투과율이 20% 이하인 투광성 알루미나로 이루어진 지지 기판(12)을 갖고 있기 때문에, 화상 인식에 적합하다. 이에 비해, 예컨대 SOS(Si-on-Sapphire) 웨이퍼는 가시광 영역에서 투명한 사파이어로 이루어진 지지 기판을 갖고 있기 때문에, 화상 인식에는 적합하지 않다.
이상 상세히 설명한 본 실시형태의 복합 웨이퍼(10)에 의하면, 지지 기판(12)으로서 순도 99% 이상의 다결정의 투광성 알루미나를 이용하고 있기 때문에, 양호한 절연성(예컨대 >1014 Ωm)과 열전도성(예컨대 >30 W/mK)을 확보할 수 있다. 또한, 투광성 알루미나는 tanδ이 작기 때문에, 고주파 디바이스에 적합하다. 또한, 포토리소그래피에 의한 패터닝의 정밀도가 향상된다.
또한, 지지 기판(12)의 평균 결정 입경은 10 ㎛~50 ㎛로 작기 때문에, 포토리소그래피 기술의 노광 공정에서 광을 산란시키기 쉽다.
또한, 지지 기판(12)의 파장 200 ㎚~250 ㎚에서의 전방 전광선 투과율은 70% 이상(바람직하게는 80% 이상)이므로, 포토리소그래피 기술의 노광 공정에서, 파장 200 ㎚~250 ㎚의 UV를 이용할 때, 고정밀도의 패터닝이 가능해진다. 즉, 파장 200 ㎚~250 ㎚의 UV는 반도체 기판을 통과하지만, 지지 기판은 전방 전광선 투과율이 70% 이상으로 높기 때문에, 후방, 즉 반도체 기판측으로의 산란이나 반사가 적어, 지지 기판 상의 포토레지스트가 이면측으로부터 노광되는 경우는 거의 없다. 그 결과, 고정밀도의 패터닝이 가능해진다. 참고로, 노광 장치의 해상도는, k×λ/NA로 정의되므로(k : 계수, λ : 광원의 파장, NA : 투영 렌즈의 개구수), 단파장으로 노광함으로써 미세 패턴을 형성할 수 있다.
또한, 지지 기판(12)의 파장 200 ㎚~750 ㎚에서의 직선 투과율이 20% 이하이므로, 노광기의 스테이지면에서의 반사에 의한 영향을 억제할 수 있고, 반도체 제조 프로세스에 있어서 이 복합 웨이퍼(10)를 자동 반송할 때 가시광에 의한 화상 인식이 가능해진다.
또한, 본 발명은 전술한 실시형태에 전혀 한정되는 것은 아니며, 본 발명의 기술적 범위에 속하는 한 여러 양태로 실시할 수 있는 것은 물론이다.
예컨대, 전술한 실시형태에 있어서, 지지 기판(12)은, 도 6이나 도 7에 나타낸 바와 같은 캐비티를 구비하여도 좋다. 이러한 복합 웨이퍼는 Si-MEMS에 응용할 수 있다. 지지 기판(12)은, 투광성 알루미나의 원료를 성형하고 소성함으로써 얻을 수 있기 때문에, 캐비티를 구비한 지지 기판(12)을 제작할 때에는, 캐비티를 구비한 성형체를 얻을 수 있는 금형을 사용하면 된다. 이 때문에, 마스킹이나 에칭의 공정이 불필요해진다. 예컨대, 지지 기판(12)으로서 투광성 알루미나 기판이 아니라 실리콘 기판을 이용하는 경우, 그 실리콘 기판에 캐비티를 제작하기 위해서는, 우선 실리콘 기판의 한면(반도체 기판과 접합하는 면과는 반대측의 면)을 마스크로 피복하고, 다음으로 그 마스크를 노광ㆍ현상하며, 그 후에 마스킹되어 있지 않은 부분을 에칭하는 일련의 공정이 필요해진다. 캐비티의 형상은 특별히 한정되지 않으며, 직사각형이어도 좋고 비선형이어도 좋으며, 그에 대응하는 금형을 사용하면 된다.
실시예
[실시예 1]
우선, 지지 기판으로서 이용하는 투광성 알루미나 기판을 이하의 제조 방법으로 준비했다. 처음에, 표 1의 성분을 혼합한 슬러리를 조제했다. 또한, α-알루미나 분말은, 순도 99.99%, 비표면적 3.5~4.5 m2/g, 평균 일차 입경 0.35~0.45 ㎛인 것을 이용했다.
Figure 112014007145770-pct00001
이 슬러리를, 알루미늄 합금제의 형(型)에 실온에서 주입한 후, 실온에서 1시간 방치했다. 이어서 40℃에서 30분 방치하여, 고화를 진행시키고 나서, 이형(離型)했다. 또한, 실온, 이어서 90℃ 각각에서 2시간 방치하여, 판형의 분말 성형체를 얻었다. 얻어진 분말 성형체를, 대기(大氣)중 1100℃에서 하소(예비 소성)한 후, 하소체를 몰리브덴제의 판에 놓고, 그 위에 다시 몰리브덴제의 판을 씌운 상태에서, 수소:질소=3:1(체적비)의 분위기 중, 1400℃로부터 1600℃에서의 승온 속도를 50℃/h로 하며, 1750℃에서 1회 소성을 행하고, 오리엔테이션 플랫을 갖는 직경 φ4 인치의 투광성 알루미나 세라믹 기판을 얻었다. 이 기판은, 판 두께가 1 ㎜, 표면의 평균 입경이 20 ㎛였다. 이 투광성 알루미나 기판에 관해, 표면 연마하지 않고 전방 전광선 투과율을 측정했다. 그 결과를 도 4에 나타낸다. 도 4에서 분명한 바와 같이, 전방 전광선 투과율은 가시광 파장에서는 70% 미만(측정 파장 555 ㎚)이었지만, 파장 200 ㎚~250 ㎚에서는 80% 이상으로 높았다.
또한, 전방 전광선 투과율은, 도 5의 측정 장치(40)에 의해 얻어진 측정치에 기초하여 산출했다. 도 5의 측정 장치는, 적분구(41)의 개구부를 시료(S)(두께 3 ㎜)로 막고, 구멍(44)(직경 φ3 ㎜)을 갖는 플레이트(42)를 시료(S)의 상면에 놓으며, 그 상태로 광원(46)으로부터의 광을 구멍(44)을 통해서 시료(S)에 조사하고, 적분구(41)를 이용하여 시료(S)를 통과해 온 광을 모아, 그 광의 강도를 검출기(48)에 의해 측정하는 것이다. 전방 전광선 투과율은, 이하의 식에 의해 구했다.
전방 전광선 투과율=100×(측정한 광의 강도)/(광원의 강도)
얻어진 다결정 투광성 알루미나 기판을 GC(그린카본) 지립, 다이아몬드 지립, CMP 리퀴드를 순서대로 이용하여 0.6 ㎜ 두께로 연마했다. 이 기판의 가시광 영역의 직선 투과율을 측정한 결과, 20%(측정 파장 555 ㎚)였다. 또, tanδ는 10-5, 체적 고유 저항치는 1014 Ωm, 열전도율은 33 W/mK, 산술 평균 거칠기 Ra는 <1 ㎚이었다.
다음으로, 직경 φ4 인치, 두께 250 ㎛의 오리엔테이션 플랫을 갖는 단결정 Si 기판을 준비했다. 그리고, 단결정 Si 기판과 전술한 다결정 투광성 알루미나 기판을, 플라즈마 활성화에 의한 직접 접합에 의해 접합했다. 접합에 이용한 양(兩) 기판은, 질소로 플라즈마 처리를 실시하고, 그 후에 수세 처리에 의해 표면의 파티클을 제거했다. 양 기판을 오리엔테이션 플랫에 근거해 정렬을 실시하여 중첩시키고, 양 기판의 단부를 압박하여 밀착시킴으로써, 그 압박한 부분이 접합되며, 그 접합이 전면(全面)으로 전파되어 갔다. 이 현상은, 양 기판이 서로 잡아당기는 힘(표면간 인력)에 의해 자동적으로 접합이 진행되어 가는 것이며, 매우 평활하게 표면이 연마되어 있는 경우에 관찰된다. 양 기판의 접합이 종료된 후, 단결정 Si 기판측을 그라인더로 두께가 20 ㎛이 될 때까지 연삭했다. 다음으로, 1 ㎛의 다이아몬드 지립과 주석 정반을 이용하여 두께가 3 ㎛이 될 때까지 래핑(lapping) 가공했다. 다음으로 콜로이달 실리카와 우레탄 패드를 이용하여 폴리싱하여, 두께를 0.2 ㎛로 했다. 이와 같이 Si 기판을 얇게 만든 후, 900℃에서 어닐링 처리를 실시하여, 복합 웨이퍼를 얻었다.
이와 같이 하여 얻어진 복합 웨이퍼의 Si 기판에, 노광기를 이용하여 세선 패턴을 형성했다. 즉, 우선 Si 기판 상에 레지스트를 도포하고, 선폭 0.4 ㎛의 패턴이 형성된 마스크를 이용하여 노광한 후 현상했다. 노광에는, KrF 레이저(λ=248 ㎚)를 이용했다. 투광성 알루미나 기판을 베이스로서 이용한 경우, 특히 200 ㎚ 부근에서 기판 내부에서 거의 산란되기 때문에, 웨이퍼 이면에서의 반사에 의한 광의 영향이 적어, 정밀한 패턴 형성이 가능해졌다.
[실시예 2]
실시예 1의 다결정 투광성 알루미나 기판을 제작했을 때의 슬러리를 이용하고, 소성 온도를 1700℃에서 1회 소성으로 한 것 외에는, 실시예 1과 동일한 절차로 다결정 투광성 알루미나 기판을 제작했다. 얻어진 다결정 투광성 알루미나 기판에 대해, 표면 연마하지 않고 전방 전광선 투과율을 측정한 결과, 도 4에 나타낸 바와 같이, 가시광 파장에서는 70% 미만(측정 파장 555 ㎚)이었지만, 파장 200 ㎚~250 ㎚에서는 70% 이상으로 높았다. 이 투광성 알루미나 기판의 평균 입경은 12 ㎛였다. 이 투광성 알루미나 기판을 실시예 1과 동일하게 하여 0.6 ㎜ 두께까지 연마했다. 이 기판의 가시광 영역의 직선 투과율을 측정한 결과, 30%(측정 파장 555 ㎚)였다. 또한, tanδ은 10-5, 체적 고유 저항치는 1014 Ωm, 열전도율은 33 W/mK, 산술 평균 거칠기 Ra는 1 ㎚이었다. 연마 후의 투광성 알루미나 기판을 이용해 실시예 1과 동일하게 하여 복합 웨이퍼를 제작하고, 세선 패턴을 형성한 결과, 실시예 1과 마찬가지로 정밀한 패턴을 형성할 수 있었다.
[비교예 1]
실시예 1의 다결정 투광성 알루미나 기판을 제작했을 때의 슬러리를 이용하고, 수소 분위기 중의 소성 온도를 1500℃로 변경하여 1회 소성한 것 외에는, 실시예 1과 동일한 절차로 다결정 투광성 알루미나 기판을 제작했다. 얻어진 다결정 투광성 알루미나 기판에 대해, 표면 연마하지 않고 전방 전광선 투과율을 측정한 결과, 가시광 파장에서는 25%(측정 파장 555 ㎚)였지만, 파장 200 ㎚~250 ㎚에서는 그보다 낮은 값이 되었다. 이 투광성 알루미나 기판의 200 ㎚~2 ㎛에서의 전방 전광선 투과율은 40% 이하, 평균 입경은 5 ㎛였다. 이 투광성 알루미나 기판을 실시예 1과 동일하게 하여 0.6 ㎜ 두께로 연마했다. 이 기판의 가시광 영역의 직선 투과율을 측정한 결과, 40%(측정 파장 555 ㎚)였다. 또한, tanδ은 10-5, 체적 고유 저항치는 1014 Ωm, 열전도율은 33 W/mK, 산술 평균 거칠기 Ra는 <1 ㎚였다. 연마 후의 투광성 알루미나 기판을 이용해 실시예 1과 동일하게 하여 복합 웨이퍼를 제작하고, 세선 패턴을 형성한 결과, 레이저광이 기판 내부를 투과하여 단부면에서의 반사를 일으켜 버리기 때문에, 패턴 형상의 정밀도가 악화되어 버렸다.
본 출원은, 2012년 7월 18일에 출원된 미국 출원 제61/672807호를 우선권 주장의 기초로 하고 있고, 인용에 의해 그 내용의 전부가 본 명세서에 포함된다.
산업상 이용가능성
본 발명의 복합 웨이퍼는, CMOS 등의 반도체 디바이스에 이용 가능하다.
10 : 복합 웨이퍼 12 : 지지 기판
14 : 반도체 기판 24 : 반도체 기판
40 : 측정 장치 41 : 적분구
42 : 플레이트 44 : 구멍
46 : 광원 48 : 검출기

Claims (9)

  1. 지지 기판과 반도체 기판을 직접 접합에 의해 접합한 복합 웨이퍼로서,
    상기 지지 기판의 재료는 다결정의 투광성 세라믹이고,
    상기 반도체 기판의 재료는 실리콘이며,
    상기 지지 기판의 파장 200 ㎚~250 ㎚의 전방 전광선(全光線) 투과율이 파장 555 ㎚의 전방 전광선 투과율보다 높은 것인 복합 웨이퍼.
  2. 제1항에 있어서, 상기 지지 기판의 파장 200 ㎚~250 ㎚의 전방 전광선 투과율이 80% 이상인 것인 복합 웨이퍼.
  3. 제1항 또는 제2항에 있어서, 상기 지지 기판의 파장 200 ㎚~750 ㎚의 직선 투과율이 20% 이하인 것인 복합 웨이퍼.
  4. 제1항 또는 제2항에 있어서, 상기 지지 기판의 평균 결정 입경은 10 ㎛~50 ㎛인 것인 복합 웨이퍼.
  5. 제1항 또는 제2항에 있어서, 상기 지지 기판은 캐비티를 구비하는 것인 복합 웨이퍼.
  6. 제1항 또는 제2항에 있어서, 상기 지지 기판의 재료는 다결정의 투광성 알루미나인 것인 복합 웨이퍼.
  7. 제1항 또는 제2항에 있어서, 상기 반도체 기판의 재료는 단결정 실리콘인 것인 복합 웨이퍼.
  8. (1) 다결정의 투광성 세라믹으로 이루어지고 파장 200 ㎚~250 ㎚의 전방 전광선 투과율이 파장 555 ㎚의 전방 전광선 투과율보다 높은 지지 기판과, 실리콘으로 이루어진 반도체 기판을, 직접 접합에 의해 접합하는 공정과,
    (2) 상기 반도체 기판의 표면을 이온 주입법 또는 연마에 의해 박판화하는 공정
    을 포함하는 복합 웨이퍼의 제조 방법.
  9. 지지 기판과 반도체 기판을 직접 접합에 의해 접합한 복합 웨이퍼로서,
    상기 지지 기판의 재료는 다결정의 투광성 세라믹이고,
    상기 반도체 기판의 재료는 실리콘이며,
    상기 지지 기판의 파장 200 ㎚~250 ㎚의 전방 전광선 투과율이 파장 555 ㎚의 전방 전광선 투과율보다 높고,
    상기 지지 기판의 파장 200 ㎚~250 ㎚의 전방 전광선 투과율이 70% 이상이며,
    상기 지지 기판의 파장 200 ㎚~750 ㎚의 직선 투과율이 30% 이하이고,
    상기 지지 기판의 평균 결정 입경은 10 ㎛~50 ㎛이며,
    상기 지지 기판의 재료는 다결정의 투광성 알루미나이고,
    상기 반도체 기판의 재료는 단결정 실리콘인 것인 복합 웨이퍼.
KR1020147001908A 2012-07-18 2013-07-16 복합 웨이퍼 및 그 제조 방법 Expired - Fee Related KR101436289B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261672807P 2012-07-18 2012-07-18
US61/672,807 2012-07-18
PCT/JP2013/069284 WO2014013980A1 (ja) 2012-07-18 2013-07-16 複合ウェハー及びその製法

Publications (2)

Publication Number Publication Date
KR20140032483A KR20140032483A (ko) 2014-03-14
KR101436289B1 true KR101436289B1 (ko) 2014-08-29

Family

ID=49948806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147001908A Expired - Fee Related KR101436289B1 (ko) 2012-07-18 2013-07-16 복합 웨이퍼 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8981531B2 (ko)
EP (1) EP2736065B1 (ko)
JP (1) JP5491680B1 (ko)
KR (1) KR101436289B1 (ko)
CN (1) CN103703542B (ko)
TW (1) TWI515804B (ko)
WO (1) WO2014013980A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101570958B1 (ko) 2013-12-25 2015-11-20 엔지케이 인슐레이터 엘티디 핸들 기판, 반도체용 복합 기판, 반도체 회로 기판 및 그 제조 방법
KR20240021394A (ko) 2022-08-10 2024-02-19 한국과학기술원 캐비티 웨이퍼 제작 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013187410A1 (ja) * 2012-06-13 2016-02-04 日本碍子株式会社 複合基板
JP5491680B1 (ja) * 2012-07-18 2014-05-14 日本碍子株式会社 複合ウェハー及びその製法
JP5755390B1 (ja) * 2014-01-06 2015-07-29 日本碍子株式会社 ハンドル基板および半導体用複合ウエハー
WO2015122223A1 (ja) * 2014-02-12 2015-08-20 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
WO2015125770A1 (ja) * 2014-02-18 2015-08-27 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
EP3113211B1 (en) * 2014-02-26 2020-12-02 NGK Insulators, Ltd. Handle substrate for composite substrate for semiconductor and composite substrate for semiconductor
JP6375188B2 (ja) * 2014-09-10 2018-08-15 日本碍子株式会社 透光性焼結セラミック支持体及びその製造方法
US9287106B1 (en) 2014-11-10 2016-03-15 Corning Incorporated Translucent alumina filaments and tape cast methods for making
USD809804S1 (en) * 2014-12-17 2018-02-13 Ngk Insulators, Ltd. Composite substrate for acoustic wave device
TWD174921S (zh) * 2014-12-17 2016-04-11 日本碍子股份有限公司 複合基板之部分
USD940131S1 (en) * 2019-07-29 2022-01-04 Samsung Display Co., Ltd. Display panel
USD958094S1 (en) 2019-07-29 2022-07-19 Samsung Display Co., Ltd. Display panel
USD966276S1 (en) 2019-07-29 2022-10-11 Samsung Display Co., Ltd. Display module for wearable device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300081A (ja) * 2006-04-05 2007-11-15 Hitachi Chem Co Ltd 接着剤付き半導体ウエハ、積層物及びこれらの製造方法
JP2010161355A (ja) * 2008-12-11 2010-07-22 Shin-Etsu Chemical Co Ltd ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP2010161359A (ja) * 2008-12-11 2010-07-22 Shin-Etsu Chemical Co Ltd 貼り合わせウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1076012C (zh) * 1998-04-24 2001-12-12 中国科学院上海硅酸盐研究所 透明氮化铝陶瓷的制备方法
EP2128891B1 (en) * 2007-02-28 2015-09-02 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate
US8551862B2 (en) * 2009-01-15 2013-10-08 Shin-Etsu Chemical Co., Ltd. Method of manufacturing laminated wafer by high temperature laminating method
JP2010278342A (ja) 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の製造方法
JP2011029594A (ja) 2009-06-22 2011-02-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2011029595A (ja) 2009-06-26 2011-02-10 Opnext Japan Inc 光モジュール及び集積型半導体光素子及びその製造方法
JP5149876B2 (ja) 2009-07-23 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US8697541B1 (en) * 2010-12-24 2014-04-15 Ananda H. Kumar Methods and structures for preparing single crystal silicon wafers for use as substrates for epitaxial growth of crack-free gallium nitride films and devices
JP5491680B1 (ja) * 2012-07-18 2014-05-14 日本碍子株式会社 複合ウェハー及びその製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300081A (ja) * 2006-04-05 2007-11-15 Hitachi Chem Co Ltd 接着剤付き半導体ウエハ、積層物及びこれらの製造方法
JP2010161355A (ja) * 2008-12-11 2010-07-22 Shin-Etsu Chemical Co Ltd ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP2010161359A (ja) * 2008-12-11 2010-07-22 Shin-Etsu Chemical Co Ltd 貼り合わせウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101570958B1 (ko) 2013-12-25 2015-11-20 엔지케이 인슐레이터 엘티디 핸들 기판, 반도체용 복합 기판, 반도체 회로 기판 및 그 제조 방법
KR20240021394A (ko) 2022-08-10 2024-02-19 한국과학기술원 캐비티 웨이퍼 제작 방법

Also Published As

Publication number Publication date
EP2736065A1 (en) 2014-05-28
US8981531B2 (en) 2015-03-17
EP2736065A4 (en) 2015-02-11
US20140191373A1 (en) 2014-07-10
EP2736065B1 (en) 2017-09-06
JP5491680B1 (ja) 2014-05-14
WO2014013980A1 (ja) 2014-01-23
KR20140032483A (ko) 2014-03-14
JPWO2014013980A1 (ja) 2016-06-30
CN103703542B (zh) 2016-06-08
TWI515804B (zh) 2016-01-01
CN103703542A (zh) 2014-04-02
TW201407692A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
KR101436289B1 (ko) 복합 웨이퍼 및 그 제조 방법
KR102222089B1 (ko) 복합 기판, 반도체 디바이스 및 반도체 디바이스의 제법
TWI605937B (zh) Composite substrate
KR101597501B1 (ko) 핸들 기판 및 반도체용 복합 웨이퍼
KR102188440B1 (ko) 반도체용 복합 기판의 핸들 기판
CN105074870B (zh) 操作基板、半导体用复合基板、半导体电路基板及其制造方法
TWI595309B (zh) 薄膜的製作方法
WO2016052597A1 (ja) 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
CN103985663A (zh) 一种用于超薄石英基片上光刻刻蚀双面薄膜电路图形的方法
CN104412358A (zh) 半导体用复合基板的操作基板
CN103633004B (zh) 30μm-50μm超薄石英基片上光刻刻蚀薄膜电路图形的方法
CN105190838B (zh) 半导体用复合基板的操作基板以及半导体用复合基板
TW201837009A (zh) 暫時固定基板及電子元件的模塑方法
EP2544235A1 (en) Method for producing and method for designing soi wafer
CN204067306U (zh) 处理基板和半导体用复合晶片
JP6375188B2 (ja) 透光性焼結セラミック支持体及びその製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20140123

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
A302 Request for accelerated examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140127

Comment text: Request for Examination of Application

PA0302 Request for accelerated examination

Patent event date: 20140127

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140402

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140605

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140825

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140825

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170804

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190819

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200820

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210819

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230605