KR101432007B1 - 반도체 안착 검사장치 및 검사방법 - Google Patents
반도체 안착 검사장치 및 검사방법 Download PDFInfo
- Publication number
- KR101432007B1 KR101432007B1 KR1020140007032A KR20140007032A KR101432007B1 KR 101432007 B1 KR101432007 B1 KR 101432007B1 KR 1020140007032 A KR1020140007032 A KR 1020140007032A KR 20140007032 A KR20140007032 A KR 20140007032A KR 101432007 B1 KR101432007 B1 KR 101432007B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- marker
- image
- test socket
- camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
- G01B11/022—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness by means of tv-camera scanning
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
- G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
- G01B11/272—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes using photoelectric detection means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 반도체가 안착되고, 반도체의 안착 위치에 따라 기설정된 각도에서 인식되는 면적이 달라지는 마커가 표시되는 테스트 소켓; 상기 테스트 소켓에 반도체가 안착되면, 상기 마커를 촬영하는 이미지 획득부; 및 기준 이미지와 상기 카메라에서 촬영된 이미지를 비교하여, 반도체가 지정된 위치에 안착되었는지 여부를 판단하는 제어부를 포함하는 이미지 인식 기반의 반도체 안착 검사장치 및 검사방법을 개시한다.
Description
본 발명은 반도체가 테스트 소켓의 지정된 위치에 반도체가 정확하게 안착되었는지 검사하는 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 반도체가 테스트 소켓에 안착된 상태에 따라 기설정된 마커의 노출이 결정되고, 마커의 카메라 영상의 기준 영상과의 매칭률에 따라 반도체의 안착여부를 검사하는 장치 및 그 방법에 관한 것이다.
일반적으로, 소정의 직접회로가 형성된 웨이퍼는 반도체 칩들로 분리되고, 조립공정을 거쳐서 반도체 패키지(이하, 반도체)로 완성된다. 완성된 반도체들은 다양한 테스트를 거치면서 정상제품과 불량제품으로 분류되며, 이와 같은 과정을 통하여 제품의 신뢰성이 유지된다. 이와 같은 테스트 과정 중에서 반도체의 초기 불량 검사를 번인 테스트(burn-in test)라고 한다.
번인 테스트는 반도체에 약 80~125℃의 높은 온도의 열적 스트레스를 가한 상태에서 진행되며, 반도체는 높은 온도와 높은 전계가 인가된 상태에서 동작한다. 번인 테스트가 진행되는 동안 수명이 길지 않는 불량 반도체들은 테스트 조건을 견디지 못하고 불량을 발생시키며, 번인 테스트를 통과한 정상 반도체들은 오랜 기간의 수명을 보장받을 수 있기 때문에 사용되는 시스템의 신뢰성을 향상시킬 수 있다.
이와 같은 번인 테스트는 일반적으로 반도체를 로봇암 또는 진공흡착장치 등과 같은 피커(picker)를 이용하여 테스트 소켓으로 이송하고, 반도체를 테스트 소켓에 안착된 상태에서 진행된다. 반도체의 안착이 완료되면 테스터에서 송부된 검사신호가 테스트 기판에 전달되고, 그 테스트 기판과 전기적으로 연결된 소켓 리드가 반도체의 리드에 전달되어 전기적 특성 검사가 이루어진다.
다만, 테스트 소켓에 이물질 등이 있거나, 로봇암의 부정확성 또는 진공흡착장치에 흡착력의 부족 등으로 인하여 반도체가 테스트 소켓에 제대로 안착되지 않게 되면, 반도체의 리드와 소켓 리드가 제대로 연결되지 않아서 반도체에 대한 전기적 특성 검사가 제대로 이뤄지지 않는 문제점이 있었다.
따라서, 전술한 문제점을 해결하고 반도체가 테스트 소켓의 지정된 위치에 정확하게 안착되었는지 검사해야 할 필요성이 대두되었다.
본 발명은 카메라에 의해 촬영된 이미지를 이용하여 반도체가 테스트 소켓에 안착되었는지 여부를 정확하게 판단할 수 있는 검사장치 및 그 방법을 제공한다.
본 발명은 반도체가 테스트 소켓의 지정된 위치에서 조금만 벗어나게 안착되더라도 이를 감지할 수 있는 검사장치 및 그 방법을 제공한다.
본 발명은 다수의 테스트 소켓에 대하여 한꺼번에 반도체의 안착 여부를 검사할 수 있는 검사장치 및 그 방법을 제공한다.
본 발명의 반도체 안착 검사장치는, 반도체가 안착되고, 반도체의 안착 위치에 따라 기설정된 각도에서 인식되는 면적이 달라지는 마커가 표시되는 테스트 소켓; 상기 테스트 소켓에 반도체가 안착되면, 상기 마커를 포함하는 이미지를 수집하는 이미지 획득부; 및 기준 이미지에서의 상기 마커의 노출 정도와 상기 이미지 획득부에서 수집된 이미지에서의 상기 마커의 노출 정도를 비교하여, 반도체가 지정된 위치에 안착되었는지 여부를 판단하는 제어부를 포함할 수 있다.
또한, 상기 테스트 소켓은, 반도체가 안착될 수 있는 안착부가 형성되는 하부 몸체; 상기 하부 몸체에 구비된 가이드바에 슬라이드 가능하게 결합되고, 반도체가 삽입될 수 있는 개구부가 형성되는 상부 몸체; 일 단이 상기 하부 몸체에 안착된 반도체와 선택적으로 맞물려서 움직이고, 반도체의 안착 위치에 따라 상기 마커를 커버하는 정도가 변하는 마커 노출조절부; 및 상기 하부 몸체에 구비되고, 반도체의 리드와 전기적으로 연결될 수 있는 소켓 리드를 포함할 수 있다.
또한, 상기 마커 노출조절부는 상기 하부 몸체에 회전 가능하게 결합되고, 타 단이 상기 상부 몸체와 맞물려서 회전할 수 있다.
또한, 상기 마커 노출조절부에는 상기 하부 몸체에 안착된 반도체를 누르는 반도체 가압부가 구비되고, 상기 상부 몸체가 상기 하부 몸체 쪽으로 움직이면 상기 마커 노출조절부가 상기 테스트 소켓의 외측으로 회전하여 상기 반도체 가압부는 상기 테스트 소켓의 외측으로 이동하고, 상기 상부 몸체가 상기 하부 몸체에서 멀어지면 상기 마커 노출조절부가 상기 테스트 소켓의 내측으로 회전하여 상기 반도체 가압부는 상기 테스트 소켓의 내측으로 이동할 수 있다.
또한, 상기 이미지 획득부는, 적어도 하나 이상의 반도체를 포함하는 반도체 어레이에 대한 적어도 하나 이상의 이미지를 수집하는 적어도 하나 이상의 카메라; 상기 적어도 하나 이상의 카메라의 각각에 구비되어 초점거리를 조절하는 렌즈; 및 상기 적어도 하나 이상의 반도체가 안착되는 적어도 하나 이상의 테스트 소켓의 상기 마커에 빛을 조사하여 상기 카메라가 상기 마커를 잘 인식하도록 하는 조명부를 포함할 수 있다.
또한, 상기 제어부는 기준 이미지에서의 마커의 노출 정도와 상기 이미지 획득부에서 촬영된 이미지에서의 마커의 노출 정도를 비교하여 반도체의 정상 안착 여부를 판단할 수 있다.
또한, 상기 제어부는 상기 적어도 하나 이상의 카메라에 대한 연결 상태 정보 및 상기 적어도 하나 이상의 카메라의 식별 정보, 초기화 상태, 노출 시간 및 밝기에 대한 카메라 파라미터 정보를 설정하는 카메라 설정부; 상기 적어도 하나 이상의 카메라로부터 수집된 상기 하나 이상의 이미지를 조합하여 머지 이미지를 생성하는 이미지 전처리부; 상기 생성된 머지 이미지에 대하여 기준 패턴 영역 및 상기 기준 패턴 영역을 검색하기 위한 서치 영역을 설정하는 영역 설정부; 상기 반도체 어레이의 적어도 하나 이상의 반도체의 개수 및 간격을 고려하여 상기 생성된 머지 이미지에 대한 측정 영역 어레이를 설정하는 측정 설정부; 및 상기 기준 이미지와, 상기 측정 영역 어레이 내 기준 패턴 영역을 기반으로 상기 마커의 노출 정도를 비교하여 정상 안착 여부를 판단하는 판단부를 포함할 수 있다.
또한, 상기 제어부는 정상 안착 여부를 판별하기 위한 패턴 영역을 설정하고, 상기 설정된 패턴 영역을 상기 기준 이미지로 등록하는 기준 이미지 등록부를 더 포함할 수 있다.
반도체가 상기 하부 몸체에 안착 불량인 경우에, 반도체가 상기 반도체 가압부를 밀어서 상기 마커 노출조절부가 상기 테스트 소켓의 외측으로 회전되고, 상기 마커 노출조절부가 상기 마커의 일부를 가릴 수 있다.
또한, 상기 제어부가 상기 테스트 소켓에 반도체가 안착 불량이라고 판단하면, 반도체를 이송하는 피커의 동작을 정지시킬 수 있다.
또한, 본 발명의 반도체 안착 검사방법은, 테스트 소켓의 마커 노출조절부가 회전하면서 상기 테스트 소켓에 안착된 반도체를 가압하는 단계; 카메라를 통하여 상기 테스트 소켓에 표시된 마커를 포함하는 이미지를 수집하는 단계; 제어부를 통하여 상기 수집된 이미지와 기준 이미지를 비교하여, 상기 마커의 노출여부에 따른 카메라 이미지와 상기 기준 이미지의 매칭 정도에 따라 상기 반도체가 상기 테스트 소켓에 정상적으로 안착되었는지 여부를 판단하는 단계; 상기 제어부가 상기 반도체가 상기 테스트 소켓에 정상 안착이라고 판단되는 경우, 상기 반도체에 대한 검사가 수행되도록 제어하고, 상기 반도체가 불량 안착이라고 판단되는 경우, 상기 반도체에 대한 정상 안착이 되도록 피커를 제어하는 단계를 포함한다
또한, 반도체의 안착 위치에 따라 인식되는 면적이 달라지는 마커가 표시되는 테스트 소켓, 상기 테스트 소켓에 반도체가 안착되면 상기 마커를 포함하는 이미지를 수집하는 이미지 획득부 및 기준 이미지의 상기 마커의 노출 정도와 상기 이미지 획득부에서 수집된 이미지에서의 상기 마커의 노출 정도를 비교하여, 상기 반도체의 정상 안착 여부를 판단하는 제어부를 포함하는 본 발명의 반도체 안착 검사 장치의 검사 방법은, 제어부를 통하여 적어도 하나 이상의 카메라에 대한 연결 상태 정보 및 상기 적어도 하나 이상의 카메라의 식별 정보, 초기화 상태, 노출 시간 및 밝기에 대한 카메라 파라미터 정보를 설정하는 단계; 제어부를 통하여 상기 적어도 하나 이상의 카메라로부터 수집된 하나 이상의 이미지를 조합하여 머지 이미지를 생성하는 단계; 제어부를 통하여 상기 생성된 머지 이미지에 대하여 기준 패턴 영역 및 상기 기준 패턴 영역을 검색하기 위한 서치 영역을 설정하는 단계; 제어부를 통하여 반도체 어레이의 적어도 하나 이상의 반도체의 개수 및 간격을 고려하여 상기 생성된 머지 이미지에 대한 측정 영역 어레이를 설정하는 단계; 및 상기 기준 이미지와, 상기 측정 영역 어레이 내 기준 패턴 영역을 기반으로 상기 마커의 노출 정도를 비교하여 정상 안착 여부를 판단하는 단계를 포함한다.
본 발명에 따르면, 반도체가 테스트 소켓의 지정된 위치에서 조금만 벗어나게 안착되더라도 이를 감지할 수 있어서 검사의 정확성과 정밀도가 향상될 수 있다.
본 발명에 따르면, 반도체가 테스트 소켓에 잘못 놓이는 경우를 걸러낼 수 있어서 반도체에 대하여 정확한 검사를 행할 수 있어서 신뢰성을 향상할 수 있다.
본 발명에 따르면, 다수의 테스트 소켓에 대하여 한꺼번에 반도체의 안착 여부를 검사할 수 있어서 검사를 신속하게 할 수 있다.
도 1은 본 발명에 따른 반도체 안착 검사장치에 포함되는 테스트 소켓의 사시도이다.
도 2는 도 1의 A-A 선을 절개하여 바라본 단면도이다.
도 3은 본 발명에 따른 반도체 안착 검사장치의 이미지 획득부의 사시도이다.
도 4는 본 발명에 따른 반도체 안착 검사장치의 이미지 획득부의 측면도이다.
도 5는 본 발명에 의한 반도체의 정상 안착 여부를 측정하기 위한 반도체 검사장치의 구성요소를 도시한 블록도이다.
도 6은 테스트 소켓에 반도체가 정상적으로 안착되었을 경우의 측면 개략도이다.
도 7은 테스트 소켓에 반도체가 정상적으로 안착되었을 경우의 평면 개략도이다.
도 8은 테스트 소켓에 반도체가 안착 불량인 경우의 측면에서 바라본 개략도이다.
도 9는 테스트 소켓에 반도체가 안착 불량인 경우의 평면 개략도이다.
도 10은 본 발명에 따른 반도체 안착 검사방법을 도시한 흐름도이다.
도 11은 본 발명의 반도체 안착 검사 장치를 통한 반도체 안착 검사방법을 도시한 흐름도이다.
도 12는 본 발명의 반도체 안착 검사 장치를 통하여 기준 패턴 영역 및 서치 영역을 설정하는 것을 도시한 것이다.
도 13 및 도 14은 본 발명의 반도체 안착 검사 장치를 통하여 측정 어레이를 설정하는 것을 도시한 것이다.
도 15는 본 발명의 반도체 안착 검사 장치를 통하여 정상 안착 여부를 판단하는 것을 도시한 것이다.
도 2는 도 1의 A-A 선을 절개하여 바라본 단면도이다.
도 3은 본 발명에 따른 반도체 안착 검사장치의 이미지 획득부의 사시도이다.
도 4는 본 발명에 따른 반도체 안착 검사장치의 이미지 획득부의 측면도이다.
도 5는 본 발명에 의한 반도체의 정상 안착 여부를 측정하기 위한 반도체 검사장치의 구성요소를 도시한 블록도이다.
도 6은 테스트 소켓에 반도체가 정상적으로 안착되었을 경우의 측면 개략도이다.
도 7은 테스트 소켓에 반도체가 정상적으로 안착되었을 경우의 평면 개략도이다.
도 8은 테스트 소켓에 반도체가 안착 불량인 경우의 측면에서 바라본 개략도이다.
도 9는 테스트 소켓에 반도체가 안착 불량인 경우의 평면 개략도이다.
도 10은 본 발명에 따른 반도체 안착 검사방법을 도시한 흐름도이다.
도 11은 본 발명의 반도체 안착 검사 장치를 통한 반도체 안착 검사방법을 도시한 흐름도이다.
도 12는 본 발명의 반도체 안착 검사 장치를 통하여 기준 패턴 영역 및 서치 영역을 설정하는 것을 도시한 것이다.
도 13 및 도 14은 본 발명의 반도체 안착 검사 장치를 통하여 측정 어레이를 설정하는 것을 도시한 것이다.
도 15는 본 발명의 반도체 안착 검사 장치를 통하여 정상 안착 여부를 판단하는 것을 도시한 것이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는'이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
또한, 본 명세서에 사용된 "및/또는"이라는 용어는 열거된 관련 아이템들 중 하나 이상의 아이템의 가능한 모든 조합을 지칭하고 포함하는 것으로 이해되어야 한다.
또한, "포함한다" 및/또는 "포함하는"이라는 용어는, 해당 특징, 단계, 동작, 모듈, 구성요소 및/또는 컴포넌트가 존재함을 의미하지만, 하나 이상의 다른 특징, 단계, 동작, 모듈, 구성요소, 컴포넌트 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는 것으로 이해되어야 한다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명에 따른 반도체 안착 검사장치에 포함되는 테스트 소켓의 사시도이고, 도 2는 도 1의 A-A 선을 절개하여 바라본 단면도이며, 도 3은 본 발명에 따른 반도체 안착 검사장치의 이미지 획득부의 사시도이고, 도 4는 본 발명에 따른 반도체 안착 검사장치의 이미지 획득부의 측면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 실시예에 따른 반도체 안착 검사장치는 테스트 소켓(10), 이미지 획득부(20), 및 제어부(30, 도 5참고)를 포함한다.
테스트 소켓(10)은 반도체가 탑재될 수 있고, 테스트 소켓(10)에 탑재된 반도체에 전기를 흘려서 반도체의 전기적 특성에 대한 검사가 수행된다. 테스트 소켓(10)은 테스터(미도시)와 전기적으로 연결된 테스트 기판(미도시)의 상면에 설치될 수 있고, 반도체가 테스트 소켓(10)에 탑재된 상태에서 테스터에서 검사 신호가 인가되어 테스트 소켓(10)에 탑재된 반도체의 전기적 특성을 검사할 수 있다.
테스트 소켓(10)은 하부 몸체(12)와, 상부 몸체(11)를 포함할 수 있다.
하부 몸체(12)는 테스트 기판 상에 설치 및 고정될 수 있고, 반도체가 안착될 수 있는 안착부(121, 도 6 참조)가 형성될 수 있다. 하부 몸체(12)는 대략 직육면체 형상으로 형성될 수 있고, PEI(polyetherimide), PES( ) 재질로 형성될 수 있다.
또한, 하부 몸체(12)에는, 상단이 반도체가 안착되었을 때 반도체의 리드와 접속하게 되고, 하단이 하부 몸체(12)의 하부에 설치된 테스트 기판의 회로 패턴들과 전기적으로 연결되는 소켓 리드(13)가 구비된다.
소켓 리드(13)는 하부 몸체(12)의 저면에서 아래로 돌출된 전기적 연결부(131)와, 하부 몸체(12)에 삽입되는 고정부(132)와, 반도체 리드와 접속되는 리드 접속부(133)를 포함할 수 있다. 소켓 리드(13)는 전기가 잘 흐르는 도전성 재질로 형성될 수 있고, 일례로 Au로 도금된 BeCu 재질로 형성될 수 있다.
전기적 연결부(131)는 하부 몸체(12)의 아래로 돌출되어 테스트 기판 상면에 삽입될 수 있고, 테스트 기판의 회로 패턴들과 전기적으로 연결될 수 있다.
고정부(132)는 하부 몸체(12)에 삽입되어 소켓 리드(13)가 분리되는 것을 방지할 수 있다.
리드 접속부(133)는 고정부(132)에서 상방으로 돌출되고, 상단이 안착부(121)에 위치되도록 설치되어 반도체가 안착부(121)에 안착되면 반도체의 리드와 접속될 수 있다. 또한, 리드 접속부(133)는 곡면을 이루며 휘어지게 형성되어 탄성을 구비할 수 있고, 반도체가 안착부(121)에 안착되면 아래로 휘어지고, 반도체가 제거되면 탄성에 의해 다시 원래의 형상으로 복원될 수 있다.
또한, 전기적 연결부(131), 고정부(132) 및 리드 접속부(133)는 일체로 형성되어, 한 몸을 형성하는 하나의 부품으로 형성될 수 있다.
상부 몸체(11)는 하부 몸체(12)로부터 상방으로 소정 간격 이격되어 구비되고, 상면에 반도체가 삽입될 수 있는 개구부(111)가 형성될 수 있다. 개구부(111)는 하부 몸체(12)의 안착부(121)에 대응되는 위치에 형성되어, 개구부(111)를 통하여 삽입된 반도체는 안착부(121)에 안착될 수 있다.
상부 몸체(11)는 가이드바(19)에 의해서 하부 몸체(12)와 연결되고, 상부 몸체(11)는 가이드바(19)를 따라서 상하 운동할 수 있다. 가이드바(19)는 원기둥 형상으로 형성될 수 있고, 하부 몸체(12)의 각 모서리에 고정되며, 하부 몸체(12)에서 수직 상방으로 연장될 수 있다. 가이드바(19)는 상부 몸체(11)의 각 모서리를 관통할 수 있다.
반도체는 피커(미도시)에 의해 테스트 소켓(10)의 상부로 이송될 수 있고, 반도체를 흡착한 피커가 하강하면 피커는 상부 몸체(11)의 상면을 가압할 수 있다. 상부 몸체(11)는 하방으로 가압되고, 가이드바(19)에 의해 가이드되어 하방으로 이동될 수 있다. 상부 몸체(11)가 하방으로 기설정된 거리만큼 이동하면, 피커에 흡착된 반도체는 하부 몸체(12)의 안착부(121)에 떨어질 수 있다.
상부 몸체(11)와 하부 몸체(12) 사이에는 탄성 부재(17)가 구비될 수 있다. 일례로, 탄성 부재(17)는 코일 스프링일 수 있다. 탄성 부재(17)는 상부 몸체(11)가 피커에 의하여 가압될 때 압축될 수 있고, 피커가 상부 몸체(11)에서 분리되면 다시 원래의 길이로 늘어날 수 있다.
반도체가 안착부(121)에 떨어진 다음에는 피커가 상방으로 이동하고 상부 몸체(11)는 탄성 부재(17)의 복원력에 의하여 상방으로 이동하여 원래 위치로 복귀할 수 있다.
한편, 테스트 소켓(10)에는 상기 이미지 획득부(20)에 의하여 인식될 수 있는 마커(M, 도 6 참고)가 표시된다. 마커(M)는 상부 몸체(11)에 표시될 수 있고, 기설정된 색채를 갖는 기설정된 형상으로 형성될 수 있다. 일례로, 마커(M)는 붉은 색의 직사각형 형상으로 표시될 수 있다.
하부 몸체(11)에는 마커(M)의 적어도 일부를 커버하고, 마커(M)가 외부로 노출되는 정도를 제어하는 마커 노출조절부(15)가 구비된다. 마커 노출조절부(15)는 하부 몸체(12)에 회전 가능하게 결합될 수 있다. 마커 노출조절부(15)는 하부 몸체(12)에 구비된 회전축(16)을 중심으로 회전될 수 있다.
마커 노출조절부(15)는 내측이 하부 몸체(11)에 안착된 반도체와 선택적으로 접촉하여 움직이고, 외측은 상부 몸체(11)와 맞물려서 회전될 수 있다. 또한, 마커(M)는 마커 노출조절부(15)의 외측 인근에 표시될 수 있고, 마커 노출조절부(15)의 외측단에 의하여 선택적으로 커버될 수 있다.
마커 노출조절부(15)의 내측이 반도체와 선택적으로 접촉하여 움직이므로 마커(M)는 반도체의 안착 위치에 따라서 외부에서 인식되는 면적이 달라질 수 있다. 다시 말해, 마커(M)는 반도체의 안착 위치에 따라서 기설정된 각도에서 인식되는 면적이 달라질 수 있다. 이에 대한 자세한 설명은 후술하도록 한다.
마커 노출조절부(15)의 내측에는 반도체가 안착부(121)에 안착되었을 때 반도체를 누를 수 있는 반도체 가압부(151)가 구비될 수 있다. 반도체 가압부(151)는 마커 노출조절부(15)에서 안쪽으로 돌출된 형상으로 형성될 수 있다.
도 2의 중심선을 기준으로 좌측은 피커가 상부 몸체(11)를 가압하였을 때의 모습을 도시하고, 중심선을 기준으로 우측은 피커가 안착부(121)에 반도체를 떨어뜨리고 상부로 이동하여 상부 몸체(11)와 분리되었을 때의 모습을 도시한다.
도 2의 중심선 기준 좌측 도면을 참조하면, 피커가 상부 몸체(11)를 아래로 누르면 마커 노출조절부(15)가 시계 반대방향으로, 즉 상부 몸체(11)의 외측으로 회전하여 반도체 가압부(151)가 하부 몸체(12) 외측으로 이동하여 반도체가 안착부(121)에 안착될 수 있는 통로를 개방할 수 있다. 이와 같이, 피커가 상부 몸체(11)를 아래로 누르면 마커 노출조절부(15)가 수평 방향으로 길게 눕게 되고, 마커 노출조절부(15)의 외측단이 최대한 상부 몸체(11)의 외측으로 이동하게 된다.
도 2의 중심선 기준 우측 도면을 참조하면, 피커가 반도체를 안착부(121)에 내려놓은 다음 상부 몸체(11)에서 분리되어 상부로 이동하면, 탄성 부재(17)의 복원력에 의하여 상부 몸체(11)가 상부로 이동하고, 마커 노출조절부(15)가 시계 반대방향으로, 즉 상부 몸체(11)의 내측으로 회전하여 반도체 가압부(151)가 반도체의 상부를 가압하게 된다. 이에 따라, 반도체는 안착부(121)에 고정될 수 있고, 반도체 리드가 소켓 리드(13)의 리드 접속부(133)에 안정적으로 접속할 수 있게 된다.
한편, 이미지 획득부(20)는 테스트 소켓(10)을 촬영하여 이미지를 얻는 역할을 할 수 있다. 보다 상세히, 이미지 획득부(20)는 테스트 소켓(10) 가운데 마커(M)를 촬영할 수 있다.
이미지 획득부(20)는 테스트 소켓(10)을 촬영하는 카메라(21)와, 카메라(21)에 결합되어 초점 거리를 조절하는 렌즈(22)와, 마커(M)에 빛을 조사하는 조명부(27)를 포함한다.
또한, 이미지 획득부(20)는 반도체가 테스트 소켓(10)에 정확하게 안착되었는지 검사되는 테스트 박스(미도시)에 설치될 수 있고, 테스트 박스의 내측면에 결합될 수 있는 설치판(25)을 포함한다.
설치판(25)은 넓은 판상으로 형성될 수 있고, 설치판(25)에는 카메라(21)를 지지하는 카메라 지지부(23)가 결합될 수 있다. 도 4를 참조하면, 카메라 지지부(23)는 'ㄱ'자 형상으로 형성되어 카메라(21)를 설치판(25)에서 소정 간격 이격시킬 수 있다.
설치판(25) 또는 카메라 지지부(23)에는 렌즈(22)를 지지하는 렌즈 지지부(24)가 구비될 수 있다. 렌즈 지지부(24)는 판상으로 형성될 수 있고, 설치판(25)과 대략 직각으로 연장되며, 렌즈(22)의 하부를 지지하여 렌즈(22)가 아래로 떨어지는 것을 방지할 수 있다.
설치판(25)의 하부에는 내주면에 조명부(27)가 구비되는 조명 하우징(28)이 결합될 수 있다. 조명 하우징(28)은 조명 하우징 연결부(26)에 의하여 설치판(25)의 하부에 결합될 수 있다. 조명 하우징(28)은 상면 및 하면이 개방된 직육면체 형상으로 형성될 수 있고, 내주면에 조명부(27)가 서로 마주보도록 구비될 수 있다. 따라서, 조명부(27)에서 발생되는 빛은 상방 및 하방으로 조사될 수 있다. 조명부(27)는 테스트 소켓(10)의 마커(M)에 빛을 조사하여 마커(M)가 카메라(21)에 의하여 보다 잘 인식되도록 할 수 있다.
테스트 소켓(10)은 조명 하우징(28)의 하부에 결합될 수 있다.
제어부(30)는 기준 이미지에서의 마커의 노출 정도와 이미지 획득부(20)에서 수집된 이미지에서의 마커의 노출 정도를 비교하여, 반도체가 지정된 위치에 안착되었는 지 여부를 판단한다. 이하에서는 도 5를 참고하여, 본 발명에 의한 반도체 검사 장치의 정상 안착 여부를 판별 과정을 보다 상세히 설명하기로 한다.
도 5는 본 발명에 의한 반도체의 정상 안착 여부를 측정하기 위한 반도체 검사장치의 구성요소를 도시한 블록도이다.
도 5를 참조하면, 본 발명의 반도체 검사장치는 테스트 소켓(10), 이미지 획득부(20) 및 제어부(30)를 포함한다.
테스트 소켓(10)은 반도체가 안착되고, 반도체의 안착 위치에 따라 기설정된 각도에서 인식되는 면적이 달라지는 마커가 표시되고, 이미지 획득부(20)는 테스트 소켓(10)에 반도체가 안착되면, 마커를 포함하는 이미지를 수집한다. 테스트 소켓(10) 및 이미지 획득부(20)에 대한 설명은 도 1 내지 도 4에서 상세히 설명하였으므로 이에 대한 상세한 설명은 생략한다.
제어부(30)는 기준 이미지에서의 마커의 노출 정도와 이미지 획득부(20)에서 수집된 이미지에서의 마커의 노출 정도를 비교하여, 반도체가 지정된 위치에 안착되었는 지 여부를 판단한다
이미지 획득부(20)에서 테스트 소켓(10)의 마커(M)를 촬영하여 이미지를 획득하고, 이와 같이 획득된 이미지를 제어부(30)로 전송할 수 있다. 제어부(30)에는 반도체가 테스트 소켓(10)의 안착부(121)에 정확하게 안착되었을 경우의 마커(M)의 형상 및 배치를 촬영한 기준 영상이 저장되어 있고, 이미지 획득부(20)에서 전송된 촬영 영상을 이러한 기준 영상과 비교하여 그 매칭률에 따라서 반도체의 정상 안착 여부를 검사할 수 있다.
제어부(30)는 이미지 획득부(20)에서 전송된 영상이 기준 영상에서 많이 벗어난다고 판단하는 경우 피커에 제어 신호를 전송하여 피커의 운전을 잠시 멈출 수 있다. 그 다음에, 테스트 소켓(10)에 잘못 안착된 반도체를 다시 안착부(121)에 제대로 안착시킨 다음에 피커를 정상 동작하도록 동작 신호를 전송할 수 있다.
이를 위해, 제어부(30)는 카메라 설정부(31), 이미지 전처리부(32), 영역 설정부(33), 측정 설정부(34) 및 판단부(35)를 포함할 수 있다.
카메라 설정부(31)는 적어도 하나 이상의 카메라에 대한 연결 상태 정보 및 카메라 파라미터 정보를 설정할 수 있다.
상기 연결 상태 정보는 적어도 하나 이상의 카메라에 대한 네트워크 접속 정보(예를 들면, IP 주소)를 포함할 수 있고, 적어도 하나 이상의 카메라의 식별 정보는 적어도 하나 이상의 카메라를 식별하기 위한 정보를 포함할 수 있다.
예를 들어, 적어도 하나 이상의 카메라의 식별 정보는 GigE(Gigabit Ethernet) 카메라의 경우. IP 주소 및 카메라 자체의 일련 번호와 같은 식별을 위한 정보를 포함할 수 있고, 링크 카메라(Link Camera) 의 경우, 연관된 그래버 보드(Grabber board) 또는 그래버 보드의 커넥터(connector) 정보를 포함할 수 있으며, 카메라 인터페이스(Analog, IEEE1394, USB, GigE, Camera Link)에 따라 다양한 정보를 포함할 수 있다.
또한, 상기 카메라 파라미터 정보는 적어도 하나 이상의 카메라의 식별 정보, 초기화 상태, 노출 시간 및 밝기에 대한 정보를 포함할 수 있다.
이미지 전처리부(32)는 적어도 하나 이상의 카메라로부터 수집된 하나 이상의 이미지를 조합하여 머지(merge) 이미지를 생성할 수 있다. 보다 상세하게는 이미지 전처리부(32)는 오버랩 정보, 오프셋 정보, 회전 정보, 스케일 정보, 및 피벗 정보를 포함하는 머지 파라미터 정보를 기반으로 적어도 하나 이상의 카메라로부터 수집한 하나 이상의 이미지를 조합할 수 있다.
상기 오버랩 정보는 적어도 하나 이상의 카메라의 인접하는 카메라 간 중첩되는 영역의 사이즈 정보를 포함하고, 상기 오프셋 정보는 카메라 이미지의 특정 축 방향의 오프셋 이동에 대한 정보를 포함할 수 있다.
또한, 상기 회전 정보는 카메라 이미지의 회전 정보를 포함하고, 상기 스케일 정보는 카메라 이미지의 가로 및 세로 축 방향의 확대 및 축소에 대한 정보를 포함한다. 상기 피벗 정보는 카메라 이미지의 회전, 확대 및 축소 시의 기준점(회전 중심)에 대한 좌표 정보를 포함할 수 있다.
영역 설정부(33)는 테스트 소켓에 안착되는 적어도 하나 이상의 반도체의 각각에 대한 검사를 위하여 적어도 하나 이상의 반도체가 위치하는 오프셋을 감지하기 위한 설정을 수행한다.
이를 위해 영역 설정부(33)는 생성된 머지 이미지에 대하여 기준 패턴 영역 및 상기 기준 패턴 영역을 검색하기 위한 서치 영역을 설정할 수 있다. 이하에서는 도 12를 참고하여 영역 설정부(33)를 통하여 기준 패턴 영역 및 서치 영역을 설정하는 과정을 상세히 설명하기로 한다.
도 12는 본 발명의 반도체 안착 검사 장치를 통하여 기준 패턴 영역 및 서치 영역을 설정하는 것을 도시한 것이다.
본 발명의 제어부(30)는 디스플레이 장치를 통하여 반도체 안착 검사 장치의 과정을 제어하기 위한 사용자 인터페이스를 사용자(검사자)에게 제공할 수 있다.
영역 설정부(33)는 트리거(step)마다 가로축(X축) 및 세로축(Y축)의 오프셋을 감지하기 위한 설정 정보를 수행할 수 있다.
도 12를 참조하면, 영역 설정부(33)는 트리거(step) 마다 위치 변화의 범위만큼 이동이 되는 서치 영역(B)과, 서치 영역(B) 내 트리거 마다 위치 이동에 대한 기준이 되는 기준 패턴 영역(C)을 설정할 수 있다.
서치 영역(B) 및 기준 패턴 영역(C)은 검사자(사용자)로부터 입력 받거나 또는 자동적으로 특정 영역으로 지정될 수 있다. 또한, 도 12의 D에 도시된 바와 같이 영역 설정부(33)는 기준 패턴 영역을 찾기 위한 파라미터(fScore_std)를 설정할 수 있다.
다시 도 5를 참고하면, 측정 설정부(34)는 반도체 어레이의 적어도 하나 이상의 반도체의 개수 및 간격을 고려하여 생성된 머지 이미지에 대한 측정 영역 어레이(array)를 설정할 수 있다. 보다 상세하게는 측정 설정부(34)는 머지 이미지 내의 반도체 어레이의 가로 및 세로축의 배열과 위치를 고려하여 검사 대상을 설정한다. 이에 대해서는 도 13 및 도 14을 참고하여 보다 상세히 설명하기로 한다.
도 13 및 도 14은 본 발명의 반도체 안착 검사 장치를 통하여 측정 어레이를 설정하는 것을 도시한 것이다.
본 발명의 제어부(30)는 디스플레이 장치를 통하여 반도체 안착 검사 장치의 과정을 제어하기 위한 사용자 인터페이스를 사용자(검사자)에게 제공할 수 있다.
도 13을 참조하면, 사용자(검사자)는 측정 설정부(34)를 통하여 반도체 어레이 내 상단, 좌측에 위치한 반도체에 영역을 LeftTop(A)으로 설정하고, 파라미터(B)를 편집하며, 편집된 파라미터(B)를 기반으로 실행된 결과(Set, C)를 확인할 수 있고, 설정된 정보를 별도로 저장(E)할 수 있다.
측정 설정부(34)는 이미지 내에서 X축 방향으로 배열된 반도체의 수(mArray_Num_X), Y축 방향으로 배열된 반도체의 수(mArray_Num_Y), 이미지 내에서 X축 방향으로의 측정 대상들 간의 간격(nGap_X), 이미지 내에서 Y축 방향으로의 측정 대상들 간의 간격(nGap_Y), 검사 시 정렬(align) 기능의 사용 여부(bROIUse_Offset), 설정된 패턴에서 검색할 영역 폭 설정(fSearchScale_W), 및 설정된 패턴에서 검색할 영역 높이 설정(fSearchScale_H)을 포함하는 파라미터 정보(B)를 기반으로 측정 어레이를 설정할 수 있다.
도 14에 도시된 바와 같이 편집된 파라미터를 기반으로 측정 설정부(34)를 통하여 측정 어레이는 생성될 수 있다.
다시 도 5를 참조하면, 판단부(35)는 기준 이미지와, 측정 영역 어레이 내 기준 패턴 영역을 기반으로 상기 마커의 노출 정도를 비교하여 정상 안착 여부를 판단할 수 있다. 이하에서는 도 15를 참조하여, 판단부(35)의 정상 안착 여부를 판단하는 과정을 보다 상세히 설명하기로 한다.
도 15는 본 발명의 반도체 안착 검사 장치를 통하여 정상 안착 여부를 판단하는 것을 도시한 것이다.
본 발명의 제어부(30)는 디스플레이 장치를 통하여 반도체 안착 검사 장치의 과정을 제어하기 위한 사용자 인터페이스를 사용자(검사자)에게 제공할 수 있다.
도 15를 참조하면, 사용자(검사자)는 판단부(35)를 통하여 측정 기능(A)을 선택하고, 측정을 위한 파라미터(F)를 편집하여 판단부(35)를 실행(G)할 수 있고, 뷰어(H)를 통하여 판정 결과를 확인(H)할 수 있다.
상기 파라미터는 판정 항목의 식별 정보(Name), 결과 리스트의 항목 및 값(Item_Name, Item_value), 범위 판정을 위한 판정방법 정보(Operator) 및 범위 판정 시 사용되는 모드에 관한 판정 모드(Decide mode)을 포함한다.
상기 판정방법 정보(Operator)는 기준 이미지와 측정 영역 어레이 내 기준 패턴 영역과의 마커의 노출 정도에 의한 허용 범위에 대한 정보를 포함한다. 상세하게는 범위 판정을 위하여 특정 값 이하이면 정상으로 판정하는 LOWER, 상기 특정 값 이상이면 정상으로 판정하는 UPPER, 특정 범위 이내이면 정상으로 판정하는 INNER or Equal, 특정 범위를 벗어나면 정상으로 판정하는 OUTTER 의 선택 모드를 포함할 수 있다. 상기 특정 값 또는 특정 범위는 기준 이미지와 획득 이미지의 매칭률로부터 파생되는 값 또는 범위일 수 있다.
또한, 상기 판정 모드는 설정된 값 그대로 사용하여 범위를 판정 가능한 모드(AbsoluteVal), 설정된 값을 기준으로 상대적인 변화 값으로 범위를 판정 가능한 모드(RelativeVal), 설정된 값을 기준으로 상대적인 변화 값을 % 로 범위를 판정 가능한 모드(RelativePercent), 정상으로 판정 시 전송할 문자 값을 설정하는 모드(LanResult-OK), 불량으로 판정 시 전송할 문자 값을 설정하는 모드(LanResult-NG)를 포함할 수 있다.
다시 도 5를 참조하면, 제어부(30)는 정상 안착 여부를 판별하기 위한 패턴 영역을 설정하고, 상기 설정된 패턴 영역을 상기 기준 이미지로 등록하는 기준 이미지 등록부(미도시)를 더 포함할 수 있다.
도 6은 테스트 소켓에 반도체가 정상적으로 안착되었을 경우의 측면 개략도이고, 도 7은 테스트 소켓에 반도체가 정상적으로 안착되었을 경우의 평면 개략도이다.
도 6 및 도 7을 참조하면, 테스트 소켓에 반도체가 정상적으로 안착되면, 반도체의 저면이 안착부(121)에 완전히 밀착되어 반도체가 안착부(121)와 나란하게 배치될 수 있다. 또한, 테스트 소켓에 반도체가 정상적으로 안착되면, 마커 노출조절부(15)가 테스트 소켓(10)의 내측으로 최대한 회전된 상태가 되고, 반도체 가압부(151)는 반도체의 상면을 가압하여 반도체가 움직이는 것을 방지할 수 있다.
마커 노출조절부(15)가 내측으로 최대한 회전된 상태가 되므로, 상부 몸체(11)에서 마커 노출조절부(15)의 외측단 인근에 표시된 마커(M)를 가리지 않아서 마커(M)의 형상 전체 외부로 노출될 수 있다. 다시 말해, 마커 노출조절부(15)가 마커(M)를 전혀 가리지 않아서, 마커(M)가 테스트 소켓(10)의 상부에 설치된 카메라(21)에서 보았을 때, 마커(M)의 전체 형상이 카메라(21)에 의해 촬영될 수 있게 된다.
제어부(30)는 카메라(21)에서 촬영된 마커(M)의 형상이 도 7과 같을 때 정상이라고 판단하여 피커의 동작을 멈추지 않고, 테스트 소켓(10)에서 반도체의 검사를 계속 진행할 수 있다. 다만, 실시예에 따라서는 도 7에 도시된 4개의 마커(M) 가운데 일부의 마커(M)만을 비교하여 반도체의 안착이 정상적으로 되었는지 여부를 판별할 수도 있다. 일례로, 조명부(27)가 상부 또는 하부에만 위치하는 경우 도 7의 상부 마커 또는 하부 마커만을 비교하여 반도체의 안착이 정상적으로 되었는지 여부를 판별할 수 있다. 이 경우, 도 7에서 좌측 마커 및 우측 마커는 표시되지 않게 되고, 반도체의 안착이 정상적으로 되었는지 여부를 판단하는 기준으로 사용할 수 없게 된다.
도 8은 테스트 소켓에 반도체가 안착 불량인 경우의 측면에서 바라본 개략도이고, 도 9는 테스트 소켓에 반도체가 안착 불량인 경우의 평면 개략도이다.
도 8 및 도 9를 참조하면, 테스트 소켓에 반도체가 안착 불량인 경우, 반도체의 저면이 안착부(121)에 완전히 밀착되지 않고, 반도체의 일단은 안착부(121)에 접촉되고, 반도체의 타단은 안착부(121)에서 이탈될 수 있다. 다시 말해, 반도체는 안착부(121)와 나란하게 배치되지 않고 비스듬히 배치될 수 있다.
또한, 테스트 소켓에 반도체가 안착 불량인 경우, 반도체가 반도체 가압부(151)를 외측으로 밀어서 마커 노출조절부(15)가 테스트 소켓(10)의 외측으로 소정 각도 회전된 상태가 된다.
마커 노출조절부(15)가 테스트 소켓(10)의 외측으로 소정 각도 회전된 상태가 되므로, 마커 노출조절부(15)의 외측단은 그 인근에 표시된 마커(M)의 일부를 가리게 된다. 이에 따라, 마커(M)의 전체 형상이 외부로 노출되는 것이 아나라, 마커 노출조절부(15)에 의해 가려지지 않은 나머지 형상이 외부로 노출되게 된다.
다시 말해, 마커 노출조절부(15)가 마커(M)의 일부를 가려서, 마커(M)가 테스트 소켓(10)의 상부에 설치된 카메라(21)에서 보았을 때, 마커(M)의 일부 형상이 카메라(21)에 의해 촬영될 수 있게 된다.
제어부(30)는 카메라(21)에서 촬영된 마커(M)의 형상이 일례로, 도 9와 같을 때 안착 불량이라고 판단하여 피커의 동작을 잠시 멈추고, 테스트 소켓(10)의 반도체를 정상적으로 안착한 다음에 반도체의 검사를 진행하게 된다.
이하에서는, 본 발명에 따른 반도체 안착 검사장치의 작용을 도 10 및 도 11를 참고하여 설명하기로 한다.
도 10은 본 발명에 따른 반도체 안착 검사방법을 도시한 흐름도이다.
도 10을 참조하면, 피커는 진공흡입 등의 방법으로 반도체를 이송한 상태로 테스트 소켓(10)의 상부 몸체(11)를 누르고, 하부 몸체(12)에 반도체를 내려놓고, 피커가 상부 몸체(11)에서 분리되면 상부 몸체(11)가 탄성 부재(17)의 복원력에 의하여 상방으로 이동하면서 마커 노출조절부(15)가 테스트 소켓(10)의 내측으로 회전하면서 반도체를 가압한다(S1010).
단계 S1020에서 카메라(21)를 통하여 테스트 소켓(10)에 표시된 마커(M)에 대한 이미지를 수집하고, 단계 S1030에서 제어부를 통하여 카메라(21)에서 촬영된 이미지를 기준 이미지와 비교한다.
단계 S1040에서 제어부(30)를 통하여 마커(M)의 노출여부에 따른 카메라 이미지와 기준 이미지의 매칭률에 따라 반도체가 테스트 소켓(10)에 정상적으로 안착되었는지 여부를 판단한다.
단계 S1050에서 반도체가 테스트 소켓(10)에 안착 불량이라고 판단하면, 제어부(30)는 피커의 동작을 멈추고 반도체를 테스트 소켓(10)의 안착부(121)에 정상적으로 안착시킨 다음, 테스터를 통하여 테스트 소켓(10)의 소켓 리드(13)에 전류를 흘려서 반도체의 전기적 특성에 대하여 검사를 실시하도록 제어한다.
반면, 단계 S1060에서 반도체가 테스트 소켓(10)에 정상적으로 안착되었다고 판단하면, 테스터는 테스트 소켓(10)의 소켓 리드(13)에 전류를 흘려서 반도체의 전기적 특성에 대하여 검사를 실시하고, 단계 S1070에서 전기적 특성에 대한 검사가 끝난 반도체는 피커를 이용하여 상부 몸체(11)를 누른 다음 테스트 소켓(10)에서 분리한다.
도 11은 본 발명의 반도체 안착 검사 장치를 통한 반도체 안착 검사방법을 도시한 흐름도이다.
도 11의 반도체 안착 검사방법은 반도체의 안착 위치에 따라 인식되는 면적이 달라지는 마커가 표시되는 테스트 소켓, 테스트 소켓에 반도체가 안착되면 마커를 포함하는 이미지를 수집하는 이미지 획득부 및 기준 이미지의 마커의 노출 정도와, 이미지 획득부에서 수집된 이미지에서의 마커의 노출 정도를 비교하여, 반도체의 정상 안착 여부를 판단하는 제어부를 포함하는 반도체 안착 검사 장치에서 수행될 수 있다.
도 11을 참조하면, 단계 S1110에서 제어부를 통하여 적어도 하나 이상의 카메라에 대한 연결 상태 정보 및 적어도 하나 이상의 카메라의 식별 정보, 초기화 상태, 노출 시간 및 밝기에 대한 카메라 파라미터 정보를 설정한다.
단계 S1120에서 제어부를 통하여 적어도 하나 이상의 카메라로부터 수집된 하나 이상의 이미지를 조합하여 머지 이미지를 생성한다.
단계 S1130에서 제어부를 통하여 생성된 머지 이미지에 대하여 기준 패턴 영역 및 상기 기준 패턴 영역을 검색하기 위한 서치 영역을 설정한다.
단계 S1140에서 제어부를 통하여 반도체 어레이의 적어도 하나 이상의 반도체의 개수 및 간격을 고려하여 생성된 머지 이미지에 대한 측정 영역 어레이를 설정한다.
단계 S1150에서 기준 이미지와, 측정 영역 어레이 내 기준 패턴 영역을 기반으로 상기 마커의 노출 정도를 비교하여 정상 안착 여부를 판단한다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Claims (11)
- 삭제
- 반도체가 안착되고, 반도체의 안착 위치에 따라 기설정된 각도에서 인식되는 면적이 달라지는 마커가 표시되는 테스트 소켓;
상기 테스트 소켓에 반도체가 안착되면, 상기 마커를 포함하는 이미지를 수집하는 이미지 획득부; 및
기준 이미지에서의 상기 마커의 노출 정도와 상기 이미지 획득부에서 수집된 이미지에서의 상기 마커의 노출 정도를 비교하여, 상기 반도체가 지정된 위치에 안착되었는지 여부를 판단하는 제어부;
를 포함하고,
상기 테스트 소켓은,
반도체가 안착될 수 있는 안착부가 형성되는 하부 몸체;
상기 하부 몸체에 구비된 가이드바에 슬라이드 가능하게 결합되고, 반도체가 삽입될 수 있는 개구부가 형성되는 상부 몸체;
일 단이 상기 하부 몸체에 안착된 반도체와 선택적으로 맞물려서 움직이고, 반도체의 안착 위치에 따라 상기 마커를 커버하는 정도가 변하는 마커 노출조절부; 및
상기 하부 몸체에 구비되고, 반도체의 리드와 전기적으로 연결될 수 있는 소켓 리드;
를 포함하는 반도체 안착 검사장치. - 제2항에 있어서,
상기 마커 노출조절부는 상기 하부 몸체에 회전 가능하게 결합되고, 타 단이 상기 상부 몸체와 맞물려서 회전하는 반도체 안착 검사장치.
- 제3항에 있어서,
상기 마커 노출조절부에는 상기 하부 몸체에 안착된 반도체를 누르는 반도체 가압부가 구비되고,
상기 상부 몸체가 상기 하부 몸체 쪽으로 움직이면 상기 마커 노출조절부가 상기 테스트 소켓의 외측으로 회전하여 상기 반도체 가압부는 상기 테스트 소켓의 외측으로 이동하고,
상기 상부 몸체가 상기 하부 몸체에서 멀어지면 상기 마커 노출조절부가 상기 테스트 소켓의 내측으로 회전하여 상기 반도체 가압부는 상기 테스트 소켓의 내측으로 이동하는 반도체 안착 검사장치.
- 제4항에 있어서,
상기 반도체가 상기 하부 몸체에 안착 불량인 경우에, 상기 반도체가 상기 반도체 가압부를 밀어서 상기 마커 노출조절부가 상기 테스트 소켓의 외측으로 회전되고, 상기 마커 노출조절부가 상기 마커의 일부를 가리는 반도체 안착 검사장치. - 반도체가 안착되고, 반도체의 안착 위치에 따라 기설정된 각도에서 인식되는 면적이 달라지는 마커가 표시되는 테스트 소켓;
상기 테스트 소켓에 반도체가 안착되면, 상기 마커를 포함하는 이미지를 수집하는 이미지 획득부; 및
기준 이미지에서의 상기 마커의 노출 정도와 상기 이미지 획득부에서 수집된 이미지에서의 상기 마커의 노출 정도를 비교하여, 상기 반도체가 지정된 위치에 안착되었는지 여부를 판단하는 제어부;
를 포함하고,
상기 이미지 획득부는,
적어도 하나 이상의 반도체를 포함하는 반도체 어레이에 대한 적어도 하나 이상의 이미지를 수집하는 적어도 하나 이상의 카메라;
상기 적어도 하나 이상의 카메라의 각각에 구비되어 초점거리를 조절하는 렌즈; 및
상기 적어도 하나 이상의 반도체가 안착되는 적어도 하나 이상의 테스트 소켓의 상기 마커에 빛을 조사하여 상기 카메라가 상기 마커를 잘 인식하도록 하는 조명부
를 포함하는 반도체 안착 검사장치. - 제6항에 있어서,
상기 제어부는
상기 적어도 하나 이상의 카메라에 대한 연결 상태 정보 및 상기 적어도 하나 이상의 카메라의 식별 정보, 초기화 상태, 노출 시간 및 밝기에 대한 카메라 파라미터 정보를 설정하는 카메라 설정부;
상기 적어도 하나 이상의 카메라로부터 수집된 상기 하나 이상의 이미지를 조합하여 머지 이미지를 생성하는 이미지 전처리부;
상기 생성된 머지 이미지에 대하여 기준 패턴 영역 및 상기 기준 패턴 영역을 검색하기 위한 서치 영역을 설정하는 영역 설정부;
상기 반도체 어레이의 적어도 하나 이상의 반도체의 개수 및 간격을 고려하여 상기 생성된 머지 이미지에 대한 측정 영역 어레이를 설정하는 측정 설정부; 및
상기 기준 이미지와, 상기 측정 영역 어레이 내 기준 패턴 영역을 기반으로 상기 마커의 노출 정도를 비교하여 정상 안착 여부를 판단하는 판단부
를 포함하는 반도체 안착 검사 장치. - 제7항에 있어서,
상기 제어부는
정상 안착 여부를 판별하기 위한 패턴 영역을 설정하고, 상기 설정된 패턴 영역을 상기 기준 이미지로 등록하는 기준 이미지 등록부
를 더 포함하는 반도체 안착 검사 장치. - 테스트 소켓의 마커 노출조절부가 회전하면서 상기 테스트 소켓에 안착된 반도체를 가압하는 단계;
카메라를 통하여 상기 테스트 소켓에 표시된 마커를 포함하는 이미지를 수집하는 단계;
제어부를 통하여 상기 수집된 이미지와 기준 이미지를 비교하여, 상기 마커의 노출여부에 따른 카메라 이미지와 상기 기준 이미지의 매칭 정도에 따라 상기 반도체가 상기 테스트 소켓에 정상적으로 안착되었는지 여부를 판단하는 단계;
상기 제어부가 상기 반도체가 상기 테스트 소켓에 정상 안착이라고 판단되는 경우, 상기 반도체에 대한 검사가 수행되도록 제어하고, 상기 반도체가 불량 안착이라고 판단되는 경우, 상기 반도체에 대한 정상 안착이 되도록 피커를 제어하는 단계
를 포함하는 반도체 안착 검사방법.
- 반도체의 안착 위치에 따라 인식되는 면적이 달라지는 마커가 표시되는 테스트 소켓, 상기 테스트 소켓에 반도체가 안착되면 상기 마커를 포함하는 이미지를 수집하는 이미지 획득부 및 기준 이미지의 상기 마커의 노출 정도와 상기 이미지 획득부에서 수집된 이미지에서의 상기 마커의 노출 정도를 비교하여, 상기 반도체의 정상 안착 여부를 판단하는 제어부를 포함하는 반도체 안착 검사 장치의 검사 방법에 있어서,
제어부를 통하여 적어도 하나 이상의 카메라에 대한 연결 상태 정보 및 상기 적어도 하나 이상의 카메라의 식별 정보, 초기화 상태, 노출 시간 및 밝기에 대한 카메라 파라미터 정보를 설정하는 단계;
상기 제어부를 통하여 상기 적어도 하나 이상의 카메라로부터 수집된 하나 이상의 이미지를 조합하여 머지 이미지를 생성하는 단계;
제어부를 통하여 상기 생성된 머지 이미지에 대하여 기준 패턴 영역 및 상기 기준 패턴 영역을 검색하기 위한 서치 영역을 설정하는 단계;
제어부를 통하여 반도체 어레이의 적어도 하나 이상의 반도체의 개수 및 간격을 고려하여 상기 생성된 머지 이미지에 대한 측정 영역 어레이를 설정하는 단계; 및
상기 기준 이미지와, 상기 측정 영역 어레이 내 기준 패턴 영역을 기반으로 상기 마커의 노출 정도를 비교하여 정상 안착 여부를 판단하는 단계
를 포함하는 반도체 안착 검사방법. - 제9항 및 제10항 중 어느 한 항의 방법을 수행하기 위한 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140007032A KR101432007B1 (ko) | 2014-01-21 | 2014-01-21 | 반도체 안착 검사장치 및 검사방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140007032A KR101432007B1 (ko) | 2014-01-21 | 2014-01-21 | 반도체 안착 검사장치 및 검사방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101432007B1 true KR101432007B1 (ko) | 2014-08-21 |
Family
ID=51750855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140007032A Expired - Fee Related KR101432007B1 (ko) | 2014-01-21 | 2014-01-21 | 반도체 안착 검사장치 및 검사방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101432007B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024262975A1 (ko) * | 2023-06-20 | 2024-12-26 | (주)테크윙 | 테스트 핸들러 및 테스트 핸들러 제어방법 |
| KR20240177729A (ko) * | 2023-06-20 | 2024-12-27 | (주)테크윙 | 테스트 핸들러 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003247807A (ja) | 2002-02-25 | 2003-09-05 | Hitachi Ltd | 合わせ精度計測装置及びその方法並びに半導体装置の製造方法及びそのシステム |
| KR20070080528A (ko) * | 2006-02-07 | 2007-08-10 | 삼성전자주식회사 | 반도체 제조 장치의 기판 스테이지 |
| US20090226078A1 (en) | 2004-07-26 | 2009-09-10 | Yong-Ju Kim | Method and apparatus for aligning a substrate and for inspecting a pattern on a substrate |
| JP2012109178A (ja) | 2010-11-19 | 2012-06-07 | Sensata Technologies Massachusetts Inc | ソケット |
-
2014
- 2014-01-21 KR KR1020140007032A patent/KR101432007B1/ko not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003247807A (ja) | 2002-02-25 | 2003-09-05 | Hitachi Ltd | 合わせ精度計測装置及びその方法並びに半導体装置の製造方法及びそのシステム |
| US20090226078A1 (en) | 2004-07-26 | 2009-09-10 | Yong-Ju Kim | Method and apparatus for aligning a substrate and for inspecting a pattern on a substrate |
| KR20070080528A (ko) * | 2006-02-07 | 2007-08-10 | 삼성전자주식회사 | 반도체 제조 장치의 기판 스테이지 |
| JP2012109178A (ja) | 2010-11-19 | 2012-06-07 | Sensata Technologies Massachusetts Inc | ソケット |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024262975A1 (ko) * | 2023-06-20 | 2024-12-26 | (주)테크윙 | 테스트 핸들러 및 테스트 핸들러 제어방법 |
| KR20240177729A (ko) * | 2023-06-20 | 2024-12-27 | (주)테크윙 | 테스트 핸들러 |
| KR102800505B1 (ko) * | 2023-06-20 | 2025-04-29 | (주)테크윙 | 테스트 핸들러 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5895332B2 (ja) | 位置検出装置、重ね合わせ装置、位置検出方法およびデバイスの製造方法 | |
| CN111742399B (zh) | 接触精度保证方法、接触精度保证机构和检查装置 | |
| US20180374729A1 (en) | Wafer jig with identification mark | |
| KR102461013B1 (ko) | 전자부품 테스트용 핸들러 및 그 티칭점 조정 방법 | |
| KR102333004B1 (ko) | 탐측 장치의 동작 방법 | |
| US20150219709A1 (en) | Remotely aligned wafer probe station for semiconductor optical analysis systems | |
| TW201906055A (zh) | 基板搬出方法 | |
| JP2008227148A (ja) | 半導体ウエハの試験方法およびその装置 | |
| CN111725095A (zh) | 电子零件输送装置及电子零件检查装置 | |
| KR101432007B1 (ko) | 반도체 안착 검사장치 및 검사방법 | |
| JP2007010671A (ja) | 被験体を電気的に検査する方法および装置ならびに検査時に使用される接触装置の製造方法 | |
| US10115620B2 (en) | Apparatus and method for adjustment of a handling device for handling electronic components | |
| CN105848463A (zh) | 电子部件安装装置以及基板支撑构件的排序方法 | |
| TW202007995A (zh) | 電子零件搬送裝置及電子零件檢查裝置 | |
| TW201913863A (zh) | 電子零件搬送裝置及電子零件檢查裝置 | |
| CN107490733B (zh) | 将探针销与电子设备的位置对准的方法及装置 | |
| EP3593150B1 (en) | A testing assembly and method for testing electrical components | |
| US11009541B2 (en) | Electronic component handler and electronic component tester | |
| JP6842355B2 (ja) | 電子部品試験装置用のキャリア | |
| KR102058272B1 (ko) | 사전 정렬유닛을 구비한 카메라모듈 검사장치 및 카메라모듈 검사 준비방법 | |
| JP7624488B2 (ja) | 光学検査システム | |
| CN221149942U (zh) | 一种带有监控组件的晶圆划片装置 | |
| CN119680914B (zh) | 一种aoi检测机及检测方法 | |
| KR20180125250A (ko) | 이젝터 핀 검사 방법 | |
| US12372573B2 (en) | Method for setting up test apparatus and test apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20140121 |
|
| PA0201 | Request for examination | ||
| PA0302 | Request for accelerated examination |
Patent event date: 20140121 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination |
|
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20140212 Patent event code: PE09021S01D |
|
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140528 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140812 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20140812 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20170504 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170504 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180807 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180807 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200811 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210803 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220810 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230810 Start annual number: 10 End annual number: 10 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20250523 |