[go: up one dir, main page]

KR101420037B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101420037B1
KR101420037B1 KR1020127025096A KR20127025096A KR101420037B1 KR 101420037 B1 KR101420037 B1 KR 101420037B1 KR 1020127025096 A KR1020127025096 A KR 1020127025096A KR 20127025096 A KR20127025096 A KR 20127025096A KR 101420037 B1 KR101420037 B1 KR 101420037B1
Authority
KR
South Korea
Prior art keywords
layer
type
buffer
functional laminate
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020127025096A
Other languages
English (en)
Other versions
KR20120137489A (ko
Inventor
요시카즈 오오시카
테츠야 마츠라
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20120137489A publication Critical patent/KR20120137489A/ko
Application granted granted Critical
Publication of KR101420037B1 publication Critical patent/KR101420037B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

버퍼에서 개선된 결정성 및 평탄성을 유효하게 기능 적층체에 전달시키는 것에 의해, 기능 적층체의 평탄성 및 결정성을 향상시킨 반도체 소자를 그 제조 방법과 함께 제공한다. 기판 상에, 버퍼층과, 복수의 질화물 반도체층을 포함하는 기능 적층체를 구비하는 반도체 소자에 있어서, 상기 기능 적층체는, 상기 버퍼 측에 n형 또는 i형인 제1의 AlxGa1 - xN층(0≤x<1)을 갖고, 상기 버퍼와 상기 기능 적층체의 사이에, 상기 제1의 AlxGa1 - xN층과 Al 조성이 거의 같은 p형 불순물을 포함한 AlzGa1-zN 조정층(x-0.05≤z≤x＋0.05, 0≤z<1)을 구비하는 것을 특징으로 한다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING THE SAME}
본 발명은, 반도체 소자 및 그 제조 방법에 관하여, 특히, 자외 발광 다이오드나 전자 디바이스 등의 반도체 소자 및 그 제조 방법에 관한 것이다.
최근, 살균, 정수, 의료, 조명, 고밀도 광기록 등의 분야에서 적합하게 이용할 수 있는 자외 발광 다이오드(자외 LED)나, 고전자 이동도 트랜지스터(HEMT)의 재료로서 AlGaN계 박막을 이용해 소자 구조를 형성한 것이 알려져 있다. 그리고, 이러한 AlGaN계 박막을 이용해 소자 구조를 형성한 자외 LED나 HEMT에서는, 고품질인 AlGaN계 박막을 얻기 위한 여러가지 대처가 이루어지고 있다.
통상, 자외 LED는, 발광층을 n형 질화물 반도체층 및 p형 질화물 반도체층의 사이에 두도록 구성하여 이루어진 기능 적층체를 갖고, 질화물 반도체층과 기판의 다른 격자 정수에 의한 변형(strain)을 완화하기 위해, 기판 상에 버퍼를 개재(interpose)하여 기능 적층체를 형성하는 것이 일반적이다. HEMT도, i형 채널층 및 n형 전자 공급층을 질화물 반도체층에서 구성하여 이루어진 기능 적층체를 갖고, 질화물 반도체층과 기판의 다른 격자 정수에 의한 변형을 완화하기 위해, 기판 상에 버퍼를 개재하여 기능 적층체를 형성하는 것이 일반적이다.
또, 특허문헌 1에는, 기판 상에, 직접 혹은 AlN 또는 AlGaN을 주로 하는 1 또는 복수의 질화물 반도체층을 개재하여 형성된, 횡방향 성장 촉진 물질이 첨가된 AlN 또는 AlGaN을 주로 하는 제1 반도체층(버퍼)을 구비하고, 그 상부에 질화물 반도체층을 포함한 기능 적층체를 형성한 질화물 반도체 기판이 개시되고 있다. 이 기술에 의하면, 버퍼 내에서 횡방향 성장이 촉진되어, 그에 따라 전위의 결합이 촉진됨으로써, 버퍼 표면에 나타나는 관통(貫通) 전위를 저감할 수 있는 것이다.
일본 특허공개 2005-235908호 공보
특허문헌 1에 있어서, 버퍼와 n형 Al0 .4Ga0 .6N층의 사이에는, 통상의 AlN 저온 퇴적 버퍼층을 형성시키고 있다. 그렇지만, 이들 AlN 저온 퇴적 버퍼층과 n형 Al0.4Ga0.6N층의 사이의 Al 조성의 관계에 있어서는 고찰되어 있지 않다. 또, 이러한 AlN 저온 퇴적 버퍼층은, 그 아래에 형성된 버퍼의 격자 완화를 촉진하는 효과를 저감시켜 버려, 횡방향 성장에 의한 결정성의 향상 효과가 불충분했다.
또, 버퍼 상에, 기능 적층체로서 이 버퍼와는 조성이 다른 질화물 반도체층을 형성하는 경우에는, 기능 적층체의 질화물 반도체층과 버퍼와의 격자 부정합의 문제에 대해서는 주목되지 않았다.
본 발명의 목적은, 상기 문제를 해결하여, 버퍼에서 개선된 결정 품질을 유효하게 기능 적층체에 전달시켜(pass on), 기능 적층체의 평탄성 및 결정성을 향상시킨 반도체 소자를 그 제조 방법과 함께 제공하는 것에 있다.
본 발명자 등은, 상기 과제를 해결하기 위해서 예의 연구한 결과, 기판 상의 버퍼와, 이 버퍼 측으로부터, 예를 들면 n형 AlxGa1 - xN층(0≤x<1), 발광층 및 p형 AlyGa1-yN층(0≤y≤1)을 가지는 기능 적층체의 n형 AlxGa1 - xN층과의 사이에, p형 불순물을 포함한 AlzGa1 - zN 조정층(0≤z<1)에 있어서, 이 Al 조성 z가, 기능 적층체 중에서 가장 버퍼 측에 있는 n형 AlxGa1 - xN층의 Al 조성 x의 ±0.05의 범위인 AlzGa1 -zN 조정층을 배설(配設)함으로써, 버퍼에서 개선된 결정성 및 평탄성을 유효하게 기능 적층체에 전달시킬 수 있는 것을 발견하여, 본 발명을 완성하기에 이르렀다.
본 발명은, 상기의 식견에 입각한 것으로, 그 요지 구성은 이하와 같다.
(1) 기판 상에, 버퍼와 복수의 질화물 반도체층을 포함한 기능 적층체를 구비하는 반도체 소자로서, 상기 기능 적층체는, 상기 버퍼 측에 n형 또는 i형인 제1의 AlxGa1 - xN층(0≤x<1)을 갖고, 상기 버퍼와 상기 기능 적층체의 사이에, 상기 제1의 AlxGa1 - xN층과 Al 조성이 거의 같은 p형 불순물을 포함한 AlzGa1 - zN 조정층(x-0.05≤z≤x＋0.05, 0≤z<1)을 구비하는 것을 특징으로 하는 반도체 소자.
(2) 상기 기판은, AlN 템플레이트 기판인 상기 (1)에 기재된 반도체 소자.
(3) 상기 버퍼는, 적어도 상기 기능 적층체의 측에 AlαGa1-αN층(0≤α≤1)을 포함하고, 상기 AlαGa1-αN층의 Al 조성α와, 상기 제1의 AlxGa1-xN층의 Al 조성 x와의 차이가, 0.1 이상인 상기 (1) 또는 (2)에 기재된 반도체 소자.
(4) 상기 제1의 AlxGa1 - xN층이 n형이며, 상기 기능 적층체는, 상기 제1의 AlxGa1-xN층 상에, 적어도 발광층 및 제2의 AlyGa1 - yN층(0≤y<1)을 차례로 갖는 상기 (1)~(3) 중 어느 하나에 기재된 반도체 소자.
(5) 상기 p형 불순물을 포함한 AlzGa1 - zN 조정층과 상기 제1의 AlxGa1 - xN층의 사이에, 불순물을 도프하지 않는 i형 AlwGa1 - wN층(x-0.05≤w≤x＋0.05, 0≤w<1)을 더 구비하는 상기 (1)~(4) 중 어느 하나에 기재된 반도체 소자.
(6) 상기 p형 불순물을 포함한 AlzGa1 - zN 조정층과 상기 불순물을 도프하지 않는 i형 AlwGa1 - wN층이, z<w의 관계를 만족시키는 상기 (5)에 기재된 반도체 소자.
(7) 상기 p형 불순물을 포함한 AlzGa1 - zN 조정층의 두께가, 100~1500 nm의 범위인 상기 (1)~(6) 중 어느 하나에 기재된 반도체 소자.
(8) 상기 p형 불순물을 포함한 AlzGa1 - zN 조정층은, Mg가 도프 되고, Mg 농도가 5×1016~2×1020/㎤의 범위인 상기 (1)~(7) 중 어느 하나에 기재된 반도체 소자.
(9) 상기 제1의 AlxGa1 - xN층에 포함되는 O의 농도가 2×1018/㎤ 미만인 상기 (1)~(8) 중 어느 하나에 기재된 반도체 소자.
(10) 상기 버퍼는, AlβGa1 -β층(0≤β≤0.3)과 AlN층을 교대로 적층해 초격자 구조를 형성하여 이루어진 초격자 변형(歪, strain) 완충층을 포함한 상기 (1)~(9) 중 어느 하나에 기재된 반도체 소자.
(11) 기판 상에, 버퍼와 p형 불순물을 포함한 AlzGa1 - zN 조정층(x-0.05≤z≤x＋0.05, 0≤z<1)과 i형 또는 n형 AlxGa1 - xN층(0≤x<1)을 포함한 기능 적층체를 차례로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
본 발명에 의하면, 기판 상의 버퍼와 기능 적층체의 n형 또는 i형의 제1의 AlxGa1-xN층(0≤x<1)과의 사이에, p형 불순물을 포함한 AlzGa1 - zN 조정층(0≤z<1)에 있어서, 이 Al 조성 z가, 제1의 AlxGa1 - xN층의 Al 조성 x의 ±0.05의 범위인 AlzGa1 -zN 조정층을 배설함으로써, 버퍼에서 개선된 평탄성 및 결정성을 유효하게 기능 적층체에 전달시켜 평탄성 및 결정성이 양호한 기능 적층체를 가지는 반도체 소자를 그 제조 방법과 함께 제공할 수 있다.
도 1은 본 발명에 따르는 반도체 소자(100)의 모식적 단면도를 나타낸 것이다.
도 2는 본 발명에 따르는 반도체 소자(100)의 제조 도중의 적층 구조를 나타내는 모식적 단면도이다.
도 3(a), (b)는 각각 실험예 1 및 2의 표면을 1000배로 촬영한 광학 현미경 사진이다.
본 발명에 따르는 반도체 소자의 실시형태에 대해 도면을 참조하면서 설명한다.
도 1은, 본 발명에 따르는 반도체 소자(100)의 일례의 모식적 단면도를 나타낸 것이다.
본 발명에 따르는 반도체 소자(100)는, 도 1에 나타낸 바와 같이, 기판(1) 상에, 버퍼(2)와 복수의 질화물 반도체층을 포함한 기능 적층체(3)를 구비하고, 이 기능 적층체(3)는, 버퍼(2) 측에 n형 또는 i형인 제1의 AlxGa1 - xN층(0≤x<1)(4)를 구비하고(도 1에서는 n형), 버퍼(2)와 기능 적층체(3)의 사이에, 제1의 AlxGa1 - xN층(4)과 Al 조성이 거의 같은 p형 불순물을 포함한 AlzGa1 - zN 조정층(x-0.05≤z≤x＋0.05, 0≤z<1)(5)(이하, 간단히 「조정층(5)」이라고 함)를 구비하는 것을 특징으로 하고, 이러한 구성을 가짐으로써, 버퍼(2)에서 개선된 평탄성 및 결정성을, 유효하게 기능 적층체(3)에 전달시킴으로써, 기능 적층체(3)의 평탄성 및 결정성을 양호하게 할 수 있는 것이다. 또한, 기능 적층체(3)란 LED나 HEMT 등의 반도체 소자에 있어서, 전류가 흐르는 등 디바이스로서 기능하는 부분을 의미하고, 조정층(5)이 제1의 AlxGa1 - xN층(0≤x<1)(4)과 인접하고 있어도, 조정층(5)에 디바이스로서의 기능이 부여될 일이 없다.
특히, 버퍼(2)와 n형 AlxGa1 - xN층(4)의 사이에 p형 불순물을 포함한 AlzGa1 - zN 조정층(5)을 형성한 것에 의해, 기판(1)으로부터 기능 적층체(3)에의 산소(O) 등의 불순물의 확산을 억제할 수 있어, 그 결과 발광 출력을 향상시킬 수 있다. 또, 조정층(5)이 p형 불순물을 포함하기 때문에, 조정층(5) 내에서 횡방향 성장이 촉진되어 조정층(5) 나아가서는 그 위의 각층의 평탄성이 향상한다. 또한, p형 불순물을 포함한 AlzGa1 - zN 조정층(5)의 Al 조성 z를 n형 AlxGa1 - xN층(4)의 Al 조성 x의 ±0.05의 범위로 함으로써, 버퍼(2) 및 p형 AlzGa1 - zN 조정층(5)에서 개선된 결정성 및 평탄성을 n형 AlxGa1 - xN층(4), 또 그 상층에 유효하게 전달시킬 수 있다. 이 때문에, 본 발명에 따르는 반도체 소자(100)는 높은 발광 출력을 얻는 것이 가능해진다.
여기서, p형 불순물은, Mg, Zn, Ca 또는 Be인 것이 바람직하고, Mg 또는 Zn인 것이 보다 바람직하고, Mg인 것이 특히 바람직하다. 질화물 반도체에 대한 편석(偏析) 효과의 관점에서는, p형 불순물로서 Mg, Zn, Ca 또는 Be를 이용할 수 있고, Mg나 Zn는, AlGaN나 GaN의 횡방향의 결정 성장을 촉진하기 위한 횡방향 결정 성장 촉진 물질로서 적합하고, 그 중에서도, Mg는 다른 층에 확산하기 어려운 점에서 횡방향 결정 성장 촉진 물질로서 특히 적합하기 때문이다. 또, p형 불순물을 포함한 AlzGa1 - zN 조정층이란, p형 불순물이 활성화하여 p형 AlzGa1 - zN 조정층이 되었을 경우 뿐만 아니라, p형 불순물을 도프 했지만, 활성화 처리를 실시하지 않은 AlzGa1-zN 조정층도 포함된다.
제1의 AlxGa1 - xN층(4)이 n형이며, 기능 적층체(3)는, 제1의 AlxGa1 - xN층(4) 상에, 적어도 발광층(6) 및 제2의 p형 AlyGa1 - yN층(0≤y<1)(7)을 차례로 갖는 것이 바람직하다. 이와 같이 하여 형성된 발광소자는, 버퍼(2)에서 개선된 평탄성 및 결정성을, 유효하게 기능 적층체(3), 특히 기능 적층체(3)의 발광층(5)에 전달시킴으로써, 기능 적층체(3)의 평탄성 및 결정성을 양호하게 해, 발광 출력을 향상시킬 수 있다.
또, 조정층(5)과 제1의 AlxGa1 - xN층(4)의 사이에, 제1의 AlxGa1 - xN층(4)과 Al 조성이 거의 같은, 불순물을 도프하지 않는(이하, 「언도프(undoped)」라고도 함) i형의 AlwGa1 - wN층(0≤w<1)(8)을 더 구비하는 것이 바람직하다. 또, 이 언도프 AlwGa1-wN층(8)의 Al 조성 w는, 제1의 AlxGa1 - xN층(4)의 Al 조성 x의 ±0.05의 범위로 하는 것이 바람직하다. 조정층(5)과 개선된 결정성 및 평탄성을 제1의 AlxGa1 - xN층(4), 또 그 상층에 보다 유효하게 전달시킬 수 있어 상술한 불순물의 확산을 더 방지하기 때문이고, 제1의 AlxGa1 - xN층(4)이 n형인 경우에 pn접합에 의한 사이리스터(thyristor) 효과를 발생시키지 않기 때문이다.
보다 바람직하게는, x-0.05≤z<w≤x＋0.05로 할 수 있다. 버퍼(2)의 가장 기능 적층체(3) 측의 층과 제1의 AlxGa1 - xN층(4)과의 격자 정수 차이(x와 후술의α의 사이의 격자 정수 차이)에 의한 변형(歪)을, p형 불순물을 포함한 AlzGa1 - zN 조정층(5)과 i형의 AlwGa1 - wN층(8)의 Al 조성의 관계에 의해서 더 적절히 완화할 수 있다. x-0.05≤z<w≤x＋0.05의 관계이면, 상부의 층만큼, Al 조성이 커져, 격자 정수로서는 상대적으로 작아지기 때문에, 위에 적층하는 층에는 아래의 층에 의해서 인장 응력이 부여된다. 즉, i형의 AlwGa1 - wN층(8)의 결정 성장에 인장 응력이 더해진다. 그 때문에, p형 불순물을 도프하고 있지 않은 i형의 AlwGa1 - wN층(8)의 결정 성장 그것에 횡방향 성장을 촉진하는 효과를 추가할 수 있어 개선된 평탄성을 계속시키는 효과를 i형의 AlwGa1 - wN층(8)에 의해 더 높일 수 있다. 그렇지만, x와의 조성 차이가 0.05를 넘어 버리면, 격자 정수의 차이에 기인하는 변형(歪)에 의한 크랙의 발생이나, 평탄성의 악화를 초래할 우려가 있다.
여기서, 불순물을 도프하지 않는 i형의 AlGaN층이란, 특정의 불순물을 의도적으로는 첨가하고 있지 않은 층(언도프층이라고도 함)을 말한다. 이상적이게는, 불순물을 전혀 포함하지 않는 반도체로 하는 것이 바람직하지만, 전기적으로 p형 내지는 n형으로서 기능하지 않는 반도체로 하면 좋고, 캐리어 밀도가 작은 것(예를 들면 5×1016/㎤ 미만의 것)을 i형이라고 칭할 수 있다.
조정층(5)의 두께는, 100~1500 nm의 범위인 것이 바람직하고, 100~300 nm가 보다 바람직하다. 두께가 100 nm 미만이면, 충분한 표면 평탄성을 얻을 수 없을 우려가 있고, 두께가 1500 nm를 넘으면, 조정층 표면에 크랙이 발생할 우려가 있고, 두께가 300 nm를 넘으면, 기능 적층체에 크랙이 발생할 우려가 있기 때문이다.
조정층(5)은, 마그네슘(Mg)이 도프되고, Mg 농도가 5×1016~2×1020/㎤의 범위인 것이 바람직하다. p형 불순물로서 Mg를 이용하면, 조정층(5)의 횡방향 성장을 촉진함으로써 평탄화를 촉진할 수 있고, 또 Mg 농도가 5×1016/㎤ 미만이면, 충분한 표면 평탄성을 얻을 수 없을 우려가 있고, Mg 농도가 2×1020/㎤를 넘으면, Mg 농도가 과포화되어, 편석이 발생해, 표면의 평탄성이 현저하게 손상될 우려가 있기 때문이다.
제1의 AlxGa1 - xN층(4)에 포함되는 산소(O)의 농도가 2×1018/㎤ 미만, 보다 바람직하게는 1×1018/㎤ 이하인 것이 바람직하다. n형 AlxGa1 - xN층(4) 중에 포함되는 산소는, 예를 들면 기판(1) 상에 대기 중의 산소가 부착하고 있는 상태에서, 그 위에 층을 적층했을 경우 등에, 이 산소가 상층으로 확산함으로써 혼입한 것이다. 이 산소는, 발광소자의 출력 저하의 원인이 되기 때문에, 농도는 보다 낮은 것이 바람직하다.
버퍼(2)는, 기판(1)과 기능 적층체(3)의 사이의 격자 부정합이나 열팽창 차이에 기인하는 전위나 변형(歪)을 완화하는 역할을 담당하는 것이고, 기판(1)과 기능 적층체(3)의 종류에 의해서 공지의 것을 선택할 수 있다. 본 발명에 있어서는, 버퍼(2)와 기능 적층체(3)에 있어서의 가장 서로 근접하는 층끼리의 Al 조성이 달라, 예를 들면 Al 조성이 0.1 이상 다른 경우에 특히 유효하다. 즉, 버퍼(2)의 가장 기능 적층체(3) 측의 AlαGa1 -αN층(0≤α≤1)의 Al 조성α와, 제1의 AlxGa1 - xN층(4)의 Al 조성 x와의 차이가, 0.1 이상인 것이 바람직하다.
버퍼(2)는 단층이어도 복수층이어도 좋지만, 초격자를 이용하는 것이 보다 바람직하다. 또, AlβGa1 -βN층(0≤β≤0.3)(2a)과, AlN층(2b)을 교대로 적층해 초격자 구조를 형성하여 이루어진 초격자 변형(歪) 완충층을 포함하는 것이 보다 바람직하다. AlβGa1 -βN층(0≤β≤0.3)(2a)은 p형인 것이 더욱 바람직하다. 격자 부정합 완화와 평탄성의 향상을 위해서이다. 또한, 도에서는 초격자 변형(歪) 완충층의 적층 구조의 일부를 생략하고 있다. 또, 도에는 나타내지 않지만, 기판(1)과 상기 초격자 변형(歪) 완충층의 사이에, 초기층으로서 MOCVD법, MOVPE법, HVPE법, MBE법 등의 기존의 수법을 이용해 기판(1) 상에 에피택셜 성장시킨, 예를 들면 두께 500~1500 nm의 범위의 AlN으로 이루어진 층을 형성할 수 있다.
또한, 초격자 변형(歪) 완충층을 형성하는 각층의 두께는, p형 AlβGa1 -βN층(2a)의 각층을, 예를 들면 0.1~3 nm, 바람직하게는 2 nm 이하로 할 수 있고, AlN층(2b)의 각층을, 예를 들면 0.1~9 nm, 바람직하게는 0.9~9 nm로 할 수 있다. 또, p형 AlβGa1 -βN층(2a) 및 AlN층(2b)의 적층수는, 예를 들면 p형 AlβGa1 -βN층(2a)과 AlN층(2b)의 조합이 20~70조(組), 바람직하게는 20~50조가 되도록 할 수 있다. 이러한 적층수로 하면, 전위의 발생을 충분히 억제할 수 있기 때문이다. 초격자 변형(歪) 완충층을 AlGaN로 간주했을 경우의 계산 상의 Al 조성은, 각층의 Al 조성과 두께로부터 계산하는 것이 통례이다. 다만, 상기의 버퍼(2)와 기능 적층체(3)가 마주 보는 서로의 면의 Al 조성이란, 초격자의 계산상의 Al 조성이 아니고, 두께에 관계 없이 실제의 면의 Al 조성을 말한다.
또한, 초격자 변형(歪) 완충층은, 기판(1) 측에서는 AlN으로 이루어진 AlN층(2b)의 두께가 두껍고(AlN층(2b)의 비율이 많음), n형 AlxGa1 - xN층(4) 측에 대해 p형 AlβGa1 -βN층(2a)에 대한 AlN층(2b)의 비율이 점차 감소하는 것이 바람직하다. 이러한 구성이라고 하면, n형 AlxGa1 - xN층(4)의 결정성의 새로운 향상을 얻을 수 있기 때문이다.
또, 초격자 변형(歪) 완충층은, 전체적으로는 도전성이 실질적으로는 없고(예를 들면 시트 저항 측정 장치로 측정한 비저항이 10Ω·㎝/□ 이상임), SIMS로 측정한 초격자 변형(歪) 완충층 전체에서의 불순물 농도는 1×1018cm-3 이하인 것이 바람직하고, 7×1017cm-3 이하인 것이 더욱 바람직하다. 불순물 농도가 1×1018cm-3를 초과하면, 질화물 반도체 소자에 사이리스터 불량을 일으킬 우려가 있기 때문이다.
여기서, 일반적으로 AlN층에 대한 p형 불순물의 도입은 곤란하고, 결정성의 열화를 수반하기 때문에, AlN층에는 p형 불순물을 의도적으로 첨가하지 않는다. 이것에 대해, 본 발명으로의 초격자 변형(歪) 완충층은 도전성을 요구하고 있지 않기 때문에, AlN층(2b) 중의 불순물의 양은, p형 AlβGa1 -βN층(2a)으로부터의 불가피적인 불순물 확산분을 제외하고, 통상의 불순물 도프 양 정도보다 꽤 작은 것이 바람직하다.
여기서, p형 AlβGa1 -βN층(2a)으로서는, Al 조성 β가 0≤β≤0.3의 범위와 Al함유율이 낮고, 또한 p형 불순물을 포함하는 층을 이용할 수 있다. 또한, p형 불순물로서는, 예를 들면 Mg, Zn, Ca 또는 Be를 이용할 수 있다. 이들 p형 불순물은, AlβGa1 -βN층(2a)의 형성 중에 원료 가스와 동시에 공급함으로써, 혹은 AlN층(2b) 상에 간헐적으로 공급한 후에 AlβGa1 -βN층(2a)을 형성해, p형 불순물을 AlβGa1-βN층(2a) 중에 확산시킴으로써, AlβGa1 -βN층(2a) 중에 함유시킬 수 있다. 또, p형 AlβGa1 -βN층(2a) 중의 p형 불순물의 농도는, 예를 들면 5×1016/㎤ 이상 2×1020/㎤ 미만, 바람직하게는 7×1017~1.7×1019/㎤, 보다 바람직하게는 7×1018~1.7×1019/㎤로 할 수 있다.
또, 기판(1)은, 그 위에 III족 질화물을 결정 성장 가능한 공지의 이종 기판을 이용할 수 있다. 바람직하게는, 사파이어 기질 기판(1a) 상에 단결정의 AlN층(1b)을 직접 성장한 AlN 템플레이트 기판이나, 사파이어 기질 기판(1a) 상에 단결정의 AlGaN층(1b)을 직접 성장한 AlGaN 템플레이트 기판이다. Si 기판도 적합하다.
본 발명자 등에 의하면, AlN 템플레이트 기판을 이용했을 경우, 사파이어 기판에 비해 상술한 대기 중의 산소(O)의 부착이 일어나기 쉽기 때문에, 부착한 산소에 의한 기능 적층체(3) 중의 산소 농도 상승을 억제할 필요가 생기는 것을 알았다. 그리고, 본 발명의 반도체 소자에 의하면, p형 불순물을 포함한 AlzGa1 - zN 조정층(5)을 형성함으로써, 상기 산소(O)가 기능 적층체(3)에 확산하는 것을 유효하게 억제할 수 있는 것도 찾아냈다. p형 불순물을 포함한 충분한 두께를 가지고 있는 층에 의해, 산소(O)의 확산이 억제되었다고 생각할 수 있다.
n형 AlxGa1 - xN층(4)은, n형 불순물로서 Si 등을 이용하는 것이 바람직하고, 발광층(6)은, AlγInδGa1 -γ-δ (단, 0≤γ≤1, 0≤δ≤1, 0≤γ+δ≤1)로 이루어진 층을 이용할 수 있고, p형 AlyGa1 - yN층(7)은, p형 불순물로서 Mg, Zn, Ca 또는 Be 등을 이용하는 것이 바람직하다. 각층의 두께는, 예를 들면 n형 AlxGa1 - xN층(4)은 1300~1400 nm, 발광층(6)은 50~80 nm, p형 AlyGa1 - yN층(7)은 200~300 nm로 할 수 있다. 또한, 이러한 층은 기존의 수법을 이용해 에피택셜 성장시킴으로써 형성할 수 있다.
또, 도 1에 나타내듯이, p형 AlyGa1 - yN층(7) 상에는 p 측 전극(9)을, 일부 노출한 n형 AlxGa1 - xN층(4) 상에는 n 측 전극(10)을 형성할 수 있다. p 측 전극(9)으로서는, 예를 들어 금속화법에 의해 Ni 함유막 및 Au 함유막을 차례로 증착시킨 NiAu 전극을 이용할 수 있고, n측 전극(10)으로서는, 예를 들어 금속화법에 의해 Ti 함유막 및 Al 함유막을 차례로 증착시킨 TiAl 전극을 이용할 수 있다.
다음으로, 본 발명에 따르는 반도체 소자의 제조 방법의 실시형태에 대해 도면을 참조하면서 설명한다.
도 2는, 본 발명에 따르는 반도체 소자(100)의 제조 도중의 적층 구조의 일례를 모식적으로 나타낸 것이다.
본 발명에 따르는 반도체 소자(100)의 제조 방법은, 우선, 도 2에 나타내듯이, 기판(1) 상에, 예를 들면 MOCVD법을 이용하고, 버퍼(2)와 p형 불순물을 포함한 AlzGa1-zN 조정층(x-0.05≤z≤x＋0.05, 0≤z<1)(5)와 i형 또는 n형 AlxGa1 - xN층(0≤x<1)(4)를 포함한 기능 적층체(3)를 차례로 형성하는 것을 특징으로 하고, 이러한 구성을 가짐으로써, 버퍼에서 개선된 평탄성 및 결정성을 유효하게 기능 적층체에 전달시켜 평탄성 및 결정성이 양호한 기능 적층체를 가지는 반도체 소자를 제공할 수 있는 것이다.
다음으로, 상기 반도체 소자를 발광소자로 했을 경우에는, 도 1에 나타낸 바와 같이, 조정층(5) 상에 형성해 둔, 적어도 p형 AlyGa1 - yN층(7), 발광층(6)(및 n형 AlxGa1-xN층(4)의 일부)를 드라이 에칭법을 이용해 에칭하고, n형 AlxGa1 - xN층(4)의 발광층(6) 측(도 1에서는 위쪽)의 일부를 노출시킨다. 그리고, 마지막으로, p 측 전극(9) 및 n 측 전극(10)을 금속화법에 의해 형성해 n형 AlxGa1 - xN층(4)과 p형 AlyGa1-yN층(7)을 전기적으로 연결시켜, 도 1에 나타내는 반도체 소자(100)로 한다.
그리고, 이와 같이 하여 제조한 반도체 소자(100)에서는, 조정층(5)에 p형 불순물을 함유시키고 있으므로, 조정층(5)의 횡방향 결정 성장이 촉진되고, 조정층(5)의 평탄성 및 결정성이 향상한다. 따라서, 조정층(5) 위에 형성된 n형 AlxGa1-xN층(4)의 평탄성 및 결정성도 향상하므로, 발광층(6) 및 p형 AlyGa1 - yN층(7)의 평탄성 및 결정성도 더욱 향상해, 높은 발광 출력의 반도체 소자(100)를 얻을 수 있다.
본 발명의 질화물 반도체 소자의 n형 AlxGa1 - xN층(4)은, n-클래드층 및 n-컨택트층의 적층체, 또 p형 AlyGa1 - yN층(7)은 p-클래드층, p-컨택트층의 적층체로서 형성해도 좋다.
이상, 제1의 AlxGa1 - xN층이 n형인 경우 대해 설명했지만, 본 발명은, 제1의 AlxGa1-xN층이 언도프의 i형인 경우도 포함한다. 제1의 AlxGa1 - xN층이 i형인 경우에는, 예를 들면 이 i형 AlxGa1 - xN층을 채널층으로 하고, 이 위에 전자 공급층으로서 n형 AlGaN계 층을 형성해 그 위에 소스, 게이트 및 드레인의 3개의 전극을 마련함으로써, HEMT 구조의 전자 디바이스로 할 수 있다.
상술한 것은, 본 발명의 실시형태의 일례를 나타낸 것이며, 본 발명은 이 실시형태로 한정되는 것은 아니다. 또, 상술한 AlGaN층에는, 대체로 1% 이하의 In, B 등이 불가피적으로 혼입해 있는 것도 포함된다.
실시예
여기에서는, 본 발명에 있어서의 조정층(5)이 p형 불순물을 포함하는 것의 우위성을 나타내기 위해서, AlN 상에 p형 AlGaN을 형성했을 경우가, n형 또는 i형의 AlGaN층을 형성했을 경우에 비해, 매우 좋은 평탄성을 얻을 수 있는 것을 실험적으로 나타낸다.
(실험예 1)
AlN 템플레이트 기판 상에, MOCVD법에 의해 Mg 도프 p형 Al0 .31Ga0 .69N층(두께：1000 nm, Mg 도프, Mg 농도：1×1019/㎤)를 성장시켰다.
(실험예 2)
AlN 템플레이트 기판 상에, MOCVD법에 의해 Si 도프 n형 Al0 .31Ga0 .69N층(두께：1000 nm, Si 도프, Si 농도：4×1018/㎤)를 성장시켰다.
(실험예 3)
AlN 템플레이트 기판 상에, MOCVD법에 의해 언도프의 i형 Al0 .31Ga0 .69N층(두께：1000 nm)를 성장시켰다.
(평가 1)
상기 실험예 1의 Mg 도프 AlGaN층, 상기 실험예 2의 n형 AlGaN층, 및 상기 실험예 3의 i형 AlGaN층의 각각에 관하여, 광학 현미경 및 원자력간 현미경(AFM)을 이용해 표면을 관찰하고, AFM의 측정으로 구할 수 있는 산술 평균 조도 Ra에 의해, 표면 상의 평탄성을 평가했다.
도 3(a), (b)는, 각각 실험예 1 및 2의 표면을 광학 현미경 상(1000배)으로 촬영한 사진이다. 사진으로부터 분명하듯이, 같은 시야의 범위에서 실험예 1은 단차(段差)가 안보이지만, 실험예 2에서는 단차가 관찰되었다. 이것으로부터, 기판 상에 Mg 도프 Al0 .31Ga0 .69N층을 성장시킨 실험예 1이, 기판 상에 n형 Al0 .31Ga0 .69N층을 성장시킨 실험예 2보다 표면이 평탄하다라고 하는 것을 알았다. 실험예 3의 표면에 대해서도 실험예 2와 동일한 단차가 확인되었다.
또, AFM에 의한 측정 결과, 산술 평균 조도 Ra에 대해서, 실험예 1은 Ra=0.74 nm, 실험예 2는 Ra=6.32 nm, 실험예 3은 Ra=5.94이었다. 이것으로부터, 실험예 1이, 실험예 2 내지는 3에 비해, 표면이 매우 평탄하다라는 것을 알았다.
이상으로부터, AlN 상에, AlN와의 Al 조성 차이가 큰 n형 AlGaN층을 형성했을 경우에는, n형 AlGaN층의 표면에는 요철이 되어 있는데 비해, AlN 상에, AlN와의 Al 조성 차이가 큰 Mg 도프 AlGaN층을 형성했을 경우에는, Mg 도프 AlGaN층의 표면이 평탄해지는 것을 알 수 있다. 또한, 언도프의 i형 AlGaN층에서도, AlN 상에 직접 성장시켰을 경우에는, n형 AlGaN층과 동일한 정도로 표면 평탄성의 악화를 볼 수 있었다.
(실시예 1)
AlN 템플레이트 기판 상에, MOCVD법에 의해, 초기층으로서 AlN층(두께：27 nm)를 적층 후, 버퍼(초격자 변형(歪) 완충층), 평탄화를 촉진시키는 물질로서 Mg를 도프한 p형 Al0 .31Ga0 .69N 조정층(두께：100 nm, Mg 농도：1×1018/㎤), 언도프의 i형 Al0 .35Ga0 .65N층(두께：300 nm)을 차례로 에피택셜 성장시켰다. 또한, n형 Al0.35Ga0.65N층(두께：1300 nm, Si 도프, 농도 1×1019/㎤), 발광층(발광 파장 325 nm의 다중 양자 우물 구조, 총 두께：64.5 nm), p형 Al0 .32Ga0 .68N층(두께：280 nm, Mg 도프, 농도：1.5×1019 ㎤)를 차례로 에피택셜 성장시켜 기능 적층체를 형성해, 기판 상에 에피택셜 성장 적층체를 형성했다. 즉, 본 실시 형태에 있어서, z=0.31, w=x=0.35, y=0.32가 되고, z가 x의 ±0.05의 범위에 포함되고, w는 x와 동일하고, 한편 z<w이다.
또한, 초격자 변형(歪) 완충층은 제1의 층을 GaN층으로 하고, AlN층(두께：9 nm)와 GaN층(두께：2.1 nm)를 교대로 20조 적층한 초격자 적층체 I와, AlN층(두께：2.7 nm)와 GaN층(두께：2.1 nm)를 교대로 30조 적층한 초격자 적층체 II와 AlN층(두께：0.9 nm)와 GaN층(두께：2.1 nm)를 교대로 50.5조 적층한 초격자 적층체 III(왼쪽에 쓴 0.5조는, AlN층으로부터 시작되어 AlN층에서 끝나는 것을 의미함)를 차례로 적층한 구조로 하고, GaN층(제1의 층)에는, Mg를 첨가했다.
여기서, 버퍼(초격자 변형(歪) 완충층) 중에서의 기능 적층체의 측의 최표면은 AlN층이며, 서로 마주보는 버퍼의 기능 적층체의 측의 Al 조성 α와, 기능 적층체의 버퍼 측(n형 Al0.35Ga0.65N층)의 Al 조성 x와의 차이(α-x)는 1.0-0.35=0.65이며 0.1보다 크다. 초격자층 III을 AlGaN로 간주했을 때의 합계의 Al 조성 η은, 0.9nm/2.1 nm=0.43으로 계산된다. 초격자 변형(歪) 완충층 및 p형 Al0.35Ga0.65N층의 제작 조건을 표 1에 나타낸다.
Figure 112012077844973-pct00001
(비교예 1)
Mg를 도프한 p형 Al0 .31Ga0 .69N 조정층을 형성하지 않은 점 이외에는 실시예 1과 동일하게 에피택셜 성장 적층체를 형성했다.
(실시예 2)
언도프의 i형 AlGaN층의 Al 조성을 w=0.29로 하고, 기능 적층체 내의 n형 AlGaN층의 Al 조성을 x=0.29로 한 이외에는, 실시예 1과 동일한 에피택셜 성장 적층체를 형성했다. z=0.31이므로, 본 실시예에서는, z는 x의 ±0.05의 범위에 포함되지만, z＞w가 된다.
(실시예 3)
언도프의 i형 Al0 .35Ga0 .65N층을 형성하지 않은 점 이외에는, 실시예 1과 동일한 에피택셜 성장 적층체를 형성했다. 본 실시예에서는, z=0.31, x=0.35가 된다.
(비교예 2)
p형 AlGaN 조정층의 Al 조성을 z=0.19로 한 점 이외에는, 실시예 3과 동일한 에피택셜 성장 적층체를 형성했다. 본 비교예에서는, x=0.35이므로, z가 x의 ±0.05의 범위에 포함되지 않는다.
(비교예 3)
p형 AlGaN 조정층의 Al 조성을 z=0.41으로 한 점 이외에는, 실시예 3과 동일한 에피택셜 성장 적층체를 형성했다. 본 비교예에서는, x=0.35이므로, z가 x의 ±0.05의 범위에 포함되지 않는다.
(평가 2)
상기 실시예 1~3 및 비교예 1~3의 기능 적층체를 형성한 단계의 샘플을 X 선회절 장치로 분석해, (0002) 면 및 (10-12) 면에 상당하는 피크의 반값 대역(幅)을 구한 결과를 표 2에 나타낸다. 또한, 반값 대역(幅)은 작을수록 결정성이 양호하다. 비교예 2에 관해서는, 기능 적층체의 표면에 크랙이 발생했기 때문에, 반값 대역(幅)을 측정할 수 없었다.
Figure 112012077844973-pct00002
(평가 3)
상기 실시예 1~3 및 비교예 1~3에 대해서, 성장면을 다이아 펜으로 선이나 점 등으로 가공상 필요한 표를 하여(罫書), 기능 적층체를 구성하는 n형 AlGaN층을 노출시킨 점과, 이 노출시킨 점으로부터 1.5 mm 떨어진 점에 도트상 In을 물리적으로 압압해 성형한 2점을 n형 및 p형 전극으로서 간이적인 질화물 반도체 소자를 제작했다. 그리고, 이들에 프로브를 접촉시켜, DC 20mA 통전 후의 광출력을 이면에서 사출시켜, 광섬유를 통해서 멀티·채널형 분광기에 도광해, 스펙트럼의 피크 강도를 출력 환산해 발광 출력 Po를 구했다. 발광 파장은 모두 327 nm이었다. 결과를 표 3에 나타낸다. 또한, 비교예 2는 발광하지 않았다.
Figure 112012077844973-pct00003
(평가 4)
상기 실시예 1~3 및 비교예 1~3에 있어서, 초격자 변형(歪) 완충층 성장 후의 표면의 반사율을 1로 했을 때에, Mg를 도프한 AlGaN 조정층 성장 후, i형 AlGaN층 성장중, 기능 적층체를 구성하는 n형 AlGaN층 성장중 및 발광층 성장중의 표면의 반사율을 측정했다.
성장 중의 웨이퍼의 표면의 반사율을 구하기 위해, 로창(爐窓)을 통해, 웨이퍼에 조사할 수 있는 크세논 램프 광원 및 광학계 부재를 준비해, 웨이퍼에 광원을 조사하고, 반사해 온 광을 수광부로부터 광섬유를 통해 분광광도계에서 측정을 실시했다. 미리 연마된 사파이어 기판에서 광축 조정을 실시하고, 아울러 반사 강도의 측정을 실시했다. 상기 사파이어 기판의 반사율과 각 성장 도중에 얻어지는 반사율로부터, 상대 반사 강도를 구했다. 표면이 평탄한 상태로 성장하고 있는 경우, 즉 표면의 평탄성이 높은 경우는, 광원으로부터 수광부에의 광축에 따라서 광이 통과하기 때문에, 수광하는 광 강도는 일정한 값을 나타낸다. 그러나, 표면이 거칠어진 상태로 성장하고 있는 경우, 웨이퍼 상에서 광이 산란 되기 때문에, 수광부의 광 강도는 평탄한 상태에 비해, 작아진다. 따라서, 해당 측정계에 의해, 성장하고 있는 그 장(場)에서의 웨이퍼 표면 상태를 광 강도의 시간 변화로 하는 형태로 계측할 수 있어, 성장 중의 웨이퍼 표면 상태의 변화를 알 수 있다. 본 측정에서는, 초격자 변형(歪) 간섭층 성장시에 얻어지는 사파이어에 대한 상대 강도를 기준으로 하고, 각 성장층의 사파이어에 대한 상대 강도를 초격자 변형(歪) 간섭층 상대 강도로 규격화했다. 이들 결과를 표 4에 나타낸다. 또한, 비교예 2에 대해서는, 크랙 발생 때문에 측정할 수 없었다.
Figure 112012077844973-pct00004
표 4로부터 알 수 있듯이, 비교예 1, 3에 있어서는 초격자 변형(歪) 완충층 성장 후의 반사율을 그 후도 유지하지 못하고, 상층을 적층해 나감에 따라, 반사율이 저하했지만, 실시예 1~3에 대해서는, 비교예 1, 3보다 초격자 변형(歪) 완충층 성장 후의 반사율을 그 후에도 유지할 수 있었다. 이것은, p형 Al0 .31Ga0 .69N 조정층이, 버퍼에서 개선된 평탄성 및 결정성을 유효하게 기능 적층체에 전달시킬 수 있었기 때문이라고 생각할 수 있다.
또한, 실시예 1의 발광층에서 강도가 1.2가 되고 있는 것은, 발광층은 Al 조성이 낮고, 굴절률이 커지기 때문에, 로(爐) 내의 분위기 가스와의 굴절률(N2와 H2로 혼합된 굴절률이고, 대기의 굴절률과 거의 같음) 차이가 커져, 반사율이 크게 나오고 있기 때문이다. 한편, 비교예 1, 3에서는 발광층의 반사율은 n형 AlGaN층보다 값이 작고, 분명히 표면 거침에 의한 반사율 저하이다.
(평가 5)
상기 실시예 1 및 비교예 1에 대해서, SIMS에 의해, 불순물 농도의 측정을 실시했다.
실시예 1의 n형 Al0 .35Ga0 .65N층 및 발광층에 있어서의 산소(O) 농도는 1×1018/㎤이었지만, 비교예 1의 산소(O) 농도는, 8×1018/㎤이었다. 실시예 2, 3의 n형 AlGaN층 및 발광층에 있어서의 산소(O) 농도도 실시예 1과 거의 같고, 2×1018/㎤ 미만이었다. 이것으로부터, 본 발명의 p형 AlGaN 조정층에 의해서, 그 후에 적층한 층의 산소(O)의 농도를 2×1018/㎤ 미만으로 저감할 수 있어 발광 출력의 향상에 기여할 수 있었다.
또, 이상의 결과로부터, 본 발명에 따르는 반도체 소자는, 버퍼에서 개선된 평탄성 및 결정성을, p형 불순물을 포함한 Al0 .31Ga0 .69N 조정층에 전달하여, 조정층의 Al 조성을 그 위의 AlGaN층과의 Al 조성과 거의 같음으로써, 그 위의 i형 또는 n형 Al0 .35Ga0 .65N에도 평탄성 및 결정성을 전달하여, 또 기능 적층체 전체에도 전달시킴으로써, 소자의 발광 출력이 향상되어 있는 것을 알 수 있다. 또, 실시예 1과 실시예 3의 비교로부터, 불순물을 도프하지 않는 i형 AlwGa1 - wN층을 더 구비하는 것이 바람직하고, 실시예 1과 실시예 2의 비교로부터 z<w인 것이 보다 바람직한 것을 알 수 있다.
본 실시예에서 얻어지는 기능 적층체에, 그 후, 기능 적층체를 구성하는 n형 AlGaN층을 드라이 에칭법에 의해 일부 노출시켜, 예를 들면, n 측 전극을 n형 AlGaN층에 형성해, p 측 전극을 p형 AlGaN층 상에 형성해 반도체 소자를 제작함으로써, 고출력의 발광소자를 얻을 수 있는 것은 분명하다.
실험예 2나 실험예 3과 같이, AlN 상에 AlGaN층을 직접 성장시키면 그 표면 평탄성이 악화되어 버리는 것, 본 발명의 p형 불순물을 포함한 AlGaN 조정층을 적절한 Al 조성으로 사이에 삽입하는 것에 의해서, AlGaN층의 표면을 평탄화할 수 있고, 이것이 또 결정성의 향상에도 기여하는 것을 발견했다.
본 발명의 조정층을 이용함으로써, 그 위의 질화물 반도체층의 평탄성 및 결정성을 향상할 수 있는 것은, 발광 소자에게 한정하지 않고, HEMT 등의 전자 디바이스 등에 응용할 수 있다. 즉, 예를 들면 초격자 버퍼와 논도프(non-dope)의 채널층의 사이에, 채널층과 Al 조성이 거의 같은 p형 불순물을 포함한 AlGaN층을 가짐으로써, 버퍼에서 개선된 평탄성과 결정성을 유효하게 전달해, 채널층 및 그 위의 평탄성과 결정성을 향상시킬 수 있다.
(산업상의 이용 가능성)
본 발명에 의하면, 기판 상의 버퍼와 기능 적층체의 n형 또는 i형의 제1의 AlxGa1-xN층(0≤x<1)과의 사이에, p형 불순물을 포함한 AlzGa1 - zN 조정층(0≤z<1)에 있어서, 이 Al 조성 z가, 제1의 AlxGa1 - xN층의 Al 조성 x의 ±0.05의 범위인 AlzGa1 -zN 조정층을 배설함으로써, 버퍼에서 개선된 평탄성 및 결정성을 유효하게 기능 적층체에 전달시켜 평탄성 및 결정성이 양호한 기능 적층체를 가지는 반도체 소자를 그 제조 방법과 함께 제공할 수 있다.
100 반도체 소자
1 기판
1a 사파이어 기판
1b AlN 또는 AlGaN층
2 버퍼층
2a p형 AlβGa1 -βN층
2b AlN층
3 기능 적층체
4 n형 AlxGa1 - xN층
5 p형 불순물을 포함한 AlzGa1 - zN 조정층
6 발광층
7 p형 AlyGa1 - yN층
8 불순물을 도프하지 않는 i형의 AlwGa1 - wN층
9 p 측 전극
10 n 측 전극

Claims (12)

  1. 기판 상에, 버퍼와, 복수의 질화물 반도체층을 포함한 기능 적층체를 구비하는 반도체 소자로서,
    상기 기능 적층체는, 상기 버퍼 측에 n형 또는 i형인 제1의 AlxGa1-xN층(0≤x<1)을 갖고,
    상기 버퍼와 상기 기능 적층체의 사이에, 상기 제1의 AlxGa1-xN층과 Al 조성이 거의 같은 p형 불순물을 포함한 AlzGa1-zN 조정층(x-0.05≤z≤x＋0.05, 0≤z<1)을 구비하고,
    상기 p형 불순물을 포함한 AlzGa1-zN 조정층과 상기 제1의 AlxGa1-xN층의 사이에, 불순물을 도프하지 않는 i형 AlwGa1-wN층(x-0.05≤w≤x＋0.05, 0≤w<1)을 더 구비하고,
    상기 p형 불순물을 포함한 AlzGa1-zN 조정층과 상기 불순물을 도프하지 않는 i형 AlwGa1-wN층이, z<w의 관계를 만족하는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서,
    상기 기판은, AlN 템플레이트 기판인 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 버퍼는, 적어도 상기 기능 적층체의 측에 AlαGa1-αN층(0≤α≤1)을 포함하고, 상기 AlαGa1-αN층의 Al 조성 α와, 상기 제1의 AlxGa1-xN층의 Al 조성 x와의 차이가, 0.1 이상인 반도체 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 제1의 AlxGa1-xN층이 n형이며,
    상기 기능 적층체는, 상기 제1의 AlxGa1-xN층 상에, 적어도 발광층 및 제2의 AlyGa1-yN층(0≤y<1)을 차례로 갖는 반도체 소자.
  5. 삭제
  6. 삭제
  7. 제1항 또는 제2항에 있어서,
    상기 p형 불순물을 포함한 AlzGa1-zN 조정층의 두께가, 100~1500 nm의 범위인 반도체 소자.
  8. 제1항 또는 제2항에 있어서,
    상기 p형 불순물을 포함한 AlzGa1-zN 조정층은, Mg가 도프 되고, Mg 농도가 5×1016~2×1020/㎤의 범위인 반도체 소자.
  9. 제1항 또는 제2항에 있어서,
    상기 제1의 AlxGa1-xN층에 포함되는 O의 농도가 2×1018/㎤ 미만인 반도체 소자.
  10. 제3항에 있어서,
    상기 버퍼는 초격자 변형(歪) 완충층을 포함하는 반도체 소자.
  11. 제1항 또는 제2항에 있어서,
    상기 버퍼는, AlβGa1-βN 층(0≤β≤0.3)과 AlN층을 교대로 적층해 초격자 구조를 형성하여 이루어진 초격자 변형(歪) 완충층을 포함한 반도체 소자.
  12. 기판 상에, 버퍼와, p형 불순물을 포함한 AlzGa1-zN 조정층(x-0.05≤z≤x＋0.05, 0≤z<1)과, 불순물을 도프하지 않는 i형 AlwGa1-wN층(x-0.05≤w≤x＋0.05, 0≤w<1)과, i형 또는 n형 AlxGa1-xN층(0≤x<1)을 포함한 기능 적층체를 차례로 형성하고,
    상기 p형 불순물을 포함한 AlzGa1-zN 조정층과 상기 불순물을 도프하지 않는 i형 AlwGa1-wN층이, z<w의 관계를 만족하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020127025096A 2010-03-01 2011-03-01 반도체 소자 및 그 제조 방법 Expired - Fee Related KR101420037B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010044520 2010-03-01
JPJP-P-2010-044520 2010-03-01
PCT/JP2011/055172 WO2011108738A1 (ja) 2010-03-01 2011-03-01 半導体素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020147003396A Division KR101455036B1 (ko) 2010-03-01 2011-03-01 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120137489A KR20120137489A (ko) 2012-12-21
KR101420037B1 true KR101420037B1 (ko) 2014-07-15

Family

ID=44542381

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147003396A Expired - Fee Related KR101455036B1 (ko) 2010-03-01 2011-03-01 반도체 소자 및 그 제조 방법
KR1020127025096A Expired - Fee Related KR101420037B1 (ko) 2010-03-01 2011-03-01 반도체 소자 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020147003396A Expired - Fee Related KR101455036B1 (ko) 2010-03-01 2011-03-01 반도체 소자 및 그 제조 방법

Country Status (7)

Country Link
US (2) US20120326209A1 (ko)
EP (1) EP2562829A4 (ko)
JP (2) JP4852174B2 (ko)
KR (2) KR101455036B1 (ko)
CN (2) CN104681683A (ko)
TW (1) TWI513044B (ko)
WO (1) WO2011108738A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
CN108615725A (zh) 2012-07-11 2018-10-02 亮锐控股有限公司 降低或者消除ⅲ-氮化物结构中的纳米管缺陷
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
US20160005919A1 (en) * 2013-02-05 2016-01-07 Tokuyama Corporation Nitride semiconductor light emitting device
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
CN103337570A (zh) * 2013-06-07 2013-10-02 合肥彩虹蓝光科技有限公司 改善4 inch GaN基外延片内均匀性和波长集中度的方法
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6817072B2 (ja) * 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
CN106415854B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 包括n型和p型超晶格的电子装置
KR102318317B1 (ko) 2014-05-27 2021-10-28 실라나 유브이 테크놀로지스 피티이 리미티드 반도체 구조물과 초격자를 사용하는 진보된 전자 디바이스 구조
JP6033342B2 (ja) * 2015-01-19 2016-11-30 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
CN105609603A (zh) 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
US9680056B1 (en) * 2016-07-08 2017-06-13 Bolb Inc. Ultraviolet light-emitting device with a heavily doped strain-management interlayer
KR102649510B1 (ko) * 2016-12-06 2024-03-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 수광소자를 포함하는 살균 장치 및 이를 포함하는 전자제품
KR102166732B1 (ko) * 2018-06-05 2020-10-16 이석헌 스트레인 정합구조를 가지는 자외선 발광소자
JP7195815B2 (ja) * 2018-08-27 2022-12-26 旭化成株式会社 紫外線発光素子
US20200135909A1 (en) * 2018-10-30 2020-04-30 Rohm Co., Ltd. Semiconductor device
JP7288936B2 (ja) * 2021-09-21 2023-06-08 日機装株式会社 窒化物半導体発光素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277803A (ja) * 1999-03-24 2000-10-06 Nichia Chem Ind Ltd 窒化物半導体基板及びそれを用いた素子
JP2008066730A (ja) * 2006-09-06 2008-03-21 Palo Alto Research Center Inc 変動周期変動組成超格子およびそれを含むデバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644191B2 (ja) * 1996-06-25 2005-04-27 住友電気工業株式会社 半導体素子
JPH1140891A (ja) 1997-07-15 1999-02-12 Nec Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP4583523B2 (ja) * 1999-05-21 2010-11-17 シャープ株式会社 Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP2001077412A (ja) * 1999-09-02 2001-03-23 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2005235908A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd 窒化物半導体積層基板及びＧａＮ系化合物半導体装置
JP4897285B2 (ja) * 2005-12-14 2012-03-14 国立大学法人徳島大学 半導体装置用基材およびその製造方法
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
JP2008078186A (ja) * 2006-09-19 2008-04-03 Mitsubishi Chemicals Corp 窒化物系化合物半導体の結晶成長方法
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277803A (ja) * 1999-03-24 2000-10-06 Nichia Chem Ind Ltd 窒化物半導体基板及びそれを用いた素子
JP2008066730A (ja) * 2006-09-06 2008-03-21 Palo Alto Research Center Inc 変動周期変動組成超格子およびそれを含むデバイス

Also Published As

Publication number Publication date
KR101455036B1 (ko) 2014-11-04
TW201201408A (en) 2012-01-01
US8735938B2 (en) 2014-05-27
KR20120137489A (ko) 2012-12-21
JP2011249843A (ja) 2011-12-08
KR20140034927A (ko) 2014-03-20
EP2562829A4 (en) 2014-12-10
US20130292641A1 (en) 2013-11-07
EP2562829A1 (en) 2013-02-27
WO2011108738A1 (ja) 2011-09-09
CN102918663B (zh) 2015-06-17
CN102918663A (zh) 2013-02-06
JP5042380B2 (ja) 2012-10-03
CN104681683A (zh) 2015-06-03
JP4852174B2 (ja) 2012-01-11
JP2011205082A (ja) 2011-10-13
US20120326209A1 (en) 2012-12-27
TWI513044B (zh) 2015-12-11

Similar Documents

Publication Publication Date Title
KR101420037B1 (ko) 반도체 소자 및 그 제조 방법
JP4681684B1 (ja) 窒化物半導体素子およびその製造方法
KR101398340B1 (ko) Ⅲ족 질화물 에피택셜 기판 및 그 기판을 이용한 심자외 발광소자
US8742396B2 (en) III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
JP5521068B1 (ja) Ｉｉｉ族窒化物半導体発光素子
US11600742B2 (en) Optical semiconductor element comprising n-type AlGaN graded layer
TW200300300A (en) Ultraviolet ray emitting element
US20230369538A1 (en) High efficiency ultraviolet light-emitting devices incorporating a novel multilayer structure
KR100731586B1 (ko) 질화물 반도체 및 그 제조방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20120925

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20121123

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131210

Patent event code: PE09021S01D

A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20140210

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140623

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140709

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140709

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170616

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190617

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200618

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210617

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20220615

Start annual number: 9

End annual number: 9

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240420