[go: up one dir, main page]

KR101407924B1 - Ｌｄｏ 전압 레귤레이터 - Google Patents

Ｌｄｏ 전압 레귤레이터 Download PDF

Info

Publication number
KR101407924B1
KR101407924B1 KR1020087008376A KR20087008376A KR101407924B1 KR 101407924 B1 KR101407924 B1 KR 101407924B1 KR 1020087008376 A KR1020087008376 A KR 1020087008376A KR 20087008376 A KR20087008376 A KR 20087008376A KR 101407924 B1 KR101407924 B1 KR 101407924B1
Authority
KR
South Korea
Prior art keywords
ldo
voltage regulator
regulator circuit
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020087008376A
Other languages
English (en)
Other versions
KR20080045268A (ko
Inventor
제이슨 엠. 칠코트
Original Assignee
허니웰 인터내셔널 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔널 인코포레이티드 filed Critical 허니웰 인터내셔널 인코포레이티드
Publication of KR20080045268A publication Critical patent/KR20080045268A/ko
Application granted granted Critical
Publication of KR101407924B1 publication Critical patent/KR101407924B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

공급 전압에 연결되며, 적어도 하나의 입력 전압이 입력되고 적어도 하나의 출력 전압을 생성하여 출력하는 LDO 전압 레귤레이터 회로를 포함하는 LDO 전압 레귤레이터 장치가 포함된다. 또한. 상기 LDO 전압 레귤레이터 회로와 일체화된 피드백 보상 부품이 제공된다. 피드백 보상 부품은 상기 공급 전압과 관련된 고전압을 견디고 상기 LDO 전압 레귤레이터 회로로부터 상기 적어도 하나의 출력 전압을 생성하기 위하여 상기 LDO 전압 레귤레이터 회로와 결합된 밀러 효과를 이용하도록 상기 LDO 전압 레귤레이터 회로 내에 배치된다.

Description

ＬＤＯ 전압 레귤레이터{LOW DROP OUT VOLTAGE REGULATOR}
실시예들은 일반적으로 전압 레귤레이터에 관한 것이다. 실시예들은 전자 산업 업계 및 소비자 애플리케이션에서 이용되는 LDO 레귤레이터에 관한 것이다.
전압 레귤레이터는 다양한 전기 및 전자-기계 애플리케이션에서 이용된다. 예를 들어, DC 전압 레귤레이터는 일반적으로 가변 DC 전압 입력을 받아서 정류된 DC 전압 출력을 생성하는 정적 회로와 연계하여 구현된다. 출력 전압은 입력 전압과 출력 부하 전류에서의 변화에 대하여 유지된다. 산업적이고 상용의 애플리케이션에서 널리 이용되는 전압 레귤레이터의 한 종류는 LDO 레귤레이터(low dropout regulator)이다. 또한, "LDO 레귤레이터"는 정류를 정지하기 전에 인가되는 낮은 전압을 이용하여 기능하는 LDO로 알려져 있다.
도 1은 LDO 레귤레이터로 기능하는 종래 기술에 따른 전기 회로(10) 또는 개략적인 도면을 도시한다. 일반적으로, 회로(10)는 공급 전압(12)과 트랜지스터(16)에 연결된 트랜지스터(14)를 포함한다. 트랜지스터(18)는 일반적으로 트랜지스터(16)에 연결되며, 또한 접지 및 트랜지스터(14)에 연결된 전류원(20)에도 연결된다. 또한, 트랜지스터(26)는 트랜지스터(14) 및 노드 A 및 B 사이에 배치된 커패시터에 연결된 트랜지스터(24)에 연결된다.
트랜지스터(24)는 일반적으로 노드 A 및 D 사이에 배치된다. 저항기(28)는 노드 D 및 노드 G에 연결된다. 다음으로, 저항기 (38)는 노드 G와 접지에 연결된다. 또한, 트랜지스터(26)는 노드 G에 연결된다. 또한, 저항기(30)에 연결된 저항기(32)가 제공된다. 저항기(30, 32)는 커패시터(34) 및 저항기(36)와 병렬로 연결된된 것에 주의하여야 한다. 노드 C는 저항기(30)의 일단 및 커패시터(34)와 저항기(36)의 일단에 연결된다. 출력 전압(37)은 트랜지스터(16)에 연결되는는 노드 C로부터 얻을 수 있다. 종래 기술에 따른 회로(10)가 갖는 문제점 중의 하나는 커패시터의 전기적인 절연 파괴의 고려 때문에 회로(10)가 종종 외부 커패시트(34) 사용을 필요로 하며 더 높은 공급 전압에서 동작할 수 없다는 것이다. 또한, 회로(10)는 큰 회로 면적을 필요로 한다.
도 2는 도 1에 도시된 것과 같은 종래 기술에 따른 LDO 레귤레이터로부터 생성된 데이터를 나타내는 그래프(40)를 도시한다. 그래프(40)는 단지 33도의 위상 마진을 갖는 마진 안정성을 나타내도록 LDO 레귤레이터 보데도의 형태로 제공된다. 그래프(40)에서 영역(42)은 마진이 거의 없는 안정성을 갖는 33도를 나타낸다. 그래프(40)에서 도시된 선(44, 46)은 일반적으로 루프 게인 위상 시프트 및 크기를 나타낸다. 따라서, 그래프(40)는 0 db 이상의 게인을 갖는 180도 시프트가 불안정하다는 것을 나타낸다.
도 1 및 2에 도시된 구성과 관련된 주요 문제점들 중 하나는 회로(10)는 커페시터(22)가 Vcc 또는 공급 전압(12)의 함수인 전압을 견디도록 허용하지 않는다는 것이다. 즉, 회로(10)의 설계 때문에, 커패시터(22)는 최적 보상을 제공할 수 없다. 따라서, 개선된 LDO 전압 레귤레이터의 설계 및 구현이, 예를 들어, 회로(10)와 같은 종래 기술과 관련된 본질적인 문제를 극복하는데 필요하다.
[개요]
다음의 개요는 개시된 실시예들 특유의 혁신적인 특징의 일부에 대한 이해를 용이하게 하기 위하여 제공되며, 완전한 설명으로 의도되지 않는다. 본 발명의 다양한 양태에 대한 완전한 이해는 전체 명세서, 청구의 범위, 개요를 전체로서 취할 때 획득될 수 있다.
따라서, 본 발명의 일 양태는 개선된 LDO 전압 레귤레이터 장치를 제공하는 것이다.
본 발명의 다른 양태는 피드백 보상 부품의 사용을 포함하는 개선된 LDO 전압 레귤레이터 장치를 제공하는 것이다.
본 발명의 또 다른 양태는 개선된 보상을 위하여 밀러 효과(Miller effect)를 이용하는 피드백 보상 부품의 사용을 포함하는 개선된 LDO 전압 레귤레이터 장치를 제공하는 것이다.
전술한 양태 및 다른 목적과 이점이 본 명세서에서 설명된 바와 같이 획득될 수 있다. 공급 전압에 연결되며, 적어도 하나의 입력 전압이 입력되고 적어도 하나의 출력 전압을 생성하여 출력하는 LDO 전압 레귤레이터 회로를 포함하는 LDO 전압 레귤레이터 장치가 포함된다. 또한. 상기 LDO 전압 레귤레이터 회로와 일체화된 피드백 보상 부품이 제공된다. 피드백 보상 부품은 상기 공급 전압과 관련된 고전압을 견디고 상기 LDO 전압 레귤레이터 회로로부터 상기 적어도 하나의 출력 전압을 생성하기 위하여 상기 LDO 전압 레귤레이터 회로와 결합된 밀러 효과를 이용하도록 상기 LDO 전압 레귤레이터 회로 내에 배치된다.
피드백 보상 부품은 일반적으로, 예를 들어, 바이폴라 접합 커패시터 또는 유전 커패시터와 같은 커패시터를 포함한다. 이러한 전압 레귤레이터 회로를 구현함으로써, 피드백 보상 부품 또는 커패시터에 걸린 공급 전압의 의존성은 제거될 수 있으며, 커패시터의 필요한 크기가 감소된다. 이러한 감소는 더 높은 전압에서 유효 커패시턴스가 낮아지는 것을 방지하기 위하여 피드백 보상 부품 또는 커패시터에 일정하게 걸리는 전압과 결합된 밀러 효과의 개선된 사용의 결과이다. 또한, 입력 견고성(즉, 최대 공급 전압 및 ESD 내성)은 커패시터 공급 전압 입력에 연결된 구성을 제공하지 않음으로써 개선될 수 있다.
유사한 도면 부호는 개별 도면에서 동일하거나 기능적으로 유사한 요소를 참조하며 본 명세서의 일부에 포함되거나 그 일부를 이루는 다음의 도면들은 실시예들을 더 예시하며, 상세한 설명과 함께 본 명세서에 개시된 실시예들을 설명하는 역할을 한다.
도 1은 LDO로 기능하는 종래 기술에 따른 전기 회로의 개략도를 도시한다;
도 2는 도 1에 도시된 것과 같은 종래 기술에 따른 LDO 레귤레이터로부터 생성된 데이터를 나타내는 그래프를 도시한다;
도 3은 바람직한 실시예에 따라 개선된 LDO로서 기능하는 전기 회로의 개략적인 개략도를 도시한다;
도 4는 도 3에 도시된 것과 같은 개선된 LDO 레귤레이터로부터 생상된 데이터를 나타내는 그래프를 도시한다; 그리고,
도 5는 다른 실시예에 따라 구현될 수 있는 보상 LDO FET 회로의 개략도를 도시한다.
비한정적인 예시들에서 논의되는 특정한 값 및 구성은 변경될 수 있으며, 적어도 하나의 실시예를 단지 나타내기 위하여 인용되었으며, 본 발명의 범위를 제한하기 위하여 의도된 것은 아니다.
도 3은 바람직한 실시예에 따라 개선된 LDO로서 기능하는 전기 회로(60)의 개략적인 개략도를 도시한다. 도 1 및 3에서 동일하거나 유사한 부분 또는 구성요소는 일반적으로 동일한 참조 번호에 의해 표시된다는 것에 유의하여야 한다. 예를 들어, 도 1에서의 부품의 사용에도 불구하고, 도 1의 종래 기술에 따른 회로(10)는 실시예의 특징을 한정하는 것으로 고려되어서는 안되며, 그 대신에, 일반적인 예시와 배경기술을 위하여 제공되며, 또한, 개신된 실시예에 의해 달성된 개선 사항을 위한 맥락을 설명하기 위하여 제공된다. 회로(60)는 일반적으로 공급 전압(12) 및 트랜지스터(16)에 연결된 트랜지스터(14)를 포함한다.
다음으로, 트랜지스터(16)는 접지와 전류원(20)에 연결된 트랜지스터(18)에 연결된다. 또한, 전류원(20)이 트랜지스터(14)에 연결되어, 예를 들어, 물론 설계에 대한 고려에 따라 15 ㎂와 같은 기동 전류를 제공할 수 있다. 트랜지스터(14)는 노드 H에서 트랜지스터(18)와 전류원(20)에 연결된다. 또한, 트랜지스터(14)는 노드 I에서 트랜지스터(26)에 연결된다. 다음으로, 트랜지스터(26)는 노드 G에서 저항기(38)에 연결된다. 또한, 트랜지스터(26)는 노드 G에서 저항기(28)에 연결된 다.
더하여, 도 1에 도시된 종래 기술에 따른 구성과는 달리, 도 3에 도시된 회로(60)는 노드 E/C 및 D 사이에 배치된 커패시터(23)를 포함한다. 커패시터(23)는 더 큰 밀러 효과를 이용함으로써 우수한 보상을 제공하면서 출력 전압(37)인 Vout보다 더 작은 전압을 바람직하게 견디도록 선택된다. 본 명세서에서 사용된 바와 같이 "밀러 효과(Miller effect)"의 용어는 일반적으로 전자 장치의 입력 및 출력 사이의 효과적인 피드백 경로가 장치의 내부 전극 커패시턴스에 의해 제공될 수 있게 하는 현상을 말한다. 이것은 장치의 항상 정적인 전극 커패시턴스의 합과 같거나 그보다 더 큰 장치의 전체 동적 입력 커패시턴스를 발생시킬 수 있는 장치의 전체 입력 어드미턴스에 영향을 줄 수 있다. 따라서, 커패시턴스(23)는 회로(60)를 위한 피드백 보상 부품으로서 기능한다.
다음으로, 저항기(28)는 노드 D에서 트랜지스터(24)에 연결된다. 또한, 트랜지스터(24)는 노드 H와 동일한 노드를 전기적으로 구성하는 노드 A에 연결된다. 따라서, 트랜지스터(24)는 노드 A/H에서 트랜지스터(14), 전류원(20) 및 트랜지스터(18)에 연결된다. 또한, 저항기(28)는 보상 커패시터(23)에 연결된다.
저항기(30, 32)는 저항 분배기를 형성하며, 노드 B에서 트랜지스터(24, 26)의 베이스에 연결된다. 커패시터(23), 저항기(30), 커패시터(34) 및 저항기(36)는 전압 출력(37)이 얻어질 수 있는 노드 C와 전기적으로 동일한 노드인 노드 E에 연결된다. 전형적인 부하의 일부일 수 있는 커패시터(34)는 전기 부하로 기능하는 저항기(36)와 병렬로 구성된다는 것에 유의하여야 한다. 커패시터(34)는 일반적으로 커패시터(23)에 의해 제공된 개선된 보상 때문에 필요하지 않을 것이다.
도 4는 도 3에 도시된 회로(60)와 같은 개선된 LDO 레귤레이터로부터 생성된 데이터를 나타내는 그래프(80)를 도시한다. 그래프(80)는 일반적으로 회로(60)에 의해 생성된 데이터와 관련된 개선된 보상 LDO 보데도를 설명한다. 그래프(80)는 루프 게인 크기 데이터 및 루프 게인 위상 시프트 데이터를 나타낸다. 0 db 이상의 게인을 갖는 180 이상의 시프트가 불안정하며, 이는 앞서 설명한 종래 기술에 따른 그래프(40)에 도시된 데이터에 비하여 더욱 더 개선된 것이다. 선(84) 아래에 그리고 선(86)이 0 데시벨을 교차하는 180도 이상에 위치한 영역(82)에 의해 표시된 바와 같이, 그래프(80)는 59도의 위상 마진을 갖는 증가된 안정도를 나타낸다.
도 5는 다른 실시예에 따라 구현될 수 있는 보상 LDO FET 회로(90)의 개략도를 도시한다. 도 1, 3 및 5에서 동일하거나 유사한 부분 또는 구성요소는 일반적으로 동일한 참조 번호에 의해 표시된다는 것에 유의하여야 한다. 예를 들어, 도 1에서의 부품의 사용에도 불구하고, 도 1의 종래 기술에 따른 회로(10)는 실시예의 특징을 한정하는 것으로 고려되어서는 안되며, 그 대신에, 일반적인 예시와 배경기 술을 위하여 제공되며, 또한, 개신된 실시예에 의해 달성된 개선 사항을 위한 맥락을 설명하기 위하여 제공된다.
LOD 전압 레귤레이터 회로로서 기능하는 회로(90)는 일반적으로 공급 전압(12), 전류원(20) 및 FET 트랜지스터(92)에 연결된 트랜지스터(14)를 포함한다. 또한, 트랜지스터(26)는 노드 G에서 저항기(38)와 저항기(28)에 연결된다. 또한, 트랜지스터(26)는 노드 D에서 저항기(28)에 연결되는 트랜지스터(24)에 연결된다. 도 5에 도시된 시스템 또는 회로(90)에서, 커패시터(22)는 일반적으로 노드 C 및 D 사이에 배치된다. 도 5에 도시된 구성에서, 도 1에 도시된 구성과는 다르게, 커패시터(22)는 큰 밀러 효과를 이용함으로써 우수한 보상을 제공하면서 Vout(즉, 출력 전압(37))보다 다 작은 전압을 바람직하게 견디도록 선택된다. 따라서, 도 5에 도시된 커패시터(22)는 회로(90)를 위한 피드백 보상 부품으로서 기능한다. 커패시터(22)는, 예를 들어, 바이폴라 접합 커패시터 또는 산화 커패시터로 제공될 수 있다. 커패시터(22)는 일반적으로 노드 E/C 및 노드 D 사이에 배치된다. 노드 D는 트랜지스터(24)의 이미터에 위치한다. 또한, 노드 D는 저항기(28)에 연결된다.
저항기(30, 32)는 노드 B에 연결되며, 노드 C는 FET 트랜지스터(92), 저항기(30), 커패시터(22), 커패시터(34) 및 저항기(36)에 연결된다. 전형적인 부하의 일부일 수 있는 커패시터(34)는 전기 부하로 기능하는 저항기(36)와 병렬로 구성된다. 저항기(30, 32)는 서로 직렬로 위치하며, 커패시터(34) 및 저항기(36)와 병렬 로 배치된다. 전압 출력(37)은 노드 C로부터 얻어질 수 있다.
따라서, 회로(90)는 피드백 보상이 어떻게 달성되는지를 변경함으로써 구성될 수 있는 LDO 레귤레이터와 연계한 기본적인 회로 토폴로지를 구현한다. 회로(90)는 바이폴라 기술을 이용하여 구현될 수 있다. 커패시터(22)(예를 들어, 바이폴라 접합 커패시터)에 걸린 전압에 대한 의존성은 제거될 수 있으며, 이에 따라 커패시터의 필요한 크기가 감소된다. 이러한 감소는 특히 접합 커패시터가 이용될 때 더 높은 전압에서 유효 커패시턴스가 낮아지는 것을 방지하기 위하여 커패시터(22)에 일정하게 걸리는 전압과 결합된 밀러 효과의 개선된 사용의 결과이다. 또한, 입력 견고성(즉, 최대 공급 전압 및 ESD 내성)은 이에 따라 공급 전압(12)에 연결된 커패시터를 구비하지 않음으로써 개선된다. 또한, 동일한 효과가 피드백 보상 커패시터(23)에 관하여 도 3에 도시된 회로(60)와 관련된다. 명백하게 이러한 이점은 도 1 및 2에 도시된 종래 기술에 따른 구성을 통해서는 가능하지 않다.
전술한 바에 따라, 공급 전압(12)에 연결되고 LDO 전압 레귤레이터 회로(즉, 회로(60, 90))를 포함하는 개선된 LDO 레귤레이터 장치가 개시되었다는 것이 이해될 수 있으며, LDO 전압 레귤레이터 회로(60 또는 90)로부터 적어도 하나의 출력 전압을 생성하기 위하여 적어도 하나의 입력 전압이 LDO 전압 레귤레이터 회로(60 또는 90)에 연결된다. 또한, LDO 레귤레이터 회로(60 또는 90)에 일체화된 피드백 보상 부품(22 또는 23)이 제공될 수 있다. 피드백 보상 부품(22 또는 23)은 공급 전압(12)과 관련된 고전압을 견디고 LDO 전압 레귤레이터 회로(60 또는 90)로부터 출력 전압(37)을 생성하기 위하여 LDO 전압 레귤레이터 회로(60 또는 90)와 관련된 밀러 효과를 이용하도록 LDO 전압 레귤레이터 회로(60 또는 90) 내에 일반적으로 배치된다.
피드백 보상 부품(22 또는 23)은 예를 들어, 바이폴라 접합 커패시터 또는 유전 커패시터와 같은 커패시터로서 구현될 수 있다. 유전 커패시터로 제공되는 경우, 예를 들어, 피드백 보상 부품(22 및/또는 23)은 유전 재료층의 각 측 상에 배치된 2개의 금속 시트로 이루어진 유전 커패시터로 구성될 수 있다. 유전체는 절연체인 유리 또는 플라스틱(폴리머)과 같은 재료이다. 유전체의 작용은 그 유전상수값에 의해 결정된다.
이러한 전압 레귤레이터 회로(60 또는 90)와 같은 것을 구현함으로써, 피드백 보상 부품 또는 커패시터(22, 23)에 걸린 공급 전압의 의존성은 제거될 수 있으며, 커패시터(22, 23)의 필요한 크기가 감소된다. 이러한 감소는 더 높은 전압에서 유효 커패시턴스가 낮아지는 것을 방지하기 위하여 피드백 보상 부품 또는 커패시터(22, 23)에 일정하게 걸리는 전압과 결합된 밀러 효과의 개선된 사용의 결과이다. 또한, 입력 견고성(즉, 최대 공급 전압 및 ESD 내성)은 커패시터(22 또는 23)가 공급 전압 입력에 연결된 구성을 제공하지 않음으로써 개선될 수 있다.
앞에서 개시된 것 및 다른 특징과 기능 또는 그 대체물에 대한 변형이 많은 기타 다른 시스템 또는 애플리케이션과 바람직하게 결합될 수 있다는 것을 이해하여야 한다. 또한, 다양한 현재 예측할 수 없거나 기대할 수 없는 대체물, 수정물, 변형물 또는 개량물이 당업자에 의해 계속해서 이루어질 수 있으며, 이는 다음의 청구항에 의해 포함되도록 의도된다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 공급 전압에 연결되는 LDO 전압 레귤레이터 회로; 및
    커패시터를 포함하는 피드백 보상 부품
    을 포함하고,
    상기 LDO 전압 레귤레이터 회로는 FET 트랜지스터와 전류원에 연결된 제1 트랜지스터 및 제2 저항기와 상기 커패시터에 연결된 제1 저항기를 포함하고,
    상기 커패시터는 제3 저항기와 제3 트랜지스터에 연결된 제2 트랜지스터에 연결되고,
    상기 제3 트랜지스터는 제4 저항기와 상기 제1 트랜지스터에 연결되고,
    상기 제4 저항기는 접지에 연결되며,
    상기 LDO 전압 레귤레이터 회로로부터 적어도 하나의 출력 전압을 생성하도록 적어도 하나의 입력 전압이 상기 LDO 전압 레귤레이터 회로에 입력되고,
    상기 피드백 보상 부품은 상기 LDO 전압 레귤레이터 회로와 일체화되고,
    상기 피드백 보상 부품은 상기 LDO 레귤레이터 회로 내에 위치되어, 상기 공급 전압과 관련된 고전압을 견디고 상기 LDO 전압 레귤레이터 회로로부터 상기 적어도 하나의 출력 전압을 생성하도록 상기 LDO 전압 레귤레이터 회로와 관련된 밀러 효과를 이용하는,
    LDO 전압 레귤레이터 장치.
  6. 제5항에 있어서,
    상기 전류원은 기동 전류를 생성하고, 상기 전류원은 상기 접지에 더 연결되는,
    LDO 전압 레귤레이터 장치.
  7. 공급 전압에 연결되는 LDO 전압 레귤레이터 회로; 및
    상기 LDO 전압 레귤레이터 회로와 일체화되는 피드백 보상 부품
    을 포함하고,
    상기 LDO 전압 레귤레이터 회로로부터 적어도 하나의 출력 전압을 생성하도록 적어도 하나의 입력 전압이 상기 LDO 전압 레귤레이터 회로에 입력되고,
    상기 피드백 보상 부품은 상기 LDO 레귤레이터 회로 내에 위치되어, 상기 공급 전압과 관련된 고전압을 견디고 상기 LDO 전압 레귤레이터 회로로부터 상기 적어도 하나의 출력 전압을 생성하도록 상기 LDO 전압 레귤레이터 회로와 관련된 밀러 효과를 이용하고,
    상기 피드백 보상 부품은 피드백 트랜지스터의 이미터로부터 상기 적어도 하나의 출력 전압이 제공되는 노드로 연결되고, 상기 노드는 부하 저항기와 병렬로 연결된 부하 커패시터를 포함하는 부하에 더 연결되고, 상기 부하 커패시터 및 상기 부하 저항기는 상기 적어도 하나의 출력 전압이 제공되는 상기 노드와 접지 사이에 연결되는,
    LDO 전압 레귤레이터 장치.
  8. 제7항에 있어서,
    상기 피드백 보상 부품은 커패시터를 포함하는,
    LDO 전압 레귤레이터 장치.
KR1020087008376A 2005-09-07 2006-09-05 Ｌｄｏ 전압 레귤레이터 Expired - Fee Related KR101407924B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/221,467 2005-09-07
US11/221,467 US7245115B2 (en) 2005-09-07 2005-09-07 Low drop out voltage regulator
PCT/US2006/034521 WO2007030439A1 (en) 2005-09-07 2006-09-05 Low drop out voltage regulator

Publications (2)

Publication Number Publication Date
KR20080045268A KR20080045268A (ko) 2008-05-22
KR101407924B1 true KR101407924B1 (ko) 2014-06-17

Family

ID=37496986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087008376A Expired - Fee Related KR101407924B1 (ko) 2005-09-07 2006-09-05 Ｌｄｏ 전압 레귤레이터

Country Status (5)

Country Link
US (1) US7245115B2 (ko)
EP (1) EP1922598B1 (ko)
KR (1) KR101407924B1 (ko)
CN (1) CN101258457B (ko)
WO (1) WO2007030439A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174251B2 (en) * 2007-09-13 2012-05-08 Freescale Semiconductor, Inc. Series regulator with over current protection circuit
US7737676B2 (en) * 2008-10-16 2010-06-15 Freescale Semiconductor, Inc. Series regulator circuit
US8179108B2 (en) 2009-08-02 2012-05-15 Freescale Semiconductor, Inc. Regulator having phase compensation circuit
CN101847028B (zh) * 2010-04-14 2012-03-28 广州市广晟微电子有限公司 一种超低功耗的动态补偿电路及应用该电路的线性调节器
CN102681577B (zh) * 2011-03-15 2014-06-11 瑞昱半导体股份有限公司 具有交换式及线性电压调节模式的电压调节装置
CN102981544B (zh) * 2012-11-23 2016-04-27 无锡中感微电子股份有限公司 嵌套式米勒补偿方法、电路和低压差稳压器
US9281741B2 (en) * 2013-03-12 2016-03-08 Taiwan Semiconductor Manufacturing Company Limited Start-up circuit for voltage regulation circuit
CN115437445B (zh) * 2022-10-20 2023-12-15 群联电子股份有限公司 稳压电路模块、存储器存储装置及电压控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563501A (en) * 1995-01-20 1996-10-08 Linfinity Microelectronics Low voltage dropout circuit with compensating capacitance circuitry
US6304131B1 (en) * 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
US20030111986A1 (en) 2001-12-19 2003-06-19 Xiaoyu (Frank) Xi Miller compensated nmos low drop-out voltage regulator using variable gain stage
US6822514B1 (en) * 2002-09-16 2004-11-23 National Semiconductor Corporation Amplifier with miller-effect compensation for use in closed loop system such as low dropout voltage regulator

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631598A (en) 1995-06-07 1997-05-20 Analog Devices, Inc. Frequency compensation for a low drop-out regulator
US6225857B1 (en) * 2000-02-08 2001-05-01 Analog Devices, Inc. Non-inverting driver circuit for low-dropout voltage regulator
US6188212B1 (en) * 2000-04-28 2001-02-13 Burr-Brown Corporation Low dropout voltage regulator circuit including gate offset servo circuit powered by charge pump
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
US6373233B2 (en) * 2000-07-17 2002-04-16 Philips Electronics No. America Corp. Low-dropout voltage regulator with improved stability for all capacitive loads
US6333623B1 (en) * 2000-10-30 2001-12-25 Texas Instruments Incorporated Complementary follower output stage circuitry and method for low dropout voltage regulator
US6621675B2 (en) * 2001-02-02 2003-09-16 Broadcom Corporation High bandwidth, high PSRR, low dropout voltage regulator
US6518737B1 (en) * 2001-09-28 2003-02-11 Catalyst Semiconductor, Inc. Low dropout voltage regulator with non-miller frequency compensation
US6522114B1 (en) * 2001-12-10 2003-02-18 Koninklijke Philips Electronics N.V. Noise reduction architecture for low dropout voltage regulators
EP1336912A1 (en) * 2002-02-18 2003-08-20 Motorola, Inc. Low drop-out voltage regulator
US6541946B1 (en) * 2002-03-19 2003-04-01 Texas Instruments Incorporated Low dropout voltage regulator with improved power supply rejection ratio
US6465994B1 (en) * 2002-03-27 2002-10-15 Texas Instruments Incorporated Low dropout voltage regulator with variable bandwidth based on load current
US6989659B2 (en) * 2002-09-09 2006-01-24 Acutechnology Semiconductor Low dropout voltage regulator using a depletion pass transistor
US7173402B2 (en) * 2004-02-25 2007-02-06 O2 Micro, Inc. Low dropout voltage regulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563501A (en) * 1995-01-20 1996-10-08 Linfinity Microelectronics Low voltage dropout circuit with compensating capacitance circuitry
US6304131B1 (en) * 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
US20030111986A1 (en) 2001-12-19 2003-06-19 Xiaoyu (Frank) Xi Miller compensated nmos low drop-out voltage regulator using variable gain stage
US6822514B1 (en) * 2002-09-16 2004-11-23 National Semiconductor Corporation Amplifier with miller-effect compensation for use in closed loop system such as low dropout voltage regulator

Also Published As

Publication number Publication date
CN101258457B (zh) 2013-02-06
CN101258457A (zh) 2008-09-03
US20070052400A1 (en) 2007-03-08
KR20080045268A (ko) 2008-05-22
WO2007030439A1 (en) 2007-03-15
US7245115B2 (en) 2007-07-17
EP1922598A1 (en) 2008-05-21
EP1922598B1 (en) 2019-04-03

Similar Documents

Publication Publication Date Title
KR101407924B1 (ko) Ｌｄｏ 전압 레귤레이터
TWI259346B (en) Voltage regulator
TWI546642B (zh) 二級低壓降線性電源供應系統與方法
JP4263068B2 (ja) 定電圧回路
KR102528632B1 (ko) 볼티지 레귤레이터
KR101278951B1 (ko) 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법
US6600302B2 (en) Voltage stabilization circuit
CN105992981A (zh) 低压差电压调节器电路
EP0793343B1 (en) Current limitation programmable circuit for smart power actuators
JP4344646B2 (ja) 電源回路
CN100432885C (zh) 恒压电路
US10461702B2 (en) Amplifier circuit having poly resistor with biased depletion region
CN110554728A (zh) 一种低压差线性稳压电路
JP2018205814A (ja) 電源回路
JP2860058B2 (ja) 安定化電源回路
CN113098416A (zh) 运算放大电路及开关电源
JP4734518B2 (ja) 電源回路
CN111555741B (zh) 上电清除电路
US20190384344A1 (en) Circuit for Generating a Negative Higher Order Temperature Coefficient Current
EP1094598B1 (en) Frequency compensation of an amplifier
CN118783922A (zh) 电容电路
JP2024036808A (ja) 電圧出力回路
CN118349069A (zh) 一种线性稳压器电路和稳定输出电压的控制方法
CN110932532A (zh) 一种用于恒定导通时间控制模式开关电源的纹波注入电路
JP2018084970A (ja) リニアレギュレータ

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20080407

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110829

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130328

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130916

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140317

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140610

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140611

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170330

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180607

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180607

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200321