[go: up one dir, main page]

KR101392162B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101392162B1
KR101392162B1 KR1020080013953A KR20080013953A KR101392162B1 KR 101392162 B1 KR101392162 B1 KR 101392162B1 KR 1020080013953 A KR1020080013953 A KR 1020080013953A KR 20080013953 A KR20080013953 A KR 20080013953A KR 101392162 B1 KR101392162 B1 KR 101392162B1
Authority
KR
South Korea
Prior art keywords
driving
electrode
layer
switching
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080013953A
Other languages
English (en)
Other versions
KR20090088579A (ko
Inventor
정광철
이백운
고준철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080013953A priority Critical patent/KR101392162B1/ko
Priority to US12/338,870 priority patent/US8268681B2/en
Publication of KR20090088579A publication Critical patent/KR20090088579A/ko
Priority to US13/589,866 priority patent/US8772779B2/en
Application granted granted Critical
Publication of KR101392162B1 publication Critical patent/KR101392162B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H10K30/353—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains comprising blocking layers, e.g. exciton blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

제조 공정의 신뢰성 및 표시 품질을 향상시킬 수 있는 표시 기판 및 이의 제조방법이 개시된다. 표시 기판은 제1 도전층으로 형성된 구동 제어 전극, 제2 도전층으로 형성되고 구동 제어 전극 상에 형성된 구동 입력 전극 및 구동 출력 전극을 포함하는 구동 소자와, 제2 도전층으로 형성된 스위칭 제어 전극, 제3 도전층으로 형성되고 스위칭 제어 전극 상에 형성된 스위칭 입력 전극 및 스위칭 출력 전극을 포함하는 스위칭 소자와, 제2 도전층으로 형성되고 스위칭 제어 전극과 연결된 게이트 라인과, 제3 도전층으로 형성되고 구동 입력 전극과 연결된 데이터 라인과, 제3 도전층으로 형성되고 구동 입력 전극과 전기적으로 연결된 구동 전압 라인과, 구동 출력 전극과 전기적으로 연결된 전계 발광 소자를 포함한다. 이에 따라, 상, 하 패턴들 사이의 미스 얼라인을 방지함으로써 제조 공정의 신뢰성을 향상시키고, 개구율을 증가시켜 표시 품질을 향상시킬 수 있다.
Figure R1020080013953
AMOLED, 미스 얼라인, 고상결정화, 바텀 게이트, 구동 소자, 스위칭 소자

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THEREOF}
본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 전계 발광 표시 장치용 표시 기판 및 이의 제조 방법에 관한 것이다.
최근에는 액정 표시 장치의 문제점들을 극복할 수 있는 표시 장치로서, 유기 발광 표시 장치(Organic Light Emitting Diode Display, OLED display)가 주목받고 있다. 유기 발광 표시 장치는 두 개의 전극들과 그 사이에 배치되는 유기 발광층을 포함하고, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 상기 유기 발광층에서 결합하여 여기자(exciton)를 형성하며, 여기자가 에너지를 방출하면서 발광한다. 유기 발광 표시 장치는 자발광 소자로서 별도의 광원이 필요 없으므로 소비전력 측면에서 유리할 뿐만 아니라, 응답 속도, 시야각 및 대비비 등의 표시 품질도 우수하다.
한편, 능동 매트릭스 방식의 유기 발광 표시 장치는 신호선에 연결되어 데이터 전압을 제어하는 스위칭 박막 트랜지스터(switching thin film transistor)와 이로부터 전달받은 데이터 전압을 제어 전극으로 인가하여 발광 소자에 전류를 흘 리는 구동 박막 트랜지스터(driving thin film transistor)를 포함한다.
유기 발광 표시 장치가 최적의 특성을 나타내기 위하여 스위칭 박막 트랜지스터와 구동 박막 트랜지스터에 요구되는 특성이 서로 다르다. 스위칭 박막 트랜지스터는 높은 온/오프 전류 비(Ion/Ioff) 특성이 요구되는 반면, 구동 박막 트랜지스터는 발광 소자에 충분한 전류를 흘릴 수 있도록 높은 이동성(mobility) 및 안정성(stability)이 요구된다.
이를 위해 구동 박막 트랜지스터는 일반적으로 높은 전자 이동도를 갖는 다결정 실리콘 박막 트랜지스터를 적용하고 있다. 상기 다결정 실리콘 박막 트랜지스터를 제조하기 위해 대략 600℃ 내지 대략 700℃의 고온 퍼니스에서 비정질 실리콘을 열처리하여 다결정 실리콘으로 결정화시키는 방법을 이용하고 있다. 그러나, 상기와 같은 열처리 공정을 거치는 경우, 유리 기판의 팽창으로 인해 상, 하 패턴들 간의 미스 얼라인이 발생하여 제조 공정의 신뢰성을 저하시키는 요인이 되고 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 미스 얼라인의 방지하고 개구율을 증가시킨 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 구동 소자, 스위칭 소자, 게이트 라인, 데이터 라인, 구동 전압 라인 및 전계 발광 소자 를 포함한다. 상기 구동 소자는 제1 도전층으로 형성된 구동 제어 전극, 제2 도전층으로 형성되고 상기 구동 제어 전극 상에 형성된 구동 입력 전극 및 구동 출력 전극을 포함한다. 상기 스위칭 소자는 상기 제2 도전층으로 형성된 스위칭 제어 전극, 제3 도전층으로 형성되고 상기 스위칭 제어 전극 상에 형성된 스위칭 입력 전극 및 스위칭 출력 전극을 포함한다. 상기 게이트 라인은 상기 제2 도전층으로 형성되고 상기 스위칭 제어 전극과 연결된다. 상기 데이터 라인은 상기 제3 도전층으로 형성되고 상기 구동 입력 전극과 연결된다. 상기 구동 전압 라인은 상기 제3 도전층으로 형성되고 상기 구동 입력 전극과 전기적으로 연결된다. 상기 전계 발광 소자는 상기 구동 출력 전극과 전기적으로 연결된다.
상기 구동 소자는 상기 구동 제어 전극 상에 형성된 제1 액티브 패턴을 포함한다. 상기 제1 액티브 패턴은 다결정 실리콘으로 형성될 수 있다.
상기 스위칭 소자는 상기 스위칭 제어 전극 상에 형성된 제2 액티브 패턴을 포함한다. 상기 제2 액티브 패턴은 비정질 실리콘으로 형성될 수 있다.
상기 구동 소자는 상기 구동 제어 전극이 상기 스위칭 출력 전극과 직접 콘택함으로써 상기 스위칭 소자와 전기적으로 연결된다. 상기 구동 소자는 상기 구동 입력 전극이 상기 구동 전압 라인과 직접 콘택하여 전기적으로 연결된다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 다른 표시 기판의 제조 방법은 베이스 기판 상에 제1 도전층, 층간 절연막 및 액티브층을 순차적으로 형성하고, 상기 액티브층, 상기 층간 절연막 및 상기 제1 도전층을 동시에 패터닝하여, 제1 액티브 패턴, 절연 패턴 및 구동 제어 전극을 형성한다. 상기 제1 액티 브 패턴이 형성된 베이스 기판 상에 제2 도전층으로 게이트 라인과 연결된 스위칭 제어 전극, 상기 제1 액티브 패턴과 중첩된 구동 입력 전극 및 구동 출력 전극을 형성하고, 상기 구동 출력 전극이 형성된 베이스 기판 상에 제3 도전층으로 상기 게이트 라인과 교차하는 데이터 라인, 스위칭 입력 전극, 스위칭 출력 전극 및 상기 구동 입력 전극과 전기적으로 연결된 구동 전압 라인을 형성하며, 상기 구동 출력 전극과 전기적으로 연결된 전계 발광 소자를 형성한다.
상기 구동 제어 전극을 형성하기 전에, 상기 액티브층을 결정화시킬 수 있다. 상기 액티브층은 비정질 실리콘으로 형성되고, 상기 액티브층이 다결정 실리콘으로 결정화될 수 있다. 상기 제1 액티브 패턴은 다결정 실리콘을 포함한다.
이와 같은 표시 기판 및 이의 제조 방법에 따르면, 구동 소자의 구동 제어 전극, 절연 패턴, 제1 액티브 패턴을 하나의 마스크로 패터닝함으로써 상기 구동 제어 전극과 상기 제1 액티브 패턴 사이에 발생할 수 있는 미스 얼라인을 방지할 수 있다. 이에 따라, 제품 및 제조 공정의 신뢰성을 향상시킬 수 있다.
또한, 구동 소자와 스위칭 소자를 직접적으로 콘택 시켜 전기적으로 연결시킴으로써 표시 기판의 개구율을 증가시켜 표시 품질을 향상시킬 수 있다.
이하, 본 발명의 일 실시예에 따른 표시 기판 및 이의 제조 방법에 대해서 첨부한 도면을 참조하여 상세하게 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 층(막) 또는 패턴들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 패턴 또는 구조물들이 기판, 각 층(막) 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 패턴 또는 구조물들이 직접 기판, 각 층(막) 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이고, 도 2는 도 1의 I-I’라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 단위 화소 내에 전계 발광 소자(200)가 형성된 표시 기판이다. 상기 표시 기판은 복수의 신호선들(132, 162, 166) 및 이들에 연결되어 대략 매트릭스 형태로 배열된 복수의 단위 화소들을 포함한다. 각 단위 화소는 스위칭 소자(Qs), 구동 소자(Qd), 전계 발광 소자(200) 및 스토리지 캐패시터(Cst)를 포함한다.
상기 표시 기판은 베이스 기판(110) 상에 형성된 게이트 라인(132), 데이터 라인(162), 구동 전압 라인(166), 구동 소자(Qd), 스위칭 소자(Qs), 애노드(PE), 격벽 패턴(182), 발광층(202) 및 캐소드(CE)를 포함한다.
상기 애노드(PE), 상기 발광층(202) 및 상기 캐소드(CE)가 상기 전계 발광 소자(200)를 정의한다.
상기 게이트 라인은 게이트 신호(또는 주사 신호)를 전달하는 신호선으로, 상기 게이트 라인(132)은 상기 표시 기판의 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 다른 제2 방향(D2)으로 복수개가 병렬로 배열된다. 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 서로 수직할 수 있다.
상기 데이터 라인(162)은 데이터 신호를 전달하는 신호선으로, 상기 제2 방향(D2)으로 연장되며, 상기 제1 방향(D1)으로 복수개가 병렬로 배열된다. 상기 데이터 라인(162)은 상기 게이트 라인(132)과 교차한다.
상기 구동 전압 라인(166)은 구동 전압을 전달하는 신호선으로, 서로 인접한 데이터 라인들(162) 사이에 배치되고, 상기 제1 방향(D1)으로 서로 인접한 화소들에 구동 전압을 전달한다. 이와 달리, 하나의 데이터 라인(162)과 대응하는 하나의 구동 전압 라인(166)이 형성될 수 있다.
상기 구동 소자(Qd)는 구동 제어 전극(121), 구동 입력 전극(136b) 및 구동 출력 전극(136a)을 포함한다. 상기 구동 소자(Qd)는 상기 스위칭 소자(Qs), 상기 전계 발광 소자(200) 및 상기 구동 전압 라인(166)과 전기적으로 연결된다.
상기 구동 입력 전극(136b)과 상기 구동 출력 전극(136a)은 상기 구동 제어 전극(121) 상에 형성되고, 서로 이격되어 배치된다. 상기 구동 소자(Qd)는 상기 구동 제어 전극(121)과 상기 구동 입력 전극(136b) 사이에 형성되고, 상기 구동 제어 전극(121)과 상기 구동 출력 전극(136a) 사이에 형성된 제1 액티브 패턴(AP1)을 포함한다. 상기 제1 액티브 패턴(AP1)의 형상은 상기 구동 제어 전극(121)의 형상과 동일할 수 있다. 즉, 상기 제1 액티브 패턴(AP1)의 측벽들은 상기 구동 제어 전극(121)의 측벽들과 일치할 수 있다.
상기 제1 액티브 패턴(AP1)은 제1 반도체층(127) 및 제1 오믹 콘택층(129)을 포함한다. 상기 구동 소자(Qd)는 상기 전계 발광 소자(200)에 구동 전압을 인가하기 위한 소자이므로 전기 이동도가 높은 것이 바람직하다. 이를 위해, 상기 제1 반도체층(127)은 미세 결정질 실리콘 또는 다결정 실리콘을 포함한다. 상기 제1 오믹 콘택층(129)은 n형 불순물이 고농도로 도핑된 미세 결정질 실리콘 또는 다결정 실리콘을 포함한다.
상기 스위칭 소자(Qs)는 스위칭 제어 전극(134), 스위칭 입력 전극(164a) 및 스위칭 출력 전극(164b)을 포함한다. 상기 스위칭 출력 전극(164b)은 상기 구동 제어 전극(121)과 콘택함으로써, 상기 스위칭 소자(Qs)와 상기 구동 소자(Qd)를 전기적으로 연결시킨다. 상기 스위칭 소자(Qs)는 상기 게이트 라인(132)에 인가되는 게이트 신호에 응답하여 상기 데이터 라인(162)에 인가되는 데이터 신호를 상기 구동 소자(Qd)에 전달한다.
상기 스위칭 제어 전극(134)은 상기 게이트 라인(132)과 연결되고, 상기 스위칭 입력 전극(164a)은 상기 데이터 라인(162)과 연결되며, 상기 스위칭 출력 전극(164b)은 상기 스위칭 입력 전극(164a)과 이격된다. 상기 스위칭 소자(Qs)는 상기 스위칭 제어 전극(134)과 상기 스위칭 입력 전극(164a) 사이에 형성되고, 상기 스위칭 제어 전극(134)과 상기 스위칭 출력 전극(164b) 사이에 형성된 제2 액티브 패턴(AP2)을 포함한다.
상기 제2 액티브 패턴(AP2)은 제2 반도체층(152) 및 제2 오믹 콘택층(154)을 포함한다. 상기 제2 반도체층(152)은 비정질 실리콘을 포함한다. 상기 제2 오믹 콘 택층(154)은 n형 불순물이 고농도로 도핑된 비정질 실리콘을 포함한다.
상기 구동 제어 전극(121)은 제1 도전층을 패터닝하여 형성한 제1 패턴이다. 상기 제1 패턴 상에는 절연 패턴(123)이 형성된다. 상기 절연 패턴(123) 상에 상기 제1 액티브 패턴(AP1)이 형성된다. 상기 절연 패턴(123)의 형상은 상기 구동 제어 전극(121) 및 상기 제1 액티브 패턴(AP1)의 형상들과 동일할 수 있다. 즉, 상기 절연 패턴(123)의 측벽들은 상기 구동 제어 전극(121)의 측벽들 및 상기 제1 액티브 패턴(AP1)의 측벽들과 일치할 수 있다.
상기 구동 제어 전극(121), 상기 절연 패턴(123) 및 상기 제1 액티브 패턴(AP1)의 형상들이 서로 동일한 것은 제조 공정 중에서 상기 구동 제어 전극(121), 상기 절연 패턴(123) 및 상기 제1 액티브 패턴(AP1)을 하나의 마스크를 이용하여 형성하기 때문이다. 상기 구동 제어 전극(121), 상기 절연 패턴(123) 및 상기 제1 액티브 패턴(AP1)을 하나의 마스크를 이용하여 형성함으로써 상기 구동 제어 전극(121)과 상기 제1 액티브 패턴(AP1) 간의 미스 얼라인을 방지할 수 있다.
상기 게이트 라인(132), 상기 스위칭 제어 전극(134), 상기 구동 입력 전극(136b), 상기 구동 출력 전극(136a)은 제2 도전층을 패터닝하여 형성한 제2 패턴이다. 상기 제2 패턴 상에는 제1 절연층(140)이 형성될 수 있다. 상기 제1 절연층(140) 상에 상기 제2 액티브 패턴(AP2)이 형성될 수 있다.
상기 데이터 라인(162), 상기 스위칭 입력 전극(164a), 상기 스위칭 출력 전극(164b) 및 상기 구동 전압 라인(166)은 제3 도전층을 패터닝하여 형성한 제3 패턴이다. 상기 제3 패턴 상에는 제2 절연층(170)이 형성될 수 있다. 상기 제2 절연 층(170) 상에 상기 애노드(PE), 상기 격벽 패턴(182), 상기 발광층(202) 및 상기 캐소드(CE)가 형성될 수 있다.
상기 스토리지 캐패시터(Cst)는 상기 구동 소자(Qd)의 상기 구동 제어 전극(121)과 상기 구동 입력 전극(136b) 사이에 연결된다. 상기 스토리지 캐패시터(Cst)는 서로 다른 2개의 전극들로 정의되는 상기 구동 제어 전극(121)과 상기 구동 입력 전극(136b)과, 유전층으로 정의되는 상기 절연 패턴(123)을 포함한다. 상기 스토리지 캐패시터(Cst)는 상기 구동 제어 전극(121)에 인가되는 상기 데이터 신호를 충전할 수 있다.
상기 절연 패턴(123), 상기 제1 액티브 패턴(AP1) 및 상기 제1 절연층(140)은 상기 구동 제어 전극(121)의 일부를 노출시키는 제1 콘택홀(CNT1)을 포함한다. 상기 구동 소자(Qd)와 상기 스위칭 소자(Qs)는 상기 구동 제어 전극(121)이 상기 제1 콘택홀(CNT1)을 통해 상기 스위칭 출력 전극(164b)과 직접 콘택함으로써 전기적으로 연결될 수 있다.
상기 제1 절연층(140)은 상기 구동 입력 전극(136b)의 일부를 노출시키는 제2 콘택홀(CNT2)을 포함한다. 상기 구동 소자(Qd)와 상기 구동 전압 라인(166)은 상기 구동 입력 전극(136b)이 상기 제2 콘택홀(CNT2)을 통해 상기 구동 전압 라인(166)과 직접 콘택함으로써 전기적으로 연결될 수 있다.
상기 제1 절연층(140) 및 상기 제2 절연층(170)은 상기 구동 출력 전극(136a)의 일부를 노출시키는 제3 콘택홀(CNT3)을 포함한다. 상기 구동 소자(Qd)와 상기 애노드(PE)는 상기 제3 콘택홀(CNT3)을 통해 직접 콘택함으로써 전기적으 로 연결된다.
상기 격벽 패턴(182)은 상기 게이트 라인(132), 상기 데이터 라인(162), 상기 구동 전압 라인(166), 상기 스위칭 소자(Qs) 및 상기 구동 소자(Qd)를 커버하고, 상기 애노드(PE)의 일부를 노출시키는 개구부(OP)를 포함한다.
상기 전계 발광 소자(200)는 상기 구동 소자(Qd)의 출력 전류의 세기에 따라서 광의 세기를 달리함으로써 원하는 영상을 표시할 수 있다. 상기 발광층(202)은 상기 개구부(OP)에 형성된다. 상기 발광층(202)은 상기 구동 소자(Qd)에서 출력되는 전류가 인가된 상기 애노드(PE)로부터 상기 전류를 전달받는다. 상기 애노드(PE)는 다수 정공(hole)을 상기 발광층(202)에 전달한다. 상기 캐소드(CE)는 상기 격벽 패턴(182) 및 상기 발광층(202)을 커버한다. 상기 캐소드(CE)는 상기 애노드(PE)와 대향하여 상기 발광층(202)에 전자(electron)를 제공한다. 상기 전계 발광 소자(200)의 구동 방법은 다음과 같다.
먼저, 상기 게이트 라인(132)에 게이트 신호가 인가되면 상기 스위칭 소자(Qs)를 통해 상기 데이터 라인(162)에 연결된 상기 스위칭 입력 전극(164a)으로부터 상기 스위칭 출력 전극(164b)에 타이밍 신호가 인가된다. 이에 따라, 상기 타이밍 신호는 상기 스위칭 출력 전극(164b)에 연결된 상기 구동 제어 전극(121)에 인가된다. 상기 구동 제어 전극(121)에 상기 타이밍 신호가 인가되면 상기 구동 소자(Qd)의 상기 제1 액티브 패턴(AP1)에 전기적 채널이 형성되면서 상기 구동 전압 라인(166)으로부터 상기 애노드(PE)로 구동 전압이 인가된다.
상기 구동 전압을 인가받은 상기 애노드(PE)는 상기 발광층(200)에 정 공(hole)을 제공한다. 상기 캐소드(CE)는 외부의 구동 회로부(미도시)로부터 공통 전압을 인가 받아 상기 발광층(200)에 전자(electron)를 제공한다. 상기 발광층(200)에서는 상기 애노드(PE)와 상기 캐소드(CE)로부터 제공된 상기 정공 및 상기 전자가 서로 결합하여 여기자(exciton)를 형성한다. 상기 여기자는 기저 상태로 떨어지면서 광을 발생한다. 이에 따라, 상기 광이 상기 발광층(200)에서 상기 애노드(PE) 방향으로 출사된다.
본 발명의 일 실시예에서는 스위칭 소자 1개와 구동 소자 1개만을 도시하였지만 이들 외에 적어도 하나의 박막 트랜지스터 및 이를 구동하기 위한 복수의 배선을 더 포함함으로써, 장시간 구동하여도 상기 전계 발광 소자(200) 및 상기 구동 소자(Qd)가 열화되는 것을 방지하여 표시 기판의 수명이 단축되는 것을 방지할 수 있다.
이하, 도 3 내지 도 12를 참조하여 도 2에 도시된 본 발명의 일 실시예에 따른 표시 기판을 제조하는 방법을 설명하기로 한다.
도 3 내지 도 12는 도 1 및 도 2에 도시된 표시 기판을 제조하는 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 베이스 기판(110) 상에 제1 도전층(120), 층간 절연막(122) 및 제1 액티브층(124, 126)을 순차적으로 형성한다.
상기 베이스 기판(110)은 투명하고 절연성을 갖는 기판일 수 있다. 상기 베이스 기판(110)은 예를 들어, 유리 기판, 플라스틱 기판 등일 수 있다.
상기 제1 도전층(120)은 전자가 이동할 수 있는 도전 물질로 형성될 수 있다. 상기 제1 도전층(120)은 금속층일 수 있다. 이와 달리, 상기 제1 도전층(120)은 n형 불순물이 고농도로 도핑된 반도체층일 수 있다. 상기 제1 도전층(120)은 이후에 패터닝되어 구동 소자의 구동 제어 전극으로만 이용되므로 저저항 여부와는 무관할 수 있다. 상기 제1 도전층(120)은 예를 들어, 대략 500Å의 두께로 상기 베이스 기판(110) 상에 형성될 수 있다.
상기 층간 절연막(122)은 상기 제1 도전층(120)과 상기 제1 액티브층(124, 126)을 절연시킨다. 상기 층간 절연막(122)은 예를 들어, 질화 실리콘, 산화 실리콘 등으로 형성될 수 있다. 상기 층간 절연막(122)은 예를 들어, 대략 1000Å 내지 대략 2000Å의 두께로 상기 제1 도전층(120) 상에 형성될 수 있다.
상기 제1 액티브층(124, 126)은 상기 층간 절연막(122) 상에 순차적으로 형성된 예비 반도체층(124) 및 예비 오믹 콘택층(126)을 포함한다. 상기 예비 반도체층(124)은 비정질 실리콘으로 형성된다. 상기 예비 오믹 콘택층(126)은 n형 불순물이 고농도로 도핑된 비정질 실리콘으로 형성된다. 상기 제1 액티브층(124, 126)은 예를 들어, 대략 500Å 내지 대략 1000Å의 두께로 상기 층간 절연막(122) 상에 형성될 수 있다.
이어서, 상기 제1 액티브층(124, 126)을 결정화시킨다. 상기 제1 액티브층(124, 126)은 예를 들어, SPC(Solid Phase Crystallization) 결정화법으로 결정화한다. 즉, 상기 제1 도전층(120), 상기 층간 절연막(122) 및 상기 제1 액티브층(124, 126)이 형성된 베이스 기판(110)을 열처리한다. 상기 열처리의 온도는 예 를 들어, 대략 600℃ 내지 대략 700℃일 수 있다. 이에 따라, 비정질 실리콘을 포함하는 상기 제1 액티브층(124, 126)이 다결정 실리콘으로 결정화된다.
도 4를 참조하면, 결정화된 상기 제1 액티브층(124, 126)이 형성된 베이스 기판(110) 상에 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층을 하나의 마스크를 이용하여 패터닝하여 포토 패턴(미도시)을 형성한다. 이하, 결정화된 상기 예비 반도체층(124)을 "제1 반도체층(127)"으로 지칭하고, 결정화된 상기 예비 오믹 콘택층(126)을 "제1 오믹 콘택층(129)"으로 지칭하여 설명하기로 한다.
상기 포토 패턴을 식각 방지막으로 이용하여 상기 제1 오믹 콘택층(129), 상기 제1 반도체층(127), 상기 층간 절연막(122) 및 상기 제1 도전층(120)을 순차적으로 식각하여 패터닝한다. 예를 들어, 상기 제1 오믹 콘택층(129), 상기 제1 반도체층(127) 및 상기 층간 절연막(122)은 식각 가스를 이용하는 건식 식각 공정을 통해 패터닝할 수 있다. 상기 제1 도전층(120)은 건식 식각 또는 습식 식각을 통해 패터닝할 수 있다.
이에 따라, 상기 제1 오믹 콘택층(129) 및 상기 제1 반도체층(127)은 제1 액티브 패턴(AP1)을 형성하고, 상기 층간 절연막(122)은 상기 제1 액티브 패턴(AP1) 하부에 배치된 절연 패턴(123)을 형성하며, 상기 제1 도전층(120)은 상기 절연 패턴(123) 하부에 배치된 구동 제어 전극(121)을 형성한다.
이와 같이, 상기 제1 도전층(120), 상기 층간 절연막(122) 및 상기 제1 액티브층(124, 126)이 상기 베이스 기판(110)의 전면에 형성된 상태에서 상기 제1 액티브층(124, 126)을 결정화시키고, 상기 제1 액티브층(124, 126)을 결정화시킨 후에 상기 구동 제어 전극(121), 상기 절연 패턴(123) 및 상기 제1 액티브 패턴(AP1)을 형성함으로써 상기 구동 제어 전극(121)과 상기 제1 액티브 패턴(AP1) 사이의 미스 얼라인을 미연에 방지할 수 있다.
도 5를 참조하면, 상기 구동 제어 전극(121), 상기 절연 패턴(123) 및 상기 제1 액티브 패턴(AP1)이 형성된 베이스 기판(110) 상에 제2 도전층(130)을 형성한다. 상기 제2 도전층(130)은 예를 들어, 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 상기 제2 도전층(130)은 물리적 성질이 서로 다른 2개 이상의 금속층으로 형성될 수 있다.
상기 제2 도전층(130)이 형성된 베이스 기판(110) 상에 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 제2 도전층(130)을 패터닝한다. 예를 들어, 상기 제2 도전층(130)은 습식 식각 공정을 통해 패터닝할 수 있다.
도 6을 참조하면, 상기 제2 도전층(130)을 패터닝하여 게이트 라인(132) 및 스위칭 제어 전극(134)을 형성하고, 구동 출력 전극(136a) 및 구동 입력 전극(136b)을 형성한다. 상기 구동 출력 전극(136a) 및 상기 구동 입력 전극(136b)이 형성됨으로써 상기 표시 기판의 구동 소자(Qd)가 구성될 수 있다.
상기 게이트 라인(132) 및 상기 스위칭 제어 전극(134)은 상기 베이스 기판(110)과 직접 접촉하여 형성될 수 있다. 상기 제1 액티브 패턴(AP1)을 형성하는 공정에서 상기 층간 절연막(122)은 상기 구동 제어 전극(121) 상에만 잔류하고, 상 기 구동 제어 전극(121)을 제외한 상기 베이스 기판(110) 상의 상기 층간 절연막(122)은 제거됨으로써 상기 게이트 라인(132) 및 상기 스위칭 제어 전극(134)은 상기 베이스 기판(110)과 직접 접촉할 수 있다. 상기 스위칭 제어 전극(134)은 상기 게이트 라인(132)과 연결된다.
상기 구동 출력 전극(136a) 및 상기 구동 입력 전극(136b)은 상기 제1 액티브 패턴(AP1) 상에 형성된다. 상기 구동 출력 전극(136a) 및 상기 구동 입력 전극(136b)은 서로 이격되어 형성된다. 상기 구동 출력 전극(136a) 및 상기 구동 입력 전극(136b) 사이로 상기 제1 오믹 콘택층(129)이 노출될 수 있다.
이어서, 상기 구동 출력 전극(136a) 및 상기 구동 입력 전극(136b)을 식각 방지막으로 이용하여 노출된 상기 제1 오믹 콘택층(129)을 제거하고, 상기 제1 반도체층(127)이 노출됨으로써 상기 구동 소자(Qd)의 제1 채널부(CH1)를 형성할 수 있다.
한편, 상기 제2 도전층(130)을 패터닝하는 공정에서, 상기 구동 제어 전극(121) 상의 상기 제1 액티브 패턴(AP1)의 일부를 노출시키도록 상기 제2 도전층(130)을 식각한다. 상기 구동 제어 전극(121) 상에 노출된 상기 제1 액티브 패턴(AP1)이 형성된 영역을 "콘택 영역"으로 정의하고, 도면에서 "CNTA"로 표시한다. 후속 공정에서, 상기 콘택 영역에는 제1 콘택홀이 형성된다.(도면 3 참조)
이어서, 상기 스위칭 제어 전극(134) 및 상기 구동 소자(Qd)가 형성된 베이스 기판(110) 상에 제1 절연층(140)을 형성한다. 상기 제1 절연층(140)은 예를 들어, 질화 실리콘, 산화 실리콘 등으로 형성될 수 있다.
도 7을 참조하면, 상기 제1 절연층(140)이 형성된 베이스 기판(110) 상에 제2 반도체층(152) 및 제2 오믹 콘택층(154)을 순차적으로 형성한다. 상기 제2 반도체층(152)은 비정질 실리콘으로 형성될 수 있다. 상기 제2 오믹 콘택층(154)은 n형 불순물이 고농도로 도핑된 비정질 실리콘으로 형성될 수 있다.
상기 제2 반도체층(152) 및 상기 제2 오믹 콘택층(154)을 패터닝하여 상기 스위칭 제어 전극(134) 상에 잔류하는 제2 액티브 패턴(AP2)을 형성한다. 상기 스위칭 제어 전극(134)을 제외한 상기 베이스 기판(110)의 다른 영역 상에 형성된 상기 제2 반도체층(152) 및 상기 제2 오믹 콘택층(154)을 제거되고, 상기 스위칭 제어 전극(134) 상의 상기 제1 절연층(140) 상에 상기 제2 반도체층(152) 및 상기 제2 오믹 콘택층(154)이 잔류하여 상기 제2 액티브 패턴(AP2)을 형성할 수 있다.
도 8을 참조하면, 상기 콘택 영역(CNTA) 상의 상기 제1 절연층(140), 상기 제1 액티브 패턴(AP1), 상기 절연 패턴(123)을 제거하여 상기 구동 제어 전극(121)의 일부를 노출시키는 제1 콘택홀(CNT1)을 형성한다.
상기 제1 콘택홀(CNT1)을 형성하는 공정과 동일한 공정에서, 상기 구동 입력 전극(136b) 상의 제1 절연층(140)을 제거하여 상기 구동 입력 전극(136b)의 일부를 노출시키는 제2 콘택홀(CNT2)을 형성한다.
도 9를 참조하면, 상기 제1 콘택홀(CNT1) 및 상기 제2 콘택홀(CNT2)이 형성된 베이스 기판(110) 상에 제3 도전층(미도시)을 형성하고, 상기 제3 도전층을 패터닝하여 데이터 라인(162), 스위칭 입력 전극(164a), 스위칭 출력 전극(164b) 및 구동 전압 라인(166)을 형성한다. 상기 스위칭 입력 전극(164a) 및 상기 스위칭 출 력 전극(164b)이 형성됨으로써 상기 표시 기판의 스위칭 소자(Qs)가 구성될 수 있다.
상기 데이터 라인(162)은 상기 게이트 라인(132)과 교차한다. 상기 스위칭 입력 전극(164a)은 상기 데이터 라인(162)과 연결된다. 상기 스위칭 출력 전극(164b)은 상기 스위칭 입력 전극(164a)과 이격되고, 상기 구동 소자(Qd)의 상기 구동 제어 전극(121)까지 연장되어 상기 제1 콘택홀(CNT1)을 통해 상기 구동 제어 전극(121)과 콘택한다. 상기 스위칭 출력 전극(164b)이 상기 구동 제어 전극(121)과 직접 콘택함으로써 상기 스위칭 소자(Qs)는 상기 구동 소자(Qd)와 전기적으로 연결될 수 있다.
상기 구동 전압 라인(166)은 상기 제2 콘택홀(CNT2)을 통해 상기 구동 입력 전극(136b)과 직접 콘택한다. 이에 따라, 상기 구동 전압 라인(166)과 상기 구동 소자(Qd)가 전기적으로 연결될 수 있다.
이어서, 상기 스위칭 입력 전극(164a) 및 상기 스위칭 출력 전극(164b)을 식각 방지막으로 이용하여 상기 스위칭 입력 전극(164a) 및 상기 스위칭 출력 전극(164b) 사이로 노출된 상기 제2 오믹 콘택층(154)을 제거한다. 이에 따라, 상기 제2 반도체층(152)이 노출됨으로써 상기 스위칭 소자(Qs)의 제2 채널부(CH2)가 형성된다.
도 10을 참조하면, 상기 데이터 라인(162), 상기 스위칭 소자(Qs), 상기 구동 소자(Qd) 및 상기 구동 전압 라인(166)이 형성된 베이스 기판(110) 상에 제2 절연층(170)을 형성한다. 상기 제2 절연층(170)은 예를 들어, 질화 실리콘, 산화 실 리콘 등으로 형성될 수 있다.
도 11을 참조하면, 상기 구동 출력 전극(136a) 상의 상기 제2 절연층(170) 및 상기 제1 절연층(140)을 제거하여 상기 구동 출력 전극(136a)의 일부를 노출시키는 제3 콘택홀(CNT3)을 형성한다.
이어서, 상기 제3 콘택홀(CNT3)이 형성된 베이스 기판(110) 상에 화소 전극층(미도시)을 형성하고, 상기 화소 전극층을 패터닝하여 애노드(PE)를 형성한다. 상기 화소 전극층은 상기 제3 콘택홀(CNT3)을 통해 상기 구동 출력 전극(136a)과 직접 콘택할 수 있다. 이에 따라, 상기 애노드(PE)는 상기 제3 콘택홀(CNT3)을 통해 상기 구동 소자(Qd)와 전기적으로 연결될 수 있다. 상기 화소 전극층은 예를 들어, 인듐 징크 옥사이드(Indium Zinc Oxide, IZO)로 형성될 수 있다.
상기 애노드(PE)는 예를 들어, 상기 게이트 라인(132)과 상기 데이터 라인(162)이 교차하고, 상기 게이트 라인(132)과 상기 구동 전압 라인(166)이 교차하여 구획하는 상기 베이스 기판(110)의 영역에 형성될 수 있다. 상기 베이스 기판(110)의 영역은 상기 제1 절연층(140) 및 상기 제2 절연층(170)이 순차적으로 적층된 구조를 가질 수 있고, 상기 제2 절연층(170) 상에 상기 애노드(PE)가 형성될 수 있다.
도 12를 참조하면, 상기 애노드(PE)가 형성된 베이스 기판(110) 상에 격벽층(180)을 형성한다. 상기 격벽층(180)은 아크릴 수지, 폴리이미드 수지 등의 내열성 및 내용매성을 가지는 유기 물질로 형성될 수 있다. 이와 달리, 상기 격벽층(180)은 산화 실리콘, 산화티탄 등의 무기 물질로 형성될 수 있다. 상기 격벽 층(180)은 단일층이거나, 2층 이상으로 형성될 수 있다. 상기 격벽층(180)은 검정색 안료를 포함하는 감광 물질로 형성될 수 있다.
상기 격벽층(180)을 패터닝하여 개구부(OP)를 포함하는 격벽 패턴(182)을 형성한다. 상기 격벽 패턴(182)은 상기 개구부(OP)를 통해 상기 애노드(PE)의 일부를 노출시키고, 상기 게이트 라인(132), 상기 데이터 라인(162), 상기 구동 전압 라인(166), 상기 스위칭 소자(Qs) 및 상기 구동 소자(Qd)를 커버한다. 상기 제3 콘택홀(CNT3)과 접촉하는 상기 애노드(PE)는 상기 격벽 패턴(182)에 의해서 커버된다.
상기 격벽 패턴(182)이 형성된 베이스 기판(110)의 상기 개구부(OP)에 상기 전계 발광 소자(200)의 발광층(202)을 형성한다. 상기 발광층(202)은 정공 주입/수송층, 발광층 및 전자 주입/수송층의 일부 또는 전부를 포함할 수 있다. 상기 발광층(202)은 예를 들어, 상기 개구부(OP)에 발광 물질을 젯팅하여 형성하거나, 진공 증착법(thermal evaporation)에 의해 형성할 수 있다.
도시하지는 않았으나, 상기 발광층(202)이 형성된 베이스 기판(110) 상에는 보호층 및 흡습층 등이 형성될 수 있다. 또한, 상기 발광층(202)이 형성된 베이스 기판(110) 상에는 수분 침투 및 물리적 충격으로부터 상기 발광층(202)을 보호하기 위한 대향 기판(미도시)이 결합될 수 있다.
이어서, 상기 발광층(202)이 형성된 베이스 기판(110) 상에 캐소드(CE)를 형성한다. 상기 캐소드(CE)는 상기 애노드(PE)보다 일함수(work function)가 작은 재료로 형성되는 것이 바람직하다. 예를 들어, 상기 캐소드(CE)는 알칼리 금속 및 알칼리 토금속 등으로 형성할 수 있다.
이상에서 상세하게 설명한 바에 의하면, 상기 제1 도전층(120), 상기 층간 절연막(122) 및 상기 제1 액티브층(124, 126)이 상기 베이스 기판(110)의 전면에 형성된 상태에서 상기 제1 액티브층(124, 126)을 결정화시키고, 상기 제1 액티브층(124, 126)을 결정화시킨 후에 상기 구동 제어 전극(121), 상기 절연 패턴(123) 및 상기 제1 액티브 패턴(AP1)을 형성함으로써 상기 구동 제어 전극(121)과 상기 제1 액티브 패턴(AP1) 사이의 미스 얼라인을 미연에 방지할 수 있다. 이에 따라, 제품 및 제조 공정의 신뢰성을 향상시킬 수 있다.
또한, 상기 스위칭 소자(Qs)와 상기 구동 소자(Qd), 상기 구동 소자(Qd)와 상기 구동 전압 라인(166)을 직접 콘택시켜 전기적으로 연결함으로써 표시 기판의 개구율을 향상시킬 수 있다. 이에 따라, 표시 품질도 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 I-I’라인을 따라 절단한 단면도이다.
도 3 내지 도 12는 도 1 및 도 2에 도시된 표시 기판을 제조하는 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
132 : 게이트 라인 162 : 데이터 라인
166 : 구동 전압 라인 PE : 애노드
Qd : 구동 소자 121 : 구동 제어 전극
123 : 절연 패턴 AP1 : 제1 액티브 패턴
136a : 구동 출력 전극 136b : 구동 입력 전극
Qs : 스위칭 소자 134 : 스위칭 제어 전극
AP2 : 제2 액티브 패턴 164a : 스위칭 입력 전극
164b : 스위칭 출력 전극 Cst : 스토리지 캐패시터
140 : 제1 절연층 170 : 제2 절연층
182 : 격벽 패턴 202 : 발광층
CNT1, CNT2, CNT3 : 제1, 제2, 제3 콘택홀 CE : 캐소드
200 : 전계 발광 소자

Claims (16)

  1. 제1 도전층으로 형성된 구동 제어 전극, 제2 도전층으로 형성되고 상기 구동 제어 전극 상에 형성된 구동 입력 전극 및 구동 출력 전극을 포함하는 구동 소자;
    상기 제2 도전층으로 형성된 스위칭 제어 전극, 제3 도전층으로 형성되고 상기 스위칭 제어 전극 상에 형성된 스위칭 입력 전극 및 스위칭 출력 전극을 포함하는 스위칭 소자;
    상기 제2 도전층으로 형성되고 상기 스위칭 제어 전극과 연결된 게이트 라인;
    상기 제3 도전층으로 형성되고 상기 구동 입력 전극과 연결된 데이터 라인;
    상기 제3 도전층으로 형성되고 상기 구동 입력 전극과 전기적으로 연결된 구동 전압 라인; 및
    상기 구동 출력 전극과 전기적으로 연결된 전계 발광 소자를 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 구동 소자는
    상기 구동 제어 전극 상에 다결정 실리콘으로 형성된 제1 액티브 패턴; 및
    상기 구동 제어 전극과 상기 제1 액티브 패턴 사이에 형성된 절연 패턴을 포함하는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서, 상기 구동 소자를 커버하도록 형성된 제1 절연층; 및
    상기 제1 절연층 상에 형성되고, 상기 스위칭 소자를 커버하도록 형성된 제2 절연층을 더 포함하는 표시 기판.
  4. 제3항에 있어서, 상기 스위칭 출력 전극은
    상기 절연 패턴, 상기 제1 액티브 패턴 및 상기 제1 절연층에 형성된 제1 콘택홀을 통해 상기 구동 제어 전극과 직접 콘택(direct contact)된 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서, 상기 구동 전압 라인은
    상기 제1 절연층에 형성된 제2 콘택홀을 통해 상기 구동 입력 전극과 직접 콘택된 것을 특징으로 하는 표시 기판.
  6. 제5항에 있어서, 상기 전계 발광 소자는
    상기 제1 및 제2 절연층에 형성된 제3 콘택홀을 통해 상기 구동 출력 전극과 직접 콘택된 애노드;
    상기 애노드와 대향하는 캐소드; 및
    상기 애노드와 상기 캐소드 사이에 개재된 발광층을 포함하는 것을 특징으로 하는 표시 기판.
  7. 제1항에 있어서, 상기 스위칭 소자는
    상기 스위칭 제어 전극 상에 비정질 실리콘으로 형성된 제2 액티브 패턴을 포함하는 것을 특징으로 하는 표시 기판.
  8. 베이스 기판 상에 제1 도전층, 층간 절연막 및 액티브층을 순차적으로 형성하는 단계;
    상기 액티브층, 상기 층간 절연막 및 상기 제1 도전층을 동시에 패터닝하여, 제1 액티브 패턴, 절연 패턴 및 구동 제어 전극을 형성하는 단계;
    상기 제1 액티브 패턴이 형성된 베이스 기판 상에 제2 도전층으로 게이트 라인과 연결된 스위칭 제어 전극, 상기 제1 액티브 패턴과 중첩된 구동 입력 전극 및 구동 출력 전극을 형성하는 단계;
    상기 구동 출력 전극이 형성된 베이스 기판 상에 제3 도전층으로 상기 게이트 라인과 교차하는 데이터 라인, 스위칭 입력 전극, 스위칭 출력 전극 및 상기 구동 입력 전극과 전기적으로 연결된 구동 전압 라인을 형성하는 단계; 및
    상기 구동 출력 전극과 전기적으로 연결된 전계 발광 소자를 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 제1 액티브 패턴, 상기 절연 패턴 및 상기 구동 제어 전극을 형성하는 단계 전에, 상기 액티브층을 결정화하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 제9항에 있어서, 상기 액티브층을 결정화하는 단계는
    상기 제1 도전층, 상기 층간 절연막 및 상기 액티브층이 순차적으로 형성된 베이스 기판을 고온 열처리하는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제10항에 있어서, 상기 제1 액티브 패턴은 다결정 실리콘을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제8항에 있어서, 상기 구동 출력 전극을 형성하는 단계에서 상기 제1 액티브 패턴이 노출된 콘택 영역을 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 구동 전압 라인을 형성하는 단계는
    상기 게이트 라인, 상기 구동 입력 전극 및 상기 구동 출력 전극이 형성된 베이스 기판 상에 제1 절연층을 형성하는 단계;
    상기 절연 패턴, 상기 제1 액티브 패턴 및 상기 제1 절연층을 제거하여 상기 콘택 영역 상에 제1 콘택홀과, 상기 구동 입력 전극 상에 제2 콘택홀을 형성하는 단계;
    상기 제1 및 제2 콘택홀들이 형성된 베이스 기판 상에 상기 제3 도전층을 형성하는 단계; 및
    상기 제3 도전층을 패터닝하여, 상기 제1 콘택홀을 통해 상기 구동 제어 전 극과 직접 콘택된 상기 스위칭 출력 전극 및 상기 제2 콘택홀을 통해 상기 구동 입력 전극과 직접 콘택된 상기 구동 전압 라인을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 전계 발광 소자를 형성하는 단계는
    상기 구동 전압 라인이 형성된 베이스 기판 상에 제2 절연층을 형성하는 단계;
    상기 제1 및 제2 절연층을 제거하여 제3 콘택홀을 형성하는 단계;
    상기 제3 콘택홀을 통해 상기 구동 출력 전극과 직접 콘택되는 애노드를 형성하는 단계;
    상기 애노드 상에 발광층을 형성하는 단계; 및
    상기 발광층 상에 캐소드를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제14항에 있어서, 상기 구동 전압 라인을 형성하는 단계 전에, 상기 스위칭 제어 전극 상에 형성된 상기 제1 절연층 상에 제2 액티브 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제15항에 있어서, 상기 제2 액티브 패턴은 비정질 실리콘을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020080013953A 2008-02-15 2008-02-15 표시 기판 및 이의 제조 방법 Expired - Fee Related KR101392162B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080013953A KR101392162B1 (ko) 2008-02-15 2008-02-15 표시 기판 및 이의 제조 방법
US12/338,870 US8268681B2 (en) 2008-02-15 2008-12-18 Display substrate and method of manufacturing the same
US13/589,866 US8772779B2 (en) 2008-02-15 2012-08-20 Display substrate for driving an electroluminescent element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013953A KR101392162B1 (ko) 2008-02-15 2008-02-15 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090088579A KR20090088579A (ko) 2009-08-20
KR101392162B1 true KR101392162B1 (ko) 2014-05-08

Family

ID=40954661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013953A Expired - Fee Related KR101392162B1 (ko) 2008-02-15 2008-02-15 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US8268681B2 (ko)
KR (1) KR101392162B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383712B1 (ko) * 2007-11-16 2014-04-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101928983B1 (ko) 2011-07-20 2018-12-14 삼성디스플레이 주식회사 표시 기판 제조 방법
CN106229297B (zh) * 2016-09-18 2019-04-02 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759680B1 (en) * 1991-10-16 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device having thin film transistors
US7253440B1 (en) * 1991-10-16 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least first and second thin film transistors
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US7071910B1 (en) * 1991-10-16 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of driving and manufacturing the same
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP4497601B2 (ja) * 1999-11-01 2010-07-07 シャープ株式会社 液晶表示装置の製造方法
KR100497095B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100710170B1 (ko) * 2003-12-30 2007-04-20 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7859494B2 (en) * 2004-01-02 2010-12-28 Samsung Electronics Co., Ltd. Display device and driving method thereof
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
KR101112534B1 (ko) * 2005-03-04 2012-03-13 삼성전자주식회사 유기 발광 표시 소자 및 그 제조 방법
KR101209051B1 (ko) * 2005-05-04 2012-12-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20070041856A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101158896B1 (ko) * 2005-10-28 2012-06-25 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널
KR20070054806A (ko) * 2005-11-24 2007-05-30 삼성전자주식회사 유기 발광 표시 장치
KR101209041B1 (ko) * 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20070059559A (ko) * 2005-12-07 2007-06-12 삼성전자주식회사 표시 장치 및 그 제조 방법
TWI275183B (en) * 2006-01-12 2007-03-01 Ind Tech Res Inst Structure of thin film transistor array and method for making the same
KR20070081829A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20070082685A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 표시 장치 및 그 제조 방법
KR101240651B1 (ko) * 2006-04-12 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP4823989B2 (ja) * 2006-09-11 2011-11-24 北京京東方光電科技有限公司 Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法
KR20080045886A (ko) * 2006-11-21 2008-05-26 삼성전자주식회사 유기막 증착용 마스크 및 그 제조방법, 이를 포함하는유기전계 발광표시장치의 제조방법
KR101377715B1 (ko) * 2006-12-15 2014-03-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR20080060087A (ko) * 2006-12-26 2008-07-01 삼성전자주식회사 표시장치와 그 제조방법
CN100461433C (zh) * 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
EP1950804A2 (en) * 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same

Also Published As

Publication number Publication date
US20090207108A1 (en) 2009-08-20
KR20090088579A (ko) 2009-08-20
US8268681B2 (en) 2012-09-18
US8772779B2 (en) 2014-07-08
US20120306730A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
US8283860B2 (en) Organic light emitting display device and method of fabricating the same
CN101093853B (zh) 有机发光二极管显示器及其制造方法
KR101499235B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20070188089A1 (en) Organic light emitting device and manufacturing method of the same
US8519386B2 (en) Organic light emitting diode display with improved crystallinity of driving semiconductor
US7863602B2 (en) Organic light emitting diode display and method for manufacturing the same
US7336031B2 (en) Organic light emitting display having auxiliary common electrode
CN102074569B (zh) 有机发光二极管显示装置及其制造方法
US8796671B2 (en) Organic light emitting diode display and method of manufacturing the same
EP2144291B1 (en) Organic light emitting display and method of fabricating the same
US7883921B2 (en) Thin film transistor array panel and manufacturing method thereof
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR101506671B1 (ko) 유기 발광 장치 및 그 제조 방법
US7915613B2 (en) Organic light emitting display device and method of manufacturing the same
KR101116093B1 (ko) 반도체장치 및 그 제조방법과 표시장치
CN100539786C (zh) 有机电致发光显示装置及其制造方法
US7626330B2 (en) Organic electroluminescence display device
KR101392162B1 (ko) 표시 기판 및 이의 제조 방법
US20030213955A1 (en) Light emitting apparatus and manufacturing method thereof
KR100943953B1 (ko) 표시 장치의 제조방법
KR101067939B1 (ko) 유기전계발광표시소자의 제조방법
JP2001109396A (ja) Ｅｌ表示装置
KR20070071412A (ko) 스위칭 소자의 제조 방법 및 표시 기판
KR20080006894A (ko) 표시 장치 및 그 제조 방법
KR20060130434A (ko) 유기전계발광표시소자 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080215

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130214

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080215

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140415

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140429

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140429

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180210