[go: up one dir, main page]

KR101373483B1 - 전자 부품의 압축 성형 방법 및 금형 - Google Patents

전자 부품의 압축 성형 방법 및 금형 Download PDF

Info

Publication number
KR101373483B1
KR101373483B1 KR1020110073945A KR20110073945A KR101373483B1 KR 101373483 B1 KR101373483 B1 KR 101373483B1 KR 1020110073945 A KR1020110073945 A KR 1020110073945A KR 20110073945 A KR20110073945 A KR 20110073945A KR 101373483 B1 KR101373483 B1 KR 101373483B1
Authority
KR
South Korea
Prior art keywords
cavity
mold
electronic component
resin
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110073945A
Other languages
English (en)
Other versions
KR20110099198A (ko
Inventor
타카시 타무라
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20110099198A publication Critical patent/KR20110099198A/ko
Application granted granted Critical
Publication of KR101373483B1 publication Critical patent/KR101373483B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

상형(upper mold:2)과 하형(lower mold:3)을 소정의 클로징 압력으로 클로징을 하여, 기판(6)에 실장된 전자 부품(5)의 조(set)를 캐비티(4) 내에서 용융하고 있는 수지 재료(16)에 침지한다. 가압 구동부에 의해 가압 부재(13)를 상형(2)측으로 소정의 가압 구동력으로 가압 구동시킴으로서, 가압 구동력이 제 1 탄성 부재(14)와 제 2 탄성 부재(15)를 통하여, 캐비티 측면 부재(9)에 전달되어, 선단면(9a)이 기판(6)의 표면(6a)에 맞닿는다. 또한, 가압 구동력이 제 2 탄성 부재(15)에 전달됨으로써, 가압 구동력이 캐비티 저면 부재(8)의 각각에 균등하게 전달되어, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)를 균등하게 가압할 수 있다.

Description

전자 부품의 압축 성형 방법 및 금형{Method of Compression-Molding Electronic Components and Mold}
본 발명은, 전자 부품의 압축 성형 방법 및 금형에 관한 것으로, 특히, 수지 재료를 압축 성형함에 의해, 기판에 실장된 전자 부품을 밀봉하는 전자 부품의 압축 성형 방법과, 그것에 이용되는 금형에 관한 것이다.
종래로부터, 전자 부품의 압축 성형용 금형을 이용하여, 기판에 실장된 IC(Integrated Circuit) 등의 전자 부품을 수지 재료로 압축 성형하는 것이 행하여지고 있다. 상형(upper mold)과 하형(lower mold)을 구비한 압축 성형용 금형에 있어서, 우선, 하형에 마련된 캐비티 내에 소정량의 과립상 수지 재료를 공급하고 가열하여 용융한다. 한편, 상형에, 전자 부품이 실장된 면을 아래방향으로 향하게 한 상태로 기판을 세트한다.
다음에, 상형과 하형을 클로징함에 의해, 기판에 장착된 전자 부품을 캐비티 내의 용융한 수지 재료 중에 침지하고, 캐비티의 저면을 이루는 캐비티 저면 부재에 의해 용융한 수지 재료에 소정의 가압력을 가한다. 경화에 필요한 소요 시간의 경과 후, 상형과 하형을 오프닝함으로써, 캐비티의 형상에 대응한 형상으로 압축 성형된 수지 성형체에 전자 부품이 밀봉된 기판이 취출(extract)된다. 또한, 이런 종류의 기술을 개시한 문헌의 하나로서, 일본 특개2004-146556호 공보가 있다.
또한, 전자 부품의 압축 성형용 금형을 이용하여, 1장의 기판에 장착된 복수의 전자 부품을, 소정 수의 수지 성형체 내에 개별적으로 압축 성형하는 것이 행하여지고 있다. 예를 들면, 1장의 기판에 장착한 복수의 전자 부품을 4개의 수지 성형체 내에 개별적으로 압축 성형한 것이 행하여지고, 4개의 수지 성형체의 각각에 소정 수의 전자 부품이 개별적으로 밀봉되어 압축 성형된다. 또한, 이 경우에는, 4개의 캐비티 내에서 가열 용융화된 수지 재료는, 캐비티 저면 부재에 의해 개별적으로 가압되게 된다
그러나, 종래의 압축 성형 방법에서는, 각 캐비티 내에 공급되는 수지 재료의 양에 편차가 생기고, 공급량에 과부족이 발생하는 일이 있다. 이 상태에서, 각 캐비티 내에 공급되는 수지 재료를, 캐비티 저면 부재로 가압한 경우에는, 각 캐비티 내에서 용융한 수지 재료를, 소정의 가압력으로 균등하게, 또한, 개별적으로 가압할 수 없다는 문제가 있다.
특히, 이 문제는, 하나의 금형에 복수의 캐비티를 마련한 경우에 발생하기 쉬워진다. 또한, 이런 종류의 문제는, 1장의 기판에 대해 복수의 수지 성형체를 압축 성형하는 경우에도 발생하는 일이 있고, 또한, 일괄 성형된 하나의 수지 성형체를 갖는 기판을, 복수매 통합하여 압축 성형하는 경우에도 발생하는 일이 있다.
한편, 이와 같은 문제점을 해소하고자, 캐비티 사이에 각 캐비티 내의 수지 재료의 양을 조정하는 연통로를 마련한 금형을 이용하여, 캐비티 내의 가압력(수지압)을 균등하게 하는 것이 검토되어 있다. 그런데, 이와 같은 금형을 이용하여 압축 성형하는 경우에는, 연통로 내에서 경화한 수지 재료 때문에, 성형된 기판 전체가 휘어지기 쉽게 되는 경향이 있다. 기판이 휘어 버리면, 압축 성형 공정의 후의 성형완료 기판을 반송하는 반송 공정에, 성형된 기판이 낙하되기 쉽게 된다는 새로운 문제가 생긴다. 또한, 성형된 기판을 절단 분리하는 공정에서는, 성형된 기판을 양호하게 고정할 수 없다는 문제도 생긴다. 따라서 이런 종류의 금형에 있어서도, 상기 문제점을 해결하는 데는 이르지 못하고 있다.
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 하나의 목적은, 전자 부품의 압축 성형용 금형에 있어서의 복수개의 캐비티 내에서 가열 용융화된 수지 재료를 소정의 가압력으로 균등하게, 또한, 개별적으로 가압할 수 있는 전자 부품의 압축 성형 방법을 제공하는 것이고, 다른 목적은, 그와 같은 전자 부품의 압축 성형 방법에 사용되는 금형을 제공하는 것이다.
본 발명에 관한 전자 부품의 압축 성형 방법은, 소정의 금형을 이용하여 수지 재료를 압축 성형함에 의해, 전자 부품을 밀봉하는 전자 부품의 압축 성형 방법으로서, 이하의 공정을 구비하고 있다. 소정의 금형으로서, 상형 및 그 상형과 대향하여 수지 재료가 공급되는 복수의 캐비티가 형성된 하형을 포함하는 금형을 준비한다. 상형과 하형을 클로징함에 의해, 상형에 지지된 기판에 실장된 복수의 전자 부품의 각각을, 대응하는 캐비티 내에서 가열되어 용융한 수지 재료에 침지함과 함께, 복수의 캐비티의 각각의 저면에 마련한 수지 가압 부재에 의해, 복수의 캐비티의 각각에서 용융한 수지 재료를 각각 균등하게 가압하여 압축함에 의해, 전자 부품을 밀봉한 압축 성형체를 형성한다. 상형과 하형을 오프닝하여, 압축 성형체에 전자 부품이 밀봉된 기판을 취출한다.
또한, 압축 성형체를 형성하는 공정은, 기판에 있어서의 전자 부품이 실장된 면과는 반대측의 면으로부터, 다른 수지 가압 부재에 의해, 복수의 캐비티의 각각에서 용융한 수지 재료를 각각 균등하게 가압하여 압축하는 공정을 포함하고 있어도 좋다.
또한, 압축 성형체를 형성하는 공정에서는, 수지 가압 부재에 마련한 탄성 부재를 통하여 전달되는 가압력에 의해, 복수의 캐비티의 각각에서 용융한 수지 재료가 각각 균등하게 가압되어 압축되는 것이 바람직하다.
또한, 금형을 준비하는 공정과 압축 성형체를 형성하는 공정 사이에, 복수의 캐비티를 이형 필름으로 덮는 공정과, 그 이형 필름으로 피복된 복수의 캐비티의 각각에 수지 재료를 공급하는 공정과, 상형과 하형 사이를 실(seal) 하여 캐비티가 위치하는 공간을 외기와 차단하는 공정을 구비하고, 압축 성형체를 형성하는 공정에서는, 외기와 차단된 캐비티가 위치하는 공간을 소정의 진공도까지 감압하여 압축 성형이 행하여지는 것이 바람직하다.
본 발명에 관한 금형은, 상형과 하형을 이용하여 수지 재료를 압축 성형함에 의해, 전자 부품을 밀봉하는 전자 부품의 압축 성형용 금형으로서, 상형은, 전자 부품을 실장한 기판을 세트하는 기판 공급부를 구비하고 있다. 하형은, 수지 재료가 각각 공급되는 복수의 캐비티와, 그 캐비티 내에서 가열되어 용융한 수지 재료를 소정의 가압력으로서 가압하는 수지 가압 부재를 구비하고 있다. 수지 가압 부재는, 복수의 캐비티 내의 각각에서 가열되어 용융한 수지 재료를 각각 균등하게 가압하는 균등 가압부를 구비하고 있다.
또한, 수지 가압 부재는, 캐비티의 저면을 이루는 캐비티 저면 부재를 포함하고, 균등 가압부는, 소정의 가압력을 캐비티 저면 부재에 전달하는 탄성 부재를 포함하는 것이 바람직하다.
또한, 수지 가압 부재는, 캐비티의 저면을 이루는 캐비티 저면 부재를 포함하고, 캐비티 저면 부재는 소정 수로 분할되어 있는 것이 바람직하다.
본 발명에 관한 전자 부품의 압축 성형 방법 또는 금형에 의하면, 금형의 복수의 캐비티 내에서 가열되어 용융한 수지 재료의 각각을, 소정의 가압력으로서 균등하게, 또한, 개별적으로 가압할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부한 도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.
도 1은 실시예 1에 관한 전자 부품의 압축 성형용 금형을 도시하는 도면으로, 도 1(a)는 금형이 열린 상태의 단면도, 도 1(b)는 금형이 닫힌 상태의 단면도.
도 2는 실시예 2에 관한 전자 부품의 압축 성형용 금형을 도시하는 도면이고, 도 2(a)는 금형이 열린 상태의 단면도, 도 2(b)는 금형이 닫힌 상태의 단면도.
도 3은 실시예 3에 관한 전자 부품의 압축 성형용 금형을 도시하는 도면이고, 도 3(a)는 금형이 열린 상태의 단면도, 도 3(b)는 금형이 닫힌 상태의 단면도.
도 4는 실시예 4에 관한 전자 부품의 압축 성형용 금형을 도시하는 도면이고, 도 4(a)는 금형이 열린 상태의 단면도, 도 4(b)는 금형이 닫힌 상태의 단면도.
도 5는 실시예 5에 관한 전자 부품의 압축 성형용 금형을 도시하는 도면이고, 도 5(a)는 금형이 열린 상태의 단면도, 도 5(b)는 금형이 닫힌 상태의 단면도.
도 6은 실시예 6에 관한 전자 부품의 압축 성형용 금형이 열린 상태의 단면도.
도 7은 동 실시예에 있어서, 전자 부품의 압축 성형용 금형이 닫힌 상태의 단면도.
[실시예 1]
본 발명에 관한 실시예 1로서, 캐비티 내장 스프링 방식이라고 칭하여지는, 전자 부품의 압축 성형용 금형에 관해 설명한다.
(전자 부품의 압축 성형용 금형의 구성에 관해)
도 1(a), 도 1(b)에 도시하는 바와 같이, 실시예 1에 관한 전자 부품의 압축 성형용 금형(1)은, 상형(2)과 하형(3)을 구비하고 있다. 상형(2)과 하형(3)은 서로 대향하도록 배치되고, 상형(2)은 고정되고, 하형(3)은 가동된다. 상형(2)에는, 반도체 칩, IC 등의 전자 부품(5)이 실장된 기판(6)을, 전자 부품(5)이 실장된 표면(6a)을 아래로 향한 상태로 세트하는 기판 공급부(7)가 마련되어 있다.
한편, 하형(3)에는, 압축 성형용의 캐비티(4)가 소정의 수만큼 형성되어 있다. 그 캐비티(4)에는, 캐비티(4)의 바닥이 되는 캐비티 저면 부재(8)가 마련되어 있다. 캐비티 저면 부재(8)는, 캐비티(4) 내에서 가열하고 용융된 수지 재료를 가압하여 압축 성형하기 위해, 가동 캐비티로서, 하형(3)에 마련된 활주구멍(10) 내를 상하 방향으로 활주 자유롭게 된다.
또한, 캐비티(4)측면에는, 프레임 클램프로서, 기판의 끝을 누르기 위한 캐비티 측면 부재(9)가 마련되어 있다. 상형(2)의 기판 공급부(7)에 세트된 기판(6)은, 기판(6)의 표면이 캐비티 측면 부재(9)의 선단면(9a)에 접촉하도록 하여, 상형(2)과 하형(3)에 끼워 넣어지게 된다.
또한, 금형(1)에는, 캐비티(4) 내에, 예를 들면 과립상의 수지 재료(11)를 공급하는 수지 재료 공급부(도시 생략)와, 캐비티(4) 내에 공급된 수지 재료(11)를 필요한 성형 온도에까지 가열하는 가열부(도시 생략)가 마련되어 있다.
이 금형(1)에서는, 기판(6)에 실장된 6개의 전자 부품(5)은 3개 1조가 되어, 개개의 전자 부품의 조(set)가, 캐비티(4)의 형상에 대응한 수지 성형체(12) 내에 압축 성형(밀봉)되게 된다.
(금형에 있어서의 수지 가압 등의 구성에 관해)
하형(3)의 아래측에는, 하형(3)과 대향하도록 배치되고, 캐비티 저면 부재(8)와 캐비티 측면 부재(9)를 동시에 가압하는 가압 부재(제 1 가압 부재)(13)가 마련되어 있다. 그리고, 이 가압 부재(13)를 상형(2)측을 향하여 소정의 가압 구동력으로 가압 구동시키는 가압 구동부(도시 생략)가 마련되어 있다. 또한, 구동원으로서는, 가압 부재(13)에 소정의 클로징 압력을 가할 수 있는 클로징 압력부 등을 이용하여도 좋다.
가압 부재(13)와 캐비티 측면 부재(9)의 각각과의 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 1 탄성 부재(14)가 마련되어 있다. 이렇게 함으로써, 가압 구동부에 의한 소정의 가압 구동력이, 가압 부재(13)와 제 1 탄성 부재(14)의 각각을 통하여, 캐비티 측면 부재(9)의 각각에 대해 균등하게, 또한, 개별적으로 전달되게 된다.
또한, 가압 구동부에 의해 가압 부재(13)를 윗방향으로 소정의 가압 구동력으로 가압 구동시킴으로서, 캐비티 측면 부재(9)의 선단면(9a)이, 상형(2)의 기판 공급부(7)에 세트된 기판(6)의 표면(6a)에 맞닿아서, 기판(6)이 상형(2)의 형면과 하형(3)의 형면으로 끼워지지된다.
또한, 가압 부재(13)와 캐비티 저면 부재(8)의 각각 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 2 탄성 부재(15)가 마련되어 있다. 이렇게 함으로써, 캐비티 측면 부재(9)와 마찬가지로, 가압 구동부에 의한 소정의 가압 구동력이, 가압 부재(13)와 제 2 탄성 부재(15)의 각각을 통하여, 캐비티 저면 부재(8)의 각각에 대해 균등하게, 또한, 개별적으로 전달된다. 이로써, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)를, 소정의 가압력으로서 가압할 수 있다.
경화에 필요한 소정 시간의 경과 후에는, 기판(1)에 실장된 전자 부품(5)의 조가, 캐비티(4)의 형상에 대응한 수지 성형체(12) 내에 압축 성형되게 된다.
(수지 균등 가압 작용에 관해)
가압 구동부에 의해 하나의 가압 부재(13)를 소정의 가압 구동력으로 가압 구동시킴으로서, 같은 탄성 계수를 갖는 제 2 탄성 부재(15)의 각각에 소정의 가압 구동력이 전달되어, 캐비티 저면 부재(8)의 각각이 상형(2)측으로 균등하게 가세된다. 이로써, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)를, 소정의 가압력으로서 균등하게, 또한, 개별적으로 가압할 수 있다.
(전자 부품의 압축 성형 방법에 관해)
도 1(a)에 도시하는 바와 같이, 우선, 금형(1)의 상형(2)의 기판 공급부(7)에, 전자 부품(5)이 실장된 1장의 기판(6)을, 전자 부품(5)이 실장된 표면(6a)을 아래를 향하게 하여 세트한다. 다음에, 하형(3)에 소정 수 마련된 캐비티(4)의 각각에, 예를 들면 과립상의 수지 재료(11)를 공급한다. 다음에, 캐비티(4) 내에서 수지 재료(11)를 가열하고 용융한다.
다음에, 도 1(b)에 도시하는 바와 같이, 상형(2)과 하형(3)을 소정의 클로징 압력으로 클로징을 하여, 기판(6)에 실장된 전자 부품(5)의 조를 캐비티(4) 내에서 용융하고 있는 수지 재료(16)에 침지한다. 다음에, 가압 구동부에 의해 가압 부재(13)를 상형(2)측으로 소정의 가압 구동력으로 가압 구동시킴으로서, 가압 구동력이 제 1 탄성 부재(14)와 제 2 탄성 부재(15)에 각각 전달된다.
가압 구동력이 제 1 탄성 부재(14)에 전달됨으로써, 가압 구동력이 캐비티 측면 부재(9)에 전달되어, 캐비티 측면 부재(9)의 선단면(9a)이, 상형(2)의 기판 공급부(7)에 세트된 기판(6)의 표면(6a)에 소정의 가압력으로서 맞닿는다.
또한, 가압 구동력이 제 2 탄성 부재(15)에 전달됨으로써, 가압 구동력이 캐비티 저면 부재(8)의 각각에 균등하게 전달되어, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)를, 소정의 가압력으로서 균등하게, 또한, 개별적으로 가압할 수 있다.
경화에 필요한 소정 시간의 경과 후에는, 기판(1)에 실장된 전자 부품(5)의 조가, 캐비티(4)의 형상으로 압축 성형된 수지 성형체(12) 내에 밀봉된다.
상술한 전자 부품의 압축 성형용 금형(1)에 의하면, 가압 부재(13)와 캐비티 저면 부재(8)의 각각 사이에 제 2 탄성 부재(15)를 마련함으로써, 가압 구동부에 의한 소정의 가압 구동력이, 가압 부재(13)와 제 2 탄성 부재(15)의 각각을 통하여, 캐비티 저면 부재(8)의 각각에 대해 균등하게, 또한, 개별적으로 전달된다. 이로써, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)를, 소정의 가압력으로서 균등하게, 또한, 개별적으로 압축 성형하고, 기판(1)에 실장된 전자 부품(5)의 조를 밀봉할 수 있다.
[실시예 2]
다음에, 본 발명에 관한 실시예 2로서, 체이스 내장 스프링 방식이라고 칭하여지는, 전자 부품의 압축 성형용 금형에 관해 설명한다.
(전자 부품의 압축 성형용 금형의 구성에 관해)
도 2(a), 도 2(b)에 도시하는 바와 같이, 실시예 2에 관한 전자 부품의 압축 성형용 금형(21)은, 실시예 1의 금형과 마찬가지로, 상형(22)과 하형(23)을 구비하고 있다. 상형(22)에는 기판 공급부(7)가 마련되어 있다. 하형(23)에는, 캐비티(4), 캐비티 측면 부재(9) 및 캐비티 저면 부재(8)가 마련되어 있다. 캐비티 저면 부재(8)는, 하형(23)에 마련된 활주구멍(10)에 상하 방향으로 활주 자유롭게 되고, 수지 재료를 압축하기 전에는, 하형(23)의 소정의 위치에 계지된다.
또한, 금형(21)의 하형(23)의 아래측에는, 실시예 1의 금형과 마찬가지로, 하형(23)과 대향하도록 배치되어, 캐비티 저면 부재(8)와 캐비티 측면 부재(9)를 가압하는 제 1 가압 부재(24)가 마련되어 있다. 그리고, 이 제 1 가압 부재(24)를 상형(22)측을 향하여 소정의 가압 구동력으로 가압 구동시키는 가압 구동부(도시 생략)가 마련되어 있다.
(수지 가압 등의 구성과 그 균등 가압 작용에 관해)
또한, 금형(21)에는, 제 1 가압 부재(24)와 캐비티 저면 부재(8) 사이에 제 2 가압 부재(25)가 마련되어 있다. 제 2 가압 부재(25)에는, 관통구멍(25a)이 형성되어 있다. 그 관통구멍(25a)에는, 캐비티 저면 부재(8)의 하부에 마련된 수압부(pressure receiving porrtion:26)가, 헐겁게 끼워진 양태 또는 활주 양태로 상하 이동 자유롭게 삽입 관통되어 있다. 제 2 가압 부재(25)에 의해, 캐비티 저면 부재(8)를 상형(22)측을 향하여 가압할 수 있다.
또한, 캐비티 측면 부재(9)와 제 2 가압 부재(25) 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 1 탄성 부재(27)가 마련되어 있다. 그리고, 제 1 가압 부재(24)와 제 2 가압 부재(25) 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 2 탄성 부재(28)가 마련되어 있다.
가압 구동부에 의해 제 1 가압 부재(24)를 윗방향으로 가압 구동함에 의해, 제 2 탄성 부재(28)를 통하여 제 2 가압 부재(25)를 상형(22)측을 향하여 가압할 수 있다. 또한, 상형(22)측으로 가압된 제 2 가압 부재(25)에 의해, 제 1 탄성 부재(27)를 통하여 캐비티 측면 부재(9)를 상형(22)측을 향하여 가압할 수 있다.
캐비티 측면 부재(9)를 가압함으로써, 캐비티(4) 내에 공급된 수지 재료를 가압하기 전에, 캐비티 측면 부재(9)의 선단면(9a)을, 상형(22)의 기판 공급부(7)에 세트된 기판(6)의 표면(6a)에 맞닿게 할 수 있다.
캐비티 측면 부재(9)를 기판(6)에 맞닿게 한 후, 가압 구동부에 의한 소정의 가압 구동력이, 제 1 가압 부재(24)와 제 2 탄성 부재(28)와 제 2 가압 부재(25)를 통하여, 캐비티 저면 부재(8)의 수압부(26)의 각각에 대해 균등하게, 또한, 개별적으로 전달된다. 이로써, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)를, 소정의 가압력으로서 균등하게, 또한, 개별적으로 가압할 수 있다. 이렇게 하여, 하나의 제 1 가압 부재(24)에 의해, 복수의 캐비티 저면 부재(8)의 수압부(26)의 각각을 균등하게, 또한, 개별적으로 가압할 수 있다.
또한, 실시예 2에 관한 금형(21)에서는, 보조 플레이트로서 제 2 가압 부재(25)를 마련함으로써, 그 제 2 가압 부재(25)와 제 1 가압 부재(24) 사이에, 압축 스프링 등의 복수의 제 2 탄성 부재(28)를 마련할 수 있다. 이로써, 캐비티(4)가 비교적 작은 경우에도, 복수의 제 2 탄성 부재(28)에 의해 캐비티(4) 내의 수지 재료(16)를, 보다 높은 가압력으로서 효율적으로 가압할 수 있다.
(전자 부품의 압축 성형 방법에 관해)
실시예 2에 관한 금형(21)에 의한 압축 성형 방법은, 기본적으로 실시예 1에 관한 금형에 의한 압축 성형 방법과 같기 때문에, 여기서는, 주로 실시예 1과 다른 점을 중심으로 설명한다.
도 2(a)에 도시하는 바와 같이, 캐비티(4) 내에 과립상의 수지 재료(11)를 공급한다. 다음에, 캐비티(4) 내에서 수지 재료(11)를 가열하고 용융한다. 다음에, 도 2(b)에 도시하는 바와 같이, 상형(22)과 하형(23)을 클로징하여, 기판(6)에 실장된 전자 부품(5)의 조를 캐비티(4) 내에서 용융하고 있는 수지 재료(16)에 침지한다.
다음에, 가압 구동부에 의해 제 1 가압 부재(24)를 상형(22)측으로 소정의 가압 구동력으로 가압 구동시킴으로서, 가압 구동력이 제 2 탄성 부재(28)를 통하여 제 2 가압 부재(25)에 전달된다. 제 2 가압 부재(25)에 전달된 가압 구동력은, 제 1 탄성 부재(27)를 통하여 캐비티 측면 부재(9)의 각각에 전달되어, 캐비티 측면 부재(9)의 선단면(9a)이, 상형(22)의 기판 공급부(7)에 세트된 기판(6)의 표면(6a)에 소정의 가압력으로서 맞닿는다.
또한, 제 2 가압 부재(25)에 전달된 가압 구동력은, 수압부(26)를 통하여 캐비티 저면 부재(8)의 각각에 균등하게 전달되어, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)를, 소정의 가압력으로서 균등하게, 또한, 개별적으로 가압할 수 있다.
경화에 필요한 소정 시간의 경과 후에는, 기판(1)에 실장된 전자 부품(5)의 조가, 캐비티(4)의 형상으로 압축 성형된 수지 성형체(12) 내에 밀봉된다.
상술한 전자 부품의 압축 성형용 금형(21)에 의하면, 하형(23)과 제 1 가압 부재(24) 사이에, 보조 플레이트로서 제 2 가압 부재(25)를 마련함으로써, 그 제 2 가압 부재(25)와 제 1 가압 부재(24) 사이에, 압축 스프링 등의 복수의 제 2 탄성 부재(28)를 마련할 수 있다. 이로써, 복수의 제 2 탄성 부재(28)에 의해 각각의 캐비티(4) 내의 수지 재료(16)를, 보다 높은 가압력으로서 효율적으로 균등하게 가압할 수 있다. 또한, 하나의 제 1 가압 부재(24)에 의해, 복수의 캐비티 저면 부재(8)의 수압부(26)의 각각을 균등하게, 또한, 개별적으로 가압할 수 있다.
[실시예 3]
다음에, 본 발명에 관한 실시예 3으로서, 트랜스퍼 스프링 방식이라고 칭하여지는, 전자 부품의 압축 성형용 금형에 관해 설명한다.
(전자 부품의 압축 성형용 금형의 구성에 관해)
도 3(a), 도 3(b)에 도시하는 바와 같이, 실시예 3에 관한 전자 부품의 압축 성형용 금형(31)은, 실시예 1의 금형과 마찬가지로, 상형(32)과 하형(33)을 구비하고 있다. 상형(32)에는 기판 공급부(7)가 마련되어 있다. 하형(33)에는 캐비티(4), 캐비티 측면 부재(9) 및 캐비티 저면 부재(8)가 마련되어 있다. 캐비티 저면 부재(8)는, 하형(33)에 마련된 활주구멍(10)에 상하 방향으로 활주 자유롭게 된다.
또한, 금형(31)의 하형(33)의 아래측에는, 캐비티 측면 부재(9) 및 캐비티 저면 부재(8)와 이간한 상태에서, 제 1 가압 부재(34)(head pressurizing member)가 마련되어 있다. 그리고, 이 제 1 가압 부재(34)를 상형(32)측을 향하여 소정의 가압 구동력으로 가압 구동시키는 제 1 가압 구동부(도시 생략)가 마련되어 있다.
또한, 제 1 가압 부재(34)의 아래측에는 제 2 가압 부재(35)가 마련되어 있다. 그리고, 이 제 2 가압 부재(35)를 상형(32)측을 향하여 소정의 가압 구동력으로 가압 구동하는 제 2 가압 구동부(도시 생략)가 마련되어 있다.
또한, 제 1 가압 부재(34)에는, 관통구멍(34a)이 형성되어 있다. 그 관통구멍(34a)에는, 캐비티 저면 부재(8)를 상형(32)측을 향하여 소정의 가압력으로서 가압한 트랜스퍼부(36)가, 헐겁게 끼워진 양태로 상이하동 자유롭게 삽입 관통되어 있다. 트랜스퍼부(36)에는 제 3 탄성 부재(40)가 마련되어 있다.
(수지 가압 등의 구성과 그 균등 가압 작용에 관해)
또한, 캐비티 측면 부재(9)와 제 1 가압 부재(34) 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 1 탄성 부재(37)가 마련되어 있다.
제 1 가압 구동부에 의해, 제 1 가압 부재(34)를 윗방향으로 가압 구동함으로써, 제 1 탄성 부재(37)를 통하여 캐비티 측면 부재(9)를 상형(32)측을 향하여 소정의 가압력으로서 가압할 수 있다.
캐비티 측면 부재(9)를 가압함으로써, 캐비티(4) 내에 공급되는 수지 재료를 가압하기 전에, 캐비티 측면 부재(9)의 선단면(9a)을, 상형(32)의 기판 공급부(7)에 세트된 기판(6)의 표면(6a)에 맞닿게 할 수 있다.
또한, 캐비티 저면 부재(8)의 하부에는, 측방으로 비어져 나온 차양부(38)가 마련되어 있다. 그 차양부(38)와 캐비티 측면 부재 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 2 탄성 부재(39)가 마련되어 있다. 이로써, 트랜스퍼부(36)를 상형(32)측을 향하여 가압함에 의해, 제 2 탄성 부재(39)를 통하여 캐비티 측면 부재(9)를 윗방향으로 소정의 가압력으로서 가압할 수 있다.
이 때, 도 3(b)에 도시하는 바와 같이, 캐비티 저면 부재(8)와 제 1 가압 부재(34)와는 이간한 상태에 있지만, 제 1 가압 부재(34)에 의해, 직접 캐비티 저면 부재(8)를 가압하여도 좋다. 이 경우에는, 제 1 탄성 부재(37)와 제 2 탄성 부재(39)의 쌍방에 의해, 캐비티 측면 부재(9)를 윗방향으로 소정의 가압력으로서 가압할 수 있다.
또한, 트랜스퍼부(36)에는 소정의 탄성을 갖는 압축 스프링 등의 제 3 탄성 부재(40)가 마련되어 있다. 각 제 3 탄성 부재(40)의 하부는, 제 2 가압 부재(35)에 개별적으로 고정되어 있다.
제 2 가압 부재(35)를, 소정의 가압 구동력에 의해 상형(32)측을 향하여 가압 구동함에 의해, 가압 구동력은, 제 3 탄성 부재(40)와 트랜스퍼부(36)를 통하여 각 캐비티 저면 부재(8)에 균등하게 전달된다. 이로써, 각 캐비티(4) 내에서 용융된 수지 재료(16)를 균등하게, 또한, 개별적으로 가압할 수 있다.
또한, 실시예 3에 관한 금형(31)에서는, 개개의 캐비티 저면 부재(8)를 가압 구동시키는 트랜스퍼부(36)와 제 3 탄성 부재(40)는, 외부 탄성 유닛이 된다. 이로써, 금형(31)의 구조를 간략화하고, 금형(31)(체이스 유닛)과 외부 탄성 유닛을 별개 유닛으로 할 수 있어, 이런 종류의 금형을 범용화할 수 있다.
(전자 부품의 압축 성형 방법에 관해)
실시예 3에 관한 금형(31)에 의한 압축 성형 방법은, 기본적으로 실시예 1에 관한 금형에 의한 압축 성형 방법과 같기 때문에, 여기서는, 주로 실시예 1과 다른 점을 중심으로 설명한다.
도 3(a)에 도시하는 바와 같이, 캐비티(4) 내에 과립상의 수지 재료(11)를 공급하고, 캐비티(4) 내에서 수지 재료(11)를 가열하여 용융한다. 다음에, 도 3(b)에 도시하는 바와 같이, 상형(32)과 하형(33)을 클로징을 하여, 기판(6)에 실장된 전자 부품(5)의 조를 캐비티(4) 내에서 용융하고 있는 수지 재료(16)에 침지한다.
이 때, 제 1 가압 부재(34)를 상형(32)측으로 소정의 가압 구동력으로 가압 구동시킴으로서, 가압 구동력이 제 1 탄성 부재(37)를 통하여 캐비티 측면 부재(9)의 각각에 전달되어, 캐비티 측면 부재(9)의 선단면(9a)을, 상형(32)의 기판 공급부(7)에 세트된 기판(6)의 표면(6a)에 소정의 가압력으로서 맞닿게 할 수 있다.
또한, 제 2 가압 부재(35)를 상형(32)측으로 소정의 가압 구동력으로 가압 구동시킴으로서, 가압 구동력이 제 3 탄성 부재(40)를 포함하는 트랜스퍼부(36)를 통하여 캐비티 저면 부재(8)의 각각으로 균등하게 전달되어, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)를, 소정의 가압력으로서 균등하게, 또한, 개별적으로 가압할 수 있다.
경화에 필요한 소정 시간의 경과 후에는, 기판(1)에 실장된 전자 부품(5)의 조를, 캐비티(4)의 형상으로 압축 성형된 수지 성형체(12) 내에 밀봉할 수 있다.
[실시예 4]
다음에, 본 발명에 관한 실시예 4로서, 상캐비티 외장 스프링 방식이라고 칭하여지는, 전자 부품의 압축 성형용 금형에 관해 설명한다.
(전자 부품의 압축 성형용 금형의 구성에 관해)
도 4(a), 도 4(b)에 도시하는 바와 같이, 실시예 4에 관한 전자 부품의 압축 성형용 금형(41)은, 실시예 1의 금형과 마찬가지로, 상형(42)과 하형(43)을 구비하고 있다. 상형(42)에는 기판 공급부(7)가 마련되어 있다. 하형(43)에는 캐비티(4), 캐비티 측면 부재(9) 및 캐비티 저면 부재(8)가 마련되어 있다. 캐비티 저면 부재(8)는, 하형(43)에 마련된 활주구멍(10)에 상하 방향으로 요동 자유롭게 된다.
또한, 금형(41)의 하형(43)의 아래측에는, 제 1 가압 부재(44)가 마련되어 있다. 그리고, 이 제 1 가압 부재(44)를 상형(42)측을 향하여 소정의 가압 구동력으로 가압 구동시키는 제 1 가압 구동부(도시 생략)가 마련되어 있다.
또한, 캐비티 측면 부재(9)와 제 1 가압 부재(44) 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 1 탄성 부재(45)가 마련되어 구성되어 있다.
(수지 가압 등의 구성과 그 균등 가압 작용에 관해)
또한, 상형(42)에 있어서의, 캐비티(4)와 대향하는 부분에는, 기판 공급부(7)에 세트된 기판(6)을 하형(43)측을 향하여 가압하는 기판 가압 부재(46)가, 상하 방향으로 활주 자유롭게 마련되어 있다. 또한, 상형(42)의 위측에는, 그 기판 가압 부재(46)를 가압 구동하는 제 2 가압 부재(47)가 마련되어 있다. 그리고, 이 제 2 가압 부재(47)를 하형(43)측을 향하여 소정의 가압 구동으로 가압 구동하는 제 2 가압 구동부(도시 생략)가 마련되어 있다.
또한, 제 2 가압 부재(47)와 상형(42) 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 2 탄성 부재(48)가 마련되어 있다. 또한, 제 2 가압 부재(47)와 기판 가압 부재(46) 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 3 탄성 부재(49)가 마련되어 있다.
제 2 가압 구동부에 의해, 제 2 가압 부재(47)를 아래방향으로 가압 구동함으로써, 제 2 탄성 부재(48)를 통하여 상형(42)을 하형(43)측을 향하여 소정의 가압력으로서 가압할 수 있다.
또한, 제 2 가압 구동부에 의해, 제 2 가압 부재(47)를 아래방향으로 가압 구동함으로써, 가압 구동력은, 제 3 탄성 부재(49)를 통하여 기판 가압 부재(46)의 각각에 균등하게 전달된다. 이로써, 캐비티(4)와 대향하는 기판(6)의 이면(6b)의 부분이 캐비티(4)를 향하여 소정의 가압력으로서 가압되어, 캐비티(4) 내에서 용융된 수지 재료(16)를 균등하게, 또한, 개별적으로 가압할 수 있다(상캐비티 외장 스프링 방식).
또한, 제 1 가압 구동부 및 제 2 가압 구동부에 대신하여, 구동원으로서, 제 1 가압 부재(44)와 제 2 가압 부재(47)에 각각 소정의 클로징 압력을 가할 수 있는 클로징 압력부를 이용하여도 좋다.
(전자 부품의 압축 성형 방법에 관해)
실시예 4에 관한 금형(41)에 의한 압축 성형 방법은, 기본적으로 실시예 1에 관한 금형에 의한 압축 성형 방법과 같기 때문에, 여기서는, 주로 실시예 1과 다른 점을 중심으로 설명한다.
도 4(a)에 도시하는 바와 같이, 캐비티(4) 내에 과립상의 수지 재료(11)를 공급하고, 캐비티(4) 내에서 수지 재료(11)를 가열하고 용융한다. 다음에, 도 4(b)에 도시하는 바와 같이, 상형(42)과 하형(43)을 클로징을 하여, 기판(6)에 실장된 전자 부품(5)의 조를 캐비티(4) 내에서 용융하고 있는 수지 재료(16)에 침지한다.
이 때, 제 1 가압 부재(44)를 상형(42)측으로 소정의 가압 구동력으로 가압 구동시킴으로서, 가압 구동력이 제 1 탄성 부재(45)를 통하여 캐비티 측면 부재(9)의 각각에 전달되어, 캐비티 측면 부재(9)의 선단면(9a)을, 상형(42)의 기판 공급부(7)에 세트된 기판(6)의 표면(6a)에 소정의 가압력으로서 맞닿게 할 수 있다.
또한, 제 2 가압 부재(47)를 하형(43)측으로 소정의 가압 구동력으로 가압 구동시킴으로서, 가압 구동력이 제 2 탄성 부재(48)를 통하여 상형(42)에 전달되어, 상형(42)을 소정의 가압력으로서 가압할 수 있다. 이렇게 하여, 기판(6)과 상형(42)의 형면과 하형(43)의 형면으로 끼워지지된다.
또한, 제 1 가압 부재(44)를 소정의 가압 구동력으로 가압 구동시킴으로서, 가압 구동력이 캐비티 저면 부재(8)의 각각에 전달되어, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료를, 소정의 가압력으로서 균등하게, 또한, 개별적으로 가압할 수 있다.
또한, 제 2 가압 부재(47)를 소정의 가압 구동력으로 가압 구동시킴으로서, 가압 구동력이 제 3 탄성 부재(49)를 통하여 기판 가압 부재(46)에 전달되어, 캐비티(4)와 대향하는 기판(6)의 부분이 캐비티(4)를 향하여 소정의 가압력으로서 가압되어, 캐비티(4) 내에서 용융된 수지 재료(16)를 균등하게, 또한, 개별적으로 가압할 수 있다.
이렇게 하여, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)를, 하형(43)의 캐비티 저면 부재(8)와 상형(42)에 세트된 기판(6)의 부분으로, 균등하게, 또한, 개별적으로 가압할 수 있다.
(금형의 다른 구성에 관해)
상술한 실시예로는, 금형으로서, 상캐비티 외장 스프링 방식의 금형을 설명하였지만, 이 방식의 금형 외에, 상캐비티 내장 스프링 방식의 금형을 이용하여도 좋다.
상캐비티 내장 스프링 방식의 금형은, 상캐비티 외장 스프링 방식의 금형(도 4(a), 도 4(b) 참조)에서, 캐비티(4)의 개구부에 대응하여 마련한 기판 가압 부재(46)를, 제 2 가압 부재(47)에 의해 제 3 탄성 부재(49)를 통하여 가압 구동시키는 대신에, 상형(42)의 내부에 마련한 소정의 탄성을 갖는 제 4 탄성 부재(도시 생략)에 의해, 상하 이동 자유롭게 내장한 금형이다.
이 상캐비티 내장 스프링 방식의 금형에서는, 내장한 제 4 탄성 부재에 의한 소정의 가압력에 의해, 기판에 기판 가압 부재를 균등하게, 또한, 개별적으로 가압할 수 있다. 이로써, 상캐비티 외장 스프링 방식의 금형과 마찬가지로, 각각의 캐비티 내에서 가열되어 용융한 수지 재료를, 하형의 캐비티 저면 부재와 상형에 세트된 기판의 부분으로 균등하게 가압하여, 수지 재료를 압축 성형할 수 있다.
또한, 실시예 4에 관한 금형에서는, 기판(6)으로서, 예를 들면 연질의 필름형상 기판과 같은 박형의 기판을 세트한 경우에 있어서, 캐비티(4) 내에 공급되는 수지 재료의 양에 편차가 생긴 경우에, 캐비티(4) 내에서 수지 재료에 미치는 가압력을 풀어주는 구조가 채용되어 있다.
즉, 도 4(b)를 향하여 좌측의 캐비티에 도시하는 바와 같이, 과도한 가압력이 수지 재료에 미치는 경우에는, 상형(42)의 활주구멍(50)에 장착된 기판 가압 부재(46)가 위측으로 이동한다. 이로써, 그 이동한 분만큼 기판(6)이 먹어들어가, 캐비티(4)의 체적이 증가하여, 수지 재료에 미치는 가압력을 풀어줄 수 있다. 이렇게 하여, 필름형상의 기판에 실장된 전자 부품을 수지 재료로 밀봉하는 경우에도, 각각의 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)를, 하형(43)의 캐비티 저면 부재(8)와 상형(42)에 세트된 얇은 기판(6)의 부분으로, 균등하게, 또한, 개별적으로 가압할 수 있다.
[실시예 5]
다음에, 본 발명에 관한 실시예 5로서, 플로우 캐비티 방식이라고 칭하여지는, 전자 부품의 압축 성형용 금형에 관해 설명한다.
(전자 부품의 압축 성형용 금형의 구성에 관해)
도 5(a), 도 5(b)에 도시하는 바와 같이, 실시예 5에 관한 전자 부품의 압축 성형용 금형(51)은, 실시예 1의 금형과 마찬가지로, 상형(52)과 하형(53)을 구비하고 있다. 상형(52)에는 기판 공급부(7)가 마련되어 있다. 하형(53)에는 캐비티(4), 캐비티 측면 부재(9) 및 캐비티 저면 부재(8)가 마련되어 있다. 캐비티 저면 부재(8)는, 하형(53)에 마련된 활주구멍(10)에 상하 방향으로 활주 자유롭게 된다.
또한, 하형(53)에는, 캐비티(4) 내의 수지 재료를 가압하기 위해, 캐비티 저면 부재(8)에 더하여, 수지 가압 부재(54)가 마련되어 있다. 캐비티 저면 부재(8)는 캐비티(4)의 중앙부에 배치되고, 수지 가압 부재(54)는, 캐비티 저면 부재(8)의 양측부에 각각 배치되어 있다. 캐비티 저면 부재(8)와 수지 가압 부재(54)는, 하형(53)에 마련된 활주구멍(10)에 개별적으로 상하 방향으로 활주 자유롭게 된다.
캐비티(4) 내의 용융한 수지 재료(16)는, 우선, 캐비티 저면 부재(8)에 의해 가압되고, 다음에, 수지 가압 부재(54)에 의해 가압할 수 있다. 또한, 수지 가압 부재(54)는, 캐비티(4) 내의 수지 재료를 가압할 때에는, 캐비티 저면 부재(8)에 마련한 계지부(55)에 의해 계지된다.
이렇게 함으로써, 캐비티(4) 내에 공급되는 수지 재료(11)의 양이 부족한 경우에는, 수지 가압 부재(54)를 캐비티 저면 부재(8)의 저면으로부터 돌출하도록 위측으로 가압 구동시켜서, 캐비티(4) 내의 용융한 수지 재료(16)를 보조적으로 가압할 수 있다. 이로써, 용융한 수지 재료(16)를 효율적으로 가압할 수 있다.
(수지 가압 등의 구성과 그 균등 가압 작용에 관해)
또한, 도 5(a), 도 5(b)에 도시하는 바와 같이, 하형(53)의 아래측에는, 가압 부재(56)가 마련되어 있다. 그리고, 그 가압 부재(56)를 상형(52)측을 향하여 가압 구동하는 가압 구동부(도시 생략)가 마련되어 있다. 또한, 가압 구동부에 대신하여, 구동원으로서, 가압 부재(56)에 소정의 클로징 압력을 가할 수 있는 클로징 압력부를 이용하여도 좋다.
또한, 가압 부재(56)와 캐비티 측면 부재(9) 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 1 탄성 부재(57)가 마련되어 있다. 가압 부재(56)를 윗방향으로 가압 구동함으로써, 제 1 탄성 부재(57)를 통하여 캐비티 측면 부재(9)를 상형(52)측을 향하여 소정의 가압력으로서 가압할 수 있다.
캐비티 측면 부재(9)를 가압함으로써, 캐비티(4) 내에 공급되는 수지 재료를 가압하기 전에, 캐비티 측면 부재(9)의 선단면(9a)을, 상형(52)의 기판 공급부(7)에 세트된 기판(6)의 표면(6a)에 맞닿게 할 수 있다.
또한, 도 5(a), 도 5(b)에 도시하는 바와 같이, 각 캐비티 저면 부재(8)는 가압 부재(56)에 고정되어 있다. 또한, 가압 부재(56)와 수지 가압 부재(54) 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 2 탄성 부재(58)가 마련되어 있다. 가압 구동부에 의한 소정의 가압 구동력으로서, 가압 부재(56)를 상형(52)측을 향하여 가압함에 의해, 우선, 각 캐비티 저면 부재(8)에 소정의 가압력이 균등하게 전달된다. 다음에, 가압 구동력이, 제 2 탄성 부재(58)를 통하여 각 수지 가압 부재(54)에 균등하게 전달된다. 이로써, 각 캐비티(4) 내에서 용융한 수지 재료(16)를 소정의 가압력으로서 균등하게, 또한, 개별적으로 가압할 수 있다.
또한, 캐비티(4) 내의 용융한 수지 재료(16)는, 수지 가압 부재(54)가 캐비티 저면 부재(8)의 저면에서 돌출한 상태에서 압축 성형됨으로써, 수지 성형체(12)에는, 돌출한 수지 가압 부재(54)에 대응하는 오목부가 형성되게 된다.
또한, 실시예 5에 관한 금형에서는, 형 캐비티(4) 내에 내압 흡수부로서, 이동 수지 고임부(59)가 마련되어 있다. 이로써, 캐비티(4) 내에 공급되는 수지 재료의 과부족 등에 의한 수지 성형체의 두께의 편차를 저감할 수 있다.
예를 들면, 캐비티(4) 내에 공급되는 수지 재료(11)의 양에 부족이 생긴 경우에는, 캐비티(4) 내에서 압축 성형된 수지 성형체(12)의 두께에 편차가 발생하기 쉽다. 실시예 5에 관한 금형에서는, 캐비티 저면 부재(8)측방에 마련한 수지 가압 부재(54)를 하형 캐비티(4) 내에 돌출시키는 돌출량으로, 수지 재료의 부족분을 조정할 수 있다.
이 경우, 캐비티(4) 내에서 용융한 수지 재료(16)는, 화살표(60)에 도시하는 바와 같이, 캐비티(4)의 저면에서의 중앙으로부터 측방으로 유동하고, 수지 가압 부재(54)의 위측의 이동 수지 고임부(59)(공간)에 흘러 들어 가게 된다.
수지 재료가 부족한 경우에는, 이동 수지 고임부(공간부)(59)에 흘러 들어간 수지 재료를 캐비티 저면 부재(8)로 윗방향으로 소정의 가압력으로 가압하고, 또한, 수지 가압 부재(54)에 의해 윗방향으로 소정의 가압력으로 수지 가압 부재(54)의 선단측을 캐비티(4) 내에 돌출하여 가압한다.
이로써, 캐비티(4) 내에서의 수지 가압 부재(54)의 돌출량에 의해, 수지 재료(11)가 부족한 경우나 전자 부품(5)의 수가 소정의 수보다도 적은 경우에, 수지 성형체(12)의 두께가 소정의 두께보다도 얇아지는 것을 방지하고, 수지 성형체(12)의 두께의 편차를 저감할 수 있다. 또한, 수지 가압 부재(54)에 의해, 캐비티(4) 내에서 용융한 수지 재료(16)에 가하는 가압력을 효율적으로 조정할 수 있다.
한편, 캐비티(4) 내에 과잉의 수지 재료(11)가 공급된 경우나 전자 부품(5)의 수가 소정의 수보다도 많은 경우에는, 이동 수지 고임부(공간부)(59)에 흘러 들어갔던 수지 재료를, 수지 가압 부재(54)의 선단면을 캐비티 저면 부재(8)의 선단면보다도 아래측에 위치시키도록 하면서 소정의 가압력으로서 가압함으로써, 수지 성형체(12)의 두께가 소정의 두께보다도 두껍게 되는 것을 방지하고, 수지 성형체(16)의 두께의 편차를 저감할 수 있다.
(전자 부품의 압축 성형 방법에 관해)
실시예 5에 관한 금형(51)에 의한 압축 성형 방법은, 기본적으로 실시예 1에 관한 금형에 의한 압축 성형 방법과 같기 때문에, 여기서는, 주로 실시예 1과 다른 점을 중심으로 설명한다.
도 5(a)에 도시하는 바와 같이, 캐비티(4) 내에 과립상의 수지 재료(11)를 공급하고, 캐비티(4) 내에서 수지 재료(11)를 가열하고 용융한다. 다음에, 도 5(b)에 도시하는 바와 같이, 상형(52)과 하형(53)을 클로징을 하여, 기판(6)에 실장된 전자 부품(5)의 조를 캐비티(4) 내에서 용융하고 있는 수지 재료(16)에 침지한다.
이 때, 가압 부재(56)를 상형(52)측으로 소정의 가압 구동력으로 가압 구동시킴으로서, 가압 구동력이 제 1 탄성 부재(57)를 통하여 캐비티 측면 부재(9)의 각각에 전달되어, 캐비티 측면 부재(9)의 선단면(9a)을, 상형(52)의 기판 공급부(7)에 세트된 기판(6)의 표면(6a)에 소정의 가압력으로서 맞닿게 할 수 있다.
다음에, 가압 구동부에 의한 소정의 가압 구동력으로서, 가압 부재(56)를 상형(52)측을 향하여 가압함에 의해, 우선, 각 캐비티 저면 부재(8)에 소정의 가압력이 균등하게 전달된다. 다음에, 가압 구동력이, 보조적으로 제 2 탄성 부재(58)를 통하여 각 수지 가압 부재(54)에 균등하게 전달된다. 이로써, 각 캐비티(4) 내에서 용융한 수지 재료(16)를 소정의 가압력으로서 균등하게, 또한, 개별적으로 가압할 수 있다.
이렇게 하여, 수지 가압 부재(54)를 포함하는 캐비티 저면 부재(8)에 의해, 캐비티(4) 내에서 가열되어 용융한 수지 재료(16)에 소정의 가압력으로서, 균등하게, 또한, 개별적으로 가압할 수 있다.
[실시예 6]
다음에, 본 발명에 관한 실시예 6에 관한 전자 부품의 압축 성형용 금형에 관해 설명한다. 실시예 6에 관한 금형의 기본적인 구성은, 실시예 1 내지 5의 금형의 구성과 실질적으로 같고, 탄성 부재를 이용하여 소정의 가압 구동력을 캐비티 저면 부재에 전달함에 의해, 캐비티 내의 용융한 수지 재료를 균등하게, 또한, 개별적으로 가압할 수 있다.
(전자 부품의 압축 성형용 금형의 구성)
도 6, 도 7에 도시하는 바와 같이, 실시예 6에 관한 전자 부품의 압축 성형용 금형(61)은, 삼매형(three-plate mold)이라고 칭하여지고, 상형(62), 하형(63) 및 중간 플레이트(64)를 구비하고 있다. 상형(62)과 하형(63)은 서로 대향하도록 배치되고, 상형(62)은 고정되어 있다. 중간 플레이트(64)는, 상형(62)과 하형(63) 사이에 배치되어 있다. 그 중간 플레이트(64)에는, 하형(63)에 마련된 캐비티 부재(81)를 헐겁게 끼운 양태로 삽입 관통시키는 삽입 관통구멍(66)이 마련되어 있다. 중간 플레이트(64)와 하형(63) 사이에는, 이형 필름(65)이 배치되어 있다.
상형(62)은, 상형 베이스(67), 상형 체이스(68), 상형 외기 차단 부재(69) 및 실 부재(70)를 구비하고 있다. 상형 체이스(68)는 상형 베이스(67)의 하면측에 마련되어 있다. 상형 외기 차단 부재(69)는, 상형 체이스(68)의 주위에 마련되어 있다. O링 등의 실 부재(70)는, 상형 외기 차단 부재(69)의 하단면에 마련되어 있다.
상형 체이스(67)에는, LED(Light-Emitting Diode) 칩 등의 전자 부품(71)이 실장된 기판(72)을, 전자 부품(71)이 실장된 표면(72a)을 아래로 향한 상태로 세트하는 기판 공급부(73)가 마련되어 있다. 그 기판 공급부(73)에는, 기판(72)에 실장된 전자 부품(71)을 캐비티에 대해 소정의 위치에 맞추기 위한 전자 부품 위치 조정부(74)가 마련되어 있다.
한편, 하형(63)은, 하형 베이스(75), 하형 체이스(76), 하형 외기 차단 부재(77) 및 실 부재(78)를 구비하고 있다. 하형 체이스(76)는, 하형 베이스(75)의 윗면측에 마련되어 있다. 하형 외기 차단 부재(77)는 하형 체이스(76)의 주위에 마련되어 있다. O링 등의 실 부재(78)는, 하형 외기 차단 부재(77)의 상단면에 마련되어 있다.
하형 체이스(76)에는, 하형 체이스 홀더(80)와 캐비티 부재(81)가 마련되어 있다. 캐비티 부재(81)는, 하형 체이스 홀더(80)에 대해 소정 수 마련되어 있다. 캐비티 부재(81)의 각각은, 캐비티 측면 부재(82)와 캐비티 저면 부재(83)를 구비하고 있다. 캐비티 측면 부재(82)는, 대 캐비티(large cavity:79)측면을 이루고, 캐비티 저면 부재(83)는 대 캐비티(79)의 저면을 이룬다. 캐비티 저면 부재(83)는, 캐비티 부재(81)에 마련된 활주구멍(84) 내를 상하 방향으로 활주 자유롭게 된다. 대 캐비티(79)의 저면이 되는 캐비티 저면 부재(83)에서는, 윗면은 평면으로 되고, 전자 부품에 대응하는 소정의 위치에는, 소 캐비티(small cavity:85)로서 반구형상의 오목부가 형성되어 있다.
또한, 금형(61)에는, 대 캐비티(79)와 소 캐비티(85)의 형상에 대응하고 이형 필름(65)을 피복하는 이형 필름의 흡착 피복부(도시 생략)와, 이형 필름(65)을 피복하는 캐비티(79) 내에 소정의 수지 재료를 공급한 횡형 디스펜서 등의 수지 재료 공급부(도시 생략)와, 금형을 소정의 성형 온도까지 가열하는 가열부(도시 생략)가 마련되어 있다. 또한, 수지 재료로서는, 후술하는 바와 같이, 투명한 액상의 수지 재료(86)가 공급된다.
또한, 금형(61)에는, 금형(61)의 클로징시에, 대 캐비티(79) 및 소 캐비티(85) 내로부터 공기를 강제적으로 흡인하여 배출하는 진공 펌프 등으로 이루어지는 감압부(도시 생략)가 마련되어 있다.
실시예 6에 관한 금형(61)에서는, 우선, 대 캐비티(79)와 소 캐비티(85)의 표면이, 중간 플레이트(64)와 하형(63)으로 끼워지지된 이형 필름(65)에 의해 덮여지고, 이형 필름(65)으로 피복된 대 캐비티(79) 및 소 캐비티(85) 내에 소정량의 액상의 수지 재료(86)가 공급된다.
한편, 상형(62)의 기판 공급부(73)에 전자 부품(71)을 실장한 기판(72)이 개개로 세트된다. 이 때, 기판(72)에 실장된 전자 부품(71)의 위치가 소 캐비티(85)에 대해 소정의 배치 관계가 되도록, 기판(72)의 위치가 전자 부품 위치 조정부(74)에 의해 조정된다.
다음에, 도 7에 도시하는 바와 같이, 금형(61)을 클로징하고, 상형 외기 차단 부재(69)에 마련된 실 부재(70)를 중간 플레이트(64)에 밀착시킴과 함께, 하형 외기 차단 부재(77)에 마련된 실 재(78)를 이형 필름(65)에 밀착시킴으로서, 대 캐비티(79) 및 소 캐비티(85)가 위치하는 공간을, 외기와 차단된 외기 차단 공간으로 한다. 외기가 차단됨으로써, 감압부에 의해 외기 차단 공간을 소정의 진공도까지 감압할 수 있다.
다음에, 캐비티 저면 부재(83)를 상형(62)측을 향하여 소정의 가압 구동으로 가압 구동시킴으로서, 대 캐비티(79) 및 소 캐비티(85) 내에서 가열된 액상의 수지 재료(86)를, 소정의 가압력으로서 가압할 수 있다.
경화에 필요한 소요 시간의 경과 후에는, 기판(72)에 실장된 전자 부품(71)이, 대 캐비티(79) 및 소 캐비티(85)의 형상으로 압축 성형된 수지 성형체(87) 내에 밀봉된다. 금형(61)을 오프닝하고, 취출된 수지 성형체(87)에서는, 대 캐비티(79)에 대응하는 평탄한 표면(평면)이 형성되고, 그 표면에 소 캐비티(85)에 대응하는 볼록부가 성형된다.
(수지 가압 등의 구성과 그 균등 가압 작용에 관해)
도 6 및 도 7에 도시하는 바와 같이, 캐비티 측면 부재(82)와 하형 체이스 홀더(80) 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 1 탄성 부재(88)가 마련되어 있다.
또한, 캐비티 저면 부재(83)와 하형 체이스 홀더(80) 사이에는, 소정의 탄성을 갖는 압축 스프링 등의 제 2 탄성 부재(89)가 마련되어 있다.
하형(63)에는, 하형 체이스(68)를 윗방향에 소정의 가압 구동력으로 가압 구동하는 가압 구동부가 마련되어 있다. 또한, 하형(63) 전체를 윗방향으로 소정의 클로징 압력으로 클로징하는 클로징 가압부를 마련하여도 좋다.
금형(61)의 클로징시에, 가압 구동부로 하형 체이스(68)에 소정의 가압 구동력을 가함에 의해, 그 가압 구동력이 하형 체이스 홀더(80)와 제 1 탄성 부재(88)를 통하여 캐비티 측면 부재(82)에 전달된다. 캐비티 측면 부재(82)에 가압 구동력이 전달됨으로써, 캐비티 측면 부재(82)의 선단면(82a)을 상형(62)의 기판 공급부(73)에 세트된 기판(72)의 표면(72a)에 맞닿게 할 수 있다.
또한, 금형(61)의 클로징시에, 가압 구동부에서 하형 체이스(68)에 소정의 가압 구동력을 가함에 의해, 그 가압 구동력이 하형 체이스 홀더(80)와 제 2 탄성 부재(89)를 통하여 개개의 캐비티 저면 부재(83)에 균등하게 전달된다. 캐비티 저면 부재(83)에 가압 구동력이 전달됨으로써, 대 캐비티(79) 및 소 캐비티(85) 내의 용융한 액상의 수지 재료(86)를, 소정의 가압력으로서 균등하게, 또한, 개별적으로 가압할 수 있다.
(전자 부품의 압축 성형 방법에 관해)
우선, 대 캐비티(79) 및 소 캐비티(85) 내를, 하형(63)과 중간 플레이트(64)에 의해 끼워지지된 이형 필름(65)에 의해 피복한다. 이형 필름(65)에 의해 덮인 대 캐비티(79) 및 소 캐비티(85) 내에 소정량의 액상의 수지 재료(86)를 공급한다. 다음에, 전자 부품(71)을 실장한 기판(72)을 상형(62)의 기판 공급부(73)에 세트한다. 다음에, 금형(61)을 클로징함에 의해, 기판(72)에 실장한 전자 부품(71)을 대 캐비티(79) 및 소 캐비티(85) 내에서 가열된 액상의 수지 재료(86) 내에 침지한다.
이 때, 가압 구동부에 의해 소정의 가압 구동력이 캐비티 측면 부재(82)에 전달되어, 캐비티 측면 부재(82)의 선단면(82a)을, 상형(62)의 기판 공급부(73)에 세트된 기판(72)의 표면(72a)에 소정의 가압력으로서 맞닿게 할 수 있다.
또한, 가압 구동부에 의해 소정의 가압 구동력이 캐비티 저면 부재(83)에 균등하게 전달되어, 대 캐비티(79) 및 소 캐비티(85) 내에서 가열된 액상의 수지 재료(86)를 균등하게, 또한, 개별적으로 가압할 수 있다.
또한, 실 부재(70, 78) 등에 의해, 대 캐비티(79) 및 소 캐비티(85)가 위치하는 공간이 외기와 차단됨으로써, 그 공간이 감압부에 의해 소정의 진공도까지 감압할 수 있다. 이로써, 액상 수지 재료 내에 공기를 남기는 일 없이 액상 수지 재료를 압축하여 수지 성형체 내에 전자 부품을 밀봉할 수 있다.
상술한 각 실시예에 사용되는 수지 재료로서는, 과립상의 수지 재료 또는 액상의 수지 재료를 예로 들어 설명하였지만, 이들 외에, 분말상의 수지 재료나 시트상의 수지 재료도 적용할 수 있다. 또한, 투명성을 갖는 수지 재료, 반투명성의 수지 재료, 불투명성의 수지 재료, 1액성의 수지 재료, 또는, 2액성의 수지 재료도 적용하는 것이 가능하다.
또한, 그 수지 재료의 재질로서, 실리콘계의 수지 재료 또는 에폭시계의 수지 재료를 사용할 수 있다.
또한, 상술한 각 실시예로는, 하나의 금형에 2개의 캐비티를 마련하고, 그 캐비티의 각각에서 복수의 전자 부품을 수지 성형체 내에 밀봉하는 경우를 예로 들어 설명하였다. 금형의 캐비티의 수로서는, 하나의 금형에서의 캐비티의 수는 2개로 한정되는 것이 아니라, 3개 이상 구비하고 있어도 좋다. 또한, 금형에서의 하나의 캐비티에 있어서 밀봉하는 전자 부품의 수도 2 이상으로 한정되는 것이 아니고, 하나라도 좋다.
또한, 상술한 각 실시예에서는, 탄성 부재로서, 압축 스프링을 예로 들어 설명하였지만, 탄성 부재로서는 압축 스프링으로 한정되는 것이 아니고, 예를 들면, 접시 스프링, 판 스프링 등의 적절한 탄성을 갖는 부재를 이용할 수 있다.
본 발명을 상세히 설명하고 나타내어 왔지만, 이것은 예시를 위한 것일 뿐, 한정으로 취하면 안 되고, 발명의 범위는 첨부한 청구의 범위에 의해 해석되는 것이 분명히 이해될 것이다.
1 : 전자 부품의 압축 성형용 금형 2 : 상형
3 : 하형 4 : 캐비티
5 : 전자 부품 6 : 기판
6a : 표면 6b : 이면
7 : 기판 공급부 8 : 캐비티 저면 부재
9 : 캐비티 측면 부재 9a : 캐비티 측면 부재의 선단면
10 : 활주구멍 11 : 수지 재료
12 : 수지 성형체 13 : 가압 부재
14 : 제 1 탄성 부재 15 : 제 2 탄성 부재
*16 : 용융한 수지 재료 21 : 전자 부품의 압축 성형용 금형
22 : 상형 23 : 하형
24 : 제 1 가압 부재 25 : 제 2 가압 부재
25a : 관통구멍 26 : 수압부
27 : 제 1 탄성 부재 28 : 제 2 탄성 부재
31 : 전자 부품의 압축 성형용 금형 32 : 상형
33 : 하형 34 : 제 1 가압 부재
34a : 관통구멍 35 : 제 2 가압 부재
36 : 트랜스퍼부 37 : 제 1 탄성 부재
38 : 차양부 39 : 제 2 탄성 부재
40 : 제 3 탄성 부재 41 : 전자 부품의 압축 성형용 금형
42 : 상형 43 : 하형
44 : 제 1 가압 부재 45 : 제 2 탄성 부재
46 : 기판 가압 부재 47 : 제 2 가압 부재
48 : 제 2 탄성 부재 49 : 제 3 탄성 부재
50 : 활주구멍 51 : 전자 부품의 압축 성형용 금형
52 : 상형 53 : 하형
54 : 수지 가압 부재 55 : 계지부
56 : 가압 부재 57 : 제 1 탄성 부재
58 : 제 2 탄성 부재 59 : 이동 수지 고임부
60 : 화살표 61 : 전자 부품의 압축 성형용 금형
62 : 상형 63 : 하형
64 : 중간 플레이트 65 : 이형 필름
66 : 삽입 관통구멍 67 : 상형 베이스
68 : 상형 체이스 69 : 상형 외기 차단 부재
70 : 실 부재 71 : 전자 부품
72 : 기판 72a : 표면
73 : 기판 공급부 74 : 전자 부품 위치 조정부
75 : 하형 베이스 76 : 하형 체이스
77 : 하형 외기 차단 부재 78 : 실 부재
79 : 대 캐비티 80 : 하형 체이스 홀더
81 : 캐비티 부재 82 : 캐비티 측면 부재
83 : 캐비티 저면 부재 84 : 활주구멍
85 : 소 캐비티 86 : 액상의 수지 재료
87 : 수지 성형체 88 : 제 1 탄성 부재
89 : 제 2 탄성 부재

Claims (8)

  1. 소정의 금형을 이용하여 수지 재료를 압축 성형함에 의해, 전자 부품을 밀봉하는 전자 부품의 압축 성형 방법에 있어서,
    소정의 금형으로서, 상형(upper mold) 및 상기 상형과 대향하여 복수의 캐비티가 형성된 하형(lower mold)을 포함하는 금형을 준비하는 공정과,
    상기 상형과 상기 하형을 클로징함에 의해, 상기 상형에 지지된 기판에 실장된 복수의 전자 부품의 각각을, 대응하는 상기 캐비티 내에서 가열된 용융 수지 또는 액상 수지에 침지함과 함께, 복수의 상기 캐비티의 각각의 저면에 마련한 수지 가압 부재에 의해, 복수의 상기 캐비티의 각각에서 가열된 상기 용융 수지 또는 상기 액상 수지를 각각 균등하게 가압하여 압축함에 의해, 상기 전자 부품을 밀봉한 압축 성형체를 형성하는 공정과,
    상기 상형과 상기 하형을 오프닝하여, 상기 압축 성형체에 상기 전자 부품이 밀봉된 상기 기판을 취출하는 공정을 구비하고,
    상기 금형을 준비하는 공정은,
    상기 하형과 상기 상형에 유지되는 상기 기판의 사이에 배치되는 중간 플레이트를 준비하는 공정과,
    상기 중간 플레이트와 상기 하형의 사이에 배치되는 이형 필름을 준비하는 공정을 포함하며,
    상기 압축 성형체를 형성하는 공정은,
    복수의 상기 캐비티를 상기 이형 필름으로 덮는 공정과,
    상기 이형 필름으로 피복된 복수의 상기 캐비티의 각각에 상기 용융 수지 또는 상기 액상 수지로 되는 수지 재료를 공급하는 공정과,
    상기 중간 플레이트와 상기 이형 필름을 상기 상형과 상기 하형에 실재를 개재시켜 끼워 넣어지도록 하여 상기 상형과 상기 하형 사이를 실(seal)하여, 상기 수지 재료가 공급된 복수의 상기 캐비티가 위치하는 공간을 외기와 차단하는 공정과,
    외기와 차단된 복수의 상기 캐비티가 위치하는 상기 공간을 소정의 진공도까지 감압하여 압축 성형을 행하는 공정을 포함하는 것을 특징으로 하는 전자 부품의 압축 성형 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 압축 성형체를 형성하는 공정에서는, 상기 수지 가압 부재에 마련된 탄성부재를 통해 전달되는 가압력에 의해, 복수의 상기 캐비티의 각각에서 가열된 상기 용융 수지 또는 상기 액상 수지가 각각 균등하게 가압되어 압축되는 것을 특징으로 하는 전자 부품의 압축 성형 방법.
  4. 상형 및 하형을 이용하여 수지 재료를 압축 성형함에 의해, 전자 부품을 밀봉하는 전자 부품의 압축 성형용 금형에 있어서,
    상기 상형은, 상기 전자 부품을 실장한 기판을 세트하는 기판 공급부를 구비하고,
    상기 하형은, 수지 재료가 각각 공급되는 복수의 캐비티와,
    상기 캐비티 내에서 가열된 용융 수지 또는 액상 수지를 소정의 가압력을 갖고 가압하는 수지 가압 부재를 구비하며,
    상기 수지 가압 부재는, 복수의 상기 캐비티 내의 각각에서 가열된 상기 용융 수지 또는 상기 액상 수지를 각각 균등하게 가압하는 균등 가압부를 구비하고,
    상기 하형과 상기 상형에 셋트되는 상기 기판의 사이에 배치되는 중간 플레이트와,
    상기 중간 플레이트와 상기 하형 사이에 배치되어 복수의 상기 캐비티를 덮는 이형 필름과,
    상기 하형과 상기 상형에 의해 상기 중간 플레이트 및 상기 이형 필름을 실재를 개재시켜 끼워 넣은 상태로, 복수의 상기 캐비티 내를 배기하는 감압부를 구비한 것을 특징으로 하는 전자 부품의 압축 성형용 금형.
  5. 삭제
  6. 제 4항에 있어서,
    상기 수지 가압 부재는, 상기 캐비티의 저면을 이루는 캐비티 저면 부재를 포함하고,
    상기 균등 가압부는, 소정의 가압력을 상기 캐비티 저면부재에 전달하는 탄성부재를 포함하는 것을 특징으로 하는 전자 부품의 압축 성형용 금형.
  7. 제 4항에 있어서,
    상기 중간 플레이트에는, 복수의 상기 캐비티를 이루는 부재를 틈을 갖고 삽입 관통하는 삽입 관통구멍이 형성된 것을 특징으로 하는 전자 부품의 압축 성형용 금형.
  8. 제 4항에 있어서,
    상기 기판 공급부는, 상기 기판에 실장된 전자 부품을, 복수의 상기 캐비티에 대하여 소정의 위치에 맞추기 위한 전자 부품 위치 조정부를 포함하는 것을 특징으로 하는 전자 부품의 압축 성형용 금형.
KR1020110073945A 2007-11-16 2011-07-26 전자 부품의 압축 성형 방법 및 금형 Active KR101373483B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-297846 2007-11-16
JP2007297846A JP2009124012A (ja) 2007-11-16 2007-11-16 電子部品の圧縮成形方法及び金型

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109893A Division KR20090050947A (ko) 2007-11-16 2008-11-06 전자 부품의 압축 성형 방법 및 금형

Publications (2)

Publication Number Publication Date
KR20110099198A KR20110099198A (ko) 2011-09-07
KR101373483B1 true KR101373483B1 (ko) 2014-03-13

Family

ID=40641043

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080109893A Ceased KR20090050947A (ko) 2007-11-16 2008-11-06 전자 부품의 압축 성형 방법 및 금형
KR1020110073945A Active KR101373483B1 (ko) 2007-11-16 2011-07-26 전자 부품의 압축 성형 방법 및 금형

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020080109893A Ceased KR20090050947A (ko) 2007-11-16 2008-11-06 전자 부품의 압축 성형 방법 및 금형

Country Status (6)

Country Link
US (1) US20090127732A1 (ko)
JP (1) JP2009124012A (ko)
KR (2) KR20090050947A (ko)
CN (1) CN101436558B (ko)
MY (1) MY149333A (ko)
TW (1) TWI367156B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4858966B2 (ja) * 2006-11-02 2012-01-18 Ｔｏｗａ株式会社 電子部品の圧縮成形方法及び成形装置
TWI344226B (en) * 2007-10-29 2011-06-21 Ind Tech Res Inst Method of packaging light emitted diode
WO2010146860A1 (ja) * 2009-06-17 2010-12-23 パナソニック株式会社 樹脂モールド型電子部品の製造方法
JP2011086745A (ja) * 2009-10-15 2011-04-28 Sanyu Rec Co Ltd 電子部品の樹脂封止方法
KR101102912B1 (ko) * 2009-11-05 2012-01-11 삼성전기주식회사 압축 몰딩 시스템
JP5507271B2 (ja) * 2010-01-14 2014-05-28 ラピスセミコンダクタ株式会社 モールド樹脂封止装置及びモールド方法
KR101160887B1 (ko) * 2010-02-25 2012-06-29 한미반도체 주식회사 압축 성형 장치 및 방법
JP5576197B2 (ja) * 2010-07-08 2014-08-20 Ｔｏｗａ株式会社 電子部品の圧縮成形方法及び成形装置
JP5174874B2 (ja) * 2010-09-16 2013-04-03 Ｔｏｗａ株式会社 圧縮成形型及び圧縮成形方法
JP5385886B2 (ja) * 2010-11-02 2014-01-08 Ｔｏｗａ株式会社 電気回路部品の樹脂封止成形方法及び装置
JP5764821B2 (ja) * 2011-08-25 2015-08-19 アピックヤマダ株式会社 圧縮成形方法及び装置
KR200471305Y1 (ko) * 2012-05-23 2014-02-13 세메스 주식회사 전자 부품의 몰딩 장치
WO2014188636A1 (ja) * 2013-05-21 2014-11-27 シャープ株式会社 表示装置の製造方法、表示装置及びフィルムデバイス
JP5944866B2 (ja) * 2013-06-20 2016-07-05 Ｔｏｗａ株式会社 電子部品の圧縮樹脂封止方法及び圧縮樹脂封止装置
KR101492054B1 (ko) * 2013-11-08 2015-02-10 한국정보통신주식회사 카드 리더, 단말기 및 그를 이용한 결제 정보 처리 방법
CN105917451B (zh) * 2014-01-14 2018-07-06 山田尖端科技株式会社 树脂模制模具及树脂模制方法
JP6431757B2 (ja) * 2014-12-04 2018-11-28 アピックヤマダ株式会社 成形金型
CN105098030A (zh) * 2015-06-17 2015-11-25 苏州迈瑞微电子有限公司 一种ic封装方法及其封装结构
JP6440599B2 (ja) * 2015-08-28 2018-12-19 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形方法
KR20170092323A (ko) 2016-02-03 2017-08-11 삼성전자주식회사 반도체 패키지의 몰딩 장치
JP6580519B2 (ja) * 2016-05-24 2019-09-25 Ｔｏｗａ株式会社 圧縮成形装置、樹脂封止品製造装置、圧縮成形方法、及び樹脂封止品の製造方法
JP6654994B2 (ja) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 回路部品の製造方法
TWI787417B (zh) * 2018-02-09 2022-12-21 日商山田尖端科技股份有限公司 壓縮成形用模具及壓縮成形裝置
JP6703029B2 (ja) * 2018-03-26 2020-06-03 キヤノン株式会社 電子モジュールおよび撮像システム
CN110103381B (zh) * 2019-04-03 2021-06-22 杭州富春江水电设备有限公司 一种定子线圈热模压机以及区间式定子线圈热模压工艺
CN110370520A (zh) * 2019-06-05 2019-10-25 江苏明珠硅橡胶材料有限公司 一种超高分子量聚乙烯板生产方法
JP7530769B2 (ja) 2020-08-25 2024-08-08 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0957785A (ja) * 1995-08-23 1997-03-04 Apic Yamada Kk リリースフィルムを用いる自動モールド装置
JP2003229444A (ja) * 2001-11-30 2003-08-15 Apic Yamada Corp 成形品収納装置及び樹脂封止装置
JP2006027098A (ja) * 2004-07-16 2006-02-02 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2524955B2 (ja) * 1993-04-22 1996-08-14 トーワ株式会社 電子部品の樹脂封止成形方法及び装置
US5783134A (en) * 1994-01-13 1998-07-21 Citizen Watch Co., Ltd. Method of resin-sealing semiconductor device
JP2001160564A (ja) * 1999-12-03 2001-06-12 Apic Yamada Corp 樹脂封止装置
US6770236B2 (en) * 2000-08-22 2004-08-03 Apic Yamada Corp. Method of resin molding
JP3897565B2 (ja) * 2001-10-25 2007-03-28 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
JP4268389B2 (ja) * 2002-09-06 2009-05-27 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
US20070243667A1 (en) * 2006-04-18 2007-10-18 Texas Instruments Incorporated POP Semiconductor Device Manufacturing Method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0957785A (ja) * 1995-08-23 1997-03-04 Apic Yamada Kk リリースフィルムを用いる自動モールド装置
JP2003229444A (ja) * 2001-11-30 2003-08-15 Apic Yamada Corp 成形品収納装置及び樹脂封止装置
JP2006027098A (ja) * 2004-07-16 2006-02-02 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置

Also Published As

Publication number Publication date
US20090127732A1 (en) 2009-05-21
MY149333A (en) 2013-08-30
TWI367156B (en) 2012-07-01
CN101436558A (zh) 2009-05-20
CN101436558B (zh) 2011-04-20
TW200930550A (en) 2009-07-16
KR20090050947A (ko) 2009-05-20
JP2009124012A (ja) 2009-06-04
KR20110099198A (ko) 2011-09-07

Similar Documents

Publication Publication Date Title
KR101373483B1 (ko) 전자 부품의 압축 성형 방법 및 금형
JP5153536B2 (ja) 半導体チップの圧縮成形用金型
KR100993086B1 (ko) 전자 부품의 수지 밀봉 성형 방법
KR100546191B1 (ko) 전자 부품의 수지 밀봉 성형 방법 및 상기 방법에이용되는 수지 밀봉 성형 장치
KR20090018057A (ko) 발광소자의 압축성형방법
JP5174630B2 (ja) 光学成形品の圧縮成形方法
JP6654861B2 (ja) 樹脂封止装置及び樹脂封止方法
EP2474401A2 (en) Method of resin molding and resin molding apparatus
CN105826212B (zh) 树脂封装方法及树脂封装装置
KR102184809B1 (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
WO2020217703A1 (ja) 樹脂成形装置及び樹脂成形品の製造方法
JP6861609B2 (ja) 樹脂成形装置及び樹脂成形品の製造方法
JP4954012B2 (ja) 電子部品の樹脂封止成形用金型
TWI527273B (zh) Method and apparatus for sealing resin sealing of semiconductor wafer and apparatus for preventing edge of resin
CN217719500U (zh) 一种以压缩成形的设备上能配合模具结构
KR20190090777A (ko) 압축 성형 장치, 압축 성형 방법 및 압축 성형품의 제조 방법
KR20190090778A (ko) 압축 성형 장치, 압축 성형 방법 및 압축 성형품의 제조 방법
JP5236995B2 (ja) 光学成形品の成形方法
KR20080104966A (ko) 전자 부품의 압축 성형 방법 및 압축 성형 장치
JPH10135260A (ja) 電子部品の樹脂封止成形方法及び金型装置
JP5723800B2 (ja) 半導体チップの圧縮樹脂封止成形方法及び装置
JP6087507B2 (ja) 半導体チップの圧縮樹脂封止成形方法及び樹脂封止された半導体チップの生産方法
JP2000306933A (ja) 電子部品の樹脂封止成形方法及び金型
JP4637214B2 (ja) トランスファ成形金型及びこれを用いた樹脂封止方法
JP2013158943A5 (ko)

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20110726

Patent event code: PA01071R01D

Filing date: 20081106

Application number text: 1020080109893

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111103

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120413

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20111103

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20120515

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20120413

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20131220

Appeal identifier: 2012101004609

Request date: 20120515

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20120515

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20120515

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20111228

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial

Comment text: Report of Result of Re-examination before a Trial

Patent event code: PB06011S01D

Patent event date: 20120712

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20131224

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20120515

Decision date: 20131220

Appeal identifier: 2012101004609

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20140121

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20131224

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140305

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140305

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170224

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180223

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20190222

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200221

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210226

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20220225

Start annual number: 9

End annual number: 9