[go: up one dir, main page]

KR101366889B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101366889B1
KR101366889B1 KR1020120116069A KR20120116069A KR101366889B1 KR 101366889 B1 KR101366889 B1 KR 101366889B1 KR 1020120116069 A KR1020120116069 A KR 1020120116069A KR 20120116069 A KR20120116069 A KR 20120116069A KR 101366889 B1 KR101366889 B1 KR 101366889B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
lead
heat
semiconductor package
dissipation lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020120116069A
Other languages
English (en)
Inventor
김종만
곽영훈
홍창섭
임순규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120116069A priority Critical patent/KR101366889B1/ko
Priority to US13/735,667 priority patent/US8866288B2/en
Application granted granted Critical
Publication of KR101366889B1 publication Critical patent/KR101366889B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W40/10—
    • H10W40/00—
    • H10W40/22—
    • H10W40/778—
    • H10W70/461—
    • H10W40/237—
    • H10W90/736—
    • H10W90/811—

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 패키지는 제1 방열판, 제1 방열판 하부에 형성된 제2 방열판, 제1 방열판 상부에 형성되며, 양 끝단이 제2 방열판과 접합되는 방열 리드, 방열 리드 상부에 형성된 절연층, 절연층 상부에 하나 이상 형성되는 전력 소자 및 절연층 상부에 하나 이상 형성되는 제어 소자를 포함할 수 있다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다.
최근, 전자 산업의 발달에 따라 전자부품의 고기능화에 대한 요구가 급증하고 있다. 또한, 전자부품의 경박단소화에 따라 전자부품이 실장되는 회로기판과 관련하여, 회로기판의 작은 면적에 많은 전자제품을 집적해야 한다.
한편, 회로기판은 전력 소자, 발광다이오드(LED) 등과 같은 고온을 열을 발생하는 고 전력 소자를 탑재하게 된다. 고 전력 소자가 발생하는 열을 신속하게 방출하지 못하는 경우, 회로 기판의 온도를 상승시켜 전력 소자의 동작 불능 및 오동작을 야기하는바, 방열 특성이 향상된 반도체 패키지에 대한 연구가 진행되고 있다.
종래의 반도체 패키지에서는 방열판 상부에 고열을 방출하는 전력 소자와 열에 취약한 제어 소자가 동시에 실장된다.(미국 등록특허 제6432750호) 이때, 발생한 열은 오직 방열판만을 통과하여 외부로 방출될 수 있다. 즉, 전력 소자와 제어 소자에서 발생한 열의 이동 경로는 한 개뿐이다. 또한, 전력 소자와 제어 소자가 동일한 방열판 상부에 실장되기 때문에, 전력 소자에서 발생한 열이 방열판을 통해서 제어 소자로 전도될 수 있다. 이에 의해 제어 소자는 전력 소자에서 발생한 열에 영향을 받아 오동작을 야기할 수 있다.
본 발명의 일 측면에 따르면, 방열 효율을 향상 시킬 수 있는 반도체 패키지를 제공하는 데 있다.
본 발명의 다른 측면에 따르면, 전력 소자와 제어 소자 간의 열적 분리를 가능하게 하는 반도체 패키지를 제공하는 데 있다.
본 발명의 또 다른 측면에 따르면, 방열 성능 향상 및 열적 분리의 향상으로 신뢰성을 향상시킬 수 있는 반도체 패키지를 제공하는 데 있다.
본 발명의 실시 예에 따르면, 제1 방열판, 상기 제1 방열판 하부에 형성된 제2 방열판, 상기 제1 방열판 상부에 형성되며, 양 끝단이 상기 제2 방열판과 접합되는 방열 리드, 상기 방열 리드 상부에 형성된 절연층, 상기 절연층 상부에 하나 이상 형성되는 전력 소자 및 상기 절연층 상부에 하나 이상 형성되는 제어 소자를 포함하는 반도체 패키지가 제공된다.
상기 제1 방열판, 상기 절연층, 상기 전력 소자 및 상기 제어 소자를 둘러싸도록 형성된 몰드를 더 포함할 수 있다.
일측이 상기 전력 소자 및 상기 제어 소자 중 적어도 하나와 상기 절연층 사이에 형성되며, 타측이 상기 몰드 외부로 도출되도록 형성된 접속 리드를 더 포함할 수 있다.
상기 방열 리드는 상기 전력 소자가 실장된 영역에 해당하는 상기 절연층 하부에 형성된 제1 방열 리드 및 상기 제어 소자가 실장된 영역에 해당하는 상기 절연층 하부에 형성된 제2 방열 리드를 포함하며, 상기 제1 방열 리드 및 상기 제2 방열 리드는 서로 연결되도록 형성될 수 있다.
상기 방열 리드는 상기 전력 소자가 실장된 영역에 해당하는 상기 절연층 하부에 형성된 제1 방열 리드 및 상기 제어 소자가 실장된 영역에 해당하는 상기 절연층 하부에 형성된 제2 방열 리드를 포함하며, 상기 제1 방열 리드 및 상기 제2 방열 리드는 서로 분리되도록 형성될 수 있다.
상기 제1 방열판은 알루미늄으로 형성될 수 있다.
상기 방열 리드는 구리로 형성될 수 있다.
상기 몰드는 에폭시 몰드 컴파운드(EMC) 또는 실리콘 겔(Silicone Gel)로 형성될 수 있다.
상기 제1 방열판과 상기 제2 방열판 사이에 형성되는 접착층을 더 포함할 수 있다.
상기 접착층은 써멀 그리스(Thermal Grease)로 형성될 수 있다.
상기 접속 리드는 전도성 금속으로 형성될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 반도체 패키지는 방열 리드에 의해서 추가적인 방열 패스(Path)를 형성함으로써, 방열 성능을 향상시킬 수 있다.
본 발명의 실시 예에 따른 반도체 패키지는 분리형 구조의 방열 리드에 의해서 전력 소자와 제어 소자 간의 열적 분리를 가능하게 할 수 있다.
본 발명의 실시 예에 따른 반도체 패키지는 방열 성능 향상 및 열적 분리를 가능하게 함으로써, 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 방열 리드를 나타낸 예시도이다.
도 3은 본 발명의 다른 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
도 4는 본 발명의 다른 실시 예에 따른 방열 리드를 나타낸 예시도이다.
도 5 및 도 6은 종래의 반도체 패키지의 열 해석 시뮬레이션 결과를 나타낸 예시도이다.
도 7은 본 발명의 실시 예에 따른 반도체 패키지의 열 해석 시뮬레이션 결과를 나타낸 예시도이다.
도 8은 본 발명의 다른 실시 예에 따른 반도체 패키지의 열 해석 시뮬레이션 결과를 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
도 1을 참조하면, 반도체 패키지(100)는 접속 리드(110), 절연층(120), 방열 리드(130), 제1 방열판(140), 제2 방열판(150), 접착층(160), 몰드(170), 전력 소자(510) 및 제어 소자(520)를 포함할 수 있다.
전력 소자(510) 및 제어 소자(520)는 접속 리드(110) 또는 절연층(120) 상부에 형성될 수 있다. 전력 소자(510) 및 제어 소자(520)는 접속 리드(110) 상부에 형성되면, 접속 리드(110)와 전기적으로 연결될 수 있다. 또는 전력 소자(510) 및 제어 소자(520)는 절연층(120) 상부에 형성되면, 절연층(120) 상부에 형성된 회로 패턴(미도시)과 전기적으로 연결될 수 있다.
접속 리드(110)는 전력 소자(510) 및 제어 소자(520) 중 적어도 하나와 절연층(120) 사이에 형성될 수 있다. 접속 리드(110)는 전력 소자(510) 및 제어 소자(520)와 전기적으로 접속될 수 있다. 접속 리드(110)는 일부가 몰드(170) 외부로 노출되도록 형성되어 전력 소자(510) 및 제어 소자(520)를 외부와 전기적으로 연결할 수 있다. 접속 리드(110)는 전기 전도성 금속으로 형성될 수 있다. 예를 들어, 접속 리드(110)는 금, 은, 구리 니켈 중 적어도 하나로 형성될 수 있다.
절연층(120)은 접속 리드(110) 하부에 형성될 수 있다. 절연층(120)은 제2 방열판(150) 및 방열 리드(130)와 접속 리드(110) 간의 전기적 절연을 위해 형성될 수 있다. 절연층(120)은 에폭시 계열의 유기 절연 물질이 될 수 있다. 절연층(120)은 에폭시 계열의 유기 절연 물질뿐만 아니라 공지된 절연 물질 중 어느 것으로도 형성될 수 있다. 도 1에는 도시되어 있지 않지만, 절연층(120)의 상부 및 내부에는 회로 패턴이 형성될 수 있다. 회로 패턴은 접속 리드(110), 전력 소자(510) 및 제어 소자(520) 중 적어도 하나와 전기적으로 연결되거나 아닐 수도 있다.
방열 리드(130)는 절연층(120) 하부에 형성될 수 있다. 방열 리드(130)는 제어 소자(520) 또는 전력 소자(510)로부터 발생한 열을 제2 방열판(150)으로 전달할 수 있다. 방열 리드(130)는 제1 방열 리드(131) 및 제2 방열 리드(135)를 포함할 수 있다. 제1 방열 리드(131)는 전력 소자(510)가 실장된 영역에 해당하는 절연층(120) 하부에 형성될 수 있다. 또한, 제2 방열 리드(135)는 제어 소자(520)가 실장된 영역에 해당하는 절연층(120) 하부에 형성될 수 있다. 여기서, 제1 방열 리드(131) 및 제2 방열 리드(135)는 서로 연결되도록 일체형으로 형성될 수 있다. 즉, 방열 리드(130)는 절연층(120) 하면 전체와 접촉하도록 형성될 수 있다.
방열 리드(130)는 양 끝단(131, 136)이 제2 방열판(150)과 연결되도록 형성될 수 있다. 방열 리드(130)의 양 끝단(131, 136)이 제2 방열판(150)과 연결됨에 따라 전력 소자(510) 및 제어 소자(520)의 열의 일부는 제2 방열판(150)에 직접 전달이 될 수 있다. 이때, 방열 리드(130)를 통해 직접적으로 제2 방열판(150)에 전달되지 못한 열은 제1 방열판(140)으로 전달될 수 있다. 방열 리드(130)는 열 전도성 금속으로 형성될 수 있다. 예를 들어, 방열 리드(130)는 구리로 형성될 수 있다.
제1 방열판(140)은 방열 리드(130) 하부에 형성될 수 있다. 제1 방열판(140)은 방열 리드(130)로부터 전달된 열을 제2 방열판(150)으로 전달할 수 있다. 본 발명의 실시 예에서 제2 방열판(150)은 알루미늄(Al)으로 형성될 수 있다. 그러나 제1 방열판(140)의 재질은 알루미늄으로 한정되지 않는다. 즉, 제1 방열판(140)은 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 제1 방열판(140)은 알루미늄뿐만 아니라, 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 및 마그네슘(Mg) 중 적어도 하나를 포함하여 형성될 것 같다.
제2 방열판(150)은 제1 방열판(140) 하부에 형성될 수 있다. 또한, 제2 방열판(150)은 방열 리드(130)의 양 끝단(131, 136)과 연결될 수 있다. 제2 방열판(150)은 제1 방열판(140) 및 방열 리드(130)로부터 전달된 열을 외부로 방출할 수 있다. 예를 들어, 제2 방열판(150)은 히트싱크(Heat Sink)일 수 있다.
제1 방열판(140)과 제2 방열판(150) 사이에는 접착층(160)이 형성될 수 있다. 접착층(160)은 제1 방열판(140)과 제2 방열판(150)을 상호 고정하기 위해서 형성될 수 있다. 또한, 접착층(160)은 제1 방열판(140)의 열을 제2 방열판(150)으로 전달하는 역할을 할 수 있다. 예를 들어, 접착층(160)은 써멀 그리스(Thermal Grease)로 형성될 수 있다.
몰드(170)는 반도체 패키지(100)가 외부의 충격으로부터 보호하기 위해 형성될 수 있다. 몰드(170)는 제1 방열판(140), 절연층(120), 전력 소자(510) 및 제어 소자(520)를 덮도록 형성될 수 있다. 예를 들어, 몰드(170)는 에폭시 몰드 컴파운드(EMC) 또는 실리콘 겔(Silicone Gel)로 형성될 수 있다.
본 발명의 실시 예에 따른 반도체 패키지(100)는 제2 방열판(150)과 연결되는 방열 리드(130)를 형성함으로써, 방열 패스(Path)를 추가할 수 있다. 추가된 방열 패스에 의해서 방열 성능이 향상될 수 있다.
도 2는 본 발명의 실시 예에 따른 방열 리드를 나타낸 예시도이다.
도 2를 참조하면, 방열 리드(130)는 제1 방열 리드(131) 및 제2 방열 리드(135)를 포함할 수 있다. 제1 방열 리드(131)는 전력 소자(도 1의 510)가 실장된 영역에 해당하는 절연층(도 1의 120) 하부에 형성될 수 있다. 제1 방열 리드(131)의 일측 끝단(131)은 제2 방열판(150)과 연결될 수 있다. 즉, 제1 방열 리드(131)는 전력 소자(도 1의 510)로부터 전달된 열의 일부를 일측 끝단(131)을 통해서 직접 제2 방열판(150)으로 전달할 수 있다. 여기서, 제1 방열 리드(131)는 제2 방열판(150)으로 직접 전달하지 못한 열을 제1 방열판(140)으로 전달할 수 있다. 제2 방열 리드(135)는 제어 소자(도 1의 520)가 실장된 영역에 해당하는 절연층(도 1의 120) 하부에 형성될 수 있다. 제2 방열 리드(135)의 타측 끝단(136) 역시 제2 방열판(150)과 연결될 수 있다. 즉, 제2 방열 리드(135)는 제어 소자(도 1의 520)로부터 전달된 열의 일부를 타측 끝단(136)을 통해서 직접 제2 방열판(150)으로 전달할 수 있다. 여기서, 제2 방열 리드(135)는 제2 방열판(150)으로 직접 전달하지 못한 열을 제1 방열판(140)으로 전달할 수 있다.
본 발명의 설명 편의상 방열 리드(130)를 형성되는 위치에 따라 제1 방열 리드(131)와 제2 방열 리드(135)로 구분하여 하였다. 그러나 제1 방열 리드(131)와 제2 방열 리드(135)는 따로 형성되지 않고, 도 2에 도시된 바와 같이 일체형으로 형성될 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
도 3을 참조하면, 반도체 패키지(200)는 제1 방열판(240), 제2 방열판(250), 방열 리드(230), 절연층(220), 몰드(270), 접속 리드(210), 전력 소자(510) 및 제어 소자(520)를 포함할 수 있다.
접속 리드(210)는 전력 소자(510) 및 제어 소자(520) 중 적어도 하나와 절연층(220) 사이에 형성될 수 있다. 접속 리드(210)는 전력 소자(510) 및 제어 소자(520)와 전기적으로 접속될 수 있다. 접속 리드(210)는 일부가 몰드(270) 외부로 노출되도록 형성되어 전력 소자(510) 및 제어 소자(520)를 외부와 전기적으로 연결할 수 있다. 접속 리드(210)는 전기 전도성 금속으로 형성될 수 있다. 예를 들어, 접속 리드(210)는 금, 은, 구리 니켈 중 적어도 하나로 형성될 수 있다.
절연층(220)은 접속 리드(210) 하부에 형성될 수 있다. 절연층(220)은 제2 방열판(250) 및 방열 리드(230)와 접속 리드(210) 간의 전기적 절연을 위해 형성될 수 있다. 절연층(220)은 에폭시 계열의 유기 절연 물질이 될 수 있다. 절연층(220)은 에폭시 계열의 유기 절연 물질뿐만 아니라 공지된 절연 물질 중 어느 것으로도 형성될 수 있다. 도 3에는 도시되어 있지 않지만, 절연층(220)의 상부 및 내부에는 회로 패턴이 형성될 수 있다. 회로 패턴은 접속 리드(210), 전력 소자(510) 및 제어 소자(520) 중 적어도 하나와 전기적으로 연결되거나 아닐 수도 있다.
방열 리드(230)는 절연층(220) 하부에 형성될 수 있다. 방열 리드(230)는 제어 소자(520) 또는 전력 소자(510)로부터 발생한 열을 제2 방열판(250)으로 전달할 수 있다. 방열 리드(230)는 제1 방열 리드(231) 및 제2 방열 리드(235)를 포함할 수 있다. 제1 방열 리드(231)는 전력 소자(510)가 실장된 영역에 해당하는 절연층(220) 하부에 형성될 수 있다. 또한, 제2 방열 리드(235)는 제어 소자(520)가 실장된 영역에 해당하는 절연층(220) 하부에 형성될 수 있다. 여기서, 제1 방열 리드(231) 및 제2 방열 리드(235)는 서로 분리되도록 형성될 수 있다. 본 발명의 실시 예와 같이 제1 방열 리드(231)와 제2 방열 리드(235)가 분리됨으로써, 전력 소자(510)와 제어 소자(520) 간의 열적 분리가 가능하다. 즉, 발열량이 많은 전력 소자(510)의 열이 방열 리드(230)를 통해서 제어 소자(520)로 전달되는 것을 방지할 수 있다. 방열 리드(230)는 양 끝단(231, 136)이 제2 방열판(250)과 연결되도록 형성될 수 있다. 방열 리드(230)의 양 끝단(231, 136)이 제2 방열판(250)과 연결됨에 따라 전력 소자(510) 및 제어 소자(520)의 열의 일부는 제2 방열판(250)에 직접 전달이 될 수 있다. 이때, 방열 리드(230)를 통해 직접적으로 제2 방열판(250)에 전달되지 못한 열은 제1 방열판(240)으로 전달될 수 있다. 방열 리드(230)는 열 전도성 금속으로 형성될 수 있다. 예를 들어, 방열 리드(230)는 구리로 형성될 수 있다.
제1 방열판(240)은 방열 리드(230) 하부에 형성될 수 있다. 제1 방열판(240)은 방열 리드(230)로부터 전달된 열을 제2 방열판(250)으로 전달할 수 있다. 본 발명의 실시 예에서 제2 방열판(250)은 알루미늄(Al)으로 형성될 수 있다. 그러나 제1 방열판(240)의 재질은 알루미늄으로 한정되지 않는다. 즉, 제1 방열판(240)은 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 제1 방열판(240)은 알루미늄뿐만 아니라, 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 및 마그네슘(Mg) 중 적어도 하나를 포함하여 형성될 것 같다.
제2 방열판(250)은 제1 방열판(240) 하부에 형성될 수 있다. 또한, 제2 방열판(250)은 방열 리드(230)의 양 끝단(231, 136)과 연결될 수 있다. 제2 방열판(250)은 제1 방열판(240) 및 방열 리드(230)로부터 전달된 열을 외부로 방출할 수 있다. 예를 들어, 제2 방열판(250)은 히트싱크(Heat Sink)일 수 있다.
제1 방열판(240)과 제2 방열판(250) 사이에는 접착층(260)이 형성될 수 있다. 접착층(260)은 제1 방열판(240)과 제2 방열판(250)을 상호 고정하기 위해서 형성될 수 있다. 또한, 접착층(260)은 제1 방열판(240)의 열을 제2 방열판(250)으로 전달하는 역할을 할 수 있다. 예를 들어, 접착층(260)은 써멀 그리스(Thermal Grease)로 형성될 수 있다.
몰드(270)는 반도체 패키지(200)가 외부의 충격으로부터 보호하기 위해 형성될 수 있다. 몰드(270)는 제1 방열판(240), 절연층(220), 전력 소자(510) 및 제어 소자(520)를 덮도록 형성될 수 있다. 예를 들어, 몰드(270)는 에폭시 몰드 컴파운드(EMC) 또는 실리콘 겔(Silicone Gel)로 형성될 수 있다.
본 발명의 실시 예에 따른 반도체 패키지(200)는 제2 방열판(250)과 연결되는 방열 리드(230)를 형성함으로써, 방열 패스(Path)를 추가할 수 있다. 또한, 전력 소자(510) 하부에 형성된 제1 방열 리드(231)와 제어 소자(520) 하부에 형성된 제2 방열 리드(235)가 상호 분리된 구조로 열적으로도 분리될 수 있다. 따라서, 반도체 패키지(200)는 열적 분리가 가능하며 추가적 방열 패스를 이룰 수 있는 방열 리드(230)에 의해서 방열 성능이 향상될 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 방열 리드를 나타낸 예시도이다.
도 4를 참조하면, 방열 리드(230)는 제1 방열 리드(231) 및 제2 방열 리드(235)를 포함할 수 있다. 제1 방열 리드(231)는 전력 소자(도 3의 510)가 실장된 영역에 해당하는 절연층(도 3의 220) 하부에 형성될 수 있다. 제1 방열 리드(231)의 일측 끝단(231)은 제2 방열판(250)과 연결될 수 있다. 즉, 제1 방열 리드(231)는 전력 소자(도 3의 510)로부터 전달된 열의 일부를 일측 끝단(231)을 통해서 직접 제2 방열판(250)으로 전달할 수 있다. 여기서, 제1 방열 리드(231)는 제2 방열판(250)으로 직접 전달하지 못한 열을 제1 방열판(240)으로 전달할 수 있다. 제2 방열 리드(235)는 제어 소자(도 3의 520)가 실장된 영역에 해당하는 절연층(도 3의 220) 하부에 형성될 수 있다. 제2 방열 리드(235)의 타측 끝단(236) 역시 제2 방열판(250)과 연결될 수 있다. 즉, 제2 방열 리드(235)는 제어 소자(도 3의 520)로부터 전달된 열의 일부를 타측 끝단(236)을 통해서 직접 제2 방열판(250)으로 전달할 수 있다. 여기서, 제2 방열 리드(235)는 제2 방열판(250)으로 직접 전달하지 못한 열을 제1 방열판(240)으로 전달할 수 있다.
본 발명의 실시 예에 따르면, 방열 리드(230)는 제1 방열 리드(231)와 제2 방열 리드(235)는 상호 분리되는 구조로 형성될 수 있다. 이때, 제1 방열 리드(231)는 발열량이 많은 전력 소자(도 3의 510) 하부에 형성됨으로 제어 소자(도 3의 520)의 하부에 형성되는 제2 발열 리드(235)보다 넓은 면적을 갖도록 패터닝 될 수 있다. 제1 방열 리드(231) 및 제2 방열 리드(235)의 패터닝 형상은 당업자에 의해서 용이하게 변경될 수 있다. 이와 같이 제1 방열 리드(231)와 제2 방열 리드(235)가 분리됨으로써, 전력 소자(510)에서 발생한 열이 방열 리드(230)를 통해서 제어 소자(520)로 전달되는 것을 방지할 수 있다.
도 5 및 도 6은 종래의 반도체 패키지의 열 해석 시뮬레이션 결과를 나타낸 예시도이다.
도 5를 참조하면, 종래의 반도체 패키지(300)는 접속 리드(310), 절연층(320), 제1 방열판(340), 제2 방열판(350), 접착층(360) 및 몰드(370)를 포함할 수 있다. 그러나 종래의 반도체 패키지(300)는 본 발명의 실시 예에 따른 방열 리드(도 1의 130 또는 도 3의 230)가 형성되지 않는 구조이다. 즉, 종래의 반도체 패키지(300)는 방열 패스의 추가 구성 또는 전력 소자(510)와 제어 소자(520) 간의 열적 분리를 위한 구성이 형성되지 않은 구조이다.
도 6을 참조하면, 도 5에 따른 종래의 반도체 패키지(300)의 열 해석 시뮬레이션 조건은 제2 방열판(350)의 바닥면 온도가 30℃이며, 전력 소자의 열 손실이 50W/mm3이다. 이때, 전력 소자(510)의 온도는 211℃이며, 제어 소자(520)의 온도는 53℃이다.
도 7은 본 발명의 실시 예에 따른 반도체 패키지의 열 해석 시뮬레이션 결과를 나타낸 예시도이다.
도 7을 참조하면, 본 발명의 실시 예인 도 1에 따른 반도체 패키지(100)는 도 2의 일체형 구조의 방열 리드(130)를 포함할 수 있다. 본 발명의 실시 예에 따른 반도체 패키지(100)의 열 해석 시뮬레이션 조건은 제2 방열판(150)의 바닥면 온도가 30℃이며, 전력 소자(510)의 열 손실이 50W/mm3이다. 이때, 전력 소자(510)의 온도는 201℃이며, 제어 소자(520)의 온도는 52℃이다. 도 5 및 도 6의 종래의 반도체 패키지(300)와 본 발명의 실시 예인 도 1의 반도체 패키지(100)의 전력 소자(510) 및 제어 소자(520) 각각의 온도를 비교하였을 때, 본 발명의 실시 예에 따른 반도체 패키지(100)가 방열에 더 효율적임을 확인할 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 반도체 패키지의 열 해석 시뮬레이션 결과를 나타낸 예시도이다.
도 8을 참조하면, 본 발명의 실시 예인 도 3에 따른 반도체 패키지(200)는 도 4의 분리형 구조의 방열 리드(230)를 포함할 수 있다. 본 발명의 다른 실시 예에 따른 반도체 패키지(200)의 열 해석 시뮬레이션 조건은 제2 방열판(250)의 바닥면 온도가 30℃이며, 전력 소자(510)의 열 손실이 50W/mm3이다. 이때, 전력 소자(510)의 온도는 210℃이며, 제어 소자(520)의 온도는 49℃이다. 도 5 및 도 6의 종래의 반도체 패키지(300)와 본 발명의 다른 실시 예인 도 3의 반도체 패키지(200)의 전력 소자(510) 및 제어 소자(520) 각각의 온도를 비교하였을 때, 본 발명의 다른 실시 예에 따른 반도체 패키지(200)가 방열에 더 효율적임을 확인할 수 있다.
또한, 도 5 및 도 6의 종래의 반도체 패키지(300)는 전력 소자(510)와 제어 소자(520) 간의 온도 차이는 158℃이다. 도 3의 본 발명의 다른 실시 예에 따른 반도체 패키지(200)의 전력 소자(510)와 제어 소자(520) 간의 온도 차이는 161℃이다. 즉, 종래의 반도체 패키지(300)보다 분리형 구조의 방열 리드(230)를 포함하는 반도체 패키지(200)가 전력 소자(510)와 제어 소자(520) 간의 열적 분리에 더 효율적이라는 것을 확인할 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200, 300: 반도체 패키지
110, 210, 310: 접속 리드
120, 220, 320: 절연층
130, 230: 방열 리드
131, 231: 제1 방열 리드
132, 136, 232, 236: 끝단
135, 235: 제2 방열 리드
140, 240: 제1 방열판
150, 250, 350: 제2 방열판
160, 260, 360: 접착층
170, 270, 370: 몰드
510: 전력 소자
520: 제어 소자

Claims (11)

  1. 제1 방열판;
    상기 제1 방열판 하부에 형성된 제2 방열판;
    상기 제1 방열판 상부에 형성되며, 양 끝단이 상기 제2 방열판과 접합되는 방열 리드;
    상기 방열 리드 상부에 형성된 절연층;
    상기 절연층 상부에 하나 이상 형성되는 전력 소자; 및
    상기 절연층 상부에 하나 이상 형성되는 제어 소자;
    를 포함하는 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 제1 방열판, 상기 절연층, 상기 전력 소자 및 상기 제어 소자를 둘러싸도록 형성된 몰드를 더 포함하는 반도체 패키지.
  3. 청구항 2에 있어서,
    일측이 상기 전력 소자 및 상기 제어 소자 중 적어도 하나와 상기 절연층 사이에 형성되며, 타측이 상기 몰드 외부로 도출되도록 형성된 접속 리드를 더 포함하는 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 방열 리드는
    상기 전력 소자가 실장된 영역에 해당하는 상기 절연층 하부에 형성된 제1 방열 리드; 및
    상기 제어 소자가 실장된 영역에 해당하는 상기 절연층 하부에 형성된 제2 방열 리드;
    를 포함하며,
    상기 제1 방열 리드 및 상기 제2 방열 리드는 서로 연결되도록 형성된 반도체 패키지.
  5. 청구항 1에 있어서,
    상기 방열 리드는
    상기 전력 소자가 실장된 영역에 해당하는 상기 절연층 하부에 형성된 제1 방열 리드; 및
    상기 제어 소자가 실장된 영역에 해당하는 상기 절연층 하부에 형성된 제2 방열 리드;
    를 포함하며,
    상기 제1 방열 리드 및 상기 제2 방열 리드는 서로 분리되도록 형성된 반도체 패키지.
  6. 청구항 1에 있어서,
    상기 제1 방열판은 알루미늄으로 형성되는 반도체 패키지.
  7. 청구항 1에 있어서,
    상기 방열 리드는 구리로 형성되는 반도체 패키지.
  8. 청구항 2에 있어서,
    상기 몰드는 에폭시 몰드 컴파운드(EMC) 또는 실리콘 겔로 형성되는 반도체 패키지.
  9. 청구항 1에 있어서,
    상기 제1 방열판과 상기 제2 방열판 사이에 형성되는 접착층을 더 포함하는 반도체 패키지.
  10. 청구항 9에 있어서,
    상기 접착층은 써멀 그리스(Thermal Grease)로 형성되는 반도체 패키지.
  11. 청구항 3에 있어서,
    상기 접속 리드는 전도성 금속으로 형성되는 반도체 패키지.
KR1020120116069A 2012-10-18 2012-10-18 반도체 패키지 Expired - Fee Related KR101366889B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120116069A KR101366889B1 (ko) 2012-10-18 2012-10-18 반도체 패키지
US13/735,667 US8866288B2 (en) 2012-10-18 2013-01-07 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120116069A KR101366889B1 (ko) 2012-10-18 2012-10-18 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101366889B1 true KR101366889B1 (ko) 2014-02-24

Family

ID=50271869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120116069A Expired - Fee Related KR101366889B1 (ko) 2012-10-18 2012-10-18 반도체 패키지

Country Status (2)

Country Link
US (1) US8866288B2 (ko)
KR (1) KR101366889B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155843B1 (ko) * 1995-07-07 1998-12-01 이대원 반도체장치
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
JP3605547B2 (ja) * 1999-06-11 2004-12-22 松下電器産業株式会社 放熱基板及びその製造方法
KR20060124912A (ko) * 2005-06-01 2006-12-06 삼성전자주식회사 집적 회로칩 패키지 및 이를 구비한 표시장치
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP2009295794A (ja) * 2008-06-05 2009-12-17 Mitsubishi Electric Corp 樹脂封止型半導体装置とその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
JP4967447B2 (ja) * 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール
JP4586087B2 (ja) * 2008-06-30 2010-11-24 株式会社日立製作所 パワー半導体モジュール
KR101255946B1 (ko) * 2011-09-16 2013-04-23 삼성전기주식회사 전력 모듈 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155843B1 (ko) * 1995-07-07 1998-12-01 이대원 반도체장치
JP3605547B2 (ja) * 1999-06-11 2004-12-22 松下電器産業株式会社 放熱基板及びその製造方法
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
KR20060124912A (ko) * 2005-06-01 2006-12-06 삼성전자주식회사 집적 회로칩 패키지 및 이를 구비한 표시장치
JP2009295794A (ja) * 2008-06-05 2009-12-17 Mitsubishi Electric Corp 樹脂封止型半導体装置とその製造方法

Also Published As

Publication number Publication date
US20140110830A1 (en) 2014-04-24
US8866288B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
US8415780B2 (en) Package carrier and manufacturing method thereof
TWI395345B (zh) 具有低熱阻之發光二極體燈
US8619428B2 (en) Electronic package structure
CN102820412A (zh) 芯片封装体及其制造方法
US10064272B2 (en) Light emitting device using metal substrate for improving heat dissipation efficiency
CN103165587A (zh) 半导体封装
KR101431099B1 (ko) 금속 인쇄 회로 기판, 이를 이용하는 엘이디 조립 기판 및 엘이디 조립체
JP4985809B2 (ja) 半導体装置
US20070145609A1 (en) Semiconductor package having improved thermal performance
KR101432372B1 (ko) 방열 기판 및 방열 기판 제조 방법
KR20110123945A (ko) 발광다이오드 방열 패키지 및 그 제조방법
CN101322450A (zh) 具有内部散热结构的ic封装
CN105789153A (zh) 发光装置
KR101443967B1 (ko) 방열 기판 및 방열 기판 제조 방법
KR101366889B1 (ko) 반도체 패키지
US8089086B2 (en) Light source
KR20160036945A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
JP2017069352A (ja) 半導体装置
JP2018507566A (ja) リードフレーム及びこれを含む半導体パッケージ
CN204155964U (zh) 光源装置
KR20160009950A (ko) 리드프레임 및 이를 갖는 전력 반도체 패키지
US20150091146A1 (en) Power semiconductor package
US20100156261A1 (en) Light emitting diode lamp
TWI648885B (zh) 發光裝置
TWM364273U (en) High heat-conduction carrier

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20220219

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20220219

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000