KR101360600B1 - 수동소자의 솔더링 실장을 위한 구조를 가지는인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및그의 제조방법 - Google Patents

Abstract

본 발명은 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판은 절연부재와; 상기 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 상기 절연부재의 다른 일 면에 일부 영역이 상기 컨택부와 전기적으로 연결 가능하게 형성되며, 소자의 실장영역을 제외한 영역에 산화영역이 형성되는 회로패턴을 포함하여 구성될 수 있다.

이와 같은 구성을 통하여 본 발명은 두께의 감소가 가능하며, 공정비용의 절감이 가능하고, 또한, 제조공정이 더욱 단순하게 되며, 구성요소에 의한 물성의 차이로 인한 구성요소들 사이 또는 구성요소들의 파손 및/또는 파괴가 발생하지 않게 되면서도 수동소자의 실장을 용이하게 하고, 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있게 되어 성능의 향상이 가능한 한편 고밀도 회로패턴의 구현을 가능하게 한다.

메모리 칩, 반도체 소자, 수동소자, 인쇄회로기판, 회로패턴, 메모리 카드

Description

수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법{PRINTED CIRCUIT BOARD HAVING STRUCTURE FOR SOLDERING PASSIVE ELEMENT, PCB CARD USING THE PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}

도 1은 본 발명의 일 실시예에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판을 이용하여 제조된 PCB 카드의 내부 구조를 나타내는 개략적인 단면도이다.

도 2a는 도 1에 도시된 본 발명의 일 실시예에 따른 제조과정 중 베이스 부재에 컨택부가 형성되는 과정을 나타내는 도면이다.

도 2b는 도 2a의 과정에 연속되는 과정으로 베이스 부재에 컨택부가 형성된 상태를 나타내는 도면이다.

도 2c는 도 2b의 과정에 연속되는 과정으로 컨택부와 일부 영역이 전기적으로 연결되는 회로패턴이 형성되는 과정을 나타내는 도면이다.

도 2d는 도 2c의 과정에 연속되는 과정으로 컨택부와 일부 영역이 전기적으로 연결되는 회로패턴이 형성된 상태를 나타내는 도면이다.

도 2e는 도 2d의 과정에 연속되는 과정으로 회로패턴에 반도체 소자가 실장되고, 수동소자의 실장을 위한 납이 적층된 상태를 나타내는 도면이다.

도 2f는 도 2e의 과정에 연속되는 과정으로 납이 적층된 회로패턴의 상부에 수동소자가 실장된 상태를 나타내는 도면이다.

도 3은 본 발명의 다른 일 실시예에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판을 이용하여 제조된 PCB 카드의 내부 구조를 나타내는 개략적인 단면도이다.

도 4a는 도 3에 도시된 본 발명의 다른 일 실시예에 따른 제조과정 중 베이스 부재에 컨택부가 형성되는 과정을 나타내는 도면이다.

도 4b는 도 4a의 과정에 연속되는 과정으로 베이스 부재에 컨택부가 형성된 상태를 나타내는 도면이다.

도 4c는 도 4b의 과정에 연속되는 과정으로 컨택부와 일부 영역이 전기적으로 연결되는 회로패턴이 형성되는 과정을 나타내는 도면이다.

도 4d는 도 4c의 과정에 연속되는 과정으로 컨택부와 일부 영역이 전기적으로 연결되는 회로패턴이 형성된 상태를 나타내는 도면이다.

도 4e는 도 4d의 과정에 연속되는 과정으로 회로패턴에 반도체 소자가 실장되고, 수동소자의 실장을 위한 납이 적층된 상태를 나타내는 도면이다.

도 4f는 도 4e의 과정에 연속되는 과정으로 납이 적층된 회로패턴의 상부에 수동소자가 실장된 상태를 나타내는 도면이다.

도 5는 본 발명의 또 다른 일 실시예에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판을 이용하여 제조된 PCB 카드의 내부 구조를 나타내는 개략적인 단면도이다.

도 6a는 도 5에 도시된 본 발명의 또 다른 일 실시예에 따른 제조과정 중 베이스 부재에 컨택부가 형성되는 과정을 나타내는 도면이다.

도 6b는 도 6a의 과정에 연속되는 과정으로 베이스 부재에 컨택부가 형성된 상태를 나타내는 도면이다.

도 6c 및 도 6d는 도 6b의 과정에 연속되는 과정으로 컨택부와 일부 영역이 전기적으로 연결되는 회로패턴이 형성되는 과정을 나타내는 도면이다.

도 6e는 도 6d의 과정에 연속되는 과정으로 회로패턴에 반도체 소자가 실장되고, 수동소자의 실장을 위한 납이 적층된 상태를 나타내는 도면이다.

도 6f는 도 6e의 과정에 연속되는 과정으로 납이 적층된 회로패턴의 상부에 수동소자가 실장된 상태를 나타내는 도면이다.

도 7은 본 발명의 또 다른 일 실시예에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판을 이용하여 제조된 PCB 카드의 내부 구조를 나타내는 개략적인 단면도이다.

도 8a는 도 7에 도시된 본 발명의 또 다른 일 실시예에 따른 제조과정 중 베이스 부재에 컨택부가 형성된 상태를 나타내는 도면이다.

도 8b는 도 8a의 과정에 연속되는 과정으로 컨택부의 상부에 비아가 형성되는과정을 나타내는 도면이다.

도 8c는 도 8b의 과정에 연속되는 과정으로 컨택부의 상부에 비아가 형성된 상태를 나타내는 도면이다.

도 8d는 도 8c의 과정에 연속되는 과정으로 컨택부와 일부 영역이 비아에 의 해 전기적으로 연결되는 회로패턴이 형성된 상태를 나타내는 도면이다.

도 8e는 도 8d의 과정에 연속되는 과정으로 회로패턴에 반도체 소자가 실장되고, 수동소자의 실장을 위한 납이 적층된 상태를 나타내는 도면이다.

도 8f는 도 8e의 과정에 연속되는 과정으로 납이 적층된 회로패턴의 상부에 수동소자가 실장된 상태를 나타내는 도면이다.

도 9는 본 발명의 일 실시예에 따른 제조방법에 의해 다수개의 PCB 카드가 인쇄회로기판 상에 구성된 상태를 나타내는 도면이다.

도 10은 베이스 부재를 제거하여 PCB 카드가 개별 유닛으로 절단되기 전 상태를 나타내는 도면이다.

*도면의 주요 부분에 대한 설명*

100 ... 인쇄회로기판 110 ... 베이스 부재

120 ... 절연부재 123 ... 컨택부 형성홀

130 ... 컨택부 131 ... 제 1 컨택부재

132 ... 제 2 컨택부재 140 ... 회로패턴

141 ... 통전부재 142 ... 회로패턴 기초부재

143 ... 제 2 회로패턴 부재 144 ... 제 1 회로패턴 부재

150 ... 비아 151 ... 비아 형성홀

210 ... 회로패턴 형성 마스크 310 ... 반도체 소자

311 ... 연결선 320 ... 수동소자

321 ... 납 400 ... 밀봉부재

500 ... PCB 카드

본 발명은 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법에 관한 것이다.

일반적으로 PCB(Printed Circuit Board)라 불리 우는 인쇄 회로기판은 배선이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. 기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있고, 이러한 종류의 인쇄 회로기판 중에는 램(Ram), 메인보드, 랜 카드 등과 같은 인쇄 회로기판이 생산되고 있다.

이와 같은 종래의 인쇄회로기판들은 복층의 구조 또는 다수개의 층으로 구성되어 다양한 전자제품에 적용되고 있는데, 최근 전자 제품들의 소형화와 박형 및 저가의 요구에 적합하게 구성되기 어렵다는 단점이 있다.

다시 말해서, 기존의 인쇄회로기판은 회로패턴을 형성시켜 반도체 소자 및/또는 수동소자를 실장시키는 일련의 공정이 매우 복잡하고, 많은 과정을 거쳐 생산되기 때문에 제품의 생산성이 떨어지며, 제품의 가격면에 있어서도 매우 불리한 실정이다.

또한, 기존의 인쇄회로기판은 메모리카드와 같은 단순한 회로패턴으로 구성되는 제품에 있어서도 기존의 공정에 의한 구성을 가지기 때문에 박형화가 어렵고, 이로 인해 인쇄회로기판에 실장되는 메모리칩(반도체 소자)의 수가 제한적일 수밖에 없어 메모리카드의 용량이 제한적일 수밖에 없었다.

그리고 또한, 종래의 인쇄회로기판을 구성하는 원재료들은 제품의 경도와 강도 및 제조공정에 따른 다양한 조건들을 유지할 수 있도록 하기 위하여 다른 재료들로 대치되기 어려운 실정이고, 한편 종래에 사용되는 원재료들은 대부분 고가의 재료들이어서 제조비용을 절감시킬 수 없는 주된 요인이 되고 있다. 따라서 기존의 공정에 상응할 수 있는 공정 조건들을 만족하면서도 제품의 경도와 강도 등과 같은 내구성을 유지할 수 있도록 하는 다른 저가의 재료들이 요구되고 있는 실정이다.

이에 대하여 인쇄회로기판의 두께를 감소시킬 수 있는 연구가 진행되고 있으나, 이러한 연구의 진행과정에 있어서, 전원 등의 공급 또는 다른 인쇄회로기판과의 연결을 위한 컨택부의 영역에 의해 회로패턴을 구성하는 영역이 제한되는 문제가 발생되었다. 따라서, 컨택부의 형성영역과 무관하게 회로패턴이 형성되는 영역이 제한을 받지 않도록 하기 위한 개발의 필요성이 대두되었다.

한편, 종래의 메모리칩 및/또는 CPU 등과 같은 반도체 소자들이 실장되는 인쇄회로기판들은 구성요소들의 물성(예를 들어 열팽창율 등)이 서로 달라 반도체 소자들과 같은 부품의 실장시 및/또는 사용시 구성요소들간 또는 각 구성요소들이 파손 또는 파괴되는 문제가 발생되고 있다. 따라서, 내구성을 향상시킬 수 있는 연구가 필요한 실정이다.

또한, 수동소자들은 납을 이용한 솔더링 방식에 의해 회로패턴에 실장되는 것이 일반적인데, 솔더링 방식을 적용하기 위해서는 SR(solder resist) 필름 또는 잉크를 소자들이 실장되는 영역 이외의 회로패턴의 영역에 도포하여야만 한다. 이 경우 SR 필름 또는 잉크는 절연물질과 그 물성의 차이로 인하여 박리현상이 발생하는 문제가 있다. 즉, 위에 언급된 내구성에 문제를 일으키고 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 그 일 목적은 인쇄회로기판과 인쇄회로기판을 이용하여 제조되는 PCB 카드의 두께를 감소시킬 수 있도록 하는 데에 있다.

본 발명의 다른 일 목적은 일반적으로 PCB 제조에 이용되는 재료와는 다른 재료를 이용하여 인쇄회로기판과 이를 이용하여 제조되는 PCB 카드의 제조를 가능하도록 하여 제품의 가격과 공정비용을 절감하고자 하는 데에 있다.

본 발명의 또 다른 일 목적은 일반적으로 PCB 제조에 이용되는 재료와는 다른 재료로 인쇄회로기판을 구성하는 경우에도 경도와 강도 등과 같은 내구성이 적어도 종래의 인쇄회로기판에 대등하도록 유지될 수 있도록 하는 데에 있다.

본 발명의 또 다른 일 목적은 구성요소에 의한 물성의 차이로 인하여 구성요소들 사이 또는 구성요소들의 파손 및/또는 파괴가 발생되지 않도록 하는 데에 있다.

본 발명의 또 다른 일 목적은 제조공정을 더욱 단순하게 구성하는 데에 있다.

본 발명의 또 다른 일 목적은 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있도록 하는 데에 있다.

본 발명의 또 다른 일 목적은 전원 등의 공급 또는 다른 인쇄회로기판과의 연결을 위한 컨택부의 영역에 의해 회로패턴이 형성되는 영역이 제한을 받지 않도록 하는 데에 있다.

본 발명의 또 다른 일 목적은 기존의 SR 필름 또는 잉크를 사용하지 않고서도 수동소자의 실장이 가능하도록 하는 데에 있다.

본 발명은 상기와 같은 문제들을 해결하고, 본 발명에 따른 목적들을 이루기 위한 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법을 제공한다.

여기서, 피씨비 카드(PCB Card)는 메모리카드, 사우드 카드, 비디오 카드 등과 같이 인쇄회로기판을 이용하여 제조되는 모든 보드를 포함하는 것으로 정의한다. 이하 설명되는 피씨비 카드에 대한 실시예의 구성 요소들은 메모리카드를 구성하게 되는 구성요소들을 기초로 하여 설명되나, 이에 한정되는 것은 아니다.

본 발명의 일 실시 형태에 따른 인쇄회로기판은 절연부재와; 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 절연부재의 다른 일 면에 일부 영역이 컨택부와 전기적으로 연결 가능하게 형성되며, 소자의 실장영역을 제외한 영역에 산화영역이 형성되는 회로패턴을 포함하여 구성될 수 있다.

또한, 본 발명의 다른 일 실시 형태에 따른 PCB 카드는 절연부재와; 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 절연부재의 다른 일 면에 일부 영역이 컨택부와 전기적으로 연결 가능하게 형성되며, 소자 의 실장영역을 제외한 영역에 산화영역이 형성되는 회로패턴과; 산화영역이 형성되지 않은 회로패턴의 일부 영역에 솔더링 방식으로 실장되는 수동소자와; 회로패턴과 회로패턴에 실장되는 소자가 외부와 차단되도록 형성되는 밀봉부재를 포함하여 구성될 수 있다.

여기서, 컨택부와 회로패턴은 회로패턴의 일부 영역에 컨택부가 전기적으로 직접 연결 되도록 구성될 수도 있다. 이와는 달리 컨택부와 회로패턴은 비아에 의해 전기적으로 연결되도록 구성될 수도 있다.

한편, 컨택부는 제 1 컨택부재와 제 2 컨택부재를 포함하여 이루어질 수도 있고, 이때, 제 1 컨택부재는 금으로 형성될 수도 있으며, 제 2 컨택부재는 니켈로 형성될 수도 있다.

그리고, 회로패턴은 제 1 회로패턴 부재와 제 2 회로패턴 부재를 포함하여 이루어질 수도 있고, 이때, 제 1 회로패턴 부재는 금으로 형성될 수도 있으며, 제 2 회로패턴 부재는 니켈로 형성될 수도 있다.

또한, 제 1 회로패턴 부재와 제 2 회로패턴 부재는 회로패턴의 일부 영역에 선택적으로 형성될 수도 있다.

그리고 또한, 본 발명의 또 다른 일 실시 형태에 따른 인쇄회로기판의 제조방법은 베이스 부재의 일면에 절연부재의 일 면으로 노출되도록 컨택부가 형성되는 단계와; 절연부재의 다른 일 면에 일부 영역이 컨택부와 전기적으로 연결 가능한 회로패턴으로 형성되는 단계와; 회로패턴에 소자가 실장되는 영역을 제외한 영역이 산화영역으로 형성되는 단계를 포함하여 이루어질 수 있다.

그리고 또한, 본 발명의 또 다른 일 실시 형태에 따른 PCB 카드의 제조방법은 베이스 부재의 일면에 절연부재의 일 면으로 노출되도록 컨택부가 형성되는 단계와; 절연부재의 다른 일 면에 일부 영역이 컨택부와 전기적으로 연결 가능한 회로패턴으로 형성되는 단계와; 회로패턴에 소자가 실장되는 영역을 제외한 영역이 산화영역으로 형성되는 단계와; 산화영역이 형성되지 않은 회로패턴의 일부 영역에 솔더링 방식으로 수동소자가 실장되는 단계와; 회로패턴과 수동소자가 외부와 차단되도록 밀봉되는 단계를 포함하여 이루어질 수도 있다.

여기서, 인쇄회로기판의 제조방법과 PCB 카드의 제조방법은 베이스를 제거하는 단계를 포함할 수도 있다.

또한, 산화영역이 형성되지 않은 회로패턴의 일부 영역에 솔더링 방식으로 수동소자가 실장되는 단계를 더 포함할 수도 있다.

그리고 또한, 산화영역이 형성되지 않은 회로패턴의 일부 영역에 와이어링 방식으로 메모리 소자 및/또는 제어부를 구성하는 반도체 소자가 실장되는 단계를 더 포함할 수도 있다.

상기와 같은 본 발명의 특징들에 대한 이해를 돕기 위하여 이하 본 발명의 실시예들을 통해 본 발명에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법에 관하여 설명한다.

이하 설명되는 실시예들에 의해 본 발명이 제한되는 것이 아니라 아래 설명되는 실시예들과 같이 본 발명이 실시될 수 있다는 것을 일 예로 하여 설명한 것이 다. 즉, 본 발명은 아래 설명된 실시예를 통해 본 발명의 요지 범위 내에서 다양한 변형 실시가 가능하며, 이러한 변형 실시예는 본 발명의 요지 범위 내에 속한다 할 것이다.

그리고, 이하 설명되는 실시예는 본 발명의 기술적인 특징을 이해시키기에 가장 적합한 실시예들을 기초로 하여 설명될 것이다. 또한, 이하 설명되는 실시예에서는 하나의 층으로 구성되는 인쇄 회로기판을 기초로 하여 설명되나 다수개의 층으로 구성되는 회로기판을 제조하는 과정은 이하 설명되는 실시예를 통해 충분히 이해될 수 있을 것이다.

도 1을 참조하여 보면, 본 발명의 일 실시예에 따른 인쇄 회로기판(100)을 이용하여 제조된 PCB 카드(500)의 내부 구조를 개략적으로 나타내는 단면도가 도시되어 있다.

상기 인쇄회로기판(100)은 도면상에서 볼 때, 저부에 회로패턴(140)을 보호하는 한편 외부와 차단될 수 있도록 하는 절연부재(120)가 배치된다. 상기 절연부재(120)의 상부에는 통전부재(141)가 배치되는데, 상기 통전부재(141)는 이하 설명되는 제조과정에 의해 회로패턴을 구성하게 된다. 한편 상기 통전부재(141)는 제조과정에서 회로패턴(140)이 형성될 수 있는 매개체 역할을 하게 된다.

이와 같이 구성되는 절연부재(120)와 통전부재(141)는 소위 RCC(Resin Coated Copper; 구리가 코팅된 수지)라 불리우는 재료로 적용시킬 수도 있다. 또한, 상기 절연부재(120)는 이하 설명되는 제조방법에서와 같이 열경화성 수지를 이용하여 적용시킬 수도 있다.

그리고, 상기 절연부재(120)와 통전부재(141)는 어느 일 위치에 적어도 하나 이상의 컨택부(130)를 포함하게 된다. 상기 컨택부(130)는 일면이 외부로 노출될 수 있도록(도면상에서는 하부 위치로 노출됨) 구성되는데, 이는 상기 인쇄회로기판(100)이 다른 인쇄회로기판(미도시) 또는 전원 공급을 위한 커넥터(미도시) 등과 연결될 수 있도록 하기 위함이다.

상기 컨택부(130)는 제 1 컨택부재(131)와 제 2 컨택부재(132)로 구성될 수 있는데, 상기 제 1 컨택부재(131)는 금으로 구성되고, 상기 제 2 컨택부재(132)는 니켈로 구성될 수도 있다. 이와 같이 컨택부(130)를 두 개 이상의 물질로 구성하는 경우에는 일반적인 인쇄회로기판과 같이 전도성을 향상시키며, 단자부의 경도와 강도 등과 같은 내구성을 향상시킬 수 있게 된다. 따라서, 상기 컨택부(130)를 구성하게 되는 물질은 상기 설명된 물질에 한정되지 않고, 전도성과 내구성을 향상시킬 수 있는 다양한 물질이 적용될 수도 있다.

상기 절연부재(120)의 상부에는 설계 사양에 따라 다양 패턴을 가지게 되는 회로패턴(140)이 배치된다. 상기 회로패턴(140)의 일부 영역은 상기 컨택부(130)와 전기적인 통전이 가능하도록 하기 위하여 컨택부(130)의 상부에 일체로 형성된다. 상기 회로패턴(140)은 통전부재(141)와 회로패턴 기초부재(142)로 구성될 수 있다. 여기서, 다른 소자 등의 실장을 위하여 회로패턴(140)은 제 1 회로패턴 부재(144)와 제 2 회로패턴 부재(143)를 더 포함할 수도 있다. 그리고, 상기 제 1 회로패턴 부재(144)와 제 2 회로패턴 부재(143)는 일부 영역에 선택적으로 형성될 수도 있다.

이와 같이 회로패턴(140)을 여러 물질로 구성하는 것은 컨택부(130)를 구성하는 경우와 같은 이유에서이다.

따라서, 상기 회로패턴(140)에 대한 하나의 적용예로 상기 통전부재(141)와 회로패턴 기초부재(142)는 구리로 형성될 수도 있고, 상기 제 2 회로패턴 부재(143)는 니켈로 형성될 수도 있으며, 상기 제 1 회로패턴 부재(144)는 금으로 형성될 수도 있다.

상기와 같이 구성되는 인쇄회로기판(100)을 이용하여 PCB 카드(500)가 구성될 수 있다. 여기서, PCB 카드(500)는 위에서 언급한 바와 같이 다양한 형태의 메모리 카드, 사운드 카드, 비디오 카드 등과 같은 보드를 통칭하는 명칭으로 정의된다.

상기 PCB 카드(500)의 구성에 대하여 설명을 하면, 상기 인쇄회로기판(100)을 구성하는 상기 회로패턴(140)에 반도체 소자(310) 및/또는 수동소자(320)가 전기적으로 연결된다. 여기서, 상기 반도체 소자(310)는 연결선(311)에 의해 회로패턴(140)의 일부 영역(즉, 제 1 회로패턴 부재 및/또는 제 2 회로패턴 부재가 형성된 영역)에 와이어링 방식으로 연결될 수 있다. 그리고, 상기 수동소자(320)는 납(321)에 의해 회로패턴(140)의 일부 영역(즉, 제 1 회로패턴 부재 및/또는 제 2 회로패턴 부재가 형성된 영역)에 솔더링 방식으로 연결될 수 있다.

여기서, 솔더링 방식으로 상기 수동소자(320)를 실장하기 위해서는 납(321)이 수동소자(320)의 실장을 위해 설정되는 회로패턴(140)이 전기적으로 연결되는 영역을 제외한 다른 영역에는 납(321)이 제공되지 않도록 하기 위하여 산화영역이 제공된다. 이때, 상기 산화영역은 회로패턴(140) 영역 상에만 형성될 수도 있고, 또는 절연부재(120)의 영역을 포함하여 형성될 수도 있다.

이와 같이 다양한 형태로 실장되는 반도체 소자(310)와 수동소자(320) 및 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 구성될 수도 있다. 상기 밀봉부재(400)는 일반적으로 EMC(Epoxy Molding Compound)라 불리는 에폭시 몰딩으로 구성될 수도 있고, 또는 집접회로의 패키징 공정에서 이용되는 세라믹 소재를 이용하여 구성될 수도 있다.

상기 밀봉부재(400)에 의해 PCB 카드(500)는 외부의 충격으로부터 보호될 수 있으며, 휨 또는 뒤틀림 등을 유발하는 외력으로부터 보호될 수 있고, 주위의 환경(분위기)으로부터 전기적인 회로구성을 보호할 수 있게 된다.

상기 구성에 있어서, 반도체 소자(310)는 다수개의 적층 형태로 배치되어 그 성능을 향상시킬 수 있도록 구성할 수도 있으며, 절연부재(120)와 회로패턴(140)을 차례로 적층시켜 복층 구조를 구현할 수도 있게 된다.

한편, 본원발명에 따른 인쇄회로기판(100)은 RCC와 같은 새로운 재료를 이용하여 구성되기 때문에 전체의 두께가 50μm 이하고 구현이 가능하다.

이하, 상기와 같은 구조를 갖는 인쇄회로기판(100)을 제조하기 위한 방법과 인쇄회로기판을 이용한 PCB 카드(500)의 제조방법에 대하여 설명하도록 하겠다. 상기 PCB 카드(500)에 대한 제조 공정은 인쇄회로기판(100)의 제조공정에 연속되어 수행될 수 있기 때문에 이를 일련 공정으로 설명하도록 하겠다.

도 2a 내지 도 2f에는 본 발명의 일 실시 형태에 따른 인쇄회로기판의 제조 과정과 이를 이용한 PCB 카드의 제조과정이 도시되어 있다. 상기 도면들을 참조하여 인쇄회로기판의 제조과정을 설명하면, 우선 도 2a에 도시된 것과 같이 베이스 부재(110)에 절연부재(120)와 통전부재(141)가 적층 된 후에 마스크(미도시) 등을 이용한 에칭공정에 의해 컨택부 형성홀(123)을 형성하게 된다.

이때, 위에서 언급한 바와 같이 절연부재(120)는 열경화 수지를 이용하여 구성될 수도 있다. 따라서, 반고체 상태의 열경화 수지로 구성되는 절연부재(120)를 상기 베이스 부재(110)에 배치한 후에 열을 가하여 융착시켜 구성될 수 있다.

다른 한편, 위에 언급한 바와 마찬가지로 상기 베이스 부재(110)에 결합되는 절연부재(120)와 통전부재(141)는 상기 설명된 바와 같이 RCC(Resin Coated Copper)를 이용하여 구성할 수도 있다.

여기서, 상기 베이스 부재(110)는 절연물질 또는 통전이 가능한 물질로 구성될 수 있다. 이와 같은 구성은 이하 설명되는 컨택부(130)의 형성 방법에 따른 것으로 상기 컨택부(130)를 전해도금 방식으로 형성시키고자 하는 경우에는 상기 베이스 부재(110)를 기초로 하여 도금이 되어야만 하기 때문에 상기 베이스 부재(110)는 금속 재질과 같은 통전이 가능한 물질로 구성되어야 한다.

이와 같이 상기 베이스 부재(110)에 구비되는 절연부재(120)와 통전부재(141)를 차례로 에칭하여 컨택부(130)의 형성을 위한 컨택부 형성홀(123)이 형성된 후에는 도 2b에 도시된 것과 같이 컨택부(130)가 형성된다.

여기서, 상기 컨택부(130)는 상기 설명된 바와 같이 제 1 컨택부재(131)와 제 2 컨택부재(132)로 구성될 수 있도록 형성시킬 수 있는데, 상기 제 1 컨택부 재(131)는 전기적인 통전 성능을 높이기 위하여 금으로 형성시킬 수도 있고, 상기 제 2 컨택부재(132)는 내구성을 높이기 위하여 니켈로 형성시킬 수도 있다. 한편, 상기 컨택부(130)는 이미 언급한 바와 같이 도금방식을 통해 형성될 수도 있고, 또는 화학 기상 증착을 통해 형성될 수도 있다.

이와 같이 컨택부(130)가 형성된 후에는 도 2c에 도시된 것과 같이 회로패턴 형성 마스크(210)를 이용하여 회로패턴(140)을 형성하게 된다. 이 경우, 상기 마스크(230)는 회로의 설계 사양에 따라 다양한 패턴을 가질 수 있다.

상기 회로패턴(140)을 형성시키기 위한 마스크(230)를 통해 도 10에서와 같이 회로패턴 기초부재(142)를 형성시키게 된다. 이때, 상기 회로패턴 기초부재(142)는 결합력을 고려하여 상기 통전부재(141)와 동일한 물질로 형성시킬 수도 있다. 여기서, 상기 회로패턴 기초부재(142)는 전해도금 방식으로 형성시킬 수가 있는데, 이때, 베이스(110)와 전기적으로 연결되는 컨택부(130) 및 통전부재(141)를 도금 인입선으로 이용하게 된다. 따라서, 별도의 도금을 위한 인입선을 구성할 필요가 없게 된다.

상기와 같이 회로패턴 기초부재(142)가 형성된 후에는 상기 회로패턴 기초부재(142)를 기초로 하여 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)을 차례로 형성시킨다. 상기 제 2 회로패턴 부재(143)는 니켈로 형성시킬 수도 있고, 상기 제 1 회로패턴 부재(144)는 금으로 형성시킬 수도 있다. 상기와 같은 물질로 회로패턴(140)을 형성하는 것은 전기적인 통전 성능과 내구성을 높이기 위한 것으로 상기 물질에 한정되는 것은 아니다. 여기서, 상기 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)는 다른 소자가 연결되어야 하는 영역에만 선택적으로 형성될 수도 있다.

상기와 같이 회로패턴(140)을 구성하는 통전부재(141), 회로패턴 기초부재(142), 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)가 형성된 후에는 도 2d에 도시된 것과 같이 상기 마스크(210)을 제거하고, 상기 회로패턴 기초부재(142)의 하부에 위치되는 통전부재(141)만 남아 있도록 회로패턴 기초부재(142)의 하부에 배치된 통전부재(141)의 일부 영역을 제거하여 회로패턴(140)을 형성시키게 된다.

이와 같이 회로패턴(140)이 형성된 후에는 상기 회로패턴(140)은 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역을 제외한 영역에 산화영역이 형성된다.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142)에만 산화영역이 형성되도록 할 수도 있다. 상기 산화영역은 절연부재(120)의 영역을 포함하여 형성될 수도 있다.

이와 같은 상기 일련의 공정을 통해 인쇄회로기판(100)이 제조된다.

이때, 상기와 같은 구성의 인쇄회로기판(100) 상태로 사용되는 경우에 있어서는 상기 베이스 부재(110)를 제거하는 공정을 더 포함할 수도 있다.

상기 일련의 공정에 이어 이하 설명되는 일련의 고정은 PCB 카드(500)의 제 조방법에 관한 것이다.

상기와 같이 회로패턴(140)이 형성된 상태에서 베이스 부재(110)가 제거되기 전, 도 2e에서와 같이 연결선(311)에 의해 회로패턴(140)과 전기적으로 연결될 수 있도록 회로패턴(140)의 상부에 반도체 소자(310)가 실장된다. 이때, 상기 베이스 부재(110)는 반도체 소자(310)의 실장시 가해는 힘에 의해 인쇄회로기판(100)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다.

여기서, 상기 회로패턴(140)과 전기적으로 연결되게 실장되는 반도체 소자(310)는 PCB 카드(500)의 사양에 따라 메모리 소자 또는 제어부 또는 다른 특성의 소자들로 설계 사양에 따라 선택적으로 실장될 수도 있다.

그리고, 상기 회로패턴(140)의 일부 영역에는 수동소자(320)의 실장을 위하여 납(321)이 적층된다. 이때, 수동소자(320)의 실장을 위해 적층되는 납은 산화영역에 의해 수동소자(320)의 실장을 위해 산화되지 않은 영역에만 적층될 수 있게 된다.

이와 같이 회로패턴(140)에 적층된 납(321)을 통해 도 2f에 도시된 것과 같이 수동소자(320)가 솔더링 방식으로 실장된다. 이때에도 상기 베이스 부재(110)는 수동소자(320)의 실장시 가해는 힘에 의해 인쇄회로기판(100)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다.

상기와 같이 반도체 소자(310)와 수동소자(320)가 회로패턴(140)에 실장된 상태에서 반도체 소자(310) 및 수동수자(320), 그리고 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부 재(400)가 형성된다.

상기 밀봉부재(400)는 이미 언급한 바와 같이 일반적으로 EMC(Epoxy Molding Compound)라 불리는 에폭시 몰딩으로 구성될 수도 있고, 또는 집접회로의 패키징 공정에서 이용되는 세라믹 소재를 이용하여 구성될 수도 있다. 상기 밀봉부재(400)에 의해 PCB 카드(500)는 외부의 충격으로부터 보호될 수 있으며, 휨 또는 뒤틀림 등을 유발하는 외력으로부터 보호될 수 있고, 주위의 환경(분위기)으로부터 전기적인 회로구성을 보호할 수 있게 된다.

상기 구성에 있어서, 반도체 소자(310)는 다수개의 적층 형태로 배치되어 그 성능을 향상시킬 수 있도록 구성할 수도 있으며, 절연부재(120)와 회로패턴(140)을 차례로 적층시켜 복층 구조를 구현할 수도 있게 된다.

이와 같이 구성된 상태에서 하부에 배치되는 베이스 부재(110)를 제거하여 컨택부(130)가 노출되도록 할 수 있다.

한편, 상기와 같이 구성될 수 있는 PCB 카드(500)는 도 9에 도시된 것과 같이 다수개의 PCB 카드(500)가 동시에 구성되도록 할 수도 있다. 이 경우 도 10에서와 같이 상기 베이스 부재(110)를 제거하여 각 유닛 단위로 절단을 할 수 있도록 구성하게 된다. 이와 같이 구성된 각 PCB 카드(500)는 각 유닛 단위로 절단되어 도 1에 도시된 것과 같은 PCB 카드(500)로 제조될 수 있게 된다.

도 3을 참조하여 보면, 본 발명의 다른 일 실시예에 따른 인쇄 회로기판(100)을 이용하여 제조된 PCB 카드(500)의 내부 구조를 개략적으로 나타내는 단면도가 도시되어 있다. 이하 설명되는 실시예에 있어서, 상기 설명된 첫 번째 실시 예와 동일한 구성에 대한 설명은 이하 설명되는 실시예의 특징을 명확하게 이해할 수 있도록 하기 위하여

상기 인쇄회로기판(100)은 회로패턴(140)을 보호하는 한편 외부와 차단될 수 있도록 하는 절연부재(120)가 구비된다.

상기 절연부재(120)의 일면(도시상에서는 상부면)에는 회로패턴(140)을 구성하게 되는 통전부재(141)가 배치된다. 상기 통전부재(141)는 이하 제조과정에서 설명되는 바와 같이 상부에 형성되는 회로패턴 기초부재(142), 제 2 회로패턴 부재(143) 및 제 1 회로패턴 부재(144)가 도금방식에 의해 형성될 수 있도록 도금 인입선으로 이용될 수도 있다.

그리고, 첫 번째 실시예에서와 같이 상기 절연부재(120)는 어느 일 위치에 적어도 하나 이상의 컨택부(130)를 포함하게 된다. 상기 컨택부(130)는 일면이 외부로 노출될 수 있도록 구성될 수 있다. 상기 컨택부(130)의 구성에 대한 설명은 상기 설명된 첫 번째 실시예와 동일하므로 보다 구체적인 설명은 생략하기로 한다.

상기 절연부재(120)의 상부에는 설계 사양에 따라 다양 패턴을 가지게 되는 회로패턴(140)이 배치된다. 상기 회로패턴(140)의 일부 영역은 상기 컨택부(130)와 전기적인 통전이 가능하도록 하기 위하여 컨택부(130)의 상부에 일체로 형성된다. 상기 회로패턴(140)은 통전부재(141), 회로패턴 기초부재(142), 제 2 회로패턴 부재(143) 및 제 1 회로패턴 부재(144)를 포함하여 구성될 수도 있다. 상기 회로패턴(140)의 구성에 대한 설명 또한 상기 설명된 첫 번째 실시예와 동일하므로 보다 구체적인 설명은 생략하기로 한다.

이와 같이 회로패턴(140)이 형성된 후에는 첫 번째 실시예에서와 같이 상기 회로패턴(140)은 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역을 제외한 영역에 산화영역이 구비된다.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 통전부재(141)에만 산화영역이 구비되도록 할 수도 있다. 즉, 상기 산화영역은 회로패턴(140) 영역 상에만 형성될 수도 있고, 또는 절연부재(120)의 영역을 포함하여 형성될 수도 있다.

첫 번째 실시예와 마찬가지로 상기와 같이 구성되는 인쇄회로기판(100)을 이용하여 PCB 카드(500)가 구성될 수 있다.

상기 PCB 카드(500)의 구성에 대하여 설명을 하면, 상기 인쇄회로기판(100)을 구성하는 상기 회로패턴(140)에 반도체 소자(310)가 연결선(311)에 의해 전기적으로 통전 가능하게 연결된다. 그리고, 상기 회로패턴(140)의 다른 일 영역에는 수동소자(320)가 납(321)에 의해 전기적으로 통전 가능하게 연결된다.

이와 같이 다양한 형태로 실장된 반도체 소자(310)와 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 구성될 수도 있다. 상기 밀봉부재(400)에 대한 설명 또한, 상기 첫 번째 실시예에서 설명된 것과 같으므로 구체적인 설명은 생략하기로 한다.

상기 구성에 있어서, 반도체 소자(310)는 다수개의 적층 형태로 배치되어 그 성능을 향상시킬 수 있도록 구성할 수도 있으며, 절연부재(120)와 회로패턴(140)을 차례로 적층시켜 복층 구조를 구현할 수도 있게 된다.

이하, 상기 두 번째 실시예에 따른 구조를 갖는 인쇄회로기판(100)을 제조하기 위한 방법과 인쇄회로기판을 이용한 PCB 카드(500)의 제조방법에 대하여 설명하도록 하겠다. 상기 PCB 카드(500)에 대한 제조 공정은 인쇄회로기판(100)의 제조공정에 연속되어 수행될 수 있기 때문에 이를 일련 공정으로 설명하도록 하겠다.

우선, 도 4a에 도시된 것과 같이 베이스 부재(110)에 절연부재(120)가 적층된 후에는 상기 절연부재(120)의 일 영역을 제거하여 컨택부(130)를 형성시키기 위하여 컨택부 형성홈(130)이 형성된다.

이때, 상기 절연부재(120)는 상기 설명된 바와 같이 열경화 수지를 이용하여 구성될 수 있는데, 이와 같은 구성을 갖는 경우에는 절연부재(120)는 반고체 상태의 열경화 수지로 베이스(110)의 일 면에 배치되어 컨택부 형성홈(121)이 형성될 수 있도록 마스킹한 상태에서 열이 가해져 융착될 수도 있다.

상기와 같이 절연부재(120)에 컨택부 형성홈(121)이 형성된 후에는 도 4b에 도시된 것과 같이 상기 절연부재(120)를 마스크로 하여 컨택부(130)가 형성되고, 상기 컨택부(130)와 절연부재(120)의 상면에는 통전부재(141)가 차례로 적층된다.

이때, 상기 컨택부(130)는 전해 도금 방식에 의해 형성될 수 있는데, 이 경우에는 상기 베이스 부재(110)를 금속 물질로 구성하여 베이스 부재(110)를 도금 기초물질로 할 수도 있다.

한편, 상기와 같이 절연부재(120)를 마스크로 이용하지 않는 경우에는 별도의 마스크(미도시)를 상기 절연부재(120)의 상부에 배치시켜 컨택부(130)를 형성시 킬 수도 있다.

여기서, 상기 컨택부(130)는 상기 설명된 바와 같이 제 1 컨택부재(131)와 제 2 컨택부재(132)로 구성될 수 있도록 형성시킬 수 있다. 제 1 컨택부재(131)와 제 2 컨택부재(132)는 첫 번째 실시예의 구성과 동일한 구성을 가지게 될 수 있기 때문에 이에 대한 설명은 생략하기로 한다.

한편, 상기 컨택부(130)는 이미 언급한 바와 같이 도금방식을 통해 형성될 수도 있고, 또는 화학 기상 증착을 통해 형성될 수도 있다.

이와 같이 컨택부(130)가 형성된 후에는 도 4c에 도시된 것과 같이 회로패턴(140)을 형성시키기 위한 회로패턴 형성 마스크(210)를 배치하여 회로패턴(140)을 형성시키게 된다.

상기 회로패턴(140)은 전해도금 방식으로 형성시킬 수가 있는데, 이때, 상기 통전부재(141)를 도금 인입선으로 이용할 수도 있다. 이 경우에는, 별도의 도금을 위한 인입선을 구성할 필요가 없게 된다. 상기 회로패턴(140)에 대한 설명 또한 첫 번째 실시예의 경우와 같으므로 생략하기로 한다.

상기와 같이 회로패턴(140)이 형성된 후에는 도 4d에서와 같이 상기 마스크(210)을 제거하고, 상기 통전부재(141)의 하부에 위치되는 통전부재(141)만 남게 되도록 각 회로패턴(140)간의 연결되어 있는 통전부재(141)를 제거하게 된다. 이때 화학적 에칭이 이용될 수 있다.

이와 같이 회로패턴(140)이 형성된 후에는 상기 회로패턴(140)에는 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연 결되어야 하는 영역을 제외한 영역에 산화영역이 형성된다.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142)에만 산화영역이 형성되도록 할 수도 있다. 상기 산화영역은 절연부재(120)의 영역을 포함하여 형성될 수도 있다.

이와 같은 상기 일련의 공정을 통해 인쇄회로기판(100)이 제조된다.

여기서, 상기 구성을 갖는 인쇄회로기판(100) 상태로 사용되는 경우에는 상기 베이스 부재(110)를 제거하는 공정을 더 포함할 수도 있다.

상기 일련의 공정에 이어 이하 설명되는 일련의 고정은 PCB 카드(500)의 제조방법에 관한 것이다.

상기와 같이 절연부재(120)에 회로패턴(140)이 형성된 상태에서 베이스 부재(110)가 제거되기 전에, 도 4e에서와 같이 연결선(311)에 의해 회로패턴(140)의 상부에 반도체 소자(310)가 실장되고, 납(321)에 의해 수동소자(320)가 실장된다. 이때, 상기 베이스 부재(110)는 반도체 소자(310)와 수동소자(320)의 실장시 가해는 힘에 의해 인쇄회로기판(100)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다.

상기 소자들의 실장에 대한 설명은 첫 번째 실시예의 경우와 동일하여 이에 대한 설명은 생략하기로 한다.

이와 같이 반도체 소자(310)가 상기 인쇄회로기판(100)에 실장된 상태에서 도 4f에서와 같이 반도체 소자(310)와 수동소자(320) 및 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 형성된다.

이와 같이 구성된 상태에서 하부에 배치되는 베이스 부재(110)를 제거하여 컨택부(130)가 노출되도록 할 수 있다.

이 경우에 있어서도, 도 9 및 도 10에 도시된 것과 같이 다수개의 PCB 카드(500)가 동시에 구성되도록 할 수도 있으며, 이에 대한 설명은 첫 번째 실시예의 경우와 동일하여 생략하기로 한다.

도 5를 참조하여 보면, 본 발명의 또 다른 일 실시예에 따른 인쇄 회로기판(100)을 이용하여 제조된 PCB 카드(500)의 내부 구조를 개략적으로 나타내는 단면도가 도시되어 있다. 이하 설명되는 실시예에 있어서, 상기 설명된 첫 번째 실시예 및 두 번째 실시예와 동일한 구성에 대한 설명은 이하 설명되는 실시예의 특징을 명확하게 이해할 수 있도록 하기 위하여 생략하기로 한다.

상기 실시예들과 같이 상기 인쇄회로기판(100)은 도면상에서 볼 때, 저부에 회로패턴(140)을 보호하는 한편 외부와 차단될 수 있도록 하는 절연부재(120)가 배치된다. 그리고, 상기 절연부재(120)의 상부에는 통전부재(141)가 배치되는데, 상기 통전부재(141)는 이하 설명되는 제조과정에 의해 회로패턴(140)을 구성하게 된다. 한편 상기 통전부재(141)는 제조과정에서 회로패턴(140)을 구성하는 회로패턴 기초부재(142), 제 2 회로패턴 부재(143) 및 제 1 회로패턴 부재(144)가 형성될 수 있는 매개체 역할을 하게 된다.

이와 같이 구성되는 상기 절연부재(120)와 통전부재(141)는 소위 RCC(Resin Coated Copper; 구리가 코팅된 수지)라 불리우는 재료가 적용될 수도 있다. 또한, 상기 절연부재(120)는 이하 설명되는 제조방법에서와 같이 열경화성 수지를 이용하여 적용시킬 수도 있다.

상기 절연부재(120)는 어느 일 위치에 적어도 하나 이상의 컨택부(130)가 일면이 외부로 노출되는 상태로 구비될 수 있다. 상기 컨택부(130)의 구성에 대한 설명은 위에 설명된 실시예들과 동일하므로 구체적인 설명은 생략하기로 한다.

상기 절연부재(120)와 컨택부(130)의 상부에는 설계 사양에 따라 다양한 회로를 구성하게 되는 회로패턴(140)이 배치된다. 상기 회로패턴(140)의 일부 영역은 상기 컨택부(130)와 전기적인 통전이 가능하도록 하기 위하여 컨택부(130)와 연결 가능하게 형성된다. 상기 실시예들과 같이 상기 회로패턴(140)은 통전부재(141), 회로패턴 기초부재(142), 제 2 회로패턴 부재(143) 및 제 1 회로패턴 부재(144)를 포함하여 구성될 수도 있다.

이와 같이 회로패턴(140)이 형성된 후에는 상기 설명된 실시예들과 같이 상기 회로패턴(140)은 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역을 제외한 영역에 산화영역이 구비된다.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142) 에만 산화영역이 구비되도록 할 수도 있다. 상기 산화영역은 절연부재(120)의 영역을 포함하여 형성될 수도 있다.

위에 설명된 상기 실시예들과 마찬가지로 상기와 같이 구성되는 인쇄회로기판(100)을 이용하여 PCB 카드(500)가 구성될 수 있다.

상기 PCB 카드(500)의 구성에 대하여 설명을 하면, 상기 인쇄회로기판(100)을 구성하는 상기 회로패턴(140)에 반도체 소자(310)가 연결선(311)에 의해 전기적으로 통전 가능하게 연결된다. 그리고, 상기 회로패턴(140)의 다른 일 영역에는 수동소자(320)가 납(321)에 의해 전기적으로 통전 가능하게 연결된다.

이와 같이 다양한 형태로 실장된 반도체 소자(310)와 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 구성될 수도 있다. 상기 밀봉부재(400)에 대한 설명 또한, 상기 실시예들에서 설명된 것과 같으므로 구체적인 설명은 생략하기로 한다.

상기 구성에 있어서, 반도체 소자(310)는 다수개의 적층 형태로 배치되어 그 성능을 향상시킬 수 있도록 구성할 수도 있으며, 절연부재(120)와 회로패턴(140)을 차례로 적층시켜 복층 구조를 구현할 수도 있게 된다.

이하, 상기와 같은 구조를 갖는 세 번째 실시예에 따른 인쇄회로기판(100)을 제조하기 위한 방법과 인쇄회로기판을 이용한 PCB 카드(500)의 제조방법에 대하여 설명하도록 하겠다. 상기 PCB 카드(500)에 대한 제조 공정은 인쇄회로기판(100)의 제조공정에 연속되어 수행될 수 있기 때문에 이를 일련 공정으로 설명하도록 하겠다.

우선, 도 6a에 도시된 것과 같이 베이스 부재(110)에 절연부재(120)와 통전부재(141)를 적층 시키게 된다. 이때, 상기 절연부재(120)는 열경화 수지를 이용하여 구성될 수도 있다. 이와 같은 구성을 갖는 경우에는 반고체 상태의 열경화 수지로 구성되는 절연부재(120)를 상기 베이스 부재(110)에 배치한 후에 열을 가하여 융착시켜 구성된다.

여기서, 상기 베이스 부재(110)는 절연물질 또는 통전이 가능한 물질로 구성될 수 있다. 이와 같은 구성은 이하 설명되는 컨택부(130)의 형성 방법에 따라 달라지게 된다. 즉, 상기 컨택부(130)를 전해도금 방식으로 형성시키고자 하는 경우에는 상기 베이스 부재(110)를 기초로 하여 도금이 되어야만 하기 때문에 상기 베이스 부재(110)는 금속 재질과 같은 통전이 가능한 물질로 구성되어야 한다. 그리고, 상기 베이스 부재(110)에 결합되는 절연부재(120)와 통전부재(141)는 상기 설명된 바와 같이 RCC(Resin Coated Copper)를 이용하여 구성할 수도 있다.

이와 같이 상기 베이스 부재(110)에 구비되는 절연부재(120)와 통전부재(141)에는 컨택부(130)의 형성을 위한 컨택부 형성홈(123)이 형성된다.

상기 컨택부 형성홈(123)에는 도 6b에 도시된 것과 같이 상기 컨택부(130)가 형성된다. 상기 컨택부(130)는 위에 설명된 실시예들과 같은 구성을 갖게 되므로 구체적인 설명은 생략하기로 한다.

이와 같이 컨택부(130)가 형성된 후에는 통전부재(141)와 컨택부(130)의 상부에 회로패턴 기초부재(142)를 형성시키게 된다. 이때, 상기 회로패턴 기초부재(142)는 결합력을 고려하여 상기 통전부재(141)와 동일한 물질로 형성시킬 수도 있다. 여기서, 상기 회로패턴 기초부재(142)는 전해도금 방식으로 형성시킬 수가 있는데, 상기 통전부재(141)를 도금 인입선으로 이용할 수 있다. 따라서, 별도의 도금을 위한 인입선을 구성할 필요가 없게 된다.

이와 같이 통전부재(141)가 형성된 후에는 상기 통전부재(141)와 회로패턴 기초부재(142)의 일정 영역을 제거하여 도 6c에서와 같이 회로패턴을 형성시킬 수도 있다.

이후 공정을 전해 도금 방식으로 수행되는 경우에는 상기 통전부재(141)의 일부가 도금 인입선으로 형성될 수 있도록 할 수도 있다. 따라서, 별도의 도금 인입선을 형성시키기 위한 공정이 필요하게 되지 않고, 상기 마스크(230)를 이용하여 통전부재(141)와 회로패턴 기초부재(142)를 에칭하는 과정에서 도금 인입선이 형성되도록 할 수 있게 된다.

상기와 같이 설계 사양에 따른 회로패턴으로 에칭된 통전부재(141)와 회로패턴 기초부재(142)를 기초로 하여, 도 6d와 같이 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)를 차례로 형성시킨다. 이때, 상기 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)는 상기 절연부재(120)의 일 면에 노출되게 형성되는 통전부재(141)와 회로패턴 기초부재(142)가 완전히 외부와 차단될 수 있는 형태로 형성될 수 있다. 예를 들어, 상기 회로패턴(140)은 상기 절연부재(120) 상에 배치되는 통전부재(141) 및 상기 통전부재(141)를 감싸는 회로패턴 부재(143, 144)를 포함할 수 있다. 또한, 상기 회로패턴(140)은 상기 통전부재(141) 상에 배치되는 회로패턴 기초부재(142)를 더 포함하고, 상기 회로패턴 부재는 상기 회로패턴 기초부재(142)의 측면과 상면을 감싸는 제2 회로패턴 부재(143)와, 상기 제2 회로패턴 부재(143)의 측면과 상면을 감싸는 제1 회로패턴 부재(144)를 포함하는 할 수 있다.

여기서, 상기 제 2 회로패턴 부재(143)는 니켈로 형성시킬 수도 있고, 상기 제 1 회로패턴 부재(144)는 금으로 형성시킬 수도 있다. 상기와 같은 물질로 회로패턴(140)을 형성하는 것은 전기적인 통전 성능과 내구성을 높이기 위한 것으로 상 기 물질에 한정되는 것은 아니다. 또한, 상기와 같이 통전부재(141)와 회로패턴 기초부재(142)가 완전히 외부와 차단될 수 있는 형태로 형성되는 경우에는 구리로 형성될 수 있는 통전부재(141)와 회로패턴 기초부재(142)의 산화작용을 방지할 수 있게 된다.

이하 설명되는 PCB 카드(500)의 제조과정에서와 같이 상기 인쇄회로기판(100)이 밀봉부재(400)에 의해 밀봉되는 경우 상기 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)는 형성되지 않도록 할 수도 있다.

이와 같은 구성에 의해 상기 회로패턴(140)은 통전부재(141)와 회로패턴 기초부재(142)에 의해 형성될 수도 있고, 또는 통전부재(141)와 회로패턴 기초부재(142), 그리고 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)을 포함하여 형성될 수도 있다.

한편, 상기 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)는 상기 회로패턴(140)에 실장되는 반도체 소자(310)와 수동소자(320)가 연결되는 영역에만 구비되게 할 수도 있다.

이와 같이 회로패턴(140)이 형성된 후에는 상기 설명된 실시예들과 같이 상기 회로패턴(140)은 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역을 제외한 영역에 산화영역이 구비된다.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들 이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142)에만 산화영역이 구비되도록 할 수도 있다. 상기 산화영역은 절연부재(120)을 포함하여 형성될 수도 있다.

상기와 같은 일련의 공정을 통해 인쇄회로기판(100)을 제조하게 된다. 여기서, 인쇄회로기판(100) 상태로 사용되는 경우에 있어서는 상기 베이스 부재(110)를 제거하는 공정을 더 포함할 수도 있다.

상기 일련의 공정에 이어 이하 설명되는 일련의 고정은 PCB 카드(500)의 제조방법에 관한 것이다.

상기와 같이 절연부재(120)에 회로패턴(140)이 형성된 상태에서 베이스 부재(110)가 제거되기 전에, 도 6e에서와 같이 연결선(311)에 의해 회로패턴(140)의 상부에 반도체 소자(310)가 실장되고, 납(321)에 의해 수동소자(320)가 실장된다. 이때, 상기 베이스 부재(110)는 반도체 소자(310)와 수동소자(320)의 실장시 가해는 힘에 의해 인쇄회로기판(100)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다.

이와 같이 반도체 소자(310)가 상기 인쇄회로기판(100)에 실장된 상태에서 도 6f에서와 같이 반도체 소자(310)와 수동소자(320) 및 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 형성된다.

이와 같이 구성된 상태에서 하부에 배치되는 베이스 부재(110)를 제거하여 컨택부(130)가 노출되도록 할 수 있다.

상기 소자들의 실장에 대한 설명은 첫 번째 실시예의 경우와 동일하여 이에 대한 설명은 생략하기로 한다.

이 경우에 있어서도, 도 9 및 도 10에 도시된 것과 같이 다수개의 PCB 카드(500)가 동시에 구성되도록 할 수도 있으며, 이에 대한 설명은 상기 실시예들의 경우와 동일하여 생략하기로 한다.

도 7을 참조하여 보면, 본 발명의 또 다른 일 실시예에 따른 인쇄 회로기판(100)을 이용하여 제조된 PCB 카드(500)의 내부 구조를 개략적으로 나타내는 단면도가 도시되어 있다. 이하 설명되는 실시예에 있어서, 상기 설명된 상기 실시예들과 동일한 구성에 대한 설명은 이하 설명되는 실시예의 특징을 명확하게 이해할 수 있도록 하기 위하여 생략하기로 한다.

상기 실시예들과 같이 상기 인쇄회로기판(100)은 도면상에서 볼 때, 하부에 회로패턴(140)을 보호하는 한편 상기 회로패턴(140)이 외부와 차단될 수 있도록 하는 절연부재(120)가 배치된다.

상기 절연부재(120)와 회로패턴(140)은 이하 설명되는 제조방법에서 알 수 있는 바와 같이 소위 RCC(Resin Coated Copper; 구리가 코팅된 수지)라 불리우는 재료가 적용될 수도 있다. 이와는 달리, 상기 절연부재(120)는 이하 설명되는 제조방법에서와 같이 열경화성 수지를 이용하여 회로패턴(140)을 이루게 되는 동박(구리층)이 적층되도록 적용될 수도 있다. 상기 절연부재(120)의 상부에 배치되는 회로패턴(140)은 상기 설명된 바와 같이 구리층으로 이루어지는 통전부재(141)와 회로패턴 기초부재(142)에 의해 구성될 수 있다.

그리고, 상기 절연부재(120)의 하부 위치, 즉, 상기 회로패턴(140)의 맞은편 위치에는 적어도 하나 이상의 컨택부(130)를 포함하게 된다. 상기 컨택부(130)의 구성은 상기 실시예들의 구성과 동일하므로 더 이상의 설명은 생략하기로 한다.

설계 사양에 따라 다양한 회로를 구성할 수 있도록 상기 절연부재(120)의 상부에 배치되는 회로패턴(140)의 일 영역은 비아(150)에 의해 상기 컨택부(130)와 전기적으로 연결 가능하게 구성될 수 있다. 상기 비아(150)는 회로패턴 기초부재(142)와 함께 형성될 수 있다.

상기 컨택부(130)와 비아(150)에 의해 전기적으로 연결되는 회로패턴(140)은 상기 절연부재(120)의 다른 일 면의 위치 전체에 형성될 수도 있다. 이와 같이 컨택부(130)가 일면만 외부로 노출되도록 절연부재(120)의 일 측면에 배치되는 상태에서 상기 회로패턴(140)이 절연부재(120)의 다른 일 측면 전체 영역에 배치될 수 있도록 하는 구성은 이하 설명되는 제조방법에 의해 가능하게 된다.

이러한 구성에 있어서, 상기 회로패턴(140)의 일부 영역은 다른 인쇄회로기판(미도시) 또는 반도체 소자(310) 그리고 수동소자(320) 등과 같이 인쇄회로기판(100)에 실장되는 부품들의 전기적인 연결을 보다 안정되게 하기 위하여 접속부를 구성하는 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)가 더 구비될 수 있다. 상기 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)의 구성은 상기 실시예들과 동일한 구성을 갖게 되기 때문에 더 이상의 설명은 생략하기로 한다.

이와 같이 회로패턴(140)이 형성된 후에는 상기 설명된 실시예들과 같이 상기 회로패턴(140)은 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다 른 부품들이 전기적으로 연결되어야 하는 영역을 제외한 영역에 산화영역이 구비된다.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142)에만 산화영역이 구비되도록 할 수도 있다. 위에서 언급한 바와 같이 상기 산화영역은 절연부재(120)의 상부 영역을 포함하여 형성될 수도 있다.

위에 설명된 상기 실시예들과 마찬가지로 상기와 같이 구성되는 인쇄회로기판(100)을 이용하여 PCB 카드(500)가 구성될 수 있다.

상기 PCB 카드(500)의 구성에 대하여 설명을 하면, 상기 인쇄회로기판(100)을 구성하는 상기 회로패턴(140)에 반도체 소자(310)가 연결선(311)에 의해 전기적으로 통전 가능하게 연결된다. 그리고, 상기 회로패턴(140)의 다른 일 영역에는 수동소자(320)가 납(321)에 의해 전기적으로 통전 가능하게 연결된다.

이와 같이 다양한 형태로 실장된 반도체 소자(310)와 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 구성될 수도 있다. 상기 밀봉부재(400)에 대한 설명 또한, 상기 실시예들에서 설명된 것과 같으므로 구체적인 설명은 생략하기로 한다.

상기 구성에 있어서, 반도체 소자(310)는 다수개의 적층 형태로 배치되어 그 성능을 향상시킬 수 있도록 구성할 수도 있으며, 절연부재(120)와 회로패턴(140)을 차례로 적층시켜 복층 구조를 구현할 수도 있게 된다.

이하, 상기와 같은 구조를 갖는 네 번째 실시예에 따른 인쇄회로기판(100)을 제조하기 위한 방법과 인쇄회로기판을 이용한 PCB 카드(500)의 제조방법에 대하여 설명하도록 하겠다. 상기 PCB 카드(500)에 대한 제조 공정은 인쇄회로기판(100)의 제조공정에 연속되어 수행될 수 있기 때문에 이를 일련 공정으로 설명하도록 하겠다.

우선, 도 8a에 도시된 것과 같이 베이스 부재(110)에 마스크(미도시)를 이용하여 컨택부(130)를 형성시키게 된다. 이때, 상기 베이스 부재(110)를 통전이 가능한 물질로 적용하여 컨택부(130)를 전해 도금을 통해 형성시킬 수도 있다.

한편, 이와 달리 제 1 컨택부재(131)와 제 2 컨택부재(132)를 상기 베이스 부재(110)에 차례로 적층 시킨 후에 마스크(미도시)를 이용하여 일정 영역을 제거하여 형성시킬 수도 있다.

상기와 같이 베이스 부재(110)의 상부에 컨택부(130)가 구비된 상태에서 도 8b에 도시된 것과 같이 상기 베이스 부재(110)의 상부에는 절연부재(120)와 통전부재(141)가 차례로 적층되게 할 수 있다. 이 경우, 상기 절연부재(120)와 통전부재(141)는 상기 설명한 바와 같이 RCC(Resin Coated Copper)를 이용하여 구성할 수도 있다. 다른 한편, 상기 절연부재(120)는 열경화 수지를 이용하여 구성될 수도 있다. 이와 같은 구성을 갖는 경우에는 반고체 상태의 열경화 수지로 구성되는 절연부재(120)를 상기 베이스 부재(110)에 배치하고, 상기 절연부재(120)의 상부에 통전부재(141)가 얹혀진 상태에서 상기 절연부재(120)에 열을 가하여 융착시켜 구성되도록 할 수도 있다.

이와 같이 상기 베이스 부재(110)에 절연부재(120)와 통전부재(141)가 차례로 적층된 상태에서 비아 형성홀이 구비된 마스크(미도시)를 상기 통전부재(141)의 상부에 배치시켜 비아홀(151)을 형성시키게 된다. 한편, 이와는 달리, 상기 비아홀(151)은 드릴링 공정을 통해 형성될 수도 있다.

도 8c에 도시된 것과 같이 회로패턴 기초부재(142)는 증착공정 또는 무전해 도금 등과 같은 공정을 통해 형성될 수 있으며, 이 경우 상기 통전부재(141)와 컨택부(130)가 전기적으로 통전 가능하게 연결될 수 있도록 상기 회로패턴 기초부재(142)의 형성과 함께 비아(150)가 형성된다.

비아(150)가 형성된 이후에는 도 8d에 도시된 것과 같이 상기 통전부재(141)와 회로패턴 기초부재(142)의 일부 영역을 제거하여 회로패턴(140)을 형성하고, 일부 영역에는 제 2 회로패턴 부재(143) 및 제 1 회로패턴 부재(144)가 선택적으로 더 형성되어 회로패턴(140)을 구성할 수도 있다.

이와 같이 회로패턴(140)이 형성된 후에는 상기 설명된 실시예들과 같이 상기 회로패턴(140)은 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역을 제외한 영역에 산화영역이 구비된다.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142)에만 산화영역이 구비되도록 할 수도 있다.

상기와 같은 일련의 공정을 통해 인쇄회로기판(100)을 제조하게 된다. 여기서, 인쇄회로기판(100) 상태로 사용되는 경우에 있어서는 상기 베이스 부재(110)를 제거하는 공정을 더 포함할 수도 있다.

상기 일련의 공정에 이어 이하 설명되는 일련의 고정은 PCB 카드(500)의 제조방법에 관한 것이다.

상기와 같이 절연부재(120)에 회로패턴(140)이 형성된 상태에서 베이스 부재(110)가 제거되기 전에, 도 8e에서와 같이 연결선(311)에 의해 회로패턴(140)의 상부에 반도체 소자(310)가 실장되고, 납(321)에 의해 수동소자(320)가 실장된다. 이때, 상기 베이스 부재(110)는 반도체 소자(310)와 수동소자(320)의 실장시 가해는 힘에 의해 인쇄회로기판(100)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다.

이와 같이 반도체 소자(310)가 상기 인쇄회로기판(100)에 실장된 상태에서 도 8f에서와 같이 반도체 소자(310)와 수동소자(320) 및 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 형성된다.

이와 같이 구성된 상태에서 하부에 배치되는 베이스 부재(110)를 제거하여 컨택부(130)가 노출되도록 할 수 있다.

상기 소자들의 실장에 대한 설명은 첫 번째 실시예의 경우와 동일하여 이에 대한 설명은 생략하기로 한다.

이 경우에 있어서도, 도 9 및 도 10에 도시된 것과 같이 다수개의 PCB 카 드(500)가 동시에 구성되도록 할 수도 있으며, 이에 대한 설명은 상기 실시예들의 경우와 동일하여 생략하기로 한다.

상기와 같이 설명된 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법은 상기 설명된 각 단계를 순차적으로 수행하여 제조되어야만 하는 것이 아니라 설계 사양에 따라 상기 각 공정의 단계가 본 발명의 기술적 사상의 범위 내에서 다양한 변형을 포함할 수 있도록 선택적으로 혼용되어 수행될 수도 있다.

이상에서와 같이 본 발명에 따르면, 인쇄회로기판의 두께를 감소시킬 수 있으며, 또한 인쇄회로기판을 이용하여 제조되는 PCB 카드의 두께를 감소시킬 수 있게 된다.

또한, 본 발명에 따르면, 기조의 부품과 다른 저가의 부품을 이용하여 인쇄회로기판과 이를 이용하여 제조되는 PCB 카드를 제조할 수 있게 되므로 제품의 가격과 공정비용을 절감할 수 있게 된다.

그리고 또한, 본 발명에 따르면, 기존의 재와는 다른 부품을 이용하여 인쇄회로기판을 구성하는 경우에도 경도와 강도 등과 같은 내구성이 대등하게 유지될 수 있게 된다.

그리고 또한, 본 발명에 따르면, 구성요소에 의한 물성의 차이로 인하여 구성요소들 사이 또는 구성요소들의 파손 및/또는 파괴가 발생하지 않게 될 수 있다.

그리고 또한, 본 발명에 따르면, 인쇄회로기판과 이를 이용한 PCB 카드의 제 조공정이 더욱 단순하게 될 수 있다.

그리고 또한, 본 발명에 따르면, 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있게 되어 성능의 향상을 가능하게 할 수 있다.

그리고 또한, 본 발명에 따르면, 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있게 된다.

그리고 또한, 본 발명에 따르면, 고밀도의 회로패턴을 구현할 수 있게 된다.

그리고 또한, 본 발명에 따르면, 전원 등의 공급 또는 다른 인쇄회로기판과의 연결을 위한 컨택부의 영역에 의해 회로패턴이 형성되는 영역에 대한 제한이 발생되지 않게 된다.

그리고 또한, 본 발명에 따르면, 기존의 SR 필름 또는 잉크를 이용하지 않고서도 수동소자의 솔더링 작업을 가능하게 할 수 있다.

Claims (21)

1. 절연부재와;

   상기 절연부재의 일부 영역에 일면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와;

   상기 절연부재의 다른 영역에 상기 컨택부와 전기적으로 연결되는 회로패턴을 포함하며,

   상기 회로패턴은,

   상기 절연부재 상에 배치되는 통전부재; 및

   상기 통전부재를 감싸는 회로패턴 부재;를 포함하는 인쇄회로기판.
2. 제 1 항에 있어서, 상기 컨택부와 상기 회로패턴은 상기 회로패턴의 일부 영역에 컨택부가 전기적으로 직접 연결 되도록 구성되는 인쇄회로기판.
3. 제 1 항에 있어서, 상기 컨택부와 상기 회로패턴은 비아에 의해 전기적으로 연결되는 인쇄회로기판.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 컨택부는 제 1 컨택부재와 제 2 컨택부재를 포함하 는 인쇄회로기판.
5. 제 4 항에 있어서, 상기 제 1 컨택부재는 금으로 형성되고, 상기 제 2 컨택부재는 니켈로 형성되는 인쇄회로기판.
6. 제 1 항에 있어서,

   상기 회로패턴은,

   상기 통전부재 상에 배치되는 회로패턴 기초부재를 더 포함하고,

   상기 회로패턴 부재는,

   상기 회로패턴 기초부재의 측면과 상면을 감싸는 제2 회로패턴 부재와,

   상기 제2 회로패턴 부재의 측면과 상면을 감싸는 제1 회로패턴 부재를 포함하는 인쇄회로기판.
7. 제 6 항에 있어서, 상기 제 1 회로패턴 부재와 상기 제 2 회로패턴 부재는 일부 영역에 선택적으로 형성되는 인쇄회로기판.
8. 절연부재와;

   상기 절연부재의 일부 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와;

   상기 절연부재의 다른 영역에 상기 컨택부와 전기적으로 연결되는 회로패턴과;

   상기 회로패턴 상에 실장되는 수동소자와;

   상기 회로패턴과 상기 회로패턴에 실장되는 수동소자가 외부와 차단되도록 형성되는 밀봉부재를 포함하며,

   상기 회로패턴은,

   상기 절연부재 상에 배치되는 통전부재; 및

   상기 통전부재를 감싸는 회로패턴 부재;를 포함하는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
9. 제 8 항에 있어서, 상기 컨택부와 상기 회로패턴은 상기 회로패턴의 일부 영역에 컨택부가 전기적으로 직접 연결 되는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
10. 제 8 항에 있어서, 상기 컨택부와 상기 회로패턴은 비아에 의해 전기적으로 연결되는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 컨택부는 제 1 컨택부재와 제 2 컨택부재를 포함하는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
12. 제 11 항에 있어서, 상기 제 1 컨택부재는 금으로 형성되고, 상기 제 2 컨택부재는 니켈로 형성되는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
13. 제 8 항에 있어서,

    상기 회로패턴은,

    상기 통전부재 상에 배치되는 회로패턴 기초부재를 더 포함하고,

    상기 회로패턴 부재는,

    상기 회로패턴 기초부재의 측면과 상면을 감싸는 제2 회로패턴 부재와,

    상기 제2 회로패턴 부재의 측면과 상면을 감싸는 제1 회로패턴 부재를 포함하는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
14. 제 13 항에 있어서, 상기 제 1 회로패턴 부재와 제 2 회로패턴 부재는 일부 영역에 선택적으로 형성되는 것을 특징으로 하는 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판을 이용하여 구성되는 PCB 카드.
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제

Images