KR101347287B1 - 프로그램 전압을 가변적으로 제어할 수 있는 플래쉬 메모리장치 및 그 프로그래밍 방법 - Google Patents

Abstract

본 발명은 프로그램 전압을 가변적으로 제어할 수 있는 플래쉬 메모리 장치 및 그 프로그래밍 방법에 대하여 개시된다. 플래쉬 메모리 장치의 프로그램 방법은, 멀티 레벨 메모리 셀들을 갖는 플래쉬 메모리 장치의 테스트 결과로 얻어지는 멀티 레벨 메모리 셀들의 상태별 문턱 전압 산포로부터 각 상태별 프로그램 전압 증가분들을 설정한다. 프로그램 패스/페일 정보에 응답하여 루프 클럭 신호와 프로그램 전압 증가분들에 대응되는 증가형 스텝 펄스 프로그래밍(ISPP) 클럭 신호를 발생한다. 루프 클럭 신호에 응답하여 프로그램 전압 증가분들이 도달할 때까지 카운트 동작하여 디폴트 레벨 인에이블 신호를 발생하고, ISPP 클럭 신호에 응답하여 프로그램 전압 증가분들이 도달할 때까지 카운트 동작하여 추가 레벨 인에이블 신호를 발생한다. 디폴트 레벨 인에이블 신호에 응답하여 프로그램 전압을 제1 증가분씩 증가시키고, 추가 레벨 인에이블 신호에 응답하여 프로그램 전압을 제1 증가분보다 작은 제2 증가분씩 증가시킨다.

플래쉬 메모리 장치, 증가형 스텝 펄스 프로그래밍(ISPP), 디폴트 레벨 인에이블 신호, 추가 레벨 인에이블 신호

Description

프로그램 전압을 가변적으로 제어할 수 있는 플래쉬 메모리 장치 및 그 프로그래밍 방법{Flash memory device for controlling variable program voltages and program method thereof}

본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 프로그램 전압을 가변적으로 제어할 수 있는 플래쉬 메모리 장치 및 그 프로그래밍 방법에 관한 것이다.

반도체 메모리 장치들의 개발에 있어서, 주 이슈들 중 하나가, 단위 면적당 저장할 수 있는 데이터 비트들의 수를 나타내는, 데이터 저장 용량을 극대화하는 것이다. 최대한 작은 면적에 최대한 많은 데이터를 저장할 수 있는 메모리 칩들에 대한 요구가 커지고 있다. 이러한 요구에 의해, 하나의 메모리 셀에 다수개의 데이터 비트들을 저장할 수 있는 멀티 레벨 메모리 칩들이 개발되고 있다.

플래쉬 메모리 장치는 터널링(tunneling) 현상을 이용하여 데이터를 프로그램하고 소거한다. 플래쉬 메모리 장치는, 우수한 데이터 보존성, 낮은 소비 전력 그리고 외부 충격에 강한 내구성으로 인하여, 휴대용 기기의 보조 기억 장치로 적합하다. 일정한 개수의 메모리 셀들이 직렬로 연결된 낸드 플래쉬 메모리 장치는, 메모리 셀들이 병렬로 연결된 노아(NOR) 플래쉬 메모리 장치에 비해 메모리 셀의 크기가 상대적으로 작기 때문에, 집적도가 우수하여 대용량의 보조 기억 장치로 더욱 유용하다.

멀티 레벨 셀을 갖는 낸드 플래쉬 메모리 장치는 싱글 레벨 셀과 달리 1개의 셀에 2 비트를 저장하는 데, 도 1에 도시된 바와 같이, 4 상태들(states)을 갖는다. 4 상태의 문턱 전압 산포를 살펴보면, PV1과 PV1' 사이의 분포, PV2과 PV2' 사이의 분포 그리고 PV3과 PV3' 사이의 분포를 갖는다. 그런데, PV1과 PV1' 사이의 분포, PV2과 PV2' 사이의 분포 그리고 PV3과 PV3' 사이의 분포가 넓어지면, PV1'과 PV2 사이의 간격과 PV2'과 PV3 사이의 간격이 좁아진다. 이렇게 되면, 독출 전압들(VR1, VR2, VR3)의 설정이 어려워져서 셀 동작 신뢰성에 나쁜 영향을 미친다. 따라서, 프로그램된 셀의 문턱 전압 산포를 감소시키는 방안이 요구된다.

한편, 낸드 플래쉬 메모리 장치의 문턱 전압 산포를 정확하게 제어하기 위하여, 증가형 스텝 펄스 프로그래밍(Increment Step Pulse Programming: 이하 "ISPP"라 칭함) 방식이 사용되고 있다. ISPP 방식에 따르면, 프로그램 전압은 프로그램 사이클의 프로그램 루프들이 반복됨에 따라 단계적으로 증가한다. 프로그램 전압은 정해진 증가분만큼 증가된다. 프로그램 동작이 진행됨에 따라 프로그램되는 셀의 문턱 전압은 각 프로그램 루프에서 정해진 증가분만큼 증가하게 된다. 이런 이유로, 최종적으로 프로그램된 셀의 문턱 전압 산포의 폭을 좁히려면 프로그램 전압의 증가분이 작게 설정되어야 한다. 그런데, 프로그램 전압의 증가분이 작으면 작을수록, 프로그램 루프 수는 증가하게 되어 프로그램 특성이 나빠지는 문제점이 있다.

따라서, 프로그램 전압 증가분을 가변시켜 프로그램 루프 수를 줄이면서 최 적의 문턱 전압 산포를 얻을 수 있는 플래쉬 메모리 장치의 프로그램 방법이 요구된다.

본 발명의 목적은 프로그램 전압 증가분을 가변시키는 플래쉬 메모리 장치의 프로그램 방법을 제공하는 데 있다.

본 발명의 다른 목적은 상기 프로그램 방법을 구현하는 플래쉬 메모리 장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 플래쉬 메모리 장치의 프로그램 방법은, 멀티 레벨 메모리 셀들을 갖는 플래쉬 메모리 장치의 테스트 결과로 얻어지는 멀티 레벨 메모리 셀의 데이터 상태별 문턱 전압 산포로부터 각 데이터 상태별 프로그램 전압 증가분들을 설정하는 단계, 프로그램 패스/페일 정보에 응답하여 루프 클럭 신호와 프로그램 전압 증가분들에 대응되는 증가형 스텝 펄스 프로그래밍(ISPP) 클럭 신호를 발생하는 단계, 루프 클럭 신호에 응답하여 프로그램 전압 증가분들이 도달할 때까지 카운트 동작하여 디폴트 레벨 인에이블 신호를 발생하는 단계, ISPP 클럭 신호에 응답하여 프로그램 전압 증가분들이 도달할 때까지 카운트 동작하여 추가 레벨 인에이블 신호를 발생하는 단계, 디폴트 레벨 인에이블 신호에 응답하여 프로그램 전압을 제1 증가분씩 증가시키는 단계, 그리고 추가 레벨 인에이블 신호에 응답하여 프로그램 전압을 제1 증가분보다 작은 제2 증가분씩 증가시키는 단계를 포함한다.

본 발명의 실시예들에 따라, 플래쉬 메모리 장치의 프로그램 방법은, 프로그 램 전압을 분배하는 단계, 분배된 프로그램 전압과 기준 전압을 비교하여 비교 결과에 따라 펌핑 클럭 신호를 발생하는 단계 그리고 펌핑 클럭 신호에 응답하여 프로그램 전압을 발생하는 단계를 더 포함할 수 있다.

상기 다른 목적을 달성하기 위하여, 본 발명의 다른 면에 따른 플래쉬 메모리 장치는, 프로그램 패스/페일 정보에 응답하여 루프 클럭 신호와 증가형 스텝 펄스 프로그래밍(ISPP) 정보 신호를 발생하는 프로그램 제어 로직부, 루프 클럭 신호와 ISPP 정보 신호에 응답하여 디폴트 레벨 인에이블 신호와 추가 레벨 인에이블 신호를 발생하는 ISPP 제어 로직부, 디폴트 레벨 인에이블 신호와 추가 레벨 인에이블 신호에 응답하여 프로그램 전압을 가변적으로 증가시키고 프로그램 전압을 분배하여 기준 전압과 비교하고 비교 결과에 따라 펌핑 클럭 신호를 발생하는 프로그램 전압 레귤레이터, 그리고 펌핑 클럭 신호에 응답하여 프로그램 전압을 발생하는 전하 펌프부를 포함한다.

본 발명의 실시예들에 따라, ISPP 정보 신호는 플래쉬 메모리 장치의 테스트 결과로 얻어지는 멀티 레벨 메모리 셀의 데이터 상태별 문턱 전압 산포로부터 설정되는 각 데이터 상태별 프로그램 전압 증가분들에 대한 정보일 수 있다.

본 발명의 실시예들에 따라, ISPP 제어 로직부는, 루프 클럭 신호와 ISPP 정보 신호를 입력하여 ISPP 클럭 신호를 발생하는 클럭 발생부, 루프 클럭 신호에 응답하여 카운트 동작을 수행하고 그 출력값이 목표된 프로그램 전압 증가분에 도달했을 때 이에 대응되는 디폴트 레벨 인에이블 신호를 발생하는 제1 카운터, 그리고 ISPP 클럭 신호에 응답하여 카운트 동작을 수행하고 그 출력값이 목표된 프로그램 전압 증가분에 도달했을 때 이에 대응되는 추가 레벨 인에이블 신호를 발생하는 제2 카운터를 포함할 수 있다.

본 발명의 실시예들에 따라, 프로그램 전압 레귤레이터는, 프로그램 전압과 분배된 프로그램 전압 사이에 직렬 연결되는 다수개의 제1 군 및 제2 군의 저항들, 디폴트 레벨 인에이블 신호에 응답하여 제1 군의 저항들을 선택적으로 단락시키는 제1 레벨 제어부, 추가 레벨 인에이블 신호에 응답하여 제2 군의 저항들을 선택적으로 단락시키는 제2 레벨 제어부, 그리고 발진 신호를 입력하고 분배된 프로그램 전압과 기준 전압을 비교하고 비교 결과에 따라 발진 신호를 펌핑 클럭으로 발생하는 레벨 검출 및 펌핑 클럭 제어부를 포함할 수 있다.

본 발명의 실시예들에 따라, 제1 레벨 제어부는, 디폴트 레벨 인에이블 신호에 응답하여 고전압을 전달하는 다수개의 스위치들과, 스위치들의 출력에 응답하여 제1 군의 저항들을 선택적으로 단락시키는 고전압 엔모스 트랜지스터들을 포함할 수 있다.

본 발명의 실시예들에 따라, 제2 레벨 제어부는, 추가 레벨 인에이블 신호에 응답하여 고전압을 전달하는 다수개의 스위치들과, 스위치들의 출력에 응답하여 제2 군의 저항들을 선택적으로 단락시키는 고전압 엔모스 트랜지스터들을 포함할 수 있다.

본 발명의 실시예들에 따라, 레벨 검출 및 펌핑 클럭 제어부는, 분배된 프로그램 전압과 기준 전압을 비교하는 비교기, 비교기의 출력과 발진 신호를 입력하는 낸드 게이트, 그리고 낸드 게이트의 출력을 입력하여 펌핑 클럭 신호로 출력하는 인버터를 포함할 수 있다.

상기 다른 목적을 달성하기 위하여, 본 발명의 또다른 면에 따른 플래쉬 메모리 장치는, 프로그램 패스/페일 정보에 응답하여 루프 클럭 신호, 증가형 스텝 펄스 프로그래밍(ISPP) 정보 신호, 디스차아지 인에이블 신호 및 레귤레이터 인에이블 신호를 발생하는 프로그램 제어 로직부, 루프 클럭 신호와 ISPP 정보 신호에 응답하여 디폴트 레벨 인에이블 신호와 추가 레벨 인에이블 신호를 발생하는 ISPP 제어 로직부, 디스차아지 인에이블 신호, 디폴트 레벨 인에이블 신호, 추가 레벨 인에이블 신호 그리고 레귤레이터 인에이블 신호에 응답하여 프로그램 전압을 가변적으로 증가시키고, 프로그램 전압을 분배하여 제1 전압을 발생하고, 제1 전압과 기준 전압과 비교하고 펌핑 클럭 신호를 발생하는 프로그램 전압 레귤레이터, 펌핑 클럭 신호에 응답하여 프로그램 전압을 발생하는 전하 펌프부를 포함한다.

본 발명의 실시예들에 따라, 프로그램 전압 레귤레이터는, 디스차아지 인에이블 신호에 응답하여 프로그램 전압을 전원 전압으로 디스차아지시키는 디스차아지부, 프로그램 전압과 제2 전압 사이에 직렬 연결되는 다수개의 제1 저항들을 포함하고 디폴트 레벨 인에이블 신호에 응답하여 제1 저항들을 선택적으로 단락시키는 제1 레벨 제어부, 제2 전압과 제1 전압 사이에 직렬 연결되는 다수개의 제2 저항들을 포함하고 추가 레벨 인에이블 신호에 응답하여 제2 저항들을 선택적으로 단락시키는 제2 레벨 제어부, 그리고 발진 신호를 입력하고 제1 전압과 기준 전압을 비교하고 비교 결과에 따라 발진 신호를 펌핑 클럭으로 발생하는 레벨 검출 및 펌핑 클럭 제어부를 포함할 수 있다.

본 발명의 실시예들에 따라, 디스차아지부는, 전원 전압과 프로그램 전압 사이에 직렬 연결되는 피모스 트랜지스터와 고전압용 디플리션 엔모스 트랜지스터를 포함하고, 피모스 트랜지스터의 게이트에는 디스차아지 인에이블 신호가 연결되고, 고전압용 디플리션 엔모스 트랜지스터의 게이트에는 전원 전압이 연결될 수 있다.

본 발명의 실시예들에 따라, 레귤레이터 인에이블 회로부는, 제1 전압과 접지 전압 사이에 직렬 연결되는 저항과 엔모스 트랜지스터를 포함하고, 엔모스 트랜지스터의 게이트는 레귤레이터 인에이블 신호에 연결될 수 있다.

본 발명의 플래쉬 메모리 장치의 프로그램 방법에 의하면, 테스트 결과로 얻어지는 멀티 레벨 메모리 셀들의 상태별 문턱 전압 산포로부터, 최종적으로 프로그램된 셀의 문턱 전압 산포가 좁은 프로그램 특성을 갖도록 각 상태별 프로그램 전압 증가분들을 설정한다. 이에 따라, 프로그램 단계별로 가변적으로 증가되는 프로그램 전압에 의해, 프로그램된 셀의 상태별 문턱 전압 산포들 사이의 간격이 넓어져서 셀 동작 신뢰성이 향상된다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1에 도시된 멀티 레벨 셀의 프로그램 방법을 살펴보자. 메모리 셀 프로그래밍 시, 먼저, LSB 데이터가 프로그래밍되고, 다음에, MSB 데이터가 프로그래밍된다. 여기에서, MSB 데이터 또는 LSB 데이터를 구성하는 프로그래밍 데이터가 "1"인 경우, 프로그래밍 동작에 의해 메모리 셀의 문턱 전압은 변하지 않고 메모리 셀의 데이터는 변화하지 않는다. 즉, 데이터의 프로그래밍이 행해지지 않는다. MSB 데이터 또는 LSB 데이터를 구성하는 프로그래밍 데이터가 "0"인 경우, 프로그래밍 동작에 의해 메모리 셀의 문턱 전압은 변화되고 이것에 수반하여 메모리 셀의 데이터도 변화된다. 즉, 데이터의 프로그래밍이 행해진다.

우선, 소거 상태의 메모리 셀의 데이터는 "11" 상태로 되어 있다. 첫번째 프로그램 단계(PGM1)에서 LSB 데이터가 메모리 셀에 프로그래밍되어 "10" 상태가 된다. 두번째 프로그램 단계(PGM2)에서는, 메모리 셀의 상태를 판독하여 메모리 셀이 "11" 상태인지 "10" 상태인지를 판별한 후, MSB 데이터를 프로그램한다.

도 2는, 도 1의 멀티 레벨 셀의 문턱 전압 산포를 얻기 위한, 본 발명의 ISPP 가변 제어 방법을 개념적으로 설명하는 도면이다. 도 2를 참조하면, 도 1의 "11" 상태에서 "10" 상태로의 프로그램 단계(PGM1)에서 프로그램 전압(Vpgm) 증가분이 △ISPP1으로 설정되고, "10" 상태에서 "00" 상태로의 프로그램 단계(PGM2a)에서 프로그램 전압(Vpgm) 증가분이 △ISPP2로 설정되고, "11" 상태에서 "01" 상태로의 프로그램 단계(PGM2b)에서 프로그램 전압(Vpgm) 증가분이 △ISPP3로 설정된다. 예를 들면, △ISPP1은 0.3V로, △ISPP2은 0.4V로 그리고 △ISPP3은 0.5V로 설정된 다.

프로그램 시간은 LSB 데이터를 프로그램할 때보다 MSB 데이터를 프로그램할 때 더 걸린다. 이러한 멀티 레벨 셀의 프로그램 시간을 결정하는 것은 MSB 데이터를 프로그램하는 시간이다. 프로그램 전압(Vpgm) 증가분이 증가하면, 프로그램 루프 수를 감소시킬 수 있다. 예컨대, △ISPP2가 0.4V인 프로그램 단계(PGM2a)의 프로그램 루프 수가 △ISPP1가 0.3V인 프로그램 단계(PGM1)의 프로그램 루프 수보다 작다. 그리고, △ISPP3가 0.5V인 프로그램 단계(PGM2b)의 프로그램 루프 수가 △ISPP2가 0.4V인 프로그램 단계(PGM2a)의 프로그램 루프 수보다 작다. 예시적으로, △ISPP1은 0.3V로, △ISPP2은 0.4V로 그리고 △ISPP3은 0.5V로 설정한 것은, 플래쉬 메모리 장치의 테스트 결과로 얻어지는 멀티 레벨 메모리 셀들의 상태별 문턱 전압 산포로부터, 최종적으로 프로그램된 셀의 문턱 전압 산포가 좁아지도록 프로그램 특성을 최대로 높일 수 있는 수준으로 결정된 것이다. 이에 따라, 이에 따라, 도 1의 PV1'과 PV2 사이의 간격과 PV2'과 PV3 사이의 간격이 넓어져서 셀 동작 신뢰성이 향상된다.

도 3은 도 2의 ISPP 가변 제어 방법을 구현하는 플래쉬 메모리 장치를 설명하는 도면이다. 도 3을 참조하면, 플래쉬 메모리 장치(300)는 프로그램 제어 로직부(310), ISPP 제어 로직부(320), 프로그램 전압 레귤레이터(330) 그리고 전하 펌프부(340)를 포함한다.

프로그램 제어 로직부(310)는 패스/페일 정보에 응답하여 루프 클럭 신호(LCS), ISPP 정보 신호(IIS), 디스차아지 인에이블 신호(DES) 그리고 레귤레이터 인에이블 신호(RES)를 발생한다. 패스/페일 정보는 프로그램/소거 검증 동작시 플래쉬 메모리 장치 내 감지 증폭 및 래치 회로(미도시)로부터 출력되는 데이터 값들이 동일한 데이터(예를 들면, 패스 데이터 값)을 갖는지 여부의 판별 결과로써 제공된다. 프로그램 제어 로직부(310)는, 현재의 프로그램 루프가 프로그램 페일로서 판별될 때, 루프 클럭 신호(LCS)를 펄스로서 활성화시킨다. ISPP 정보 신호(IIS)는, 플래쉬 메모리 장치의 테스트 결과로 얻어지는 멀티 레벨 메모리 셀들의 상태별 문턱 전압 산포로부터 설정되는 프로그램 전압 증가분들(△ISPP1, △ISPP2, △ISPP3)에 대한 정보를 나타낸다. 디스차아지 인에이블 신호(DES)는 고전압의 프로그램 전압(Vpgm)을 전원 전압(VDD)으로 방전시킨다. 레귤레이터 인에이블 신호(RES)는 프로그램 전압 레귤레이터(330)의 동작을 인에이블시킨다.

ISPP 제어 로직부(320)는 루프 클럭 신호(LCS)와 ISPP 정보 신호(IIS)에 응답하여 디폴트 레벨 인에이블 신호(DLE[m:0])와 추가 레벨 인에이블 신호(ALE[n:0])를 발생한다. ISPP 제어 로직부(320)는 클럭 발생부(322)와 제1 및 제2 카운터들(324, 326)을 포함한다. 클럭 발생부(322)는 루프 클럭 신호(LCS)와 ISPP 정보 신호(IIS)를 입력하여 ISPP 클럭 신호(ICS)를 발생한다.

제1 카운터(324)는 루프 클럭 신호(LCS)에 응답하여 카운트 동작을 수행하고, 제1 카운터(324)의 출력값이 프로그램 전압 증가분들(△ISPP1, △ISPP2, △ISPP3)에 대응되는 목표값에 도달했을 때 이에 대응되는 디폴트 레벨 인에이블 신호(DLE[m:0])를 발생한다. 제1 카운터(324)의 초기값은 플래쉬 메모리 장치의 테스트 결과로 얻어지고, 프로그램 회로(미도시)에 의해 설정된다. 프로그램 회로(미도 시)는 제1 카운터(324)의 초기값을 저장하도록 프로그램되는 퓨즈 회로 또는 레지스터 등으로 구현될 수 있다.

제2 카운터(326)는 ISPP 클럭 신호(ICS)에 응답하여 카운트 동작을 수행하고, 제2 카운터(326)의 출력값이 프로그램 전압 증가분들(△ISPP1, △ISPP2, △ISPP3)에 대응되는 목표값에 도달했을 때 이에 대응되는 추가 레벨 인에이블 신호(ALE[n:0])를 발생한다. 제2 카운터(326)의 초기값도 프로그램 회로(미도시)에 의해 설정된다.

프로그램 전압 레귤레이터(330)는 디스차아지 인에이블 신호(DES), 디폴트 레벨 인에이블 신호(DLE[m:0]), 추가 레벨 인에이블 신호(ALE[n:0]) 그리고 레귤레이터 인에이블 신호(RES)에 응답하여 프로그램 전압(Vpgm)을 발생한다. 프로그램 전압 레귤레이터(330)는 디스차아지 회로부(331), 제1 레벨 제어부(333), 제2 레벨 제어부(335), 레귤레이터 인에이블 회로부(337) 그리고 레벨 검출 및 펌핑 클럭 제어부(339)를 포함한다. 프로그램 전압 레귤레이터(330)는 구체적으로 도 4에 도시된다.

도 4를 참조하면, 디스차아지 회로부(331)은 전원 전압(VDD)과 프로그램 전압(Vpgm) 사이에 직렬 연결되는 피모스 트랜지스터(401)와 고전압용 디플리션 엔모스 트랜지스터(402)를 포함한다. 피모스 트랜지스터(401)의 게이트에는 디스차아지 인에이블 신호(DES)가 연결되고, 고전압용 디플리션 엔모스 트랜지스터의 게이트에는 전원 전압(VDD)이 연결된다. 디스차아지 회로부(331)는 로직 로우레벨의 디스차아지 인에이블 신호(DES)에 응답하여 프로그램 전압(Vpgm)을 전원 전압(VDD)으로 디스차아지시킨다.

제1 레벨 제어부(333)는 디폴트 레벨 인에이블 신호(DLE[m:0])에 응답하여 고전압(VPP)을 전달하는 다수개의 고전압 스위치들(411-413), 프로그램 전압(Vpgm)과 제2 전압(V2) 사이에 직렬 연결되는 다수개의 저항들(431-433) 그리고 고전압 스위치들(411-413)의 출력에 응답하여 저항들(431-433)을 선택적으로 단락시키는 다수개의 고전압용 엔모스 트랜지스터들(421-423)을 포함한다.

제2 레벨 제어부(335)는 추가 레벨 인에이블 신호(ALE[n:0])에 응답하여 고전압(VPP)을 전달하는 다수개의 고전압 스위치들(441-443), 제2 전압(V2)과 제1 전압(V1) 사이에 직렬 연결되는 다수개의 저항들(461-463) 그리고 고전압 스위치들(441-443)의 출력에 응답하여 저항들(461-463)을 선택적으로 단락시키는 다수개의 고전압용 엔모스 트랜지스터들(451-453)을 포함한다.

프로그램 전압(Vpgm)은 제1 레벨 제어부(333)에서 선택적으로 단락되는 저항들(431-433)과 제2 레벨 제어부(333)에서 선택적으로 단락되는 저항들(461-463)에 의해 결정되는 저항값에 의해 결정된다. 예컨대, 디폴트 레벨 인에이블 신호(DLE[m:0])의 코딩 값을 +1 증가시킴에 따라 선택적으로 단락된 저항들(431-433)의 저항값이 증가되고, 그 증가된 저항값에 의해 프로그램 전압(Vpgm)이 0.3V씩 디폴트로 증가된다고 가정하자. 추가 레벨 인에이블 신호(ALE[n:0])의 코딩 값을 +1 증가시킴에 따라 선택적으로 단락된 저항들(461-463)의 저항값이 증가되고, 그 증가된 저항값에 의해 프로그램 전압(Vpgm)이 50mV씩 증가된다고 가정하자. 만약 추가 레벨 인에이블 신호(ALE[n:0])의 코딩 값을 +2 증가시키면 프로그램 전압(Vpgm) 은 0.1V 증가된다. ISPP 정보 신호(IIS)에 의해 프로그램 전압(Vpgm) 증가분이 0.4V로 설정된 경우, 디폴트 레벨 인에이블 신호(DLE[m:0])의 코딩 값을 +1 증가시키고 추가 레벨 인에이블 신호(ALE[n:0])의 코딩 값을 +2 증가시켜서, 프로그램 전압(Vpgm)을 0.4V 증가시킬 수 있다.

레귤레이터 인에이블 회로부(337)는 제1 전압(V1)과 접지 전압(VSS) 사이에 직렬 연결되는 저항(471)과 엔모스 트랜지스터(472)를 포함한다. 엔모스 트랜지스터(472)의 게이트는 레귤레이터 인에이블 신호(RES)에 연결된다. 레귤레이터 인에이블 회로부(337)는 로직 하이레벨의 레귤레이터 인에이블 신호(RES)에 응답하여 소정의 전류(I)가 흐른다.

제1 전압(V1)과 프로그램 전압(Vpgm)과의 관계를 살펴보면 다음과 같다. 레귤레이터 인에이블 회로부(337)의 저항(471)의 저항값을 R1이라 하고, 제1 레벨 제어부(333)의 저항값과 제2 레벨 제어부(335)의 저항값을 합한 저항값을 R2라고 하면, 수학식 1과 같이 표현된다.

다시, 도 3으로 돌아가서, 레벨 검출 및 펌핑 클럭 제어부(339)는 제1 전압(V1)과 기준 전압(Vref)을 비교하여, 그 비교 결과에 따라 발진기(미도시)로부터의 발진 신호(OSC)를 펌핑 클럭 신호(PCS)로 출력한다. 레벨 검출 및 펌핑 클럭 제어부(339)는, 도 5에 도시된 바와 같이, 제1 전압(V1)과 기준 전압을 비교하는 비 교기(502), 비교기(502) 출력과 발진 신호(OSC)를 입력하는 낸드 게이트(504) 그리고 낸드 게이트(504) 출력을 입력하여 펌핑 클럭 신호(PCS)로 출력하는 인버터(506)를 포함한다. 비교기(502)는, 제1 전압(V1)이 기준 전압(Vref) 보다 낮으면 그 출력 신호가 로직 하이레벨이 되고, 제1 전압(V1)이 기준 전압(Vref) 보다 높으면 그 출력 신호가 로직 로우레벨이 된다. 비교기(502) 출력이 로직 하이레벨일 때, 발진 신호(OSC)가 펌핑 클럭 신호(PCS)로 출력된다. 비교기(502) 출력이 로직 로우레벨이면 펌핑 클럭 신호(PCS)는 발생되지 않는다.

도 3에서, 전하 펌프부(340)는 펌핑 클럭 신호(PCS)에 응답하여 프로그램 전압(Vpgm)을 발생한다.

수학식 1에 의하여 결정되는 제1 전압(V1)과 기준 전압(Vref)과의 관계로부터 프로그램 전압(Vpgm)을 유도하면, 수학식 2와 같이 표현된다.

수학식 2로부터 알 수 있듯이, 프로그램 전압(Vpgm)의 증가분은, R1 저항값이 고정값이므로, R2 저항값의 변화율에 비례한다. 즉, R2 저항값이 커질수록 프로그램 전압(Vpgm)의 증가분이 커진다. 다시 말해서, 루프 클럭 신호(LCS)에 따른 디폴트 레벨 인에이블 신호(DLE[m:0])의 코딩 값과 ISPP 클럭 신호(ICS)에 따른 추가 레벨 인에이블 신호(ALE[n:0])의 코딩 값이 증가함에 따라, R2 저항값이 증가한다. 이는 프로그램 전압(Vpgm)이 증가분 만큼 단계적으로 증가됨을 의미한다.

앞서 도 2에서 설명된 프로그램 전압 증가분들(△ISPP1, △ISPP2, △ISPP3)과 루프 클럭 신호(LCS) 및 ISPP 클럭 신호(ICS)와의 관계는 도 6a 내지 도 6c에서 설명된다. 도 6a는, △ISPP1가 0.3V인 경우, 디폴트 레벨 인에이블 신호(DLE[m:0])의 코딩 값을 +1 증가시키는 루프 클럭 신호(LCS)가 1 펄스로서 발생된다. ISPP 클럭 신호(ICS)는 발생되지 않는다. 도 6b는, △ISPP1가 0.4V인 경우, 디폴트 레벨 인에이블 신호(DLE[m:0])의 코딩 값을 +1 증가시키는 루프 클럭 신호(LCS)가 1회 펄스로 발생되고, 추가 레벨 인에이블 신호(ALE[n:0])의 코딩 값을 +2 증가시키는 ISPP 클럭 신호(ICS)가 2회 펄스로 발생된다. 도 6c는, △ISPP1가 0.5V인 경우, 디폴트 레벨 인에이블 신호(DLE[m:0])의 코딩 값을 +1 증가시키는 루프 클럭 신호(LCS)가 1회 펄스로 발생되고, 추가 레벨 인에이블 신호(ALE[n:0])의 코딩 값을 +4 증가시키는 ISPP 클럭 신호(ICS)가 4회 펄스로 발생된다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

도 1은 플래쉬 메모리 장치의 멜티 레벨 메모리 셀의 상태별 문턱 전압 산포를 설명하는 도면이다.

도 2는, 도 1의 멀티 레벨 셀의 문턱 전압 산포를 얻기 위한, 본 발명의 ISPP 가변 제어 방법을 개념적으로 설명하는 도면이다.

도 3은 도 2의 ISPP 가변 제어 방법을 구현하는 플래쉬 메모리 장치를 설명하는 도면이다.

도 4는 도 3의 프로그램 전압 레귤레이터를 설명하는 도면이다.

도 5는 도 3의 레벨 검출 및 펌핑 클럭 제어부를 설명하는 도면이다.

도 6a 내지 도 6c는, 도 2의 ISPP 가변 제어 방법에서 프로그램 전압 증가분들, 루프 클럭 신호 및 ISPP 클럭 신호와의 관계를 설명하는 도면이다.

Claims (18)

1. 멀티 레벨 메모리 셀들을 갖는 플래쉬 메모리 장치의 테스트 결과로 얻어지는 상기 멀티 레벨 메모리 셀의 데이터 상태별 문턱 전압 산포로부터, 각 데이터 상태별 프로그램 전압 증가분들을 설정하는 단계;

   프로그램 패스/페일 정보에 응답하여 루프 클럭 신호와 상기 프로그램 전압 증가분들에 대응되는 증가형 스텝 펄스 프로그래밍(ISPP) 클럭 신호를 발생하는 단계;

   상기 루프 클럭 신호에 응답하여, 상기 프로그램 전압 증가분들에 도달할 때까지 카운트 동작하여 디폴트 레벨 인에이블 신호를 발생하는 단계;

   상기 ISPP 클럭 신호에 응답하여, 상기 프로그램 전압 증가분들에 도달할 때까지 카운트 동작하여 추가 레벨 인에이블 신호를 발생하는 단계;

   상기 디폴트 레벨 인에이블 신호에 응답하여 프로그램 전압을 제1 증가분씩 증가시키는 단계; 및

   상기 추가 레벨 인에이블 신호에 응답하여 상기 프로그램 전압을 상기 제1 증가분보다 작은 제2 증가분씩 증가시키는 단계를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치의 프로그램 방법.
2. 제1항에 있어서, 상기 플래쉬 메모리 장치의 프로그램 방법은

   상기 프로그램 전압을 분배하는 단계;

   상기 분배된 프로그램 전압과 기준 전압과 비교하여, 비교 결과에 따라 펌핑 클럭 신호를 발생하는 단계; 및

   상기 펌핑 클럭 신호에 응답하여 상기 프로그램 전압을 발생하는 단계를 더 구비하는 것을 특징으로 하는 플래쉬 메모리 장치의 프로그램 방법.
3. 프로그램 패스/페일 정보에 응답하여 루프 클럭 신호와 증가형 스텝 펄스 프로그래밍(ISPP) 정보 신호를 발생하는 프로그램 제어 로직부;

   상기 루프 클럭 신호와 상기 ISPP 정보 신호에 응답하여 디폴트 레벨 인에이블 신호와 추가 레벨 인에이블 신호를 발생하는 ISPP 제어 로직부;

   상기 디폴트 레벨 인에이블 신호와 상기 추가 레벨 인에이블 신호에 응답하여 프로그램 전압을 가변적으로 증가시키고, 상기 프로그램 전압을 분배하여 기준 전압과 비교하고, 비교 결과에 따라 펌핑 클럭 신호를 발생하는 프로그램 전압 레귤레이터; 및

   상기 펌핑 클럭 신호에 응답하여 상기 프로그램 전압을 발생하는 전하 펌프부를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
4. 제3항에 있어서, 상기 ISPP 정보 신호는

   상기 플래쉬 메모리 장치의 테스트 결과로 얻어지는 멀티 레벨 메모리 셀들의 데이터 상태별 문턱 전압 산포로부터 설정되는 각 데이터 상태별 프로그램 전압 증가분들에 대한 정보인 것을 특징으로 하는 플래쉬 메모리 장치.
5. 제3항에 있어서, 상기 ISPP 제어 로직부는

   상기 루프 클럭 신호와 상기 ISPP 정보 신호를 입력하여 ISPP 클럭 신호를 발생하는 클럭 발생부;

   상기 루프 클럭 신호에 응답하여 카운트 동작을 수행하고, 그 출력값이 목표된 프로그램 전압 증가분에 도달했을 때 이에 대응되는 상기 디폴트 레벨 인에이블 신호를 발생하는 제1 카운터; 및

   상기 ISPP 클럭 신호에 응답하여 카운트 동작을 수행하고, 그 출력값이 목표된 프로그램 전압 증가분에 도달했을 때 이에 대응되는 상기 추가 레벨 인에이블 신호를 발생하는 제2 카운터를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
6. 제3항에 있어서, 상기 프로그램 전압 레귤레이터는

   상기 프로그램 전압과 상기 분배된 프로그램 전압 사이에 직렬 연결되는 다수개의 제1 군 및 제2 군의 저항들;

   상기 디폴트 레벨 인에이블 신호에 응답하여 상기 제1 군의 저항들을 선택적으로 단락시키는 제1 레벨 제어부;

   상기 추가 레벨 인에이블 신호에 응답하여 상기 제2 군의 저항들을 선택적으로 단락시키는 제2 레벨 제어부; 및

   발진 신호를 입력하고, 상기 분배된 프로그램 전압과 상기 기준 전압을 비교하고, 비교 결과에 따라 상기 발진 신호를 상기 펌핑 클럭으로 발생하는 레벨 검출 및 펌핑 클럭 제어부를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
7. 제6항에 있어서, 상기 제1 레벨 제어부는

   상기 디폴트 레벨 인에이블 신호에 응답하여 고전압을 전달하는 다수개의 스위치들; 및

   상기 스위치들의 출력에 응답하여 상기 제1 군의 저항들을 선택적으로 단락시키는 고전압 엔모스 트랜지스터들을 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
8. 제6항에 있어서, 상기 제2 레벨 제어부는

   상기 추가 레벨 인에이블 신호에 응답하여 고전압을 전달하는 다수개의 스위치들; 및

   상기 스위치들의 출력에 응답하여 상기 제2 군의 저항들을 선택적으로 단락시키는 고전압 엔모스 트랜지스터들을 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
9. 제6항에 있어서, 상기 레벨 검출 및 펌핑 클럭 제어부는

   상기 분배된 프로그램 전압과 상기 기준 전압을 비교하는 비교기;

   상기 비교기의 출력과 상기 발진 신호를 입력하는 낸드 게이트; 및

   상기 낸드 게이트의 출력을 입력하여 상기 펌핑 클럭 신호로 출력하는 인버 터를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
10. 프로그램 패스/페일 정보에 응답하여 루프 클럭 신호, 증가형 스텝 펄스 프로그래밍(ISPP) 정보 신호, 디스차아지 인에이블 신호 및 레귤레이터 인에이블 신호를 발생하는 프로그램 제어 로직부;

    상기 루프 클럭 신호와 상기 ISPP 정보 신호에 응답하여 디폴트 레벨 인에이블 신호와 추가 레벨 인에이블 신호를 발생하는 ISPP 제어 로직부;

    상기 디스차아지 인에이블 신호, 상기 디폴트 레벨 인에이블 신호, 상기 추가 레벨 인에이블 신호 그리고 상기 레귤레이터 인에이블 신호에 응답하여 프로그램 전압을 가변적으로 증가시키고, 상기 프로그램 전압을 분배하여 제1 전압을 발생하고, 상기 제1 전압과 기준 전압과 비교하고 펌핑 클럭 신호를 발생하는 프로그램 전압 레귤레이터; 및

    상기 펌핑 클럭 신호에 응답하여 상기 프로그램 전압을 발생하는 전하 펌프부를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제

Images