[go: up one dir, main page]

KR101340790B1 - 개선된 어드레싱 방법을 가지는 액정 매트릭스디스플레이를 포함하는 비디오 시스템 - Google Patents

개선된 어드레싱 방법을 가지는 액정 매트릭스디스플레이를 포함하는 비디오 시스템 Download PDF

Info

Publication number
KR101340790B1
KR101340790B1 KR1020087013730A KR20087013730A KR101340790B1 KR 101340790 B1 KR101340790 B1 KR 101340790B1 KR 1020087013730 A KR1020087013730 A KR 1020087013730A KR 20087013730 A KR20087013730 A KR 20087013730A KR 101340790 B1 KR101340790 B1 KR 101340790B1
Authority
KR
South Korea
Prior art keywords
row
precharge
panel
addressing
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020087013730A
Other languages
English (en)
Other versions
KR20080073325A (ko
Inventor
위그 르브룅
띠에리 크레뜨
Original Assignee
탈레스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 탈레스 filed Critical 탈레스
Publication of KR20080073325A publication Critical patent/KR20080073325A/ko
Application granted granted Critical
Publication of KR101340790B1 publication Critical patent/KR101340790B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 개선된 어드레싱 방법을 가지는 액정 매트릭스 디스플레이를 포함하는 비디오 시스템에 관한 것이다. 액정 디스플레이의 로우 및 컬럼을 어드레싱하기 위한 방법에서, 패널 내에서 로우 및 컬럼을 어드레싱하기 위한 각각의 페이즈는 로우 기록 단계 이전에 디스플레이의 픽셀들을 프리차지하고, 모든 픽셀에 프리차지 전압 (Vr) 을 인가하는 단계를 포함한다. 선택된 블랙 또는 화이트 프리차지 레벨에 기초하여, 라이트 박스는 영구적으로 스위칭 온이 되거나 또는 프리차지 단계 이후에 즉시 또는 기록 단계 이후에 즉시 각각의 어드레싱 페이즈 동안 스위칭 온이 된다. 따라서, 디스플레이 휘도가 개선된다. 바람직하게, 디스플레이는 순차 컬러 유형이다.
비디오 프레임, 라이트 박스, 프리차지 전압, 어드레싱 페이즈

Description

개선된 어드레싱 방법을 가지는 액정 매트릭스 디스플레이를 포함하는 비디오 시스템{VIDEO SYSTEM INCLUDING A LIQUID CRYSTAL MATRIX DISPLAY WITH IMPROVED ADDRESSING METHOD}
본 발명은 능동 매트릭스 액정 디스플레이용 픽셀의 디스플레이를 제어하기 위한 방법에 관한 것으로, 더욱 상세하게는 순차 컬러 모드 (sequential colour mode) 에서의 어드레싱 방법에 관한 것이다.
순차 컬러 모드의 하나의 이점은, 착색된 필터 (coloured filter) 없이도, 즉, 이미지 포인트 또는 픽셀에 부여된 어떠한 컬러 정보 없이도, 스크린을 직접 뷰잉하기 위한 컬러 디스플레이 시스템이 이루어질 수 있다는 것이다. 다음으로, 각각의 픽셀은 무색이고, 디스플레이를 3 개의 주요 컬러로 순차적으로 켜는 라이트 박스 (light box) 가 이용된다.
본 발명은 직시형 (direct viewing) 스크린 시장: 셀 폰 스크린에서 대형 텔레비전 스크린까지의 시장에 특히 적절하다. 본 발명은 픽셀이 유사하게 제어되는 디스플레이에 특히 더 적절하다. 대응 어드레싱 방법에서, 픽셀 상에 디스플레이되는 비디오는 수신된 디지털 비디오 신호를 이용하여 디지털 아날로그 컨버터에 의해 출력된 아날로그 전압 레벨에 의해 제어된다. 소정의 그레이 레벨을 디스플레이하기 위해, 대응하는 아날로그 전압 레벨을 픽셀 용량으로 전이시키 기 위해 픽셀의 능동 엘리먼트가 하나의 로우 주기 동안 활성화된다. 그 후, 인가된 아날로그 값에 기초하여 액정이 일 방향으로 배향된다. 이 액정을 통과하여 입력된 라이트 바이어스는 편광자 (polariser) 에 의해 변조되고 분석된다.
디스플레이 성능은 픽셀 조명 시간에 기초하는 휘도에 특히 의존한다. 이 조명 시간은 아날로그 전압 레벨을 매트릭스의 로우에서의 각각의 픽셀로 전이시키는데 필요한 어드레싱 시간, 및 이전 아날로그 전압 레벨 및 현재 아날로그 전압 레벨에 기초하는 액정 안정화 시간에 의존한다.
이들 제약은 순차 컬러 모드에서 어드레싱되는 디스플레이의 경우에 두드러진다. 디스플레이에서, 픽셀들은 매트릭스의 로우 및 컬럼으로 구성되고, 각각의 픽셀은 로우 및 컬럼의 교차점에 배열된다. 셀의 로우는 순차적으로 어드레싱된다. 일 로우에서의 셀들은 동시에 어드레싱되고, 로우 시간 (즉, 관련 로우가 선택되는 시간) 동안 컬럼을 통해서 새로운 아날로그 데이터를 수신한다. 디스플레이의 어드레싱 페이즈 (addressing phase) 는, 로우가 순차적으로 선택되고, 각각의 선택된 로우의 능동 엘리먼트가 관련 픽셀 용량으로 아날로그 전압 레벨을 전이 및 수신하도록 활성화되는 기록 단계로서, 안정화 시간은 모든 픽셀들이 스위칭되도록 하는데 필요한 변경 시간에 대응하는, 상기 기록 단계; 및 패널에 조명이 비춰지는 동안의 조명 단계를 포함하며, 여기서 라이트는 디스플레이에 의해 변조되고 대응 이미지가 복원된다. 순차 컬러 모드의 경우, 이들 단계들은 특정 비디오 프레임 내에서 각각의 주요 컬러에 대해 한 번씩 수행된다. 일반적으로, 프레임당 3 개의 착색된 서브-프레임이 있다. 따라서, 하나의 프레임의 시간 내에, 매트릭스의 모든 픽셀들은 각각의 주요 컬러에 대응하는 비디오 정보를 디스플레이하기 위해 적어도 3 번 어드레싱되어야만 한다. 이는, 상이한 착색된 프레임들을 인지하는 것을 회피하기 위해 비디오 프레임의 주요 컬러마다 2 개 이상의 착색된 서브-프레임들을 가지도록 하는 것이 필요할 수도 있다.
특히 이전 서브-프레임 동안 기억된 아날로그 전압 레벨 및 새로운 서브-프레임 동안 충전될 아날로그 전압 레벨에 기초하는 액정 응답 시간으로 인해 디스플레이와 관련하여 특히 발생하는 몇몇 문제들이 있다. TN (Twisted Nematic) 유형 액정 디스플레이의 예를 보면, 일 그레이 레벨에서 다른 레벨로 변경하기 위한 액정의 변경 시간은, 블랙 레벨에서 화이트 레벨로, 또는 화이트 레벨에서 그레이 레벨로 변경시키기 위한 변경 시간보다 훨씬 길다. 블랙 레벨은, 픽셀과 카운터 전극 사이의 전위차가 최대인 액정 모드이다. 화이트 레벨은, 픽셀과 카운터 전극 사이의 전위차가 최소인 액정 모드이다. 그레이 레벨은, 중간 레벨인데: 밝은 그레이는 화이트를 획득하기 위해 인가된 값과 유사한 인가 전위차에 대응하고, 어두운 그레이는 블랙을 획득하기 위해 인가된 전위차와 유사한 전위차에 대응한다. 화이트 레벨에서 밝은 그레이 레벨로 변경하기 위한 변경 시간은 블랙 레벨에서 그 동일한 밝은 그레이 레벨로 변경하기 위한 변경 시간보다 1.5 배 길 수도 있다. 밝은 그레이 레벨에서 블랙 레벨로의 변경 시간은 매우 짧다. TN 유형의 액정을 통한 일 예에서, 이하의 변경 시간: 화이트에서 블랙으로 변경하는 0.2 밀리초; 블랙에서 화이트로 변경하는 1 밀리초; 2 개의 그레이 레벨에서 측정된 최악의 경우에 3.25 밀리초가 측정되었다.
본 발명은 액정 디스플레이의 성능을 개선하기 위해 시도한다. 특히, 이 시도는 디스플레이의 휘도를 개선하도록 이루어진다. 휘도를 개선하기 위한 하나의 수단은 모든 패널 어드레싱 페이즈 동안 패널 조명 시간을 증가하는 것이다.
또한, 컬러 파괴 (break-up) 문제, 특히 액정 안정화 시간으로 인해 야기된 잘 알려진 컬러 파괴 문제를 해결하기 위해 컬러 디스플레이 주파수가 증가된 컬러 순차 유형의 액정 디스플레이의 성능을 개선시키기 위한 시도가 이루어진다. 예를 들어, 각각의 비디오 프레임 내의 각각의 주요 컬러에 대한 2 개의 착색된 서브-프레임이 있다. 디스플레이의 어드레스 시간 상한은 비디오 프레임의 지속기간으로 고정된다. 비디오 주파수를 2 배 하는 것은 비디오 프레임의 지속기간을 이등분하는 것에 상응하고, 이는 문제를 일으킨다. 특히, 패널의 마지막 2 개 로우의 픽셀들은 그 새로운 비디오 레벨 세트 값에 도달하기 위한 충분한 시간을 가지지 않을 수도 있다. 이전의 어드레싱 페이즈가 레드 (red) 서브-프레임에 대응하는 경우, 다음의 서브-프레임, 예를 들어, 그린 (green) 서브-프레임에서, 패널의 바닥 (bottom) 은 이전의 레드 서브-프레임에 대응하는 몇몇 데이터를 여전히 포함할 수도 있다.
이러한 다른 문제들을 해결하기 위해, 라이트 박스 스위칭 온 및 스위칭 오프 주파수로 인한 스트로보스코픽 (stroboscopic) 효과를 감소시키기 위해, 조명 시간을 더 길게 하고 이에 따라 휘도를 개선시키도록, 그리고 각각의 비디오 프레임에서 착색된 서브-프레임의 수를 증가시킬 수 있도록, 어드레싱 셀에 필요한 시간을 감소시키고, 즉, 기록 및 안정화 단계의 지속기간을 감소시키는 것이 유용하 다는 것이 확인될 수 있다.
본 발명의 일 목적은 디스플레이의 성능이 개선된 액정 디스플레이를 어드레싱하기 위한 프로세스이다.
본 발명의 일 목적은 대단히 적은 변형을 요구하는 디스플레이 제어 디바이스에 기초하는 어드레싱 방법이다.
본 발명의 다른 목적은 단일 액정 디스플레이 패널을 가지는 컬러 프로젝션 시스템이다.
따라서, 본 발명은 디스플레이의 각각의 픽셀에 비디오 정보를 제공하기 위해 액정 디스플레이의 로우 및 컬럼을 어드레싱하는 방법을 가지는 비디오 시스템에 관한 것으로, 여기서, 비디오 프레임은 패널내에서 로우의 적어도 하나의 어드레싱 페이즈를 포함하는데, 상기 페이즈는:
- 로우 시간 동안 각각의 로우를 선택하고, 선택된 로우의 각각의 픽셀 상에 디스플레이되는 이미지 데이터에 대응하는 아날로그 전압 레벨 (V1,...Vn) 을 인가하는, 각각의 로우에 대한 페이즈를 포함하는 로우 기록 단계,
- 상기 픽셀들에 조명을 비추기 위해 라이트 박스에 의한 조명 단계,
- 프리차지 (precharge) 전압을 모든 픽셀에 인가하기 위해, 상기 기록 단계 이전에 디스플레이 내에서 픽셀들을 프리차지하기 위한 단계를 포함한다.
패널에서 로우의 각각의 어드레싱 페이즈의 시작시의 프리차지 단계에서 활성화된 프리차지 회로는 패널에서 모든 로우를 동시에 선택하고, 그리고 프리차지 전압을 모든 컬럼으로 동시에 인가하도록 이용된다. 이는, 모든 로우를 동시에 선택하는 복수의 로우 트랜지스터 및 프리차지 전압을 모든 컬럼에 동시에 인가하는 복수의 컬럼 트랜지스터를 포함한다.
이 디스플레이는 컬러 순차 유형에서 바람직하다.
본 발명의 다른 이점 및 특성은 비-한정적인 예시로서 주어진 본 발명의 일 실시형태의 도시된 도면을 참조하여 이하의 설명에서 상세하게 설명된다.
도 1 은 본 발명에 따른 LCD 디스플레이 패널을 도시한다.
도 2 는 본 발명의 상태에 따른 패널에서 컬럼의 제어를 위한 디스플레이의 블록도이다.
도 3 은 본 발명에 따른 LCD 디스플레이 패널의 변화를 도시한다.
도 4a 및 도 4b 는 본 발명의 제 1 및 제 2 실시형태에 따른 어드레싱 프로세스를 도시한다.
도 5 는 패널에서 픽셀의 위치의 함수로서 그레이 스케일을 변화시키도록 이용된 전압 레퍼런스 회로를 개략적으로 도시한다.
도 6 은 제 2 실시형태 (도 4b) 에 따른 어드레싱 방법을 이용하여 획득된 휘도의 셰이드 (shade) 의 효과를 도시한다.
도 7 은 본 발명의 개선에 따라서 획득된 이 효과의 보상을 도시한다.
도 1 은 능동 매트릭스 패널 (1) 을 가지는 LCD 디스플레이의 블록도를 도시한다. 이는, 트랜지스터 및 픽셀 전극을 지지하는 기판, 착색된 필터를 포함하거나 포함하지 않을 수도 있는 제 2 기판 및 착색된 필터 상에 위치되거나 또는 위 치되지 않을 수도 있는, 패널 내의 모든 픽셀에 대해 공통인 카운터 전극 (CE) 을 포함한다. 2 개의 기판은 대략적으로 평행하고, 카운터 전극과 능동 매트릭스 사이의 2 개의 기판 사이의 공간에 액정을 통해서 서로 이격되어 있다.
패널은 n 개의 디스플레이 엘리먼트 또는 픽셀 (2) 을 각각 포함하는 m 개의 로우 r1 내지 rm 및 각각의 컬럼에서 m 개의 픽셀 (2) 을 가지는 n 개의 컬럼 c1 내지 cn 으로 구성된다. 각각의 픽셀은 관련 능동 엘리먼트, 예를 들어 트랜지스터 (3) 를 가진다. 보통, 동일한 로우에서 트랜지스터의 게이트 전극은 로우r1 ... rm 의 도체에 공통으로 접속되고, 동일한 컬럼에서 트랜지스터의 소스 또는 드레인 도전 전극들은 컬럼 c1 ...cn 의 도체에 공통으로 접속되며, 다른 전극은 관련 픽셀 (2) 의 픽셀 전극 Ep 에 접속된다.
패널 (1) 에서 각각의 로우의 어드레싱은 로우 어드레싱 시간 t1 (또는 로우 시간) 동안 관련 로우 도체에 게이트 전압을 인가하는 것으로 구성된다. 이 효과는 이 로우에서의 모든 트랜지스터들 (3) 을 ON (도전) 상태로 한다. n 개 컬럼에 존재하는 비디오 정보는 픽셀 전극 Ep 으로 전이된다.
패널의 픽셀에 기록되는 n 개 데이터의 입력 플로우에 대응하는 각각의 어드레싱 페이즈 동안, 각각의 로우는 일 로우 시간 동안 이와 같이 어드레싱되어, 디스플레이 패널의 모든 로우가 스캐닝된다. 보통, 어드레싱은 로우마다 순차적으로 수행된다. 다른 로우 어드레싱 모드도 가능하다. 특히, 패널의 로우 는 상이한 그룹으로 분배될 수도 있어서, 몇몇 로우가 동시에 기록되도록 어드레싱하는 것이 가능하다.
어드레싱 페이즈는 컬러 순차 디스플레이의 경우의 착색된 서브-프레임, 또는 비디오 프레임에 해당할 수도 있다.
도 2 에 개략적으로 나타낸 바와 같이, 컬럼에 인가된 비디오 정보는, 입력 디지털 비디오 신호 (DataIN) 의 플로우에 대응하는 컬럼당 하나의 아날로그 전압 레벨 V1 내지 Vn 의 일 세트로 구성된다. 아날로그 전압 레벨의 이러한 세트는 디지털 아날로그 컨버터 (10) 에 의해 출력된다. 알려진 아키텍쳐의 일 예시에서, 이 컨버터는 R-DAC 유형이고, 즉, 이는, k 개 레퍼런스 아날로그 전압 레벨 Vref1 내지 Vrefk 를 출력하는 전압 레퍼런스 회로 (11) 및 각각의 레퍼런스 아날로그 전압 레벨 사이에서 I 스테이지를 통해서 저항성 분할 브리지를 생성하는 직렬의 저항 스트링을 이용하여, 아날로그 전압 레벨 V1 내지 Vn 을 출력한다. 컨버터는 입력에서 수신된 각각의 디지털 코드와 아날로그 전압 레벨 V1 내지 Vn 간의 일대일 대응을 설정한다. 패널에서 그레이 레벨의 수는 선택된 어드레싱 모드에 기초하여 (k-1).l 또는 (k-1).l/2 와 동일하다. 디스플레이상에서 일 로우에 대한 데이터에 대응하는 입력 플로우 DataIN 에서 디지털 데이터의 각각의 시리즈에 대해, 컨버터 (10) 는 증폭기 디바이스 (12) 를 통해서 n 개의 아날로그 전압 레벨 V1 내지 Vn 의 세트를 먼저 출력하고, 컬럼 c1 내지 cn 에 이 레벨들이 인가된 다.
본 발명에 따라서 도 1 에 도시된 바와 같이, 디스플레이는 패널 (1) 상에 픽셀 (2) 의 프리차지 회로 (4) 를 포함한다. 이 프리차지 회로는 하나의 로우당 하나의 트랜지스터로서, 로우와 관련된 m 개의 프리차지 트랜지스터 Tl, 및 하나의 컬럼당 하나의 트랜지스터로서 컬럼과 관련된 n 개의 프리차지 트랜지스터 Tc 를 포함한다. 로우와 관련된 프리차지 트랜지스터 Tl 는 관련 로우 도체에 접속된 도전성 전극을 가지고, 다른 도전성 전극은 모든 프리차지 트랜지스터에 공통인 제 1 도체 (도 1), 또는 게이트 전극 (도 3) 에 접속된다. 게이트 전극은 모든 프리차지 트랜지스터에 공통인 제 2 도체에 접속된다. 컬럼과 관련된 프리차지 트랜지스터 Tc 는 관련 컬럼 도체에 접속된 도전성 전극을 가진다. 다른 도전성 전극은 모든 프리차지 트랜지스터에 공통인 제 1 도체에 접속된다. 게이트 전극은 모든 프리차지 트랜지스터에 공통인 제 2 도체에 접속된다.
프리차지 단계에서, 로우 프리차지 트랜지스터 Tl 의 게이트는 제어 전압 Vc1 에 이른다. 그 공통 도전성 전극은 Vc2 에 이르고 그리하여, 모든 로우 r1 내지 rm 가 동시에 선택된다. 로우 프리차지 트랜지스터 Tl 의 제어 모드는 각각의 어드레싱 페이즈에 대해 프리차지 전압 Vr 의 극성을 바람직하게 반전한다. 이는, 액정 상에 0 평균 전압을 부여할 수 있고, 패널의 마킹을 방지한다.
다른 변형 실시형태에서, 프리차지 트랜지스터는 다이오드에 의해 대체된다. 이는, 사전에 Vc2 에 접속되었던 도전성 전극을 가지는 게이트를 단락 회로로 함 으로써, 트랜지스터 Tl 을 통해서 도 3 에 간단하게 도시되는 바와 같이 획득될 수도 있다. 이 변형의 이점은, 이 다이오드의 도전성 또는 차단된 상태를 제어하기 위해 단일 프리차지 제어 전압만을 요구한다는 것이다. 예에서, 트랜지스터 Tl 및 Tc 로 인가된 게이트 전압은 Vg 로 표시된 동일한 전압이다. 프리차지 전압의 극성을 반전시키도록 요구되는 경우, 프리차지 전압의 극성 (미도시) 에 의존하여 항상 도전성 다이오드가 존재하도록 제 2 다이오드가 필요할 것이다.
이 프리차지 단계에서, 컬럼 프리차지 트랜지스터 Tc 의 게이트는 제어 전압 Vc3 (도 1) 또는 Vg (도 3) 에 이르고, 그 공통 도전성 전극은 프리차지 전압 Vr 에 이르며, 모든 컬럼 c1 내지 cn 은 동일한 프리차지 전압 레벨에서 대략적으로 Vr 과 동일하도록 한다.
로우 및 컬럼 프리차지 트랜지스터의 사용 레이트는 매우 작은 것으로 명시된다. 이들은 어드레싱 페이즈마다 한 번만 활성화된다. 이 활성 시간 및 프리차지 전압 레벨 Vr 은 디스플레이의 동작 온도에 따른, 디스플레이의 액정의 파라미터에 따라 실제로 조절된다. 이러한 특성들은 픽셀과 관련된 트랜지스터 (3) 와 실질적으로 동일한 방법으로 시간에 따라 변화한다.
본 발명의 제 1 실시형태에 따르면, 프리차지 레벨 Vr 은 화이트 레벨, 즉, 통상적으로 0 볼트에 해당한다. 이 실시형태에서, 블랙에서 화이트로 또는 그레이 레벨에서 화이트 레벨로의 변화는 느리다는 것을 이미 확인하였다. 이에 따라, 프리차지 지속기간이 결정된다. 그러나, 후술하는 기록 단계는, 모든 픽 셀에 대해 화이트 레벨로부터 임의의 다른 레벨 (화이트, 그레이 또는 블랙) 로의 변화로 구성되기 때문에, 빠르다.
본 발명의 제 2 실시형태에 따르면, 프리차지 레벨 Vr 은 블랙 레벨, 즉, 통상적으로 대략 6 볼트에 해당한다. 이 실시형태에서, 화이트에서 블랙으로 또는 화이트 레벨에서 그레이 레벨로의 변화는 빠르다는 것을 이미 확인하였다. 또한, 소위 "오버드라이브" 픽셀 제어 모드로 지칭되는 것을 이용하는 것은 쉽다. 이 모드에서, 픽셀에 인가된 전압 레벨은 요구된 목표 값과 비교하여 과대평가되어 이 목표값은 초과되고, 액정의 스위칭 시간은 스위칭의 종료시에 목표값으로 다시 픽셀의 전압 레벨을 불러오는 효과를 가진다. 픽셀이 블랙 레벨로 프리차지되기 때문에 이를 구현하는 것은 용이하다. 따라서, 각각의 픽셀에 대한 시작 포인트는 항상 동일한 알려진 레벨인 블랙이다. 이 블랙 레벨은 일반적으로 6 볼트에 해당한다. 새로운 객체가 인가된 그레이 스케일을 가지는 픽셀상의 3 볼트의 전압이 통상적으로 획득된 소정의 그레이 레벨이라고 가정한다. 오버드라이브 기술을 통해서, 2.5 볼트의 전압이 액정의 스위칭을 행하기 위해 3 볼트 대신에 픽셀로 인가되고: 이 픽셀은 3 볼트로 충전되는 것보다 빠르게 2.5 볼트로 충전될 것이다. 액정의 스위칭 지연이 스위칭의 종료시에 픽셀 상의 레벨을 2.5 볼트에서 요구되는 3 볼트로 증가되도록, 2.5 볼트 레벨이 결정된다. 이는, 스위칭이 가속화되고, 액정의 스위칭 동안 전압이 희박해지는 것을 피할 수 있다는 2 가지의 효과를 가진다. 사실상, 패널에 대해 결정된 그레이 스케일을 코딩하는 레퍼런스 아날로그 전압 레벨의 세트가 오버드라이브 유형의 픽셀 제어 모드를 인 에이블하도록 선택되는 것으로 또한 계획된다.
본 발명의 제 2 실시형태에 따르면, 블랙 레벨로의 프리차지에 의해 프리차지 지속기간은 더 짧아진다. 이는, 0.2 밀리초보다 짧을 수도 있다. 따라서, 그 객체가 모든 픽셀에 대해 높은 블랙 레벨 (6 볼트) 로부터 변형 레벨; 화이트, 그레이 또는 블랙으로 변화하기 때문에, 후술하는 기록 단계는 제 1 실시형태에서 보다 느리다. 그러나, 프리차지이 없는 종래기술에서보다 양호하게 제어되고 더욱 빠르다.
다음으로, 본 발명에 따른 어드레싱 페이즈는 지속기간 tp 동안 프리차지 단계와, 후속하는 지속기간 tw 를 가지는 기록 단계를 포함한다. 어드레싱 페이즈는, 픽셀 패널에 조명이 비추는 단계를 다시 포함한다.
도 4a 에 도시된 본 발명의 제 1 실시형태에서, 조명 단계는 현재의 어드레싱 페이즈에서 기록 단계의 종료 이후에 활성화된다 (L-on). 따라서, 어드레싱 페이즈의 지속기간 tst 에서 프리차지 단계 (tp) 및 기록 단계 (tw) 의 지속기간의 합을 뺀 것과 대략적으로 동일한 각각의 어드레싱 페이즈에 대한 조명 지속기간 tE 이 있다. 실제로, 모든 픽셀의 액정이 패널의 마지막 어드레싱된 로우에서 안정화되기 전에 정보를 통과시키는 것을 회피하기 위해, 기록 단계의 종료와 해당 조명 단계 사이에 시간 ti 가 있다.
도 4a 에 도시된 본 발명의 제 2 실시형태에서, 라이트 박스는 현재의 어드레싱 페이즈에서 프리차지 단계의 종료시에 활성화된다 (L-on). 이 실시형태는 프리차지 레벨이 블랙인 경우에만 적용가능하다. 이 경우, 기록 단계 도중에 라이트 박스의 조명은 임의의 다른 프리차지 레벨 (화이트 또는 그레이) 의 경우가 아닌 부정확한 정보를 통과시키지 않을 수 있다.
따라서, 어드레싱 페이즈의 지속기간 tst 와 대략적으로 동일한 각각의 서브-프레임 ST-R, ST-V 또는 ST-B 에 대한 조명 지속기간 tE' 가 있다. 블랙 레벨에 대한 프리차지의 경우에 라이트 박스가 오프인 프리차지 지속기간 tp 는 0.2 마이크로초 미만이며 이는 무시해도 좋을만 하다. 실제로, 램프는 프리차지 단계의 종료 이후에 활성화된다.
각각의 어드레싱 페이즈에 대한 패널 조명 시간 tE' 은 제 1 실시형태 (도 4a) 에서 보다 훨씬 길다. 디스플레이의 휘도가 개선된다.
블랙 레벨에 프리차지하는 경우, 라이트 박스가 프리차지 동안에 on 상태에 있을 수도 있다. 이 경우, 라이트 박스는 언제나 on 상태이다.
이 내용에서, 하나씩 순차적으로 선택되는 매트릭스의 로우, 및 어드레싱 페이즈 동안 언제나 실체적으로 on 상태인 라이트 박스 및 블랙 레벨로 프리차지되는 픽셀을 통해서, 디스플레이 패널 내의 위치에 기초하는 픽셀의 휘도와 지정된 그레이 레벨에 기초하는 픽셀의 휘도의 불일치가 있다. 어드레싱 페이즈 도중에 먼저 선택된 제 1 로우의 픽셀들은 어드레싱 페이즈에 마지막으로 선택된 패널의 m 번째 로우에서의 픽셀보다 m 로우 시간만큼 긴 화이트 디스플레이 시간을 갖는다. 패널의 상부 및 하부 사이의 휘도에서 강한 변화가 있다. 도 6 은, 패널의 제 1 및 마지막 픽셀 상에서의 화이트 디스플레이의 예에서, 제 1 로우 r1 및 제 1 컬럼 c1 의 제 1 픽셀 p(r1, c1) 과 마지막 로우 rm 및 마지막 컬럼 cn 의 마지막 픽셀 p(rm, cn) 사이의 휘도의 불일치를 도시한다.
본 발명에서, 패널 내에서 이 픽셀들의 위치 함수로서 픽셀으로 스위칭된 아날로그 전압을 조정함으로써 휘도의 변화에 대해 보상하는 것이 계획된다. 이 보상을 설명하기 위해, 패널의 제 1 픽셀 및 마지막 픽셀 상에서의 화이트 디스플레이의 예를 고려하고, 제 1 픽셀 p(r1, c1) 의 휘도가 마지막 픽셀 p(rm, cn) 의 휘도보다 2 배만큼 높다고 가정하면, 화이트에 대해 인가된 아날로그 전압 레벨은 조명 시간 (실질적으로 어드레싱 페이즈의 시간) 에서 이 픽셀의 축적된 송신이 마지막 픽셀에 대해 단지 1/2 만큼 되는 것이다. 이것은 도 7 에 도시된다.
본 발명에 대한 개선은 어드레싱된 로우의 위치의 함수로서 그레이 레벨 스케일을 인가하도록 계획함으로써 획득된다. 이는, 패널내 픽셀의 위치의 함수로서 컬럼에 인가된 아날로그 전압 레벨 V1 내지 Vn 을 변조시키는 것과 동일하다. 이 개선은 또한 화이트 프리차지의 경우에도 적용가능하다. 이는 비디오 디스플레이의 품질을 개선할 수 있다.
통상적으로, 그레이 레벨 스케일은 디스플레이의 디스플레이 성능을 개선시키기 위해 소위 감마 보상 (또는 S 커브) 을 통합하도록 각각의 패널에 대해 측정된다.
본 발명에서, 어드레싱된 로우의 함수로서 이 스케일을 조절하도록 계획된다. 사실상, 레퍼런스 아날로그 전압 값 Vref1 내지 Vrefk 은 각각의 새로운 기록 단계의 시작시에 변경된다. 이는, 도 5 에 개략적으로 나타낸 바와 같이, 예를 들어, 각각의 세트가 패널 내 하나의 또는 몇몇 로우에 대한 그레이 스케일을 코딩하는 수치 값의 세트를 기억하기 위한 디바이스 (5) 를 포함하는 전압 레퍼런스 회로 (11; 도 2) 를 계획함으로써 획득될 수 있다. 바람직하게는, 오버드라이브 유형의 픽셀 제어를 가능하게 하기 위해, 결정된 그레이 스케일을 코딩하는 디지털 값의 각각의 기억된 세트는 오버드라이브 유형의 픽셀 제어 모드를 가능하게 하도록 선택된다.
예를 들어, 디바이스 (5) 는 RAM 유형의 메모리일 수도 있다. 레퍼런스 아날로그 전압 값 Vref1 내지 Vrefk 을 출력하는 k 개의 디지털 아날로그 컨버터를 가지는 회로 (6) 와 관련된다.
각각의 기록 단계에서 회로 (10) 로의 입력에서 선택된 로우에 대응하는 레퍼런스 아날로그 전압 값 Vref1 내지 Vrefk 의 세트가 되도록, 회로 (10 및 11) 는 동기화된다. 이는, 종래의 방식으로 동기화된, 도 5 에 나타난 전술한 전압 레퍼런스 회로 (11) 등에 의해 행해질 수 있다.
또한, 모든 j 개 어드레싱 페이즈마다 패널의 수직 스캐닝 방향 (로우 선택 방향) 을 반전시키는 것이 가능하고, 여기서 j 는 0 이 아닌 정수이고, 단독으로 또는 개선된 사항과 조합되어 이용될 수 있다. 특히, 컬러 순차 디스플레이의 경우, 어드레싱 모드는 일 비디오 프레임에서 다른 비디오 프레임으로 수직의 스캐닝 방향의 반전을 통해서 이하의 체계에 따라서 동일한 프레임에서 모든 서브-프레임에 대한 동일한 로우 선택 방향으로 적용될 수 있다:
프레임 i : - 레드 착색된 서브-프레임: 로우 r1 내지 rm 선택.
- 그린 착색된 서브-프레임: 로우 r1 내지 rm 선택.
- 블루 착색된 서브-프레임: 로우 r1 내지 rm 선택.
프레임 i+1: - 레드 착색된 서브-프레임: 로우 rm 내지 r1 선택.
- 그린 착색된 서브-프레임: 로우 rm 내지 r1 선택.
- 블루 착색된 서브-프레임: 로우 rm 내지 r1 선택.
또한, 선택 방향은 동일한 컬러의 착색된 서브-프레임과 다음 착색된 서브-프레임 사이에서 반전될 수 있다. 이는, 하나 보다 많은 착색된 서브-프레임이 각각의 비디오 프레임에서 각각의 주요 컬러에 대해 제공되는 경우에 특별히 적용가능하다.
각각의 이미지 프레임이 6 개의 착색된 서브-프레임, 즉, 각각의 주요 컬러에 대한 2 개의 서브-프레임으로 분할되도록 계획되는 경우, 이하의 시퀀스가 가능하다:
프레임 i : - 레드 착색된 서브-프레임: 로우 r1 내지 rm 선택.
- 그린 착색된 서브-프레임: 로우 r1 내지 rm 선택.
- 블루 착색된 서브-프레임: 로우 r1 내지 rm 선택.
- 레드 착색된 서브-프레임: 로우 rm 내지 r1 선택.
- 그린 착색된 서브-프레임: 로우 rm 내지 r1 선택.
- 블루 착색된 서브-프레임: 로우 rm 내지 r1 선택.
프레임 i+1: - 레드 착색된 서브-프레임: 로우 r1 내지 rm 선택.
- 그린 착색된 서브-프레임: 로우 r1 내지 rm 선택.
- 블루 착색된 서브-프레임: 로우 r1 내지 rm 선택.
- 레드 착색된 서브-프레임: 로우 rm 내지 r1 선택.
- 그린 착색된 서브-프레임: 로우 rm 내지 r1 선택.
- 블루 착색된 서브-프레임: 로우 rm 내지 r1 선택.
설명된 본 발명은 휘도를 향상시키거나 또는 일정한 휘도에서의 에너지 소비를 개선시키도록 요구되는 임의의 디스플레이에 적용가능하다. 또한, 구조가 착색된 필터를 가지거나 또는 가지지 않는 패널에서 동적 화이트 라이트 조명을 가지는 비디오 프레임 마다 단지 하나의 어드레싱 페이즈만을 포함하는 디스플레이에 대해 적용가능하다. 또한, 패널에서 m 개의 로우가 각각 하나씩 선택되거나, 또는, 몇몇 로우가 동시에 선택될 수도 있는 어드레싱 모드를 이용하는 디스플레이에 적용가능하다. 이는, 로우가 p 개 그룹에서 분배되고 각각의 픽셀 컬럼이 하나의 그룹 당 하나의 로우로 화이트의 병렬로 p 개 로우에서 픽셀의 선택을 가능하게 하는 p 개 컬럼 도체를 포함하는 능동 매트릭스 유형의 순차 컬러 디스플레이를 가지는 매트릭스 디스플레이에 특히 가능하다. 예를 들어, 각각의 그룹은 패널의 m/p 개의 연속적인 로우를 포함할 수도 있어서, 디스플레이는 m/p 개 로우의 p 개 밴드로 조직화된다.

Claims (15)

  1. 로우들 및 컬럼들로 배열된 픽셀들 (2) 의 패널 (1) 을 가지는 액정 디스플레이를 포함하는 비디오 시스템으로서,
    비디오 프레임은 상기 패널 내에서의 상기 로우들의 적어도 하나의 어드레싱 페이즈 (addressing phase) 를 포함하는데, 상기 페이즈는:
    - 각각의 로우 (r1,...rm) 에 대한 페이즈를 포함하는 로우 기록 단계로서, 로우 시간 동안 상기 로우를 선택하고, 상기 선택된 로우의 각각의 픽셀 상에, 디스플레이되는 이미지 데이터에 대응하는 아날로그 전압 레벨 (V1,...Vn) 을 인가하는, 상기 로우 기록 단계;
    - 상기 픽셀들을 조명할 수 있는 라이트 박스를 이용하는 조명 단계; 및
    - 프리차지 (precharge) 전압을 모든 픽셀들에 인가하는, 상기 액정 디스플레이에서의 상기 픽셀들의 프리차지 단계를 포함하고,
    상기 프리차지 단계는 상기 로우 기록 단계 이전에 각각의 어드레싱 페이즈의 시작시에 순차적으로 활성화되고, 복수의 로우 트랜지스터들을 각각의 로우당 하나씩 포함하고 복수의 컬럼 트랜지스터들을 각각의 컬럼당 하나씩 포함하는 프리차지 회로 (Tl, Tc) 에 의해 달성되며,
    상기 로우 트랜지스터들 및 상기 컬럼 트랜지스터들은 상기 프리차지 단계에서 동시에 활성화되고, 상기 로우 트랜지스터들은 상기 패널내의 모든 로우들을 동시에 선택하며, 상기 컬럼 트랜지스터들은 프리차지 전압 (Vr) 을 모든 컬럼들에 동시에 인가하는 것을 특징으로 하는 비디오 시스템.
  2. 제 1 항에 있어서,
    상기 프리차지 전압 (Vr) 의 극성은 각각의 어드레싱 페이즈에 대해 반전되는, 비디오 시스템.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 프리차지 전압 (Vr) 은 화이트 레벨에 대응하고, 상기 라이트 박스는 상기 프리차지 단계 동안 스위칭 오프되는, 비디오 시스템.
  4. 제 3 항에 있어서,
    각각의 어드레싱 페이즈에서, 상기 라이트 박스의 스위칭 온 단계는 상기 로우 기록 단계 이후에 활성화되는, 비디오 시스템.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 프리차지 전압 (Vr) 은 블랙 레벨에 대응하고, 상기 라이트 박스는 상기 프리차지 단계 동안 스위칭 오프되는, 비디오 시스템.
  6. 제 5 항에 있어서,
    각각의 어드레싱 페이즈에서, 상기 라이트 박스의 스위칭 온 단계 및 상기 로우 기록 단계는 실질적으로 동시에 활성화되는, 비디오 시스템.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 프리차지 전압 (Vr) 은 블랙 레벨이고, 상기 라이트 박스는 프리차지 동안 스위칭 온 되는, 비디오 시스템.
  8. 제 1 항에 있어서,
    프리차지된 픽셀 상에 디스플레이되는 소정의 그레이 레벨에 대해,
    대응하는 컬럼상으로 인가되는 아날로그 전압 레벨 값은 상기 패널 내의 상기 픽셀의 대응 로우의 위치의 함수로서 변조되는, 비디오 시스템.
  9. 제 8 항에 있어서,
    아날로그 전압 (V1,...Vn) 은, 디지털 아날로그 변환 회로 (10) 및 그레이 스케일을 코딩하는 레퍼런스 아날로그 전압 값들 (Vref1,... Vrefk) 의 세트를 이용하여 상기 로우 기록 단계에서 선택된 로우의 각각의 픽셀에 인가되고,
    상기 로우 기록 단계는 상기 패널 내의 상기 선택된 현재 로우의 위치에 기초하여 레퍼런스 아날로그 전압 값들의 세트의 선택을 포함하는 것을 특징으로 하는 비디오 시스템.
  10. 제 9 항에 있어서,
    상기 레퍼런스 아날로그 전압 값들은 오버드라이브 유형의 픽셀 제어 모드를 인에이블하도록 결정되는, 비디오 시스템.
  11. 제 1 항에 있어서,
    상기 패널 내의 로우들의 선택 방향은 j 개 어드레싱 페이즈마다 반전되고, 여기서 j 는 0 이 아닌 정수인, 비디오 시스템.
  12. 제 1 항에 있어서,
    순차 컬러 모드의 액정 디스플레이를 포함하는 비디오 시스템으로서,
    비디오 프레임은 각각의 원색에 대해 적어도 하나의 착색된 서브-프레임을 포함하고,
    상기 어드레싱 페이즈는 비디오 프레임내의 각각의 착색된 서브-프레임 (ST-R, ST-V, ST-B) 에 대해 반복되는, 비디오 시스템.
  13. 제 12 항에 있어서,
    상기 패널내의 로우들의 선택 방향은, 하나의 비디오 프레임에서 다음 비디오 프레임으로 또는 특정 비디오 프레임 내에서, 동일한 컬러의 착색된 서브-프레임들 사이에서 변경되는, 비디오 시스템.
  14. 제 1 항에 있어서,
    상기 프리차지 회로내의 상기 로우 트랜지스터들 및 상기 컬럼 트랜지스터들은 상기 디스플레이의 내부에 장착되거나 또는 상기 디스플레이의 외부에 있는, 비디오 시스템.
  15. 제 1 항에 있어서,
    상기 로우 트랜지스터들 (Tl) 은 다이오드로 설치되는, 비디오 시스템.
KR1020087013730A 2005-12-07 2006-12-06 개선된 어드레싱 방법을 가지는 액정 매트릭스디스플레이를 포함하는 비디오 시스템 Expired - Fee Related KR101340790B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0512411A FR2894369B1 (fr) 2005-12-07 2005-12-07 Procede d'adressage ameliore pour un afficheur matriciel a cristaux liquides
FR0512411 2005-12-07
PCT/EP2006/069352 WO2007065903A1 (fr) 2005-12-07 2006-12-06 System video comprenant un afficheur matriciel a cristaux liquides a procede d’adressage ameliore

Publications (2)

Publication Number Publication Date
KR20080073325A KR20080073325A (ko) 2008-08-08
KR101340790B1 true KR101340790B1 (ko) 2013-12-11

Family

ID=36999189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087013730A Expired - Fee Related KR101340790B1 (ko) 2005-12-07 2006-12-06 개선된 어드레싱 방법을 가지는 액정 매트릭스디스플레이를 포함하는 비디오 시스템

Country Status (7)

Country Link
US (1) US8013825B2 (ko)
EP (1) EP1958182B1 (ko)
JP (1) JP4906871B2 (ko)
KR (1) KR101340790B1 (ko)
FR (1) FR2894369B1 (ko)
TW (1) TWI427599B (ko)
WO (1) WO2007065903A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2934919B1 (fr) * 2008-08-08 2012-08-17 Thales Sa Registre a decalage a transistors a effet de champ.
WO2010061687A1 (ja) 2008-11-26 2010-06-03 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
BRPI0921877A2 (pt) 2008-11-26 2019-09-24 Sharp Kk dispositivo de tela de cristal líquido, método de acionamento de dispositivo de tela de cristal líquido, e receptor televisivo
US8698850B2 (en) 2008-12-25 2014-04-15 Sharp Kabushiki Kaisha Display device and method for driving same
EP2385515A1 (en) * 2009-01-30 2011-11-09 Sharp Kabushiki Kaisha Display device and display device driving method
FR2955964A1 (fr) * 2010-02-02 2011-08-05 Commissariat Energie Atomique Procede d'ecriture d'image dans un afficheur a cristal liquide
TWI462072B (zh) * 2012-05-30 2014-11-21 Orise Technology Co Ltd 顯示面板驅動與掃描之系統及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478186A2 (en) * 1990-09-25 1992-04-01 THORN EMI plc Display device
US20040041768A1 (en) 2002-08-27 2004-03-04 Himax Technologies, Inc. Driving circuit for liquid crystal display and method for controlling the same
US20040140985A1 (en) 2003-01-20 2004-07-22 Industrial Technology Research Institute Apparatus for accelerating electro-optical response of the display
US20040178977A1 (en) 2003-03-10 2004-09-16 Yoshiaki Nakayoshi Liquid crystal display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2743658B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Procede d'adressage d'un ecran plat utilisant une precharge des pixels circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
FR2743662B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
FR2754377B1 (fr) * 1996-10-07 1998-11-06 Thomson Lcd Ecran de visualisation a matrice active
US6909419B2 (en) * 1997-10-31 2005-06-21 Kopin Corporation Portable microdisplay system
TW428158B (en) * 1998-02-24 2001-04-01 Nippon Electric Co Method and device for driving liquid crystal display element
JP3971892B2 (ja) * 2000-09-08 2007-09-05 株式会社日立製作所 液晶表示装置
JP2004053715A (ja) * 2002-07-17 2004-02-19 Sanyo Electric Co Ltd 表示装置とそのγ補正方法
TW591590B (en) * 2003-04-17 2004-06-11 Hannstar Display Corp Black image insertion method and apparatus for display
JP4111128B2 (ja) * 2003-11-28 2008-07-02 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
JP4466185B2 (ja) * 2004-04-27 2010-05-26 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI253046B (en) * 2004-05-12 2006-04-11 Au Optronics Corp Liquid crystal display with improved motion image quality and driving method therefor
JP2006003752A (ja) * 2004-06-18 2006-01-05 Casio Comput Co Ltd 表示装置及びその駆動制御方法
FR2873227B1 (fr) * 2004-07-13 2006-09-15 Thales Sa Afficheur matriciel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478186A2 (en) * 1990-09-25 1992-04-01 THORN EMI plc Display device
US20040041768A1 (en) 2002-08-27 2004-03-04 Himax Technologies, Inc. Driving circuit for liquid crystal display and method for controlling the same
US20040140985A1 (en) 2003-01-20 2004-07-22 Industrial Technology Research Institute Apparatus for accelerating electro-optical response of the display
US20040178977A1 (en) 2003-03-10 2004-09-16 Yoshiaki Nakayoshi Liquid crystal display device

Also Published As

Publication number Publication date
TW200737111A (en) 2007-10-01
JP2009518672A (ja) 2009-05-07
US20090167964A1 (en) 2009-07-02
WO2007065903A1 (fr) 2007-06-14
FR2894369A1 (fr) 2007-06-08
KR20080073325A (ko) 2008-08-08
EP1958182A1 (fr) 2008-08-20
EP1958182B1 (fr) 2017-04-12
FR2894369B1 (fr) 2008-07-18
US8013825B2 (en) 2011-09-06
JP4906871B2 (ja) 2012-03-28
TWI427599B (zh) 2014-02-21

Similar Documents

Publication Publication Date Title
US6320565B1 (en) DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same
US6788280B2 (en) Method and apparatus for driving liquid crystal display
US6384817B1 (en) Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
KR100319221B1 (ko) 액티브 매트릭스형 표시장치
US6104367A (en) Display system having electrode modulation to alter a state of an electro-optic layer
US20070229447A1 (en) Liquid crystal display device
US7973809B2 (en) Electro-optical device, driving circuit and driving method of the same, and electronic apparatus
KR101340790B1 (ko) 개선된 어드레싱 방법을 가지는 액정 매트릭스디스플레이를 포함하는 비디오 시스템
US20090195561A1 (en) Electro-optical device, driving circuit and driving method of the same, and electronic apparatus
WO2006095304A1 (en) Backlighted lcd display devices and driving methods therefor
WO2007036870A1 (en) Color overdrive for color sequential matrix-type display devices
US9583055B2 (en) Sequential colour matrix liquid crystal display
KR101070125B1 (ko) 디스플레이 장치 및 그 제어 방법
KR20010034499A (ko) 반사형 광변조기를 채용한 표시 시스템의 주파수 증대어드레싱
WO1998027540A1 (en) Display system with modulation of an electrode voltage to alter state of the electro-optic layer
JP2013519105A (ja) 液晶ディスプレイに画像を書き込むための方法
KR960016342B1 (ko) 디스플레이 모듈 구동 회로
WO1998027537A1 (en) Display system which applies reference voltage to pixel electrodes before display of new image
US20030112211A1 (en) Active matrix liquid crystal display devices
WO2002069259A2 (en) A system for controlling gray scale
WO2007010482A2 (en) Display devices and driving method therefor
HK1024085A (en) Display system with modulation of an electrode voltage to alter state of the electro-optic layer

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20080605

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111202

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130905

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131205

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161123

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171117

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201126

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220916