[go: up one dir, main page]

KR101337944B1 - 협력 멀티―포인트 송신 시스템에서의 송신 지연을 제어하기 위한 방법 및 디바이스 - Google Patents

협력 멀티―포인트 송신 시스템에서의 송신 지연을 제어하기 위한 방법 및 디바이스 Download PDF

Info

Publication number
KR101337944B1
KR101337944B1 KR1020117024164A KR20117024164A KR101337944B1 KR 101337944 B1 KR101337944 B1 KR 101337944B1 KR 1020117024164 A KR1020117024164 A KR 1020117024164A KR 20117024164 A KR20117024164 A KR 20117024164A KR 101337944 B1 KR101337944 B1 KR 101337944B1
Authority
KR
South Korea
Prior art keywords
unsynchronized
base station
data
synchronization information
time slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020117024164A
Other languages
English (en)
Other versions
KR20110129468A (ko
Inventor
시아오보 장
밍리 유
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20110129468A publication Critical patent/KR20110129468A/ko
Application granted granted Critical
Publication of KR101337944B1 publication Critical patent/KR101337944B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/004—Synchronisation arrangements compensating for timing error of reception due to propagation delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/022—Site diversity; Macro-diversity
    • H04B7/024—Co-operative use of antennas of several sites, e.g. in co-ordinated multipoint or co-operative multiple-input multiple-output [MIMO] systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 COMP 송신에 기반하는 무선 통신 시스템의 기지국에서의 전파 지연을 제어하기 위한 방법 및 디바이스를 제안한다. 구체적으로, 다운링크 데이터를 이동국으로 전송할 때, 기지국은 하나 이상의 다른 비동기화 기지국들의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 이동국으로 전송한다. 본 발명의 솔루션을 적용함으로써, 비동기화 기지국의, 아웃-오브-동기화 정보의 길이에 대응하는, 데이터가 동기화 기지국 또는 다른 비동기화 기지국들에 의해 특정 시간 슬롯에서 이동국으로 전송되기 때문에, 비동기화 기지국에 의해 이동국으로 전송되는 DL 데이터는 이동국의 검출 윈도우 내에 모두 폴링되어, 전파 지연으로 인한 수신기의 감소된 성능의 결과적 문제점이 해결된다.

Description

협력 멀티―포인트 송신 시스템에서의 송신 지연을 제어하기 위한 방법 및 디바이스{METHOD AND DEVICE FOR CONTROLLING TRANSMISSION DELAY IN A COORDINATED MULTI-POINT TRANSMISSION SYSTEM}
본 발명은 무선 통신 시스템에서의 협력 멀티-포인트(COMP; Coordinated Multi-Point) 송신, 특히, COMP 송신에서의 코히런트 송신에 관한 것이다.
단일 셀의 다중-경로 송신을 고려하면, 2개의 COMP 셀들 사이의 전파 지연이 주기적 프리픽스(CP; Cyclic Prefix) 길이보다 작을지라도, 수신기의 비트 에러율 성능에 대한 영향은 수용하기 어렵다.
더욱이, 수신기의 비트 에러율 성능에 대한 전파 지연의 영향은 송신 방식에 결부된다. 동일한 전파 지연에 대해, 비-코히런트 송신을 채택한 수신기의 비트 에러율 성능은 코히런트 송신을 채택한 수신기의 비트 에러율 성능보다 우수하다. 코히런트 송신 및 비-코히런트 송신에 대해, 전파 지연이 CP보다 작을 때의 수신기의 비트 에러율 성능이, 전파 지연이 CP보다 클 때의 수신기의 비트 에러율 성능보다 우수하다.
비록 COMP 셀들 사이의 DL(다운링크) 코히런트 송신이 비-코히런트 송신보다 큰 이득을 획득할 수 있다. 그러나, DL 코히런트 송신의 성능은 전파 지연으로 인해 크게 저하되고, 전파 지연이 클 때, 코히런트 송신의 성능은 심지어 비-코히런트 송신의 성능과 동등해진다.
도 1은 종래 기술에 따른 DL 코히런트 송신에서의 3개의 BS들(기지국)의 상이한 전파 지연으로 인한 비-동기화의 결과적 문제점의 개략도를 도시한다. 도 1에서 좌측과 우측 점선들 사이의 영역은 MS(2')(이동국)의 검출 윈도우를 나타낸다. 3개의 BS들(11', 12', 및 13')은 글로벌 위치확인 시스템(GPS; Global Positioning System) 동기화를 달성하고, DL 데이터를 MS(2')에 동시에 송신한다. MS(2') 및BS(11')는 동기화를 달성하고, 즉 BS(11')에 의해 전송된 DL 데이터는 MS(2')의 검출 윈도우 내에서 완전히 검출된다. BS(12')로부터 MS(2')까지의 거리가 BS(11')로부터 MS(2')까지의 거리보다 멀지만, BS(13')로부터 MS(2')까지의 거리가 BS(11')로부터 MS(2')까지의 거리보다 가깝기 때문에, MS(2')는 전파 지연의 문제점으로 인해 그의 검출 윈도우 내에서 BS(12') 및 BS(13')로부터의 데이터의 일부만을 검출할 수 있다. 도 1에 도시된 바와 같이, BS(13')의 헤드 데이터의 일부가 MS(2')의 검출 윈도우의 외부에 폴링(fall)되는 동안, BS(12')의 테일 데이터의 일부가 MS(2')의 검출 윈도우의 외부에 폴링된다. BS(12') 및 BS(13')가 MS(2')에 각각 송신한 DL 데이터에서, MS(2')의 검출 윈도우의 외부에 폴링된 데이터의 길이가 CP보다 크다면, MS(2')의 수신 성능은 크게 저하될 것이다.
상기한 문제점에 대해, 종래 기술에서는 2개의 솔루션들이 존재한다.
1) 보다 큰 전파 지연을 용인하기 위해 CP의 길이를 부가함;
2) 코히런트 송신을 비-코히런트 송신으로 대체함.
그러나, 제 1 솔루션에 대해, 시스템 효율은 CP의 길이의 부가로 인해 크게 감소될 것이다. 더욱이, 전파 지연이 여전히 CP의 길이보다 크다면, 수신기의 비트 에러율 성능은 여전히 크게 영향받을 것이다.
제 2 솔루션에 대해, 이는 코히런트 송신이 비-코히런트 송신으로 교체된다는 사실로 인해 코히런트 송신으로부터의 이득이 포기된다는 것을 의미한다.
상기한 종래 기술에서의 단점들을 해결하기 위해, 본 발명은 COMP 송신에 기반하는 무선 통신 시스템의 기지국에서의 전파 지연을 제어하기 위한 방법 및 디바이스를 제안한다. 구체적으로, 다운링크 데이터를 MS로 전송할 때, BS는 하나 이상의 다른 비동기화 기지국들의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 MS로 전송한다.
본 발명의 제 1 양태에 따르면, COMP 송신에 기반하는 무선 통신 시스템의 기지국에서의 전파 지연을 제어하기 위한 방법이 제공되고, 방법은: 다운링크 데이터를 이동국으로 전송할 때, 하나 이상의 다른 비동기화 기지국들의 데이터의 부분을 처리하는 단계 및 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 이동국으로 전송하는 단계를 포함한다.
본 발명의 제 2 양태에 따르면, COMP 송신에 기반하는 무선 통신 시스템의 비동기화 기지국에서의 전파 지연을 제어하는 것을 지원하는 방법이 제공되고, 비동기화 기지국에 대응하는 아웃-오브-동기화 정보(out-of-synchronization information)가 0보다 클 때, 방법은: 클리핑된(clipped) 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록과 함께 송신될 다운링크 데이터를 이동국으로 전송하는 단계를 포함한다.
본 발명의 제 3 양태에 따르면, COMP 송신에 기반하는 무선 통신 시스템의 비동기화 기지국에서의 전파 지연을 제어하는 것을 지원하는 방법이 제공되고, 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작을 때, 방법은: 아웃-오브-동기화 정보의 길이에 대한 송신 시간 순간을 연기하는 단계, 및 클리핑된 아웃-오브-동기화 정보의 상기 길이에 대응하는 테일 데이터 블록과 함께 송신될 다운링크 데이터를 이동국으로 전송하는 단계를 포함한다.
본 발명의 제 4 양태에 따르면, COMP 송신에 기반하는 무선 통신 시스템의 기지국에서의 전파 지연을 제어하기 위한 제어 디바이스가 제공되고, 제어 디바이스는, 다운링크 데이터를 이동국으로 전송할 때, 하나 이상의 다른 비동기화 기지국들의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 이동국으로 전송하기 위해 이용된다.
본 발명의 제 5 양태에 따르면, COMP 송신에 기반하는 무선 통신 시스템의 비동기화 기지국에서의 전파 지연을 제어하는 것을 지원하기 위한 제 1 지원 제어 디바이스가 제공되고, 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 클 때, 제 1 지원 제어 디바이스는: 클리핑된 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록과 함께 송신될 다운링크 데이터를 이동국으로 전송하기 위한 제 4 전송 수단을 포함한다.
본 발명의 제 5 양태에 따르면, COMP 송신에 기반하는 무선 통신 시스템의 비동기화 기지국에서의 전파 지연을 제어하는 것을 지원하기 위한 제 2 지원 제어 디바이스가 제공되고, 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작을 때, 제 2 지원 제어 디바이스는: 아웃-오브-동기화 정보의 길이에 대한 송신 시작 순간을 연기하고, 클리핑된 아웃-오브-동기화 정보의 상기 길이에 대응하는 테일 데이터 블록과 함께 송신될 다운링크 데이터를 이동국으로 전송하기 위한 제 5 전송 수단을 포함한다.
본 발명에서, 비동기화 기지국의, 아웃-오브-동기화 정보의 길이에 대응하는 데이터가 동기화 기지국 또는 다른 비동기화 기지국들을 통해 특정 시간 슬롯에서 이동국으로 전송되기 때문에, 비동기화 기지국에 의해 이동국으로 전송되는 DL 데이터는 이동국의 검출 윈도우 내에 모두 폴링되어, 전파 지연으로 인한 수신기의 감소된 성능의 결과적 문제점이 해결된다.
다음의 도면들을 참조하여 비제한적인 실시예들의 상세한 설명을 판독함으로써, 본 발명의 다른 특징들, 목적들, 및 이점들이 더욱 명백해질 것이다.
도 1은 종래 기술에 따른 DL 코히런트 송신에서의 3개의 BS들의 상이한 전파 지연으로 인한 비-동기화의 결과적인 문제점의 개략도를 도시하는 도면.
도 2는 DL 코히런트 송신에 기반하는 COMP 송신 시스템의 네트워크의 개략도를 도시하는 도면.
도 3은 본 발명의 일 실시예에 따른, 다운링크 데이터를 MS로 전송할 때, 하나 이상의 다른 비동기화 BS들의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 MS로 전송하는 동기화 BS의 방법의 흐름도를 도시하는 도면.
도 4는 본 발명의 일 실시예에 따른, 다운링크 데이터를 MS로 전송할 때, 하나 이상의 다른 비동기화 BS들의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 MS로 전송하는 동기화 BS의 개략도를 도시하는 도면.
도 5는 본 발명의 다른 실시예에 따른, 다운링크 데이터를 MS로 전송할 때, 하나 이상의 다른 비동기화 BS들의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 MS로 전송하는 동기화 BS의 개략도를 도시하는 도면.
도 6은 본 발명의 다른 실시예에 따른, 전파 지연 제어의 개략도를 도시하는 도면.
도 7은 본 발명의 일 실시예에 따른, 다운링크 데이터를 MS로 전송할 때, 하나 이상의 다른 비동기화 BS들의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 MS로 전송하는 동기화 BS의 제어 디바이스의 구조의 블록도를 도시하는 도면.
도면들에서, 동일하거나 유사한 참조 부호들은 동일한 또는 유사한 컴포넌트를 나타낸다.
DL 코히런트 송신에 기반하는 COMP 송신 시스템에서, 복수의 BS들은 하나의 MS를 서빙한다. 복수의 BS들 각각으로부터 MS로의 송신 거리들이 상이하기 때문에, 이는 각각의 BS로부터 MS로의 상이한 DL 전파 지연을 유발한다. MS가 복수의 BS들 중 하나와 동기화를 확립할 때, 동기화 BS에 의해 MS로 전송되는 DL 데이터는 MS의 검출 윈도우 내에 완전히 폴링(fall)되지만, 다른 비동기화 BS들에 의해 MS로 전송되는 DL 데이터의 부분은 전파 지연으로 인해 MS의 검출 윈도우의 외부에 폴링되어, MS의 수신 성능은 저하된다.
이에 기반하여, DL 데이터를 MS로 전송할 때, 동기화 BS는 하나 이상의 다른 비동기화 BS들의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 MS로 전송하여, 하나 이상의 다른 비동기화 BS들에 의해 MS로 전송되는 DL 데이터가 MS의 검출 윈도우 내에 모두 폴링된다. 명백히, DL 데이터를 MS로 전송할 때, 비동기화 BS가 또한 하나 이상의 다른 비동기화 BS들의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 MS로 전송한다.
이하, 도면들을 참조하여, 2개의 시나리오들이 각각 설명된다.
도 2는 DL 코히런트 송신에 기반하는 COMP 송신 시스템의 네트워크의 개략도를 도시한다. BS(11), BS(12), BS(13), 및 MS(2)가 도 2에 도시된다. 여기서, BS(11), BS(12), 및 BS(13)는 GPS의 동기화를 달성하고 DL 데이터를 MS(2)로 동시에 송신한다. MS(2) 및 BS(11)는 동기화를 달성하고, 동기화 BS(11)에 의해 MS(2)로 전송되는 DL 데이터는 MS(2)의 검출 윈도우 내에 완전히 폴링된다. 비동기화 BS(12)로부터 MS(2)로의 전파 거리는 동기화 BS(11)로부터 MS(2)로의 전파 거리보다 크고, 비동기화 BS(12)에 의해 MS(2)로 전송되는 DL 데이터의 테일(tail) 데이터의 부분은 전파 지연으로 인해 MS(2)의 검출 윈도우의 외부에 폴링된다. 비동기화 BS(13)로부터 MS(2)로의 전파 거리는 동기화 BS(11)로부터 MS(2)로의 전파 거리보다 작고, 비동기화 BS(13)에 의해 MS(2)로 전송되는 DL 데이터의 헤드(head) 데이터의 부분은 전파 지연으로 인해 MS(2)의 검출 윈도우의 외부에 폴링된다.
본 발명이, DL 코히런트 송신에 기반하는 COMP 송신 시스템이 하나의 MS를 동시에 서빙하는 3개의 BS들을 포함하는 예를 취하여 설명되고 있지만, 당업자들은 본 발명의 DL 코히런트 송신에 기반하는 COMP 송신 시스템의 BS들의 수가 3개로 제한되지 않는다는 것을 이해해야 함을 유의한다.
도 2에 도시된 DL 코히런트 송신에 기반하는 COMP 송신 시스템에서, 동기화 BS(11), 비동기화 BS(12), 및 비동기화 BS(13)는 3개의 BS들이 DL 데이터를 MS(2)로 전송하는 것을 시작하기 전에, X2 인터페이스를 통한 시그널링 및 데이터의 백홀(backhaul)을 실행하고, 그러므로, 3개의 BS들 중 어느 하나는 송신될 DL 데이터, 채널 송신 매트릭스(H), 및 다른 BS들로부터 MS(2)로의 아웃-오브-동기화 정보(즉, 다른 BS들로부터 MS(2)로의 전파 지연)를 알고 있다. 구체적으로, 동기화 BS(11)는 비동기화 BS(12) 및 비동기화 BS(13)로부터 백홀 정보를 각각 수신할 것이다. 여기서, 동기화 BS(11)에 의해 비동기화 BS(12)로부터 수신되는 백홀 정보는 비동기화 BS(12)로부터 MS(2)로 송신될 DL 데이터, 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스, 및 비동기화 BS(12) 및 MS(2)의 아웃-오브-동기화 정보, 즉 비동기화 BS(12)로부터 MS(2)로의 전파 지연을 포함하고; 유사하게 동기화 BS(11)에 의해 비동기화 BS(13)로부터 수신되는 백홀 정보는 비동기화 BS(13)로부터 MS(2)로 송신될 DL 데이터, 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스, 및 비동기화 BS(13) 및 MS(2)의 아웃-오브-동기화 정보, 즉 비동기화 BS(13)로부터 MS(2)로의 전파 지연을 포함한다.
따라서, 비동기화 BS(12)는 또한 동기화 BS(11) 및 비동기화 BS(13)로부터 각각 백홀 정보를 수신할 것이고, 비동기화 BS(13)는 또한 동기화 BS(11) 및 비동기화 BS(12)로부터 각각 백홀 정보를 수신할 것이고, 이는 간략화를 위해 상세하게 설명되지 않을 것이다.
이하, 도 2, 도 3, 및 도 4를 참조하면, 다운링크 데이터를 MS(2)로 전송할 때, 동기화 BS(11)가 비동기화 BS(12) 및 비동기화 BS(13)의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 각각 특정 시간 슬롯들에서 동시에 MS(2)로 전송하는 시나리오가 설명된다.
도 3은 본 발명의 일 실시예에 따른, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(12) 및 비동기화 BS(13)의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 MS(2)로 전송하는 동기화 BS(11)의 방법의 흐름도를 도시한다.
도 4는 본 발명의 일 실시예에 따른, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(12) 및 비동기화 BS(13)의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 상이한 특정 시간 슬롯들에서 동시에 MS(2)로 전송하는 동기화 BS(11)의 개략도를 도시한다.
도 4에서, 제 1 로우는 본 발명의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 동기화 BS(11)로부터의 DL 데이터에 대응한다. 제 2 로우의 상부는 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(12)로부터의 DL 데이터에 대응하고, 제 2 로우의 하부는 본 발명의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(12)로부터의 DL 데이터에 대응한다. 제 3 로우의 상부는 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(13)로부터의 DL 데이터에 대응하고, 제 3 로우의 하부는 본 발명의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(13)로부터의 DL 데이터에 대응한다.
도 3에 도시된 바와 같이, 먼저, 단계(S11)에서, 동기화 BS(11)는 X2 인터페이스를 통해 비동기화 BS(12) 및 비동기화 BS(13)로부터 백홀 정보를 각각 수신한다. 여기서, 동기화 BS(11)에 의해 비동기화 BS(12)로부터 수신되는 백홀 메시지는, 비동기화 BS(12)로부터 MS(2)로 송신될 DL 데이터, 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스, 및 비동기화 BS(12) 및 MS(2)의 아웃-오브-동기화 정보, 즉 비동기화 BS(12)로부터 MS(2)로의 전파 지연을 포함하고; 동기화 BS(11)에 의해 비동기화 BS(13)로부터 수신되는 백홀 메시지는, 비동기화 BS(13)로부터 MS(2)로 송신될 DL 데이터, 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스, 및 비동기화 BS(13) 및 MS(2)의 아웃-오브-동기화 정보, 즉 비동기화 BS(13)로부터 MS(2)로의 전파 지연을 포함한다.
다음으로, 단계(S12)에서, 동기화 BS(11)는 비동기화 BS(12) 및 비동기화 BS(13)로부터의 백홀 정보의 아웃-오브-동기화 정보가 0보다 큰지의 여부를 각각 결정한다.
MS(2) 및 동기화 BS(11)가 동기화를 달성하기 때문에, 동기화 BS(11)로부터 MS(2)로의 아웃-오브-동기화 정보는 0으로 고려된다. 비동기화 BS(12)로부터 MS(2)로의 전파 거리가 동기화 BS(11)로부터 MS(2)로의 전파 거리보다 크기 때문에, 비동기화 BS(12)에 대응하는 아웃-오브-동기화 정보는 0보다 크고; 비동기화 BS(13)로부터 MS(2)로의 전파 거리가 동기화 BS(11)로부터 MS(2)로의 전파 거리보다 작기 때문에, 비동기화 BS(13)에 대응하는 아웃-오브-동기화 정보는 0보다 작다.
비동기화 BS(12)에 대응하는 아웃-오브-동기화 정보가 0보다 크기 때문에, 단계(S13)에서, MS(2)로 DL 데이터를 전송할 때, 동기화 BS(11)는 비동기화 BS(12)에 의해 전송된 DL 데이터의 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록을 처리하고, 처리된 헤드 데이터 블록을 특정 시간 슬롯에서 동시에 MS(2)로 전송한다.
여기서, 특정 시간 슬롯은 DL 데이터를 송신하기 위해 동기화 기지국(11)에 의해 점유되는 시간 슬롯 내의, 아웃-오브-동기화 정보의 길이를 라스팅(lasting), 시작 시간 슬롯이다.
따라서, 비동기화 BS(12)는 클리핑된 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
예를 들면, 비동기화 BS(12) 및 MS(2)의 아웃-오브-동기화 정보가 0.1㎲이면, DL 데이터를 MS(2)로 전송할 때, 동기화 BS(11)는 비동기화 BS(12)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 처리하고, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 시작 시간 슬롯에서, 처리된 헤드 데이터 블록을 MS(2)로 전송한다.
따라서, 비동기화 BS(12)는 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
제 2 로우의 상부는 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(12)로부터의 DL 데이터에 대응하고, 비동기화 BS(12)와 MS(2) 사이의 0.1㎲과 같은 전파 지연 때문에, 0.1㎲의 길이의 데이터 블록(도 4에서
Figure 112011080312729-pct00001
로 도시됨)은 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 외부에 폴링된다는 것을 도 4로부터 확인할 수 있다. 본 발명의 솔루션을 이용한 후에는, 비동기화 BS(12)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 헤드 데이터 블록(도 4에서
Figure 112011080312729-pct00002
로 도시됨)은 동기화 BS(11)가 DL 데이터를 전송할 때, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 시작 시간 슬롯에서 비동기화 BS(12) 대신에 동기화 BS(11)에 의해 전송되기 때문에, 비동기화 BS(12)에 의해 MS(2)로 전송되는 DL 데이터는 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 갖는 DL 데이터이다. 그러므로, MS(2)에 의해 비동기화 BS(12)로부터 수신되는 DL 데이터(즉, 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 갖는 DL 데이터)는 MS(2)의 검출 윈도우 내에 완전히 폴링된다는 것을, 제 2 로우의 하부의 본 발명의 솔루션으로부터 확인할 수 있다. 그리고, 비동기화 BS(12) 대신에 동기화 BS(11)에 의해 전송된 헤드 데이터 블록은 MS(2)의 검출 윈도우 내에 폴링되고, 헤드 데이터 블록은 도 4의 제 1 로우에 대응하는
Figure 112011080312729-pct00003
로 표시된다.
더욱이, 상기한 처리는 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스에 의해 전송될 헤드 데이터 블록 및 비동기화 BS(12)의 프리코딩 매트릭스뿐만 아니라, 동기화 BS(11)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 동기화 BS(11)의 프리코딩 매트릭스의 인버스 매트릭스를 곱한다.
구체적으로, 비동기화 BS(12)의 송신될 DL 데이터를 S2로 가정하면, 비동기화 BS(12) 대신에 동기화 BS(11)에 의해 전송된 헤드 데이터 블록은 S21이고, 잔여 데이터 블록은 S22 이고, 여기서 S2 = S21 + S22 이다.
비동기화 BS(12)의 헤드 데이터 블록(S21)을 MS(2)로 전송하기 이전에, 동기화 BS(11)는 먼저 헤드 데이터 블록(S21)을 처리하며, 즉 헤드 데이터 블록(S21)은 F1 -1H1 -1H2F2S21로 변환되고, 여기서, F1 -1은 동기화 BS(11)의 프리코딩 매트릭스의 인버스 매트릭스이고, H1 -1은 동기화 BS(11)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스이고, H2은 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스이고, F2은 비동기화 BS(12)의 프리코딩 매트릭스이다.
동기화 BS(11)가 처리된 헤드 데이터 블록(F1 -1H1 -1H2F2S21)을 MS(2)로 전송하기 때문에, 비동기화 BS(12)는 클리핑된 헤드 데이터 블록을 갖는 잔여 데이터(S22)를 MS(2)로 전송하고, MS(2)에 대해, MS(2)의 수신된 데이터는 y2 = H1F1F1 -1H1 -1H2F2S21 + H2F2S22 = H2F2S2 이고, 즉 DL 데이터의 모두는 비동기화 BS(12)에 속한다.
여기서, 송신 다이버시티(diversity)의 송신 방식이 BS와 MS 사이에 이용된다면, 동기화 BS(11)는 비동기화 BS(12)의 처리된 헤드 데이터 블록을, 자신의 DL 데이터를 송신하기 위한 안테나를 이용함으로써 송신할 수 있지만; 스페이스 멀티플렉싱의 송신 방식이 BS와 MS 사이에 이용된다면, 동기화 BS(11)는 비동기화 BS(12)의 처리된 헤드 데이터 블록을 송신하기 위해 가외의(extra) 송신 안테나를 이용해야만 한다는 것을 유의한다.
유사하게, 비동기화 BS(13)에 대응하는 아웃-오브-동기화 정보가 0보다 작기 때문에, 단계(S14)에서, DL 데이터를 MS(2)로 전송할 때, 동기화 BS(11)는 비동기화 BS(13)에 의해 전송된 DL 데이터의 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이터 블록을 처리하고, 처리된 테일 데이터 블록을 특정 시간 슬롯에서 동시에 MS(2)로 전송한다.
여기서, 특정 시간 슬롯은 DL 신호를 송신하기 위해 동기화 기지국(11)에 의해 점유되는 시간 슬롯 내의, 아웃-오브-동기화 정보의 길이를 라스팅하는, 최종 시간 슬롯이다.
따라서, 비동기화 BS(13)는 아웃-오브-동기화 정보의 길이에 대한 송신 시작 순간을 연기하고(postpone), 다음으로 클리핑된 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이트 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
예를 들면, 비동기화 BS(13) 및 MS(2)의 아웃-오브-동기화 정보가 -0.1㎲이면, DL 데이터를 MS(2)로 전송할 때, 동기화 BS(11)는 비동기화 BS(13)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 테일 데이터 블록을 처리하고, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 최종 시간 슬롯에서, 처리된 테일 데이터 블록을 MS(2)로 전송한다.
따라서, 비동기화 BS(13)는 0.1㎲의 길이에 대한 송신 시작 순간을 연기하고, 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
제 3 로우의 상부는, 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에서 수신되는 비동기화 BS(13)로부터의 DL 데이터에 대응하고, 비동기화 BS(13) 및MS(2) 사이의 -0.1㎲과 같은 전파 지연으로 인해, 0.1㎲의 길이를 갖는 데이터 블록(도 4에서
Figure 112011080312729-pct00004
로 도시됨)은 종래 기술의 솔루션에서 MS(2)의 검출 윈도우의 외부에 폴링되는 것을 도 4로부터 확인할 수 있다. 본 발명의 솔루션을 이용한 이후에, 비동기화 BS(13)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 테일 데이터 블록(도 4에서
Figure 112011080312729-pct00005
로 도시됨)이, 동기화 BS(11)가 DL 데이터를 전송할 때, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 최종 시간 슬롯에서 비동기화 BS(13) 대신에 동기화 BS(11)에 의해 전송되기 때문에, 비동기화 BS(13)는 0.1㎲의 길이에 대한 송신 시작 순간을 연기하고, 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다. 그러므로, MS(2)에 의해 비동기화 BS(13)로부터 수신되는 DL 데이터(즉, 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록을 갖는 DL 데이터)가 MS(2)의 검출 윈도우 내에 완전히 폴링된다는 것을 제 3 로우의 하부의 본 발명의 솔루션으로부터 확인할 수 있다. 비동기화 BS(13) 대신에 동기화 BS(11)에 의해 전송된 테일 데이터 블록은 MS(2)의 검출 윈도우 내에 폴링되고, 테일 데이터 블록은 도 4의 제 1 로우에 대응하는
Figure 112011080312729-pct00006
로 표시된다.
더욱이, 상기한 처리는 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스에 의해 전송될 테일 데이터 블록 및 비동기화 BS(13)의 프리코딩 매트릭스 뿐만 아니라, 동기화 BS(11)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 동기화 BS(11)의 프리코딩 매트릭스의 인버스 매트릭스를 곱한다.
구체적으로, 비동기화 BS(13)의 송신될 DL 데이터를 S3로 가정하면, 비동기화 BS(13) 대신에 동기화 BS(11)에 의해 전송된 테일 데이터 블록은 S31이고, 잔여 데이터 블록은 S32 이고, 여기서 S3 = S31 + S32 이다.
비동기화 BS(13)의 테일 데이터 블록(S31)을 MS(2)로 전송하기 이전에, 동기화 BS(11)는 먼저 테일 데이터 블록(S31)을 처리하며, 즉 테일 데이터 블록(S31)은 F1 -1H1 -1H3F3S31로 변환되고, 여기서, F1 -1은 동기화 BS(11)의 프리코딩 매트릭스의 인버스 매트릭스이고, H1 -1은 동기화 BS(11)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스이고, H3은 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스이고, F3은 비동기화 BS(13)의 프리코딩 매트릭스이다.
동기화 BS(11)가 처리된 테일 데이터 블록(F1 -1H1 -1H3F3S31)을 MS(2)로 전송하기 때문에, 비동기화 BS(13)는 클리핑된 테일 데이터 블록을 갖는 잔여 데이터(S32)를 MS(2)로 전송하고, MS(2)에 대해, MS(2)의 수신된 데이터는 y3 = H1F1F1 -1H1 -1H3F3S31 + H3F3S32 = H3F3S3 이고, 즉 DL 데이터의 모두는 비동기화 BS(13)에 속한다.
여기서, 송신 다이버시티의 송신 방식이 BS와 MS 사이에 이용된다면, 동기화 BS(11)는 비동기화 BS(13)의 처리된 테일 데이터 블록을, 자신의 DL 데이터를 송신하기 위한 안테나를 이용함으로써 송신할 수 있지만; 스페이스 멀티플렉싱의 송신 방식이 BS와 MS 사이에 이용된다면, 동기화 BS(11)는 비동기화 BS(13)의 처리된 테일 데이터 블록을 송신하기 위해 가외의 송신 안테나를 이용해야만 한다는 것을 유의한다.
상기에서, 다운링크 데이터를 MS(2)로 전송할 때, 동기화 BS(11)는 비동기화 BS(12) 및 비동기화 BS(13)의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 특정 시간 슬롯들에서 동시에 MS(2)에 각각 송신하는 시나리오가 설명되었다.
하기에서, 도 2 및 도 5를 참조하여, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(12)가 비동기화 BS(13)의 데이터의 부분을 처리하고, 비동기화 BS(13)의 처리된 데이터의 부분을 특정 시간 슬롯들에서 동시에 MS(2)로 전송하며, DL 데이터를 MS(2)로 전송할 때, 동기화 BS(13)는 비동기화 BS(12)의 데이터의 부분을 처리하고 비동기화 BS(12)의 처리된 데이터의 부분을 특정 시간 슬롯들에서 동시에 MS(2)로 전송하는 시나리오들이 설명된다.
도 5는 DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(12)가 비동기화 BS(13)의 데이터의 부분을 처리하고 비동기화 BS(13)의 처리된 데이터의 부분을 특정 시간 슬롯들에서 동시에 MS(2)로 전송하고, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(13)가 비동기화 BS(12)의 데이터의 부분을 처리하고 비동기화 BS(12)의 처리된 데이터의 부분을 특정 시간 슬롯들에서 동시에 MS(2)로 전송하는 것의 개략도를 도시한다.
도 5에서, 제 1 로우는, 본 발명의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 동기화 BS(11)로부터의 DL 데이터에 대응한다. 제 2 로우의 상부는 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(12)로부터의 DL 데이터에 대응하고, 제 2 로우의 하부는 본 발명의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(12)로부터의 DL 데이터에 대응한다. 제 3 로우의 상부는 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(13)로부터의 DL 데이터에 대응하고, 제 3 로우의 하부는 본 발명의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(13)로부터의 DL 데이터에 대응한다.
비동기화 BS(12)에 대해, 먼저, 비동기화 BS(12)는 X2 인터페이스를 통해 비동기화 BS(13)로부터 백홀 정보를 수신한다. 여기서, 비동기화 BS(12)에 의해 비동기화 BS(13)로부터 수신되는 백홀 메시지는, 비동기화 BS(13)로부터 MS(2)로 송신될 DL 데이터, 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스, 및 비동기화 BS(13) 및 MS(2)의 아웃-오브-동기화 정보, 즉 비동기화 BS(13)로부터 MS(2)로의 전파 지연을 포함한다.
다음으로, 비동기화 BS(12)는 비동기화 BS(13)로부터의 백홀 정보의 아웃-오브-동기화 정보가 0보다 큰지의 여부를 결정한다.
비동기화 BS(13)로부터 MS(2)로의 전파 거리가 동기화 BS(11)로부터 MS(2)로의 전파 거리보다 작기 때문에, 비동기화 BS(13)에 대응하는 아웃-오브-동기화 정보는 0보다 작다.
비동기화 BS(13)에 대응하는 아웃-오브-동기화 정보가 0보다 작기 때문에, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(12)는 비동기화 BS(13)에 의해 전송된 DL 데이터 내의 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이터 블록을 처리하고, 처리된 테일 데이터 블록을 특정 시간 슬롯에서 동시에 MS(2)로 전송한다.
여기서, 특정 시간 슬롯은 DL 데이터를 송신하기 위해 동기화 BS(12)에 의해 점유되는 시간 슬롯 내의, 아웃-오브-동기화 정보의 길이를 라스팅하는 최종 시간 슬롯이다.
따라서, 비동기화 BS(13)는 아웃-오브-동기화 정보의 길이에 대한 송신 시작 순간을 연기하고, 클리핑된 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
예를 들면, 비동기화 BS(13) 및 MS(2)의 아웃-오브-동기화 정보가 -0.1㎲이면, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(12)는 비동기화 BS(13)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 테일 데이터 블록을 처리하고, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 최종 시간 슬롯에서, 처리된 테일 데이터 블록을 MS(2)로 전송한다.
따라서, 비동기화 BS(13)는 0.1㎲의 길이에 대한 송신 시작 순간을 연기하고, 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
제 3 로우의 상부는 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(13)로부터의 DL 데이터에 대응하고, 비동기화 BS(13)와 MS(2) 사이의 -0.1㎲과 같은 전파 지연 때문에, 0.1㎲의 길이의 데이터 블록(도 5에서
Figure 112011080312729-pct00007
로 도시됨)은 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 외부에 폴링된다는 것을 도 5로부터 확인할 수 있다. 본 발명의 솔루션을 이용한 후에는, 비동기화 BS(13)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 테일 데이터 블록(도 5에서
Figure 112011080312729-pct00008
로 도시됨)은 동기화 BS(12)가 DL 데이터를 전송할 때, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 최종 시간 슬롯에서 비동기화 BS(13) 대신에 비동기화 BS(12)에 의해 전송되기 때문에, 비동기화 BS(13)는 0.1㎲의 길이에 대한 송신 시작 순간을 연기하고 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다. 그러므로, MS(2)에 의해 비동기화 BS(13)로부터 수신되는 DL 데이터(즉, 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록을 갖는 DL 데이터)는 MS(2)의 검출 윈도우 내에 완전히 폴링된다는 것을, 제 3 로우의 하부의 본 발명의 솔루션으로부터 확인할 수 있다. 비동기화 BS(13) 대신에 비동기화 BS(12)에 의해 전송된 테일 데이터 블록은 MS(2)의 검출 윈도우 내에 폴링되고, 테일 데이터 블록은 도 5의 제 2 로우의 하부에 대응하는
Figure 112011080312729-pct00009
로 표시된다.
더욱이, 상기한 처리는 비동기화 BS(12)이 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스에 의해 전송될 테일 데이터 블록 및 비동기화 BS(13)의 프리코딩 매트릭스 뿐만 아니라, 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 비동기화 BS(12)의 프리코딩 매트릭스의 인버스 매트릭스를 곱한다.
구체적으로, 비동기화 BS(13)의 송신될 DL 데이터를 S3로 가정하면, 비동기화 BS(13) 대신에 비동기화 BS(12)에 의해 전송된 테일 데이터 블록은 S31이고, 잔여 데이터 블록은 S32 이고, 여기서 S3 = S31 + S32 이다.
비동기화 BS(13)의 테일 데이터 블록(S31)을 MS(2)로 전송하기 이전에, 비동기화 BS(12)는 먼저 테일 데이터 블록(S31)을 처리하며, 즉 테일 데이터 블록(S31)은 F2 -1H2 -1H3F3S31로 변환되고, 여기서, F2 -1은 비동기화 BS(12)의 프리코딩 매트릭스의 인버스 매트릭스이고, H2 -1은 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스이고, H3은 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스이고, F3은 비동기화 BS(13)의 프리코딩 매트릭스이다.
비동기화 BS(12)가 처리된 테일 데이터 블록(F2 -1H2 -1H3F3S31)을 MS(2)로 전송하기 때문에, 비동기화 BS(13)는 클리핑된 테일 데이터 블록을 갖는 잔여 데이터(S32)를 MS(2)로 전송하고, MS(2)에 대해, MS(2)의 수신된 데이터는 y3 = H2F2F2 -1H2 -1H3F3S31 + H3F3S32 = H3F3S3 이고, 즉 DL 데이터의 모두는 비동기화 BS(13)에 속한다.
여기서, 송신 다이버시티의 송신 방식이 BS와 MS 사이에 이용된다면, 비동기화 BS(12)는 비동기화 BS(13)의 처리된 테일 데이터 블록을, 자신의 DL 데이터를 송신하기 위한 안테나를 이용함으로써 송신할 수 있지만; 스페이스 멀티플렉싱의 송신 방식이 BS와 MS 사이에 이용된다면, 비동기화 BS(12)는 비동기화 BS(13)의 처리된 테일 데이터 블록을 송신하기 위해 가외의 송신 안테나를 이용해야만 한다는 것을 유의한다.
유사하게, 비동기화 BS(13)에 대해, 먼저, 비동기화 BS(13)는 X2 인터페이스를 통해 비동기화 BS(12)로부터 백홀 정보를 수신한다. 여기서, 비동기화 BS(13)에 의해 비동기화 BS(12)로부터 수신되는 백홀 정보는 비동기화 BS(12)로부터 MS(2)로 송신될 DL 데이터, 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스, 및 비동기화 BS(12) 및 MS(2)의 아웃-오브-동기화 정보, 즉 비동기화 BS(12)로부터 MS(2)로의 전파 지연을 포함한다.
다음으로, 비동기화 BS(13)는 비동기화 BS(12)로부터의 백홀 정보의 아웃-오브-동기화 정보가 0보다 큰지의 여부를 결정한다.
비동기화 BS(12)로부터 MS(2)로의 전파 거리가 동기화 BS(11)로부터 MS(2)로의 전파 거리보다 크기 때문에, 비동기화 BS(12)에 대응하는 아웃-오브-동기화 정보는 0보다 크다.
비동기화 BS(12)에 대응하는 아웃-오브-동기화 정보가 0보다 크기 때문에, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(13)는 비동기화 BS(12)에 의해 전송된 DL 데이터 내의 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록을 처리하고, 처리된 헤드 데이터 블록을 특정 시간 슬롯에서 동시에 MS(2)로 전송한다.
여기서, 특정 시간 슬롯은 DL 신호를 송신하기 동기화 BS(13)에 의해 점유되는 시간 슬롯 내의, 아웃-오브-동기화 정보의 길이를 라스팅하는, 시작 시간 슬롯이다.
따라서, 비동기화 BS(12)는 클리핑된 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
예를 들면, 비동기화 BS(12) 및 MS(2)의 아웃-오브-동기화 정보가 0.1㎲이면, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(13)는 비동기화 BS(12)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 처리하고, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 시작 시간 슬롯에서, 처리된 헤드 데이터 블록을 MS(2)로 전송한다.
따라서, 비동기화 BS(12)는 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
제 2 로우의 상부는 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(12)로부터의 DL 데이터에 대응하고, 비동기화 BS(12)와 MS(2) 사이의 0.1㎲과 같은 전파 지연 때문에, 0.1㎲의 길이의 데이터 블록(도 5에서
Figure 112011080312729-pct00010
로 도시됨)은 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 외부에 폴링된다는 것을 도 5로부터 확인할 수 있다. 본 발명의 솔루션을 이용한 후에는, 비동기화 BS(12)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 헤드 데이터 블록(도 5에서
Figure 112011080312729-pct00011
로 도시됨)은 비동기화 BS(13)가 DL 데이터를 전송할 때, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 시작 시간 슬롯에서 비동기화 BS(12) 대신에 비동기화 BS(13)에 의해 전송되기 때문에, 비동기화 BS(12)에 의해 MS(2)로 전송되는 DL 데이터는 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 갖는 DL 데이터이다. 그러므로, MS(2)에 의해 비동기화 BS(12)로부터 수신되는 DL 데이터(즉, 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 갖는 DL 데이터)는 MS(2)의 검출 윈도우 내에 완전히 폴링된다는 것을, 제 2 로우의 하부의 본 발명의 솔루션으로부터 확인할 수 있다. 비동기화 BS(12) 대신에 비동기화 BS(13)에 의해 전송된 헤드 데이터 블록은 MS(2)의 검출 윈도우 내에 폴링되고, 헤드 데이터 블록은 도 5의 제 3 로우의 하부에 대응하는
Figure 112011080312729-pct00012
로 표시된다.
더욱이, 상기한 처리는 비동기화 BS(13)이 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스에 의해 전송될 헤드 데이터 블록 및 비동기화 BS(12)의 프리코딩 매트릭스 뿐만 아니라, 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 비동기화 BS(13)의 프리코딩 매트릭스의 인버스 매트릭스를 곱한다.
구체적으로, 비동기화 BS(12)의 송신될 DL 데이터를 S2로 가정하면, 비동기화 BS(12) 대신에 비동기화 BS(13)에 의해 전송된 헤드 데이터 블록은 S21이고, 잔여 데이터 블록은 S22 이고, 여기서 S2 = S21 + S22 이다.
비동기화 BS(12)의 헤드 데이터 블록(S21)을 MS(2)로 전송하기 이전에, 비동기화 BS(13)는 먼저 헤드 데이터 블록(S21)을 처리하며, 즉 헤드 데이터 블록(S21)은 F3 -1H3 -1H2F2S21로 변환되고, 여기서, F3 -1은 비동기화 BS(13)의 프리코딩 매트릭스의 인버스 매트릭스이고, H3 -1은 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스이고, H2은 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스이고, F2은 비동기화 BS(12)의 프리코딩 매트릭스이다.
비동기화 BS(13)가 처리된 헤드 데이터 블록(F3 -1H3 -1H2F2S21)을 MS(2)로 전송하기 때문에, 비동기화 BS(12)는 클리핑된 헤드 데이터 블록을 갖는 잔여 데이터(S22)를 MS(2)로 전송하고, MS(2)에 대해, MS(2)의 수신된 데이터는 y2 = H3F3F3 -1H3 -1H2F2S21 + H2F2S22 = H2F2S2 이고, 즉 DL 데이터의 모두는 비동기화 BS(12)에 속한다.
여기서, 송신 다이버시티의 송신 방식이 BS와 MS 사이에 이용된다면, 비동기화 BS(13)는 비동기화 BS(12)의 처리된 헤드 데이터 블록을, 자신의 DL 데이터를 송신하기 위한 안테나를 이용함으로써 송신할 수 있지만; 스페이스 멀티플렉싱의 송신 방식이 BS와 MS 사이에 이용된다면, 비동기화 BS(13)는 비동기화 BS(12)의 처리된 헤드 데이터 블록을 송신하기 위해 가외의 송신 안테나를 이용해야만 한다는 것을 유의한다.
도 6에 도시된 변형에는, 비동기화 BS(14)가 포함되고, 비동기화 BS(14)로부터 MS(2)로의 전파 거리는 비동기화 BS(12)로부터 MS(2)로의 전파 거리보다 크다.
비동기화 BS(12)에 대응하는 아웃-오브-동기화 정보는 0.1㎲이고, 비동기화 BS(14)에 대응하는 아웃-오브-동기화 정보는 0.2㎲라고 가정한다. 본 발명의 솔루션의 상기 설명으로부터 알려져 있는 바와 같이, 비동기화 BS(14)의 송신될 DL 데이터의 0.2㎲의 길이에 대응하는 헤드 데이터 블록은 동기화 BS(11)가 DL 데이터를 전송할 때와 동시에 동기화 BS(11)에 의해 특정 시간 슬롯에서 MS(2)로 송신될 수 있고, 또한 비동기화 BS(13)가 DL 데이터를 전송할 때와 동시에 비동기화 BS(13)에 의해 특정 시간 슬롯에서 MS(2)로 송신될 수 있다.
명백히, 당업자는, 0.2㎲의 길이에 대응하는 헤드 데이터 블록의 후자의 0.1㎲의 데이터 블록(도 6에서
Figure 112011080312729-pct00013
로 도시됨)이, 비동기화 BS(12)가 DL 데이터를 전송할 때와 동시에 DL 데이터를 송신하기 위해 0.1㎲의 길이의 시작 시간 슬롯에서 비동기화 BS(12)에 의해 MS(2)로 송신될 수 있고, 0.2㎲의 길이에 대응하는 헤드 데이터 블록의 전자의 0.1㎲의 데이터 블록(도 6에서
Figure 112011080312729-pct00014
)은 동기화 BS(11) 또는 비동기화 BS(13)가 DL 데이터를 전송할 때, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 시작 시간 슬롯에서 동기화 BS(11) 또는 비동기화 BS(13)에 의해 MS(2)로 송신될 수 있다.
상기에서, 본 발명의 솔루션이 방법의 양태으로부터 설명되었고, 하기에서는 본 발명의 솔루션이 디바이스 모듈의 양태으로부터 더 설명될 것이다.
하기에서, 도 2, 도 4 및 도 7을 참조하여, 다운링크 데이터를 MS(2)로 전송할 때, 동기화 BS(11)의 제어 디바이스(100)가 비동기화 BS(12) 및 비동기화 BS(13)의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 특정 시간 슬롯들에서 동시에 MS(2)로 각각 송신하는 시나리오가 설명된다. 이전 컨텍스트의 도 2 및 도 4에 대한 설명들이 참조로서 함께 이용된다.
도 7은 본 발명의 일 실시예에 따라, 다운링크 데이터를 MS(2)로 전송할 때, 비동기화 BS(12) 및 비동기화 BS(13)의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 상이한 시간 슬롯들에서 동시에 MS(2)로 전송하기 위한 동기화 BS(11)의 제어 디바이스(100)의 구조의 블록도를 도시한다.
도 7에 도시된 바와 같이, 먼저, 동기화 BS(11)의 제어 디바이스(100)의 제 1 수신 수단(1001)은 X2 인터페이스를 통해 비동기화 BS(12) 및 비동기화 BS(13)로부터 백홀 정보를 각각 수신한다. 여기서, 제 1 수신 수단(1001)에 의해 비동기화 BS(12)로부터 수신되는 백홀 메시지는 비동기화 BS(12)로부터 MS(2)로 송신될 DL 데이터, 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스, 및 비동기화 BS(12) 및 MS(2)의 아웃-오브-동기화 정보, 즉 비동기화 BS(12)로부터 MS(2)로의 전파 지연을 포함하고; 제 1 수신 수단(1001)에 의해 비동기화 BS(13)로부터 수신되는 백홀 메시지는 비동기화 BS(13)로부터 MS(2)로 송신될 DL 데이터, 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스, 및 비동기화 BS(13) 및 MS(2)의 아웃-오브-동기화 정보, 즉 비동기화 BS(13)로부터 MS(2)로의 전파 지연을 포함한다.
다음으로, 동기화 BS(11)의 제어 디바이스(100)의 제 1 결정 수단(1002)은 비동기화 BS(12) 및 비동기화 BS(13)로부터의 백홀 정보의 아웃-오브-동기화 정보가 0보다 큰지의 여부를 각각 결정한다.
MS(2) 및 동기화 BS(11)가 동기화를 달성하기 때문에, 동기화 BS(11)로부터 MS(2)로의 아웃-오브-동기화 정보는 0으로 고려한다. 비동기화 BS(12)로부터 MS(2)로의 전파 거리가 동기화 BS(11)로부터 MS(2)로의 전파 거리보다 크기 때문에, 비동기화 BS(12)에 대응하는 아웃-오브-동기화 정보는 0보다 크고; 비동기화 BS(13)로부터 MS(2)로의 전파 거리가 동기화 BS(11)로부터 MS(2)로의 전파 거리보다 작기 때문에, 비동기화 BS(13)에 대응하는 아웃-오브-동기화 정보는 0보다 작다.
비동기화 BS(12)에 대응하는 아웃-오브-동기화 정보가 0보다 크기 때문에, DL 데이터를 MS(2)로 전송할 때, 동기화 BS(11)의 제어 디바이스(100)의 제 1 전송 수단(1003)은 비동기화 BS(12)에 의해 전송된 DL 데이터의 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록을 처리하고, 처리된 헤드 데이터 블록을 특정 시간 슬롯에서 동시에 MS(2)로 전송한다.
여기서, 특정 시간 슬롯은 DL 데이터를 송신하기 위해 동기화 기지국(11)의 제 1 전송 수단(1003)에 의해 점유되는 시간 슬롯 내의, 아웃-오브-동기화 정보의 길이를 라스팅하는, 시작 시간 슬롯이다.
따라서, 비동기화 BS(12)의 제 1 지원 제어 디바이스의 제 4 전송 수단은 클리핑된 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
예를 들면, 비동기화 BS(12) 및 MS(2)의 아웃-오브-동기화 정보가 0.1㎲이면, DL 데이터를 MS(2)로 전송할 때, 동기화 BS(11)의 제 1 전송 수단(1003)은 비동기화 BS(12)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 처리하고, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 시작 시간 슬롯에서, 처리된 헤드 데이터 블록을 MS(2)로 전송한다.
따라서, 비동기화 BS(12)의 제 1 지원 제어 디바이스의 제 4 전송 수단은 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
제 2 로우의 상부는 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(12)로부터의 DL 데이터에 대응하고, 비동기화 BS(12)와 MS(2) 사이의 0.1㎲과 같은 전파 지연 때문에, 0.1㎲의 길이의 데이터 블록(도 4에서
Figure 112011080312729-pct00015
로 도시됨)은 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 외부에 폴링된다는 것을 도 4로부터 확인할 수 있다. 본 발명의 솔루션을 이용한 후에는, 비동기화 BS(12)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 헤드 데이터 블록(도 4에서
Figure 112011080312729-pct00016
로 도시됨)은 동기화 BS(11)가 DL 데이터를 전송할 때, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 시작 시간 슬롯에서 비동기화 BS(12) 대신에 동기화 BS(11)의 제 1 전송 수단(1003)에 의해 전송되기 때문에, 비동기화 BS(12)의 제 1 지원 제어 디바이스의 제 4 전송 수단에 의해 MS(2)로 전송되는 DL 데이터는 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 갖는 DL 데이터이다. 그러므로, MS(2)에 의해 비동기화 BS(12)로부터 수신되는 DL 데이터(즉, 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 갖는 DL 데이터)는 MS(2)의 검출 윈도우 내에 완전히 폴링된다는 것을, 제 2 로우의 하부의 본 발명의 솔루션으로부터 확인할 수 있다. 그리고, 비동기화 BS(12) 대신에 동기화 BS(11)의 제 1 전송 수단(1003)에 의해 전송된 헤드 데이터 블록은 MS(2)의 검출 윈도우 내에 폴링되고, 헤드 데이터 블록은 도 4의 제 1 로우에 대응하는
Figure 112011080312729-pct00017
로 표시된다.
더욱이, 상기한 처리는 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스에 의해 전송될 헤드 데이터 블록 및 비동기화 BS(12)의 프리코딩 매트릭스 뿐만 아니라, 동기화 BS(11)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 동기화 BS(11)의 프리코딩 매트릭스의 인버스 매트릭스를 곱한다.
구체적으로, 비동기화 BS(12)의 송신될 DL 데이터를 S2로 가정하면, 비동기화 BS(12) 대신에 동기화 BS(11)의 제 1 전송 수단(1003)에 의해 전송된 헤드 데이터 블록은 S21이고, 잔여 데이터 블록은 S22 이고, 여기서 S2 = S21 + S22 이다.
비동기화 BS(12)의 헤드 데이터 블록(S21)을 MS(2)로 전송하기 이전에, 동기화 BS(11)의 제 1 전송 수단(1003)은 먼저 헤드 데이터 블록(S21)을 처리하며, 즉 헤드 데이터 블록(S21)은 F1 -1H1 -1H2F2S21로 변환되고, 여기서, F1 -1은 동기화 BS(11)의 프리코딩 매트릭스의 인버스 매트릭스이고, H1 -1은 동기화 BS(11)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스이고, H2은 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스이고, F2은 비동기화 BS(12)의 프리코딩 매트릭스이다.
동기화 BS(11)의 제 1 전송 수단(1003)이 처리된 헤드 데이터 블록(F1 -1H1 -1H2F2S21)을 MS(2)로 전송하기 때문에, 비동기화 BS(12)의 제 1 지원 제어 디바이스의 제 4 전송 수단은 클리핑된 헤드 데이터 블록을 갖는 잔여 데이터(S22)를 MS(2)로 전송하고, MS(2)에 대해, MS(2)의 수신된 데이터는 y2 = H1F1F1 -1H1 -1H2F2S21 + H2F2S22 = H2F2S2 이고, 즉 DL 데이터의 모두는 비동기화 BS(12)에 속한다.
여기서, 송신 다이버시티의 송신 방식이 BS와 MS 사이에 이용된다면, 동기화 BS(11)는 비동기화 BS(12)의 처리된 헤드 데이터 블록을, 자신의 DL 데이터를 송신하기 위한 안테나를 이용함으로써 송신할 수 있지만; 스페이스 멀티플렉싱의 송신 방식이 BS와 MS 사이에 이용된다면, 동기화 BS(11)는 비동기화 BS(12)의 처리된 헤드 데이터 블록을 송신하기 위해 가외의 송신 안테나를 이용해야만 한다는 것을 유의한다.
유사하게, 비동기화 BS(13)에 대응하는 아웃-오브-동기화 정보가 0보다 작기 때문에, DL 데이터를 MS(2)로 전송할 때, 동기화 BS(11)의 제어 디바이스(100)의 제 1 전송 수단(1003)은 비동기화 BS(13)에 의해 전송된 DL 데이터의 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이터 블록을 처리하고, 처리된 테일 데이터 블록을 특정 시간 슬롯에서 동시에 MS(2)로 전송한다.
여기서, 특정 시간 슬롯은 DL 신호를 송신하기 위해 동기화 기지국(11)의 제 1 전송 수단(1003)에 의해 점유되는 시간 슬롯 내의, 아웃-오브-동기화 정보의 길이를 라스팅하는 최종 시간 슬롯이다.
따라서, 비동기화 BS(13)의 제 2 지원 제어 디바이스의 제 5 전송 수단은 아웃-오브-동기화 정보의 길이에 대한 송신 시작 순간을 연기하고, 다음으로 클리핑된 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이트 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
예를 들면, 비동기화 BS(13) 및 MS(2)의 아웃-오브-동기화 정보가 -0.1㎲이면, DL 데이터를 MS(2)로 전송할 때, 동기화 BS(11)의 제 1 전송 수단(1003)은 비동기화 BS(13)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 테일 데이터 블록을 처리하고, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 최종 시간 슬롯에서, 처리된 테일 데이터 블록을 MS(2)로 전송한다.
따라서, 비동기화 BS(13)의 제 2 지원 제어 디바이스의 제 5 전송 수단은 0.1㎲의 길이에 대한 송신 시작 순간을 연기하고, 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
제 3 로우의 상부는, 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에서 수신되는 비동기화 BS(13)로부터의 DL 데이터에 대응하고, 비동기화 BS(13)와 MS(2) 사이의 -0.1㎲과 같은 전파 지연으로 인해, 0.1㎲의 길이를 갖는 데이터 블록(도 4에서
Figure 112011080312729-pct00018
로 도시됨)은 종래 기술의 솔루션에서 MS(2)의 검출 윈도우의 외부에 폴링되는 것을 도 4로부터 확인할 수 있다. 본 발명의 솔루션을 이용한 이후에, 비동기화 BS(13)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 테일 데이터 블록(도 4에서
Figure 112011080312729-pct00019
로 도시됨)이, 동기화 BS(11)가 DL 데이터를 전송할 때, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 최종 시간 슬롯에서 비동기화 BS(13) 대신에 동기화 BS(11)의 제 1 전송 수단(1003)에 의해 전송되기 때문에, 비동기화 BS(13)의 제 2 지원 제어 디바이스의 제 5 전송 수단은 0.1㎲의 길이에 대한 송신 시작 순간을 연기하고, 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다. 그러므로, MS(2)에 의해 비동기화 BS(13)로부터 수신되는 DL 데이터(즉, 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록을 갖는 DL 데이터)가 MS(2)의 검출 윈도우 내에 완전히 폴링된다는 것을 제 3 로우의 하부의 본 발명의 솔루션으로부터 확인할 수 있다. 비동기화 BS(13) 대신에 동기화 BS(11)의 제 1 전송 수단(1003)에 의해 전송된 테일 데이터 블록은 MS(2)의 검출 윈도우 내에 폴링되고, 테일 데이터 블록은 도 4의 제 1 로우에 대응하는
Figure 112011080312729-pct00020
로 표시된다.
더욱이, 상기한 처리는 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스에 의해 전송될 테일 데이터 블록 및 비동기화 BS(13)의 프리코딩 매트릭스 뿐만 아니라, 동기화 BS(11)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 동기화 BS(11)의 프리코딩 매트릭스의 인버스 매트릭스를 곱한다.
구체적으로, 비동기화 BS(13)의 송신될 DL 데이터를 S3로 가정하면, 비동기화 BS(13) 대신에 동기화 BS(11)의 제 1 전송 수단(1003)에 의해 전송된 테일 데이터 블록은 S31이고, 잔여 데이터 블록은 S32 이고, 여기서 S3 = S31 + S32 이다.
비동기화 BS(13)의 테일 데이터 블록(S31)을 MS(2)로 전송하기 이전에, 동기화 BS(11)의 제 1 전송 수단(1003)은 먼저 테일 데이터 블록(S31)을 처리하며, 즉 테일 데이터 블록(S31)은 F1 -1H1 -1H3F3S31로 변환되고, 여기서, F1 -1은 동기화 BS(11)의 프리코딩 매트릭스의 인버스 매트릭스이고, H1 -1은 동기화 BS(11)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스이고, H3은 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스이고, F3은 비동기화 BS(13)의 프리코딩 매트릭스이다.
동기화 BS(11)의 제 1 전송 수단(1003)이 처리된 테일 데이터 블록(F1 -1H1 -1H3F3S31)을 MS(2)로 전송하기 때문에, 비동기화 BS(13)의 제 2 지원 제어 디바이스의 제 5 전송 수단은 클리핑된 테일 데이터 블록을 갖는 잔여 데이터(S32)를 MS(2)로 전송하고, MS(2)에 대해, MS(2)의 수신된 데이터는 y3 = H1F1F1 -1H1 -1H3F3S31 + H3F3S32 = H3F3S3 이고, 즉 DL 데이터의 모두는 비동기화 BS(13)에 속한다.
여기서, 송신 다이버시티의 송신 방식이 BS와 MS 사이에 이용된다면, 동기화 BS(11)는 비동기화 BS(13)의 처리된 테일 데이터 블록을, 자신의 DL 데이터를 송신하기 위한 안테나를 이용함으로써 송신할 수 있지만; 스페이스 멀티플렉싱의 송신 방식이 BS와 MS 사이에 이용된다면, 동기화 BS(11)는 비동기화 BS(13)의 처리된 테일 데이터 블록을 송신하기 위해 가외의 송신 안테나를 이용해야만 한다는 것을 유의한다.
상기에서, 다운링크 데이터를 MS(2)로 전송할 때, 동기화 BS(11)의 제어 디바이스(100)는 비동기화 BS(12) 및 비동기화 BS(13)의 데이터의 부분을 처리하고, 처리된 데이터의 부분을 특정 시간 슬롯들에서 동시에 MS(2)에 각각 송신하는 시나리오가 설명되었다.
하기에서, 도 2 및 도 5를 참조하여, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(12)가 비동기화 BS(13)의 데이터의 부분을 처리하고, 비동기화 BS(13)의 처리된 데이터의 부분을 특정 시간 슬롯들에서 동시에 MS(2)로 전송하며, DL 데이터를 MS(2)로 전송할 때, 동기화 BS(13)는 비동기화 BS(12)의 데이터의 부분을 처리하고 비동기화 BS(12)의 처리된 데이터의 부분을 특정 시간 슬롯들에서 동시에 MS(2)로 전송하는 시나리오들이 설명된다.
이전 컨텍스트의 도 2 및 도 5에 대한 설명들이 참조로서 함께 이용된다.
비동기화 BS(12)에 대해, 먼저, 비동기화 BS(12)의 제어 디바이스의 제 2 수신 수단은 X2 인터페이스를 통해 비동기화 BS(13)로부터 백홀 정보를 수신한다. 여기서, 비동기화 BS(12)의 제어 디바이스의 제 2 수신 수단에 의해 비동기화 BS(13)로부터 수신되는 백홀 메시지는, 비동기화 BS(13)로부터 MS(2)로 송신될 DL 데이터, 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스, 및 비동기화 BS(13) 및 MS(2)의 아웃-오브-동기화 정보, 즉 비동기화 BS(13)로부터 MS(2)로의 전파 지연을 포함한다.
다음으로, 비동기화 BS(12)의 제어 디바이스의 제 2 결정 수단은 비동기화 BS(13)로부터의 백홀 정보의 아웃-오브-동기화 정보가 0보다 큰지의 여부를 결정한다.
비동기화 BS(13)로부터 MS(2)로의 전파 거리가 동기화 BS(11)로부터 MS(2)로의 전파 거리보다 작기 때문에, 비동기화 BS(13)에 대응하는 아웃-오브-동기화 정보는 0보다 작다.
비동기화 BS(13)에 대응하는 아웃-오브-동기화 정보가 0보다 작기 때문에, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(12)의 제어 디바이스의 제 2 전송 수단은 비동기화 BS(13)에 의해 전송된 DL 데이터 내의 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이터 블록을 처리하고, 처리된 테일 데이터 블록을 특정 시간 슬롯에서 동시에 MS(2)로 전송한다.
여기서, 특정 시간 슬롯은 DL 데이터 송신을 위해 동기화 BS(12)의 제어 디바이스의 제 2 전송 수단에 의해 점유되는 시간 슬롯 내의, 아웃-오브-동기화 정보의 길이를 라스팅하는 최종 시간 슬롯이다.
따라서, 비동기화 BS(13)의 제 2 지원 제어 디바이스는 아웃-오브-동기화 정보의 길이에 대한 송신 시작 순간을 연기하고, 클리핑된 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
예를 들면, 비동기화 BS(13) 및 MS(2)의 아웃-오브-동기화 정보가 -0.1㎲이면, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(12)의 제어 디바이스의 제 2 전송 수단은 비동기화 BS(13)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 테일 데이터 블록을 처리하고, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 최종 시간 슬롯에서, 처리된 테일 데이터 블록을 MS(2)로 전송한다.
따라서, 비동기화 BS(13)의 제 2 지원 제어 디바이스의 제 5 전송 수단은 0.1㎲의 길이에 대한 송신 시작 순간을 연기하고, 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
제 3 로우의 상부는 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(13)로부터의 DL 데이터에 대응하고, 비동기화 BS(13)와 MS(2) 사이의 -0.1㎲과 같은 전파 지연 때문에, 0.1㎲의 길이의 데이터 블록(도 5에서
Figure 112011080312729-pct00021
로 도시됨)은 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 외부에 폴링된다는 것을 도 5로부터 확인할 수 있다. 본 발명의 솔루션을 이용한 후에는, 비동기화 BS(13)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 테일 데이터 블록(도 5에서
Figure 112011080312729-pct00022
로 도시됨)은 동기화 BS(12)가 DL 데이터를 전송할 때, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 최종 시간 슬롯에서 비동기화 BS(13) 대신에 비동기화 BS(12)의 제어 디바이스의 제 2 전송 수단에 의해 전송되기 때문에, 비동기화 BS(13)의 제 2 지원 제어 디바이스의 제 5 전송 수단은 0.1㎲의 길이에 대한 송신 시작 순간을 연기하고 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다. 그러므로, MS(2)에 의해 비동기화 BS(13)로부터 수신되는 DL 데이터(즉, 클리핑된 0.1㎲의 길이에 대응하는 테일 데이터 블록을 갖는 DL 데이터)는 MS(2)의 검출 윈도우 내에 완전히 폴링된다는 것을, 제 3 로우의 하부의 본 발명의 솔루션으로부터 확인할 수 있다. 비동기화 BS(13) 대신에 비동기화 BS(12)의 제어 디바이스의 제 2 전송 수단에 의해 전송된 테일 데이터 블록은 MS(2)의 검출 윈도우 내에 폴링되고, 테일 데이터 블록은 도 5의 제 2 로우의 하부에 대응하는
Figure 112011080312729-pct00023
로 표시된다.
더욱이, 상기한 처리는 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스에 의해 전송될 테일 데이터 블록 및 비동기화 BS(13)의 프리코딩 매트릭스 뿐만 아니라, 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 비동기화 BS(12)의 프리코딩 매트릭스의 인버스 매트릭스를 곱한다.
구체적으로, 비동기화 BS(13)의 송신될 DL 데이터를 S3로 가정하면, 비동기화 BS(13) 대신에 비동기화 BS(12)의 제어 디바이스의 제 2 전송 수단에 의해 전송된 테일 데이터 블록은 S31이고, 잔여 데이터 블록은 S32 이고, 여기서 S3 = S31 + S32 이다.
비동기화 BS(13)의 테일 데이터 블록(S31)을 MS(2)로 전송하기 이전에, 비동기화 BS(12)의 제어 디바이스의 제 2 전송 수단은 먼저 테일 데이터 블록(S31)을 처리하며, 즉 테일 데이터 블록(S31)은 F2 -1H2 -1H3F3S31로 변환되고, 여기서, F2 -1은 비동기화 BS(12)의 프리코딩 매트릭스의 인버스 매트릭스이고, H2 -1은 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스이고, H3은 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스이고, F3은 비동기화 BS(13)의 프리코딩 매트릭스이다.
비동기화 BS(12)의 제어 디바이스의 제 2 전송 수단이 처리된 테일 데이터 블록(F2 -1H2 -1H3F3S31)을 MS(2)로 전송하기 때문에, 비동기화 BS(13)의 제 2 지원 제어 디바이스의 제 5 전송 수단은 클리핑된 테일 데이터 블록을 갖는 잔여 데이터(S32)를 MS(2)로 전송하고, MS(2)에 대해, MS(2)의 수신된 데이터는 y3 = H2F2F2 -1H2 -1H3F3S31 + H3F3S32 = H3F3S3 이고, 즉 DL 데이터의 모두는 비동기화 BS(13)에 속한다.
여기서, 송신 다이버시티의 송신 방식이 BS와 MS 사이에 이용된다면, 비동기화 BS(12)는 비동기화 BS(13)의 처리된 테일 데이터 블록을, 자신의 DL 데이터를 송신하기 위한 안테나를 이용함으로써 송신할 수 있지만; 스페이스 멀티플렉싱의 송신 방식이 BS와 MS 사이에 이용된다면, 비동기화 BS(12)는 비동기화 BS(13)의 처리된 테일 데이터 블록을 송신하기 위해 가외의 송신 안테나를 이용해야만 한다는 것을 유의한다.
유사하게, 비동기화 BS(13)에 대해, 먼저, 비동기화 BS(13)의 제어 디바이스의 제 3 수신 수단은 X2 인터페이스를 통해 비동기화 BS(12)로부터 백홀 정보를 수신한다. 여기서, 비동기화 BS(13)의 제어 디바이스의 제 3 수신 수단에 의해 비동기화 BS(12)로부터 수신되는 백홀 정보는 비동기화 BS(12)로부터 MS(2)로 송신될 DL 데이터, 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스, 및 비동기화 BS(12) 및 MS(2)의 아웃-오브-동기화 정보, 즉 비동기화 BS(12)로부터 MS(2)로의 전파 지연을 포함한다.
다음으로, 비동기화 BS(13)의 제어 디바이스의 제 3 결정 수단은 비동기화 BS(12)로부터의 백홀 정보의 아웃-오브-동기화 정보가 0보다 큰지의 여부를 결정한다.
비동기화 BS(12)로부터 MS(2)로의 전파 거리가 동기화 BS(11)로부터 MS(2)로의 전파 거리보다 크기 때문에, 비동기화 BS(12)에 대응하는 아웃-오브-동기화 정보는 0보다 크다.
비동기화 BS(12)에 대응하는 아웃-오브-동기화 정보가 0보다 크기 때문에, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(13)의 제어 디바이스의 제 3 전송 수단은 비동기화 BS(12)에 의해 전송된 DL 데이터 내의 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록을 처리하고, 처리된 헤드 데이터 블록을 특정 시간 슬롯에서 동시에 MS(2)로 전송한다.
여기서, 특정 시간 슬롯은 DL 신호를 송신하기 위해 동기화 기지국(13)의 제어 디바이스의 제 3 전송 수단에 의해 점유되는 시간 슬롯 내의, 아웃-오브-동기화 정보의 길이를 라스팅하는 최종 시간 슬롯이다.
따라서, 비동기화 BS(12)의 제 1 지원 제어 디바이스의 제 4 전송 수단은 클리핑된 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
예를 들면, 비동기화 BS(12) 및 MS(2)의 아웃-오브-동기화 정보가 0.1㎲이면, DL 데이터를 MS(2)로 전송할 때, 비동기화 BS(13)의 제어 디바이스의 제 3 전송 수단은 비동기화 BS(12)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 처리하고, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 시작 시간 슬롯에서, 처리된 헤드 데이터 블록을 MS(2)로 전송한다.
따라서, 비동기화 BS(12)의 제 1 지원 제어 디바이스의 제 4 전송 수단은 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록과 함께 송신될 DL 데이터를 MS(2)로 전송한다.
제 2 로우의 상부는 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 내에 수신되는 비동기화 BS(12)로부터의 DL 데이터에 대응하고, 비동기화 BS(12)와 MS(2) 사이의 0.1㎲과 같은 전파 지연 때문에, 0.1㎲의 길이의 데이터 블록(도 5에서
Figure 112011080312729-pct00024
로 도시됨)은 종래 기술의 솔루션에서 MS(2)의 검출 윈도우 외부에 폴링된다는 것을 도 5로부터 확인할 수 있다. 본 발명의 솔루션을 이용한 후에는, 비동기화 BS(12)에 의해 전송된 DL 데이터의 0.1㎲의 길이에 대응하는 헤드 데이터 블록(도 5에서
Figure 112011080312729-pct00025
로 도시됨)은 비동기화 BS(13)가 DL 데이터를 전송할 때, DL 데이터를 동시에 전송하기 위해 0.1㎲의 길이의 시작 시간 슬롯에서 비동기화 BS(12) 대신에 비동기화 BS(13)의 제어 디바이스의 제 3 전송 수단에 의해 전송되기 때문에, 비동기화 BS(12)의 제 1 지원 제어 디바이스의 제 4 전송 수단에 의해 MS(2)로 전송되는 DL 데이터는 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 갖는 DL 데이터이다. 그러므로, MS(2)에 의해 비동기화 BS(12)로부터 수신되는 DL 데이터(즉, 클리핑된 0.1㎲의 길이에 대응하는 헤드 데이터 블록을 갖는 DL 데이터)는 MS(2)의 검출 윈도우 내에 완전히 폴링된다는 것을, 제 2 로우의 하부의 본 발명의 솔루션으로부터 확인할 수 있다. 그리고, 비동기화 BS(12) 대신에 비동기화 BS(13)의 제어 디바이스의 제 3 전송 수단에 의해 전송된 헤드 데이터 블록은 MS(2)의 검출 윈도우 내에 폴링되고, 헤드 데이터 블록은 도 5의 제 3 로우의 하부에 대응하는
Figure 112011080312729-pct00026
로 표시된다.
더욱이, 상기한 처리는 비동기화 BS(13)의 제어 디바이스의 제 3 전송 수단이 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스에 의해 전송될 헤드 데이터 블록 및 비동기화 BS(12)의 프리코딩 매트릭스 뿐만 아니라, 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 비동기화 BS(13)의 프리코딩 매트릭스의 인버스 매트릭스를 곱한다.
구체적으로, 비동기화 BS(12)의 송신될 DL 데이터를 S2로 가정하면, 비동기화 BS(12) 대신에 비동기화 BS(13)의 제어 디바이스의 제 3 전송 수단에 의해 전송된 헤드 데이터 블록은 S21이고, 잔여 데이터 블록은 S22 이고, 여기서 S2 = S21 + S22 이다.
비동기화 BS(12)의 헤드 데이터 블록(S21)을 MS(2)로 전송하기 이전에, 비동기화 BS(13)의 제어 디바이스의 제 3 전송 수단은 먼저 헤드 데이터 블록(S21)을 처리하며, 즉 헤드 데이터 블록(S21)은 F3 -1H3 -1H2F2S21로 변환되고, 여기서, F3 -1은 비동기화 BS(13)의 프리코딩 매트릭스의 인버스 매트릭스이고, H3 -1은 비동기화 BS(13)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스의 인버스 매트릭스이고, H2은 비동기화 BS(12)로부터 MS(2)로의 DL 채널의 채널 송신 매트릭스이고, F2은 비동기화 BS(12)의 프리코딩 매트릭스이다.
비동기화 BS(13)의 제어 디바이스의 제 3 전송 수단이 처리된 헤드 데이터 블록(F3 -1H3 -1H2F2S21)을 MS(2)로 전송하기 때문에, 비동기화 BS(12)의 제 1 지원 제어 디바이스의 제 4 전송 수단은 클리핑된 헤드 데이터 블록을 갖는 잔여 데이터(S22)를 MS(2)로 전송하고, MS(2)에 대해, MS(2)의 수신된 데이터는 y2 = H3F3F3 -1H3 -1H2F2S21 + H2F2S22 = H2F2S2 이고, 즉 DL 데이터의 모두는 비동기화 BS(12)에 속한다.
여기서, 송신 다이버시티의 송신 방식이 BS와 MS 사이에 이용된다면, 비동기화 BS(13)는 비동기화 BS(12)의 처리된 헤드 데이터 블록을, 자신의 DL 데이터를 송신하기 위한 안테나를 이용함으로써 송신할 수 있지만; 스페이스 멀티플렉싱의 송신 방식이 BS와 MS 사이에 이용된다면, 비동기화 BS(13)는 비동기화 BS(12)의 처리된 헤드 데이터 블록을 송신하기 위해 가외의 송신 안테나를 이용해야만 한다는 것을 유의한다.
본 발명의 상세한 실시예들이 상기에서 설명되었으며, 본 발명은 상기 특정 실시예들로 제한되는 것이 아니라, 당업자들이 첨부된 청구범위의 범위 내에서 여러 종류의 변형 또는 변경을 이룰 수 있음을 이해할 필요가 있다.
2: 이동국 11, 12, 13: 기지국
100: 제어 디바이스 1001: 제 1 수신 수단
1002: 제 1 결정 수단 1003: 제 1 전송 수단

Claims (18)

  1. COMP 송신에 기반하는 무선 통신 시스템의 기지국에서의 전파 지연을 제어하기 위한 방법에 있어서,
    이동국에 다운링크 데이터를 전송할 때, 하나 이상의 다른 비동기화 기지국들의 데이터의 부분을 처리하고, 상기 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 상기 이동국으로 전송하는 단계를 포함하고,
    상기 기지국이 동기화 기지국이고, 비동기화 기지국에 대응하는 아웃-오브-동기화 정보(out-of-synchronization information)가 0보다 클 때, 상기 특정 시간 슬롯은 다운링크 신호 전송을 위해 상기 동기화 기지국에 의해 점유되는 시간 슬롯 내의, 상기 아웃-오브-동기화 정보의 길이를 라스팅(lasting)하는 시작 시간 슬롯이고,
    상기 기지국이 동기화 기지국이고, 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작을 때, 상기 특정 시간 슬롯은 다운링크 신호 전송을 위해 상기 동기화 기지국에 의해 점유되는 시간 슬롯 내의, 상기 아웃-오브-동기화 정보의 길이를 라스팅하는 최종 시간 슬롯이며,
    상기 기지국이 비동기화 기지국이고, 이 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 클 때, 상기 특정 시간 슬롯은 다운링크 신호 전송을 위해 상기 비동기화 기지국에 의해 점유되는 시간 슬롯 내의, 상기 아웃-오브-동기화 정보의 길이를 라스팅하는 최종 시간 슬롯이고,
    상기 기지국이 비동기화 기지국이고, 이 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작을 때, 상기 특정 시간 슬롯은 다운링크 신호 전송을 위해 상기 비동기화 기지국에 의해 점유되는 시간 슬롯 내의, 상기 아웃-오브-동기화 정보의 길이를 라스팅하는 시작 시간 슬롯인
    전파 지연 제어 방법.
  2. 제 1 항에 있어서,
    상기 기지국이 동기화 기지국일 때,
    상기 방법은:
    a. X2 인터페이스를 통해 상기 하나 이상의 다른 비동기화 기지국들로부터 하나 이상의 백홀(backhaul) 메시지들을 각각 수신하는 단계;
    b. 상기 하나 이상의 백홀 메시지들 각각의 아웃-오브-동기화(out-of-synchronization) 정보가 각각 0보다 큰지의 여부를 결정하는 단계;
    c. 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 크면, 다운링크 데이터를 상기 이동국으로 전송할 때, 상기 비동기화 기지국에 의해 전송된 다운링크 데이터의 상기 아웃-오브-동기화 정보의 길이에 대응하는 헤드(head) 데이터 블록을 처리하고, 상기 처리된 헤드 데이터 블록을 특정 시간 슬롯에서 동시에 상기 이동국으로 전송하는 단계; 및
    d. 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작으면, 다운링크 데이터를 상기 이동국으로 전송할 때, 상기 비동기화 기지국에 의해 전송된 다운링크 데이터의 상기 아웃-오브-동기화 정보의 길이에 대응하는 테일(tail) 데이터 블록을 처리하고, 상기 처리된 테일 데이터 블록을 특정 시간 슬롯에서 동시에 상기 이동국으로 전송하는 단계를 포함하는, 전파 지연 제어 방법.
  3. 제 2 항에 있어서,
    상기 헤드/테일 데이터 블록을 처리하는 단계는:
    상기 비동기화 기지국으로부터 상기 이동국으로의 다운링크 채널의 채널 송신 매트릭스 및 상기 비동기화 기지국의 프리코딩 매트릭스 뿐만 아니라, 상기 동기화 기지국으로부터 상기 이동국으로의 다운링크 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 상기 동기화 기지국의 프리코딩 매트릭스의 인버스 매트릭스에 의해 전송될 상기 헤드/테일 데이터 블록을 곱하는 단계를 포함하는, 전파 지연 제어 방법.
  4. 제 1 항에 있어서,
    상기 기지국이 비동기화 기지국이고, 상기 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 클 때,
    상기 방법은:
    ⅰ. X2 인터페이스를 통해 하나 이상의 다른 비동기화 기지국들로부터 하나 이상의 백홀 메시지들을 각각 수신하는 단계;
    ⅱ. 상기 하나 이상의 백홀 메시지들 각각의 아웃-오브-동기화 정보가 각각 0보다 작은지의 여부를 결정하는 단계; 및
    ⅲ. 다른 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작으면, 다운링크 데이터를 상기 이동국으로 전송할 때, 상기 다른 비동기화 기지국에 의해 전송된 다운링크 데이터의 상기 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이터 블록을 처리하고, 상기 처리된 테일 데이터 블록을 특정 시간 슬롯에서 상기 이동국으로 전송하는 단계를 포함하는
    전파 지연 제어 방법.
  5. 제 4 항에 있어서,
    상기 테일 데이터 블록을 처리하는 단계는:
    상기 다른 비동기화 기지국으로부터 상기 이동국으로의 다운링크 채널의 채널 송신 매트릭스 및 상기 다른 비동기화 기지국의 프리코딩 매트릭스 뿐만 아니라, 상기 비동기화 기지국으로부터 상기 이동국으로의 다운링크 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 상기 비동기화 기지국의 프리코딩 매트릭스의 인버스 매트릭스에 의해 전송될 상기 테일 데이터 블록을 곱하는 단계를 포함하는, 전파 지연 제어 방법.
  6. 제 1 항에 있어서,
    상기 기지국이 비동기화 기지국이고, 상기 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작을 때,
    상기 방법은:
    ⅰ'. X2 인터페이스를 통해 상기 하나 이상의 다른 동기화 기지국들로부터 하나 이상의 백홀 메시지들을 각각 수신하는 단계;
    ⅱ'. 상기 하나 이상의 백홀 메시지들의 아웃-오브-동기화 정보가 각각 0보다 큰지의 여부를 결정하는 단계; 및
    ⅲ'. 다른 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 크면, 다운링크 데이터를 상기 이동국으로 전송할 때, 상기 다른 비동기화 기지국에 의해 전송된 다운링크 데이터의 상기 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록을 처리하고, 상기 처리된 헤드 데이터 블록을 특정 시간 슬롯에서 상기 이동국으로 전송하는 단계를 포함하는
    전파 지연 제어 방법.
  7. 제 6 항에 있어서,
    상기 헤드 데이터 블록을 처리하는 단계는:
    상기 다른 비동기화 기지국으로부터 상기 이동국으로의 다운링크 채널의 채널 송신 매트릭스 및 상기 다른 비동기화 기지국의 프리코딩 매트릭스 뿐만 아니라, 상기 비동기화 기지국으로부터 상기 이동국으로의 다운링크 채널의 채널 송신 매트릭스의 인버스 매트릭스 및 상기 비동기화 기지국의 프리코딩 매트릭스의 인버스 매트릭스에 의해 전송될 상기 헤드 데이터 블록을 곱하는 단계를 포함하는, 전파 지연 제어 방법.
  8. 삭제
  9. 삭제
  10. COMP 송신에 기반하는 무선 통신 시스템의 기지국에서의 전파 지연을 제어하기 위한 제어 디바이스에 있어서,
    상기 제어 디바이스는, 다운링크 데이터를 이동국으로 전송할 때, 하나 이상의 다른 비동기화 기지국들의 데이터의 부분을 처리하고, 상기 처리된 데이터의 부분을 하나 이상의 특정 시간 슬롯들에서 동시에 상기 이동국으로 전송하기 위해 이용되며,
    상기 기지국이 동기화 기지국이고, 비동기화 기지국에 대응하는 아웃-오브-동기화 정보(out-of-synchronization information)가 0보다 클 때, 상기 특정 시간 슬롯은 다운링크 신호 전송을 위해 상기 동기화 기지국에 의해 점유되는 시간 슬롯 내의, 상기 아웃-오브-동기화 정보의 길이를 라스팅(lasting)하는 시작 시간 슬롯이고,
    상기 기지국이 동기화 기지국이고, 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작을 때, 상기 특정 시간 슬롯은 다운링크 신호 전송을 위해 상기 동기화 기지국에 의해 점유되는 시간 슬롯 내의, 상기 아웃-오브-동기화 정보의 길이를 라스팅하는 최종 시간 슬롯이며,
    상기 기지국이 비동기화 기지국이고, 이 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 클 때, 상기 특정 시간 슬롯은 다운링크 신호 전송을 위해 상기 비동기화 기지국에 의해 점유되는 시간 슬롯 내의, 상기 아웃-오브-동기화 정보의 길이를 라스팅하는 최종 시간 슬롯이고,
    상기 기지국이 비동기화 기지국이고, 이 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작을 때, 상기 특정 시간 슬롯은 다운링크 신호 전송을 위해 상기 비동기화 기지국에 의해 점유되는 시간 슬롯 내의, 상기 아웃-오브-동기화 정보의 길이를 라스팅하는 시작 시간 슬롯인
    제어 디바이스.
  11. 제 10 항에 있어서,
    상기 기지국이 동기화 기지국일 때, 상기 제어 디바이스는:
    X2 인터페이스를 통해 상기 하나 이상의 다른 비동기화 기지국들로부터 하나 이상의 백홀 메시지들을 각각 수신하는 제 1 수신 수단;
    상기 하나 이상의 백홀 메시지들 각각의 아웃-오브-동기화 정보가 각각 0보다 큰지의 여부를 결정하는 제 1 결정 수단; 및
    다른 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 크면, 다운링크 데이터를 상기 이동국으로 전송할 때, 상기 비동기화 기지국에 의해 전송된 다운링크 데이터의 상기 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록을 처리하고, 상기 처리된 헤드 데이터 블록을 특정 시간 슬롯에서 동시에 상기 이동국으로 전송하는 제 1 전송 수단을 포함하고,
    상기 제 1 전송 수단은 또한, 상기 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작으면, 다운링크 데이터를 상기 이동국으로 전송할 때, 상기 비동기화 기지국에 의해 전송된 다운링크 데이터의 상기 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이터 블록을 처리하고, 상기 처리된 테일 데이터 블록을 특정 시간 슬롯에서 동시에 상기 이동국으로 전송하기 위해 이용되는
    제어 디바이스.
  12. 제 10 항에 있어서,
    상기 기지국이 비동기화 기지국이고, 상기 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 클 때, 상기 제어 디바이스는:
    X2 인터페이스를 통해 하나 이상의 다른 비동기화 기지국들로부터 하나 이상의 백홀 메시지들을 각각 수신하는 제 2 수신 수단;
    상기 하나 이상의 백홀 메시지들 각각의 아웃-오브-동기화 정보가 각각 0보다 작은지의 여부를 결정하는 제 2 결정 수단; 및
    다른 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작으면, 다운링크 데이터를 상기 이동국으로 전송할 때, 상기 다른 비동기화 기지국에 의해 전송된 다운링크 데이터의 상기 아웃-오브-동기화 정보의 길이에 대응하는 테일 데이터 블록을 처리하고, 상기 처리된 테일 데이터 블록을 특정 시간 슬롯에서 상기 이동국으로 전송하는 제 2 전송 수단을 포함하는
    제어 디바이스.
  13. 제 10 항에 있어서,
    상기 기지국이 비동기화 기지국이고, 상기 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 작을 때, 상기 제어 디바이스는:
    X2 인터페이스를 통해 상기 하나 이상의 다른 비동기화 기지국들로부터 하나 이상의 백홀 메시지들을 각각 수신하는 제 3 수신 수단;
    상기 하나 이상의 백홀 메시지들 각각의 아웃-오브-동기화 정보가 각각 0보다 큰지의 여부를 결정하는 제 3 결정 수단; 및
    다른 비동기화 기지국에 대응하는 아웃-오브-동기화 정보가 0보다 크면, 다운링크 데이터를 상기 이동국으로 전송할 때, 상기 다른 비동기화 기지국에 의해 전송된 다운링크 데이터의 상기 아웃-오브-동기화 정보의 길이에 대응하는 헤드 데이터 블록을 처리하고, 상기 처리된 헤드 데이터 블록을 특정 시간 슬롯에서 상기 이동국으로 전송하는 제 3 전송 수단을 포함하는
    제어 디바이스.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020117024164A 2009-03-18 2010-03-17 협력 멀티―포인트 송신 시스템에서의 송신 지연을 제어하기 위한 방법 및 디바이스 Expired - Fee Related KR101337944B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200910047747.1 2009-03-18
CN2009100477471A CN101841361B (zh) 2009-03-18 2009-03-18 在协同多点传输系统中控制传输时延的方法和装置
PCT/CN2010/071089 WO2010105556A1 (zh) 2009-03-18 2010-03-17 在协同多点传输系统中控制传输时延的方法和装置

Publications (2)

Publication Number Publication Date
KR20110129468A KR20110129468A (ko) 2011-12-01
KR101337944B1 true KR101337944B1 (ko) 2013-12-09

Family

ID=42739206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117024164A Expired - Fee Related KR101337944B1 (ko) 2009-03-18 2010-03-17 협력 멀티―포인트 송신 시스템에서의 송신 지연을 제어하기 위한 방법 및 디바이스

Country Status (7)

Country Link
US (1) US20120014312A1 (ko)
EP (1) EP2410798A1 (ko)
JP (1) JP5260789B2 (ko)
KR (1) KR101337944B1 (ko)
CN (1) CN101841361B (ko)
BR (1) BRPI1009304A2 (ko)
WO (1) WO2010105556A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102014216B (zh) * 2010-12-28 2013-06-12 中国科学院国家授时中心 一种公共电话交换网信道传输时延的检测方法与装置
CN102958084B (zh) * 2011-08-23 2018-03-02 中兴通讯股份有限公司 一种时延差的纠正方法和系统
CN102547968B (zh) * 2012-01-16 2014-09-10 电信科学技术研究院 一种协作多点传输下行同步方法及装置
CN102685874B (zh) * 2012-04-12 2018-11-23 南京中兴新软件有限责任公司 一种多个接入点间偏差校准方法、系统和装置
CN103582151A (zh) * 2012-07-23 2014-02-12 中兴通讯股份有限公司 随机接入方法及接收机
KR101694084B1 (ko) * 2013-01-15 2017-01-06 후지쯔 가부시끼가이샤 eNB 간 기능들을 협상하기 위한 방법, 그것을 위한 장치 및 시스템
KR20150134401A (ko) 2013-04-23 2015-12-01 후지쯔 가부시끼가이샤 통신 시스템, 통신 방법, 유저 단말기, 제어 방법 및 접속 기지국
EP2800429A1 (en) * 2013-05-03 2014-11-05 Alcatel Lucent Communication system comprising a plurality of communication nodes
CN105723786B (zh) * 2014-03-21 2019-05-10 华为技术有限公司 一种配置频率资源位置的方法和装置
CN109151920B (zh) * 2017-06-16 2021-07-20 成都鼎桥通信技术有限公司 同步信号的发送方法和基站
US10820290B2 (en) 2018-08-13 2020-10-27 At&T Intellectual Property I, L.P. Over the air synchronization by means of a protocol in a next generation wireless network
EP3874773A4 (en) 2018-12-11 2022-01-26 Zhejiang Dahua Technology Co., Ltd SYSTEMS AND METHODS FOR DETERMINING THE POSITION AND DISTANCE OF A TERMINAL
CN109714700B (zh) * 2018-12-11 2021-02-02 浙江大华技术股份有限公司 一种同步方法、定位方法、主基站及定位系统
US11064449B2 (en) * 2019-08-16 2021-07-13 At&T Intellectual Property I, L.P. Over the air synchronization of network nodes
CN111679247A (zh) * 2020-06-17 2020-09-18 广东博智林机器人有限公司 信号发送方法及系统、目标定位方法、存储介质、处理器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014376A (en) * 1996-09-18 2000-01-11 Motorola, Inc. Method for over-the-air synchronization adjustment in a communication system
US6433739B1 (en) * 1998-03-17 2002-08-13 Qualcomm, Incorporated Method and apparatus for synchronizing base stations using remote synchronizing stations
JP3376444B2 (ja) * 2000-07-07 2003-02-10 松下電器産業株式会社 無線通信システムの基地局装置及びタイミング調整方法
GB0612139D0 (en) * 2006-06-19 2006-08-02 Nokia Corp Synchronising wireless transmission of user data
US7701923B2 (en) * 2006-07-10 2010-04-20 Motorola, Inc. Method and apparatus for frame synchronization in a communication network
CN101166073A (zh) * 2006-10-17 2008-04-23 株式会社Ntt都科摩 一种应用于多跳通信系统的协作分集通信方法
US8149726B2 (en) * 2007-01-04 2012-04-03 Industrial Technology Research Institute Wireless communication system and method
EP2012446A1 (en) * 2007-07-06 2009-01-07 Nokia Corporation Higher layer synchronization between base stations
JP5147476B2 (ja) * 2008-03-17 2013-02-20 株式会社日立製作所 無線通信システム、基地局およびデータ送信タイミング制御方法
US8185060B2 (en) * 2008-04-22 2012-05-22 Qualcomm Incorporated Serving base station selection using backhaul quality information
JP5392268B2 (ja) * 2009-01-05 2014-01-22 富士通株式会社 通信装置、移動局および通信制御方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Hongyuan Zhang et al. "Asynchronous interference mitigation in cooperative base station systems"(2008.01.31.) *
Hongyuan Zhang et al. "Asynchronous interference mitigation in cooperative base station systems"(2008.01.31.)*
Nosratinia, A. et al. "Cooperative communication in wireless networks"(2004.10.31.) *
Nosratinia, A. et al. "Cooperative communication in wireless networks"(2004.10.31.)*

Also Published As

Publication number Publication date
EP2410798A1 (en) 2012-01-25
JP2012521112A (ja) 2012-09-10
JP5260789B2 (ja) 2013-08-14
CN101841361B (zh) 2012-11-07
BRPI1009304A2 (pt) 2016-03-08
US20120014312A1 (en) 2012-01-19
WO2010105556A1 (zh) 2010-09-23
CN101841361A (zh) 2010-09-22
KR20110129468A (ko) 2011-12-01

Similar Documents

Publication Publication Date Title
KR101337944B1 (ko) 협력 멀티―포인트 송신 시스템에서의 송신 지연을 제어하기 위한 방법 및 디바이스
US11019583B2 (en) Method for network-assisted uplink time advance for extreme range support
EP2156574B1 (en) Methods, computer program products and apparatus providing improved use of relays in wireless communication
US8792422B2 (en) Transferring method, relay station and base station for uplink feedback information in relay link
CN109245809B (zh) 上行多用户数据传输方法及上行多用户输入输出系统
EP2343935B1 (en) Method of uplink synchronization and related communication device
CN103298113B (zh) 端到端d2d通信方法和d2d通信设备
US20120002576A1 (en) Method and system for avoiding interference caused by non-synchronization in relay tdd system
CN111988850B (zh) 一种用于无线通信的通信节点中的方法和装置
WO2010131487A1 (ja) 無線通信端末及び通信方法
TW201838466A (zh) 處理量測間距的裝置及方法
CN102036359A (zh) 上行传输信息的发送方法和设备
CN102148784B (zh) 中继系统中基站与中继站之间通信的方法、系统及装置
CN101389053B (zh) 一种多媒体广播组播业务的传输方法和系统
CN111050298A (zh) 一种同步信号的发送方法和通信设备
EP2381726B1 (en) A method for a random access procedure between a base station and user terminals, a base station and a user terminal therefor
US11929947B2 (en) Fairness and complexity constrained uplink transmission using coordinated multipoint (CoMP) non-orthogonal multiple access (NOMA)
KR20160092869A (ko) 이동통신시스템에서 상향링크 협력 다중안테나 송수신 방법 및 장치
CN103124191B (zh) 一种混合自组织网络中传输数据的方法和设备
JP2012044247A (ja) 無線アクセス制御方法、及び無線通信システム
US20090022083A1 (en) Method of synchronizing frame in mmr network
CN120224398A (zh) 无线通信方法及相关装置
KR100939440B1 (ko) 기지국의 서비스 범위 확장을 위한 시스템 및 방법
KR20180082260A (ko) 기지국, 단말, 그리고 이들의 상향 링크 데이터, 하향 링크 데이터의 전송 방법
CN109155996A (zh) 子帧配置方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
PA0105 International application

Patent event date: 20111014

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111014

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121226

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130723

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20121226

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20130723

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20111014

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20131115

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20131023

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20130723

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20111014

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170912