[go: up one dir, main page]

KR101337195B1 - 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치 - Google Patents

액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치 Download PDF

Info

Publication number
KR101337195B1
KR101337195B1 KR1020080099401A KR20080099401A KR101337195B1 KR 101337195 B1 KR101337195 B1 KR 101337195B1 KR 1020080099401 A KR1020080099401 A KR 1020080099401A KR 20080099401 A KR20080099401 A KR 20080099401A KR 101337195 B1 KR101337195 B1 KR 101337195B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
substrate
electrode
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080099401A
Other languages
English (en)
Other versions
KR20100040353A (ko
Inventor
한상국
문교호
정승우
김정연
김지숙
최훈
이철구
박상무
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080099401A priority Critical patent/KR101337195B1/ko
Priority to JP2009188903A priority patent/JP2010093234A/ja
Priority to CN2009101717788A priority patent/CN101726947B/zh
Priority to US12/561,553 priority patent/US8879012B2/en
Publication of KR20100040353A publication Critical patent/KR20100040353A/ko
Application granted granted Critical
Publication of KR101337195B1 publication Critical patent/KR101337195B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한 액정표시장치가 개시된다.
본 발명에 따른 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한 액정표시장치는 광 누설전류를 감소시킬 수 있는 차단막(Shielding Metal)을 이용하여 광 손실을 제거함으로써 광 누설전류를 최소화하여 화질을 향상시킬 수 있다.
누설전류, 차단막(Shielding Metal), 박막트랜지스터

Description

액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한 액정표시장치{Array substrate for liquid crystal display device and manufacturing method thereof, liquid crystal display device having the same}
본 발명은 액정표시장치에 관한 것으로, 특히 광누설전류를 최소화하여 화질을 향상시킬 수 있는 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한 액정표시장치에 관한 것이다.
일반적인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열된 액정패널과 상기 액정패널을 구동하기 위한 구동회로 및 상기 액정패널에 일정한 빛을 공급하기 위한 백라이트 유닛을 포함한다.
상기 액정패널에는 다수의 게이트라인들과 다수의 데이터라인들이 교차하게 배열되고, 상기 게이트라인들과 데이터라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다. 상기 화소전극들 각각은 스위칭 소자인 박막트랜지스터의 소스 단자 및 드레인 단자를 경유하여 상기 데이터라인에 접 속된다. 상기 박막트랜지스터는 상기 게이트라인에 인가된 스캔펄스에 의해 턴-온되어, 상기 데이터라인의 데이터 신호가 상기 화소전극에 충전되도록 한다.
상기 액정패널은 두개의 기판(상부 및 하부 기판)과 상기 두개의 기판 사이에 형성된 액정층으로 이루어진다. 상기 두개의 기판 중 상부 기판에는 컬러필터와 블랙매트릭스가 형성되고, 하부 기판에는 상기 블랙매트릭스와 대응되게 박막트랜지스터(TFT)가 형성된다.
상기 백라이트 유닛의 광원으로부터 출사된 광이 상기 액정패널의 상부 기판의 컬러필터 및 블랙매트릭스와, 액정층을 구성하는 액정셀들에 의해 반사되어 상기 박막트랜지스터의 채널층에 영향을 미치게 된다. 이로인해, 화소전극에 충전된 픽셀전압에 영향을 미치게 되고 상기 데이터라인에 공급된 실제 데이터 신호와 상기 화소전극에 충전된 픽셀전압에 차이가 발생하게 되어 원하지 않는 화상이 표시되는 등의 화질저하 문제가 발생하게 된다.
상기 박막트랜지스터의 채널층은 빛에 영향을 받기 때문에 상부기판의 컬러필터와 블랙매트릭스 및 액정셀에 의해 반사된 광이 상기 박막트랜지스터의 채널층으로 들어오게 되면 상기 채널층에 누설전류가 발생하게 된다. 이로인해, 화소전극에 충전된 픽셀전압에 영향을 미쳐 원하지 않는 패턴들이 발생하는 등의 화질저하가 발생하게 된다.
본 발명은 박막트랜지스터의 채널층과 대응되도록 보호층 상에 차단막을 형성하여 컬러필터와 블랙매트릭스 및 액정셀에 의해 반사되는 광을 차단함으로써 박막트랜지스터의 채널층의 누설전류로 인한 화질저하를 최소화할 수 있는 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한 액정표시장치를 제공함에 그 목적이 있다.
또한, 본 발명은 화질을 향상시킬 수 있는 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한 액정표시장치를 제공함에 그 목적이 있다.
본 발명의 실시예에 따른 액정표시장치용 어레이기판은 기판과, 상기 기판 상에 형성된 게이트 전극과, 상기 게이트 전극이 형성된 기판 상에 형성된 게이트 절연막과, 상기 게이트 절연막이 형성된 기판 상에 상기 게이트 전극에 대응되도록 형성된 반도체층과, 상기 반도체층이 형성된 기판 상에 서로 이격된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극이 형성된 기판의 전면에 형성된 보호층과, 상기 보호층 상에 상기 게이트 전극과 대응되게 위치한 차단막 및 상기 보호층 상에 상기 차단막과 이격되며 상기 드레인 전극과 컨택홀을 통해 전기적으로 접속된 화소전극을 포함한다.
본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 게이트 전극을 형성하는 제1 마스크 공정 단계 와, 상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막이 형성된 기판 상에 상기 게이트 전극에 대응되도록 액티브층과, 상기 액티브층 상에 서로 이격된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극과 상기 액티브층 사이에 오믹 콘택층을 형성하는 제2 마스크 공정 단계와, 상기 소스 및 드레인 전극과 상기 오믹 콘택층이 형성된 기판 상에 보호층을 형성하는 단계와, 상기 드레인 전극의 일부가 노출되도록 상기 보호층 상에 컨택홀을 형성하는 제3 마스크 공정 단계와, 상기 보호층 상에 드레인 전극과 컨택홀을 통해 접속하는 화소전극과, 상기 보호층 상에 상기 화소전극과 동시에 형성되며 상기 게이트 전극과 대응되도록 위치하는 차단막을 형성하는 제4 마스크 공정 단계를 포함한다.
본 발명의 실시예에 따른 액정표시장치는 액정패널과, 상기 액정패널로 광을 조사하는 광원과, 상기 액정패널은 게이트 전극과, 상기 게이트 전극 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 상기 게이트 전극에 대응되도록 형성된 반도체층과, 상기 반도체층 상에 서로 이격된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극 상에 형성된 보호층, 상기 보호층 상에 상기 드레인 전극과 컨택홀을 통해 전기적으로 접속된 화소전극과, 상기 화소전극과 동시에 형성되며 상기 보호층 상에 게이트 전극과 대응되게 위치하는 차단막으로 구성된 박막트랜지스터를 구비한 제1 기판과, 상기 제1 기판과 대향되며 컬러필터 및 블랙 매트릭스를 포함하는 제2 기판 및 상기 제1 및 제2 기판 상에 형성된 액정층을 포함하고, 상기 차단막은 상기 광원에서 출사된 광이 상기 제2 기판의 컬러필터, 블랙매트릭스 및 액정층에 반사되어 상기 반도체층의 채널부로 유입되는 것을 차단한다.
본 발명은 박막트랜지스터의 채널층과 대응되도록 보호층 상에 차단막을 형성하여 상부기판에 형성된 컬러필터와 블랙매트릭스 및 액정셀에 의해 반사되는 광을 차단하여 채널층의 누설전류를 최소화하여 화질을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 일부를 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이기판은 유리기판(201) 상에 일 끝단에 게이트 패드(214)를 포함하는 게이트라인(GL)과 상기 게이트라인(GL)과 교차하여 화소영역(P)을 정의하고 일 끝단에 데이터 패드(218)를 포함하는 데이터라인(DL)이 배열된다.
상기 게이트 패드(214)와 데이터 패드(218)의 상부에는 각각 이들과 접촉하는 게이트 패드 전극(216)과 데이터 패드 전극(220)이 위치한다.
상기 게이트라인(GL)과 데이터라인(DL)의 교차지점에는 게이트전극(202)과 반도체층(204, 오믹 콘택층 포함)과 소스 전극(206)과 드레인 전극(208) 및 차단 패턴(212)을 포함하는 박막트랜지스터(TFT)가 형성된다.
상기 화소영역(P)에는 상기 박막트랜지스터(TFT)의 드레인 전극(208)과 전기적으로 연결된 화소전극(210)이 형성된다.
상기 박막트랜지스터(TFT)의 게이트 전극(202)은 게이트라인(GL)과 동시에 형성되며 게이트라인(GL)과 전기적으로 연결되어 있고,소스 전극(206)은 데이터라인(DL)과 동시에 형성되며 데이터라인(DL)과 전기적으로 연결되어 있다.
상기 박막트랜지스터(TFT)는 도 1에 도시된 바와 같이, "U"자 형상이나 "아일랜드" 형상등 다양한 형태로 구성될 수 있다.상기 소스 전극(206)은 일측이 개방된 U 자형 구조를 갖고 상기 드레인 전극(208)은 상기 U자형 소스 전극(206)의 개방된 영역에 삽입되며, 상기 차단패턴(212)은 상기 U자형 소스 전극(206)과 상기 U자형 소스 전극(206)의 개방된 영역에 삽입되는 드레인 전극(208) 및 상기 게이트 전극(202)영역을 덮는 반원 형상의 구조로 형성된다.
상기 박막트랜지스터(TFT)의 차단 패턴(212)은 상기 화소전극(210)과 동시에 형성되며 상기 화소전극(210)과 동일한 물질로 구성될 수 있다. 상기 차단 패턴(212)은 상기 액정표시장치용 어레이 기판을 포함한 액정패널에 백라이트로부터 광이 조사되면 상기 광이 상기 액정표시장치용 어레이 기판과 마주보는 컬러필터 기판에 형성된 블랙매트릭스 및 컬러필터, 액정셀에 반사되어 상기 박막트랜지스터(TFT)로 인가되는 것을 차단하는 역할을 한다.
도 2는 도 1의 박막트랜지스터(TFT)를Ⅰ~ Ⅰ'에 따라 절단한 단면도를 나타낸 도면이다.
도 2에 도시된 바와같이, 박막트랜지스터(TFT)는 기판(201) 상에 게이트라인(GL)으로부터 연장된 게이트 전극(202)과, 상기 게이트 전극(202)이 형성된 기판(201) 상에 형성된 게이트 절연막(203)과, 상기 게이트 절연막(203) 상에 상기 게이트 전극(202)과 대응되게 형성된 반도체층(204)과, 상기 반도체층(204) 상에 서로 이격된 소스 및 드레인 전극(206, 208)과, 상기 소스 및 드레인 전극(206, 208)이 형성된 기판(201) 상에 형성된 보호층(205)과, 상기 게이트 전극(202)과 대응되게 상기 보호층(205) 상에 형성된 차단 패턴(212)을 포함한다. 상기 소스 전극(206)은 일측이 개방된 U 자형 구조를 갖고 상기 드레인 전극(208)은 상기 U자형 소스 전극(206)의 개방된 영역에 삽입되며, 상기 차단패턴(212)은 상기 U자형 소스 전극(206)과 상기 U자형 소스 전극(206)의 개방된 영역에 삽입되는 드레인 전극(208) 및 상기 게이트 전극(202)영역을 덮는 반원 형상의 구조로 형성된다.
한편, 상기 드레인 전극(208)은 보호층(205) 상의 컨택홀을 통해 화소전극(210)과 전기적으로 접속된다.
상기 반도체층(204)은 액티브층(204a)과 오믹 콘택층(204b)을 포함한다.
상기 차단 패턴(212)은 상기 게이트 전극(202)과 대응되게 상기 보호층(205) 상에 형성되는데, 상기 화소전극(210)과 동일한 재질의 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 형성될 수 있다. 상기 차단 패턴(212)은 몰리티타늄 합금(MoTi), 구리(Cu), 몰리브덴 합금(MoNb), 몰리브덴(Mo), 크롬(Cr), 알루미늄 합금(AlNd)들 중 어느 하나로 형성될 수 있다.
상기 박막트랜지스터(TFT)를 구비한 액정표시장치용 어레이 기판을 포함하는 액정패널에 백라이트로부터 광이 조사될때, 상기 차단 패턴(212)은 상기 광이 상기 액정표시장치용 어레이 기판과 마주보는 컬러필터 어레기 기판에 형성된 블랙 매트릭스, 컬러필터 및 액정셀들에 의해 상기 박막트랜지스터(TFT)로 반사되는 것을 차단하는 역할을 한다.
상기 백라이트로부터 조사된 광이 상기 컬러필터 어레이 기판의 블랙매트릭스와 컬러필터, 액정셀들에 의해 반사되어 상기 박막트랜지스터(TFT)의 반도체층(204)의 채널층에 유입되게 되면, 상기 박막트랜지스터(TFT)의 채널층에 누설전류가 흐르게 된다. 따라서, 상기 보호층(205) 상에 상기 차단 패턴(212)을 형성함으로써 상기 컬러필터 어레이 기판의 블랙매트릭스와 컬러필터, 액정셀들에 의해 반사되는 광이 상기 박막트랜지스터(TFT)의 채널층에 유입되는 것을 방지하여 누설전류를 최소화할 수 있다.
상기 차단 패턴(212)은 상기 보호층(205) 상에서 상기 박막트랜지스터(TFT)의 채널층에 컬러필터 어레이 기판에 형성된 구조물에 의해 광이 유입되는 것을 차단할 수 있는 다양한 형태로 형성될 수 있다.
도 3 내지 도 8은 도 1의 박막트랜지스터의 제조공정을 순서대로 도시한 순서도이다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 박막트랜지스터(TFT)의 제1 마스크 공정은 기판(201) 상에 알루미늄(Al), 알루미늄 합금(AlNd), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo) 등을 포함하는 도전성 금속 그룹 중 하나를 선택해서 증착하고 패턴하여 게이트 전극(202)을 형성한다.
상기 게이트 전극(202)이 형성된 기판(201) 전면에 도4에 도시된 바와 같이, 게이트 절연막(203)이 형성된다. 상기 게이트 절연막(203)은 질화 실리콘(SiNx)과 산화 실리콘(a-Si:H) 등이 포함된 무기절연물질 그룹 중 하나를 선택하여 상기 기판(201) 상에 증착하여 형성한다. 경우에 따라서 상기 게이트 절연막(203)은 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin) 등이 포함된 유기절연물질 중 하나를 증착하여 형성할 수 있다.
상기 게이트 절연막(203)이 형성된 기판(201) 상에는 비정질 실리콘(a-Si:H, 204A)을 증착하여 형성하고, 상기 비정질 실리콘(204A) 상에 불순물 비정질 실리콘(n+a-Si:H, 204B)을 증착하여 형성한다. 상기 비정질 실리콘(204A)과 불순물 비정질 실리콘(204B)이 형성된 기판(201) 상에 도전성 금속막(207)을 증착하여 형성한다.
상기 도전성 금속막(207)은 알루미늄(Al), 알루미늄 합금(AlNd), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo) 등을 포함하는 도전성 금속 그룹 중 하나로 이루어질 수 있다.
제2 마스크 공정을 통해 상기 비정질 실리콘(204A)와 불순물 비정질 실리콘(204B) 및 도전성 금속막(207)은 도 5에 도시된 바와 같이, 패터닝된다.
구체적으로, 상기 비정질 실리콘(204A)과 불순물 비정질 실리콘(204B) 및 금속패턴(207)이 형성된 기판(201) 상에 감광막(도시하지 않음)을 형성한다. 상기 감광막이 형성된 기판(201) 상에 투과부 및 반투과부, 차단부를 구비한 마스크(도시하지 않음)를 위치시키고 상기 마스크의 상부로 빛을 조사하여 하부의 감광막을 노광하고 현상하는 공정을 진행하게 되면, 상기 기판(201) 상에서 감광막은 마스크의 투과부 및 반투과부, 차단부가 위치하는 영역에 따라 패터닝된다.
패터닝된 감광막이 형성된 기판(201)은 에싱 공정과 식각 공정을 순차적으로 거치게 된다. 이러한 공정을 통해 상기 도전성 금속막(207)은 서로 이격된 소스 및 드레인 전극(206, 208)으로 형성되고, 상기 불순물 비정질 실리콘(204B) 또한 소스 및 드레인 전극(206, 208)이 이격된 거리만큼 이격된 오믹 콘택층(204b)으로 형성된다. 상기 비정질 실리콘(204B)은 일정부분이 외부로 노출된 액티브층(204a)이 된다.
상기 소스 및 드레인 전극(206, 208)이 형성된 기판(201) 상에 도 6에 도시된 바와 같이 보호층(205)이 형성된다. 상기 보호층(205)은 외부로부터 유입되는 불순물 등으로부터 상기 소스 및 드레인 전극(206, 208)과 액티브층(204a) 및 오믹 콘택층(204b)을 보호하는 역할을 한다. 상기 보호층(205)이 형성된 기판(201) 상에 상기 드레인 전극(208)의 일부분이 노출되도록 제3 마스크 공정을 통해 컨택홀을 형성한다.
상기 보호층(205) 상에 컨택홀을 형성함으로써 상기 드레인 전극(208)의 일부분이 외부로 노출된다.
상기 컨택홀을 포함한 보호층(205)이 형성된 기판(201) 상에 도 7에 도시된 바와 같이, 투명한 금속막(209)이 형성된다. 상기 투명한 금속막(209)은 상기 기판(201) 전면에 형성되어 일부분이 노출된 드레인 전극(208)과 접속된다. 상기 투명한 금속막(209)은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 형성한다.
상기 기판(201) 전면에 형성된 투명한 금속막(209)은 제4 마스크 공정을 통해 도 8에 도시된 바와 같이, 패터닝된다.
구체적으로, 상기 투명한 금속막(209)이 형성된 기판(201) 상부에 감광막(도시하지 않음)을 형성하고, 상기 감광막 상부에 투과부 및 차단부를 포함하는 마스크(도시하지 않음)를 위치시킨다. 다음으로, 상기 마스크 상부로 빛을 조사하여 하부의 감광막을 노광한 후, 현상하는 공정을 진행하게 되면 상기 감광막은 마스크의 투과부 및 차단부가 위치하는 영역에 따라 패터닝된다.
상기 패터닝된 감광막은 상기 드레인 전극(208)이 위치하는 부분과 상기 게이트 전극(202)이 위치하는 부분에 각각 형성된다. 상기 패터닝된 감광막 사이로 노출된 투명한 금속막(209)을 제거한 후 상기 패터닝된 감광막을 제거하면, 상기 보호층(205)이 형성된 기판(201) 상에는 드레인 전극(208)과 접속된 화소전극(210)과 상기 게이트 전극(202)과 대응되는 위치에 차단 패턴(212)이 형성된다.
상기 차단 패턴(212)은 앞서 서술한 바와 같이, 상기 화소전극(210)과 동일한 재질의 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 형성될 수 있다. 또한, 상기 차단 패턴(212)은 몰리티타늄 합금(MoTi), 구리(Cu), 몰리브덴 합금(MoNb), 몰리브덴(Mo), 크롬(Cr), 알루미늄 합금(AlNd)들 중 어느 하나로 형성될 수 있다.
상기 차단 패턴(212)을 포함하는 박막트랜지스터(TFT)를 구비한 액정표시장치용 어레이 기판을 포함하는 액정패널에 백라이트로부터 광이 조사될때, 상기 차단 패턴(212)은 상기 광이 상기 액정표시장치용 어레이 기판과 마주보는 컬러필터 어레이 기판에 형성된 블랙 매트릭스, 컬러필터 및 액정셀들에 의해 상기 박막트랜지스터(TFT)로 반사되는 것을 차단하는 역할을 한다.
상기 백라이트로부터 조사된 광이 상기 컬러필터 어레이 기판의 블랙매트릭스와 컬러필터, 액정셀들에 의해 반사되어 상기 박막트랜지스터(TFT)의 반도체층(204)의 채널층에 유입되게 되면, 상기 박막트랜지스터(TFT)의 채널층에 누설전류가 흐르게 된다. 따라서, 상기 보호층(205) 상에 상기 차단 패턴(212)을 형성함으로써 상기 컬러필터 어레이 기판의 블랙매트릭스와 컬러필터, 액정셀들에 의해 반사되는 광이 상기 박막트랜지스터(TFT)의 채널층에 유입되는 것을 방지하여 누설전류를 최소화할 수 있다.
상기 박막트랜지스터(TFT)의 누설전류를 최소화함에 따라 상기 박막트랜지스 터(TFT)와 접속된 화소전극에 충전된 픽셀전압에 영향을 미치지 않게 되어 화질을 향상시킬 수 있다.
도 9는 본발명에 따른 박막트랜지스터와 일반적인 박막트랜지스터의 누설전류를 비교한 그래프이다.
도 9에 도시된 바와 같이, 그래프의 가로측은 박막트랜지스터의 게이트 단자로 인가되는 게이트 전압(Vg)이고, 그래프의 세로측은 박막트랜지스터의 누설전류(Ioff)를 나타낸다.
게이트 전압(Vg)이 -5V로 인가되고 있을때 일반적인 박막트랜지스터의 누설전류는 692pA이고 차단 패턴(212)을 포함한 본 발명에 따른 박막트랜지스터의 누설전류는 166pA이다. 따라서, 일반적인 박막트랜지스터에 비해 차단 패턴(212)을 포함한 본 발명에 따른 박막트랜지스터의 누설전류가 70%정도 감소함을 알 수 있다. 도 9에 도시된 그래프는 실험 데이터이지만, 차단 패턴(212)을 포함한 본 발명에 따른 박막트랜지스터의 누설전류가 일반적인 박막트랜지스터의 누설전류보다 감소함을 알 수 있다.
따라서, 본 발명과 같이, 보호층 상에 차단 패턴을 구비하여 백라이트로부터 조사된 광이 컬러필터 어레이 기판에 의해 박막트랜지스터의 채널층에 유입되는 것을 방지하여 누설전류를 최소화할 수 있다. 상기 박막트랜지스터의 누설전류가 최소화함에 따라 상기 박막트랜지스터(TFT)와 접속된 화소전극에 충전된 픽셀전압에 영향을 미치지 않게 되어 원하는 화상을 표시하여 화질을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 일부를 나타낸 도면.
도 2는 도 1의 박막트랜지스터(TFT)를Ⅰ~ Ⅰ'에 따라 절단한 단면도를 나타낸 도면.
도 3 내지 도 8은 도 1의 박막트랜지스터의 제조공정을 순서대로 도시한 순서도.
도 9는 본발명에 따른 박막트랜지스터와 일반적인 박막트랜지스터의 누설전류를 비교한 그래프.
<도면의 주요부분에 대한 간단한 설명>
201:기판 202:게이트 전극
203:게이트 절연막 204:반도체층
204a:액티브층 204b:오믹 콘택층
205:보호층 206:소스 전극
208:드레인 전극 210:화소전극
212:차단 패턴 214:게이트 패드
216:게이트 패드 전극 218:데이터 패드
220:데이터 패드 전극

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판을 준비하는 단계;
    상기 기판 상에 게이트 전극을 형성하는 제1 마스크 공정 단계;
    상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막이 형성된 기판 상에 상기 게이트 전극에 대응되는 액티브층과, 상기 액티브층 상에 서로 이격된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극과 상기 액티브층 사이에 배치된 오믹 콘택층을 형성하는 제2 마스크 공정 단계;
    상기 소스 및 드레인 전극과 상기 오믹 콘택층이 형성된 기판 상에 보호층을 형성하는 단계;
    상기 드레인 전극의 일부가 노출되도록 상기 보호층 상에 컨택홀을 형성하는 제3 마스크 공정 단계;
    상기 보호층 상에 상기 드레인 전극과 컨택홀을 통해 접속하는 화소전극 및 상기 화소전극과 동시에 형성되며 상기 화소전극과 분리되고 상기 게이트 전극과 대응되도록 위치하는 차단막을 형성하는 제4 마스크 공정 단계;를 포함하며,
    상기 소스 전극은 일측이 개방된 U자형 구조를 갖고 상기 드레인 전극은 상기 U자형 소스 전극의 개방된 영역에 삽입되며, 상기 차단막은 상기 소스 전극, 드레인 전극 및 게이트 전극 영역을 덮는 반원 형상의 구조를 갖는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
  5. 제4 항에 있어서,
    상기 차단막은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO), 몰리티타늄(MoTi), 구리(Cu), 몰리브덴 합금(MoNb), 몰리브덴(Mo), 크롬(Cr), 알루미늄 합금(AlNd) 중 어느 하나의 금속으로 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
  6. 제4 항에 있어서,
    상기 차단막은 상기 액티브층에 상부기판의 블랙매트릭스로 부터 반사되는 광이 유입되어 누설전류가 발생하는 것을 차단하는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법
  7. 삭제
  8. 삭제
KR1020080099401A 2008-10-10 2008-10-10 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치 Active KR101337195B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080099401A KR101337195B1 (ko) 2008-10-10 2008-10-10 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치
JP2009188903A JP2010093234A (ja) 2008-10-10 2009-08-18 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置
CN2009101717788A CN101726947B (zh) 2008-10-10 2009-09-08 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件
US12/561,553 US8879012B2 (en) 2008-10-10 2009-09-17 Array substrate having a shielding pattern, and a liquid crystal display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080099401A KR101337195B1 (ko) 2008-10-10 2008-10-10 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치

Publications (2)

Publication Number Publication Date
KR20100040353A KR20100040353A (ko) 2010-04-20
KR101337195B1 true KR101337195B1 (ko) 2013-12-05

Family

ID=42098534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080099401A Active KR101337195B1 (ko) 2008-10-10 2008-10-10 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치

Country Status (4)

Country Link
US (1) US8879012B2 (ko)
JP (1) JP2010093234A (ko)
KR (1) KR101337195B1 (ko)
CN (1) CN101726947B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5386643B2 (ja) * 2010-09-29 2014-01-15 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置
CN102184893A (zh) * 2011-04-18 2011-09-14 上海大学 一种基于微晶硅的tft有源矩阵制造工艺
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
TWI420672B (zh) * 2011-06-13 2013-12-21 Au Optronics Corp 主動元件及具有此主動元件的電泳顯示器
JP2013050509A (ja) * 2011-08-30 2013-03-14 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
CN102683341B (zh) * 2012-04-24 2014-10-15 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和液晶显示器
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
CN104216188B (zh) * 2014-09-05 2017-05-10 京东方科技集团股份有限公司 一种显示面板和显示装置
CN104536192A (zh) * 2014-12-31 2015-04-22 深圳市华星光电技术有限公司 一种液晶面板基板及其制造方法
CN105990371B (zh) * 2015-02-09 2021-03-19 群创光电股份有限公司 显示面板
JP6550912B2 (ja) * 2015-05-11 2019-07-31 凸版印刷株式会社 液晶表示装置及びヘッドアップディスプレイ装置
CN105789279A (zh) * 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法
CN105845693A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN105652548A (zh) * 2016-04-05 2016-06-08 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
KR102621447B1 (ko) * 2016-08-31 2024-01-08 엘지디스플레이 주식회사 액정 표시장치
KR102691132B1 (ko) * 2016-10-31 2024-08-01 엘지디스플레이 주식회사 액정표시장치
KR102388818B1 (ko) * 2017-11-15 2022-04-21 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
CN114512495A (zh) * 2020-10-23 2022-05-17 合肥鑫晟光电科技有限公司 阵列基板及显示装置
CN113097227B (zh) * 2021-03-22 2022-10-21 北海惠科光电技术有限公司 薄膜晶体管、显示装置以及薄膜晶体管制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08338998A (ja) * 1995-06-13 1996-12-24 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JPH10221704A (ja) * 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
KR20030010022A (ko) * 2001-07-25 2003-02-05 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2605442B1 (fr) * 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
KR100232677B1 (ko) 1996-04-09 1999-12-01 구본준 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
JPH1039336A (ja) 1996-07-26 1998-02-13 Toshiba Corp アクティブマトリクス型液晶表示装置
KR100397399B1 (ko) * 2001-02-22 2003-09-13 엘지.필립스 엘시디 주식회사 반투과형 액정 표시 장치 및 그의 제조 방법
JP3956274B2 (ja) * 2001-09-28 2007-08-08 株式会社日立製作所 液晶表示装置及びその製造方法
KR100475110B1 (ko) * 2001-12-26 2005-03-10 엘지.필립스 엘시디 주식회사 반사형 액정표시소자 및 그 제조방법
KR100443539B1 (ko) 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4107047B2 (ja) 2002-10-24 2008-06-25 セイコーエプソン株式会社 半透過型液晶表示装置
KR100557730B1 (ko) * 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
TWI295855B (en) * 2006-03-03 2008-04-11 Ind Tech Res Inst Double gate thin-film transistor and method for forming the same
KR101248003B1 (ko) * 2006-05-09 2013-03-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP2007333809A (ja) * 2006-06-12 2007-12-27 Mitsubishi Electric Corp 半透過型液晶表示装置
JP4238883B2 (ja) * 2006-06-15 2009-03-18 エプソンイメージングデバイス株式会社 液晶装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08338998A (ja) * 1995-06-13 1996-12-24 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JPH10221704A (ja) * 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
KR20030010022A (ko) * 2001-07-25 2003-02-05 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
JP2010093234A (ja) 2010-04-22
US8879012B2 (en) 2014-11-04
US20100091212A1 (en) 2010-04-15
KR20100040353A (ko) 2010-04-20
CN101726947B (zh) 2012-01-25
CN101726947A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
KR101337195B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치
US8040445B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US7764349B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
CN106802519B (zh) 液晶显示装置及其制造方法
US7612854B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
US8130351B2 (en) Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same
US7995182B2 (en) Array substrate for a liquid crystal display device and method of manufacturing the same
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US20100020257A1 (en) Liquid crystal display device and manufacturing method thereof
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR20080002186A (ko) 액정표시장치용 어레이 기판
US7652738B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
KR101212169B1 (ko) 광 센서를 구비한 액정 표시소자 및 그의 제조방법
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
KR101409704B1 (ko) 액정표시장치 및 그 제조 방법
CN113540126A (zh) 阵列基板及制作方法
CN108363252A (zh) 液晶显示装置及tft阵列基板的制造方法
KR101202982B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR20080045362A (ko) 액정 표시 장치 및 그 제조 방법
KR20070054505A (ko) 액정 표시장치 및 그의 제조방법
KR20080048724A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20100079097A (ko) 전기영동 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081010

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111104

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20081010

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121224

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130603

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20121224

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20130703

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20130603

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20130902

Appeal identifier: 2013101004961

Request date: 20130703

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20130703

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20130703

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20130222

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20130902

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20130806

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131128

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161012

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171016

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181015

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201019

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211101

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20221017

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20231016

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20241015

Start annual number: 12

End annual number: 12