[go: up one dir, main page]

KR101333678B1 - 고품질 질화물 반도체 박막 및 그 제조 방법 - Google Patents

고품질 질화물 반도체 박막 및 그 제조 방법 Download PDF

Info

Publication number
KR101333678B1
KR101333678B1 KR1020110118346A KR20110118346A KR101333678B1 KR 101333678 B1 KR101333678 B1 KR 101333678B1 KR 1020110118346 A KR1020110118346 A KR 1020110118346A KR 20110118346 A KR20110118346 A KR 20110118346A KR 101333678 B1 KR101333678 B1 KR 101333678B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
temperature
thin film
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110118346A
Other languages
English (en)
Other versions
KR20130052964A (ko
Inventor
오동섭
송기룡
신민재
이성남
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020110118346A priority Critical patent/KR101333678B1/ko
Publication of KR20130052964A publication Critical patent/KR20130052964A/ko
Application granted granted Critical
Publication of KR101333678B1 publication Critical patent/KR101333678B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 고품질 질화물 반도체 박막 및 그의 제조방법에 관한 것이다. 본 발명에 따른 고품질 질화물 반도체 박막의 제조방법은 (a) 기판 상에 제1 온도로 제1 질화물 반도체층을 형성하는 단계; (b) 상기 제1 질화물 반도체층 상에 제2 온도로 저온 결함감소층을 형성하는 단계; 및 (c) 상기 저온 결함감소층 상에 제3 온도로 제2 질화물 반도체층을 형성하는 단계;를 포함하고, 상기 제2 온도는 제1 및 제3 온도보다 낮은 것을 특징으로 한다. 본 발명에 따른 고품질 질화물 반도체 박막 및 그의 제조 방법은 고온에서 형성되는 제1 및 제2 질화물 반도체층 사이에 저온 결함감소층을 형성함으로써, 기판과 질화물 반도체 결정 사이의 격자 정수 차, 열팽창 계수 차로 인해 결정의 성장방향으로 전달되는 결함, 즉, 관통전위를 차단하게 되어, 박막의 표면의 결정성, 광학적 특성 및 표면 프로파일 특성도 향상시킬 수 있다는 장점을 갖는다.

Description

고품질 질화물 반도체 박막 및 그 제조 방법{High quality nitride semiconductor thin film and manufacturing method thereof}
본 발명은 질화물 반도체 박막 및 그 제조방법에 관한 것으로서, 더욱 구체적으로는 고온에서 성장되는 제1 질화물 반도체층과 제2 질화물 반도체층 사이에 저온 결함감소층을 형성함으로써, 표면 결함이 적고 우수한 결정성을 갖는 고품질질화물 반도체 박막 및 그 제조 방법에 관한 것이다.
최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체(이하, '질화물 반도체'라고 함)는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다. 특히, 고유가 시대와 지구 온난화로부터 화석연료 사용규제의 필요성이 대두되는 시점에서, 백열전구 대비 20배 이상에 이르는 긴 수명과 10분의 1에 불과한 에너지 사용량을 가진 LED 시장의 진화에 따라 보다 고휘도 및 고신뢰성의 질화물 반도체 소자에 대한 요구가 증가되고 있다.
한편, 울짜이트(Wurtzite) 결정구조를 형성하는 GaN계 화합물은 (0001)면인 C면 사파이어를 사용하여 대개 기판에 수직인 C축에 우선 배향된 형태로 성장하는데 이때 분극효과(polarization effect)가 발생한다. GaN 질화물 반도체는 C축을 따라 위쪽은 Ga 원자, 아래쪽은 N 원자로 이루어진 형태이므로 평형 상태에서도 0이 아닌 자발분극(Spontaneous polarization)을 가지게 된다. 또한 이종접합 구조를 형성할 때, 3족 질화물 간의 큰 격자상수의 차이, 같은 c축 배향성을 가진다는 특성으로 인한 응력이 발생하여 압전분극(piezoelectric polarition)도 함께 생기게 된다. 질화물의 압전 계수는 거의 모든 반도체 재료에 비하여 큰 값을 가지므로 작은 변형에도 매우 큰 분극을 초래할 수 있다. 이렇게 두 개의 분극으로 유발된 정전기장(electrostatic field)은 활성층에 주입된 전자와 정공의 파동함수를 분리(Quantum confined stark effect; 이하, QCSE 현상)하게 되는데, 이는 전자와 정공의 재결합으로 광자(photon)을 발생시키는 발광소자에 있어서 낮은 내부 양자 효율을 유발하게 된다. 또한, 전술한 분극현상에 의해 질화물 반도체에 주입되는 전류가 증가할수록 밴드 펴짐 현상이 발생하게 되고, 이에 따라 소자의 발광파장이 단파장으로 변화하게 된다. 이러한 문제점을 해결하기 위하여 분극현상이 거의 존재하지 않는 반극성 GaN 계 질화물 반도체에 대한 연구가 활발히 진행되고 있지만, 기판인 m-면 사파이어 기판과 (11-22)면에 성장되는 반극성 GaN 박막의 결정학적 이방성에 기인하여 발생하는 많은 결정 결함은 여전히 발광효율이 낮은 문제점을 안고 있다.
반극성 질화물 반도체의 결정 결함을 감소시키기 위해, 선택적 에피택셜(epitaxial) 성장을 이용하는 등 다양한 노력이 기울어져 왔으나, 이러한 시도들은 SiO2 마스크의 증착과 같은 복잡한 공정과 높은 비용을 요하는 등의 단점을 가지고 있다. 또한, 사파이어 기판 위에 저온 버퍼층을 형성한 후 GaN를 형성하여 결정 결함을 감소시키고자 하는 경우도 있으나, 광소자 내의 결정 결함 문제는 충분히 해소되지 않고 있다. 또한, 기존의 PEC 에칭(etching), ELO(Eitaxial Lateral Overgrowth) 성장법에 GaN를 형성할 수 있으나, 이는 반응로 밖에서 에칭 공정을 진행하여 그 방법이 상대적으로 복잡하고, 추가 공정 비용과 그에 따른 공정 시간이 많이 소요된다는 문제점이 존재한다. 이러한 단점으로 인해 Ex-situ 방법이 아닌 in-situ 방법에 의한 결함 감소 기술이 요구되고 있다.
전술한 문제점을 해결하기 위한 본 발명의 목적은, 고온에서 성장되는 제1 질화물 반도체층과 제2 질화물 반도체층 사이에 저온 결함감소층을 형성함으로써, 표면 결함이 적고 우수한 결정성을 갖는 고품질 질화물 반도체 박막 및 그 제조 방법을 제공하고자 하는 것이다.
전술한 문제점을 해결하기 위한 본 발명의 또 다른 목적은 공정이 이루어지는 동안 샘플을 반응로 밖으로 추출하거나 옮기지 않고 동일한 반응로 안에서 제조 공정을 연속적으로 진행하는 in-situ 방법을 통한 고품질 질화물 반도체 박막 및 그 제조방법을 제공하고자 하는 것이다.
전술한 기술적 과제를 달성하기 위한 본 발명의 특징은, 질화물 반도체 박막의 제조 방법에 있어서, (a) 기판 상에 제1 온도로 제1 질화물 반도체층을 형성하는 단계; (b) 상기 제1 질화물 반도체층 상에 제2 온도로 저온 결함감소층을 형성하는 단계; 및 (c) 상기 저온 결함감소층 상에 제3 온도로 제2 질화물 반도체층을 형성하는 단계;를 포함하고, 상기 제2 온도는 제1 및 제3 온도보다 낮은 것을 특징으로 한다. 또한, 상기 제조 방법은 상기 (a) 단계 이전에, (a1) 기판의 표면을 질화처리하는 단계;를 더 포함하며, 상기 (a1) 단계는 제4 온도로 수소 및 암모니아를 포함하는 가스 분위기 하에 질화처리하고, 상기 제4 온도는 제1 내지 제3 온도보다 높은 것을 특징으로 하는 것이 바람직하다.
전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막의 제조 방법에 있어서, 상기 제1 및 제3 온도는 800℃ 이상의 고온이고, 상기 제2 온도는 500℃ 내지 800℃의 범위의 저온인 것 것을 특징으로 하는 것이 바람직하다.
전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막의 제조 방법에 있어서, 상기 기판은 M-면, R-면 및 a-면 중 어느 하나를 결정면으로 하는 사파이어 기판인 것을 특징으로 하는 것이 바람직하다.
전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막의 제조 방법에 있어서, 상기 제1 및 제2 질화물 반도체층은 상기 사파이어 기판을 사용하는 반극성 또는 비극성 질화물 반도체층인 것을 특징으로 하는 것이 바람직하다.
전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막의 제조 방법에 있어서, 상기 질화물 반도체 박막은 총 두께가 1.0㎛ 이상이며, 제1 질화물 반도체층은 1.0 nm 내지 200nm의 두께로 형성되고, 상기 저온 결함감소층은 1.0nm 이상인 것을 특징으로 하는 것이 바람직하다.
또한, 전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막의 제조방법에 의해 제조된 반도체 소자인 것이 바람직하다.
전술한 기술적 과제를 달성하기 위한 본 발명의 또 다른 특징은, 질화물 반도체 박막에 있어서, 기판; 상기 기판 위에 제1 온도로 형성되는 제1 질화물 반도체층; 상기 제1 질화물 반도체층 위에 제2 온도로 형성되는 저온 결함감소층; 상기 저온 결함감소층 위에 제3 온도로 형성되는 제2 질화물 반도체층;을 포함하고, 상기 제2 온도는 제1 및 제3 온도보다 낮은 것을 특징으로 한다.
전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막에 있어서, 상기 기판은 M-면, R-면 및 A-면 중 어느 하나를 결정면으로 하는 사파이어 기판인 것을 특징으로 하는 것이 바람직하다.
전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막에 있어서, 상기 제1 및 제2 질화물 반도체층은 상기 사파이어 기판을 사용하는 반극성 또는 비극성 질화물 반도체층인 것을 특징으로 하는 것이 바람직하다.
전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막에 있어서, 상기 기판의 표면은 상기 제1 질화물 반도체층이 형성되기 전에 제4 온도로 수소 및암모니아를 포함하는 가스 분위기 하에 질화처리되고, 상기 제4 온도는 상기 제1 내지 제3 온도보다 높은 것을 특징으로 하는 것이 바람직하다.
전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막에 있어서, 상기 제1 및 제3 온도는 800℃ 이상의 고온이고, 상기 제2 온도는 500℃ 내지 800℃의 범위의 저온인 것 것을 특징으로 하는 것이 바람직하다.
전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막에 있어서, 상기 질화물 반도체 박막은 총 두께가 1.0㎛ 이상이며, 제1 질화물 반도체층은 1.0 nm 내지 200nm의 두께로 형성되고, 상기 저온 결함감소층은 1.0nm 이상인 것을 특징으로 하는 것이 바람직하다.
또한, 전술한 특징을 갖는 본 발명에 따른 고품질 질화물 반도체 박막을 포함하는 반도체 소자인 것이 바람직하다.
본 발명에 따른 고품질 질화물 반도체 박막 및 그의 제조 방법은 고온에서 형성되는 제1 및 제2 질화물 반도체층 사이에 저온 결함감소층을 형성함으로써, 기판과 질화물 반도체 결정 사이의 격자 정수 차, 열팽창 계수 차로 인해 결정의 성장방향으로 전달되는 결함, 즉, 관통전위를 차단하게 되어, 박막의 표면의 결정성, 광학적 특성 및 표면 프로파일 특성도 향상시킬 수 있다는 장점을 갖는다.
또한, 본 발명에 따른 고품질 질화물 반도체 박막의 제조방법은 하나의 반응로 내에서 연속적으로 진행하는 in-situ 방법을 사용한 것으로서, 종래의 ex-situ 방식인 ELO(Epitaxial Lateral Overgrowth), PEC 에칭 등의 방법에 비해 공정 시간을 단축하는 장점이 있어 단위 시간당 작업량(쓰루풋; throughput)을 향상시키는 장점이 있다. 또한, 본 발명에서는 샘플을 반응로에서 꺼낼 필요가 없기 때문에, 종래의 ex-situ 방법에 비해 박막 내의 불순물양을 줄일 수 있어 우수한 박막의 결정성 및 광학적 특성을 갖게 된다.
도 1은 본 발명의 바람직한 실시예에 따른 고품질 질화물 박막을 개략적으로 나타낸 단면도이다.
도 2는 일반적으로 사파이어 기판의 결정면을 설명하기 위한 사파이어 결정구조를 개략적으로 나타낸 도면이다.
도 3은 일반적으로 반극성 질화물 반도체층을 설명하기 위한 반극성 GaN 결정의 구조를 설명하기 위한 도면이다.
도 4는 본 발명에 따른 고품질 질화물 반도체 박막의 개략적으로 나타낸 순서도이다.
도 5의 (a)는 종래에 고온에서 1단계로 질화물 반도체층을 성장시키는 방법에 의해 형성된 질화물 반도체 박막의 표면 프로파일을 나타낸 원자 현미경 사진이고, 도 5의 (b)는 본 발명에서 고품질 질화물 반도체 박막의 표면 프로파일을 나타낸 원자 현미경 사진이다.
도 6은 본 발명의 바람직한 실시예에 따른 고품질 질화물 반도체 박막에 있어서, 저온 결함감소층의 성장온도 및 삽입 위치에 따른 질화물 반도체 박막의 광학적 특성을 나타낸 그래프이다.
도 7은 본 발명에 따른 고품질 질화물 반도체 박막의 제조 방법에 있어서, 저온 결함 감소층의 성장 온도 및 삽입 위치에 따른 질화물 반도체 박막의 결정성 특성을 나타내는 X-선 회절 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 고품질 질화물 반도체 박막 및 그 제조방법에 대하여 구체적으로 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 고품질 질화물 박막을 개략적으로 나타낸 단면도이다. 도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 고품질 질화물 박막(10)은 기판(100), 제1 질화물 반도체층(110), 저온 결함감소층(120) 및 제2 질화물 반도체층(120)을 포함한다.
상기 기판(100)은 A-면, R-면 및 M-면 중 어느 하나를 결정면으로 하는 사파이어(Al2O3) 기판인 것을 특징으로 한다.
도 2는 일반적으로 사파이어 기판의 결정면을 설명하기 위한 사파이어 결정구조를 개략적으로 나타낸 도면이다. 도 2를 참조하면, 사파이어의 결정면으로는 (0001)면인 C-면, (11-20)면인 A-면, (1-102)면인 R-면, (10-10)면인 M-면 등을 사용할 수 있다. 통상적으로, C-면을 사용하는 사파이어 기판에 성장되는 극성(polar) GaN 등의 질화물 반도체는, 분극장(polarization field) 형성으로 인하여 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되는 문제점이 있다.
따라서, 본 발명에서는 사파이어 기판 상에 발광 다이오드, 레이저 다이오드, 포토 디텍터(photo detector) 또는 태양 전지 등의 질화물 반도체 광소자 구조를 형서하되, 비극성 또는 반극성 질화물 반도체층이 성장 가능하도록 사파이어 기판의 결정면으로 R-면 및 M-면 중 어느 하나를 사용한다. 예를 들어, 사파이어 기판의 결정면을 M-면으로 선택한 경우에, 그 위에 도 3과 같은 (11-22) 면에 수직한 방향으로 성장되는 반극성(semi-polar) 질화물 반도체층을 형성할 수 있으며, R-면으로 선택한 경우에도, 그 위에 소정 방향으로 성장되는 비극성 질화물 반도체층을 형성할 수 있다.
한편, 상기 기판(100)의 표면은 그 위에 제1 질화물 반도체층(110)이 형성되기 전에 제4 온도로 수소 및 암모니아를 포함하는 가스 분위기 하에 질화처리를 할 수 있다. 이때, 상기 제4 온도는 제1 질화물 반도체층, 저온 결함감소층 및 제2 질화물 반도체층을 형성하는 제1 내지 제3 온도보다 높은 것을 특징으로 하며, 본 발명에서는 1080℃인 것이 바람직하다.
상기 제1 질화물 반도체층(110)은 상기 기판(100) 위에 제1 온도로 형성된다. 상기 제1 온도는 800℃ 이상의 고온이며, 본 발명에서는 1030℃인 것이 바람직하다. 상기 제1 질화물 반도체층(110)은 GaN 등의 질화물 반도체층으로서, 종래에는 상기 GaN 등의 질화물 반도체층을 형성하기 전에 저온에서 형성되는 버퍼층 또는 고온의 질소분위기에서 형성되는 버퍼층을 형성하여 사파이어 기판과 GaN 등의 질화물 반도체와의 격자 상수 차이를 완화시키고자 하였다. 그러나, 본 발명에서는 이러한 저온 버퍼층 또는 고온 버퍼층을 형성하지 않고, 바로 제1 질화물 반도체층(110)을 기판 위에 형성하게 된다. 상기 제1 질화물 반도체층(110)은 1.0nm 내지 200nm 두께로 형성되는 것이 바람직하다.
상기 저온 결함감소층(120)은 상기 제1 질화물 반도체층(110) 위에 제2 온도로 형성된다. 이때, 상기 저온 결함감소층(120)은 제1 질화물 반도체층(110) 및 제2 질화물 반도체층(130)과 동일한 물질로 형성되어, 상기 저온결함감소층(120)을 형성하기 위하여 외부로 기판을 반출할 필요가 없이 in-situ 공정이 가능하다. 또한, 상기 제2 온도는 500℃ 내지 800℃의 범위의 저온으로서, 제1 온도보다 낮은 것을 특징으로 한다. 본 발명에서는 상기 저온 결함층(120)을 560℃에서 1.0nm 이상의 두께로 성장시키는 것이 바람직하다.
상기 제2 질화물 반도체층(130)은 상기 저온 결함층(120) 위에 제3 온도로 형성된다. 여기서, 상기 제3 온도는 제1 온도와 동일한 것이 바람직하다. 상기 제2 질화물 반도체층(130)은 상기 제1 질화물 반도체층(110)과 마찬가지로 GaN 등의 질화물 반도체층이며, 상기 제1 질화물 반도체층(110)과 함께 본 발명에 따른 질화물 반도체 박막의 총 두께가 1㎛ 이상이 되도록 형성되는 것이 바람직하다.
이하, 본 발명에 따른 고품질 질화물 반도체 박막의 제조방법에 대하여 설명한다. 본 발명에 따른 고품질 질화물 반도체 박막의 제조 방법은 전술한 고품질 질화물 박막과 카테고리만 다를 뿐, 기술적 특징은 동일하므로 중복되는 설명은 생략한다.
도 4는 본 발명에 따른 고품질 질화물 반도체 박막의 제조방법을 개략적으로 나타낸 순서도이다. 도 4를 참조하면, 먼저, 본 발명에 따른 고품질 질화물 반도체 박막의 제조방법은 MOCVD(Metal Organic Chemical Vapor Deposition) 등의 진공 증착 장치에 기판을 준비한다(S100). 이때, 기판은 전술한 바와 같이 A-면, R-면 또는 M-면을 결정면으로 갖는 사파이어 기판인 것이 바람직하다.
다음, 상기 기판의 표면을 질화처리한다(S110). 이때, 상기 진공 증착장치의 반응로 내의 온도는 제4온도로서, 이후 진행될 제1 및 제2 질화물 반도체층 및 ㅈ저온 결함감소층의 형성 온도보다 높은 것이 바람직하다. 본 발명에서는 상기 제4온도는 1080℃이며, 상기 반응로 내를 수소 및 암모니아를 포함하는 가스 분위기 하에 약 300초 간 질화처리하게 된다.
다음, 전술한 질화처리 공정의 온도보다 하강시킨후, 상기 기판 상에 제1 온도로 제1 질화물 반도체층을 형성한다(S120). 이때, 제1 온도는 800℃ 이상의 고온이며, 본 발명에서는 1030℃인 것이 바람직하다. 또한, 상기 제1 질화물 반도체층의 두께는 1.0nm 내지 200nm의 범위로 형성되는 것이 바람직하다.
다음, 상기 반응로 내의 온도를 제2 온도로 하강시킨 후, 상기 제1 질화물 반도체층 위에 저온 결함감소층을 형성한다.(S130). 상기 저온결함감소층은 상기 제1 질화물 반도체층과 동일한 물질로 형성된다. 여기서, 상기 제2 온도는 500℃ 내지 800℃ 범위의 저온이며, 상기 저온 결함감소층의 두께는 1.0nm 이상으로 형성시킨다.
다음, 다시 상기 반응로 내의 온도를 제3 온도로 상승시킨 후, 상기 저온 결함감소층 위에 제2 질화물 반도체층을 재성장시킨다(S140). 이때, 상기 제1 질화물 반도체층 및 제2 질화물 반도체층으로 형성되는 질화물 반도체 박막의 총 두께는 1.0 ㎛이상이 되도록 한다. 또한, 제3 온도는 상기 제1 온도와 동일한 것이 바람직하다.
한편, 전술한 공정을 진행하는 동안 MOCVD와 같은 진공증착장치의 반응로 내의 압력은 150mbar 이고, NH3의 유량은 11600sccm으로 공정 조건을 형성한다.
전술한 구성을 갖는 본 발명의 바람직한 실시예에 따른 고품질 질화물 반도체 박막 및 그의 제조방법은 기판 위에 제1 온도로 제1 질화물 반도체층을 성장시킨 후, 제2 질화물 반도체층을 재성장하기 전에 제2 온도로 반응로 내의 온도를 감소시켜 저온 결함감소층을 삽입함으로써, 사파이어 기판을 이용하는 반극성 또는 비극성 질화물계 반도체의 표면특성, 광학적 특성 및 결정성을 향상시킬 수 있다.
도 5의 (a)는 종래에 고온에서 1단계로 질화물 반도체층을 성장시키는 방법에 의해 형성된 질화물 반도체 박막의 표면 프로파일을 나타낸 원자 현미경 사진이고, 도 5의 (b)는 본 발명에서 고품질 질화물 반도체 박막의 표면 프로파일을 나타낸 원자 현미경 사진이다. 도 5의 (a) 및 (b)를 참조하면, 종래의 공정을 통하여 형성된 질화물 반도체 박막의 표면은 표면의 화살촉 모양의 거친 표면이 얻어졌지만, 본 발명에 따른 고품질 질화물 반도체 박막은 종래에 비해 화살촉 모양의 거친 표면이 많이 사라짐을 확인할 수 있다. 또한, 원자 현미경을 이용한 Root mean square(RMS)를 측정한 결과 종래 방식의 GaN의 표면은 12.45nm를 나타낸 반면 저온 결함 감소층을 삽입하는 본 발명을 이용한 GaN의 RMS 값은 3.1nm로 종래 방식보다 표면 결함이 적은 우수한 표면 특성을 가짐을 알 수 있다.
도 6은 본 발명의 바람직한 실시예에 따른 고품질 질화물 반도체 박막에 있어서, 저온 결함감소층의 (a) 성장온도 및 (b) 삽입 위치에 따른 질화물 반도체 박막의 광학적 특성을 나타낸 그래프이다. 도 6의 (a)를 참조하면, 제1 질화물 반도체층의 두께를 1.0 ㎛로 성장시킨 후 저온 결함 감소층의 성장온도를 560℃, 660℃, 760℃에서 성장시키고, 제2 질화물 반도체층을 재성장시킨 질화물 반도체 박막의 포토루미네선스(photoluminescence; 이하 PL)를 측정한 결과, 저온 결함감소층의 성장온도가 올라갈수록 광학적 특성이 향상됨을 알 수 있다. 이는 성장온도의 상승에 따라 결함 감소층의 결정성이 향상되기 때문에, 이에 따라 광학적 특성 또한 향상되는 것이다.
한편, 도 6의 (b)는 온도는 560℃로 고정시키고, 저온 결함감소층의 삽입 위치 조건을 각각 0.25 ㎛, 0.5 ㎛, 1.0 ㎛ 로 하여 제작된 본 발명에 따른 고품질 질화물 반도체 박막의 PL 그래프이다. 도 6의 (b)를 참조하면, 저온 결함 감소층을 갖는 질화물 반도체 박막의 밴드갭 발광 세기가 저온 결함 감소층이 존재하지 않는 질화물 반도체 박막에 비해 최대 약 3배의 발광 효율을 갖음을 알 수 있다. 이는 저온 결함 감소층의 도입으로 결정성이 향상되고, 이에 따라 비발광 결함이 감소하여 광학적 특성이 향상되었음을 나타낸다.
도 7은 본 발명에 따른 고품질 질화물 반도체 박막의 제조 방법에 있어서, 저온 결함 감소층의 성장 온도 및 삽입 위치에 따른 질화물 반도체 박막의 결정성 특성을 나타내는 X-선 회절 그래프로서, 도 7의 (a)은 저온 결함 감소층의 삽입 위치를 1.0㎛로 고정시키고, 성장온도를 560℃, 660℃, 760℃로 하여 제작된 본 발명에 따른 고품질 질화물 반도체 박막의 X-선 회절 그래프이며, 도 7의 (b)는 온도는 560℃로 고정시키고, 저온 결함감소층의 삽입 위치 조건을 각각 0.25 ㎛, 0.5 ㎛, 1.0 ㎛ 로 하여 제작된 본 발명에 따른 고품질 질화물 반도체 박막의 X-선 회절 그래프이다. 도 7의 (a)를 참조하면, XRC(X-ray rocking curve)의 반치폭(FWHM)은 저온 결함 감소층의 성장온도가 증가함에 따라 감소함을 알 수 있다. 이는 성장온도가 높을 수록 상기 저온결함감소층의 결정성이 향상됨을 나타낸다. 또한, 도 7의 (b)를 참조하면, 저온 결함감소층의 위치가 0.5㎛까지 큰 변화가 없지만, 0.25㎛에서 크게 감소함을 알 수 있다. 이는 결함이 많은 사파이어 기판과 제1 질화물 반도체층 계면 근처에 저온 결함감소층이 삽입되게 되면, 하부에서 생성된 관통전위가 차단되어 이 후 성장되는 제2 질화물 반도체층의 결정성이 향상되는 것이다.
전술한 결과를 통해, 본 발명의 바람직한 실시예에 따른 고품질 질화물 반도체 박막 및 그의 제조 방법은 고온에서 형성되는 제1 및 제2 질화물 반도체층 사이에 저온 결함감소층을 형성함으로써, 박막의 표면의 결정성, 광학적 특성 및 표면 프로파일 특성도 향상시킬 수 있다는 장점을 갖는다.
또한, 전술한 공정이 하나의 반응로 내에서 연속적으로 진행하는 in-situ 방법을 사용한 것으로서, 종래의 ex-situ 방식인 ELO(Epitaxial Lateral Overgrowth), PEC 에칭 등의 방법에 비해 공정 시간을 단축하는 장점이 있어 단위 시간당 작업량(쓰루풋; throughput)을 향상시키는 장점이 있다. 또한, 본 발명에서는 샘플을 반응로에서 꺼낼 필요가 없기 때문에, 종래의 ex-situ 방법에 비해 박막 내의 불순물양을 줄일 수 있어 우수한 박막의 결정성 및 광학적 특성을 갖게 된다.
한편, 전술한 구조를 갖는 본 발명에 따른 고품질 질화물 반도체 박막 위에 발광 다이오드(LED) 층, 레이저 다이오드(LD) 층, 광검출 소자 또는 태양 전지 등의 다른 반도체 광소자 구조나 기타 반도체 전자 소자가 형성될 수 있으며, 우수한 표면 특성으로 인하여 압전 효과를 억제시키고, 그로 인해 양자 효율을 개선하여 해당 소자의 휘도 등의 성능 향상에 기여할 수 있게 된다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 따른 고품질 질화물 반도체 박막 및 그의 제조 방법은 질화물 반도체 박막을 이용하는 반도체 소자에 널리 적용될 수 있다. 특히, 높은 휘도 특성을 요하는 발광다이오드(LED)와 같은 광소자 분야에 활용될 수 있다.
100 : 기판
110 : 제1 질화물 반도체층
120 : 저온 결함감소층
130 : 제2 질화물 반도체층

Claims (15)

  1. 질화물 반도체 박막의 제조 방법에 있어서,
    (a) 기판 상에 제1 온도로 제1 질화물 반도체층을 형성하는 단계;
    (b) 상기 제1 질화물 반도체층 상에 제2 온도로 저온 결함감소층을 형성하는 단계; 및
    (c) 상기 저온 결함감소층 상에 제3 온도로 제2 질화물 반도체층을 형성하는 단계;
    를 포함하고,
    상기 제1 질화물 반도체층 및 제2 질화물 반도체층은 반극성 또는 비극성 질화물 반도체로 이루어지며,
    상기 저온 결함감소층은 상기 제1 질화물 반도체층 및 제2 질화물 반도체층과 동일한 물질로 형성된 것을 특징으로 하며,
    상기 제2 온도는 제1 및 제3 온도보다 낮은 것을 특징으로 하는 고품질 질화물 반도체 박막의 제조 방법.
  2. 제 1항에 있어서, 상기 제조 방법은
    상기 (a) 단계 이전에, (a1) 수소 및 암모니아를 포함하는 가스 분위기하에서 기판의 표면을 질화처리하는 단계;
    를 더 포함하는 것을 특징으로 하는 고품질 질화물 반도체 박막의 제조 방법.
  3. 제 2항에 있어서, 상기 (a1) 단계는
    제4 온도로 수소 및 암모니아를 포함하는 가스 분위기 하에 질화처리하는 것을 특징으로 하며,
    상기 제4 온도는 제1 내지 제3 온도보다 높은 것을 특징으로 하는 고품질 질화물 반도체 박막의 제조 방법.
  4. 제 1항에 있어서,
    상기 제1 및 제3 온도는 800℃ 이상의 고온이고,
    상기 제2 온도는 500℃ 내지 800℃의 범위의 저온인 것을 특징으로 하는 고품질 질화물 반도체 박막의 제조 방법.
  5. 제 1항에 있어서, 상기 기판은
    M-면, R-면 및 A-면 중 어느 하나를 결정면으로 하는 사파이어 기판인 것을 특징으로 하는 고품질 질화물 반도체 박막의 제조 방법.
  6. 삭제
  7. 제 1항에 있어서, 상기 질화물 반도체 박막은
    총 두께가 1.0㎛ 이상이며,
    제1 질화물 반도체층은 1.0 nm 내지 200nm의 두께로 형성되고,
    상기 저온 결함감소층은 1.0 nm 이상인 것을 특징으로 하는 고품질 질화물 반도체 박막의 제조 방법.
  8. 제 1항 내지 제 5항 중 어느 한 항의 고품질 질화물 반도체 박막의 제조방법에 의해 제조된 반도체 소자
  9. 질화물 반도체 박막에 있어서,
    기판;
    상기 기판 위에 제1 온도로 형성되는 제1 질화물 반도체층;
    상기 제1 질화물 반도체층 위에 제2 온도로 형성되는 저온 결함감소층;
    상기 저온 결함감소층 위에 제3 온도로 형성되는 제2 질화물 반도체층;
    을 포함하고,
    상기 제1 질화물 반도체층 및 제2 질화물 반도체층은 반극성 또는 비극성 질화물 반도체로 이루어지며,
    상기 저온 결함감소층은 상기 제1 질화물 반도체층 및 제2 질화물 반도체층과 동일한 물질로 형성된 것을 특징으로 하며,
    상기 제2 온도는 제1 및 제3 온도보다 낮은 것을 특징으로 하는 고품질 질화물 반도체 박막.
  10. 제 9항에 있어서, 상기 기판은
    M-면, R-면 및 A-면 중 어느 하나를 결정면으로 하는 사파이어 기판인 것을 특징으로 하는 고품질 질화물 반도체 박막.
  11. 삭제
  12. 제 9항에 있어서, 상기 기판의 표면은
    상기 제1 질화물 반도체층이 형성되기 전에 제4 온도로 수소 및 암모니아를 포함하는 가스 분위기 하에 질화처리되고,
    상기 제4온도는 상기 제1 내지 제3 온도보다 높은 것을 특징으로 하는 고품질 질화물 반도체 박막.
  13. 제 9항에 있어서,
    상기 제1 및 제3 온도는 800℃ 이상의 고온이고,
    상기 제2 온도는 500℃ 내지 800℃의 범위의 저온인 것 것을 특징으로 하는 고품질 질화물 반도체 박막.
  14. 제 9항에 있어서,
    상기 질화물 반도체 박막은 총 두께가 1.0㎛ 이며,
    제1 질화물 반도체층은 1.0 nm 내지 200nm의 두께로 형성되고,
    상기 저온 결함감소층은 1.0 nm 이상인 것을 특징으로 하는 고품질 질화물 반도체 박막.
  15. 제 9항, 제10항, 제12항 내지 제14항 중 어느 한 항의 고품질 질화물 반도체 박막을 포함하는 반도체 소자.
KR1020110118346A 2011-11-14 2011-11-14 고품질 질화물 반도체 박막 및 그 제조 방법 Expired - Fee Related KR101333678B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110118346A KR101333678B1 (ko) 2011-11-14 2011-11-14 고품질 질화물 반도체 박막 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110118346A KR101333678B1 (ko) 2011-11-14 2011-11-14 고품질 질화물 반도체 박막 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130052964A KR20130052964A (ko) 2013-05-23
KR101333678B1 true KR101333678B1 (ko) 2013-11-28

Family

ID=48662299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110118346A Expired - Fee Related KR101333678B1 (ko) 2011-11-14 2011-11-14 고품질 질화물 반도체 박막 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101333678B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160149747A (ko) 2015-06-19 2016-12-28 현대중공업 주식회사 선수파 제어용 가변 수중익

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072561A (ja) * 2003-08-04 2005-03-17 Ngk Insulators Ltd エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
KR20100053074A (ko) * 2008-11-12 2010-05-20 전자부품연구원 비극성 또는 반극성 질화물 반도체 기판 및 제조방법
KR101082784B1 (ko) * 2009-08-27 2011-11-14 한국산업기술대학교산학협력단 고품질 비극성／반극성 반도체 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072561A (ja) * 2003-08-04 2005-03-17 Ngk Insulators Ltd エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
KR20100053074A (ko) * 2008-11-12 2010-05-20 전자부품연구원 비극성 또는 반극성 질화물 반도체 기판 및 제조방법
KR101082784B1 (ko) * 2009-08-27 2011-11-14 한국산업기술대학교산학협력단 고품질 비극성／반극성 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20130052964A (ko) 2013-05-23

Similar Documents

Publication Publication Date Title
TWI453813B (zh) 用於生長平坦半極性的氮化鎵之技術
US9153737B2 (en) High-quality non-polar/semi-polar semiconductor device on porous nitride semiconductor and manufacturing method thereof
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
US9246049B2 (en) Nitride-based semiconductor substrate and semiconductor device
CN104518062B (zh) 制造半导体发光器件的方法
US20050274976A1 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
EP2684988A1 (en) Base, substrate with gallium nitride crystal layer, and process for producing same
KR20080075914A (ko) 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정
US20090039356A1 (en) Planar nonpolar m-plane group iii-nitride films grown on miscut substrates
JP2007294518A (ja) 窒化物系半導体基板及びその製造方法並びに窒化物系半導体発光デバイス用エピタキシャル基板
JP2012209586A (ja) 半極性窒化物を備え、窒化物核生成層又はバッファ層に特徴を有するデバイス構造
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP5077985B2 (ja) 窒化物半導体層の形成方法
JP2008141005A (ja) 半導体基板、半導体装置およびその製造方法
JP4899911B2 (ja) Ｉｉｉ族窒化物半導体基板
JP4793824B2 (ja) 窒化物半導体層の形成方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
KR101333678B1 (ko) 고품질 질화물 반도체 박막 및 그 제조 방법
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
US20140183579A1 (en) Miscut semipolar optoelectronic device
KR100765386B1 (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법
Bessolov et al. Semipolar Wide-Band III–N-Layers on a Silicon Substrate: Orientation Controlling Epitaxy and the Properties of Structures
KR101044039B1 (ko) 질화물계 발광소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111114

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130402

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131106

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131121

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131122

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161028

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171026

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171026

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181025

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20191120

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20191120

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211021

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20221108

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240902