[go: up one dir, main page]

KR101319334B1 - 액정표시패널 및 그의 제조방법 - Google Patents

액정표시패널 및 그의 제조방법 Download PDF

Info

Publication number
KR101319334B1
KR101319334B1 KR1020070027143A KR20070027143A KR101319334B1 KR 101319334 B1 KR101319334 B1 KR 101319334B1 KR 1020070027143 A KR1020070027143 A KR 1020070027143A KR 20070027143 A KR20070027143 A KR 20070027143A KR 101319334 B1 KR101319334 B1 KR 101319334B1
Authority
KR
South Korea
Prior art keywords
electrode
common
storage
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070027143A
Other languages
English (en)
Other versions
KR20080085504A (ko
Inventor
신태화
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070027143A priority Critical patent/KR101319334B1/ko
Publication of KR20080085504A publication Critical patent/KR20080085504A/ko
Application granted granted Critical
Publication of KR101319334B1 publication Critical patent/KR101319334B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 취점불량 감소와 아울러 직류전압 축적을 방지할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시패널은 액정을 사이에 두고 대향하는 상부 기판 및 하부 기판과; 상기 하부 기판 상에 게이트 절연막을 사이에 두고 교차하는 게이트 라인 및 데이터 라인과 접속되는 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되는 화소 전극과; 상기 화소 전극과 적어도 한 층의 절연막을 사이에 두고 중첩되게 형성되어 스토리지 캐패시터를 형성하는 스토리지 라인과; 상기 스토리지 라인에 스토리지 전압을 공급하도록 상기 하부 기판의 비표시영역 상에 형성되는 스토리지 공급 전극과; 상기 상부 기판 상에 형성되어 상기 화소 전극과 전계를 이루는 공통 전극과; 상기 공통 전극에 공통 전압을 공급하도록 상기 하부 기판의 비표시 영역 상에 형성되는 공통 공급 전극과; 상기 공통 공급 전극과 연결되어 상기 스토리지 공통 전극에 공급되는 스토리지 전압을 차폐하며 상기 하부 기판의 비표시영역 상에 형성되는 연결 전극을 구비하는 것을 특징으로 한다.
연결 전극, 액정표시패널, 공통전압

Description

액정표시패널 및 그의 제조방법{LIQUID CRYSTAL DISPLAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명에 따른 액정표시패널을 나타내는 도면.
도 2는 도 1의 A-A`를 따라 절취한 본 발명의 제 1 실시 예를 나타내는 단면도.
도 3은 종래에 따른 액정표시패널의 단면구조를 나타낸 도면.
도 4는 도 1의 A-A`를 따라 절취한 본 발명의 제 2 실시 예를 나타내는 단면도.
도 5a 내지 5f는 도 2에 도시된 액정표시패널을 제조하는 방법을 나타낸 도면.
도 6a 내지 6e는 도 4에 도시된 액정표시패널을 제조하는 방법을 나타낸 도면.
< 도면의 주요부분에 대한 부호 설명 >
1: 하부기판 4: 게이트 전극
6: 소스 전극 8: 드레인 콘택홀
10: 드레인 전극 12: 활성층
14: 오믹접촉층 18: 게이트 절연막
20: 보호막 22: 화소 전극
30: 스토리지 라인 52: 상부기판
54: 블랙매트릭스 56: 컬러필터
58: 오버코트층 60: 상부기판
62: 스토리지공급전극 64: 공통전압공급전극
70: 공통콘택홀
본 발명은 액정표시패널 및 그 제조방법에 관한 것으로, 특히, 휘점불량 감소와 아울러 직류전압 축적을 방지할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
초박형의 평판표시소자(Flat Panel Display), 그 중에서도 액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 TV, 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.
일반적으로 액정표시장치는 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비한다. 액정표시패널은 일정 공간을 갖고 합착된 컬러필터 기판 및 TFT 기판과, 두 기판 사이에 주입된 액정층으로 구성된다. 여기서, TFT 기판에는 다수의 게이트 라인과, 각 게이트 라인에 교차하는 다수의 데이터 라인과, 각 게이트 라인과 데이터 라인에 의해 둘러싸여 정의된 각 화소 영역에 매트릭스 형태로 형성되는 다수의 화소 전극과, 게이트 라인의 신호에 의해 스위칭되어 데이터 라인의 신호를 각 화소 전극에 전달하는 다수의 박막 트랜지스터를 포함한다.
그리고, 컬러필터 기판은 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스와, 컬러색상을 표현하기 위한 R, G, B 컬러필터층과, 화소 전극과 전계를 이루는 공통 전극을 포함한다.
이러한 종래의 액정표시장치가 노멀리 화이트 모드(NW mode : Normally White mode)로 구동되는 경우, 화소 전극과 공통 전극과의 전위차가 발생하면, 액정이 움직이게 되어, 해당화소가 어두워지는 암점(Black)으로 표시된다. 그리고, 화소 전극과 공통 전극 사이에 전위차가 발생하지 않으면, 액정이 움직이지 않게 되어, 해당 화소는 밝은 상태를 나타내는 휘점(White)으로 표시된다.
그런데, 노멀리 화이트 모드로 구동되는 화소에 결함이 발생되면, 암점으로 표시되어야할 화소가 휘점불량으로 표시되거나, 휘점으로 표시되어야할 화소가 암점불량으로 표시되는 도트 디펙트(dot defect)가 나타난다.
한편, 암점불량에 비해 휘점불량은 사용자에게 더 잘 인식된다. 따라서, 최근에는 휘점불량을 감소시킬 수 있는 액정표시장치가 요구되고 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 휘점불량 감소와 아울러 직류전압 축적을 방지할 수 있는 액정표시패널 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시패널은 액정을 사이에 두고 대향하는 상부 기판 및 하부 기판과; 상기 하부 기판 상에 게이트 절연막을 사이에 두고 교차하는 게이트 라인 및 데이터 라인과 접속되는 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되는 화소 전극과; 상기 화소 전극과 적어도 한 층의 절연막을 사이에 두고 중첩되게 형성되어 스토리지 캐패시터를 형성하는 스토리지 라인과; 상기 스토리지 라인에 스토리지 전압을 공급하도록 상기 하부 기판의 비표시영역 상에 형성되는 스토리지 공급 전극과; 상기 상부 기판 상에 형성되어 상기 화소 전극과 전계를 이루는 공통 전극과; 상기 공통 전극에 공통 전압을 공급하도록 상기 하부 기판의 비표시 영역 상에 형성되는 공통 공급 전극과; 상기 공통 공급 전극과 연결되어 상기 스토리지 공통 전극에 공급되는 스토리지 전압을 차폐하며 상기 하부 기판의 비표시영역 상에 형성되는 연결 전극을 구비하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 상부 기판 상에 형성된 공통 전극을 포함하는 컬러필터 기판을 준비하는 단계와; 상기 상부 기판과 액정을 사이에 두고 대향하는 하부 기판 상에 형성되는 박막 트랜지스터, 상기 박막 트랜지스터와 접속되는 화소 전극, 상기 화소 전극과 적어도 한 층의 절연막을 사이에 두고 중첩되게 형성되어 스토리지 캐패시터를 형성하는 스토리지 라인, 상기 스토리지 라인에 스토리지 전압을 공급하도록 비표시영역 상에 형성되는 스토리지 공급 전극, 상기 공통 전극에 공통 전압을 공급하도록 비 표시 영역 상에 형성되는 공통 공급 전극, 상기 공통 공급 전극과 연결되어 상기 스토리지 공통 전극에 공급되는 스토리지 전압을 차폐하며 상기 비표시영역 상에 형성되는 연결 전극을 포함하는 박막 트랜지스터 기판을 준비하는 단계와; 상기 컬러필터 기판과 상기 박막 트랜지스터 기판을 합착하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 액정표시장치를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 액정표시패널의 구조를 나타낸 도면이고, 도 2는 도 1의 A-A`를 따라 절취한 본 발명의 제 1 실시 예를 나타내는 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 따른 액정표시패널은 서로 대향하는 컬러필터 기판(400)과 TFT 기판(300)을 구비한다.
컬러필터 기판(400)은 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭(54)스와, 컬러색상을 표현하기 위한 R, G, B 컬러필터층(56)과, 화소 전극(22)과 전계를 이루는 공통 전극(60)을 포함한다.
블랙 매트릭스(54)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 이러한 블랙 매트릭스(54)는 하부 기판(1)의 박막 트랜지스터(TFT)와 게이트 라인들 및 데이터 라인들과 중첩되게 형성되며, 컬러필터(56)가 형성될 화소영역을 구분한다.
컬러펄터(56)는 블랙 매트릭스(54)에 의해 구분된 화소영역에 형성된다. 이러한 컬러필터(56)는 적색(R), 녹색(G) 및 청색(B) 별로 형성되어 적색(R), 녹 색(G) 및 청색(B) 색상을 구현한다.
오버 코트층(58)은 컬러필터(56)가 형성된 상부 기판(52) 상에 절연특성을 가진 투명한 수지를 도포하여 상부 기판(52)을 평탄화하는 역할을 한다.
공통 전극(60)은 공통전압이 인가되어 하부 기판(1) 상에 형성된 화소 전극(22)과 전위차를 발생시키게 된다.
TFT 기판(300)은 표시영역(A/A)과 비표시영역으로 구분된다.
표시영역(A/A)에는 서로 교차하여 화소 영역을 마련하는 다수의 데이터 라인(미도시) 및 게이트 라인(미도시)과, 다수의 게이트 라인 및 데이터 라인이 교차하는 지점마다 형성되는 박막 트랜지스터(TFT)와, 그 박막 트랜지스터(TFT)와 접속된 다수의 화소 전극(22)과, 화소 전극(22)과 접속된 스토리지 커패시터(Cst)가 형성된다.
박막 트랜지스터(TFT)는 게이트 라인의 게이트 신호에 응답하여 데이터 라인 상의 데이터 신호를 선택적으로 화소 전극(22)에 공급한다. 이러한 박막 트랜지스터(TFT)는 게이트 라인과 접속된 게이트 전극(4), 데이터 라인과 접속된 소스 전극(6), 드레인 컨택홀(8)을 통해 화소 전극(22)과 접속된 드레인 전극(10), 게이트 전극(4)과 게이트 절연막(18)을 사이에 두고 중첩되며 소스 전극(6) 및 드레인 전극(10) 사이의 채널을 형성하는 반도체층(16)으로 이루어진다. 반도체층(16)은 활성층(12)과 오믹접촉층(14)으로 이루어진다.
화소 전극(22)은 데이터 라인(미도시)과 게이트 라인(미도시)에 의해 형성된 화소 영역에 위치하며 광투과율이 높은 투명전도성 물질로 이루어진다. 화소 전 극(22)은 하부기판(1) 전면에 도포되는 보호막(20) 상에 형성되며, 보호막(20)을 관통하는 드레인 컨택홀(8)을 통해 드레인 전극(10)과 접속된다.
스토리지 커패시터(Cst)는 게이트 절연막(18)과 보호막(20)을 사이에 두고 중첩되는 화소 전극(22)과 스토리지 라인(30)으로 형성되어 액정셀(Clc)에 충전된 전압을 안정적으로 유지시킨다.
비표시영역에는 스토리지 공급 전극(62) 및 공통 공급 전극(64)이 형성된다.
공통 공급 전극(64)은 상부 기판(52) 상에 형성되는 공통 전극(60)에 공통 전압을 공급하도록 하부 기판(1) 상에 형성된다. 이러한 공통 공급 전극(64)은 표시영역의 적어도 일측을 감싸도록 형성된다.
스토리지 공급 전극(62)은 게이트 전극(4)과 동일 평면상에 동일 금속으로 형성되며 스토리지 라인(30)에 스토리지 전압을 공급한다. 이러한, 스토리지 공급 전극(62)은 공통 공급 전극(64)과 표시영역 사이에 형성되어 공통 공급 전극(64)을 따라 표시영역의 적어도 일측은 감싸도록 형성된다.
연결 전극(68)은 스토리지 공급 전극(62)과 공통 전극(60) 간의 전위차 발생을 방지하도록 스토리지 공급 전극(62)에 공급되는 스토리지 전압을 차폐한다. 이는 도 3a에 도시된 바와 같이, 종래 화소 전극(190)과 스토리지 캐패시터를 형성하는 스토리지 라인(160)에 스토리지 전압을 공급하는 스토리지 공급 전극(140)과 공통 공급 전극(120)을 통해 공통전압이 공급되는 공통 전극(240) 간의 전위차가 발생하게 되면 시간이 경과함에 따라 직류전압 성분이 액정에 축적되어져 액정의 틸트(Tilt) 왜곡이 발생되어 얼룩계 불량을 일으키기 때문이다. 이에 따라, 본 발명 은 도 3b에 도시된 바와 같이 공통 공급 전극(64)을 통해 공통전압이 공급된 연결 전극(68)은 공통 전극(60)과 전위차를 발생시키지 않는다. 이에 따라, 공통 전극(60)과 스토리지 공급 전극(62) 사이의 액정에 직류전압성분이 축적되는 것을 방지하여 액정의 틸트(Tilt) 왜곡으로 인한 얼룩계 불량을 방지할 수 있다.
이를 위해, 연결 전극(68)은 도 2에 도시된 바와 같이, 화소 전극(22)과 동일 평면, 즉 보호막(20) 상에 화소 전극(22)과 동일한 금속으로 스토리지 공급 전극(62)과 중첩되게 형성될 수 있다. 이 경우, 연결 전극(68)은 게이트 절연막(18)과 보호막(20)을 관통한 공통 콘택홀(70)을 통해 공통 공급 전극(64)과 연결된다. 또한 연결 전극(68)은 도 4에 도시된 바와 같이, 소스 전극(6) 및 드레인 전극(10)과 동일평면, 즉 게이트 절연막(18) 상에 소스 전극(6), 드레인 전극(10) 및 데이터 라인(미도시)을 형성하기 위한 소스/드레인 금속과 동일 금속으로 스토리지 공급 전극(62)과 중첩되게 형성될 수 있다. 이 경우, 연결 전극(68)은 게이트 절연막(18)을 관통한 공통 콘택홀(70)을 통해 공통 공급 전극(64)과 연결된다.
이러한 본 발명의 액정표시패널을 제조하는 방법을 도 5a 내지 도 5f를 결부하여 설명하기로 한다.
도 5a 내지 5f는 도 2에 도시된 액정표시패널을 제조하는 방법을 나타낸 도면이다.
도 5a에 도시된 바와 같이 하부기판(1) 상에 게이트 금속층이 증착공정을 통해 형성된다. 이 후, 그 게이트 금속층이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 게이트 전극(4), 게이트 라인, 스토리지 라인(30), 스토리지 공급 전극(62) 및 공통 공급 전극(64)이 형성된다.
이후, 도 5b에 도시된 바와 같이, 게이트 전극(4), 게이트 라인, 스토리지 라인(30), 스토리지 공급 전극(62) 및 공통 공급 전극(64)이 형성된 하부기판(1) 상에 SiOx, SiNx 등의 무기절연물질이 도포됨으로써 게이트 절연막(18)이 형성된다. 이어서, 게이트 절연막(18) 상에 순수 비정질 실리콘층, 불순물 비정질 실리콘층이 순차적으로 형성된다. 이후, 순수 비정질 실리콘층 및 불순물 비정질 실리콘층이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 활성층(12) 및 오믹 접촉층(14)이 형성된다.
다음, 도 5c에 도시된 바와 같이, 활성층(12) 및 오믹 접촉층(14)이 형성된 게이트 절연막(18) 상에 소스/드레인 금속층이 증착된다. 이후, 증착된 소스/드레인 금속층이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 데이터 라인, 소스 전극(6) 및 드레인 전극(10)이 형성된다.
그리고, 소스 전극(6) 및 드레인 전극(10)을 마스크로 이용한 식각공정을 통해 소스 전극(6)과 드레인 전극(10) 사이의 오믹 접촉층(14)이 제거되고, 그 하부층인 활성층(12)이 노출되어 채널이 형성된다.
이후, 도 5d에 도시된 바와 같이, 소스 전극(6) 및 드레인 전극(10)이 형성된 하부기판(1)상에 SiNx, SiOx 등과 같은 무기절연물질 또는 아크릴 수지와 같은 유기절연물질이 도포됨으로써 보호막(20)이 형성된다. 그 보호막(20)이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 드레인 전극(10)의 일부를 노출시키는 드레인 콘택홀(8)이 형성됨과 동시에 공통 공급 전극(64)의 일부를 노출시키는 공통 콘택홀(66)이 형성된다.
이어서, 도 5e에 도시된 바와 같이, 보호막(20) 위로 ITO(Indium-Tin-Oxide), IZO, ITZO 등의 투명도전막을 증착하고, 그 증착된 투명도전막이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 화소 전극(22) 및 연결 전극(68)이 형성된다.
이후, 도 5f에 도시된 바와 같이, 상술한 단계를 거친 하부 기판(1)과 블랙 매트릭스(54), 컬러필터(56), 오버 코트층(58), 공통 전극(60)이 순차적으로 형성된 상부 기판(52)을 합착한다.
도 6a 내지 6e는 도 4에 도시된 액정표시패널을 제조하는 방법을 나타낸 도면이다.
본 발명의 제 2 실시 예에 따른 액정표시패널의 제조방법에서 하부기판에서 게이트 절연막(18)까지 형성하는 공정은 상술한 제 1 실시 예와 같으므로 생략하기로 한다.
도 6a에 도시된 바와 같이, 게이트 절연막(18)이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 공통 공급 전극(64)의 일부를 노출시키는 공통 콘택홀(66)이 형성된다. 이후, 게이트 절연막(18) 상에 순수 비정질 실리콘층, 불순물 비정질 실리콘층이 순차적으로 형성된다. 그리고, 순수 비정질 실리콘층, 불순물 비정질 실리콘층이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 활성층(12) 및 오믹 접촉층(14)이 형성된다.
다음, 도 6b에 도시된 바와 같이, 활성층(12) 및 오믹 접촉층(14)이 형성된 게이트 절연막(18) 상과, 스토리지공급전극(62)과 공통전압공급전극(64)이 형성된 게이트 절연막(18) 상에 소스/드레인 금속층이 증착된다. 이후, 증착된 소스/드레인 금속층이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 게이트 절연막(18) 상에 데이터 라인(미도시)과 소스 전극(6) 및 드레인 전극(10)이 형성된다. 동시에 스토리지 공급 전극(62)과 공통 공급 전극(64)이 형성된 게이트 절연막(18) 상에 공통 콘택홀(66)을 통해 공통 공급 전극(64)과 연결되는 연결 전극(68)이 형성된다. 이러한 연결 전극(68)은 게이트 절연막(18)을 사이에 두고 스토리지 공급 전극(62)과 중첩되도록 형성된다.
그리고, 소스 전극(6) 및 드레인 전극(10)을 마스크로 한 식각공정을 통해 소스 전극(6)과 드레인 전극(10) 사이의 오믹 접촉층(14)이 제거되고, 그 하부층인 활성층(12)이 노출되어 채널이 형성된다.
이어서, 도 6c에 도시된 바와 같이, 소스 전극(6) 및 드레인 전극(10)이 형성된 하부 기판(1)상에 SiNx, SiOx 등과 같은 무기절연물질 또는 아크릴 수지와 같은 유기절연물질이 도포됨으로써 보호막(20)이 형성된다. 형성된 보호물질이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 드레인 전극(10)의 일부를 노출시키는 드레인 콘택홀(8)이 형성됨과 동시에 연결 전극(68) 상에 형성된 보호물질이 포토리소그래피공정과 식각공정에 의해 패터닝되어 연결 전극(68)이 노출된다.
이어서, 도 6d에 도시된 바와 같이, 보호막(20) 위로 ITO(Indium-Tin-Oxide)를 증착하고, 그 증착된 ITO(Indium-Tin-Oxide)가 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 화소 전극(22)을 형성한다.
이후, 도 6e에 도시된 바와 같이, 상술한 단계를 거친 하부 기판(1)과 블랙 매트릭스(54), 컬러필터(56), 오버 코트층(58), 공통 전극(60)이 순차적으로 형성된 상부 기판(52)을 합착한다.
한편, 본 발명의 제 1 실시 예와 제 2 실시 예에 따른 액정표시패널의 제조방법은 컬러필터 기판(400)과 TFT 기판(300)을 합착하기 전에 컬러필터 기판(400)과 TFT 기판(300) 각각을 검사하는 단계를 포함할 수 있다. 이와 같은 검사단계를 통해 컬러필터 기판(400)과 TFT 기판(300)을 검사하여 결함이 발생하면, 해당화소의 화소 전극(22)과 스토리지 라인(30)을 레이져 리페어 공정을 통해 쇼트(short)시킨다. 이 후, 결함이 발생된 해당 화소가 박막 트랜지스터의 동작과 관계없이 스토리지 전압이 인가되는 화소 전극(22)과 공통전압이 인가되는 공통 전극(60)이 일정한 전위차를 유지하게 되어 해당화소가 암점(Black)으로 표시됨으로써 도트디펙트를 방지할 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 스토리지 공급 전극과 공통 전극 간의 전위차 발생을 방지하도록 스토리지 공급 전극에 공급되는 스토리지 전압을 차폐하는 연결 전극을 형성함으로써 직류전압(DC) 축적으로 인해 발생하는 액정 기울기 왜곡 및 그로 인한 얼룩계 불량을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다

Claims (12)

  1. 액정을 사이에 두고 대향하는 상부 기판 및 하부 기판과;
    상기 하부 기판 상에 게이트 절연막을 사이에 두고 교차하는 게이트 라인 및 데이터 라인과 접속되는 박막 트랜지스터와;
    상기 박막 트랜지스터와 접속되는 화소 전극과;
    상기 화소 전극과 적어도 한 층의 절연막을 사이에 두고 중첩되게 형성되어 스토리지 캐패시터를 형성하는 스토리지 라인과;
    상기 스토리지 라인에 스토리지 전압을 공급하도록 상기 하부 기판의 비표시영역 상에 형성되는 스토리지 공급 전극과;
    상기 상부 기판 상에 형성되어 상기 화소 전극과 전계를 이루는 공통 전극과;
    상기 공통 전극에 공통 전압을 공급하도록 상기 하부 기판의 비표시 영역 상에 형성되는 공통 공급 전극과;
    상기 공통 공급 전극과 연결되어 상기 스토리지 공통 전극에 공급되는 스토리지 전압을 차폐하며 상기 하부기판의 비표시영역 상에 형성되는 연결 전극을 구비하는 것을 특징으로 하는 액정표시패널.
  2. 제 1항에 있어서,
    상기 연결 전극은 상기 게이트 절연막과, 상기 박막 트랜지스터를 덮도록 형 성된 보호막을 사이에 두고 상기 스토리지 공급 전극과 중첩되어 형성되는 것을 특징으로 하는 액정표시패널.
  3. 제 2항에 있어서,
    상기 연결 전극은 상기 보호막 상에 상기 화소 전극과 동일한 금속으로 형성되는 것을 특징으로 하는 액정표시패널.
  4. 제 3항에 있어서,
    상기 연결 전극은 게이트 절연막과 상기 보호막을 관통하여 상기 공통 공급 전극의 일부를 노출시키는 공통 콘택홀을 통해 상기 공통 공급 전극과 연결되는 것을 특징으로 하는 액정표시패널.
  5. 제 1항에 있어서,
    상기 연결 전극은 상기 게이트 절연막을 사이에 두고 상기 스토리지 공급 전극과 중첩되어 형성되는 것을 특징으로 하는 액정표시패널.
  6. 제 5항에 있어서,
    상기 연결 전극은 상기 게이트 절연막 상에 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일한 금속으로 형성되는 것을 특징으로 하는 액정표시패널.
  7. 제 6항에 있어서,
    상기 연결 전극은 상기 게이트 절연막을 관통하여 상기 공통 공급 전극의 일부를 노출시키는 공통 콘택홀을 통해 상기 공통 공급 전극과 연결되는 것을 특징으로 하는 액정표시패널.
  8. 상부기판 상에 형성된 공통 전극을 포함하는 컬러필터 기판을 준비하는 단계와;
    상기 상부 기판과 액정을 사이에 두고 대향하는 하부 기판 상에 형성되는 박막 트랜지스터, 상기 박막 트랜지스터와 접속되는 화소 전극, 상기 화소 전극과 적어도 한 층의 절연막을 사이에 두고 중첩되게 형성되어 스토리지 캐패시터를 형성하는 스토리지 라인, 상기 스토리지 라인에 스토리지 전압을 공급하도록 비표시영역 상에 형성되는 스토리지 공급 전극, 상기 공통 전극에 공통 전압을 공급하도록 비표시 영역 상에 형성되는 공통 공급 전극, 상기 공통 공급 전극과 연결되어 상기 스토리지 공통 전극에 공급되는 스토리지 전압을 차폐하며 상기 비표시영역 상에 형성되는 연결 전극을 포함하는 박막 트랜지스터 기판을 준비하는 단계와;
    상기 컬러필터 기판과 상기 박막 트랜지스터 기판을 합착하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  9. 제 8항에 있어서,
    상기 박막 트랜지스터 기판을 준비하는 단계는
    상기 하부 기판 상에 상기 박막 트랜지스터의 게이트 전극, 상기 스토리지 라인, 상기 스토리지 공급 전극 및 상기 공통 공급 전극을 형성하는 단계와;
    상기 게이트 전극, 상기 스토리지 라인, 상기 스토리지 공급 전극 및 상기 공통 공급 전극을 덮도록 상기 하부 기판 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 박막 트랜지스터의 활성층 및 오믹 접촉층을 형성하는 단계와;
    상기 활성층 및 상기 오믹 접촉층이 형성된 상기 하부 기판 상에 상기 박막 트랜지스터의 소스 전극과 드레인 전극을 형성하는 단계와;
    상기 드레인 전극을 노출시키는 드레인 콘택홀과 상기 공통 공급 전극을 노출시키는 공통 콘택홀을 가지는 보호막을 형성하는 단계와;
    상기 보호막 상에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉되는 화소 전극을 형성함과 동시에 상기 공통 콘택홀을 통해 상기 공통 공급 전극과 접촉되는 연결 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  10. 제 8항에 있어서,
    상기 박막 트랜지스터 기판을 준비하는 단계는
    상기 하부 기판 상에 상기 박막 트랜지스터의 게이트 전극, 상기 스토리지 라인, 상기 스토리지 공급 전극 및 상기 공통 공급 전극을 형성하는 단계와;
    상기 게이트 전극, 상기 스토리지 라인, 상기 스토리지 공급 전극 및 상기 공통 공급 전극을 덮도록 상기 하부 기판 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막을 관통하여 상기 공통 공급 전극을 노출시키는 공통콘택홀을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 박막 트랜지스터의 활성층 및 오믹 접촉층을 형성하는 단계와;
    상기 활성층 및 오믹 접촉층이 형성된 하부 기판 상에 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 형성함과 동시에 상기 공통 콘택홀을 통해 상기 공통 전압 공급 전극과 접촉되는 연결 전극을 형성하는 단계와;
    상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지는 보호막을 형성하는 단계와;
    상기 보호막 상에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉되는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  11. 제 8항에 있어서,
    상기 컬러필터 기판과 상기 박막 트랜지스터 기판을 합착하는 단계 전에 상기 컬러필터 기판 및 상기 박막 트랜지스터 기판 각각의 불량유무를 검사하는 단계와;
    상기 박막 트랜지스터 기판에서 불량 화소가 검출되면, 상기 불량 화소를 암점화하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 불량 화소를 암점화하는 단계는
    상기 불량 화소의 화소 전극과, 상기 화소 전극과 중첩되는 스토리지 라인을 쇼트시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020070027143A 2007-03-20 2007-03-20 액정표시패널 및 그의 제조방법 Active KR101319334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070027143A KR101319334B1 (ko) 2007-03-20 2007-03-20 액정표시패널 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070027143A KR101319334B1 (ko) 2007-03-20 2007-03-20 액정표시패널 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20080085504A KR20080085504A (ko) 2008-09-24
KR101319334B1 true KR101319334B1 (ko) 2013-10-16

Family

ID=40025219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027143A Active KR101319334B1 (ko) 2007-03-20 2007-03-20 액정표시패널 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101319334B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102294632B1 (ko) * 2014-12-30 2021-08-27 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2004212972A (ja) 2002-12-26 2004-07-29 Lg Philips Lcd Co Ltd 液晶表示装置とその製造方法及び液晶表示装置用アレイ基板の製造方法
JP2006048006A (ja) 2004-07-30 2006-02-16 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
KR20060022839A (ko) * 2004-09-08 2006-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2004212972A (ja) 2002-12-26 2004-07-29 Lg Philips Lcd Co Ltd 液晶表示装置とその製造方法及び液晶表示装置用アレイ基板の製造方法
JP2006048006A (ja) 2004-07-30 2006-02-16 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
KR20060022839A (ko) * 2004-09-08 2006-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법

Also Published As

Publication number Publication date
KR20080085504A (ko) 2008-09-24

Similar Documents

Publication Publication Date Title
US9316859B2 (en) Liquid crystal display device and method for manufacturing the same
US7456909B2 (en) Liquid crystal display device and manufacturing method thereof
US9507199B2 (en) Liquid crystal display device
CN100578326C (zh) 液晶装置及电子设备
US20180107084A1 (en) Liquid crystal display panel and liquid crystal display device
JP4167085B2 (ja) 液晶表示装置
JP3792670B2 (ja) 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
KR20080003226A (ko) 액정표시소자
US9865621B2 (en) Display device
US7006186B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US8885125B2 (en) LCD including a color filter substrate with first and second electrode lines corresponding to a black matrix
US12298638B2 (en) Liquid crystal display panel, manufacturing method thereof, and display device
US8432501B2 (en) Liquid crystal display with improved side visibility
JP2010145875A (ja) 液晶表示装置及びその製造方法
US6967703B2 (en) Liquid crystal display device and method thereof
JP2007310131A (ja) アクティブマトリクス基板及びアクティブマトリクス表示装置
KR101319334B1 (ko) 액정표시패널 및 그의 제조방법
US20100053031A1 (en) Electro-optical device and electronic apparatus
KR20040001324A (ko) 위치감지 액정표시장치
JP5939755B2 (ja) 液晶表示装置
KR101818457B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2020129617A (ja) 半導体装置および半導体装置の製造方法
KR101695025B1 (ko) 액정표시장치와 그 리페어 방법
JP7094810B2 (ja) 表示装置
KR101023284B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070320

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120229

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070320

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131008

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131010

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190917

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200925

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240919

Start annual number: 12

End annual number: 12