[go: up one dir, main page]

KR101309371B1 - 액정표시장치 및 그의 구동방법 - Google Patents

액정표시장치 및 그의 구동방법 Download PDF

Info

Publication number
KR101309371B1
KR101309371B1 KR1020060060156A KR20060060156A KR101309371B1 KR 101309371 B1 KR101309371 B1 KR 101309371B1 KR 1020060060156 A KR1020060060156 A KR 1020060060156A KR 20060060156 A KR20060060156 A KR 20060060156A KR 101309371 B1 KR101309371 B1 KR 101309371B1
Authority
KR
South Korea
Prior art keywords
data
circuit board
liquid crystal
pads
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060060156A
Other languages
English (en)
Other versions
KR20080001804A (ko
Inventor
최선영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060060156A priority Critical patent/KR101309371B1/ko
Priority to CNB2006101656742A priority patent/CN100510865C/zh
Priority to FR0610986A priority patent/FR2903218B1/fr
Priority to JP2006343129A priority patent/JP4825658B2/ja
Priority to TW095149253A priority patent/TWI357589B/zh
Priority to US11/647,206 priority patent/US8115720B2/en
Publication of KR20080001804A publication Critical patent/KR20080001804A/ko
Application granted granted Critical
Publication of KR101309371B1 publication Critical patent/KR101309371B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 안정적으로 쓰기방지(Write Protection) 기능을 수행할 수 있는 액정표시장치 및 그의 구동방법이 개시된다.
본 발명에 따른 액정표시장치는 액정패널과, 상기 액정패널을 구동하는 구동회로가 실장되며 상기 액정패널의 일측에 부착된 제 1 인쇄회로기판과, 상기 구동회로로 소정의 제어신호와 데이터 신호를 공급하는 타이밍 컨트롤러와 상기 구동회로로 소정의 전압을 공급하는 전원 공급부가 실장된 제 2 인쇄회로기판과, 상기 제 2 인쇄회로기판으로부터 공급된 상기 소정의 제어신호와 데이터 신호 및 소정의 전압을 상기 제 1 인쇄회로기판으로 공급하는 연성회로기판 및 상기 제 2 인쇄회로기판 상에 실장되며 상기 연성회로기판을 경유하여 공급된 소정의 전압에 따라 쓰기방지 기능을 수행하는 메모리 소자를 포함하는 것을 특징으로 한다.
EEPROM, 쓰기방지(Write Protection)

Description

액정표시장치 및 그의 구동방법{Liquid crystal display device and method driving for the same}
도 1은 종래의 오버 드라이빙 회로가 구비된 액정표시장치를 나타낸 도면.
도 2는 본 발명에 따른 액정표시장치를 나타낸 도면.
도 3은 도 2의 FFC를 상세히 나타낸 도면.
도 4는 도 2의 EEPROM을 상세히 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
102:액정패널 104:게이트 드라이버
106a ~ 106c:데이터 드라이버 IC
107a ~ 107c:데이터 TCP 108:타이밍 컨트롤러
110:ODC 구동부 112:EEPROM
114:데이터 PCB 116:전원 공급부
118:커넥터 120:FFC
122:제어 PCB
본 발명은 액정표시장치에 관한 것으로, 특히 안정적으로 쓰기방지(Write Protection) 기능을 수행할 수 있는 액정표시장치 및 그의 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 근래에는 LCD(Liquid Crystal Display device, 이하 '액정표시장치'라 함), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러가지 평판표시장치가 연구되어 왔고 일부는 이미 여러장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점으로 인하여 브라운관(CRT)을 대체하는 액정표시장치가 가장 널리 사용되고 있으며, 액정표시장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 표시한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
도 1은 종래의 오버 드라이빙 회로가 구비된 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래의 액정표시장치는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 소정의 화상을 표시하는 액정패널(2)과, 상기 액정패널(2)을 구동하는 게이트 드라이버(4) 및 데이터 드라이버(6)와, 상기 게이트 드라이버(4) 및 데이터 드라이버(6)를 제어하고 오버 드라이빙 된 데이터를 출력하는 타이밍 컨트롤러(8)를 포함한다.
상기 오버 드라이빙 회로를 구비한 액정표시장치는 널리 공지된 기술이므로, 간략하게 설명한다.
상기 데이터 드라이버(6)는 데이터 PCB(18) 상에 실장되어 있다.
상기 타이밍 컨트롤러(8)는 ODC 구동부(10)를 포함하는데, 상기 ODC 구동부(10)는 오버 드라이빙 구동을 위한 회로부이다. 상기 ODC 구동부(10)는 도시되지 않은 시스템으로부터 공급된 이전 프레임 데이터와 현재 프레임 데이터를 비교하여 오버 드라이빙 된 즉, 보정된 데이터를 출력하여 상기 데이터 드라이버(6)로 공급한다.
상기 보정된 데이터는 외부 기억장치인 EEPROM(12)에 저장되어 있는 룩업 테이블로부터 공급된 것이다. 상기 룩업 테이블에는 이전 프레임의 데이터와 현재 프레임의 데이터에 해당하는 값이 X축 및 Y축으로 배열되어 있고 보정된 데이터에 해당하는 값이 상기 X축과 Y축에 교차하는 부분에 각각 형성되어 있다.
상기 ODC 구동부(10)는 상기 이전 프레임의 데이터와 현재 프레임의 데이터가 교차하는 부분의 값을 상기 EEPROM(12)에 저장되어 있는 룩업 테이블 상에서 읽어와 보정된 데이터를 출력하게 된다. 이때, 상기 ODC 구동부(10)는 상기 EEPROM(12) 내부에 저장된 룩업 테이블을 I2C 방식으로 통신하여 읽어온다.
상기 ODC 구동부(10)와 상기 EEPROM(12) 간에는 통신을 위한 두개의 액티브 와이어(SCL(Clock), SDA(Data), 미도시)가 연결되어 있다.
상기 액정표시장치는 사용하는 사용자마다 사용자 특성에 맞도록 데이터를 요구하는 경우가 많다. 따라서, 이러한 요구에 부응하기 위하여 상기 액정표시장치는 외부 기억장치인 EEPROM(12)을 구비한다.
상기 EEPROM(12)은 소정의 전원 공급부(미도시)로부터 입력받은 입력전압(Vcc) 단자와, 쓰기방지(Write Protection, 이하 'W/P' 라 함) 단자와, 상기 ODC 구동부(10)와 통신하기 위한 I2C 단자로써 SCL(Serial Clock) 단자 및 SDA(Serial Address/Data) 단자 등을 갖는다.
상기 EEPROM(12)의 쓰기방지(W/P) 단자에는 전압 생성부(14)로부터 생성된 전압이 공급된다. 상기 전압 생성부(14)는 상기 전원 공급부로부터 공급된 전원 전압(Vdd)을 제 1 및 제 2 저항(R1, R2)으로 전압 분배한다. 상기 분배된 전압이 상기 EEPROM(12)의 쓰기방지(W/P) 단자로 공급한다.
상기 타이밍 컨트롤러(8)와 상기 EEPROM(12) 및 상기 EEPROM(12)의 쓰기방지(W/P) 단자로 소정의 전압을 공급하는 전압 생성부(14)는 제어 PCB(22) 상에 실장된다. 상기 제어 PCB(22)와 상기 데이터 PCB(18)는 FFC(Flexible Flat Cable, 20) 를 통해 전기적으로 연결된다.
상기 쓰기방지(W/P) 단자로 공급된 전압의 레벨에 따라 상기 EEPROM(12)의 기능이 결정된다. 상기 쓰기방지(W/P) 단자로 하이(High) 레벨의 전압이 공급되면 상기 EEPROM(12)은 리드(read) 기능만 수행하며, 상기 쓰기방지(W/P) 단자로 로우(Low) 레벨의 전압이 공급되면, 상기 EEPROM(12)은 리드(read)/라이트(write) 기능을 수행한다.
상기 전압 생성부(14)로부터 출력된 상기 분배된 전압은 하이 레벨 또는 로우 레벨로 조정하기 위해 상기 제 1 및/또는 제 2 저항(R1, R2)이 가변 저항으로 구성될 수 있다. 따라서, 상기 제 1 및/또는 제 2 저항을 조정함으로써, 상기 전압 생성부(14)로부터 출력된 상기 분배된 전압을 하이 레벨 또는 로우 레벨로 가변시킬 수 있다.
상기 EEPROM(12)이 리드(read) 기능을 수행하는 경우, 상기 EEPROM(12)에 저장된 룩업 테이블의 데이터를 상기 ODC 구동부(10)가 읽어들여서 상기 데이터 드라이버(6)로 공급한다. 이로인해, 상기 액정패널(2)은 상기 데이터 드라이버(6)로 공급된 데이터에 해당하는 영상을 표시하게 된다.
상기 EEPROM(12)은 상기 액정표시장치가 완제품으로 완성되기 전에 외부에 위치하는 라이팅 장비와 연결되어 라이트(write) 기능을 수행하게 된다. 상기 액정표시장치가 구동될 때에는 상기 EEPROM(12)은 리드(read) 기능만을 수행하게 된다.
한편, 상기 EEPROM(12)의 쓰기방지(W/P) 단자로 공급된 전압은 위에서 언급한 바와 같이, 상기 전원전압(Vdd)을 제 1 및 제 2 저항(R1, R2)으로 분배한 전압이다. 결국, 상기 전원전압(Vdd)과 상기 제 1 및 제 2 저항(R1, R2)의 저항값에 따라 상기 쓰기방지(W/P) 단자의 전압이 결정되며 이에 따라 상기 EEPROM(12)의 기능이 결정된다.
상기 전원전압(Vdd)은 노이즈나 외부에서 유입된 정전기(ESD)로 인해 왜곡될 수 있다. 상기 왜곡된 전원전압(Vdd)이 상기 전압 생성부(14)로 공급되면 상기 전압 생성부(14)는 상기 왜곡된 전원전압(Vdd)을 상기 제 1 및 제 2 저항(R1, R2)을 이용해서 전압분배 하게 된다. 상기 분배된 전압은 상기 EEPROM(12)의 쓰기방지(W/P) 단자로 공급된다. 상기 전압 생성부(14)에서 분배된 전압은 상기 쓰기방지(W/P) 단자로 공급되어 상기 EEPROM(12)의 오동작을 유발하게 된다.
상기 쓰기방지(W/P) 단자가 로우(Low) 레벨을 유지하게 되는 경우 상기 EEPROM(12)의 쓰기방지(Write Protec tion) 기능이 해제되는데 이때, 외부에서 발생하는 정전기(ESD) 및 노이즈가 발생하게 되면 상기 EEPROM(12)내에 저장되어 있는 데이터가 손상을 입게된다.
이 과정에서 상기 쓰기방지(W/P) 단자로 공급된 전압이 상기 왜곡된 전원전압(Vdd)에 의해 영향을 받게 되고 상기 쓰기방지(W/P) 단자로 공급된 전압이 왜곡됨에 따라 상기 EEPROM(12)의 쓰기방지(W/P) 기능이 영향을 받게 된다.
상기 쓰기방지(W/P) 단자로 하이(High) 레벨의 전압이 공급되어 상기 EEPROM(12)이 리드(read) 기능만을 수행해야 할때(액정표시장치가 구동될때), 상기 EEPROM(12)의 쓰기방지(W/P) 단자로 왜곡된 전원전압(Vdd)에 의한 로우(Low) 레벨의 전압이 공급되는 경우가 발생하여 라이트(write) 기능을 수행하게 된다.
상기 액정표시장치가 구동중일때 상기 EEPROM(12)이 라이트(write)을 하게 되면 외부 요인에 의해 의도하지 않는 새로운 데이터가 유입되어 상기 EEPROM(12)에 저장된 데이터가 손상을 입게 된다.
본 발명은 안정적으로 쓰기방지(Write Protection) 기능을 수행할 수 있는 액정표시장치 및 그의 구동방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치는 액정패널과, 상기 액정패널을 구동하는 구동회로가 실장되며 상기 액정패널의 일측에 부착된 제 1 인쇄회로기판과, 상기 구동회로로 소정의 제어신호와 데이터 신호를 공급하는 타이밍 컨트롤러와 상기 구동회로로 소정의 전압을 공급하는 전원 공급부가 실장된 제 2 인쇄회로기판과, 상기 제 2 인쇄회로기판으로부터 공급된 상기 소정의 제어신호와 데이터 신호 및 소정의 전압을 상기 제 1 인쇄회로기판으로 공급하는 연성회로기판 및 상기 제 2 인쇄회로기판 상에 실장되며 상기 연성회로기판을 경유하여 공급된 소정의 전압에 따라 쓰기방지 기능을 수행하는 메모리 소자를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동방법은 소정의 전압을 생성하는 단계와, 상기 소정의 전압을 연성회로기판으로 공급하는 단계와, 상기 연성회로기판을 경유한 소정의 전압을 출력하여 메모리 소자로 공급하는 단계 및 상기 소정의 전압에 따라 상기 메모리 소자의 쓰기방지 기능을 수행하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 2는 본 발명에 따른 액정표시장치를 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 화소영역을 정의하는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 소정의 화상을 표시하는 액정패널(102)과, 상기 액정패널(102)을 구동하기 위한 구동부를 포함한다.
상기 구동부로는 상기 복수의 게이트라인(GL0 ~ GLn)을 구동하기 위한 게이트 드라이버(104)와 상기 복수의 데이터라인(DL1 ~ DLm)을 구동하기 위한 복수의 데이터 드라이버 IC(106a ~ 106c)와, 상기 게이트 드라이버(104) 및 상기 복수의 데이터 드라이버 IC(106a ~ 106c)를 제어하는 타이밍 컨트롤러(108) 등이 포함된다.
또한, 상기 구동부로는 상기 게이트 드라이버(104) 및 데이터 드라이버 IC(106a ~ 106c)로 입력전압(Vcc)을 비롯해 소정의 전압들을 공급하는 전원 공급부(116)와 복수의 룩업 테이블을 저장하는 EEPROM(112) 등이 더 포함된다.
상기 타이밍 컨트롤러(108)는 상기 액정표시장치의 오버 드라이빙 구동을 위해 ODC 구동부(110)를 더 포함한다.
상기 타이밍 컨트롤러(108)와, 상기 전원 공급부(116) 및 상기 EEPROM(112)은 제어 PCB(122) 상에 실장되고, 상기 복수의 데이터 드라이버 IC(106a ~ 106c)는 데이터 PCB(114) 상에 실장된다.
상기 제어 PCB(122)와 상기 데이터 PCB(114)는 FFC(Flexible Flat Cable, 120)를 통해 전기적으로 연결된다.
상기 액정패널(102)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되고 그 교차부에는 박막트랜지스터(TFT)와 상기 박막트랜지스터(TFT)와 연결된 화소전극(미도시)이 형성된다.
상기 박막트랜지스터(TFT)는 상기 게이트라인(GL0 ~ GLn)과 연결되어 상기 게이트라인(GL0 ~ GLn)에 공급된 게이트 스캔신호에 의해 턴-온/오프(turn-on/off) 된다. 즉, 상기 게이트라인(GL0 ~ GLn)에 게이트 하이 전압(VGH)이 공급되면 상기 박막트랜지스터(TFT)는 턴-온(turn-on) 되고 상기 게이트라인(GL0 ~ GLn)에 게이트 로우 전압(VGL)이 공급되면 상기 박막트랜지스터(TFT)는 턴-오프(turn-off) 된다.
상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터 공급된 게이트 제어신호에 따라 상기 복수의 게이트라인(GL0 ~ GLn)에 순차적으로 게이트 스캔신호를 공급한다.
상기 복수의 데이터 드라이버 IC(106a ~ 106c)는 상기 타이밍 컨트롤러(108)로부터 공급된 데이터 제어신호에 따라 상기 복수의 데이터라인(DL1 ~ DLm)에 데이터 전압을 공급한다. 이때, 상기 복수의 데이터 드라이버 IC(106a ~ 106c)는 각각 복수의 데이터 TCP(107a ~ 107c)에 실장된다.
상기 타이밍 컨트롤러(108)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync)와 데이터 이네이블(DE) 신호 및 소정의 클럭신호(CLK)를 이용해서 상기 게이트 제어신호와 데이터 제어신호를 생성한다. 또한, 상기 타이밍 컨트롤러(108) 내부에는 오버 드라이빙을 위한 ODC 구동부(110)가 구비된다.
상기 ODC 구동부(110)는 상기 시스템으로부터 공급된 이전 프레임의 데이터와 현재 프레임의 데이터를 비교하여 보정된 데이터를 출력하게 된다. 상기 보정된 데이터는 외부 기억장치인 EEPROM(112)에 저장되어 있는 룩업 테이블로부터 공급된 것이다.
상기 룩업 테이블에는 이전 프레임의 데이터와 현재 프레임의 데이터에 해당 하는 값이 X축 및 Y축으로 배열되어 있고 보정된 데이터에 해당하는 값이 상기 X축과 Y축에 교차하는 부분에 각각 형성되어 있다.
상기 전원 공급부(116)는 전원전압(Vdd)과, 상기 게이트 드라이버(104)로 공급될 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL) 등을 생성한다. 또한, 상기 전원 공급부(116)는 상기 전원전압(Vdd)을 승압 또는 감압시킨 입력전압(Vcc)을 생성한다. 상기 입력전압(Vcc)은 상기 복수의 데이터 드라이버 IC(106a ~ 106c) 및 게이트 드라이버(104)로 공급된다.
한편, 상기 타이밍 컨트롤러(108)에서 생성된 소정의 제어신호는 상기 FFC(120) 상에 형성된 패드들을 통해 상기 데이터 PCB(114)를 경유하여 상기 게이트 드라이버(104) 및 상기 복수의 데이터 드라이버 IC(106a ~ 106c)로 공급된다.
상기 전원 공급부(116)에서 생성된 입력전압(Vcc)을 포함한 소정의 전압들도 상기 소정의 제어신호와 마찬가지로 상기 FFC(120) 상에 형성된 패드들을 통해 상기 데이터 PCB(114)를 경유하여 상기 게이트 드라이버(104) 및 상기 복수의 데이터 드라이버 IC(106a ~ 106c)로 공급된다.
상기 전원 공급부(116)에서 생성된 입력전압(Vcc)은 대략 3.3V 정도의 일정한 레벨을 갖는 전압으로 노이즈등으로 인해 왜곡되지 않은 안정된 전압을 의미한다.
상기 FFC(120)의 일측면은 도 2에 도시된 바와 같이, 상기 제어 PCB(122)와 부착되고 상기 FFC(120)의 타측면은 상기 데이터 PCB(114)와 부착되어 상기 제어 PCB(122)와 상기 데이터 PCB(114)를 전기적으로 연결하는 역할을 한다.
상기 FFC(120)는 도 3a에 도시된 바와 같이, 복수의 패드들이 형성되어 있다.
상기 FFC(120)의 일측면 즉, 상기 제어 PCB(122)와 부착되는 제 1 영역에는 복수의 제어 패드(CP-1 ~ CP-60)들이 형성되어 있다. 상기 FFC(120)의 타측면 즉, 상기 데이터 PCB(114)와 부착되는 제 2 영역에는 복수의 데이터 패드(DP-1 ~ DP-60)들이 형성되어 있다.
상기 FFC(120)에 형성된 제어 패드(CP-1 ~ CP-60) 및 데이터 패드(DP-1 ~ DP-60)는 서로 일대일 대응으로 전기적으로 연결되어 있다.
이로인해, 상기 제어 PCB(122)로부터 공급된 소정의 제어신호와 데이터 신호 및 입력전압(Vcc)을 포함한 소정의 전압들이 상기 FFC(120) 상에 형성된 제어 패드(CP-1 ~ CP-60) 및 데이터 패드(DP-1 ~ DP-60)를 통해 상기 데이터 PCB(114)로 공급된다.
일예로, 상기 FFC(120) 상에 형성된 제어 패드(CP1 ~ CP-60) 및 데이터 패드(DP-1 ~ DP-60)가 각각 60개라고 하자.
이때, 제 58 제어 패드(CP-58)에는 상기 복수의 데이터 드라이버 IC(106a ~ 106c)로 공급될 제 1 입력전압(Vcc-D)이 상기 전원 공급부(116)로부터 공급된다. 상기 제 59 제어 패드(CP-59)에는 상기 게이트 드라이버(14)로 공급된 입력전압(Vcc-G)이 상기 전원 공급부(116)로부터 공급된다.
상기 전원 공급부(116)로부터의 제 1 입력전압(Vcc-D)은 상기 제 58 제어 패드(CP-58)를 경유하여 상기 제 58 제어 패드(CP-58)와 대응된 제 58 데이터 패 드(DP-58)를 통해 상기 데이터 PCB(114)로 공급된다. 상기 데이터 PCB(114)로 공급된 상기 제 1 입력전압(Vcc-D)은 상기 복수의 데이터 드라이버 IC(106a ~ 106c)로 공급된다.
상기 전원 공급부(116)로부터의 제 2 입력전압(Vcc-G)은 상기 제 59 제어 패드(CP-59)를 경유하여 상기 제 59 제어 패드(CP-59)와 대응된 제 59 데이터 패드(DP-59)를 통해 상기 게이트 드라이버(104)로 공급된다.
상기 FFC(120)에 형성된 제 60 제어 패드(CP-60)와 상기 제 60 제어 패드(CP-60)와 대응된 제 60 데이터 패드(DP-60)는 더미 패드이다.
상기 제 59 데이터 패드(DP-59)와 더미 패드인 상기 제 60 데이터 패드(DP-60)는 전기적으로 연결되어 있다. 따라서, 상기 제 59 데이터 패드(DP-59)로 공급된 제 2 입력전압(Vcc-D)이 상기 제 60 데이터 패드(DP-60)로 공급된다.
상기 제 60 데이터 패드(DP-60)로 공급된 제 2 입력전압(Vcc-G)은 상기 제 60 데이터 패드(DP-60)와 대응된 제 60 제어 패드(CP-60)로 공급된다.
상기 제 60 제어 패드(CP-60)는 상기 EEPROM(112)의 쓰기 방지 단자(W/P)와 연결되어 있어, 상기 제 60 제어 패드(CP-60)로 공급된 제 2 입력전압(Vcc-G)은 상기 EEPROM(112)의 쓰기방지 (W/P) 단자로 공급된다.
상기 EEPROM(112)의 쓰기방지 (W/P) 단자로 상기 일정한 레벨의 제 2 입력전압(Vcc-G)이 공급됨에 따라 상기 쓰기방지 (W/P) 단자는 하이(High) 상태가 되어 상기 EEPROM(112)이 리드(read) 기능만을 수행하도록 한다.
이때, 상기 전원 공급부(116)에서 생성된 입력전압(Vcc)이 상기 EEPROM(112) 의 쓰기방지 (W/P) 단자로 직접 공급되는 경우, 상기 액정표시장치가 온(on) 되면 상기 EEPROM(112)은 리드(read) 기능만을 수행하게 된다.
즉, 상기 액정표시장치가 온(on) 되는 것과 동시에 상기 EEPROM(112)은 리드(read) 기능만을 수행하기 때문에 상기 EEPROM(112)이 라이트(write) 기능을 검사할 수가 없게 된다.
상기 액정표시장치가 완제품으로 출시된기 전에 상기 액정표시장치는 여러가지 검사과정을 거치게 되는데, 상기 EEPROM(112)의 라이트(write) 기능을 검사하는 과정에서 상기 전원 공급부(116)에서 생성된 입력전압(Vcc)이 상기 EEPROM(112)의 쓰기방지(W/P) 단자로 직접 공급되면, 상기 EEPROM(112)은 리드(read) 기능만을 수행하게 된다.
따라서, 상기 EEPROM(112)의 라이트(write) 기능을 검사할 수 없기 때문에 상기 전원 공급부(116)에서 생성된 입력전압(Vcc)을 상기 FFC(120)를 통해 상기 EEPROM(112)의 쓰기방지(W/P) 단자로 공급되게 한다.
이로인해, 상기 EEPROM(112)의 라이트(write) 기능을 검사할 수 있는 시간적인 여유를 확보할 수 있게 된다.
도 3b는 또 다른 실시예에 따른 FFC를 상세히 나타낸 도면이다.
도 3b에 도시된 바와 같이, 또 다른 실시예에 FFC(120) 내부에는 복수의 패드들이 형성되어 있다. 상기 FFC(120)의 일측면 즉, 상기 제어 PCB(122)와 부착되는 제 1 영역에는 복수의 제어 패드(CP-1 ~ CP-60)들이 형성되어 있다. 상기 FFC(120)의 타측면 즉, 상기 데이터 PCB(114)와 부착되는 제 2 영역에는 복수의 데 이터 패드(DP-1 ~ DP-60)들이 형성되어 있다.
상기 전원 공급부(도 2의 116)에서 생성된 제 2 입력전압(Vcc-G)은 상기 FFC(120) 상에 형성된 제 59 제어 패드(CP-59)로 공급되고 상기 제 59 제어 패드(CP-59)로 공급된 제 2 입력전압(Vcc-G)은 상기 제 59 제어 패드(CP-59)와 대응된 제 59 데이터 패드(DP-59)로 공급된다.
상기 제 59 데이터 패드(DP-59)로 공급된 제 2 입력전압(Vcc-G)은 상기 게이트 드라이버(도 2의 104)로 공급된다.
이때, 상기 제 59 제어 패드(CP-59)는 제 60 제어 패드(CP-60)와 전기적으로 연결되어 있어 상기 제 59 제어 패드(CP-60)로 공급된 제 2 입력전압(Vcc-G)은 상기 제 60 제어 패드(CP-60)를 통해 상기 EEPROM(112)의 쓰기방지(W/P)단자로 공급된다.
상기 EEPROM(112)의 쓰기방지 (W/P) 단자로 상기 일정한 레벨의 제 2 입력전압(Vcc-G)이 공급됨에 따라 상기 쓰기방지 (W/P) 단자는 하이(High) 상태가 되어 상기 EEPROM(112)이 리드(read) 기능만을 수행하도록 한다.
이와 같이, 상기 FFC(120) 내부에서 직접 제 2 입력전압(Vcc-G)을 상기 EEPROM(112)의 쓰기방지(W/P) 단자로 공급할 수 있다.
상기 EEPROM(112)의 구조에 대한 상세한 설명은 다음과 같다.
상기 EEPROM(112)은 도 4에 도시된 바와 같이, 제 1 내지 제 8 단자를 구비한다.
상기 제 1 내지 제 3 단자(NC)는 특별한 데이터나 입력전압(Vcc)이 인가되지 않으며 여분으로 형성된 단자(NC:No Connection)이다. 상기 제 1 내지 제 3 단자(NC)는 접지 단자인 제 4 단자(GND)와 함께 그라운드 전압(GND)과 연결된다. 상기 제 1 내지 제 3 단자(NC)는 입력전압(Vcc)이나 데이터 또는 클럭신호를 인가받는 다른 단자가 불능시에 대체로 이용될 수 있다.
상기 제 1 내지 제 3 단자(NC)는 다른 단자에 대해 대체로 이용되기 전에는 라이팅 및 액정표시장치 구동시를 불문하고 접지된다.
상기 제 5 및 제 6 단자(SDA, SCL)는 각각 라이팅 시(액정표시장치 체결전)에는 외부에 구비된 라이팅 장비(미도시)로부터 커넥터(118)를 통해 인가되는 데이터(SDA) 및 클럭신호(SCL)를 인가받는다.
또한, 상기 제 5 및 제 6 단자(SDA, SCL)는 액정표시장치 구동시(액정표시장치 체결후)에 상기 ODC 구동부(110)와 I2C 방식으로 통신하여 상기 EEPROM(112) 내부에 저장된 룩업 테이블의 데이터를 상기 ODC 구동부(110)로 인가한다.
상기 제 7 단자는 쓰기방지(W/P) 단자로서, 상기 EEPORM(112)의 기능을 결정한다. 상기 쓰기방지(W/P) 단자로 상기 FFC(120)를 통해 하이(High) 레벨의 입력전압(Vcc)이 공급되면 상기 EEPROM(112)은 리드(read) 기능을 수행하게 된다.
상기 액정표시장치가 완제품으로 출시된 후, 상기 액정표시장치를 구동시키면, 상기 쓰기방지(W/P) 단자에는 상기 FFC(120)로부터 입력전압(Vcc)이 공급되어 상기 쓰기방지(W/P) 단자를 하이(High) 상태로 유지한다.
이로인해, 상기 EEPROM(112)은 리드(read) 기능만을 수행하므로 상기 EEPROM(112) 내부에 저장되어 있는 룩업 테이블의 데이터를 노이즈나 외부에서 입 력된 정전기 등으로부터 보호할 수 있게된다.
상기 EEPROM(112)은 상기 액정표시장치가 완제품으로 출시되기 전의 공정에서 외부에 구비된 라이팅 장비(미도시)에 의해 쓰기(write) 기능을 수행한 후 상기 액정표시장치가 완제품으로 체결된 후에는 리드(read) 기능만을 수행하게 된다.
결국, 상기 액정표시장치는 완제품으로 체결된 후, 상기 전원 공급부(116)로부터 상기 FFC(120)를 경유한 입력전압(Vcc)이 지속적으로 상기 EEPROM(112)의 쓰기방지(W/P) 단자로 공급되어 상기 EEPROM(112)은 리드(read) 기능만을 수행하게 된다.
본 발명에 따른 액정표시장치에서는 상기 EEPROM(112)의 쓰기방지(W/P) 단자로 지속적으로 입력전압(Vcc)을 공급하여 상기 쓰기방지(W/P) 단자를 하이(High) 상태로 유지하도록 한다. 이로인해, 본 발명에 따른 액정표시장치에서 상기 EEPROM(112)은 지속적으로 쓰기방지(Write Protection) 기능을 수행하게 된다.
상기 EEPROM(112)이 지속적으로 쓰기방지(Write Protection) 기능을 수행함에 따라 외부에서 정전기 및 노이즈등이 발생하더라도 상기 EEPROM(112)은 리드(read) 기능 만을 수행하기 때문에 상기 EEPROM(112) 내부에 저장된 데이터는 손상되지 않는다.
구체적으로 설명하면, 상기 EEPROM(112)의 쓰기방지(W/P) 단자로 입력전압(Vcc)이 일정하게 공급됨에 따라서 외부에서 정전기(ESD) 및 노이즈 또는 컴퓨터 사용시 오동작으로 예기치 못하게 상기 EEPROM(112)의 데이터가 비정상적인 데이터로 라이트(write) 되는 문제점을 방지할 수 있게 된다.
즉, 상기 EEPROM(112)은 쓰기방지(W/P) 단자로 일정한 레벨의 입력전압(Vcc)이 공급되어 리드(read) 기능만을 수행하기 때문에 비정상적인 데이터를 라이트(write) 하는 기능을 수행하지 않게된다.
위에서 언급한 바와 같이, 본 발명에 따른 액정표시장치는 일정한 레벨을 지속적으로 유지하는 입력전압(Vcc)을 EEPROM의 쓰기방지(W/P) 단자로 공급하게 하여 상기 쓰기방지(W/P) 단자가 하이(High) 레벨을 유지하도록 하고 상기 EEPROM이 안정적으로 리드(read) 기능을 수행하도록 하여 종래의 액정표시장치와 같은 문제점을 방지할 수 있게된다.
또한, 본 발명에 따른 액정표시장치는 외부 회로를 구비하여 전원전압(Vdd)을 전압분배하여 상기 쓰기방지(W/P) 단자로 공급했던 종래의 액정표시장치와는 달리 외부 회로 없이 FFC를 경유한 일정한 레벨의 입력전압(Vcc)을 EEPROM의 쓰기방지(W/P) 단자로 공급함으로써 외부회로에 따른 추가 비용이 감소되고 유효면적을 확보할 수 있게 된다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 FFC를 경유한 일정한 레벨의 입력전압(Vcc)을 지속적으로 EEPROM의 쓰기방지(W/P) 단자로 공급함으로써, 상기 EEPROM이 리드(read) 기능을 수행하도록 하여 정전기(ESD)나 노이즈가 발생하더라도 상기 EEPROM 내에 저장되어 있는 데이터를 보호할 수 있다.
또한, 본 발명에 따른 액정표시장치는 외부 회로를 구비하여 전원전압(Vdd)을 전압분배하여 상기 쓰기방지(W/P) 단자로 공급했던 종래의 액정표시장치와는 달 리 외부 회로 없이 FFC를 경유한 일정한 레벨의 입력전압(Vcc)을 EEPROM의 쓰기방지(W/P) 단자로 공급함으로써 외부회로에 따른 추가 비용이 감소되고 유효면적을 확보할 수 있게 된다.
또한, 본 발명에 따른 액정표시장치는 외부 회로를 구비하여 전원전압(Vdd)을 전압분배하여 상기 쓰기방지(W/P) 단자로 공급했던 종래의 액정표시장치와는 달리 외부 회로 없이 FFC 내부에서 일정한 레벨의 입력전압(Vcc)을 EEPROM의 쓰기방지(W/P) 단자로 공급함으로써 외부회로에 따른 추가 비용이 감소되고 유효면적을 확보할 수 있게 된다.
본 발명은 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 액정패널;
    상기 액정패널을 구동하는 구동회로가 실장되며 상기 액정패널의 일측에 부착된 제 1 인쇄회로기판;
    상기 구동회로로 소정의 제어신호와 데이터 신호를 공급하는 타이밍 컨트롤러와 상기 구동회로로 소정의 전압을 공급하는 전원 공급부가 실장된 제 2 인쇄회로기판;
    상기 제 2 인쇄회로기판으로부터 공급된 상기 소정의 제어신호와 데이터 신호 및 소정의 전압을 상기 제 1 인쇄회로기판으로 공급하는 연성회로기판; 및
    상기 제 2 인쇄회로기판 상에 실장되며 상기 연성회로기판을 경유하여 공급된 소정의 전압에 따라 쓰기방지 기능을 수행하는 메모리 소자를 포함하고,
    상기 연성회로기판 상에는 복수의 데이터 패드 및 상기 복수의 데이터 패드와 일대일 대응되는 복수의 제어 패드를 포함하고,
    상기 복수의 제어 패드들 중에 적어도 두 개의 제어 패드들은 서로 연결되고, 상기 두 개의 제어 패드들은 하나의 데이터 패드와 전기적으로 연결되고,
    상기 두 개의 제어 패드들 중 어느 하나는 상기 메모리 소자의 쓰기방지 단자와 연결되는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 연성회로기판은 상기 제 1 및 제 2 인쇄회로기판 사이에 부착되어 상기 제 1 및 제 2 인쇄회로기판을 전기적으로 연결되도록 하는 것을 특징으로 하는 액정표시장치.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 메모리 소자는 EEPROM 인 것을 특징으로 하는 액정표시장치.
  6. 제 1항에 있어서,
    상기 소정의 전압은 상기 두 개의 제어 패드를 경유하여 상기 쓰기방지 단자로 공급되는 것을 특징으로 하는 액정표시장치.
  7. 제 1항에 있어서,
    상기 소정의 전압이 상기 쓰기방지 단자로 공급되는 경우
    상기 메모리 소자는 소정의 데이터의 리드(read) 만이 가능한 것을 특징으로 하는 액정표시장치.
  8. 삭제
  9. 소정의 전압을 생성하는 단계;
    상기 소정의 전압을 연성회로기판으로 공급하는 단계;
    상기 연성회로기판을 경유한 소정의 전압을 출력하여 메모리 소자로 공급하는 단계; 및
    상기 소정의 전압에 따라 상기 메모리 소자의 쓰기방지 기능을 수행하는 단계를 포함하고,
    상기 연성회로기판 상에는 복수의 데이터 패드 및 상기 복수의 데이터 패드와 일대일 대응되는 복수의 제어 패드를 포함하고,
    상기 복수의 제어 패드들 중에 적어도 두 개의 제어 패드들은 서로 연결되고, 상기 두 개의 제어 패드들은 하나의 데이터 패드와 전기적으로 연결되고,
    상기 두 개의 제어 패드들 중 어느 하나는 상기 메모리 소자의 쓰기방지 단자와 연결되는 것을 특징으로 하는 액정표시장치의 구동방법.
  10. 제 9항에 있어서,
    상기 메모리 소자는 EEPROM인 것을 특징으로 하는 액정표시장치의 구동방법.
  11. 제 9항에 있어서,
    상기 소정의 전압은 상기 두 개의 제어 패드를 경유하여 상기 쓰기방지 단자로 공급되는 것을 특징으로 하는 액정표시장치의 구동방법.
  12. 액정패널;
    상기 액정패널을 구동하는 구동회로가 실장되며 상기 액정패널의 일측에 부착된 제 1 인쇄회로기판;
    상기 구동회로로 소정의 제어신호와 데이터 신호를 공급하는 타이밍 컨트롤러와 상기 구동회로로 소정의 전압을 공급하는 전원 공급부가 실장된 제 2 인쇄회로기판;
    상기 제 2 인쇄회로기판으로부터 공급된 상기 소정의 제어신호와 데이터 신호 및 소정의 전압을 상기 제 1 인쇄회로기판으로 공급하는 연성회로기판; 및
    상기 제 2 인쇄회로기판 상에 실장되며 상기 연성회로기판을 경유하여 공급된 소정의 전압에 따라 쓰기방지 기능을 수행하는 메모리 소자를 포함하고,
    상기 연성회로기판 상에는 복수의 데이터 패드 및 상기 복수의 데이터 패드와 일대일 대응되는 복수의 제어 패드를 포함하고,
    상기 복수의 데이터 패드들 중에 적어도 두 개의 데이터 패드들은 서로 연결되고, 상기 두 개의 데이터 패드들은 하나의 제어 패드와 전기적으로 연결되고,
    상기 두 개의 데이터 패드들과 연결된 제어 패드는 메모리 소자의 쓰기방지 단자와 연결되며,
    상기 소정의 전압은 상기 두 개의 데이터 패드들과 상기 두 개의 데이터 패드들과 연결된 제어 패드를 경유하여 상기 쓰기방지 단자에 공급되는 것을 특징으로 하는 액정표시장치.
KR1020060060156A 2006-06-30 2006-06-30 액정표시장치 및 그의 구동방법 Active KR101309371B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060060156A KR101309371B1 (ko) 2006-06-30 2006-06-30 액정표시장치 및 그의 구동방법
CNB2006101656742A CN100510865C (zh) 2006-06-30 2006-12-12 液晶显示装置及其驱动方法
FR0610986A FR2903218B1 (fr) 2006-06-30 2006-12-15 Dispositif d'affichage a cristaux liquides et son procede de pilotage
JP2006343129A JP4825658B2 (ja) 2006-06-30 2006-12-20 液晶表示装置及びその駆動方法
TW095149253A TWI357589B (en) 2006-06-30 2006-12-27 Liquid crystal display device and method for drivi
US11/647,206 US8115720B2 (en) 2006-06-30 2006-12-29 Liquid crystal display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060156A KR101309371B1 (ko) 2006-06-30 2006-06-30 액정표시장치 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20080001804A KR20080001804A (ko) 2008-01-04
KR101309371B1 true KR101309371B1 (ko) 2013-09-17

Family

ID=38846813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060156A Active KR101309371B1 (ko) 2006-06-30 2006-06-30 액정표시장치 및 그의 구동방법

Country Status (6)

Country Link
US (1) US8115720B2 (ko)
JP (1) JP4825658B2 (ko)
KR (1) KR101309371B1 (ko)
CN (1) CN100510865C (ko)
FR (1) FR2903218B1 (ko)
TW (1) TWI357589B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107389B2 (en) 2017-12-21 2021-08-31 Silicon Works Co., Ltd. Data driving apparatus for display and driver thereof

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090040167A1 (en) * 2007-08-06 2009-02-12 Wein-Town Sun Programmable nonvolatile memory embedded in a timing controller for storing lookup tables
KR101481701B1 (ko) 2008-08-22 2015-01-12 삼성디스플레이 주식회사 타이밍 제어장치 및 이를 갖는 표시장치
KR100986043B1 (ko) * 2008-11-06 2010-10-07 주식회사 실리콘웍스 전압조정기를 구비한 전원관리칩
WO2010128614A1 (en) 2009-05-02 2010-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI417861B (zh) * 2009-11-12 2013-12-01 Himax Tech Ltd 閘極驅動器與其驅動方法
CN102243890A (zh) * 2010-05-12 2011-11-16 瀚宇彩晶股份有限公司 读写保护电路
KR101664967B1 (ko) * 2010-06-03 2016-10-11 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법과 제조방법
KR101696475B1 (ko) 2010-07-19 2017-01-13 엘지디스플레이 주식회사 표시장치와 이의 제조방법
KR101451745B1 (ko) * 2011-10-13 2014-10-17 엘지디스플레이 주식회사 평판표시장치 및 이의 구동회로
TWI441130B (zh) 2011-10-18 2014-06-11 Au Optronics Corp 整合式源極驅動系統及包含其之顯示器
CN103236234A (zh) * 2013-04-28 2013-08-07 合肥京东方光电科技有限公司 一种栅极驱动器及显示装置
KR20150078857A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 메모리 보호회로 및 이를 포함하는 액정표시장치
KR102257199B1 (ko) * 2014-09-12 2021-05-31 엘지디스플레이 주식회사 표시장치
KR102278329B1 (ko) * 2014-12-29 2021-07-16 엘지디스플레이 주식회사 표시장치
US9966000B2 (en) * 2015-01-16 2018-05-08 Apple Inc. Electro-static discharge and electric overstress protection strategy for micro-chip array on panel
CN104900208B (zh) * 2015-06-25 2018-07-06 京东方科技集团股份有限公司 时序控制器、时序控制方法及显示面板
CN106023915B (zh) * 2016-05-26 2018-08-07 深圳市华星光电技术有限公司 控制电路及显示装置
CN107526979A (zh) * 2017-08-28 2017-12-29 惠科股份有限公司 显示面板中软件数据的保护方法及其系统
US20190066632A1 (en) * 2017-08-28 2019-02-28 HKC Corporation Limited Method and system for protecting software data in display panel
US10431173B2 (en) * 2017-10-26 2019-10-01 HKC Corporation Limited Display apparatus, and circuit and method for driving display apparatus
CN109272956B (zh) * 2018-11-06 2020-12-29 惠科股份有限公司 显示面板中存储单元的保护电路及显示装置
CN109597704A (zh) * 2018-12-29 2019-04-09 惠科股份有限公司 显示面板中数据的保护方法及其显示装置
US20220277797A1 (en) * 2019-10-10 2022-09-01 Hewlett-Packard Development Company, L.P. Authenticated signals for write protection
KR20210045567A (ko) * 2019-10-16 2021-04-27 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002431A (ko) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시장치 및 그 제조방법
KR20060013809A (ko) * 2004-08-09 2006-02-14 엘지.필립스 엘시디 주식회사 액정 표시 장치의 구동 회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098901B2 (en) * 2000-07-24 2006-08-29 Sharp Kabushiki Kaisha Display device and driver
KR100864922B1 (ko) * 2002-04-20 2008-10-22 엘지디스플레이 주식회사 액정표시장치
KR101075599B1 (ko) * 2004-06-23 2011-10-20 삼성전자주식회사 표시장치
TWI286240B (en) * 2005-05-19 2007-09-01 Chunghwa Picture Tubes Ltd Display module and flexible packaging unit thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002431A (ko) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시장치 및 그 제조방법
KR20060013809A (ko) * 2004-08-09 2006-02-14 엘지.필립스 엘시디 주식회사 액정 표시 장치의 구동 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107389B2 (en) 2017-12-21 2021-08-31 Silicon Works Co., Ltd. Data driving apparatus for display and driver thereof

Also Published As

Publication number Publication date
US20080001895A1 (en) 2008-01-03
CN100510865C (zh) 2009-07-08
CN101097315A (zh) 2008-01-02
TWI357589B (en) 2012-02-01
KR20080001804A (ko) 2008-01-04
FR2903218B1 (fr) 2019-10-11
FR2903218A1 (fr) 2008-01-04
JP4825658B2 (ja) 2011-11-30
US8115720B2 (en) 2012-02-14
TW200802265A (en) 2008-01-01
JP2008015458A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
KR101309371B1 (ko) 액정표시장치 및 그의 구동방법
US7928752B2 (en) Display device, display device testing system and method for testing a display device using the same
US9076399B2 (en) Liquid crystal display having level shifter
US8847871B2 (en) Timing control apparatus and display device having the same
US8253721B2 (en) Liquid crystal display device including source voltage generator and method of driving liquid crystal display device
US10262742B2 (en) Memory protection circuit and liquid crystal display including same
US8085231B2 (en) Display device
KR100606974B1 (ko) 액정 표시 장치의 구동 회로
KR102050441B1 (ko) 표시 장치용 메모리 인터페이스 장치 및 방법
KR101274686B1 (ko) 액정 표시 장치 및 그 구동 방법
US20080195841A1 (en) Driving apparatus of display device and driving method thereof
JP4103703B2 (ja) Ｔｆｔ表示装置
KR101043678B1 (ko) 액정표시장치
KR102316559B1 (ko) 표시 모듈 및 표시 장치
KR20170068812A (ko) 쓰기 방지 회로, 이를 구비한 표시 장치, 및 이들의 구동 방법
KR101311685B1 (ko) 표시장치
KR101491145B1 (ko) 표시장치
KR20080035756A (ko) 액정표시장치 및 이의 테스트 방법
KR20240150628A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR100286979B1 (ko) 플리커링 현상 방지를 위한 액정표시장치
US9196186B2 (en) Display device and method for driving display device
KR20070077246A (ko) 액정 표시 모듈의 전원장치 및 그 구동방법
KR20160082730A (ko) 표시장치
KR20090120883A (ko) 표시장치
KR20080051486A (ko) 메모리-타이밍 제어 장치 및 이를 갖는 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110628

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130118

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130702

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130910

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130910

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160816

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170816

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190814

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210818

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220816

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230816

Start annual number: 11

End annual number: 11