KR101275898B1 - Thin film transistor, display device having the thin film transistor and method of manufacturing thereof - Google Patents
Thin film transistor, display device having the thin film transistor and method of manufacturing thereof Download PDFInfo
- Publication number
- KR101275898B1 KR101275898B1 KR1020060092327A KR20060092327A KR101275898B1 KR 101275898 B1 KR101275898 B1 KR 101275898B1 KR 1020060092327 A KR1020060092327 A KR 1020060092327A KR 20060092327 A KR20060092327 A KR 20060092327A KR 101275898 B1 KR101275898 B1 KR 101275898B1
- Authority
- KR
- South Korea
- Prior art keywords
- inorganic
- organic
- thin film
- film transistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H10P14/2901—
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 표시장치에 관한 것이다. 표시장치는 기판상에 배치된 게이트 전극; 상기 게이트 전극을 포함하는 기판 상에 배치된 게이트 절연막; 상기 게이트 전극과 대응하는 상기 게이트 절연막상에 배치되고, 유기계 반도체 물질 및 무기계 반도체 물질이 혼합되어 있는 유-무기계 복합물질을 포함하는 반도체층 패턴; 상기 반도체층 패턴 상에 배치된 소스 전극; 및 상기 반도체층 패턴 상에 상기 소스 전극과 대응하며 배치된 드레인 전극을 포함하는 박막 트랜지스터를 구비함으로써, 전기적 특성이 우수하고 신뢰성을 확보할 수 있으며, 이와 동시에 진공증착을 습식공정으로 대체할 수 있어 공정 단가를 낮출 수 있다.The present invention relates to a display device. The display device includes a gate electrode disposed on the substrate; A gate insulating film disposed on the substrate including the gate electrode; A semiconductor layer pattern disposed on the gate insulating layer corresponding to the gate electrode and including an organic-inorganic composite material mixed with an organic semiconductor material and an inorganic semiconductor material; A source electrode on the semiconductor layer pattern; And a thin film transistor including a drain electrode disposed on the semiconductor layer pattern and corresponding to the source electrode, thereby ensuring excellent electrical characteristics and reliability and at the same time replacing vacuum deposition by a wet process. Process cost can be lowered.
유-무기계 복합물질, 박막트랜지스터, 표시장치, 습식공정 Organic-inorganic composite materials, thin film transistors, display devices, wet process
Description
도 1a는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 평면도이다.1A is a plan view of a thin film transistor according to a first embodiment of the present invention.
도 1b는 I-I'의 선을 따라 도 1a를 절취한 단면도이다.FIG. 1B is a cross-sectional view taken along the line II ′ of FIG. 1A.
도 2a 내지 도 2h는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 제조 방법을 설명하기 위해 도시한 단면도들이다.2A to 2H are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a first embodiment of the present invention.
도 3은 본 발명의 제 2 실시예에 따른 박막트랜지스터를 도시한 단면도이다.3 is a cross-sectional view illustrating a thin film transistor according to a second exemplary embodiment of the present invention.
도 4a 내지 도 4f는 본 발명의 제 2 실시예에 따른 박막트랜지스터의 제조 방법을 도시한 단면도들이다.4A to 4F are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a second embodiment of the present invention.
도 5a는 본 발명의 제 3 실시예에 따른 표시장치의 평면도이다.5A is a plan view of a display device according to a third exemplary embodiment of the present invention.
도 5b는 Ⅱ-Ⅱ'의 선을 따라 도 5a를 절취한 단면도이다.FIG. 5B is a cross-sectional view of FIG. 5A taken along the line II-II '.
도 6a 내지 도 6c는 본 발명의 제 3 실시예에 따른 표시장치의 제조 공정을 설명하기 위해 도시한 단면도들이다.6A through 6C are cross-sectional views illustrating a manufacturing process of a display device according to a third exemplary embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명) (Explanation of symbols for the main parts of the drawing)
100 : 기판 110 : 게이트 전극 100
120 : 게이트 절연막 130 : 반도체층 패턴 120: gate insulating film 130: semiconductor layer pattern
131 : 활성층 패턴 132 : 오믹콘텍층 패턴 131: active layer pattern 132: ohmic contact layer pattern
140 : 소스 전극 150 : 드레인 전극 140: source electrode 150: drain electrode
160 : 보호막 180 : 화소전극 160: protective film 180: pixel electrode
260 : 보호막 패턴 260: protective film pattern
본 발명은 표시장치에 관한 것으로서, 더욱 구체적으로 유-무기게 복합물질을 이용하여 제조된 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조 방법에 관한 것이다.The present invention relates to a display device, and more particularly, to a thin film transistor manufactured using an organic-inorganic composite material, a display device having the same, and a method of manufacturing the same.
오늘날, 표시장치는 정보통신의 발달과 더불어 화질을 비롯한 여러 기능성에 대한 요구가 높아지고 있다. 이때, 상기 표시장치에 박막 트랜지스터를 채용하여 실현할 수 있었다. 상기 박막 트랜지스터는 상기 표시장치의 화질뿐만 아니라 소비 전력을 낮추며, 수명을 향상시킬 수 있었다. 특히, 상기 표시장치의 대면적화를 구현하는 크나큰 역할을 하였다.Today, with the development of information and communication, display devices are increasing in demand for various functions including image quality. At this time, a thin film transistor could be employed for the display device. The thin film transistor was able to lower power consumption and improve lifespan as well as the image quality of the display device. In particular, it played a huge role in realizing the large area of the display device.
이와 같은 박막트랜지스터는 반도체층, 절연체층 및 금속의 박막을 각각 진공 증착 및 패터닝 공정을 수행해서 형성하게 된다. 이때, 진공 증착법은 고가의 장비를 요구할 뿐만 아니라 진공챔버내에서 증착공정이 수행되어야 하므로, 대면적의 장치를 형성함에 한계가 있다.The thin film transistor is formed by performing a vacuum deposition and patterning process on the semiconductor layer, the insulator layer and the metal thin film, respectively. At this time, the vacuum deposition method not only requires expensive equipment, but also requires a deposition process in a vacuum chamber, and thus has a limitation in forming a large-area device.
또, 상기 반도체층은 주로 비정질 실리콘(amorphous Si;a-Si)과 다결정 실 리콘(poly-crystalline Si;poly-Si)으로 형성하게 되는데, 이와 같은 재료들은 광에 의해 캐리어가 생성되어 박막트랜지스터가 오프 상태일지라도 온 상태로 되는 경우가 발생하게 된다. 이로써, 박막트랜지스터의 신뢰성이 저하되는 요인이 되었다. In addition, the semiconductor layer is mainly formed of amorphous silicon (a-Si) and polycrystalline silicon (poly-crystalline Si; poly-Si), such materials are carriers are generated by light to form a thin film transistor Even if it is off state, it will be turned on. As a result, the reliability of the thin film transistor has become a factor.
본 발명은 진공증착 대신 습식 공정을 수행함으로써, 공정 단가를 낮출 수 있는 박막트랜지스터 및 이의 제조 방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a thin film transistor and a method of manufacturing the same that can reduce the cost of the process by performing a wet process instead of vacuum deposition.
또, 상기 박막트랜지스터를 구비한 표시장치 및 이들의 제조 방법을 제공하는데 다른 목적이 있다.Another object of the present invention is to provide a display device including the thin film transistor and a method of manufacturing the same.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 박막트랜지스터를 제공한다. 상기 박막트랜지스터는 기판상에 배치된 게이트 전극; 상기 게이트 전극을 포함하는 기판 상에 배치된 게이트 절연막; 상기 게이트 전극과 대응하는 상기 게이트 절연막상에 배치되고, 유기계 반도체 물질 및 무기계 반도체 물질이 혼합되어 있는 유-무기계 복합물질을 포함하는 반도체층 패턴; 상기 반도체층 패턴 상에 배치된 소스 전극; 및 상기 반도체층 패턴 상에 상기 소스 전극과 대응하며 배치된 드레인 전극을 포함한다.In order to achieve the above technical problem, an aspect of the present invention provides a thin film transistor. The thin film transistor may include a gate electrode disposed on a substrate; A gate insulating film disposed on the substrate including the gate electrode; A semiconductor layer pattern disposed on the gate insulating layer corresponding to the gate electrode and including an organic-inorganic composite material mixed with an organic semiconductor material and an inorganic semiconductor material; A source electrode on the semiconductor layer pattern; And a drain electrode disposed on the semiconductor layer pattern to correspond to the source electrode.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 박막트랜지스터의 제조 방법을 제공한다. 상기 제조 방법은 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계; 상 기 게이트 전극과 대응하는 상기 게이트 절연막상에 유기계 반도체 물질 및 무기계 반도체 물질이 혼합되어 있는 유-무기계 복합물질을 포함하는 반도체층 패턴을 형성하는 단계; 및 상기 반도체층 패턴 상에 소스 전극 및 상기 소스 전극과 대응하며 배치된 드레인 전극을 형성하는 단계를 포함한다.Another aspect of the present invention to achieve the above technical problem provides a method of manufacturing a thin film transistor. The manufacturing method includes forming a gate electrode on a substrate; Forming a gate insulating film on the substrate including the gate electrode; Forming a semiconductor layer pattern including an organic-inorganic composite material in which an organic semiconductor material and an inorganic semiconductor material are mixed on the gate insulating layer corresponding to the gate electrode; And forming a source electrode and a drain electrode disposed on the semiconductor layer pattern to correspond to the source electrode.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면은 표시장치를 제공한다. 상기 표시장치는 박막트랜지스터가 배치된 기판; 상기 박막트랜지스터를 포함하는 기판상에 배치되고, 상기 박막트랜지스터의 일부를 노출하는 보호막 패턴; 및 상기 보호막 패턴상에 배치되고, 상기 박막트랜지스터와 전기적으로 연결되며, 전도성 유기물질, 무기계의 반도체 물질 및 전도성 무기물질이 혼합되어 있는 유-무기계 전도성 복합물질을 가지는 화소전극을 포함한다.Another aspect of the present invention to achieve the above technical problem provides a display device. The display device may include a substrate on which a thin film transistor is disposed; A passivation pattern disposed on the substrate including the thin film transistor and exposing a portion of the thin film transistor; And a pixel electrode disposed on the passivation layer pattern, electrically connected to the thin film transistor, and having an organic-inorganic conductive composite material mixed with a conductive organic material, an inorganic semiconductor material, and a conductive inorganic material.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면은 표시장치의 제조 방법을 제공한다. 상기 제조 방법은 기판상에 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터를 포함하는 기판상에 박막트랜지스터의 일부를 노출하는 보호막 패턴을 형성하는 단계; 및 상기 보호막 패턴상에 상기 박막트랜지스터와 전기적으로 연결되며, 유-무기계 전도성 복합물질을 가지는 화소전극을 형성하는 단계를 포함한다.Another aspect of the present invention to achieve the above technical problem provides a method of manufacturing a display device. The manufacturing method includes forming a thin film transistor on a substrate; Forming a protective layer pattern exposing a portion of the thin film transistor on a substrate including the thin film transistor; And forming a pixel electrode electrically connected to the thin film transistor on the passivation pattern, the pixel electrode having an organic-inorganic conductive composite material.
이하, 본 발명에 의한 박막트랜지스터 및 표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, with reference to the drawings of the thin film transistor and the display device according to the present invention will be described in detail. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 박막트랜지스터를 설명하기 위해 도시한 도면들이다. 여기서, 도 1a는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 평면도이고, 도 1b는 I-I'의 선을 따라 도 1a를 절취한 단면도이다.1A and 1B are diagrams for explaining a thin film transistor according to a first embodiment of the present invention. 1A is a plan view of a thin film transistor according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view of FIG. 1A taken along the line II ′.
도 1a 및 도 1b를 참조하면, 본 발명의 제 1 실시예에 따른 박막트랜지스터는 기판(100)상에 배치된 게이트 전극(110), 게이트 전극(110)을 포함하는 기판(100) 상에 배치된 게이트 절연막(120), 게이트 전극(110)과 대응하는 게이트 절연막(120)상에 배치된 반도체층 패턴(130), 반도체층 패턴(130) 상에 배치된 소스 전극(140) 및 반도체층 패턴(130) 상에 소스 전극(140)과 대응하며 배치된 드레인 전극(150)을 포함한다. 이때, 게이트 전극(110)은 게이트 배선(101)과 연결되어, 게이트 신호를 제공받는다. 또, 소스 전극(140)은 데이터 신호를 제공하는 데이터 배선(102)과 연결되어, 상기 게이트 신호에 따라 상기 데이터 신호를 드레인 전극(150)으로 제공한다.1A and 1B, a thin film transistor according to a first embodiment of the present invention is disposed on a
자세하게, 반도체층 패턴(130)은 유-무기계 복합물질을 포함한다. 상기 유-무기 복합물질은 유기계 반도체 물질 및 무기계 반도체 물질을 포함할 수 있다. 이때, 상기 유기계 반도체 물질은 습식 공정을 통해 박막을 수행할 수 있게 해주며, 상기 무기계 반도체 물질은 전하 이동도를 향상시키며, 안정성을 부여하는 역할을 한다. 즉, 유기 반도체의 습식 공정성과 무기 반도체의 큰 전하이동도와 같은 우수한 특성 및 환경 내구성을 동시에 가질 수 있는 반도체층 패턴(130)을 형성할 수 있다. 여기서, 상기 유기계 반도체 물질로는 폴리(3-헥실티오펜)(poly(3-hexylthiophene;P3HT) 또는 펜타센(pentacene)등일 수 있다. 또한, 상기 무기계 반도체 물질로는 산화 아연(ZnO), 질화 갈륨(GaN), 실리콘 파우더(Si Powder)등일 수 있다. 특히, 상기 산화 아연(ZnO)은 화학 안정성이 높고, 유전율이 낮으며, 전기계 결합계수가 크다. 이뿐만 아니라, 상기 산화 아연(ZnO)은 자외선 차폐효과, 광 안정성 및 수분 안정성을 가진다. In detail, the
게이트 전극(110), 소스 전극(140) 및 드레인 전극(150)은 유-무기계 전도성 복합물질(composite)을 포함할 수 있다. 상기 유-무기계 전도성 복합물질은 전도성 유기물질, 무기계의 반도체 물질 및 전도성 무기물질을 포함할 수 있다. 이때, 상기 전도성 유기물질로는 폴리(p-페닐렌)(poly(p-phenylene);PPP), 폴리(p-페닐렌비닐렌)(poly(p-penylenevinylene);PP), 폴로피롤(polypyrrole), N,N'-디-1-나프틸-N-N'-디페닐-1-1'-비페닐-4,4'디아미(N,N'-di-1-naphthyl-N,N'-diphenyl-1,1'-biphenyl-4,4'diamine;NPD), 폴리(3,4-에틸렌디옥시티오펜)-폴리스티렌술포네이트)(poly(3,4-ethylenedioxythiophene)-poly(styrene sulfonate);PEDOT:PSS)등을 들 수 있다. 상기 전도성 무기물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B)등일 수 있다. 상기 무기계의 반도체 물질로는 산화아연(ZnO)일 수 있다. The
또, 게이트 절연막(120)은 유-무기계 절연 복합물질을 포함할 수 있다. 상기 유-무기계 절연 복합물질은 유기계 절연물질 및 고유전율(high-K)을 가지는 무기계의 반도체 물질을 포함한다. 이때, 상기 유기계 절연물질은 폴리비닐 피롤리 돈(Polyvinyl Pyrrolidone;PVP), 폴리메틸메타크릴레이트(Polymethylmethacrylate ;PMMA), 폴리비닐알코올(Polyvinyl Alcohol;PVA), 포토아크릴(Photoacryl)등일 수 있다. 또, 상기 고유전 물질(high-K)을 가지는 무기계 반도체 물질은 실리콘 산화물(SiOx), 지르코니움 산화물(ZrOx), 하프니움 산화물(HfOx)등일 수 있다.In addition, the
이로써, 게이트 전극(110), 소스 전극(140), 드레인 전극(150) 및 게이트 절연막(120)은 습식공정을 통해 박막을 형성할 수 있다.As a result, the
더 나아가, 소스 전극(140) 및 드레인 전극(150)을 포함하는 게이트 절연막(120)상에 보호막(160)이 더 배치되어 있을 수 있다. 여기서, 보호막(160)은 유-무기계 절연 복합물질을 포함할 수 있다. 이때, 상기 무기계 절연물질로는 산화 아연일 수 있다. 또, 상기 유기계 절연 물질로는 폴리비닐 피롤리돈(Polyvinyl Pyrrolidone;PVP), 폴리메틸메타크릴레이트(Polymethylmethacrylate ;PMMA), 폴리비닐알코올(Polyvinyl Alcohol;PVA), 포토아크릴(Photoacryl)등일 수 있다. 이때, 상기 산화 아연은 자외선 차폐효과, 수분 안정성 및 광 안정성을 가지며, 상기 유기계 절연 물질은 습식 공정성을 통해 박막을 형성할 수 있기 때문에 우수한 차폐효과를 가지는 보호막(160)을 습식 공정을 통해 형성할 수 있다. In addition, the
결론적으로, 반도체층 패턴(130), 게이트 전극(110), 소스 전극(140), 드레인 전극(150), 게이트 절연막(120) 및 보호막(160)은 유사한 물리적·화학적 특성을 가지는 유-무기계 복합물질을 포함하고 있어, 각 층에 형성된 구성 요소간의 계면 특성이 우수한 박막트랜지스터를 형성할 수 있다. 특히, 상기 반도체층 패 턴(130)과 상기 소스전극(140) 및 드레인 전극(150)간의 계면에서 옴 접촉이 가능하여, 박막트랜지스터의 전기적 특성을 향상시킬 수 있다.In conclusion, the
도 2a 내지 도 2h는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 제조 방법을 설명하기 위해 도시한 단면도들이다.2A to 2H are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a first embodiment of the present invention.
도 2a를 참조하면, 기판(100)상에 유-무기계 전도성 복합물질을 포함하는 제 1 전도성층(110b)을 형성한다. Referring to FIG. 2A, a first
제 1 전도성층(110b)은 유-무기계 전도성 복합물질을 포함하는 제 1 조성액(110a)을 기판(100)상에 코팅공정을 수행하여 형성한다. The first
제 1 전도층(110b)상에 포토레지스트층을 형성한 뒤, 노광 및 현상 공정을 거쳐 포토레지스 패턴을 형성한다. 이후, 상기 포토레지스트 패턴에 따라 제 1 전도층(110b)을 식각한 뒤, 상기 포토레지스트 패턴을 제거함으로써, 도 2b에서와 같이 게이트 전극(110)을 형성한다.After forming a photoresist layer on the first
도 2c를 참조하면, 게이트 전극(110)을 포함하는 기판(100)상에 게이트 절연막(120)을 형성한다. 게이트 절연막(120)은 코팅공정으로 제 2 조성액(120b)을 성막하여 형성할 수 있다. 상기 제 2 조성액(120b)은 유-무기계 절연 복합물질을 포함한다. 상기 유-무기계 절연 복합물질은 유기계 절연물질 및 고유전율(high-K)을 가지는 무기계의 반도체 물질을 포함한다. 이때, 상기 유기계 절연물질은 폴리비닐 피롤리돈(Polyvinyl Pyrrolidone;PVP), 폴리메틸메타크릴레이트(Polymethylmethacrylate ;PMMA), 폴리비닐알코올(Polyvinyl Alcohol;PVA), 포토아크릴(Photoacryl)등일 수 있다. 또, 상기 고유전 물질(high-K)을 가지는 무기계 반도체 물질은 실리콘 산화물(SiOx), 지르코니움 산화물(ZrOx), 하프니움 산화물(HfOx)등일 수 있다.Referring to FIG. 2C, a
도 2d를 참조하면, 게이트 절연막(120)상에 반도체층(130b)을 형성한다. 반도체층(130b)은 코팅공정으로 제 3 조성액(130a)을 도포하여 형성한다. 상기 제 3 조성액(130a)은 유-무기계 복합물질을 포함한다. 상기 유-무기 복합물질은 유기계 반도체 물질 및 무기계 반도체 물질을 포함할 수 있다. 상기 유기계 반도체 물질로는 폴리(3-헥실티오펜)(poly(3-hexylthiophene;P3HT) 또는 펜타센(pentacene)등일 수 있다. 상기 무기계 반도체 물질로는 산화 아연(ZnO), 질화 갈륨(GaN), 실리콘 파우더(Si Powder)등일 수 있다.Referring to FIG. 2D, the
반도체층(130b)상에 포토레지스트층을 형성한 뒤, 노광 및 현상공정을 수행하여 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴에 따라 반도체층(130b)을 식각한 뒤, 상기 포토레지스트 패턴을 제거하여, 도 2e에서와 같이, 반도체층 패턴(130)을 형성한다.After forming the photoresist layer on the
도 2f를 참조하면, 반도체층 패턴(130)을 포함하는 게이트 절연막(120)상에 제 2 전도성층(140b)을 형성한다. 제 2 전도성층(140b)은 유-무기계 전도성 복합물질을 포함하는 제 4 조성액(140a)을 코팅공정으로 성막하여 형성할 수 있다.Referring to FIG. 2F, a second
제 2 전도성층(140b)상에 포토레지스트를 형성한 뒤, 노광 및 현상 공정을 거쳐 포토레지스 패턴을 형성한다. 상기 포토레지스트 패턴에 따라 제 2 전도성층(140b)을 식각한 뒤, 상기 포토레지스트 패턴을 제거함으로써, 도 2g에서와 같이, 소스 전극(140) 및 드레인 전극(150)을 형성한다. After forming a photoresist on the second
도 2h를 참조하면, 소스 전극(140) 및 드레인 전극(150)을 포함하는 게이트 절연막(120)상에 보호막(160)을 더 형성할 수 있다.Referring to FIG. 2H, a
보호막(160)은 제 5 조성액(160a)을 코팅공정으로 성막하여 형성할 수 있다. 상기 제 5 조성액은 유-무기계 절연 복합물질을 포함할 수 있다. 이때, 상기 무기계 절연물질로는 산화 아연일 수 있다. 또, 상기 유기계 절연 물질로는 폴리비닐 피롤리돈(Polyvinyl Pyrrolidone;PVP), 폴리메틸메타크릴레이트(Polymethylmethacrylate ;PMMA), 폴리비닐알코올(Polyvinyl Alcohol;PVA), 포토아크릴(Photoacryl)등일 수 있다. 상술한 바와 같이, 상기 산화 아연은 자외선 차폐효과, 수분 안정성 및 광 안정성을 가지며, 상기 유기계 절연 물질은 습식 공정성을 통해 박막을 형성할 수 있기 때문에 우수한 차폐효과를 가지는 보호막(160)을 습식 공정을 통해 형성할 수 있다. The
여기서, 게이트 전극(110), 게이트 절연막(120), 반도체층 패턴(130), 소스 전극(140), 드레인 전극(150) 및 보호막(160)을 형성하는 각 단계에서 기재된 코팅공정으로는 스핀 코팅법, 스프레이 코팅법, 딥 코팅법, 잉크젯 프린팅법, 닥터 블레이드법일 수 있다. The coating process described in each step of forming the
또, 상기 제 1 및 제 4 조성액들은 유-무기계 전도성 복합물질을 포함할 수 있다. 상기 유-무기계 전도성 복합물질은 전도성 유기물질, 무기계의 반도체 물질 및 전도성 무기물질을 포함한다. 여기서, 상기 전도성 유기물질로는 폴리(p-페닐렌)(poly(p-phenylene);PPP), 폴리(p-페닐렌비닐렌)(poly(p-penylenevinylene);PP), 폴로피롤(polypyrrole), N,N'-디-1-나프틸-N-N'-디페닐-1- 1'-비페닐-4,4'디아미(N,N'-di-1-naphthyl-N,N'-diphenyl-1,1'-biphenyl-4,4'diamine;NPD), 폴리(3,4-에틸렌디옥시티오펜)-폴리스티렌술포네이트)(poly(3,4-ethylenedioxythiophene)-poly(styrene sulfonate);PEDOT:PSS)등일 수 있다. 상기 전도성 무기물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B)등일 수 있다.In addition, the first and fourth composition liquids may include an organic-inorganic conductive composite material. The organic-inorganic conductive composite material includes a conductive organic material, an inorganic semiconductor material, and a conductive inorganic material. Here, the conductive organic material may be poly (p-phenylene) (PPP), poly (p-phenylenevinylene) (poly), polypyrrole ), N, N'-di-1-naphthyl-N-N'-diphenyl-1- 1'-biphenyl-4,4 'diami (N, N'-di-1-naphthyl-N, N'-diphenyl-1,1'-biphenyl-4,4'diamine (NPD), poly (3,4-ethylenedioxythiophene) -polystyrenesulfonate) (poly (3,4-ethylenedioxythiophene) -poly (styrene sulfonate); PEDOT: PSS) and the like. The conductive inorganic material may be aluminum (Al), copper (Cu), indium (In), gallium (Ga), boron (B), or the like.
더 나아가, 게이트 전극(110), 반도체층 패턴(130), 소스 전극(140) 및 드레인 전극(150)을 형성하기 위한 패터닝 공정을 포토레지스트를 이용하는 포토리소그래피에 의해 수행하였으나, 이에 한정되지 아니하고 자기조립 단분자막(Self-Assembled Monolayers;SAM)을 이용하여 형성할 수 있다.Further, a patterning process for forming the
이로써, 박막트랜지스터를 구성하는 게이트 전극(110), 게이트 절연막(120), 반도체층 패턴(130), 소스 전극(140), 드레인 전극(150) 및 보호막(160)를 유-무기계 복합물질로 형성함으로써, 습식공정을 통한 연속공정을 수행하여 형성할 수 있다. 이로써, 대면적에 적용할 수 있을 뿐만 아니라, 공정이 더욱 단순화되어 생산 단가를 절감할 수 있다. As a result, the
도 3은 본 발명의 제 2 실시예에 따른 박막트랜지스터를 도시한 단면도이다. 본 발명의 제 2 실시예의 박막트랜지스터는 오믹콘텍층을 포함하는 반도체층 패턴을 포함하는 것을 제외하고, 본 발명의 제 1 실시예에 따른 박막트랜지스터와 동일한 구성요소를 가진다. 이로써, 동일한 구성요소에 대해서는 동일한 참조번호를 부여하고, 반복되는 설명은 생략하여 기술한다.3 is a cross-sectional view illustrating a thin film transistor according to a second exemplary embodiment of the present invention. The thin film transistor of the second embodiment of the present invention has the same components as the thin film transistor according to the first embodiment of the present invention except that it includes a semiconductor layer pattern including an ohmic contact layer. As a result, like reference numerals refer to like elements, and repeated descriptions will be omitted.
도 3을 참조하면, 기판(100)상에 배치된 게이트 전극(110), 게이트 전 극(110)을 포함하는 기판(100) 상에 배치된 게이트 절연막(120), 게이트 전극(110)과 대응하는 게이트 절연막(120)상에 배치된 반도체층 패턴(130), 반도체층 패턴(130) 상에 배치된 소스 전극(140) 및 반도체층 패턴(130) 상에 소스 전극(140)과 대응하며 배치된 드레인 전극(150)을 포함한다.Referring to FIG. 3, the
반도체층 패턴(130)은 활성층 패턴(131) 및 활성층 패턴(131)의 양 단부상에 분리되어 배치된 오믹 콘텍층 패턴(132)을 포함한다. 즉, 오믹 콘텍층 패턴(132)은 활성층 패턴(131)과 소스 전극(140)사이 및 활성층 패턴(131)과 드레인 전극(150)사이에 개재된다.The
여기서, 활성층 패턴(131)은 유-무기계 복합물질을 포함하고 있다. 또한, 오믹 콘텍층 패턴(132)은 불순물이 혼합되어 있는 유-무기계 복합물질을 포함하고 있다.Here, the
이때, 상기 유-무기 복합물질은 유기계 반도체 물질 및 무기계 반도체 물질을 포함할 수 있다. 상기 유기계 반도체 물질로는 폴리(3-헥실티오펜)(poly(3-hexylthiophene;P3HT) 또는 펜타센(pentacene)등일 수 있다. 상기 무기계 반도체 물질로는 산화 아연(ZnO), 질화 갈륨(GaN), 실리콘 파우더(Si Powder)등일 수 있다.In this case, the organic-inorganic composite material may include an organic semiconductor material and an inorganic semiconductor material. The organic semiconductor material may be poly (3-hexylthiophene; P3HT) or pentacene (pentacene), etc. The inorganic semiconductor material may be zinc oxide (ZnO) or gallium nitride (GaN). , Silicon powder (Si Powder) and the like.
도 4a 내지 도 4e는 본 발명의 제 2 실시예에 따른 박막트랜지스터의 제조 방법을 도시한 단면도들이다. 본 발명의 제 2 실시예의 박막트랜지스터는 오믹콘텍층을 포함하는 반도체층 패턴을 형성하는 것을 제외하고, 본 발명의 제 1 실시예에 따른 박막트랜지스터와 동일한 제조방법으로 제조할 수 있다. 이로써, 반복되는 제 조 공정에 대한 설명은 생략하여 기술한다.4A to 4E are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a second embodiment of the present invention. The thin film transistor of the second embodiment of the present invention can be manufactured by the same manufacturing method as the thin film transistor according to the first embodiment of the present invention, except that the semiconductor layer pattern including the ohmic contact layer is formed. As a result, a description of repeated manufacturing steps will be omitted.
도 4a를 참조하면, 게이트 전극(110)과, 게이트 전극(110)을 포함하는 기판(100)상에 게이트 절연막(120)이 형성되어 있다. 여기서, 게이트 전극(110)은 유-무기계 전도성 복합물질을 포함하여 형성한다. 또, 게이트 절연막(120)은 고유전율을 가지는 무기계 반도체 물질을 포함하는 유-무기계 절연 복합물질을 포함하여 형성한다.Referring to FIG. 4A, a
게이트 절연막(120)상에 코팅공정으로 제 1 조성액(131a)을 도포하여 활성층(131b)을 형성한다. 제 1 조성액(131a)은 유기계 반도체 물질 및 무기계 반도체 물질을 갖는 유-무기계 복합물질을 포함한다. 이때, 상기 유기계 반도체 물질로는 폴리(3-헥실티오펜)(poly(3-hexylthiophene;P3HT) 또는 펜타센(pentacene)등일 수 있다. 상기 무기계 반도체 물질로는 산화 아연(ZnO), 질화 갈륨(GaN), 실리콘 파우더(Si Powder)등일 수 있다.The
도 4b를 참조하면, 활성층(131b)상에 코팅공정으로 제 2 조성액(132a)을 도포하여 오믹콘텍층(132b)을 형성한다. 제 2 조성액(132a)은 제 1 조성액(131a)에 불순물이 더 첨가되어 있다. 여기서, 오믹콘텍층(132b)은 활성층(131b)의 표면에 불순물을 도핑하여 형성할 수도 있다.Referring to FIG. 4B, the
도 4c를 참조하면, 오믹콘텍층(132b)상에 코팅공정으로 제 3 조성액(140a)을 도포하여 전도성층(140b)을 형성한다. 제 3 조성액(140a)은 유-무기계 전도성 복합물질을 포함한다. 상기 유-무기계 전도성 복합물질은 전도성 유기물질, 무기계의 반도체 물질 및 전도성 무기물질을 포함한다. 여기서, 상기 전도성 유기물질로는 폴리(p-페닐렌)(poly(p-phenylene);PPP), 폴리(p-페닐렌비닐렌)(poly(p-penylenevinylene);PP), 폴로피롤(polypyrrole), N,N'-디-1-나프틸-N-N'-디페닐-1-1'-비페닐-4,4'디아미(N,N'-di-1-naphthyl-N,N'-diphenyl-1,1'-biphenyl-4,4'diamine;NPD), 폴리(3,4-에틸렌디옥시티오펜)-폴리스티렌술포네이트)(poly(3,4-ethylenedioxythiophene)-poly(styrene sulfonate);PEDOT:PSS)등일 수 있다. 상기 전도성 무기물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B)등일 수 있다.Referring to FIG. 4C, the
도 4d를 참조하면, 전도성층(140b)상에 포토레지스트층을 형성한 뒤, 노광 및 현상 공정을 거쳐 단차를 가지는 포토레지스트 패턴(170)을 형성한다. 여기서, 상기 포토레지스트 패턴(170)은 영역별로 투과되는 광의 세기를 조절되어 있는 하프톤 마스크 또는 회절 마스크를 이용한 노광 공정을 거쳐 형성할 수 있다. Referring to FIG. 4D, after forming a photoresist layer on the
포토레지스트 패턴(170)에 따라, 전도성층(140b), 오믹콘텍층(132b) 및 활성층(131b)을 식각하여, 도 4e에서와 같이, 소스 전극(140), 드레인 전극(150), 오믹콘텍층 패턴(132) 및 활성층 패턴(131b)을 형성할 수 있다. 즉, 하나의 마스크를 이용하여, 소스 전극(140), 드레인 전극(150), 오믹콘텍층 패턴(132) 및 활성층 패턴(131b)을 형성할 수 있다. The
도 4f를 참조하면, 소스 전극(140) 및 드레인 전극(150)을 포함하는 게이트 절연막(120)상에 보호막(160)을 더 형성할 수 있다.Referring to FIG. 4F, a
도 5a 및 도 5b는 본 발명의 제 3 실시예에 따른 표시장치를 도시한 도면들이다. 도 5a는 본 발명의 제 3 실시예에 따른 표시장치의 평면도이고, 도 5b는 Ⅱ- Ⅱ'의 선을 따라 도 5a를 절취한 단면도이다. 여기서, 본 발명의 제 3 실시예에 따른 표시장치는 본 발명의 제 1 실시예에 따른 박막트랜지스터를 구비하는 것으로, 동일한 구성요소는 동일한 참조번호를 부여하고, 반복되는 설명은 생략하여 기술한다. 또한, 상기 표시장치는 액정표시장치 또는 유기전계발광표시장치일 수 있다.5A and 5B illustrate a display device according to a third exemplary embodiment of the present invention. 5A is a plan view of a display device according to a third exemplary embodiment of the present invention, and FIG. 5B is a cross-sectional view of FIG. 5A taken along a line II-II '. Here, the display device according to the third embodiment of the present invention includes the thin film transistor according to the first embodiment of the present invention, and the same components are denoted by the same reference numerals, and repeated descriptions are omitted. The display device may be a liquid crystal display device or an organic light emitting display device.
도 5a 및 도 5b를 참조하면, 본 발명의 제 3 실시예에 따른 표시장치는 박막트랜지스터(Tr)가 배치된 기판(100), 박막트랜지스터(Tr)를 포함하는 기판(100)상에 배치되고, 박막트랜지스터(Tr)의 일부를 노출하는 보호막 패턴(260) 및 보호막 패턴(260)상에 배치되고, 박막트랜지스터(Tr)와 전기적으로 연결되는 화소전극(180)을 포함한다. 여기서, 박막트랜지스터(Tr)는 서로 교차되어 형성된 게이트 배선(101) 및 데이터 배선(102)의 교차영역에 배치된다. 또, 박막트랜지스터(Tr)는 게이트 배선(101) 및 데이터 배선(102)에 각각 전기적으로 연결되어 있다.5A and 5B, a display device according to a third exemplary embodiment of the present invention is disposed on a
화소전극(180)은 유-무기계 전도성 복합물질을 포함한다. 상기 유-무기계 전도성 복합물질은 전도성 유기물질, 무기계의 반도체 물질 및 전도성 무기물질을 포함한다. 이때, 상기 전도성 유기물질로는 폴리(p-페닐렌)(poly(p-phenylene);PPP), 폴리(p-페닐렌비닐렌)(poly(p-penylenevinylene);PP), 폴로피롤(polypyrrole), N,N'-디-1-나프틸-N-N'-디페닐-1-1'-비페닐-4,4'디아미(N,N'-di-1-naphthyl-N,N'-diphenyl-1,1'-biphenyl-4,4'diamine;NPD), 폴리(3,4-에틸렌디옥시티오펜)-폴리스티렌술포네이트)(poly(3,4-ethylenedioxythiophene)-poly(styrene sulfonate);PEDOT:PSS)등일 수 있다. 상기 전도성 무기물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B등일 수 있다. 상기 무기계의 반도체 물질로는 산화아연(ZnO)일 수 있다.The
이로써, 화소전극(180)을 투명 전극으로 형성하기 위해, 고가의 인듐(In)을 사용하지 않거나, 양을 줄일 수 있어 공정 단가를 낮출 수 있다. 또, 상기 화소전극(180)을 유-무기계 전도성 복합물질로 형성함으로써, 습식공정을 통해 형성할 수 있다.As a result, in order to form the
보호막 패턴(260)은 산화 아연을 가지는 유-무기계 복합물질을 포함한다. 이때, 유기계 물질은 폴리비닐 피롤리돈(Polyvinyl Pyrrolidone;PVP), 폴리메틸메타크릴레이트(Polymethylmethacrylate ;PMMA), 폴리비닐알코올(Polyvinyl Alcohol;PVA), 포토아크릴(Photoacryl)등일 수 있다.The
박막트랜지스터(Tr)는 기판(100)상에 배치된 게이트 전극(110), 게이트 전극(110)을 포함하는 기판(100) 상에 배치된 게이트 절연막(120), 게이트 전극(110)과 대응하는 게이트 절연막(120)상에 배치된 반도체층 패턴(130), 반도체층 패턴(130) 상에 배치된 소스 전극(140) 및 소스 전극(140)과 대응하며 배치된 드레인 전극(150)을 포함한다.The thin film transistor Tr corresponds to the
게이트 전극(110), 게이트 절연막(120), 반도체층 패턴(130), 소스 전극(140), 드레인 전극(150)중 적어도 하나는 유-무기계 복합물질을 포함한다.At least one of the
즉, 반도체층 패턴(130)은 유기계 반도체 물질 및 무기계 반도체 물질을 갖는 유-무기계 복합물질을 포함한다. 이때, 상기 유기계 반도체 물질로는 폴리(3-헥실티오펜)(poly(3-hexylthiophene;P3HT) 또는 펜타센(pentacene)일 수 있다. 상기 무기계 반도체 물질은 산화 아연(ZnO), 질화 갈륨(GaN), 실리콘 파우더(Si Powder) 일 수 있다.That is, the
게이트 전극(110), 소스 전극(140) 및 드레인 전극(150)은 유-무기계 전도성 복합물질(composite)을 포함한다.The
게이트 절연막(120)은 고유전율(high-K)을 가지는 무기계의 반도체 물질을 갖는 유-무기계 복합물질을 포함한다.The
결국, 표시장치를 구성하는 박막트랜지스터(Tr), 화소전극(180) 및 보호막 패턴(260)이 유-무기계 복합 물질을 포함함으로써, 유기물질의 습식 공정성과 무기물질의 우수한 전기적 특성을 동시에 가질 수 있다.As a result, the thin film transistor Tr, the
이로써, 공정을 단순화시키며, 공정 단가를 낮출 수 있으며, 전기적 특성 및 신뢰성이 확보된 표시장치를 제조할 수 있다.As a result, the process can be simplified, the cost of the process can be lowered, and a display device having electrical characteristics and reliability can be manufactured.
도 6a 내지 도 6c는 본 발명의 제 3 실시예에 따른 표시장치의 제조 공정을 설명하기 위해 도시한 단면도들이다. 여기서, 제 3 실시예에 따른 표시장치는 제 1 실시예에 따른 박막트랜지스터를 구비하는 것으로, 반복되는 박막트랜지스터의 제조 공정은 생략하여 기술한다.6A through 6C are cross-sectional views illustrating a manufacturing process of a display device according to a third exemplary embodiment of the present invention. Here, the display device according to the third embodiment includes the thin film transistor according to the first embodiment, and a repeated manufacturing process of the thin film transistor is omitted.
도 6a를 참조하면, 기판(100)상에 박막트랜지스터(Tr)를 형성한다. Referring to FIG. 6A, a thin film transistor Tr is formed on the
자세하게, 박막트랜지스터(Tr)는 먼저 기판(100)상에 게이트 전극(110)을 형성한다. 게이트 전극(110)을 포함하는 기판(100) 상에 게이트 절연막(110)을 형성한다. 여기서, 게이트 절연막(110)은 고유전율을 가지는 유-무기계 복합물질을 도포하여 형성할 수 있다. 게이트 전극(110)과 대응하는 게이트 절연막(110)상에 반도체층 패턴(130)을 형성한다. 여기서, 반도체층 패턴(130)은 유-무기계 복합물질 을 도포한 뒤, 패터닝 공정을 수행하여 형성할 수 있다.In detail, the thin film transistor Tr first forms the
반도체층 패턴(130) 상에 소스 전극(140) 및 소스 전극(140)과 대응하는 드레인 전극(150)을 형성한다. 이때, 게이트 전극(110), 소스 전극(140) 및 드레인 전극(150)은 유-무기계 전도성 복합물질을 도포한 뒤, 패터닝 공정을 수행하여 형성할 수 있다. 이로써, 박막트랜지스터(Tr)는 유-무기계 복합물질을 포함하도록 형성함으로써, 습식 공정을 통해 형성할 수 있으며, 전기적 특성 및 신뢰성이 확보할 수 있다. The
박막트랜지스(Tr)를 포함하는 기판(100)상에 박막트랜지스터(Tr)의 일부를 노출하는 보호막 패턴(260)을 형성한다. A
보호막 패턴(260)은 박막트랜지스터(Tr)를 포함하는 기판(100)상에 코팅공정을 수행하여 유-무기계 절연 복합물질을 포함하는 보호막을 형성한다. 보호막에 노광 및 현상 공정을 거쳐, 박막트랜지스터의 일부를 노출하는 콘텍홀(C)을 가지는 보호막 패턴(260)을 형성한다.The
도 6b를 참조하면, 보호막 패턴(260)상에 코팅공정으로 조성액(180a)을 도포하여 전도성층(180b)을 형성한다. 조성액(180a)은 전도성 유기물질, 무기계의 반도체 물질 및 전도성 무기물질을 가지는 유-무기계 전도성 복합물질을 포함한다. 이때, 상기 전도성 유기물질로는 폴리(p-페닐렌)(poly(p-phenylene);PPP), 폴리(p-페닐렌비닐렌)(poly(p-penylenevinylene);PP), 폴로피롤(polypyrrole), N,N'-디-1-나프틸-N-N'-디페닐-1-1'-비페닐-4,4'디아미(N,N'-di-1-naphthyl-N,N'-diphenyl-1,1'-biphenyl-4,4'diamine;NPD), 폴리(3,4-에틸렌디옥시티오펜)-폴리스티렌술포네 이트)(poly(3,4-ethylenedioxythiophene)-poly(styrene sulfonate);PEDOT:PSS)등일 수 있다. 상기 전도성 무기물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B등일 수 있다. 상기 무기계의 반도체 물질로는 산화아연(ZnO)일 수 있다.Referring to FIG. 6B, the
또, 상기 코팅공정으로는 스핀 코팅법, 스프레이 코팅법, 딥 코팅법, 잉크젯 프린팅법, 닥터 블레이드법등일 수 있다.The coating process may be a spin coating method, a spray coating method, a dip coating method, an inkjet printing method, a doctor blade method, or the like.
전도성층(180b)상에 포토레지스트층을 형성한 뒤, 노광 및 현상 공정을 거쳐 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴에 따라 전도성층(180b)을 식각한 뒤, 상기 포토레지스트 패턴을 제거함에 따라, 도 6c에서와 같이, 박막트랜지스터(Tr)와 전기적으로 연결된 화소전극(180)을 형성한다.After forming a photoresist layer on the
이후, 도면에는 도시하지 않았으나, 상기 기판상에 상부기판을 합착하여 표시장치를 완성할 수 있다. Subsequently, although not illustrated in the drawing, the display device may be completed by bonding the upper substrate to the substrate.
여기서, 상기 표시장치가 액정표시장치일 경우, 상기 상부기판은 컬러필터가 형성된 컬러필터 기판일 수 있다. 또, 상기 기판과 상기 상부기판사이에 액정층을 형성하는 공정을 더 포함할 수 있다.Here, when the display device is a liquid crystal display device, the upper substrate may be a color filter substrate on which a color filter is formed. The method may further include forming a liquid crystal layer between the substrate and the upper substrate.
또, 상기 표시장치가 유기전계발광표시장치일 경우, 상기 상부기판은 흡습제가 부착되어 있는 봉지기판일 수 있다. 이때, 상기 기판 또는 상기 상부기판에 양극 및 음극과, 상기 양극과 음극 사이에 개재된 유기발광층을 포함하는 유기전계발광다이오드소자를 형성하는 단계를 더 포함할 수 있다.In addition, when the display device is an organic light emitting display device, the upper substrate may be an encapsulation substrate to which a moisture absorbent is attached. The method may further include forming an organic light emitting diode device including an anode and a cathode on the substrate or the upper substrate, and an organic light emitting layer interposed between the anode and the cathode.
이로써, 습식 공정을 통해 전기적 특성 및 신뢰성을 확보할 수 있는 표시장치를 제조할 수 있다.As a result, a display device capable of securing electrical characteristics and reliability through a wet process can be manufactured.
상기한 바와 같이 본 발명에 따르는 박막트랜지스터 및 이를 구비하는 표시장치는 유-무기계 복합 물질을 포함함으로써, 무기계의 환경적 내구성 및 전기적 특성과 유기계의 습식 공정성을 각각 가질 수 있다. As described above, the thin film transistor according to the present invention and the display device having the same include an organic-inorganic composite material, and thus may have inorganic environmental durability and electrical characteristics and organic wet processability, respectively.
또, 습식 공정을 이용한 연속 공정을 수행할 수 있으므로, 공정을 단순화시킬 수 있으며, 이와 동시에 생산단가를 낮출 수 있다.In addition, since the continuous process using the wet process can be performed, the process can be simplified, and at the same time, the production cost can be reduced.
또, 진공 증착 대신에 습식 공정을 수행함으로써, 고가의 장비를 필요로 하지 않으며, 대면적에 유리하다.In addition, by performing a wet process instead of vacuum deposition, no expensive equipment is required and it is advantageous for a large area.
또, 각 층에 배치되는 구성요소간의 계면 특성이 우수하여, 전기적 특성을 향상시킬 수 있으며, 신뢰성을 확보할 수 있다.In addition, the interface characteristics between the components arranged in each layer are excellent, electrical characteristics can be improved, and reliability can be ensured.
또, 투명전극을 형성함에 있어, 고가의 인듐을 줄이거나 저가의 투명성의 전극물질로 대체함으로써, 원가를 절감할 수 있다.In addition, in forming the transparent electrode, the cost can be reduced by reducing expensive indium or replacing with an inexpensive transparent electrode material.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬수 있음을 이해할 수 있을 것이다.Although described above with reference to embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the invention described in the claims below. You will understand.
Claims (40)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060092327A KR101275898B1 (en) | 2006-09-22 | 2006-09-22 | Thin film transistor, display device having the thin film transistor and method of manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060092327A KR101275898B1 (en) | 2006-09-22 | 2006-09-22 | Thin film transistor, display device having the thin film transistor and method of manufacturing thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080026990A KR20080026990A (en) | 2008-03-26 |
| KR101275898B1 true KR101275898B1 (en) | 2013-06-14 |
Family
ID=39414185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060092327A Expired - Fee Related KR101275898B1 (en) | 2006-09-22 | 2006-09-22 | Thin film transistor, display device having the thin film transistor and method of manufacturing thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101275898B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102286284B1 (en) | 2009-11-06 | 2021-08-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| KR101087506B1 (en) | 2009-11-18 | 2011-11-29 | 한국과학기술연구원 | Transistor using polymethyl methacrylate derivative thin film as gate insulating layer and organic protective layer and method for manufacturing same |
| KR101048878B1 (en) * | 2009-12-07 | 2011-07-13 | 한국전기연구원 | material of nano-hybrid TFT and nano-hybrid TFT thereby |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020034873A (en) * | 2000-11-01 | 2002-05-09 | 포만 제프리 엘 | Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages |
| JP2005229084A (en) * | 2004-02-13 | 2005-08-25 | Ind Technol Res Inst | Organic thin-film transistor manufacturing method and component device thereof |
-
2006
- 2006-09-22 KR KR1020060092327A patent/KR101275898B1/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020034873A (en) * | 2000-11-01 | 2002-05-09 | 포만 제프리 엘 | Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages |
| JP2005229084A (en) * | 2004-02-13 | 2005-08-25 | Ind Technol Res Inst | Organic thin-film transistor manufacturing method and component device thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080026990A (en) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101467507B1 (en) | Organic thin film transistors | |
| CN102263111B (en) | Array substrate and method for manufacturing same | |
| CN202601619U (en) | Thin film transistor, array substrate and display | |
| US20170162606A1 (en) | Display device | |
| CN104091886B (en) | A kind of OTFT, array base palte and preparation method, display device | |
| US20160370621A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| CN103715204B (en) | Array substrate, manufacturing method thereof and display device | |
| US10818856B2 (en) | Method for fabricating thin film transistor, method for fabricating array substrate, and a display apparatus | |
| US9865664B2 (en) | Thin film transistor array and manufacturing method of the same | |
| KR20100106404A (en) | Organic thin film transistors, active matrix organic optical devices and methods of making the same | |
| US20080258138A1 (en) | Thin film transistor array panel and fabricating method thereof, and flat panel display with the same | |
| US20150362855A1 (en) | Organic light emitting device | |
| KR100675639B1 (en) | Organic thin film transistor and manufacturing method of liquid crystal display element | |
| CN101587939A (en) | Organic thin film transistor, pixel structure, manufacturing method of organic thin film transistor and pixel structure, and display panel | |
| US8785264B2 (en) | Organic TFT array substrate and manufacture method thereof | |
| CN107408510A (en) | Thin film transistor (TFT), thin film transistor (TFT) manufacture method and used the image display device of thin film transistor (TFT) | |
| KR100846006B1 (en) | Active matrix display device and thin film transistor integrated circuit device | |
| CN102779785A (en) | Organic thin film transistor array substrate and manufacturing method thereof, and display device | |
| CN100524799C (en) | Active organic light emitting diode display device and method of manufacturing the same | |
| KR101275898B1 (en) | Thin film transistor, display device having the thin film transistor and method of manufacturing thereof | |
| CN111223875A (en) | Display panel, method for producing the same, and display device | |
| CN105374852A (en) | Printed light emitting display without pixel bank and manufacturing method thereof | |
| KR20100070231A (en) | Organic thin film transistor, patterning method, and mehtod of fabricating organic thin film transistor and liquid crystal display device using thereof | |
| KR100647704B1 (en) | Organic thin film transistor, flat panel display device having same, manufacturing method of organic thin film transistor and manufacturing method of flat panel display device | |
| TWI469224B (en) | Organic thin film transistor and fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20200612 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20200612 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |