[go: up one dir, main page]

KR101264113B1 - 변형된 채널을 갖는 ｃｍｏｓ 소자 및 이의 제조방법 - Google Patents

변형된 채널을 갖는 ｃｍｏｓ 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR101264113B1
KR101264113B1 KR1020070071276A KR20070071276A KR101264113B1 KR 101264113 B1 KR101264113 B1 KR 101264113B1 KR 1020070071276 A KR1020070071276 A KR 1020070071276A KR 20070071276 A KR20070071276 A KR 20070071276A KR 101264113 B1 KR101264113 B1 KR 101264113B1
Authority
KR
South Korea
Prior art keywords
nmos
active region
pmos
gate electrode
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070071276A
Other languages
English (en)
Other versions
KR20090008003A (ko
Inventor
이화성
백현석
박종봉
원정연
김병서
이호
김명선
이지혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070071276A priority Critical patent/KR101264113B1/ko
Priority to US12/138,502 priority patent/US7981750B2/en
Publication of KR20090008003A publication Critical patent/KR20090008003A/ko
Application granted granted Critical
Publication of KR101264113B1 publication Critical patent/KR101264113B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

변형된 채널을 갖는 CMOS 소자 및 이의 제조방법을 제공한다. 상기 제조방법은 기판 내에 소자분리영역들을 형성하여 NMOS 활성영역 및 PMOS 활성영역을 정의하는 것을 포함한다. 상기 NMOS 활성영역 및 상기 PMOS 활성영역 상에 NMOS 게이트 전극 및 PMOS 게이트 전극을 각각 형성한다. 상기 PMOS 게이트 전극의 양측에 노출된 PMOS 활성영역을 식각하여 한 쌍의 소오스/드레인 트렌치들을 형성한다. 상기 소오스/드레인 트렌치들 내에 한 쌍의 하부 실리콘-게르마늄 에피층들을 형성한다. 상기 NMOS 게이트 전극을 마스크로 하여 상기 NMOS 활성영역 내에 n형 불순물을 주입한다. 상기 NMOS 게이트 전극, 상기 PMOS 게이트 전극, 상기 불순물이 주입된 NMOS 활성영역 및 상기 하부 실리콘-게르마늄 에피층들 상에 제1 응력 절연막를 적층한다. 상기 제1 응력 절연막이 상기 하부 실리콘-게르마늄 에피층 상에 적층된 기판을 활성화 어닐링한다. 상기 활성화 어닐링된 기판으로부터 상기 제1 응력 절연막을 제거한다.

Description

변형된 채널을 갖는 ＣＭＯＳ 소자 및 이의 제조방법{CMOS device having strained channel and method of fabricating the same}
본 발명은 CMOS 소자 및 그의 제조방법에 관한 것으로, 더 구체적으로는 변형된 채널(strained channel)을 갖는 CMOS 소자 및 이의 제조방법에 관한 것이다.
MOS(Metal oxide semiconductor) 트랜지스터는 전자 산업에서 널리 사용되고 있는 소자로서, MOS 트랜지스터의 전하 이동도(carrier mobility)는 출력 전류(output current) 및 스위칭 성능(switching performance)에 직접적으로 영향을 미치는 매우 중요한 파라미터이다.
MOS 트랜지스터의 전하 이동도를 향상시키기 위해 MOS 트랜지스터의 채널을 변형(strain)시키는 기술이 연구되고 있다. 일반적으로, 인장 변형된(tensile strained) 채널에서는 전자 이동도가 향상되고, 압축 변형된(compressive strained) 채널에서는 정공 이동도가 향상된다. 이와는 반대로, 인장 변형된 채널에서는 정공 이동도가 감소되고, 압축 변형된 채널에서는 전자 이동도가 감소된다.
NMOS 트랜지스터의 전자 이동도를 향상시키기 위해 NMOS 트랜지스터 상에 인장 응력막(tensile stress liner)을 형성하고, PMOS 트랜지스터의 정공 이동도를 향상시키기 위해 PMOS 트랜지스터 상에 압축 응력막(compressive stress liner)을 형성할 수 있다. 하지만, 인장 응력막이 PMOS 트랜지스터 상에도 위치하는 경우 PMOS 트랜지스터의 정공 이동도를 감소시킬 수 있고, 압축 응력막이 NMOS 트랜지스터 상에도 위치하는 경우 NMOS 트랜지스터의 전자 이동도를 감소시킬 수 있으므로, 인장 응력막은 NMOS 트랜지스터 상에 선택적으로 위치하고, 압축 응력막은 PMOS 트랜지스터 상에 선택적으로 위치하여야 할 필요가 있다. 따라서, 하나의 기판 상에 NMOS 트랜지스터와 PMOS 트랜지스터를 모두 구비하는 CMOS 소자를 제조하기 위해서는, 인장 응력막을 적층한 후 패터닝하고, 압축 응력막을 적층한 후 패터닝하는 등 여러 공정 단계들이 필요하므로 공정이 복잡해질 수 있다.
이와 더불어서, 단순히 응력막을 형성하는 것은 채널 영역에 충분한 응력을 인가할 수 없어 전하 이동도를 향상시키는데 한계가 있을 수 있다.
본 발명이 이루고자 하는 기술적 과제는 응력막을 패터닝하지 않으면서도 NMOS 트랜지스터와 PMOS 트랜지스터에 각각 적절한 인장응력 및 압축응력을 인가할 수 있는 CMOS 소자 및 이의 제조방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 실시예는 CMOS 소자의 제조방법을 제공한다. 먼저, 기판 내에 소자분리영역들을 형성하여 NMOS 활성영역 및 PMOS 활성영역을 정의한다. 상기 NMOS 활성영역 및 상기 PMOS 활성영역 상에 NMOS 게이트 전극 및 PMOS 게이트 전극을 각각 형성한다. 상기 PMOS 게이트 전극의 양측에 노출된 PMOS 활성영역을 식각하여 한 쌍의 소오스/드레인 트렌치들을 형성한다. 상기 소오스/드레인 트렌치들 내에 한 쌍의 하부 실리콘-게르마늄 에피층들을 형성한다. 상기 NMOS 게이트 전극을 마스크로 하여 상기 NMOS 활성영역 내에 n형 불순물을 주입한다. 상기 NMOS 게이트 전극, 상기 PMOS 게이트 전극, 상기 불순물이 주입된 NMOS 활성영역 및 상기 하부 실리콘-게르마늄 에피층들 상에 제1 응력 절연막를 적층한다. 상기 하부 실리콘-게르마늄 에피층들 상에 상기 제1 응력 절연막이 적층된 기판을 활성화 어닐링한다. 상기 활성화 어닐링된 기판으로부터 상기 제1 응력 절연막을 제거한다.
상기 하부 실리콘-게르마늄 에피층들은 상기 PMOS 활성영역의 상부면에 비해 높은 상부면들을 가질 수 있다.
상기 제1 응력 절연막을 적층하기 전에, 상기 하부 실리콘-게르마늄 에피층들 상에 확산 저지 에피층들을 형성할 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 실시예는 CMOS 소자를 제공한다. 상기 CMOS 소자는 기판 내에 형성된 소자분리영역들에 의해 정의된 NMOS 활성영역 및 PMOS 활성영역을 구비한다. 상기 NMOS 활성영역 및 상기 PMOS 활성영역 상에 NMOS 게이트 전극 및 PMOS 게이트 전극이 각각 위치한다. 상기 NMOS 게이트 전극 양측의 NMOS 활성영역은 리세스되어 있다. 상기 PMOS 게이트 전극 양측의 PMOS 활성영역 내에 한 쌍의 실리콘-게르마늄 에피층들이 위치한다. 인장 응력을 갖는 응력 절연막이 상기 NMOS 게이트 전극, 상기 리세스된 NMOS 활성영역, 상기 PMOS 게이트 전극 및 상기 실리콘-게르마늄 에피층들을 덮는다.
상술한 바와 같이 본 발명에 따르면, PMOS 활성영역 내에 한 쌍의 실리콘-게르마늄 에피층들을 형성함으로써, p 채널 영역을 압축 변형시킬 수 있다. 또한, NMOS 활성영역 내에 n형 불순물을 주입하고 응력 절연막을 적층한 후 활성화 어닐링함으로써, 상기 불순물을 활성화시킴과 동시에 n 채널 영역을 인장 변형시킬 수 있다. 이 때, 상기 실리콘-게르마늄 에피층들을 상기 PMOS 활성영역의 표면에 비해 높은 상부면들을 갖도록 성장시킴으로써, 상기 응력 절연막을 기판 전체에 형성한 상태에서 활성화 어닐링을 수행하더라도 p 채널 영역의 압축 변형이 느슨해지지 않을 수 있다. 나아가, 상기 실리콘-게르마늄 에피층들 상에 확산 저지 에피층을 형성하여 상기 활성화 어닐링 시의 보론의 외방확산을 억제할 수 있다. 결론적으로, PMOS 소자를 열화시키지 않으면서도 NMOS 소자의 전자 이동도를 효과적으로 증대시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1i는 본 발명의 일 실시예에 따른 CMOS 소자의 제조방법을 나타낸 단면도들이다.
도 1a를 참조하면, NMOS 영역 및 PMOS 영역을 구비하는 기판(100)을 제공한다. 상기 기판(100)은 반도체 기판으로서 실리콘 결정 기판(silicon crystal substrate)일 수 있다. 상기 NMOS 영역 내에 p형 불순물을 주입하여 P 웰(101)을 형성하고, 상기 PMOS 영역 내에 n형 불순물을 주입하여 N 웰(102)을 형성한다.
상기 웰들(101, 102)이 형성된 기판(100) 내에 소자분리구조(110)를 형성하여 상기 NMOS 영역 및 상기 PMOS 영역 내에 NMOS 활성영역 및 PMOS 활성영역을 각각 한정한다. 상기 소자분리구조(110)는 상기 기판(100) 내에 소자분리 트렌치(100a)를 형성한 후, 상기 소자분리 트렌치(100a) 내에 산화막 라이너(111) 및 질화막 라이너(112)를 차례로 적층하고, 상기 라이너들(111, 112)이 적층된 소자분리 트렌치(100a) 내에 소자분리막(114)을 채운 후, 상기 소자분리막(114) 및 상기 라이너들(111, 112)을 평탄화 식각함으로써 형성할 수 있다.
상기 기판(100) 상에 게이트 절연막(123), 게이트 도전막 및 캡핑층(capping layer;127)을 차례로 적층하고, 상기 캡핑층(127), 상기 게이트 도전막 및 상기 게이트 절연막(123)을 차례로 식각할 수 있다. 그 결과, 상기 NMOS 활성영역 상에 상기 게이트 절연막(123), NMOS 게이트 전극(125) 및 상기 캡핑층(127)이 차례로 적층된 NMOS 게이트 구조체가 형성되고, 상기 PMOS 활성영역 상에 상기 게이트 절연막(123), PMOS 게이트 전극(126) 및 상기 캡핑층(127)이 차례로 적층된 PMOS 게 이트 구조체가 형성될 수 있다. 상기 게이트 절연막(123)은 실리콘 산화막(SiO2), 하프늄 산화막(HfO2) 또는 탄탈륨 산화막(Ta2O5)일 수 있다. 상기 게이트 도전막은 폴리 실리콘막일 수 있다. 상기 캡핑층(127)은 실리콘 질화막일 수 있으며, 300Å 내지 500Å의 두께로 형성할 수 있다.
상기 PMOS 영역을 덮는 제1 포토레지스트 패턴(미도시)을 형성하고, 상기 제1 포토레지스트 패턴 및 상기 NMOS 게이트 전극(125)을 마스크로 하여 상기 NMOS 활성영역 내에 n형 불순물을 주입한다. 그 결과, 상기 NMOS 게이트 전극(125)의 주변에 노출된 NMOS 활성영역 내에 한 쌍의 n 형 소오스/드레인 익스텐션들(n type source/drain extensions; ne)이 형성된다. 상기 n 형 소오스/드레인 익스텐션들(ne) 사이의 영역은 n 채널 영역으로 정의될 수 있다. 상기 n형 불순물은 인(phosphorus; P), 비소(arsenic; As) 또는 안티몬(antimony; Sb)일 수 있다. 상기 n형 불순물이 주입될 때, 상기 n 형 소오스/드레인 익스텐션들(ne)은 비정질화될 수 있다(amorphized). 상기 비정질화를 향상시키기 위해 상기 n형 불순물들과 더불어 중성 불순물들 예를 들어, 질소(nitrogen; N), 불소(fluorine; F), 아르곤(argon; Ar), 실리콘(silicon; Si), 게르마늄(germanium; Ge) 또는 크세논(xenon; Xe)을 함께 주입할 수 있다.
상기 제1 포토레지스트 패턴(미도시)을 제거하고, 상기 NMOS 영역을 덮는 제2 포토레지스트 패턴(미도시)을 형성한다. 상기 제2 포토레지스트 패턴 및 상기 PMOS 게이트 전극(126)을 마스크로 하여 상기 PMOS 활성영역 내에 p형 불순물을 주 입한다. 그 결과, 상기 PMOS 게이트 전극(126)의 주변에 노출된 PMOS 활성영역 내에 한 쌍의 p 형 소오스/드레인 익스텐션들(p type source/drain extensions; pe)이 형성될 수 있다. 상기 p 형 소오스/드레인 익스텐션들(pe) 사이의 영역은 p 채널 영역으로 정의될 수 있다. 상기 p형 불순물은 보론(boron; B)일 수 있다. 보론은 n형 불순물에 비해 질량수(mass number)가 작아서, 상기 p 형 소오스/드레인 익스텐션들(pe)은 거의 비정질화되지 않을 수 있다.
도 1b를 참조하면, 상기 게이트 전극들(125, 126)을 포함한 게이트 구조체들의 측벽들 상에 스페이서들을 형성할 수 있다. 상기 스페이서들은 L 형인 제1 스페이서(132)와 상기 제1 스페이서(132) 상에 적층된 제2 스페이서(134)를 구비할 수 있다. 구체적으로, 상기 게이트 구조체들 상에 제1 스페이서 절연막 및 제2 스페이서 절연막을 차례로 적층하고, 상기 제2 스페이서 절연막을 이방성 식각(anisotropic etch)하여 상기 제2 스페이서(134)를 형성한 후, 상기 제2 스페이서(134)를 마스크로 하여 상기 제1 스페이서 절연막을 식각하여 상기 제1 스페이서(132)를 형성할 수 있다. 상기 제1 스페이서(132)는 실리콘 산화막일 수 있으며, 상기 제2 스페이서(134)는 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiON)일 수 있다.
도 1c를 참조하면, NMOS 영역 상에 PMOS 영역을 노출시키는 하드 마스크막(140)을 형성한다. 상기 하드 마스크막(140)은 실리콘 산화막 또는 실리콘 질화막일 수 있으며, 100 Å 내지 150 Å의 두께로 형성할 수 있다.
상기 하드 마스크막(140), 상기 PMOS 게이트 전극(126) 및 상기 PMOS 게이트 전극(126)의 측벽 상에 형성된 스페이서들(132, 134)을 마스크로 하여 상기 PMOS 활성영역을 식각한다. 그 결과, 상기 PMOS 활성영역 내에 한 쌍의 소오스/드레인 트렌치들(T_SD)이 형성된다. 이 때, 상기 PMOS 게이트 전극(126) 상에 형성된 캡핑층(127)은 상기 PMOS 게이트 전극(126)이 손상되는 것을 방지할 수 있다. 상기 소오스/드레인 트렌치들(T_SD)의 깊이는 300 Å 내지 1200 Å일 수 있다.
상기 소오스/드레인 트렌치들(T_SD)을 형성하는 것은 이방성 식각법을 사용하여 수행할 수 있다. 이 경우, 상기 소오스/드레인 트렌치들(T_SD)의 측벽은 대략적으로 수직한 프로파일을 가질 수 있다.
그 후, 상기 하드 마스크막(140), 상기 PMOS 게이트 전극(126) 및 상기 PMOS 게이트 전극(126)의 측벽 상에 형성된 스페이서들(132, 134)을 마스크로 하여 상기 소오스/드레인 트렌치들(T_SD)의 바닥에 노출된 PMOS 활성영역 내에 p 도전형 불순물을 주입한다. 그 결과, 상기 소오스/드레인 트렌치들(T_SD)의 측벽 및 바닥을 감싸는 한 쌍의 p 형 소오스/드레인 확산 영역들(p type source/drain diffusion regions; psd)을 형성할 수 있다. 상기 p형 불순물은 보론(B)일 수 있다. 보론은 n형 불순물에 비해 질량수가 작아서, 상기 p 형 소오스/드레인 확산영역들(psd)은 거의 비정질화되지 않을 수 있다.
도 1d를 참조하면, 상기 소오스/드레인 트렌치들(T_SD) 내에 한 쌍의 하부 실리콘-게르마늄 에피층들(lower silicon-germanium epitaxial layer; 151)을 각각 형성한다. 그 결과, p 채널 영역의 양측에 하부 실리콘-게르마늄 에피층들(151)이 형성될 수 있다. 상기 하부 실리콘-게르마늄 에피층들(151)은 상기 기판을 구성하 는 실리콘의 결정 격자에 비해 큰 결정 격자를 가지므로, 그 내부에 인장 응력(PST)을 가질 수 있다. 상기 하부 실리콘-게르마늄 에피층들(151)의 인장 응력(PST)에 의해, 상기 p 채널 영역은 압축 변형(compressive strain; PCSc)될 수 있다. 상기 압축 변형된 p 채널 영역은 정공 이동도를 증가시킬 수 있다.
상기 하부 실리콘-게르마늄 에피층(151)은 그의 상부면이 상기 PMOS 게이트 전극(126) 하부의 PMOS 활성영역의 상부면과 같거나 이보다 높은 레벨을 갖도록 성장될 수 있다. 나아가, 상기 하부 실리콘-게르마늄 에피층(151)은 그의 상부면이 상기 게이트 절연막(123)의 상부면과 같거나 이보다 높은 레벨을 갖도록 성장될 수 있다. 일 예로서, 상기 하부 실리콘-게르마늄 에피층(151)은 그의 상부면이 상기 게이트 절연막(123)의 상부면에 비해 50Å 내지 100Å 정도 높은 레벨을 갖도록 성장될 수 있다.
상기 하부 실리콘-게르마늄 에피층(151) 내에 보론을 도우핑할 수 있다. 구체적으로, 상기 하부 실리콘-게르마늄 에피층(151)을 형성할 때 보론을 인-시츄(in-situ)로 도우핑하거나, 상기 하부 실리콘-게르마늄 에피층(151) 을 형성한 후 보론을 엑스-시츄(ex-situ)로 도우핑할 수 있다. 그 결과, 상기 하부 실리콘-게르마늄 에피층들(151)은 p형 소오스/드레인들로서의 역할을 할 수 있다.
한편, 상기 p 형 소오스/드레인 확산 영역들(p type source/drain diffusion regions; psd)은 상기 하부 실리콘-게르마늄 에피층들(151)의 하부 및 측부를 둘러싸서 상기 하부 실리콘-게르마늄 에피층들(151)과 그의 하부의 N 웰(102)의 직접적 인 접촉을 막으므로, 이에 의해 발생될 수 있는 누설 전류를 억제할 수 있다.
상기 하부 실리콘-게르마늄 에피층(151) 상에 확산 저지 에피층(153)을 형성한다. 상기 확산 저지 에피층(153)은 실리콘 에피층(153_1) 및 상부 실리콘-게르마늄 에피층(153_2)을 구비할 수 있다. 상기 상부 실리콘-게르마늄 에피층(153_2)의 게르마늄 농도는 상기 하부 실리콘-게르마늄 에피층(151)에 비해 높다. 상기 실리콘 에피층(153_1)은 30Å 내지 300Å의 두께를 갖도록 형성할 수 있다. 상기 상부 실리콘-게르마늄 에피층(153_2)은 100Å 내지 500Å의 두께를 갖도록 형성할 수 있다. 상기 에피층들(151, 153)은 동일한 에피 성장 설비 내에서 연속적으로 형성될 수 있다.
상기 에피층들(151, 153)의 높이에 따른 게르마늄 함유량 변화의 일 예는 도 2에 도시된 바와 같이, 상기 하부 및 상부 실리콘-게르마늄 에피층들(151, 153_2) 내에서 게르마늄 함유량이 일정할 수 있다. 또한, 상기 상부 실리콘-게르마늄 에피층(153_2) 내의 게르마늄 함유량이 상기 하부 실리콘-게르마늄 에피층(151)에 비해 높을 수 있다. 상기 실리콘 에피층(153_1) 내에서의 게르마늄 함유량은 상기 하부 실리콘-게르마늄 에피층(151)에 비해 낮을 수 있다. 바람직하게는 상기 실리콘 에피층(153_1) 내에서의 게르마늄 함유량은 0일 수 있다. 다. 구체적으로, 상기 하부 실리콘-게르마늄 에피층(151) 내의 게르마늄 함유량은 10 at% 내지 30 at%일 수 있으며, 상기 상부 실리콘-게르마늄 에피층(153_2) 내의 게르마늄 함유량은 상기 하부 실리콘-게르마늄 에피층(151)의 게르마늄 함유량에 비해 높을 것을 전제로 20 at% 내지 40 at%일 수 있다.
상기 에피층들(151, 153)의 높이에 따른 게르마늄 함유량 변화의 다른 일 예는 도 3에 도시된 바와 같이, 상기 하부 실리콘-게르마늄 에피층(151)의 상부부분은 하부부분에 비해 게르마늄의 함유량이 높을 수 있다. 일 예로서, 상기 하부 실리콘-게르마늄 에피층(151) 내의 게르마늄 함유량은 상기 하부 실리콘-게르마늄 에피층(151)의 높이 증가에 따라 증가할 수 있다. 구체적으로, 상기 하부 실리콘-게르마늄 에피층(151) 내의 게르마늄 함유량은 상기 하부 실리콘-게르마늄 에피층(151)의 높이 증가에 따라 10 at%에서 30 at%에 이르기까지 지속적으로 증가될 수 있다.
상기 에피층들(151, 153)은 선택적 에피 성장법(selective epi growing)을 사용하여 형성할 수 있으며, 구체적으로 DCS(Dichlorosilane) 또는 SiH4, HCl, GeH4 및 H2의 혼합가스의 비율을 조절하면서, 500 내지 900 ℃의 온도, 0.01 내지 100 Torr의 압력에서 형성할 수 있다.
도 1e를 참조하면, 상기 하드 마스크막(도 1d의 140)을 제거한 후, 상기 캡핑층들(127)도 제거하여 게이트 전극들(125, 126)을 노출시킨다. 상기 캡핑층들(127)과 상기 제2 스페이서(134)가 실리콘 질화막인 경우, 상기 캡핑층(127)을 제거함과 동시에 상기 제2 스페이서(134)의 높이도 낮아질 수 있다.
이어서, 상기 PMOS 영역 상에 상기 NMOS 영역을 노출시키는 제3 포토레지스트 패턴(200)을 형성할 수 있다. 상기 제3 포토레지스트 패턴(200), 상기 NMOS 게이트 전극(125) 및 상기 NMOS 게이트 전극(125)의 측벽에 위치하는 스페이서 들(132, 134)을 마스크로 하여 상기 NMOS 활성영역 내에 n형 불순물을 주입한다. 그 결과, 상기 스페이서들(132, 134)의 주변에 노출된 NMOS 활성영역 내에 한 쌍의 n형 소오스/드레인 확산영역들(n type source/drain diffusion regions; nsd)이 형성된다. 이와 동시에, 상기 NMOS 게이트 전극(125) 내에도 상기 n형 불순물이 주입될 수 있다.
상기 n형 불순물은 인(P), 비소(As) 또는 안티몬(Sb)일 수 있다. 상기 n형 불순물이 주입될 때, 상기 n 형 소오스/드레인 확산영역들(nsd)은 및 상기 NMOS 게이트 전극(125)은 비정질화될 수 있다. 상기 비정질화를 향상시키기 위해 상기 n형 불순물들과 더불어 중성 불순물들 예를 들어, 질소(N), 불소(F), 아르곤(Ar), 실리콘(Si), 게르마늄(Ge) 또는 크세논(Xe)을 함께 주입할 수 있다.
도 1f를 참조하면, 상기 제3 포토레지스트 패턴(200)을 제거한 후, 상기 기판 상에 제1 응력 절연막(stress insulating layer; 160)을 적층한다. 상기 제1 응력 절연막(160)은 상기 게이트 전극들(125, 126) 및 상기 게이트 전극들(125, 126) 주변의 활성영역들을 덮는다. 상기 제1 응력 절연막(160)을 적층하기 전에 상기 기판 상에 상기 제1 응력 절연막(160)에 대해 식각 선택비를 갖는 식각 저지막(163)을 형성할 수 있다. 상기 제1 응력 절연막(160)은 실리콘 질화막일 수 있고, PECVD, RTCVD 또는 LPCVD를 사용하여 형성할 수 있다. 상기 식각 저지막(163)은 실리콘 산화막일 수 있으며, 50Å 내지 100Å의 비교적 얇은 두께로 형성할 수 있다.
상기 제1 응력 절연막(160)이 적층된 기판을 활성화 어닐링(activation anneal)한다. 이 때, NMOS 활성영역 내에 주입된 n형 불순물들 및 PMOS 활성영역 내에 주입된 p형 불순물들이 활성화되며, 불순물 주입공정에 의해 생성된 손상들이 치유될 수 있다. 이와 더불어, 질량수가 비교적 큰 n형 불순물들이 주입되어 비정질화된 상기 n형 소오스/드레인 익스텐션들(ne), 상기 n형 소오스/드레인 활성영역들(nsd) 및 상기 NMOS 게이트 전극(125)은 재결정화될 수 있다.
한편, 상기 활성화 어닐링 과정에서 상기 제1 응력 절연막(160) 내에 인장 응력(NST1)이 유발될 수 있다. 구체적으로, 상기 제1 응력 절연막(160)이 실리콘 질화막인 경우, 상기 활성화 어닐링 과정에서 상기 제1 응력 절연막(160) 내의 수소 농도가 감소함에 따라 상기 제1 응력 절연막(160) 내에 인장 응력(NST1)이 유발될 수 있다. 상기 제1 응력 절연막(160) 내에 유발된 인장 응력(NST1)은 상기 n형 소오스/드레인 익스텐션들(ne), 상기 n형 소오스/드레인 활성영역들(nsd) 및 상기 NMOS 게이트 전극(125)이 재결정화될 때, 상기 n형 소오스/드레인 익스텐션들(ne), 상기 n형 소오스/드레인 활성영역들(nsd) 및 상기 NMOS 게이트 전극(125) 내에 압축 응력들(NSc1)을 유발한다. 상기 압축 응력들(NSc1)에 의해, 상기 n 채널 영역은 인장 변형(tensile strain; NCST1)될 수 있다. 상기 인장 변형된 n 채널 영역은 전자 이동도를 증가시킬 수 있다.
한편, 질량수가 작은 p형 불순물들이 주입되어 거의 비정질화되지 않은 p형 소오스/드레인 익스텐션들(pe) 및 p형 소오스/드레인 활성영역들(psd)은 재결정화 정도가 낮을 뿐 아니라, 상기 에피층들(151, 153)로 인해 상기 제1 응력 절연막(160)과의 거리는 비교적 멀다. 따라서, 상기 제1 응력 절연막(160) 내에 유발된 인장 응력(NST1)은 상기 p형 소오스/드레인 익스텐선들(pe) 및 상기 p형 소오스/드레인 활성영역들(psd)에 거의 영향을 미치지 않을 수 있다. 따라서, 상기 p 채널 영역의 압축 변형이 느슨해지지 않을 수 있다.
또한, 상기 활성화 어닐링 과정에서 상기 p형 소오스/드레인 익스텐선들(pe), 상기 p형 소오스/드레인 활성영역들(psd) 및 상기 하부 실리콘-게르마늄 에피층(151) 내에 도핑된 p형 불순물들은 상기 확산 저지 에피층(153)에 의해 외방확산(out-diffusion)이 억제될 수 있다. 부연하면, 상기 제1 응력 절연막(160) 또는 그 하부의 식각 저지막(163)은 p형 불순물을 흡수하는 경향이 있는데, 상기 확산 저지 에피층(153)이 상기 제1 응력 절연막(160) 또는 그 하부의 식각 저지막(163)과 p형 불순물이 도핑된 영역 사이의 직접적인 접촉을 막아 p형 불순물의 외방확산을 억제할 수 있다. 특히, 상기 상부 실리콘-게르마늄 에피층(153_2)의 높은 게르마늄 농도는 p형 불순물의 외방확산을 효과적으로 차단할 수 있다. 따라서, p형 불순물의 외방확산으로 인한 PMOS 소자의 열화를 억제할 수 있다.
이와 같이, 상기 제1 응력 절연막(160)을 NMOS 영역 및 PMOS 영역 전체에 형성한 상태에서 활성화 어닐링을 수행하더라도, p 채널 영역의 압축 변형이 느슨해지지 않을 수 있고 또한 보론의 외방확산을 억제할 수 있다. 결론적으로, PMOS 소자를 열화시키지 않으면서도 NMOS 소자의 전자 이동도를 효과적으로 증대시킬 수 있다.
상기 활성화 어닐링은 950 ℃ 내지 1100 ℃에서 수행할 수 있으며, 스파이크 어닐링(spike annealing), 레이저 어닐링(laser annealing) 또는 섬광 어닐링(flash annealing)을 사용하여 수행할 수 있다.
도 1g를 참조하면, 상기 식각 저지막(도 1f의 163)을 식각 종료점으로 하여 상기 제1 응력 절연막(도 1f의 160)을 식각한 후, 상기 식각 저지막(도 1f의 163)을 식각한다.
그 후, 상기 실리콘 에피층(153_1)이 노출될 때까지 상기 상부 실리콘-게르마늄 에피층(도 1f의 153_2)을 식각한다. 상기 상부 실리콘-게르마늄 에피층(153_2)을 식각하는 것은 습식식각법을 사용하여 수행할 수 있다.
이어서, 상기 기판(100) 상에 고융점 금속 도전막(170)을 적층한다. 상기 고융점 금속 도전막(170)을 적층하기 전에 상기 기판(100)을 세정하여야 하는데, 상기 상부 실리콘-게르마늄 에피층(153_2)은 기판 세정용액인 SC-1과 HF의 혼합용액에 의해 쉽게 식각되므로, 상기 상부 실리콘-게르마늄 에피층(153_2)을 제거하기 위한 별도의 공정을 추가하지 않고 상기 기판 세정 단계에서 제거할 수 있다. 상기 고융점 금속 도전막(170)은 코발트(Co)막 또는 니켈(Ni)막일 수 있다.
도 1h를 참조하면, 상기 고융점 금속 도전막(도 1g의 170)을 적층한 상태에서 상기 기판을 실리시데이션 열처리(silicidation anneal)한다. 그 결과, 상기 NMOS 게이트 전극(125)의 상부영역, 상기 n형 소오스/드레인 확산영역(nsd)의 상부영역, 상기 PMOS 게이트 전극(126)의 상부영역 및 상기 실리콘 에피층(153_2) 내에 실리사이드층들(181, 183, 185, 187)이 형성될 수 있다. 상기 실리콘 에피층(153_2) 내에 형성된 실리사이드층(185)은 상기 실리콘 에피층(153_2)을 모두 소모하여, 상기 하부 실리콘-게르마늄 에피층(151) 상에 접할 수 있다.
상기 실리시데이션 열처리는 350℃ 내지 550℃의 온도에서 수행할 수 있다.
그 후, 미반응한 고융점 금속 도전막(도 1g의 170)을 제거한 후, 제2 응력 절연막(191)을 적층한다. 상기 제2 응력 절연막은 적층시(as depo)에 인장 응력(NST2)을 갖는 절연막으로서, 실리콘 질화막일 수 있고 RTCVD 또는 LPCVD를 사용하여 500℃ 이상의 온도에서 형성할 수 있다. 상기 제2 응력 절연막(191) 내의 인장 응력(NST2)은 상기 n형 소오스/드레인 확산영역들(nsd)의 압축 응력(도 1f의 NSC1)을 강화하여 상기 n형 소오스/드레인 확산영역들(nsd) 내에 더 큰 압축 응력(NSC2)을 유발시킨다. 상기 더 큰 압축 응력(NSc2)은 상기 n 채널 영역의 인장 변형(도 1f의 NCST1)을 강화하여 상기 n 채널 영역을 더 크게 인장 변형(NCST2)시킨다. 따라서, n 채널 영역 내의 전자 이동도는 더욱 증가될 수 있다.
한편, 상기 p형 소오스/드레인 익스텐선들(pe)과 상기 제2 응력 절연막(191) 사이의 거리는 상기 PMOS 활성영역에 비해 높은 레벨을 갖는 상기 하부 실리콘-게르마늄층(151) 및 상기 실리사이드층(185)로 인해 비교적 멀다. 따라서, 상기 제2 응력 절연막(191)의 인장 응력(NST2)은 상기 p형 소오스/드레인 익스텐선들(pe)에 거의 미치지 않을 수 있다. 따라서, 상기 p 채널 영역의 압축 변형에 영향을 미치 지 않을 수 있어, 상기 p 채널 영역의 압축 변형이 느슨해지지 않을 수 있다.
도 1i를 참조하면, 상기 제2 응력 절연막(191) 상에 층간 절연막(193)을 형성한다. 상기 층간 절연막(193) 및 상기 제2 응력 절연막(191)을 식각하여 상기 층간 절연막(193) 및 상기 제2 응력 절연막(191) 내에 콘택홀들(193a)을 형성한다. 이 때, 상기 제2 응력 절연막(191)은 식각 저지막으로서의 역할을 할 수 있다. 상기 콘택홀들(193a) 내에 콘택 플러그(195)들을 형성할 수 있다.
도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 CMOS 소자의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 CMOS 소자의 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1i를 참조하여 설명한 제조방법과 유사하다.
도 4a를 참조하면, 한 쌍의 소오스/드레인 트렌치들(T_SD)을 형성하는 것은 등방성 식각법을 사용하여 수행할 수 있다. 이 경우, 상기 소오스/드레인 트렌치들(T_SD)은 상기 PMOS 게이트 전극(126)의 하부 방향으로 돌출될 수 있다.
도 4b를 참조하면, 소오스/드레인 트렌치들(T_SD) 내에 형성된 한 쌍의 하부 실리콘-게르마늄 에피층들(151)이 갖는 인장 응력(PST)에 의해, p 채널 영역은 압축 변형(PCSc)될 수 있는데, 상기 하부 실리콘-게르마늄 에피층들(151)이 상기 PMOS 게이트 전극(126)의 하부로 돌출되므로 p 채널 영역을 더욱 효율적으로 압축 변형(PCSc)시킬 수 있다. 그 결과, 상기 p 채널 영역의 정공 이동도는 더욱 증가될 수 있다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 CMOS 소자의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 CMOS 소자의 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1i를 참조하여 설명한 제조방법과 유사하다.
도 5a를 참조하면, 도 1c를 참조하여 설명한 결과물의 소오스/드레인 트렌치들(T_SD) 내에 한 쌍의 실리콘-게르마늄 에피층들(151)을 형성한다. 상기 실리콘-게르마늄 에피층들(151)이 갖는 인장 응력(PST)에 의해, p 채널 영역은 압축 변형(PCSc)될 수 있다. 상기 압축 변형된 p 채널 영역은 정공 이동도를 증가시킬 수 있다. 상기 실리콘-게르마늄 에피층들(151)의 형태는 도시된 바에 한정되지 않고, 도 4b에 도시된 것처럼 PMOS 게이트 전극(126)의 하부로 돌출될 수 있다.
상기 실리콘-게르마늄 에피층들(151)은 그의 상부면들이 상기 PMOS 게이트 전극(126) 하부의 PMOS 활성영역의 표면과 같거나 이보다 높은 레벨을 갖도록 성장될 수 있다. 나아가, 상기 실리콘-게르마늄 에피층들(151)은 그의 상부면들이 상기 게이트 절연막(123)의 상부면과 같거나 이보다 높은 레벨을 갖도록 성장될 수 있다. 일 예로서, 상기 실리콘-게르마늄 에피층들(151)은 그의 상부면이 상기 게이트 절연막(123)의 상부면에 비해 50Å 내지 100Å 정도 높은 레벨을 갖도록 형성할 수 있다.
상기 실리콘-게르마늄 에피층들(151) 내에 보론을 도우핑할 수 있다. 그 결과, 상기 실리콘-게르마늄 에피층들(151)은 p형 소오스/드레인들로서의 역할을 할 수 있다.
상기 실리콘-게르마늄 에피층들(151) 상에 확산 저지 에피층들을 형성한다. 상기 확산 저지 에피층들은 실리콘 에피층들(154)일 수 있다. 상기 실리콘 에피층(154)은 130Å 내지 800Å의 두께를 갖도록 형성할 수 있다. 상기 에피층들(151, 154)은 동일한 에피 성장 설비 내에서 연속적으로 형성될 수 있다.
상기 에피층들(151, 154)의 높이에 따른 게르마늄 함유량 변화의 일 예는 도 6에 도시된 바와 같이, 상기 실리콘-게르마늄 에피층(151) 내에서의 게르마늄 함유량은 일정하고, 상기 실리콘 에피층(154) 내에서의 게르마늄 함유량은 상기 실리콘-게르마늄 에피층(151)에 비해 낮고 바람직하게는 게르마늄 함유량이 0일 수 있다. 구체적으로, 상기 실리콘-게르마늄 에피층(151) 내의 게르마늄 함유량은 10 at% 내지 30 at%일 수 있다.
이와는 달리, 상기 실리콘-게르마늄 에피층(151) 내에서의 게르마늄 함유량은 도 3에 도시된 바와 같이 상부부분이 하부부분에 비해 높을 수 있다.
도 5b를 참조하면, 하드 마스크막(도 4c의 140)을 제거한 후, 상기 캡핑층들(127)도 제거하여 게이트 전극들(125, 126)을 노출시킨다.
이어서, 상기 PMOS 영역 상에 상기 NMOS 영역을 노출시키는 제3 포토레지스트 패턴(200)을 형성한 후, 상기 제3 포토레지스트 패턴(200), 상기 NMOS 게이트 전극(125) 및 상기 NMOS 게이트 전극(125)의 측벽에 위치하는 스페이서들(132, 134)을 마스크로 하여 상기 NMOS 활성영역 내에 n형 불순물을 주입하여, 상기 스페이서들(132, 134)의 주변에 노출된 NMOS 활성영역 내에 한 쌍의 n형 소오스/드레인 확산영역들(nsd)을 형성한다. 이와 동시에, 상기 NMOS 게이트 전극(125) 내에도 상기 n형 불순물이 주입될 수 있다. 이 때, 상기 n 형 소오스/드레인 확산영역 들(nsd)은 및 상기 NMOS 게이트 전극(125)은 비정질화될 수 있다.
도 4c를 참조하면, 상기 제3 포토레지스트 패턴(200)을 제거한 후, 상기 기판 상에 제1 응력 절연막(160)을 적층한다. 상기 제1 응력 절연막(160)을 적층하기 전에 상기 기판 상에 상기 제1 응력 절연막(160)에 대해 식각 선택비를 갖는 식각 저지막(163)을 형성할 수 있다.
상기 제1 응력 절연막(160)이 적층된 기판을 활성화 어닐링(activation anneal)한다. 이 때, 상기 제1 응력 절연막(160) 내에 인장 응력(NST1)이 유발될 수 있고, 이에 의해 상기 n형 소오스/드레인 익스텐션들(ne), 상기 n형 소오스/드레인 활성영역들(nsd) 및 상기 NMOS 게이트 전극(125) 내에 압축 응력들(NSc1)을 유발될 수 있으며, 상기 압축 응력들(NSc1)에 의해, 상기 n 채널 영역은 인장 변형(NCST1)될 수 있다. 상기 인장 변형된 n 채널 영역은 전자 이동도를 증가시킬 수 있다.
한편, 상기 에피층들(151, 154)로 인해 상기 p형 소오스/드레인 익스텐선들(pe)과 상기 제1 응력 절연막(160)과의 거리는 비교적 멀어서, 상기 제1 응력 절연막(160) 내에 유발된 인장 응력(NST1)은 상기 p형 소오스/드레인 익스텐선들(pe)에 거의 영향을 미치지 않을 수 있다. 따라서, 상기 p 채널 영역의 압축 변형이 느슨해지지 않을 수 있다.
또한, 상기 활성화 어닐링 과정에서 상기 p형 소오스/드레인 익스텐선 들(pe), 상기 p형 소오스/드레인 활성영역들(psd) 및 상기 하부 실리콘-게르마늄 에피층(151) 내에 도핑된 p형 불순물들은 상기 확산 저지 에피층인 실리콘 에피층(154)에 의해 외방확산이 억제될 수 있다. 특히, 상기 실리콘 에피층(154)의 비교적 두꺼운 두께는 p형 불순물의 외방확산을 효과적으로 차단할 수 있다. 따라서, p형 불순물의 외방확산으로 인한 PMOS 소자의 열화를 억제할 수 있다.
이와 같이, 상기 제1 응력 절연막(160)을 NMOS 영역 및 PMOS 영역 전체에 형성한 상태에서 활성화 어닐링을 수행하더라도, p 채널 영역의 압축 변형이 느슨해지지 않을 수 있고 또한 보론의 외방확산을 억제할 수 있다. 결론적으로, PMOS 소자를 열화시키지 않으면서도 NMOS 소자의 전자 이동도를 효과적으로 증대시킬 수 있다.
도 5d를 참조하면, 상기 제1 응력 절연막(160) 및 상기 식각 저지막(163)을 차례로 식각한다.
그 후, 상기 NMOS 게이트 전극(125) 주변에 위치하는 NMOS 활성영역 및 상기 실리콘 에피층(154)의 상부부분들을 식각한다. 그 결과, 상기 NMOS 게이트 전극(125) 주변에 위치하는 NMOS 활성영역 즉, n형 소오스/드레인 확산영역(nsd)의 상부영역에는 리세스부(R)가 형성되고, 상기 실리콘 에피층(154)의 높이는 감소한다. 상기 리세스부(R)의 깊이는 50Å 내지 150Å일 수 있다.
도 4e를 참조하면, 상기 NMOS 게이트 전극(125)의 상부영역, 상기 리세스된 n형 소오스/드레인 확산영역(nsd)의 상부영역, 상기 PMOS 게이트 전극(126)의 상부영역 및 상기 실리콘 에피층(154) 내에 실리사이드층들(181, 183, 185, 187)이 형 성할 수 있다.
그 후, 제2 응력 절연막(191)을 적층한다. 상기 제2 응력 절연막(191)은 적층시에 인장 응력(NST2)을 갖는 절연막으로서, 실리콘 질화막일 수 있고 RTCVD 또는 LPCVD를 사용하여 500℃ 이상의 온도에서 형성할 수 있다. 상기 제2 응력 절연막(191)은 상기 리세스부(R) 내에도 형성된다. 따라서, 상기 제2 응력 절연막(191)의 인장 응력(NST2)은 n 채널 영역의 양측에서 n 채널 영역에 대해 직접적으로 가해질 수 있어, 상기 n 채널 영역을 더 효율적으로 인장 변형(NCST2)시킬 수 있다. 따라서, n 채널 영역 내의 전자 이동도는 도 1a 내지 도 1i를 참조하여 설명한 실시예에 비해 더욱 증가될 수 있다.
반면, 상기 제2 응력 절연막(191)의 인장 응력(NST2)은 상기 실리콘-게르마늄 에피층(151) 및 상기 실리사이드층(185)으로 인해 상기 p형 소오스/드레인 익스텐선들(pe)에 거의 미치지 않으므로, 상기 p 채널 영역의 압축 변형(도 5a의 PCSC)이 느슨해지지 않을 수 있다.
도 5f를 참조하면, 상기 제2 응력 절연막(191) 상에 층간 절연막(193)을 형성한다. 상기 층간 절연막(193) 및 상기 제2 응력 절연막(191)을 식각하여 상기 층간 절연막(193) 및 상기 제2 응력 절연막(191) 내에 콘택홀들(193a)을 형성한다. 상기 콘택홀들(193a) 내에 콘택 플러그(195)들을 형성할 수 있다.
도 1a 내지 도 1i는 본 발명의 일 실시예에 따른 CMOS 소자의 제조방법을 나타낸 단면도들이다.
도 2는 에피층들의 높이에 따른 Ge 함유량 변화의 일 예를 나타낸 그래프이다.
도 3은 에피층들의 높이에 따른 Ge 함유량 변화의 다른 예를 나타낸 그래프이다.
도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 CMOS 소자의 제조방법을 나타낸 단면도들이다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 CMOS 소자의 제조방법을 나타낸 단면도들이다.
도 6은 에피층들의 높이에 따른 Ge 함유량 변화의 다른 예를 나타낸 그래프이다.

Claims (24)

  1. 기판 내에 소자분리구조를 형성하여 NMOS 활성영역 및 PMOS 활성영역을 정의하는 단계;
    상기 NMOS 활성영역 및 상기 PMOS 활성영역 상에 NMOS 게이트 전극 및 PMOS 게이트 전극을 각각 형성하는 단계;
    상기 PMOS 게이트 전극의 양측에 노출된 PMOS 활성영역을 식각하여 한 쌍의 소오스/드레인 트렌치들을 형성하는 단계;
    상기 소오스/드레인 트렌치들 내에 한 쌍의 하부 실리콘-게르마늄 에피층들을 형성하는 단계;
    상기 NMOS 게이트 전극을 마스크로 하여 상기 NMOS 활성영역 내에 n형 불순물을 주입하는 단계;
    상기 NMOS 게이트 전극, 상기 PMOS 게이트 전극, 상기 불순물이 주입된 NMOS 활성영역 및 상기 하부 실리콘-게르마늄 에피층들 상에 제1 응력 절연막를 적층하는 단계;
    상기 하부 실리콘-게르마늄 에피층들 상에 상기 제1 응력 절연막이 적층된 기판을 활성화 어닐링하는 단계; 및
    상기 활성화 어닐링된 기판으로부터 상기 제1 응력 절연막을 제거하는 단계를 포함하는 것을 특징으로하는 CMOS 소자의 제조방법.
  2. 제1항에 있어서,
    상기 하부 실리콘-게르마늄 에피층들은 상기 PMOS 활성영역의 상부면에 비해 높은 상부면들을 갖는 것을 특징으로 하는 CMOS 소자의 제조방법.
  3. 제1항에 있어서,
    상기 제1 응력 절연막을 적층하기 전에, 상기 하부 실리콘-게르마늄 에피층들 상에 확산 저지 에피층들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 소자의 제조방법.
  4. 제3항에 있어서,
    상기 확산 저지 에피층들은 실리콘 에피층들 및 상기 실리콘 에피층들 상에 위치하고 상기 하부 실리콘-게르마늄 에피층들에 비해 게르마늄 함유량이 높은 상부 실리콘-게르마늄 에피층들을 구비하는 것을 특징으로 하는 CMOS 소자의 제조방법.
  5. 삭제
  6. 제3항에 있어서,
    상기 확산 저지 에피층들은 실리콘 에피층들인 것을 특징으로 하는 CMOS 소자의 제조방법.
  7. 제6항에 있어서,
    상기 제1 응력 절연막을 제거한 후, 상기 실리콘 에피층들의 상부 일부를 제거함과 동시에 상기 NMOS 게이트 전극의 양측에 노출된 NMOS 활성영역의 상부 일부를 리세스시키는 단계를 더 포함하는 것을 특징으로 하는 CMOS 소자의 제조방법.
  8. 제7항에 있어서,
    상기 NMOS 게이트 전극, 상기 PMOS 게이트 전극, 상기 리세스된 NMOS 활성영역 및 상기 하부 실리콘-게르마늄 에피층들 상에 인장 응력을 갖는 제2 응력 절연막을 형성하는 것을 특징으로 하는 CMOS 소자의 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제1항에 있어서,
    상기 하부 실리콘-게르마늄 에피층의 상부부분은 하부부분에 비해 게르마늄의 농도가 높은 것을 특징으로 하는 CMOS 소자의 제조방법.
  18. 기판 내에 형성된 소자분리구조에 의해 정의된 NMOS 활성영역 및 PMOS 활성영역;
    상기 NMOS 활성영역 및 상기 PMOS 활성영역 상에 NMOS 게이트 전극 및 PMOS 게이트 전극이 각각 위치하되, 상기 NMOS 게이트 전극 양측의 NMOS 활성영역은 리세스되고;
    상기 PMOS 게이트 전극 양측의 PMOS 활성영역 내에 위치하는 한 쌍의 실리콘 -게르마늄 에피층들; 및
    상기 NMOS 게이트 전극, 상기 리세스된 NMOS 활성영역, 상기 PMOS 게이트 전극 및 상기 실리콘-게르마늄 에피층들을 덮고 인장 응력을 갖는 응력 절연막을 포함하는 것을 특징으로 하는 CMOS 소자.
  19. 삭제
  20. 삭제
  21. 제18항에 있어서,
    상기 PMOS 활성영역 내에 위치하고, 상기 실리콘-게르마늄 에피층들을 둘러싸는 p형 소오스/드레인 확산 영역들을 더 포함하는 것을 특징으로 하는 CMOS 소자.
  22. 삭제
  23. 삭제
  24. 삭제
KR1020070071276A 2007-07-16 2007-07-16 변형된 채널을 갖는 ｃｍｏｓ 소자 및 이의 제조방법 Active KR101264113B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070071276A KR101264113B1 (ko) 2007-07-16 2007-07-16 변형된 채널을 갖는 ｃｍｏｓ 소자 및 이의 제조방법
US12/138,502 US7981750B2 (en) 2007-07-16 2008-06-13 Methods of fabrication of channel-stressed semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070071276A KR101264113B1 (ko) 2007-07-16 2007-07-16 변형된 채널을 갖는 ｃｍｏｓ 소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20090008003A KR20090008003A (ko) 2009-01-21
KR101264113B1 true KR101264113B1 (ko) 2013-05-13

Family

ID=40264135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070071276A Active KR101264113B1 (ko) 2007-07-16 2007-07-16 변형된 채널을 갖는 ｃｍｏｓ 소자 및 이의 제조방법

Country Status (2)

Country Link
US (1) US7981750B2 (ko)
KR (1) KR101264113B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066965A1 (en) * 2017-09-29 2019-04-04 Intel Corporation DEVICE, METHOD AND SYSTEM FOR FAVORING CHANNEL STRESS IN AN NMOS TRANSISTOR

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099702A (ja) * 2007-10-16 2009-05-07 Toshiba Corp 半導体装置及びその製造方法
DE102008054075B4 (de) * 2008-10-31 2010-09-23 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
US8778767B2 (en) 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
KR101865754B1 (ko) * 2011-07-01 2018-06-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN103489777A (zh) * 2012-06-11 2014-01-01 中芯国际集成电路制造(上海)有限公司 一种应力记忆技术方法
US8900958B2 (en) 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US8853039B2 (en) 2013-01-17 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction for formation of epitaxial layer in source and drain regions
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
KR102099195B1 (ko) * 2013-09-27 2020-04-09 인텔 코포레이션 다층형 순응성 기판들을 갖는 비-평면형 반도체 디바이스들
US9502538B2 (en) 2014-06-12 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of fin-like field effect transistor
US9490365B2 (en) 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor
US9490346B2 (en) * 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor
CN105448991B (zh) * 2014-09-01 2019-05-28 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US10032873B2 (en) * 2015-09-15 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
DE102016113434B4 (de) 2015-09-15 2020-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Verfahren zum Ausbilden von dieser
US11183423B2 (en) 2017-11-28 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Liner structure in interlayer dielectric structure for semiconductor devices
US10593672B2 (en) * 2018-01-08 2020-03-17 International Business Machines Corporation Method and structure of forming strained channels for CMOS device fabrication
KR102414957B1 (ko) 2018-06-15 2022-06-29 삼성전자주식회사 반도체 장치의 제조 방법
US11735483B2 (en) * 2021-02-26 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial source/drain features using a self-aligned mask and semiconductor devices fabricated thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218455A1 (en) 2004-03-30 2005-10-06 Samsung Electronics Co., Ltd. Low noise and high performance LSI device, layout and manufacturing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172389A (ja) 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
US6878611B2 (en) * 2003-01-02 2005-04-12 International Business Machines Corporation Patterned strained silicon for high performance circuits
US6870179B2 (en) 2003-03-31 2005-03-22 Intel Corporation Increasing stress-enhanced drive current in a MOS transistor
US20040262683A1 (en) 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
US6930007B2 (en) 2003-09-15 2005-08-16 Texas Instruments Incorporated Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance
US20050136583A1 (en) 2003-12-23 2005-06-23 Taiwan Semiconductor Manufacturing Co. Advanced strained-channel technique to improve CMOS performance
US7060579B2 (en) * 2004-07-29 2006-06-13 Texas Instruments Incorporated Increased drive current by isotropic recess etch
JP4369359B2 (ja) 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
CN1959959B (zh) * 2005-10-31 2010-04-21 中芯国际集成电路制造(上海)有限公司 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构
US20070200179A1 (en) * 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same
DE102006035666B3 (de) * 2006-07-31 2008-04-17 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur
US20080242020A1 (en) * 2007-03-28 2008-10-02 Jei-Ming Chen Method of manufacturing a mos transistor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218455A1 (en) 2004-03-30 2005-10-06 Samsung Electronics Co., Ltd. Low noise and high performance LSI device, layout and manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066965A1 (en) * 2017-09-29 2019-04-04 Intel Corporation DEVICE, METHOD AND SYSTEM FOR FAVORING CHANNEL STRESS IN AN NMOS TRANSISTOR
US11264501B2 (en) 2017-09-29 2022-03-01 Intel Corporation Device, method and system for promoting channel stress in a NMOS transistor

Also Published As

Publication number Publication date
US20090020820A1 (en) 2009-01-22
KR20090008003A (ko) 2009-01-21
US7981750B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
KR101264113B1 (ko) 변형된 채널을 갖는 ｃｍｏｓ 소자 및 이의 제조방법
US7208362B2 (en) Transistor device containing carbon doped silicon in a recess next to MDD to create strain in channel
KR100703967B1 (ko) 씨모스 트랜지스터 및 그 제조 방법
US7652328B2 (en) Semiconductor device and method of manufacturing the same
KR100632465B1 (ko) 반도체 소자 및 이의 제조 방법
US7786518B2 (en) Growth of unfaceted SiGe in MOS transistor fabrication
US7553717B2 (en) Recess etch for epitaxial SiGe
US7413961B2 (en) Method of fabricating a transistor structure
CN100456439C (zh) 具有抬高的源极/漏极结构的mos晶体管及其制造方法
US7413957B2 (en) Methods for forming a transistor
US7060579B2 (en) Increased drive current by isotropic recess etch
US7985641B2 (en) Semiconductor device with strained transistors and its manufacture
US8114727B2 (en) Disposable spacer integration with stress memorization technique and silicon-germanium
US7244654B2 (en) Drive current improvement from recessed SiGe incorporation close to gate
US7122435B2 (en) Methods, systems and structures for forming improved transistors
KR20090032843A (ko) 변형된 채널 에피층을 갖는 ｍｏｓ 트랜지스터, ｃｍｏｓ트랜지스터 및 상기 트랜지스터들의 제조방법들
US7892930B2 (en) Method to improve transistor tox using SI recessing with no additional masking steps
US8361895B2 (en) Ultra-shallow junctions using atomic-layer doping
US8889501B2 (en) Methods for forming MOS devices with raised source/drain regions
JP2007294707A (ja) 半導体装置の製造方法および半導体装置
US20090085123A1 (en) Semiconductor device and method for fabricating the same
KR20110123733A (ko) 에피택셜 성장된 스트레스-유도 소오스 및 드레인 영역들을 가지는 ｍｏｓ 디바이스들의 제조 방법
US20120256265A1 (en) Semiconductor device and manufacturing method thereof
US20090065807A1 (en) Semiconductor device and fabrication method for the same
US7514309B2 (en) Methods to selectively protect NMOS regions, PMOS regions, and gate layers during EPI process

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070716

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120501

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070716

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130430

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130507

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130508

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160429

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170427

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180430

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190429

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200429

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210428

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220420

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240424

Start annual number: 12

End annual number: 12