[go: up one dir, main page]

KR101253401B1 - 본딩용 패드의 제조 방법 - Google Patents

본딩용 패드의 제조 방법 Download PDF

Info

Publication number
KR101253401B1
KR101253401B1 KR1020100109078A KR20100109078A KR101253401B1 KR 101253401 B1 KR101253401 B1 KR 101253401B1 KR 1020100109078 A KR1020100109078 A KR 1020100109078A KR 20100109078 A KR20100109078 A KR 20100109078A KR 101253401 B1 KR101253401 B1 KR 101253401B1
Authority
KR
South Korea
Prior art keywords
metal film
insulating
pad
bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100109078A
Other languages
English (en)
Other versions
KR20110100127A (ko
Inventor
나오토 쿠라타니
카즈유키 오노
토모후미 마에카와
Original Assignee
오므론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오므론 가부시키가이샤 filed Critical 오므론 가부시키가이샤
Publication of KR20110100127A publication Critical patent/KR20110100127A/ko
Application granted granted Critical
Publication of KR101253401B1 publication Critical patent/KR101253401B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Pressure Sensors (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본딩용 패드(48)를 형성하고자 하는 영역을 둘러싸도록 하여, 커버(44)의 윗면에 절연부(49)를 액자형상으로 돌출시킨다. 계속해서, 절연부(49)를 덮도록 하여 커버(44)의 윗면 전체에 금속막(68)을 형성한다. 이 후, 절연부(49)를 덮고 있는 금속막(68)을 다이서 등으로 삭제하고, 절연부(49)를 전둘레에 걸쳐서 금속막(68)으로부터 노출시키고, 절연부(49)로 둘러싸여진 영역에 독립된 본딩용 패드(48)를 형성한다. 절연부(49)의 외측의 금속막(68)은, 전자 실드용의 도전층(47)이 된다.

Description

본딩용 패드의 제조 방법{METHOD OF MANUFACTURING FOR BONDING PAD}
본 발명은 본딩용 패드(접속용 패드라고도 함)의 제조 방법에 관한 것으로, 구체적으로는 반도체 소자 수납용의 패키지에 있어서의 접속용 패드의 제조 방법에 관한 것이다.
특허 문헌 1이나 특허 문헌 2에는 MEMS 소자와 IC 칩을 내장한 반도체 장치가 개시되어 있고, 이들의 반도체 장치는 패키지 내부의 거의 전체를 덮도록 형성된 전자(電磁) 실드용의 도전층을 갖고 있다. 또한, 특허 문헌 1으에서는, 오목부을 갖는 커버와 기판에 의해 패키지가 구성되어 있고, 커버의 오목부 내에 MEMS 소자를 실장하고 있다.
상기한 바와 같은 커버의 내면측에, 접속용 패드, 예를 들면 본딩 와이어를 접속하기 위한 독립된 본딩용 패드를 형성하는 방법으로서는, 예를 들면 도 1(a) 내지 (d)에 도시하는 바와 같은 방법이 이용된다.
도 1에 도시하는 방법에서는, 윗면에 오목부(202)가 성형된 도 1(a)와 같은 커버(201)를 이용한다. 우선, 도 1(b)에 도시하는 바와 같이, 오목부(202)의 내면 및 커버(201)의 윗면에 금속막(203)을 형성한다. 계속해서, 포토 리소그래피 기술에 의해 금속막(203)을 패터닝하여, 도 1(c) 및 (d)에 도시하는 바와 같이, 소정 영역에 접속용 패드(204)를 마련함과 함께, 그 밖의 거의 전면에 전자 실드용의 도전층(205)을 형성한다.
그러나, 이 방법에서는, 포토 리소그래피 기술에 의해 금속막(203)을 패터닝하기 때문에, 그 공정에서는 포토레지스트의 도포 공정, 포토레지스트의 노광 공정, 포토레지스트의 패터닝 공정, 금속막(203)의 에칭 공정, 포토레지스트의 박리 공정 등을 필요로 한다. 또한, 접속용 패드(204)와 도전층(205) 사이의 절연을 확실하게 하기 위해서는, 도 1(c) 및 (d)의 공정의 후, 접속용 패드(204)와 도전층(205)의 사이에서 커버(201)가 노출하고 있는 영역에 절연 재료를 매입하여야 한다. 그 결과, 도 1과 같은 방법에서는, 접속용 패드(204)의 제작 공정이 복잡하게 되고 고비용이 된다.
또한, 접속용 패드를 제작하는 다른 방법으로서는, 도 2에 도시하는 바와 같은 방법이 있다. 도 2에 도시하는 방법에서는, 도 2(a)에 도시하는 바와 같이, 평판형상으로 성형된 커버(201)의 윗면에 금속막(203)을 성막한다. 계속해서, 도 2(b)에 도시하는 바와 같이, 포토 리소그래피 기술에 의해 금속막(203)을 패터닝하여, 커버(201)의 윗면에 접속용 패드(204)와 도전층(205)을 형성한다. 또한, 도 2(c)와 같이, 도전층(205)과 커버(201)를 연삭하여 커버(201)에 오목부(202)를 마련한다.
이 방법에서도, 도 2(b)와 같이 금속막(203)을 패터닝하여 접속용 패드(204)를 형성하기 위해서는 포토 리소그래피 기술을 필요로 한다. 또한, 오목부(202)를 형성한 후에 오목부(202) 내에 다시 도전층을 성막할 필요가 있고, 그를 위해서는 접속용 패드(204)를 보호하기 위한 보호막을 마련할 필요도 있다. 또한, 이 경우에도 접속용 패드(204)와 도전층(205)의 절연을 확실하게 하기 위해서는, 그 사이에 절연 재료를 매입하여야 한다. 그 결과, 도 2와 같은 방법으로도 공정이 복잡하게 되고, 고비용이 된다.
특허문헌1 : 미국특허출원공개 제2008/0283988호 명세서(US2008/0283988A1) 특허문헌2: 미국특허출원공개 제2007/0058826호 명세서(US2008/0058826A1)
본 발명은, 상기한 바와 같은 기술적 과제를 감안하여 이루어진 것으로서, 그 목적으로 하는 바는, 반도체 장치의 패키지 등에 있어서 접속용 패드를 합리적으로, 또한, 염가로 제작할 수 있는 접속용 패드의 제조 방법을 제공하는 것에 있다.
본 발명에 관한 접속용 패드의 제조 방법은, 접속용 패드를 형성하고자 하는 영역을 둘러싸도록 하여, 상기 기재의 표면에 절연성 부재를 돌출시키는 제 1의 공정과, 상기 절연성 부재를 덮도록 하여 상기 기재의 표면에 도전층을 형성하는 제 2의 공정과, 상기 절연성 부재를 덮고 있는 상기 도전층을 제거하여 상기 절연성 부재를 전둘레에 걸쳐서 상기 도전층에서 노출시키고, 상기 절연성 부재에 의해 둘러싸여진 영역에 상기 도전층으로 이루어지는 접속용 패드를 형성하는 제 3의 공정을 구비한 것을 특징으로 하고 있다.
본 발명에서는, 기재에 도전층을 성막하기 전에 기재의 표면에 절연성 부재를 형성하여 두면, 그 도전층을 제거하여 절연성 부재를 노출시키는 것만으로 독립된 접속용 패드를 제작할 수 있다. 따라서 도전층을 포토 리소그래피 기술을 이용하여 패터닝할 필요가 없고, 간단한 공정으로 접속용 패드를 제작할 수 있고, 염가로 접속용 패드를 제작할 수 있다. 게다가, 접속용 패드와 그 외측의 도전층과의 사이에는 절연성 부재가 파묻혀 있기 때문에, 접속용 패드의 절연성도 양호하게 된다.
본 발명의 접속용 패드의 제조 방법에서는, 제 1의 공정에서는, 상기 절연성 부재가 상기 기재와 함께 일체 성형되어 있어도 좋고, 또는, 상기 절연성 부재가 상기 기재의 표면에 절연성 재료를 부가함에 의해 형성되어 있어도 좋다. 절연성 부재를 기재와 일체 성형하는 방법은, 기재도 절연성 재료로 이루어지는 경우에 유효하고, 비용면에서 매우 유리해진다. 또한, 기재에 절연성 재료를 부가하고 절연성 부재를 형성하는 방법은 범용성이 있고, 기재가 성형이 곤란한 재료로 이루어지는 경우에도 적용할 수 있다.
또한, 상기 제 2의 공정에서 기재의 표면에 절연성 재료로 이루어지는 피막을 통하여 도전층을 마련하도록 하면, 도전성을 갖는 기재(基材) 예를 들면 금속제의 기재를 사용하는 것도 가능해진다.
본 발명의 접속용 패드의 제조 방법에서는, 제 3의 공정에서는, 상기 절연성 부재를 덮고 있는 상기 도전층이, 상기 절연성 부재에 인접하는 영역의 상기 도전층 표면에 달하지 않도록 제거되어도 좋다. 이와 같은 실시 양태에 의하면, 접속용 패드의 언저리가 높아지기 때문에, 도전성 접착제나 솔더을 이용하여 접속용 패드의 접합을 행하는 경우, 도전성 접착제나 솔더가 접속용 패드의 밖으로 비집고 나오기 어려워지고, 그 밖의 도전층에 접촉하는 것을 방지할 수 있다.
또한, 제 3의 공정에서는, 상기 절연성 부재를 덮고 있는 상기 도전층이, 상기 절연성 부재와 함께 상기 절연성 부재에 인접하는 영역의 상기 도전층 표면까지 제거되어 있어도 좋다. 이와 같은 실시 양태에 의하면, 접속용 패드의 부분이 평탄하게 되기 때문에, 와이어 본딩을 행하기 쉬워진다.
또한, 제 3의 공정에서, 상기 도전층을 제거하는 방법으로서는, 기계 가공을 이용할 수가 있다. 이 기계 가공으로서는, 예를 들면 절삭 가공, 연삭 가공또는 연마 가공을 이용할 수 있다. 이들의 방법에 의하면, 에칭이나 레이저 가공 등에 비하여 간단하면서 염가의 방법으로 절연성 부재를 노출시킬 수 있다.
상기 절연성 부재에 의해 둘러싸여진 영역의 외측의 상기 도전층이 전자 실드용인 경우에는, 접속용 패드의 밖의 도전층을 제거할 필요가 없기 때문에, 이와 같은 경우에는 본 발명에 관한 접속용 패드의 제조 방법이 특히 유효하다.
본 발명에 관한 접속용 패드의 제조 방법의 또다른 실시 양태로서는, 상기 기재가 오목부을 구비하고, 상기 제 1의 공정에서는, 상기 절연성 부재가 상기 오목부의 외측의 영역에서 상기 기재의 표면에 형성되고, 상기 제 2의 공정에서는, 상기 도전층이 상기 오목부의 내면을 포함하는 상기 기재의 표면 전체에 형성되는 경우가 있다. 기재가 오목부을 갖고 있는 경우에도, 이와 같은 실시 양태에 의하면, 도 2의 종래예와 같이 나중에 오목부 내에 도전층을 마련할 필요가 없다.
본 발명의 접속용 패드의 제조 방법의 또다른 실시 양태는, 상기 기재가 반도체 소자를 수용하기 위한 패키지의 적어도 일부를 구성하는 부재이기 때문에, 반도체 소자를 수용한 패키지의 제조 방법으로서도 유용하다.
또한, 본 발명에 있어서의 상기 과제를 해결하기 위한 수단은, 이상 설명한 구성 요소를 적절히 조합한 특징을 갖는 것이고, 본 발명은 이러한 구성 요소의 조합에 의한 많은 변경을 가능하게 하는 것이다.
본 발명에서는, 기재에 도전층을 성막하기 전에 기재의 표면에 절연성 부재를 형성하여 두면, 그 도전층을 제거하여 절연성 부재를 노출시키는 것만으로 독립된 접속용 패드를 제작할 수 있다. 따라서 도전층을 포토 리소그래피 기술을 이용하여 패터닝할 필요가 없고, 간단한 공정으로 접속용 패드를 제작할 수 있고, 염가로 접속용 패드를 제작할 수 있다. 게다가, 접속용 패드와 그 외측의 도전층과의 사이에는 절연성 부재가 파묻혀 있기 때문에, 접속용 패드의 절연성도 양호하게 된다.
도 1(a) 내지 (d)는, 종래의 접속용 패드의 제조 방법을 설명하는 개략 단면도 또는 평면도.
도 2(a) 내지 (c)는, 종래의 접속용 패드의 다른 제조 방법을 설명하는 개략 단면도.
도 3은, 본 발명에 관한 실시 형태 1에 의한 반도체 장치를 도시하는 단면도.
도 4(a)는, 본 발명에 관한 실시 형태 1에 의한 반도체 장치에 사용되는 커버의 평면도. 도 4(b)는, 실시 형태 1에 의한 반도체 장치에 사용되는 패키지용의 기판의 평면도.
도 5(a) 내지 (e)는, 실시 형태 1에 의한 반도체 장치의 제조 공정을 도시하는 개략 단면도.
도 6(a) 내지 (c)는, 실시 형태 1에 의한 반도체 장치의 제조 공정을 도시하는 개략 단면도로서, 도 5(e)에 계속된 공정을 도시하는 도면.
도 7(a) 내지 (d)는, 실시 형태 1에 의한 반도체 장치의 제조 공정을 도시하는 개략 단면도로서, 도 6(a) 내지 (c)에 계속된 공정을 도시하는 도면.
도 8(a) 내지 (c)는, 본딩용 패드가 제작되는 양상을 도시하는 사시도.
도 9는, 본 발명에 관한 실시 형태 2에 의한 반도체 장치를 도시하는 단면도.
도 10(a) 내지 (c)는, 실시 형태 2에 의한 반도체 장치의 제조 공정을 도시하는 개략 단면도.
도 11(a) 내지 (c)는, 실시 형태 2에 의한 반도체 장치의 제조 공정을 도시하는 개략 단면도로서, 도 10(c)에 계속된 공정을 도시하는 도면.
도 12는, 본 발명에 관한 실시 형태 3에 의한 반도체 장치를 도시하는 단면도.
도 13(a) 내지 (e)는, 실시 형태 3에 의한 반도체 장치의 제조 공정을 도시하는 개략 단면도.
도 14는, 본 발명에 관한 실시 형태 4에 의한 반도체 장치를 도시하는 단면도.
도 15(a) 내지 (f)는, 실시 형태 4에 의한 반도체 장치의 제조 공정을 도시하는 개략 단면도.
이하, 첨부 도면을 참조하면서 본 발명의 알맞은 실시 형태를 설명한다. 단, 본 발명은 이하의 실시 형태로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 여러가지 설계 변경할 수 있다.
(제 1의 실시 형태)
이하, 도 3 내지 도 8을 참조하여 본 발명의 실시 형태 1을 설명한다. 반도체 장치(41)는, 커버(44)(기재)와 기판(45)으로 이루어지는 패키지 내에 센서(42)와 회로 소자(43)를 넣은 것으로서, 실시 형태 1의 반도체 장치(41)에서는, 커버(44)에 동장(銅張) 적층판을 사용하고 있다. 도 3은 본 발명의 실시 형태 1에 의한 반도체 장치(41)의 단면도이다. 도 4(a)는 센서(42)와 회로 소자(43)를 실장한 커버(44)의 평면도, 도 4(b)는 도전성 부재(56, 57)를 도포한 기판(45)의 하면도이다. 또한, 도면에서는 기판(45)의 하면에 커버(44)를 부착하고 있지만, 이것은 제조 공정을 시사한 것이고, 사용 상태에서는 반도체 장치(41)는 임의 방향일 수 있다.
도 3 및 도 4(a)에 도시하는 바와 같이, 커버(44)는, 센서(42) 및 회로 소자(43)를 넣기 위한 상자형상을 한 오목부(46)를 구비하고 있다. 이 커버(44)는, 제조 방법에서 기술한 바와 같이, 관통구멍을 뚫은 구리 붙임(銅貼) 적층판과 저면 기판에 의해 구성되어 있다. 오목부(46)는 저면이 막히여 있고, 윗면이 개구하고 있다. 오목부(46)의 저면, 측벽면 및 오목부(46)의 외부에 있어서의 커버(44)의 윗면에는, 그 거의 전체에 전자 실드용의 도전층(47)이 형성되어 있다. 또한, 오목부(46)의 외부 즉 커버(44)의 윗면에서는, 오목부(46)의 부근에 복수의 본딩용 패드(48)(접속용 패드)가 형성되어 있다. 도전층(47) 및 본딩용 패드(48)는 금속막에 의해 형성되어 있지만, 본딩용 패드(48)의 주위는 도전층(47)으로부터 분리되어 있고, 본딩용 패드(48)의 주위에 포토레지스트 등의 절연 재료로 이루어지는 절연부(49)를 액자형상으로 매입하여 각 본딩용 패드(48)와 도전층(47)을 서로 절연하고 있다.
센서(42)는 MEMS 마이크로폰 등의 MEMS 소자이고, 회로 소자(43)는 IC 칩이나 ASIC 등의 소자이다. 센서(42)와 회로 소자(43)는, 오목부(46) 내에 넣어지, 각각의 하면이 접착제에 의해 오목부(46)의 저면에 고정되어 있다. 센서(42)의 윗면에 마련한 단자와 회로 소자(43)의 윗면에 마련한 단자는, 본딩 와이어(50)에 의해 접속되어 있다. 또한, 회로 소자(43)의 윗면에 마련한 단자에는 본딩 와이어(51)의 일단이 본딩되고, 본딩 와이어(51)의 타단은 본딩용 패드(48)에 본딩되어 있다. 또한, 도 4(a)에서는 회로 소자(43)의 부근에 본딩용 패드(48)를 배치하고 있지만, 센서(42)와 본딩용 패드(48)의 사이도 본딩 와이어로 연결하는 경우에는, 적절히 센서(42)의 부근에도 본딩용 패드(48)를 마련하여도 좋다.
도 3 및 도 4(b)에 도시하는 바와 같이, 기판(45)은 다층 배선 기판으로 이루어지고, 기판(45) 내에는 신호 입출력용의 입출력 배선(52)을 마련하고 있다. 기판(45)의 하면에서는, 본딩용 패드(48)와 대향시켜서 접속 패드부(53)가 마련되어 있고, 접속 패드부(53) 및 그 주위를 제외한 거의 전면에는 전자 실드용의 그라운드 전극층(54)이 마련되어 있다. 접속 패드부(53) 및 그라운드 전극층(54)은 금속막에 의해 형성되어 있고, 접속 패드부(53)의 주위는 그라운드 전극층(54)과 분리되어 있다. 접속 패드부(53) 및 그라운드 전극층(54)의 외주부를 제외한 영역에 있어서, 그라운드 전극층(54)의 하면은 솔더 레지스트(55)에 의해 덮히여 있고, 접속 패드부(53)와 그라운드 전극층(54)의 사이에도 솔더 레지스트(55)가 파묻혀 있다. 또한, 접속 패드부(53)는, 각각 기판(45) 내의 입출력 배선(52)에 도통하고 있다.
기판(45)은, 도 3에 도시하는 바와 같이 커버(44)의 윗면에 겹처지고, 도전성 접착제나 솔더 등의 도전성 부재(56)에 의해 대향하는 본딩용 패드(48)와 접속 패드부(53)끼리가 접합되어 있다. 또한, 그라운드 전극층(54)의, 기판 외주부에 있어서 솔더 레지스트(55)로부터 노출한 영역은, 도전성 접착제나 솔더 등의 도전성 부재(57)에 의해 도전층(47)의 외주부에 접합되어 있다. 따라서, 회로 소자(43)는, 본딩 와이어(51)와 도전성 부재(56) 등을 통하여 입출력 배선(52)에 접속된다. 또한, 도전층(47)은 도전성 부재(57)에 의해 그라운드 전극층(54)과 도통하고 있기 때문에, 그라운드 전극층(54)을 그라운드 전위에 접속함에 의해 반도체 장치(41)의 내부가 전자 실드된다.
(제조 방법)
다음에, 도 5(a) 내지 (e), 도 6(a) 내지 (c) 및 도 7(a) 내지 (d)에 의해 상기 반도체 장치(41)의 제조 공정을 설명한다. 도 5(a)에 도시하는 것은 커버(44)의 원재료이고, 상하 양면에 구리박(62a, 62b)을 붙인 예를 들면 2층의 구리 붙임 적층판(61)이다. 이 윗면의 구리박(62a)은, 도 5(b)에 도시하는 바와 같이, 본딩용 패드(48)를 형성하고자 하는 영역의 주위를 에칭 제거함에 의해 분리 홈(64)이 형성되고, 본딩용 패드(48)를 형성하고자 하는 영역에 아일랜드(63)가 형성된다. 계속해서, 구리 붙임 적층판(61)의 윗면에 포토레지스트를 도포하고, 포토 리소그래피 기술을 이용하여, 분리 홈(64)의 부분에만 포토레지스트가 남도록 포토레지스트를 패터닝한다. 이 결과, 도 5(c)에 도시하는 바와 같이, 경화한 포토레지스트에 의해 아일랜드(63)의 주위에 돌출 테두리 형상으로 절연부(49)가 형성된다.
이 후, 도 5(d)에 도시하는 바와 같이, 루터나 드릴을 이용하여, 오목부(46)가 되는 영역에 맞추어서 구리 붙임 적층판(61)에 관통구멍(65)을 뚫는다. 그리고, 양면 점착 테이프(67)에 의해, 구리 붙임 적층판(61)의 하면 전체에 저면 기판(66)을 부착하고, 저면 기판(66)에 의해 관통구멍(65)의 하면을 막고, 구리 붙임 적층판(61)에 오목부(46)를 형성한다. 또한, 저면 기판(66)은 경질의 기판으로 한하지 않고, 내열성이 있는 테이프나 시트라도 좋다.
또한, 구리 붙임 적층판(61)에 오목부(46)를 형성하는 방법으로서는, 루터나 드릴로 구리 붙임 적층판(61)을 절삭 가공할 때, 구리 붙임 적층판(61)의 하면까지 관통하기 전에 가공을 종료하는 방법도 가능한다. 그러나, 저면을 얇게 남겨 두고 오목부(46)를 가공하고, 또한 오목부(46)의 저면을 평활에 형성하기 위해서는, 고정밀도의 가공기가 필요해진다. 이에 대해, 구리 붙임 적층판(61)에 관통구멍(65)을 뚫은 후, 저면 기판(66)을 부착하는 방법에 의하면, 오목부(46)의 깊이나 저면의 두께를 간단하게 컨트롤할 수 있다. 또한, 저면 기판(66)의 표면이 오목부(46)의 저면이 되기 때문에, 오목부(46)의 저면을 평활하게 하는 것도 용이하다.
이렇게 하여 구리 붙임 적층판(61)에 저면 기판(66)을 붙여서 오목부(46)를 형성한 후, 도 5(e)에 도시하는 바와 같이, 오목부(46)의 내면 및 구리 붙임 적층판(61)의 윗면 전체에 증착, 스퍼터링 등의 방법에 의해 금속막(68)을 성막한다.
절연부(49)의 높이가 구리박(62a)의 두께보다도 크기 때문에, 절연부(49)를 덮는 금속막(68)은, 도 6(b)에 도시하는 바와 같이, 주위보다도 솟아오른다. 계속해서, 도 6(a)에 도시하는 바와 같이, 절연부(49)의 위에서 솟아올라 있는 금속막(68)을 다이서(69)로 수평에 절단하고, 또는 그라인더로 연마하여 절연부(49)의 윗면을 노출시킨다. 이 때, 도 6(c)에 도시하는 바와 같이, 절연부(49)의 부분을 평평하게 삭제하지 않고 주위보다도 돌출시킨 채로 남겨서, 절연부(49)의 양측면에 금속막(68)의 입상부(立上部)(68a)를 형성한다.
이렇게 하여 절연부(49)의 윗면을 덮고 있는 금속막(68)을 제거하여 절연부(49)의 윗면을 노출시키면, 도 7(a)에 도시하는 바와 같이, 절연부(49)로 둘러싸여진 영역의 금속막(68)이 본딩용 패드(48)가 되고, 그 이외 영역이 전자 실드용의 도전층(47)이 된다. 게다가, 절연부(49)와 그 양측면의 금속막(68)은 위로 돌출하고 있기 때문에, 커버(44)와 기판(45)을 도전성 부재(56, 57)로 접합시킨 때, 본딩용 패드(48)와 접속 패드부(53)를 접합하는 도전성 부재(56)나 도전층(47)과 그라운드 전극층(54)을 접합하는 도전성 부재(57)가 절연부(49)를 넘어서 흘러나와, 회로를 쇼트시키는 것을 막을 수 있다.
이렇게 하여 커버(44)가 완성되면, 도 7(b)에 도시하는 바와 같이, 오목부(46) 내에 센서(42)와 회로 소자(43)를 넣어서 저면을 접착 고정하고, 센서(42)와 회로 소자(43)를 본딩 와이어(50)로 연결하고, 또한 회로 소자(43)와 본딩용 패드(48)를 본딩 와이어(51)로 결선한다.
이 후, 별도 제작된 도 4(b)와 같은 기판(45)의 하면 외주부에 도전성 부재(57)를 도포함과 함께 접속 패드부(53)에 도전성 부재(56)를 도포하고, 이 기판(45)을 도 7(c)에 도시하는 바와 같이 커버(44)의 위에 겹치고, 도 7(d)와 같이 도전성 부재(56)로 본딩용 패드(48)와 접속 패드부(53)를 접합시키고, 도전성 부재(57)로 도전층(47)과 그라운드 전극층(54)을 접합시킨다.
도 8(a) 내지 (c)는, 상기 반도체 장치(41)의 제조 공정(도 5 내지 도 7)에서, 본딩용 패드(48)와 도전층(47)이 제작된 공정을 모식적으로 도시한 도면이다. 도 8(a)는, 커버(44)의 표면에 절연부(49)를 액자형상으로 형성한 양상을 도시하고, 도 5(c)에 대응하고 있다. 또한, 도 8(b)는 절연부(49)를 금속막(68)으로 덮은 상태를 도시하고, 도 5(e)에 대응하고 있다. 도 8(c)는 절연부(49)를 덮은 금속막(68)을 깎아낸 상태를 도시하고, 도 7(a)에 대응하고 있다. 본 발명의 방법에서는, 미리 액자형상으로 마련하여 둔 절연부(49)를 금속막(68)으로 덮고, 그 금속막(68)중 절연부(49)의 윗면을 덮고 있는 부분(및 절연부(49))를 다이서 등으로 절삭하거나 연마하거나 하여 절연부(49)를 노출시키는 것만이면 좋고, 종래와 같이 금속막(68)을 패터닝하기 위해 포토 리소그래피 기술을 이용할 필요가 없다. 또한, 본딩용 패드(48)의 제작 공정에서 본딩용 패드(48)와 도전층(47)의 사이에 절연부(49)가 파묻혀 들어가기 때문에, 나중에 본딩용 패드(48)와 도전층(47)의 사이에 절연 재료를 메울 필요도 없다. 따라서, 간단한 공정에 의해 염가로 본딩용 패드(48)를 제작하는 것이 가능해진다.
또한, 본 실시 형태와 같이 절연부(49)의 부분을 돌출시킨 채로 남겨 두면, 본딩용 패드(48)의 언저리가 높아지고 도전성 부재가 흘러나오기 어렵게 되어, 도전성 부재에 의한 쇼트를 방지할 수 있다.
(제 2의 실시 형태)
본 발명의 실시 형태 2에 의한 반도체 장치(81)는, 성형품의 커버(44)를 이용한 실시 형태이다. 도 9는, 이 반도체 장치(81)을 도시하는 단면도이다. 커버(44)는, 비도전성 수지로 이루어지는 수지 성형품이고, 그 상면에는 오목부(46)가 성형되어 있다. 이 커버(44)의 오목부 내면 및 윗면에는 전자 실드용의 도전층(47)과 본딩용 패드(48)가 형성되어 있다. 오목부(46) 내의 저면에는 센서(42) 및 회로 소자(43)가 실장되어 있고, 회로 소자(43)와 본딩용 패드(48)의 사이는 본딩 와이어(51)에 의해 결선되어 있다.
패키지용의 기판(45)은 다층 배선 기판으로 이루어지고, 기판(45) 내에 전자 실드용의 그라운드 전극층(54)이 마련되어 있고, 기판(45)의 윗면에는 신호 입출력 수단이 되는 외부 접속 단자(83)가 마련되어 있다. 또한, 기판(45)의 하면에는, 바이어 홀(85)에 의해 외부 접속 단자(83)와 도통한 접속 패드부(53)가 본딩용 패드(48)와 대향하도록 마련되어 있고, 바이어 홀(86)에 의해 그라운드 전극층(54)과 도통한 그라운드 전극(82)이 외주부에 마련되어 있다.
기판(45)은 커버(44)의 윗면에 겹처지고, 본딩 와이어(51)에 접속되어 있는 본딩용 패드(48)는 도전성 부재(56)에 의해 접속 패드부(53)와 접속되고, 도전층(47)은 도전성 부재(57)에 의해 그라운드 전극(82)에 접속되어 있다.
(제조 방법)
도 10(a) 내지 (c) 및 도 11(a) 내지 (c)는, 실시 형태 2의 반도체 장치(81)의 제조 공정을 도시하는 개략 단면도이다. 이하, 이들의 도면에 따라 반도체 장치(81)의 제조 공정을 설명한다.
도 10(a)에 도시하는 것은, 비도전성 수지에 의해 성형된 커버(44)이고, 그 윗면에는 상자형상의 오목부(46)가 요설되어 있고, 오목부(46)의 외부에서 본딩용 패드(48)를 형성하고자 하는 영역을 둘러싸도록 하여 액자형상 돌기(88)가 마련되어 있다. 도 10(b)에 도시하는 바와 같이, 이 커버(44)의 오목부(46) 내면 전체 및 오목부(46)의 밖의 윗면 전체에는, 금속 도금을 행함에 의해 금속막(68)이 형성된다. 계속해서, 도 10(c)와 같이, 다이서(69)나 그라인더에 의해 액자형상 돌기(88)를 깎아내고, 액자형상 돌기(88)가 돌출하고 있은 영역에서 부분적으로 금속막(68)을 제거하여 커버(44)를 노출시킨다. 이 결과, 도 11(a)에 도시하는 바와 같이, 액자형상 돌기(88)로 둘러싸여 있던 영역에는 독립된 본딩용 패드(48)가 형성되고, 그 밖의 영역에는 도전층(47)이 형성된다. 또한, 본딩용 패드(48)의 주위는 도전층(47)과 분리되어 있고, 액자형상 돌기(88)가 있던 개소에 노출하고 있는 커버(44)에 의해 본딩용 패드(48)와 도전층(47)은 서로 절연되어 있다.
이 후, 도 11(b)와 같이 오목부(46) 내에 센서(42) 및 회로 소자(43)를 넣어서 접착제로 고정하고, 센서(42)와 회로 소자(43)를 본딩 와이어(50)로 접속한다. 또한, 본딩 와이어(51)에 의해 회로 소자(43)와 본딩용 패드(48)를 결선한다.
계속해서, 커버(44)의 위에 기판(45)을 겹치고, 도전성 접착제나 솔더 등의 도전성 부재(56)에 의해 본딩용 패드(48)와 접속 패드부(53)를 접속하고, 도전성 부재나 솔더 등의 도전성 부재(57)에 의해 도전층(47)과 그라운드 전극(82)의 외주부끼리를 접속한다.
본 실시 형태에서는, 본딩용 패드(48)가 평탄하게 되기 때문에, 본딩용 패드(48)의 와이어 본드할 때, 치구가 본딩용 패드(48)에 간섭하기 어려워지고, 와이어 본드하기 쉽게 된다.
(제 3의 실시 형태)
본 발명의 실시 형태 3에 의한 반도체 장치(91)는, 도전성 수지나 금속으로 이루어지는 성형품의 커버(44)를 이용한 실시 형태이다. 도 12는, 이 반도체 장치(91)를 도시하는 단면도이다. 커버(44)는, 도전성 수지 또는 금속의 성형품이고, 그 윗면에는 오목부(46)가 성형되어 있다. 이 커버(44)의 오목부 내면 및 윗면은 절연막(92)으로 덮이여 있고, 그 위에 전자 실드용의 도전층(47)과 본딩용 패드(48)가 형성되어 있다. 오목부(46) 내의 저면에서 도전층(47)의 위에는 센서(42) 및 회로 소자(43)가 실장되어 있고, 회로 소자(43)와 본딩용 패드(48)의 사이는 본딩 와이어(51)에 의해 결선되어 있다.
패키지용의 기판(45)은 다층 배선 기판으로 이루어지고, 기판(45) 내에 전자 실드용의 그라운드 전극층(54)이 마련되어 있고, 기판(45)의 윗면에는 신호 입출력 수단이 되는 외부 접속 단자(83)가 마련되어 있다. 또한, 기판(45)의 하면에는, 바이어 홀(85)에 의해 외부 접속 단자(83)와 도통한 접속 패드부(53)가 본딩용 패드(48)와 대향하도록 마련되어 있다.
기판(45)은 커버(44)의 윗면에 겹처지고, 본딩 와이어(51)에 접속되어 있는 본딩용 패드(48)는 도전성 부재(56)에 의해 접속 패드부(53)와 접속되어 있다.
(제조 방법)
도 13(a) 내지 (e)는, 실시 형태 3의 반도체 장치(91)의 제조 공정을 도시하는 개략 단면도이다. 이하, 이들의 도면에 따라 반도체 장치(91)의 제조 공정을 설명한다.
도 13(a)에 도시하는 것은, 도전성 수지나 금속재료에 의해 성형된 커버(44)로서, 그 상면에는 상자형상의 오목부(46)가 요설되어 있고, 오목부(46)의 외부에 있어서 본딩용 패드(48)를 형성하고자 하는 영역을 둘러싸도록 하여 액자형상 돌기(88)가 마련되어 있다. 도 13(b)에 도시하는 바와 같이, 이 커버(44)의 오목부(46) 내면 전체 및 오목부(46)의 밖의 윗면 전체를 절연막(92)으로 덮고, 절연막(92)의 위에 금속막(68)을 형성한다. 계속해서, 도 13(c)와 같이, 다이서나 그라인더에 의해 액자형상 돌기(88)를 부분적으로 깎아내고, 액자형상 돌기(88)의 윗면을 금속막(68)으로부터 노출시킨다. 이 결과, 액자형상 돌기(88)로 둘러싸여진 영역에는 본딩용 패드(48)가 형성되고, 그 밖의 영역에는 도전층(47)이 형성된다. 또한, 본딩용 패드(48)는 절연막(92)에 의해 도전층(47)이나 커버(44)와 절연되어 있다.
이 후, 도 13(d)와 같이 오목부(46) 내에 센서(42) 및 회로 소자(43)를 넣고 접착제로 고정하고, 센서(42)와 회로 소자(43)를 본딩 와이어(50)로 접속한다. 또한, 본딩 와이어(51)에 의해 회로 소자(43)와 본딩용 패드(48)를 결선한다.
계속해서, 커버(44)의 위에 기판(45)을 겹치고, 도전성 접착제나 솔더 등의 도전성 부재(56)에 의해 본딩용 패드(48)와 접속 패드부(53)를 접속한다.
(제 4의 실시 형태)
도 14는, 본 발명의 실시 형태 4에 의한 반도체 장치(101)를 도시하는 단면도이다. 실시 형태 4의 반도체 장치(101)는, 커버(44)에 금속판을 사용한 것이다.
이 반도체 장치(101)에서는, 구리판이나 알루미늄판 등의 금속판을 굽힘 가공하여 오목부(46)를 형성한 커버(44)를 이용하고 있다. 이 커버(44)의 오목부 내면 및 윗면은 절연막(92)으로 덮이여 있고, 그 위에 전자 실드용의 도전층(47)과 본딩용 패드(48)가 형성되고, 본딩용 패드(48)와 도전층(47)의 사이는 절연부(49)에 의해 절연되어 있다. 오목부(46) 내의 저면에서 도전층(47)의 위에는 센서(42) 및 회로 소자(43)가 실장되어 있고, 회로 소자(43)와 본딩용 패드(48)의 사이는 본딩 와이어(51)에 의해 결선되어 있다.
패키지용의 기판(45)은 다층 배선 기판으로 이루어지고, 기판(45) 내에 전자 실드용의 그라운드 전극층(54)이 마련되어 있고, 기판(45)의 윗면에는 신호 입출력 수단이 되는 외부 접속 단자(83)가 마련되어 있다. 또한, 기판(45)의 하면에는, 외부 접속 단자(83)에 도통한 접속 패드부(53)와 기판(45)에 도통한 그라운드 전극(82)이 마련되어 있다.
(제조 방법)
도 15(a) 내지 (f)는, 실시 형태 4에 의한 반도체 장치의 제조 공정을 도시하는 개략 단면도이다. 도 15에 따라 반도체 장치(101)의 제조 방법을 설명한다.
도 15(a)에 도시하는 것은, 구리판이나 알루미늄판 등의 금속판(102)의 표면에 절연막(92)을 형성하고, 그 위에 절연층(103)을 형성한 것이다. 절연막(92)과 절연층(103)은 동종의 재료라도 좋지만, 에칭 특성이 다른 것이 바람직하다.
도 15(b)에 도시하는 바와 같이, 절연부(49)를 에칭하여, 본딩용 패드(48)를 마련하고자 하는 영역을 둘러싸도록 액자형상으로 패터닝한다. 또한, 절연막(92)의 외주부를 제거하여 금속판(102)의 외주부를 노출시킨다. 계속해서, 도 15(c)에 도시하는 바와 같이, 절연막(92) 및 절연부(49)의 위에서 금속판(102)의 전체에 도전 재료를 코팅하여 도전막(104)을 성막한다. 또한, 도 15(d)와 같이, 다이서나 그라인더에 의해 절연부(49)를 덮고 있는 도전막(104)을 부분적으로 깎아내고, 절연부(49)의 윗면을 도전막(104)으로부터 노출시킨다. 이 결과, 도전막(104)에 의해, 절연부(49)로 둘러싸여진 영역에는 본딩용 패드(48)가 형성되고, 그 밖의 영역에는 도전층(47)이 형성된다.
이 후, 도 15(e)에 도시하는 바와 같이, 금속판(102)을 굽힘 가공하여 굴곡시키고, 오목부(46)를 구비한 커버(44)를 형성한다. 뒤이어, 도 15(f)와 같이 오목부(46) 내에 센서(42) 및 회로 소자(43)를 넣고 접착제로 고정하고, 센서(42)와 회로 소자(43)를 본딩 와이어(50)로 접속한다. 또한, 본딩 와이어(51)에 의해 회로 소자(43)와 본딩용 패드(48)를 결선한다. 최후로, 커버(44)의 위에 기판(45)을 겹치고, 도전성 부재(56)에 의해 본딩용 패드(48)와 접속 패드부(53)를 접속하고, 또한 도전성 부재(57)에 의해 도전층(47)과 그라운드 전극(82)을 접속하여 도 14와 같은 반도체 장치(101)를 얻는다.
41, 71, 81, 91, 101 : 반도체 장치
42 : 센서
43 : 회로 소자
44 : 커버
45 : 기판
46 : 오목부
47 : 도전층
48 : 본딩용 패드
49 : 절연부
50, 51 : 본딩 와이어
52 : 입출력 배선
53 : 접속 패드부
56, 57 : 도전성 부재
68a : 입상부
72 : 노치부
83 : 외부 접속 단자

Claims (10)

  1. 본딩용 패드를 형성하고자 하는 영역을 둘러싸도록 하여, 기재의 표면에 절연부를 돌출시키는 제 1의 공정과,
    상기 절연부를 덮도록 하여 상기 기재의 표면에 금속막을 형성하는 제 2의 공정과,
    상기 절연부를 덮고 있는 상기 금속막을 제거하여 상기 절연부를 전둘레에 걸쳐서 상기 금속막에서 노출시키고, 상기 절연부에 의해 둘러싸여진 영역에 상기 금속막으로 이루어지는 본딩용 패드를 형성하는 제 3의 공정을 구비한 것을 특징으로 하는 본딩용 패드의 제조 방법.
  2. 제 1항에 있어서,
    상기 제 1의 공정에서, 상기 절연부는, 상기 기재의 표면에 포토레지스트를 부가함에 의해 형성되는 것을 특징으로 하는 본딩용 패드의 제조 방법
  3. 제 1항에 있어서,
    상기 제 1의 공정에서, 상기 절연부는, 상기 기재와 함께 일체 성형되는 것을 특징으로 하는 본딩용 패드의 제조 방법.
  4. 제 1항에 있어서,
    상기 제 2의 공정에서, 도전성을 갖는 기재의 표면을 절연막으로 피복하고, 상기 절연막의 위에 상기 금속막을 마련한 것을 특징으로 하는 본딩용 패드의 제조 방법.
  5. 제 1항에 있어서,
    상기 제 3의 공정에서, 상기 절연부를 덮고 있는 상기 금속막은, 상기 절연부에 인접하는 영역의 상기 금속막 표면에 달하지 않도록 제거되는 것을 특징으로 하는 본딩용 패드의 제조 방법.
  6. 제 1항에 있어서,
    상기 제 3의 공정에서, 상기 절연부를 덮고 있는 상기 금속막은, 상기 절연부와 함께 상기 절연부에 인접하는 영역의 상기 금속막 표면까지 제거되는 것을 특징으로 하는 본딩용 패드의 제조 방법.
  7. 제 1항에 있어서,
    상기 제 3의 공정에서, 상기 금속막은, 기계 가공에 의해 제거되는 것을 특징으로 하는 본딩용 패드의 제조 방법.
  8. 제 1항에 있어서,
    상기 절연부에 의해 둘러싸여진 영역의 외측의 상기 금속막은, 전자 실드용인 것을 특징으로 하는 본딩용 패드의 제조 방법.
  9. 제 1항에 있어서,
    상기 기재는 오목부을 구비하고,
    상기 제 1의 공정에서는, 상기 절연부는 상기 오목부의 외측의 영역에서 상기 기재의 표면에 형성되고,
    상기 제 2의 공정에서는, 상기 금속막은 상기 오목부의 내면을 포함하는 상기 기재의 표면 전체에 형성되는 것을 특징으로 하는 본딩용 패드의 제조 방법.
  10. 제 1항에 있어서,
    상기 기재는 반도체 소자를 수용하기 위한 패키지의 적어도 일부를 구성하는 부재인 것을 특징으로 하는 본딩용 패드의 제조 방법.
KR1020100109078A 2010-03-03 2010-11-04 본딩용 패드의 제조 방법 Expired - Fee Related KR101253401B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010046722A JP5115573B2 (ja) 2010-03-03 2010-03-03 接続用パッドの製造方法
JPJP-P-2010-046722 2010-03-03

Publications (2)

Publication Number Publication Date
KR20110100127A KR20110100127A (ko) 2011-09-09
KR101253401B1 true KR101253401B1 (ko) 2013-04-11

Family

ID=43836583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100109078A Expired - Fee Related KR101253401B1 (ko) 2010-03-03 2010-11-04 본딩용 패드의 제조 방법

Country Status (5)

Country Link
US (2) US20110217837A1 (ko)
EP (1) EP2363883A1 (ko)
JP (1) JP5115573B2 (ko)
KR (1) KR101253401B1 (ko)
CN (1) CN102194720A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5639970B2 (ja) 2011-08-03 2014-12-10 日立オートモティブシステムズ株式会社 電磁弁の制御方法、高圧燃料供給ポンプの電磁吸入弁の制御方法および電磁吸入弁の電磁駆動機構の制御装置
CN103904062B (zh) * 2012-12-28 2017-04-26 欣兴电子股份有限公司 内埋式电子元件封装结构
US9307328B2 (en) 2014-01-09 2016-04-05 Knowles Electronics, Llc Interposer for MEMS-on-lid microphone
JP6070588B2 (ja) * 2014-01-24 2017-02-01 株式会社村田製作所 多層配線基板
JP6501461B2 (ja) * 2014-07-30 2019-04-17 シチズン電子株式会社 メッキ膜の剥離防止方法、部品集合体および発光装置
JP6668047B2 (ja) * 2015-11-19 2020-03-18 日本カーバイド工業株式会社 素子搭載用基板及び電子部品
US10224254B2 (en) * 2017-04-26 2019-03-05 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material
JP7451907B2 (ja) * 2019-09-09 2024-03-19 Tdk株式会社 圧力センサ素子
US11244876B2 (en) * 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN114628351B (zh) * 2022-05-13 2022-08-23 智新半导体有限公司 一体化芯片连接结构、连接方法及功率半导体模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163358A (ja) 1996-11-29 1998-06-19 Ngk Spark Plug Co Ltd Ｉｃパッケージ等に用いるベース及びその製法
JP2007027565A (ja) 2005-07-20 2007-02-01 Denso Corp 半導体装置の製造方法
US20080142864A1 (en) 2005-07-05 2008-06-19 Fujitsu Limited Semiconductor device and method for manufacturing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US6025277A (en) * 1997-05-07 2000-02-15 United Microelectronics Corp. Method and structure for preventing bonding pad peel back
US6166403A (en) * 1997-11-12 2000-12-26 Lsi Logic Corporation Integrated circuit having embedded memory with electromagnetic shield
JP2000058580A (ja) * 1998-08-13 2000-02-25 Nec Corp ボンディングパッドを有する半導体装置
JP4095731B2 (ja) * 1998-11-09 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
JP2001217242A (ja) * 2000-02-03 2001-08-10 Seiko Epson Corp 半導体装置およびその製造方法
CN100336426C (zh) * 2000-02-25 2007-09-05 揖斐电株式会社 多层印刷电路板以及多层印刷电路板的制造方法
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US20040124438A1 (en) * 2001-05-01 2004-07-01 Shyama Mukherjee Planarizers for spin etch planarization of electronic components and methods of use thereof
KR100443084B1 (ko) * 2001-09-21 2004-08-04 삼성전자주식회사 구리 금속막의 연마 방법, 연마장치 및 구리 금속 배선형성 방법
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US6911386B1 (en) * 2002-06-21 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated process for fuse opening and passivation process for CU/LOW-K IMD
US20050063431A1 (en) * 2003-09-19 2005-03-24 Gallup Kendra J. Integrated optics and electronics
WO2005086532A2 (en) * 2004-03-01 2005-09-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
JP2007081614A (ja) 2005-09-13 2007-03-29 Star Micronics Co Ltd コンデンサマイクロホン
KR100763709B1 (ko) * 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 패드 형성 방법
TWI370101B (en) 2007-05-15 2012-08-11 Ind Tech Res Inst Package and packaging assembly of microelectromechanical sysyem microphone
US7824965B2 (en) * 2007-08-07 2010-11-02 Skyworks Solutions, Inc. Near chip scale package integration process
US7615407B1 (en) * 2008-07-02 2009-11-10 National Semiconductor Corporation Methods and systems for packaging integrated circuits with integrated passive components
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
TW201019453A (en) * 2008-11-05 2010-05-16 Windtop Technology Corp MEMS package
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP5527649B2 (ja) * 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011066190A (ja) * 2009-09-17 2011-03-31 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163358A (ja) 1996-11-29 1998-06-19 Ngk Spark Plug Co Ltd Ｉｃパッケージ等に用いるベース及びその製法
US20080142864A1 (en) 2005-07-05 2008-06-19 Fujitsu Limited Semiconductor device and method for manufacturing the same
JP2007027565A (ja) 2005-07-20 2007-02-01 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20110100127A (ko) 2011-09-09
JP5115573B2 (ja) 2013-01-09
US20110217837A1 (en) 2011-09-08
JP2011181825A (ja) 2011-09-15
EP2363883A1 (en) 2011-09-07
US20130130493A1 (en) 2013-05-23
CN102194720A (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
KR101253401B1 (ko) 본딩용 패드의 제조 방법
KR101229142B1 (ko) 반도체 장치 및 마이크로폰
US7935891B2 (en) Wiring board manufacturing method
CN112203433A (zh) 埋入式电路板的制造方法、埋入式电路板以及应用
US9899235B2 (en) Fabrication method of packaging substrate
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2008078205A (ja) 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
US9824964B2 (en) Package substrate, package structure including the same, and their fabrication methods
JP5298888B2 (ja) 表示装置
JP5641072B2 (ja) 回路基板
KR101842938B1 (ko) 캐비티기판 제조방법
JP2007250609A (ja) 配線板
JP2019040903A (ja) 回路基板及び半導体モジュール
JP6460280B2 (ja) 部品実装基板
JP4714042B2 (ja) 部品内蔵基板の製造方法
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
JP4636827B2 (ja) 回路モジュール
JP4514530B2 (ja) 精密機器に内蔵される回路モジュールおよび精密機器
CN112492777B (zh) 电路板及其制作方法
US20230080101A1 (en) Semiconductor package substrate, method of manufacturing the same, and semiconductor package
KR20140081231A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN107731698B (zh) 集成电路封装件、封装基板及其制造方法
JP2017162990A (ja) 電子部品内蔵基板およびその製造方法
KR20160084143A (ko) 전자소자 내장기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101104

PA0201 Request for examination
PG1501 Laying open of application
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120224

Patent event code: PE09021S01D

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120913

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130325

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130404

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130404

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160318

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170302

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180316

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190319

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200319

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210325

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220323

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240115