[go: up one dir, main page]

KR101251997B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101251997B1
KR101251997B1 KR1020060001238A KR20060001238A KR101251997B1 KR 101251997 B1 KR101251997 B1 KR 101251997B1 KR 1020060001238 A KR1020060001238 A KR 1020060001238A KR 20060001238 A KR20060001238 A KR 20060001238A KR 101251997 B1 KR101251997 B1 KR 101251997B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
electrode
organic semiconductor
film transistor
Prior art date
Application number
KR1020060001238A
Other languages
English (en)
Other versions
KR20070073393A (ko
Inventor
송근규
최태영
황태형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060001238A priority Critical patent/KR101251997B1/ko
Priority to US11/580,622 priority patent/US7800101B2/en
Priority to CN2006101669140A priority patent/CN1996610B/zh
Priority to JP2006354148A priority patent/JP5288706B2/ja
Publication of KR20070073393A publication Critical patent/KR20070073393A/ko
Priority to US12/857,442 priority patent/US8383449B2/en
Application granted granted Critical
Publication of KR101251997B1 publication Critical patent/KR101251997B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판, 상기 기판 위에 형성되어 있으며 서로 교차하는 제1 및 제2 신호선, 상기 제1 신호선과 연결되어 있는 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 하부가 상부보다 넓은 개구부를 가지는 격벽, 상기 개구부에 위치하며 상기 소스 전극 및 상기 드레인 전극과 적어도 일부 중첩하는 유기 반도체, 그리고 상기 제2 신호선과 연결되어 있으며 상기 유기 반도체와 일부 중첩하는 게이트 전극을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
유기 반도체, 잉크젯, 격벽, 개구부

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 도 7, 도 11 및 도 13은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 9 및 도 10은 도 8의 박막 트랜지스터 표시판의 제조 단계에 연속 공정을 도시한 단면도이고,
도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고,
도 14는 도 12의 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 126: 차단 부재
129: 게이트선의 끝 부분 146: 게이트 절연 부재
147: 개구부 154: 유기 반도체
160: 층간 절연막
171: 데이터선 172: 유지 전극선
173: 데이터선의 돌출부 174: 광 차단막
177: 유지 전극 179: 데이터선의 끝 부분
82: 접촉 보조 부재 162, 163: 접촉 구멍
191: 화소 전극 193: 소스 전극
195: 드레인 전극
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치 (electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 사용하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
이러한 유기 박막 트랜지스터가 매트릭스(matrix) 형태로 배열되어 있는 유기 박막 트랜지스터 표시판은 기존의 박막 트랜지스터와 비교하여 구조 및 제조 방법에 있어서 많은 차이가 있다.
그 중 하나가 유기 박막 트랜지스터는 잉크젯 인쇄(inkjet printing) 방법과 같은 용액 공정(solution process)으로 제작할 수 있는 것이다.
잉크젯 인쇄 방법은 격벽(partition)에 의해 정의되어 있는 소정 영역에 유 기 용액을 적하하여 유기 반도체 또는 절연막과 같은 유기 박막을 용이하게 형성할 수 있다.
그러나 잉크젯 인쇄 방법에 의해 형성된 유기 박막은 두께가 불균일하게 형성될 수 있다. 특히 유기 반도체의 경우 채널이 형성되는 부분에 두께 차이가 발생하는 경우 박막 트랜지스터의 특성에 영향을 미칠 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서 유기 박막을 균일하게 형성하여 박막 트랜지스터의 특성을 개선하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있으며 서로 교차하는 제1 및 제2 신호선, 상기 제1 신호선과 연결되어 있는 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 소스 전극 및 상기 화소 전극 위에 형성되어 있으며 하부가 상부보다 넓은 개구부를 가지는 격벽, 상기 개구부에 위치하며 상기 소스 전극 및 상기 드레인 전극과 적어도 일부 중첩하는 유기 반도체 그리고 상기 제2 신호선과 연결되어 있으며 상기 유기 반도체와 일부 중첩하는 게이트 전극을 포함한다.
또한, 상기 격벽은 역테이퍼(inverse-taper) 부분을 포함할 수 있다.
또한, 상기 격벽은 네가티브형 감광 물질(negative photoresist)을 포함할 수 있다.
또한, 상기 유기 반도체는 하부가 상부보다 넓게 형성될 수 있다.
또한, 상기 유기 반도체와 상기 게이트 전극 사이에 유기 물질을 포함하는 게이트 절연 부재를 더 포함할 수 있다.
또한, 상기 게이트 절연 부재는 상기 격벽에 의해 둘러싸여 있을 수 있다.
또한, 상기 게이트 전극 하부에 형성되어 있는 차단 부재를 더 포함할 수 있다.
또한, 상기 소스 전극 및 상기 드레인 전극은 ITO 또는 IZO를 포함할 수 있다.
또한, 상기 데이터선과 동일층에 형성되어 있으며 상기 화소 전극과 일부 중첩하는 유지 전극을 더 포함할 수 있다.
또한, 상기 유기 반도체 하부에 위치하는 광 차단막을 더 포함할 수 있다.
또한, 상기 게이트 전극을 덮는 보호 부재를 더 포함할 수 있다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선 위에 복수의 접촉 구멍을 가지는 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 상기 접촉 구멍을 통하여 상기 제1 신호선과 연결되어 있는 소스 전극 및 이와 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 화소 전극 위에 감광막을 형성하는 단계, 상기 감광막을 일부 제거하여 하부가 상부보다 넓은 개구부를 형성하는 단계, 상기 개구부에 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 게이트 절연 부재를 형성하는 단계 그리고 상기 게이트 절연 부재 위에 게이트 전극을 포함하는 제2 신호선을 형성하는 단계를 포함한다.
또한, 상기 유기 반도체를 형성하는 단계 및 상기 게이트 절연 부재를 형성하는 단계 중 적어도 하나는 상기 개구부에 용액을 적하하는 단계 및 상기 용액을 건조하는 단계를 포함한다.
또한, 상기 감광막은 네가티브형 감광 물질을 도포하여 형성할 수 있다.
또한, 상기 개구부는 상기 감광막을 건식 식각하여 형성할 수 있다.
또한, 상기 개구부를 형성하는 단계는 상기 감광막 위에 금속층을 형성하는 단계, 상기 금속층을 사진 식각하여 금속 패턴을 형성하는 단계, 상기 금속 패턴을 마스크로 하여 상기 감광막을 건식 식각하는 단계, 그리고 상기 금속 패턴을 식각하는 단계를 포함할 수 있다.
또한, 상기 금속층은 상기 소스 전극 및 상기 드레인 전극과 다른 물질을 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부 분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171), 복수의 유지 전극선(storage electrode line)(172) 및 광 차단막(174)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(172)은 소정의 전압을 인가 받으며 데이터선(171)과 거의 나란하게 뻗는다. 각 유지 전극선(172)은 두 데이터선(171) 사이에 위치하며 두 데이 터선(171) 중 오른쪽에 가깝다. 유지 전극선(172)은 옆으로 갈라져서 원형을 이루는 유지 전극(storage electrode)(177)을 포함한다. 그러나 유지 전극선(172)의 모양 및 배치는 여러 가지로 변형될 수 있다.
광 차단막(174)은 데이터선(171) 및 유지 전극선(172)과 분리되어 있다.
데이터선(171), 유지 전극선(172) 및 광 차단막(174)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 기판(110)과의 접착성이 우수하거나, 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이나 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 예로는 크롬 하부막과 알루미늄(합금) 상부막 및 알루미늄(합금) 하부막과 몰리브덴(합금) 상부막을 들 수 있다. 그러나 데이터선(171) 및 유지 전극선(172)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171), 유지 전극선(172) 및 광 차단막(174)은 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171), 유지 전극선(172) 및 광 차단막(174) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 질화규소(SiNx) 또는 산화규소(SiO2) 따위의 무기 절연물로 만들어질 수 있으며, 그 두께는 약 2000 내지 5000Å일 수 있다.
층간 절연막(160)은 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(163, 162)을 가진다.
층간 절연막(160) 위에는 복수의 소스 전극(source electrode)(193), 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
소스 전극(193)은 섬(island)형일 수 있으며, 접촉 구멍(163)을 통하여 데이터선(171)과 연결되어 있다.
화소 전극(191) 중 소스 전극(193)과 마주하는 부분은 드레인 전극(195)을 이루며, 데이터 신호를 인가받는다. 화소 전극(191)은 유지 전극선(172)과 적어도 일부 중첩하는 부분을 포함하며, 이들은 전압 유지 능력을 강화하기 위한 유지 축전기(storage capacitor)를 형성한다.
접촉 보조 부재(82)는 접촉 구멍(162)을 통하여 데이터선(171)의 끝 부분(179)과 연결되어 있다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로, 필수적인 것은 아니며 이들의 적용 여부는 선택적이다.
소스 전극(193), 화소 전극(191) 및 접촉 보조 부재(82)는 IZO 또는 ITO 등과 같은 투명한 도전 물질 또는 반사도가 높은 도전 물질로 이루어질 수 있다.
특히, 소스 전극(193) 및 드레인 전극(195)은 유기 반도체와 직접 접촉하기 때문에 유기 반도체와 일 함수(work function) 차이가 크지 않은 도전 물질로 만들어지며, 이에 따라 유기 반도체와 전극 사이에 쇼트키 장벽(schottky barrier)을 낮추어 캐리어 주입 및 이동을 용이하게 할 수 있다. 이러한 물질로는 IZO 또는 ITO를 들 수 있다.
소스 전극(193), 화소 전극(191) 및 층간 절연막(160)을 포함한 기판 전면에는 격벽(140)이 형성되어 있다. 격벽(140)은 용액 공정이 가능한 감광성 유기 물질로 만들어질 수 있으며, 그 두께는 약 5000Å 내지 4㎛일 수 있다.
격벽(140)은 소스 전극(193) 및 드레인 전극(195)과 이들 사이의 층간 절연막(160)을 노출하는 복수의 개구부(147)를 가진다.
격벽(140)은 개구부(147)를 중심으로 역테이퍼(inverse taper) 구조로 형성되어 있다. 따라서, 도 2에 도시한 바와 같이, 개구부(147)는 하부가 상부보다 넓으며, 개구부(147) 하부 쪽에 소스 및 드레인 전극(193, 195)과 격벽(140) 사이에 예각을 이루는 에지(edge) 부분(A)이 형성된다.
격벽(140)의 개구부(147)에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다.
유기 반도체(154)는 잉크젯 인쇄 방법 따위의 용액 공정으로 형성될 수 있 다. 용액 공정은 개구부(147)에 유기 반도체 용액을 공급하는 단계 및 용액을 건조하는 단계를 거친다. 이 때 유기 반도체 용액은 격벽(140)과의 친화성에 의해 격벽(140)을 따라 밀착하여 채워지므로, 유기 반도체(154)는 개구부(147)와 실질적으로 동일한 모양으로 형성된다. 한편, 건조 단계에서는 격벽(140) 주변 부분과 중심 부분에서 용매의 휘발 속도가 다르므로 격벽(140) 주변 부분과 중심 부분에서 유기 반도체(154)의 두께가 다르게 형성될 수 있다.
이 때 격벽(140)은 역테이퍼 구조로 형성되어 있으므로, 유기 반도체(154) 중 두껍게 형성되는 부분은 개구부(147)의 에지 부분(A)에 채워질 수 있어서 채널이 형성되는 중심 부분은 균일한 두께로 형성될 수 있다. 따라서 잉크젯 방법과 같은 용액 공정으로 유기 반도체(154)를 형성하는 경우에도 채널이 형성되는 부분은 균일한 두께로 형성할 수 있어서 박막 트랜지스터 특성에 영향을 미치지 않는다.
유기 반도체(154)는 소스 전극(193) 및 드레인 전극(195)과 접하며, 그 높이가 격벽(140)보다 낮아서 격벽(140)으로 완전히 갇혀 있다. 이와 같이 유기 반도체(154)가 격벽(140)에 의해 완전히 갇혀 측면이 노출되지 않으므로 후속 공정에서 유기 반도체(154)의 측면으로 화학액 따위가 침투하는 것을 방지할 수 있다.
또한, 유기 반도체(154)는 광 차단막(174) 상부에 형성되어 있다. 광 차단막(174)은 백라이트(backlight)로부터 공급되는 광이 유기 반도체(154)로 직접 유입되는 것을 차단하여 유기 반도체(154)에서 광 누설 전류(photoleakage current)가 급격히 증가하는 것을 방지한다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저 분자 화합물을 포함할 수 있다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
유기 반도체(154)의 두께는 약 300Å 내지 3,000Å일 수 있다.
유기 반도체(154) 위에는 게이트 절연 부재(146)가 형성되어 있다. 게이트 절연 부재(146) 또한 격벽(140)보다 높이가 낮아서 격벽(140)으로 완전히 갇혀 있다.
게이트 절연 부재(146)는 유기 물질 또는 무기 물질로 만들어진다. 이러한 유기 물질의 예로는 폴리이미드(polyimide)계 화합물, 폴리비닐알코올(polyvinyl alcohol)계 화합물, 폴리플루오란(polyfluorane)계 화합물, 파릴렌(parylene) 등의 용해성 고분자 화합물을 들 수 있으며, 무기 물질의 예로는 옥타데실트리클로로실란(octadecyl trichloro silane, OTS)으로 표면처리된 산화규소 따위를 들 수 있다.
게이트 절연 부재(146) 위에는 차단 부재(126)가 형성되어 있다. 차단 부재(126)는 게이트 절연 부재(146) 및 유기 반도체(154)를 보호하며, IZO 또는 ITO로 만들어질 수 있다.
차단 부재(126) 및 격벽(140) 위에는 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터선(171) 및 유지 전극선(172)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
게이트 전극(124)은 게이트 절연 부재(146)를 사이에 두고 유기 반도체(154) 와 중첩되어 있으며, 차단 부재(126) 위에서 차단 부재(126)를 완전히 덮는 크기로 형성되어 있다. 차단 부재(126)는 게이트 전극(124)과 게이트 절연 부재(146) 사이의 접착성(adhesion)을 강화하여 게이트 전극(124)이 들뜨는 것(lifting)을 방지 할 수 있다.
게이트선(121)은 데이터선(171) 및 유지 전극선(172)과 동일한 재료로 만들어질 수 있다.
게이트선(121)의 측면 또한 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80° 인 것이 바람직하다.
하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극(195)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.
화소 전극(191)은 박막 트랜지스터에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
게이트 전극(124) 위에는 보호 부재(180)가 형성되어 있다. 보호 부재(180)는 유기 박막 트랜지스터를 보호하기 위한 것으로, 기판의 일부분 또는 전면에 형성될 수 있으며, 경우에 따라 생략할 수도 있다.
그러면 도 1 및 도 2에 도시한 유기 박막 트랜지스터를 제조하는 방법에 대하여 도 3 내지 도 14를 참고하여 상세히 설명한다.
도 3, 도 5, 도 7, 도 11 및 도 13은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 유기 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 유기 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 9 및 도 10은 도 8의 유기 박막 트랜지스터 표시판의 제조 단계에 연속 공정을 도시한 단면도이고, 도 12는 도 11의 유기 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고, 도 14는 도 13의 유기 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이다.
먼저, 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 금속층을 적층하고 이를 사진 식각하여, 도 3 및 도 4에 도시한 바와 같이, 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171), 유지 전극(177)을 포함하는 유지 전극선(172) 및 광 차단막(174)을 형성한다.
다음, 도 5 및 도 6에 도시한 바와 같이, 질화규소를 화학 기상 증착(chemical vapor deposition, CVD)하여 층간 절연막(160)을 형성하고, 층간 절연막(160) 위에 감광막을 도포하고 사진 식각하여 접촉 구멍(162, 163)을 형성한다.
다음, 도 7 및 도 8에 도시한 바와 같이, ITO 또는 IZO를 스퍼터링한 후 사진 식각하여 소스 전극(193), 드레인 전극(195)을 포함하는 화소 전극(191) 및 접촉 보조 부재(82)를 형성한다.
다음, 도 9에 도시한 바와 같이, 기판 전면에 감광성 유기막을 도포하고 그 위에 금속층을 형성하고 이를 사진 식각하여 금속 패턴(10)을 형성한다. 이 때 금속층은 소스 전극(193) 및 화소 전극(191)과 다른 종류의 금속으로 형성한다.
이어서, 금속 패턴(10)을 마스크로 하여 감광성 유기막을 건식 식각(dry etching)하고 금속 패턴(10)을 제거하여, 도 10에 도시한 바와 같이 개구부(147)를 중심으로 역테이퍼 구조가 형성된 격벽(140)을 완성한다.
상기에서는 건식 식각에 의해 역테이퍼 구조를 형성하는 방법에 대해서만 설명하였지만, 네가티브형 감광성 유기 물질을 도포하여 역테이퍼 구조의 격벽(140)을 형성할 수도 있다.
다음, 도 11 및 도 12에 도시한 바와 같이, 개구부(147) 내에 유기 반도체(154)를 형성한다. 유기 반도체(154)는 잉크젯 방법으로 형성한다. 먼저 잉크젯 노즐(도시하지 않음)을 개구부(147) 위에 배치한 후 유기 반도체 용액을 적하하고 이를 건조한다.
이어서 유기 반도체(154) 위에 게이트 절연 부재(146)를 형성한다. 게이트 절연 부재(146) 또한 잉크젯 방법으로 형성할 수 있으며, 상기와 마찬가지로 게이트 절연 부재 용액을 적하한 후 이를 건조한다.
다음, 도 13 및 도 14에 도시한 바와 같이, 유기 반도체(154)를 덮는 크기의 차단 부재(126)를 형성한다.
이어서, 스퍼터링 따위의 방법으로 금속층을 적층하고 이를 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
유기 반도체에서 채널이 형성되는 부분을 균일한 두께로 형성함으로써 박막 트랜지스터 특성을 개선할 수 있다.

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 기판 위에 제1 신호선을 형성하는 단계,
    상기 제1 신호선 위에 복수의 접촉 구멍을 가지는 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 상기 접촉 구멍을 통하여 상기 제1 신호선과 연결되어 있는 소스 전극 및 이와 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계,
    상기 소스 전극 및 상기 화소 전극 위에 감광막을 형성하는 단계,
    상기 감광막을 일부 제거하여 하부가 상부보다 넓은 개구부를 형성하는 단계,
    상기 개구부 내에, 상기 개구부의 측벽과 접촉하도록 용액 공정 방식으로 유기 반도체를 형성하는 단계,
    상기 유기 반도체 위에 게이트 절연 부재를 형성하는 단계, 그리고
    상기 게이트 절연 부재 위에 게이트 전극을 포함하는 제2 신호선을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 게이트 절연 부재를 형성하는 단계는 용액 공정 방식인 박막 트랜지스터 표시판의 제조 방법.
  14. 제12항에서,
    상기 감광막은 네가티브형 감광 물질을 도포하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제12항에서,
    상기 개구부는 상기 감광막을 건식 식각하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 개구부를 형성하는 단계는
    상기 감광막 위에 금속층을 형성하는 단계,
    상기 금속층을 사진 식각하여 금속 패턴을 형성하는 단계,
    상기 금속 패턴을 마스크로 하여 상기 감광막을 건식 식각하는 단계, 그리고
    상기 금속 패턴을 제거하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서,
    상기 금속층은 상기 소스 전극 및 상기 드레인 전극과 다른 물질로 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020060001238A 2006-01-05 2006-01-05 박막 트랜지스터 표시판 및 그 제조 방법 KR101251997B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060001238A KR101251997B1 (ko) 2006-01-05 2006-01-05 박막 트랜지스터 표시판 및 그 제조 방법
US11/580,622 US7800101B2 (en) 2006-01-05 2006-10-12 Thin film transistor having openings formed therein
CN2006101669140A CN1996610B (zh) 2006-01-05 2006-12-12 薄膜晶体管阵列面板及其制造方法
JP2006354148A JP5288706B2 (ja) 2006-01-05 2006-12-28 薄膜トランジスタ表示板
US12/857,442 US8383449B2 (en) 2006-01-05 2010-08-16 Method of forming a thin film transistor having openings formed therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060001238A KR101251997B1 (ko) 2006-01-05 2006-01-05 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070073393A KR20070073393A (ko) 2007-07-10
KR101251997B1 true KR101251997B1 (ko) 2013-04-08

Family

ID=38251612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060001238A KR101251997B1 (ko) 2006-01-05 2006-01-05 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR101251997B1 (ko)
CN (1) CN1996610B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646792B (zh) * 2011-05-18 2015-07-22 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法
KR101970779B1 (ko) * 2012-12-10 2019-04-22 삼성디스플레이 주식회사 표시 장치
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106229298B (zh) * 2016-08-17 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010053039A (ko) * 1998-06-19 2001-06-25 제이르 아이. 레이스타드 집적 무기/유기 보상 박막 트랜지스터 회로 및 그 제조방법
US20050287692A1 (en) * 2004-06-29 2005-12-29 Bo-Sung Kim Method of manufacturing thin film transistor panel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010053039A (ko) * 1998-06-19 2001-06-25 제이르 아이. 레이스타드 집적 무기/유기 보상 박막 트랜지스터 회로 및 그 제조방법
US20050287692A1 (en) * 2004-06-29 2005-12-29 Bo-Sung Kim Method of manufacturing thin film transistor panel

Also Published As

Publication number Publication date
CN1996610A (zh) 2007-07-11
KR20070073393A (ko) 2007-07-10
CN1996610B (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
JP5288706B2 (ja) 薄膜トランジスタ表示板
KR101187205B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20070109457A1 (en) Organic thin film transistor array panel
JP2007184604A5 (ko)
KR20080006290A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
JP4999440B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
KR101197059B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101197053B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101240654B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101272328B1 (ko) 잉크젯 프린팅 시스템 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060105

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110105

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060105

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120608

Patent event code: PE09021S01D

AMND Amendment
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20121024

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20120608

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20121126

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20121024

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20130103

Appeal identifier: 2012101009877

Request date: 20121126

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20121126

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20121126

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20120808

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20130114

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20121227

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130402

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130402

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160329

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180403

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190401

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200402

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210401

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220323

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240321

Start annual number: 12

End annual number: 12