[go: up one dir, main page]

KR101240798B1 - 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법 - Google Patents

리얼타임클럭 주파수 오프셋 검출장치 및 그 방법 Download PDF

Info

Publication number
KR101240798B1
KR101240798B1 KR1020100134519A KR20100134519A KR101240798B1 KR 101240798 B1 KR101240798 B1 KR 101240798B1 KR 1020100134519 A KR1020100134519 A KR 1020100134519A KR 20100134519 A KR20100134519 A KR 20100134519A KR 101240798 B1 KR101240798 B1 KR 101240798B1
Authority
KR
South Korea
Prior art keywords
clock
real time
frequency offset
time clock
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100134519A
Other languages
English (en)
Other versions
KR20120072661A (ko
Inventor
양완철
김경욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100134519A priority Critical patent/KR101240798B1/ko
Priority to US13/074,500 priority patent/US20120166121A1/en
Publication of KR20120072661A publication Critical patent/KR20120072661A/ko
Application granted granted Critical
Publication of KR101240798B1 publication Critical patent/KR101240798B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 리얼타임클럭 주파수 오프셋 검출장치 및 방법에 관한 것으로, 기 설정된 기준클럭과 기 설정된 리얼타임클럭이 중첩되는 정보를 갖는 오버랩(overlap)신호를 검출하는 오버랩검출부; 오버랩신호의 엔벨롭(envelope)정보를 갖는 엔벨롭신호를 생성하는 엔벨롭신호생성부 및 엔벨롭신호의 한 주기동안 기준클럭을 카운트한 제1클럭수와 기준클럭의 주파수를 이용하여, 리얼타임클럭의 주파수 오프셋인 엔벨롭신호의 주파수를 연산하는 주파수카운터부를 포함하는 리얼타임클럭 주파수 오프셋 검출장치를 포함하는 것을 특징으로 한다. 이를 통해 고가의 장비가 필요없이, 자동으로 정확한 리얼타임클럭 주파수 오프셋을 검출할 수 있다. 또한, 리얼타임클럭을 보정시 필요한 정확한 리얼타임클럭 주파수 오프셋을 제공할 수 있어, 고가의 수정발진자를 사용할 필요성이 줄어들어 제품원가를 낮출 수 있다는 효과가 있다.

Description

리얼타임클럭 주파수 오프셋 검출장치 및 그 방법 {APPARATUS FOR REAL TIME CLOCK FREQUENCY OFFSET DETECTION AND METHOD THEREOF}
본 발명은 리얼타임클럭(Real time clock)의 주파수 오프셋을 검출하는 장치 및 방법에 관한 것이다.
일반적으로 리얼타임클럭을 사용하는 시스템 또는 장치에는, 리얼타임클럭을 생성하기 위해 수정발진자를 사용할 수 있다. 이 수정발진자는 그 품질에 따라 초기 주파수 오프셋 값을 가지는데, 이는 생성되는 리얼타임클럭이 오차를 가지는 원인이 된다. 따라서, 리얼타임클럭의 정확도를 높이기 위해 상기 오차를 보정하여야 하므로, 리얼타임클럭 주파수 오프셋을 찾아낼 필요가 있다.
종래의 리얼타임클럭의 주파수 오프셋 검출은, 기준신호 발생기와 주파수 비교기 등을 사용하여 생성되는 리얼타임클럭을 기준신호와 비교하여 주파수 오차를 수작업으로 찾아내는 방식이었다.
그러나 이와 같은 종래의 리얼타임클럭 주파수 오프셋 검출은, 리얼타임클럭 주파수 오프셋 값을 구하기 위해 비교적 고가의 주파수 비교기등의 장비를 사용하여야 하고, 수작업으로 진행되어 오차 가능성이 크고 자동화가 힘들다는 문제점이 있었다.
본 발명의 과제는 종래기술의 문제점을 해결하기 위한 것으로써, 본 발명은 주파수 비교기 등 고가의 장비 없이, 자동으로 리얼타임클럭 주파수 오프셋을 검출하는 장치 및 방법을 제공함에 있다.
본 발명의 제 1 기술적인 측면은, 기 설정된 기준클럭과 기 설정된 리얼타임클럭이 중첩되는 정보를 갖는 오버랩(overlap)신호를 검출하는 오버랩검출부; 오버랩신호의 엔벨롭(envelope)정보를 갖는 엔벨롭신호를 생성하는 엔벨롭신호생성부 및 엔벨롭신호의 한 주기동안 기준클럭을 카운트한 제1클럭수와 기준클럭의 주파수를 이용하여, 리얼타임클럭의 주파수 오프셋인 엔벨롭신호의 주파수를 연산하는 주파수카운터부를 포함하는 리얼타임클럭 주파수 오프셋 검출장치를 제안하는 것이다.
또한, 리얼타임클럭 주파수 오프셋 검출장치는, 기설정된 시간동안 상기 기준클럭을 카운트하여 제 2 클럭수를 생성하는 제 1 카운터; 상기 기설정된 시간동안 상기 리얼타임클럭을 카운트하여 제 3 클럭수를 생성하는 제 2 카운터; 및 상기 제 1 카운터에서 카운트된 제 2 클럭수 및 제 2 카운터에서 카운트된 제 3 클럭수를 비교하여 상기 리얼타임클럭의 주파수 오프셋의 부호를 판단하는 오프셋 부호판단부를 더 포함하는 것을 특징으로 한다.
또한, 주파수카운터부는, 엔벨롭신호의 상승에지(rising edge)를 검출하는 상승에지검출부; 엔벨롭신호의 하나의 상승에지와 다음 상승에지 동안에 기준클럭의 제1클럭수를 카운트하는 제 3 카운터 및 제1클럭수와 기준클럭의 주파수를 이용하여 리얼타임클럭의 주파수 오프셋인 엔벨롭신호의 주파수를 연산하는 연산부를 포함하는 것을 특징으로 한다.
또한, 제3카운터는 상승에지를 리셋단자로 입력받는 것을 특징으로 한다.
또한, 리얼타임클럭의 주파수 오프셋은, 하기 수학식에 의하여 산출되며,
Figure 112010085671934-pat00001
여기서
Figure 112010085671934-pat00002
는 리얼타임클럭의 주파수 오프셋이며,
Figure 112010085671934-pat00003
은 제1클럭수이며,
Figure 112010085671934-pat00004
는 기준클럭의 주파수인 것을 특징으로 한다.
또한, 오버랩검출부는, 기준클럭과 리얼타임클럭을 논리곱 연산하는 앤드(AND)게이트를 포함하는 것을 특징으로 한다.
본 발명의 제 2 기술적인 측면은, 기 설정된 기준클럭과 기 설정된 리얼타임클럭이 중첩되는 정보를 갖는 오버랩신호를 검출하는 단계; 오버랩신호의 엔벨롭정보를 갖는 엔벨롭신호를 생성하는 단계; 엔벨롭신호의 한 주기동안 기준클럭의 제1클럭수를 카운트하고 제1클럭수와 기준클럭의 주파수를 이용하여, 리얼타임클럭의 주파수 오프셋인 엔벨롭신호의 주파수를 연산하는 단계를 포함하는 리얼타임클럭 주파수 오프셋 검출방법을 제안하는 것이다.
또한, 리얼타임클럭 주파수 오프셋 검출방법은, 기설정된 시간동안 상기 기준클럭 및 상기 리얼타임클럭을 카운트 하는 단계; 및 상기 기준클럭을 카운트한 제 2 클럭수 및 상기 리얼타임클럭을 카운트한 제 3 클럭수를 비교하여 상기 리얼타임클럭의 주파수 오프셋의 부호를 판단하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 엔벨롭신호의 주파수를 계산하는 단계는, 엔벨롭신호의 상승에지를 검출하는 단계; 엔벨롭신호의 하나의 상승에지와 다음 상승에지 동안에 기준클럭을 카운트하여 제 1 클럭수를 생성하는 단계; 및 제1클럭수와 기준클럭의 주파수를 이용하여 리얼타임클럭의 주파수 오프셋인 엔벨롭신호의 주파수를 연산하는 단계를 포함하는 것을 특징으로 한다.
또한, 기준클럭의 제1클럭수를 카운트하는 단계는, 상기 상승에지에서 상기 기준클럭의 카운트가 리셋되는 것을 특징으로 한다.
또한, 리얼타임클럭의 주파수 오프셋은, 하기 수학식에 의하여 산출되며,
Figure 112010085671934-pat00005
여기서
Figure 112010085671934-pat00006
는 리얼타임클럭의 주파수 오프셋이며,
Figure 112010085671934-pat00007
은 제 1 클럭수이며,
Figure 112010085671934-pat00008
는 기준클럭의 주파수인 것을 특징으로 한다.
또한, 오버랩신호를 검출하는 단계는, 기준클럭과 리얼타임클럭을 논리곱 연산하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 고가의 장비가 필요없이, 자동으로 정확한 리얼타임클럭 주파수 오프셋을 검출할 수 있다. 또한, 리얼타임클럭을 보정시 필요한 정확한 리얼타임클럭 주파수 오프셋을 제공할 수 있어, 고가의 수정발진자를 사용할 필요성이 줄어들어 제품원가를 낮출 수 있다는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 리얼타임클럭 주파수 오프셋 검출장치의 구성도.
도 2는 도 1의 상세도.
도 3은 본 발명의 일 실시 형태에 따른 리얼타임클럭 주파수 오프셋 검출장치의 각 부에서 신호 및 동작을 나타내는 타이밍차트.
도 4는 본 발명의 일 실시 형태에 따른 리얼타임클럭 주파수 오프셋 검출방법의 각 단계별 흐름을 나타내는 순서도.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 실시 예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 1 및 도 2는 본 발명의 일 실시 형태에 따른 리얼타임클럭 주파수 오프셋 검출장치의 구성도 및 상세도이다.
도 1을 참조하면, 본 발명의 일 실시 형태에 따른 리얼타임클럭 주파수 오프셋 검출장치는 기준클럭(CLKref)을 외부의 신호발생기에서 공급받을 수 있다.
오버랩검출부(100)는 외부에서 입력될 수 있는 기준클럭(CLKref)과 수정발진자에서 생성된 리얼타임클럭(CLKrtc)을 입력받아 두 신호를 오버랩시킨 후, 이에 의해 두 신호가 중첩되는 정보를 가지는 오버랩신호(Sov)를 생성할 수 있다. 구체적으로, 도 2를 참조하면 오버랩검출부(100)는 기준클럭(CLKref)과 리얼타임클럭(CLKrtc)을 논리곱 연산하는 앤드(AND)게이트를 포함할 수 있다.
엔벨롭신호생성부(200)는, 오버랩검출부(100)에서 생성된 오버랩신호(Sov)를 입력받아 오버랩신호(Sov)의 엔벨롭을 검출하여 엔벨롭신호를 생성할 수 있다. 구체적으로, 오버랩신호(Sov)는 주기성을 가지므로, 그 포락선(엔벨롭)을 검출한 엔벨롭신호(Sev) 역시 주기성을 가지는 신호가 된다.
주파수카운터부(300)는 엔벨롭신호생성부(200)에서 검출된 엔벨롭신호(Sev)와 기준클럭(CLKref)을 입력받아 엔벨롭신호(Sev)의 주파수를 연산할 수 있다. 구체적으로, 주파수카운터부(300)는 엔벨롭신호(Sev)의 한 주기동안, 기준클럭(CLKref)의 펄스 횟수를 카운트하여 엔벨롭신호(Sev)의 주파수를 구할 수 있다. 이 엔벨롭신호(Sev)의 주파수는 리얼타임클럭(CLKrtc)의 주파수 오프셋와 같은 값이다.
구체적으로, 도 2를 참조하면 주파수카운터부(300)는 상승에지검출부(310), 제 3 카운터(320) 및 연산부(330)를 포함할 수 있다. 상승에지검출부(310)는 입력받은 엔벨롭신호(Sev)의 주기적 상승에지를 검출할 수 있다. 이 상승에지는 제 3 카운터(320)의 리셋단자(Rst)로 입력될 수 있다. 제 3 카운터(320)는 검출된 상승에지의 어느 하나의 상승에지와 그 다음 상승에지 사이의 시간동안 기준클럭(CLKref)을 카운트하여 제1클럭수(N)를 생성할 수 있다. 연산부(330)는 제1클럭수(N)를 이용하여 엔벨롭신호(Sev)의 주파수를 연산할 수 있다.
제 1 카운터(500)는 외부에서 입력될 수 있는 기준클럭(CLKref)을 입력받아 기 설정된 시간동안 제2클럭수(Nref)를 카운트 할 수 있다. 그리고, 제 2 카운터(510)는 수정발진자에서 생성된 리얼타임클럭(CLKrtc)을 입력받아 기 설정된 시간동안 제3클럭수(Nrtc)를 카운트할 수 있다.
오프셋 부호판단부(400)는 주파수카운터부(300)에서 구한 엔벨롭신호(Sev)의 주파수, 즉 리얼타임클럭(CLKrtc)의 주파수 오프셋(
Figure 112010085671934-pat00009
)을 입력받고, 제 1 카운터(500)에서 카운트된 제2클럭수(Nref) 및 제 2 카운터(510)에서 카운트된 제3클럭수(Nrtc)를 입력받는다. 각 클럭수를 비교하여 리얼타임클럭(CLKrtc)의 주파수 오프셋 값의 부호를 결정할 수 있다. 따라서 정확한 리얼타임클럭의 주파수 오프셋(
Figure 112010085671934-pat00010
)을 검출할 수 있다.
도 3은 본 발명의 일 실시 형태에 따른 리얼타임클럭 주파수 오프셋 검출장치의 각 부에서 신호 및 동작을 나타내는 타이밍차트이다.
도 3을 참조하면, 오버랩신호(Sov), 엔벨롭신호(Sev), 상승에지검출부(310)의 출력파형(Seg), 제 3 카운터(320)에서의 기준클럭의 카운트, 기준클럭(CLKref)이 도시되어 있다. 제 3 카운터(320)에서의 기준클럭 카운트를 나타내는 그래프에서 0부터 N의 숫자는, 상승에지검출부(310)의 하나의 상승에지부터 다음상승에지까지의 시간동안 제1클럭수(N)를 카운트하는 것을 나타낸다.
도 4는 본 발명의 일 실시 형태에 따른 리얼타임클럭 주파수 오프셋 검출방법의 각 단계별 흐름을 나타내는 순서도이다.
도 4를 참조하면, 본 발명의 일 실시 형태에 따른 리얼타임클럭 주파수 오프셋 검출방법은, 도 1 및 도 2에 도시된 바와 같은 리얼타임클럭 주파수 오프셋 검출장치에 적용될 수 있다. 도 4에는, 기준클럭(CLKref)과 리얼타임클럭(CLKrtc)이 중첩되는 정보를 갖는 오버랩신호(Sov)를 검출하는 단계(S100), 오버랩신호(Sov)에서 엔벨롭신호(Sev)를 검출하는 단계(S200)가 도시되어 있다.
또한, 엔벨롭신호(Sev)의 한 주기동안 기준클럭을 카운트한 제1클럭수(N)와 기준클럭의 주파수를 이용하여 엔벨롭신호(Sev)의 주파수를 연산하는 단계(S300)는, 엔벨롭신호(Sev)의 상승에지를 검출하는 단계(S310), 하나의 상승에지와 다음 상승에지 사이의 기준클럭을 카운트하여 제1클럭수(N)를 생성하는 단계(S320), 상기 제1클럭수(N)로부터 엔벨롭신호(Sev)의 주파수를 연산하는 단계(S330)를 포함한다.
또한, 기준클럭(CLKref) 및 리얼타임클럭(CLKrtc)을 카운트 하는 단계(S400) 및 제2클럭수(Nref) 및 제3클럭수(Nrtc)를 비교하여 리얼타임클럭(CLKrtc)의 주파수 오프셋의 부호를 결정하는 단계(S500)가 순서에 따라 도시되어 있다.
이하 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.
도 1 내지 도 3을 참조하여 본 발명의 일 실시 형태에 따른 리얼타임클럭 주파수 오프셋 검출장치에 대해 설명한다.
도 1에서, 오버랩검출부(100)의 입력은 리얼타임클럭을 사용하는 시스템 또는 장치 내부의 수정발진자에서 발생되는 리얼타임클럭(CLKrtc) 및 상기 시스템 또는 장치 외부의 신호발생기에서 발생되는 기준클럭(CLKref)이다. 일 예로, 상기 기준클럭(CLKref)은 32,768HZ의 주파수를 가지는 클럭일 수 있고, 이경우 상기 리얼타임클럭(CLKrtc)은, 32,768HZ에서 수 내지 수십 ppm의 주파수 오차, 즉 리얼타임클럭 주파수 오프셋을 갖는 클럭신호일 수 있다.
오버랩검출부(100)는 상기 기준클럭(CLKref)과 리얼타임클럭(CLKrtc)을 중첩시켜 겹쳐지는 부분으로 이루어진 오버랩신호(Sov)를 검출한다. 보다 상세히 설명하면, 기준클럭(CLKref) 및 리얼타임클럭(CLKrtc)은 로우(Low)와 하이(High)상태를 주기적으로 반복하는 주파수가 다른 펄스열인데, 오버랩검출부(100)는 이 두 클럭신호의 하이(high) 부분이 겹쳐지는 구간에서 하이(High)신호를 갖는 오버랩신호(Sov)를 생성한다. 구체적으로, 도 2를 참조하면 오버랩검출부(100)는 기준클럭(CLKref) 및 리얼타임클럭(CLKrtc)을 입력으로 하여 논리곱 연산을 수행하는 앤드(AND)게이트일 수 있다.
엔벨롭신호생성부(200)는 오버랩신호(Sov)를 입력받아서 엔벨롭, 즉 포락선을 검출하여 엔벨롭신호(Sev)를 생성한다. 도 3을 참조하면, 오버랩검출부(100)에서 검출된 오버랩신호(Sov)의 엔벨롭은 일정한 주기를 갖는 신호임을 알 수 있다. 즉, 주파수가 다른 주기신호인 기준클럭(CLKref) 및 리얼타임클럭(CLKrtc)을 오버랩시켜 산출한 오버랩신호(Sov)의 엔벨롭도 주기신호가 되고, 이 엔벨롭으로부터 엔벨롭신호(Sev)를 구하는 것이다.
주파수카운터부(300)는 엔벨롭신호생성부(200)에서 검출된 엔벨롭신호(Sev)와 기준클럭(CLKref)을 입력받아 엔벨롭신호(Sev)의 주파수, 즉 리얼타임클럭 주파수 오프셋(
Figure 112010085671934-pat00011
)을 구할 수 있다.
구체적으로 도 2를 참조하면, 주파수카운터부(300)는 상승에지검출부(310), 제 3 카운터(320) 및 연산부(330)를 포함한다. 상승에지검출부(310)는 엔벨롭신호(Sev)를 입력받아서 엔벨롭신호(Sev)의 라이징에지(rising edge)에서 짧은 지속시간 후 폴링(falling)되는 신호(Seg)를 생성한다. 여기서 엔벨롭신호(Sev)가 주기신호이므로, 상승에지검출부(310)의 출력신호(Seg) 역시 주기성을 가지게 된다. 도 3을 참조하면, 상술한 방법으로 생성된 상승에지검출부(310)의 출력신호(Seg)의 파형을 알 수 있다. 또한, 엔벨롭신호(Sev)의 한 주기와 상승에지검출부(310)의 하나의 라이징에지부터 다음 라이징에지간까지의 시간구간이 동일함을 알 수 있다.
제 3 카운터(320)는 상승에지검출부(310)의 출력신호(Seg)를 리셋단자(Rst)로 입력받고, 또한 기준클럭(CLKref)을 입력받아서 엔벨롭신호(Sev)의 한 주기동안의 기준클럭(CLKref)을 카운트하여 제1클럭수(N)를 생성한다. 도 3을 참조하여 보다 상세히 설명하면, 상승에지검출부(310)의 출력신호(Seg)의 첫 라이징에지(rising edge)에서 제 3 카운터(320)는 리셋되고, 다음 라이징에지까지 시간동안 기준클럭(CLKref)을 카운트한다. 여기서 상승에지검출부(310)의 라이징에지 사이 구간에서 기준클럭(CLKref)을 카운트하여 제1클럭수(N)를 생성했지만, 상술한대로 엔벨롭신호(Sev)의 주기와 상승에지검출부(310)의 출력(Seg)신호의 주기가 동일하므로, 엔벨롭신호(Sev)의 한 주기동안의 기준클럭(CLKref)을 카운트 한 것과 동일하다.
연산부(330)는 상기 제1클럭수(N)를 이용하여 엔벨롭신호(Sev)의 주파수, 즉 리얼타임클럭 주파수 오프셋을 연산한다. 보다 상세히 설명하면, 기준클럭(CLKref)의 주기를 알 수 있으므로, 여기에 상기 기준클럭(CLKref)의 수를 곱하면 엔벨롭신호(Sev)의 주기를 알 수 있다. 엔벨롭신호(Sev)의 주기에 역수를 취하면 엔벨롭신호(Sev)의 주파수를 구할 수 있다. 이렇게 구한 엔벨롭신호(Sev)의 주파수는 리얼타임클럭 주파수 오프셋(
Figure 112010085671934-pat00012
)과 동일하므로, 결국 연산부(330)의 출력은 리얼타임클럭 주파수 오프셋(
Figure 112010085671934-pat00013
)이 된다. 상기 연산을 수학식으로 표현하면 아래와 같다.
Figure 112010085671934-pat00014
상기 수학식에서
Figure 112010085671934-pat00015
는 리얼타임클럭 주파수 오프셋이고, N은 제 3 카운터(320)에서 카운트 한 엔벨롭신호(Sev)의 한 주기동안의 기준클럭(CLKref)의 클럭수인 제1클럭수이고,
Figure 112010085671934-pat00016
는 기준클럭(CLKref)의 주파수이다.
제 1 카운터(500)는 리얼타임클럭을 사용하는 시스템 또는 장치 외부의 신호발생기에서 발생되는 기준클럭(CLKref)을 입력받아, 기 설정된 시간동안 카운트하여 제2클럭수(Nref)를 생성 한다. 그리고, 제 2 카운터(510)는 리얼타임클럭을 사용하는 시스템 또는 장치 내부의 수정발진자에서 발생되는 리얼타임클럭을 입력받아, 상기 제 1 카운터(500)에서 카운트 하는 시간과 동일하게 설정된 시간동안 카운트하여 제3클럭수(Nrtc)를 생성한다.
오프셋 부호판단부(400)는 주파수카운터부(300)의 출력인 리얼타임클럭 주파수 오프셋 및 제 1 및 제 2 카운터(510)에서의 출력을 입력받아 상기 리얼타임클럭 주파수 오프셋의 부호(
Figure 112010085671934-pat00017
)를 결정하여, 정확한 리얼타임클럭 주파수 오프셋을 찾아낸다.
보다 상세히 설명하면, 제 1 카운터(500)에서 생성된 제2클럭수(Nref)와 제 2 카운터(510)에서 생성된 제3클럭수(Nrtc)를 비교하면, 기준클럭(CLKref)과 리얼타임클럭(CLKrtc) 중 어느 클럭의 주파수가 더 큰지 알 수 있다. 예를 들어 제 1 카운터(500)에서 카운트된 제2클럭수(Nref)가 제 2 카운터(510)에서 카운트된 제3클럭수(Nrtc)보다 더 크다면, 기준클럭(CLKref)이 더 주파수가 크다는 것이므로, 리얼타임클럭 주파수 오프셋은 마이너스(-) 부호를 가지게 된다.
도 4를 참조하면, 본 발명의 일 실시 형태에 따른 리얼타임클럭 주파수 오프셋 검출방법은, 기준클럭(CLKref)과 리얼타임클럭(CLKrtc)이 중첩되는 정보를 갖는 오버랩신호(Sov)를 검출하는 단계(S100), 상기 오버랩신호(Sov)에서 엔벨롭신호(Sev)를 검출하는 단계(S200), 상기 엔벨롭신호(Sev)의 한 주기동안 상기 기준클럭(CLKref) 수를 카운트하여 상기 엔벨롭신호(Sev)의 주파수를 연산하는 단계(S300), 상기 기준클럭(CLKref) 및 상기 리얼타임클럭(CLKrtc)을 카운트 하는 단계(S400) 및 상기 제2클럭수(Nref) 및 제3클럭수(Nrtc)를 비교하여 상기 리얼타임클럭의 주파수 오프셋(
Figure 112010085671934-pat00018
)의 부호를 결정하는 단계(S500)를 포함한다.
또한, 상기 엔벨롭신호(Sev)의 한 주기동안 상기 기준클럭(CLKref)을 카운트하여 생성된 제1클럭수(N)를 이용해 상기 엔벨롭신호(Sev)의 주파수를 연산하는 단계(S300)는, 상기 엔벨롭신호(Sev)의 상승에지를 검출하는 단계(S310), 상기 하나의 상승에지와 다음 상승에지 사이의 상기 기준클럭(CLKref)을 카운트하여 제1클럭수(N)를 생성하는 단계(S320), 상기 제1클럭수(N)와 기준클럭(CLKref)의 주파수를 이용하여 상기 엔벨롭신호(Sev)의 주파수를 연산하는 단계(S330)를 포함하는 것을 알 수 있다.
각 단계에서의 구체적인 설명은, 상술한 도 1 내지 도 3의 경우와 동일하므로 생략한다.
전술한 바와 같이, 본 발명에 의하면, 고가의 장비가 필요없이, 자동으로 정확한 리얼타임클럭 주파수 오프셋을 검출할 수 있다. 또한, 리얼타임클럭을 보정시 필요한 정확한 리얼타임클럭 주파수 오프셋을 제공할 수 있어, 고가의 수정발진자를 사용할 필요성이 줄어들어 제품원가를 낮출 수 있다는 효과가 있다.
100 : 오버랩검출부 200 : 엔벨롭신호생성부
300 : 주파수카운터부 310 : 상승에지검출부
320 : 제 3 카운터 330 : 연산부
400 : 오프셋 부호판단부 500 : 제 1 카운터
510 : 제 2 카운터 CLKref : 기준클럭
CLKrtc : 리얼타임클럭
Figure 112010085671934-pat00019
: 리얼타임클럭 주파수 오프셋
Sov : 오버랩신호 Sev : 엔벨롭신호
Seg : 상승에지검출부 출력신호 N : 제1클럭수
Nref : 제2클럭수 Nrtc : 제3클럭수

Claims (12)

  1. 기 설정된 기준클럭과 기 설정된 리얼타임클럭이 중첩되는 정보를 갖는 오버랩(overlap)신호를 검출하는 오버랩검출부;
    상기 오버랩신호의 엔벨롭(envelope)정보를 갖는 엔벨롭신호를 생성하는 엔벨롭신호생성부; 및
    상기 엔벨롭신호의 한 주기동안 상기 기준클럭을 카운트한 제 1 클럭수와 상기 기준클럭의 주파수를 이용하여, 상기 리얼타임클럭의 주파수 오프셋인 상기 엔벨롭신호의 주파수를 연산하는 주파수카운터부
    를 포함하는 리얼타임클럭 주파수 오프셋 검출장치.
  2. 제 1 항에 있어서, 상기 리얼타임클럭 주파수 오프셋 검출장치는,
    기설정된 시간동안 상기 기준클럭을 카운트하여 제 2 클럭수를 생성하는 제 1 카운터;
    상기 기설정된 시간동안 상기 리얼타임클럭을 카운트하여 제 3 클럭수를 생성하는 제 2 카운터; 및
    상기 제 2 클럭수 및 제 3 클럭수를 비교하여 상기 리얼타임클럭의 주파수 오프셋의 부호를 판단하는 오프셋 부호판단부
    를 더 포함하는 것을 특징으로 하는 리얼타임클럭 주파수 오프셋 검출장치.
  3. 제 1 항에 있어서, 상기 주파수카운터부는,
    상기 엔벨롭신호의 상승에지(rising edge)를 검출하는 상승에지검출부;
    상기 엔벨롭신호의 하나의 상승에지와 다음 상승에지 동안에 상기 기준클럭을 카운트하여 제 1 클럭수를 생성하는 제 3 카운터; 및
    상기 제 1 클럭수와 상기 기준클럭의 주파수를 이용하여 상기 리얼타임클럭의 주파수 오프셋인 상기 엔벨롭신호의 주파수를 연산하는 연산부
    를 포함하는 것을 특징으로 하는 리얼타임클럭 주파수 오프셋 검출장치.
  4. 제 3 항에 있어서, 상기 제 3 카운터는,
    상기 상승에지를 리셋단자로 입력받는 것
    을 특징으로 하는 리얼타임클럭 주파수 오프셋 검출장치.
  5. 제 1 항 또는 제 3 항에 있어서, 상기 리얼타임클럭의 주파수 오프셋은,
    하기 수학식에 의하여 산출되며,
    Figure 112010085671934-pat00020

    여기서
    Figure 112010085671934-pat00021
    는 상기 리얼타임클럭의 주파수 오프셋이며,
    Figure 112010085671934-pat00022
    은 상기 제 1 클럭수이며,
    Figure 112010085671934-pat00023
    는 상기 기준클럭의 주파수인 것
    을 특징으로 하는 리얼타임클럭 주파수 오프셋 검출장치.
  6. 제 1 항에 있어서, 상기 오버랩검출부는,
    상기 기준클럭과 리얼타임클럭을 논리곱 연산하는 앤드(AND)게이트
    를 포함하는 것을 특징으로 하는 리얼타임클럭 주파수 오프셋 검출장치.
  7. 기 설정된 기준클럭과 기 설정된 리얼타임클럭이 중첩되는 정보를 갖는 오버랩신호를 검출하는 단계;
    상기 오버랩신호의 엔벨롭정보를 갖는 엔벨롭신호를 생성하는 단계;
    상기 엔벨롭신호의 한 주기동안 상기 기준클럭을 카운트한 제 1 클럭수와 상기 기준클럭의 주파수를 이용하여, 상기 리얼타임클럭의 주파수 오프셋인 엔벨롭신호의 주파수를 연산하는 단계
    를 포함하는 리얼타임클럭 주파수 오프셋 검출방법.
  8. 제 7 항에 있어서, 상기 리얼타임클럭 주파수 오프셋 검출방법은,
    기설정된 시간동안 상기 기준클럭 및 상기 리얼타임클럭을 카운트 하는 단계; 및
    상기 기준클럭을 카운트한 제 2 클럭수 및 상기 리얼타임클럭을 카운트한 제 3 클럭수를 비교하여 상기 리얼타임클럭의 주파수 오프셋의 부호를 판단하는 단계
    를 더 포함하는 것을 특징으로 하는 리얼타임클럭 주파수 오프셋 검출방법.
  9. 제 7 항에 있어서, 상기 엔벨롭신호의 주파수를 계산하는 단계는,
    상기 엔벨롭신호의 상승에지를 검출하는 단계;
    상기 엔벨롭신호의 하나의 상승에지와 다음 상승에지 동안에 상기 기준클럭을 카운트하여 제 1 클럭수를 생성하는 단계; 및
    상기 제 1 클럭수와 상기 기준클럭의 주파수를 이용하여 상기 리얼타임클럭의 주파수 오프셋인 상기 엔벨롭신호의 주파수를 연산하는 단계
    를 포함하는 것을 특징으로 하는 리얼타임클럭 주파수 오프셋 검출방법.
  10. 제 9 항에 있어서, 상기 제 1 클럭수를 생성하는 단계는,
    상기 상승에지에서 상기 기준클럭의 카운트가 리셋되는 것
    을 특징으로 하는 리얼타임클럭 주파수 오프셋 검출방법.
  11. 제 7 항 또는 제 9 항에 있어서, 상기 리얼타임클럭의 주파수 오프셋은,
    하기 수학식에 의하여 산출되며,
    Figure 112010085671934-pat00024

    여기서
    Figure 112010085671934-pat00025
    는 상기 리얼타임클럭의 주파수 오프셋이며,
    Figure 112010085671934-pat00026
    은 상기 제 1 클럭수이며,
    Figure 112010085671934-pat00027
    는 상기 기준클럭의 주파수인 것
    을 특징으로 하는 리얼타임클럭 주파수 오프셋 검출방법.
  12. 제 7 항에 있어서, 상기 오버랩신호를 검출하는 단계는,
    상기 기준클럭과 리얼타임클럭을 논리곱 연산하는 단계
    를 포함하는 것을 특징으로 하는 리얼타임클럭 주파수 오프셋 검출방법.
KR1020100134519A 2010-12-24 2010-12-24 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법 Active KR101240798B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100134519A KR101240798B1 (ko) 2010-12-24 2010-12-24 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법
US13/074,500 US20120166121A1 (en) 2010-12-24 2011-03-29 Apparatus for detecting real time clock frequency offset and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100134519A KR101240798B1 (ko) 2010-12-24 2010-12-24 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20120072661A KR20120072661A (ko) 2012-07-04
KR101240798B1 true KR101240798B1 (ko) 2013-03-11

Family

ID=46318102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100134519A Active KR101240798B1 (ko) 2010-12-24 2010-12-24 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법

Country Status (2)

Country Link
US (1) US20120166121A1 (ko)
KR (1) KR101240798B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130113457A1 (en) * 2011-11-04 2013-05-09 Kohler Co. Method of sensing generator speed
CN103699173B (zh) * 2013-11-04 2018-10-23 矽恩微电子(厦门)有限公司 一种实时时钟计时误差补偿方法
EP3059865B1 (en) * 2015-02-20 2018-10-31 STMicroelectronics Srl Method and device for clock calibration, corresponding apparatus
CN111143048B (zh) * 2019-12-25 2022-10-28 西安电子工程研究所 一种基于VxWorks系统时钟的雷达精确计时方法
CN113726699B (zh) * 2021-08-11 2022-05-31 北京理工大学 抗频偏的通信卫星天线实时校准方法及装置
CN114924119B (zh) * 2022-07-21 2022-10-04 深圳市英特瑞半导体科技有限公司 时钟芯片及频率测量方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002606A (ko) * 1988-07-30 1990-02-28 강진구 리얼타임 클럭의 장애검출 및 복귀방법
KR20000004103A (ko) * 1998-06-30 2000-01-25 강병호 이중화 구조를 갖는 프로세서보드에 있어서 리얼타임클럭관련장애검출장치
KR20030032691A (ko) * 2001-10-19 2003-04-26 엘지전자 주식회사 Ｇｓｍ단말기의 시간오차 보상장치 및 방법
JP2009517982A (ja) 2005-11-30 2009-04-30 トムソン ライセンシング 安定クロック信号を供給する方法及び装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866959B2 (ja) * 2001-11-07 2007-01-10 三菱電機株式会社 周波数差検知装置および周波数差検知方法
US7157942B2 (en) * 2004-12-08 2007-01-02 Seiko Epson Corporation Digital frequency difference detector with inherent low pass filtering and lock detection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002606A (ko) * 1988-07-30 1990-02-28 강진구 리얼타임 클럭의 장애검출 및 복귀방법
KR20000004103A (ko) * 1998-06-30 2000-01-25 강병호 이중화 구조를 갖는 프로세서보드에 있어서 리얼타임클럭관련장애검출장치
KR20030032691A (ko) * 2001-10-19 2003-04-26 엘지전자 주식회사 Ｇｓｍ단말기의 시간오차 보상장치 및 방법
JP2009517982A (ja) 2005-11-30 2009-04-30 トムソン ライセンシング 安定クロック信号を供給する方法及び装置

Also Published As

Publication number Publication date
US20120166121A1 (en) 2012-06-28
KR20120072661A (ko) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101240798B1 (ko) 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법
KR100687230B1 (ko) 알티씨 장치 및 알티씨 장치의 현재시각 보정 방법
JP2007293682A (ja) クロック異常検出回路、及びクロック異常検出方法
JP2009300128A (ja) サンプリング同期装置、サンプリング同期方法
TW201303315A (zh) 頻率量測方法及系統
JP5936716B2 (ja) 信号処理装置
KR101942719B1 (ko) 리얼 타임 클럭 장치
KR100735407B1 (ko) Ｔｏａ를 이용한 거리 측정 장치 및 방법
US20130346022A1 (en) Physical quantity measuring apparatus and physical quantity measuring method
JP2007078405A (ja) ソフトウェア時計の計時プログラム
JP2005134215A (ja) 信号到来時間差測定システム
JP5077815B2 (ja) パルス入力装置
JP6452210B1 (ja) 速度検出装置
US10488449B2 (en) Method and apparatus for determining characteristics of an input signal
CN117970373B (zh) 卫星导航芯片、其转速计算方法、接收机及电子设备
US7447279B2 (en) Method and system for indicating zero-crossings of a signal in the presence of noise
CN102214123B (zh) 测试方法及应用其的计算机装置及计算机测试系统
JP2018028449A (ja) 周波数カウンタおよびフィールド機器
US11188114B2 (en) Digital circuit to detect presence and quality of an external timing device
JPH1028110A (ja) 位相差測定回路
JP6728003B2 (ja) 測定値積算装置
JP2018059887A (ja) 空間距離算出装置
JP2004206367A (ja) 電源瞬断検出方法および装置
JP2012229986A (ja) 時間間隔計測装置及び時間間隔計測方法
JP6226061B2 (ja) 交流信号測定装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101224

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111018

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101224

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160111

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190103

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20200102

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210104

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20211221

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20221226

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20250124

Start annual number: 13

End annual number: 13